JAJSPG8I August   1987  – January 2023 SN65ALS176 , SN75ALS176 , SN75ALS176A , SN75ALS176B

PRODUCTION DATA  

  1. 特長
  2. 概要
  3. 改訂履歴
  4. Pin Configuration and Functions
  5. Specifications
    1. 5.1  Absolute Maximum Ratings
    2. 5.2  推奨動作条件
    3. 5.3  Thermal Information
    4. 5.4  Electrical Characteristics - Driver
    5. 5.5  Switching Characteristics - Driver
    6. 5.6  Switching Characteristics - Driver
    7. 5.7  Symbol Equivalents
    8. 5.8  Electrical Characteristics - Receiver
    9. 5.9  Switching Characteristics - Receiver
    10. 5.10 Switching Characteristics - Receiver
    11. 5.11 Typical Characteristics
  6. Parameter Measurement Information
  7. Detailed Description
    1. 7.1 Functional Block Diagram
    2. 7.2 Device Functional Modes
  8. Application and Implementation
    1. 8.1 Application Information
    2. 8.2 Typical Application
  9. Device and Documentation Support
    1. 9.1 Documentation Support
      1. 9.1.1 Related Documentation
    2. 9.2 ドキュメントの更新通知を受け取る方法
    3. 9.3 サポート・リソース
    4. 9.4 Trademarks
    5. 9.5 静電気放電に関する注意事項
    6. 9.6 用語集
  10. 10Mechanical, Packaging, and Orderable Information

パッケージ・オプション

デバイスごとのパッケージ図は、PDF版データシートをご参照ください。

メカニカル・データ(パッケージ|ピン)
  • D|8
サーマルパッド・メカニカル・データ
発注情報

特長

  • TIA/EIA-422-B、TIA/EIA-485-A の要件以上に適合。(1)また、ITU 勧告 V.11 および X.27 に準じます
  • 最大 35Mbaud のデータ・レートで動作
  • 4 つのスキュー制限が利用可能:
    • SN65ALS176:15ns
    • SN75ALS176:10ns
    • SN75ALS176A:7.5ns
    • SN75ALS176B:5ns
  • ノイズの多い環境での、長いバス・ラインによるマルチポイント伝送向けの設計
  • 低消費電流要件:30mA 以下
  • 入力 / 出力における正および負の広いバス電圧範囲
  • サーマル・シャットダウン保護機能
  • ドライバの正 / 負電流制限
  • レシーバ入力ヒステリシス
  • グリッチ・フリーのパワーアップ / パワーダウン保護機能
  • レシーバの開放回路フェイルセーフ設計
これらのデバイスの特性は、TIA/EIA-485-A の要件を満たすかそれを上回りますが、ジェネレータ競合テスト (para.3.4.2)、およびジェネレータ電流制限(para 3.4.3) の場合は、これはあてはまりりません。適用されるテスト電圧範囲は、SN75ALS176、SN75ALS176A、SN75ALS176B では -6V~8V、SN65ALS180 では -4V~8V です。