JAJU983B June   2015  – March 2025

 

  1.   1
  2.   説明
  3.   リソース
  4.   特長
  5.   アプリケーション
  6.   6
  7. 1 システムの説明
    1. 1.1 設計の概要
    2. 1.2 アナログ Sin/Cos インクリメンタル エンコーダ
      1. 1.2.1 Sin/Cos エンコーダ出力信号
      2. 1.2.2 Sin/Cos エンコーダの電気的パラメータの例
    3. 1.3 Sin/Cos エンコーダを使用して高分解能位置を計算する方法
      1. 1.3.1 理論的アプローチ
        1. 1.3.1.1 概要
        2. 1.3.1.2 粗分解能角度の計算
        3. 1.3.1.3 詳細分解能角度の計算
        4. 1.3.1.4 補間した高分解能角度計算
        5. 1.3.1.5 非理想的な同期の実用化
        6. 1.3.1.6 分解能、精度、速度に関する検討事項
    4. 1.4 アナログ回路仕様に対する Sin/Cos エンコーダ パラメータの影響
      1. 1.4.1 位相補間に関するアナログ シグナル チェーン設計の検討事項
      2. 1.4.2 増分カウント用のコンパレータ機能システムの設計
  8. 2 デザインの特長
    1. 2.1 Sin/Cos エンコーダ インターフェイス
    2. 2.2 ホストプロセッサインターフェイス
    3. 2.3 評価用ファームウェア
    4. 2.4 パワー マネージメント
    5. 2.5 EMC 耐性
  9. 3 ブロック図
  10. 4 回路設計と部品選定
    1. 4.1 アナログ シグナル チェーン ガイド
      1. 4.1.1 16 ビット デュアル サンプリング ADC を使用する高分解能の信号路
        1. 4.1.1.1 部品選定
        2. 4.1.1.2 入力信号の終端と保護
        3. 4.1.1.3 差動アンプ THS4531A と 16 ビット ADC ADS8354
      2. 4.1.2 ADC 内蔵マイコン向けシングルエンド出力のアナログ信号路
      3. 4.1.3 デジタル信号 A、B、R 向けのコンパレータ サブシステム
        1. 4.1.3.1 ヒステリシス付きの非反転コンパレータ
    2. 4.2 パワー マネージメント
      1. 4.2.1 24V 入力から 6V 中間レール
      2. 4.2.2 エンコーダ電源
      3. 4.2.3 シグナル チェーン用電源 5V および 3.3V
    3. 4.3 ホストプロセッサインターフェイス
      1. 4.3.1 信号の説明
      2. 4.3.2 16 ビットのデュアル ADC ADS8354 とシリアル出力を使用した高分解能パス
        1. 4.3.2.1 ADS8354 入力フルスケール レンジ出力データ形式
        2. 4.3.2.2 ADS8354 シリアル インターフェイス
        3. 4.3.2.3 ADS8354 変換データの読み取り
        4. 4.3.2.4 ADS8354 のレジスタ構成
    4. 4.4 エンコーダ コネクタ
    5. 4.5 設計のアップグレード
  11. 5 ソフトウェア設計
    1. 5.1 概要
    2. 5.2 C2000 Piccolo ファームウェア
    3. 5.3 ユーザー インターフェイス
  12. 6 はじめに
    1. 6.1 TIDA-00176 の PCB の概要
    2. 6.2 コネクタおよびジャンパ設定
      1. 6.2.1 コネクタとジャンパの概要
      2. 6.2.2 デフォルトのジャンパ構成
    3. 6.3 設計評価
      1. 6.3.1 前提条件
      2. 6.3.2 ハードウェア設定
      3. 6.3.3 ソフトウェアの設定
      4. 6.3.4 ユーザー インターフェイス
  13. 7 テスト結果
    1. 7.1 アナログ性能テスト
      1. 7.1.1 高分解能信号路
        1. 7.1.1.1 エンコーダ コネクタから ADS8354 入力までのアナログパスのボード線図
        2. 7.1.1.2 高分解能信号路全体の性能プロット (DFT)
        3. 7.1.1.3 ADC を使用した AC 性能の定義に関する背景
      2. 7.1.2 差動からシングルエンドへのアナログ信号路
      3. 7.1.3 デジタル出力信号 ATTL、BTTL、RTTL のコンパレータ サブシステム
    2. 7.2 電源テスト
      1. 7.2.1 24V DC/DC 入力電源
        1. 7.2.1.1 負荷ライン レギュレーション
        2. 7.2.1.2 出力電圧リップル
        3. 7.2.1.3 スイッチング ノードとスイッチング周波数
        4. 7.2.1.4 効率
        5. 7.2.1.5 ボード線図
        6. 7.2.1.6 温度プロット
      2. 7.2.2 エンコーダ電源の出力電圧
      3. 7.2.3 5V および 3.3V ポイント オブ ロード
    3. 7.3 システム性能
      1. 7.3.1 Sin/Cos エンコーダ出力信号エミュレーション
        1. 7.3.1.1 1 周期 (増分位相) テスト
        2. 7.3.1.2 最高速度での 1 回の機械的回転テスト
    4. 7.4 Sin/Cos エンコーダ システムのテスト
      1. 7.4.1 ゼロ インデックス マーカー R
      2. 7.4.2 機能システムのテスト
    5. 7.5 EMC テスト結果
      1. 7.5.1 テスト設定
      2. 7.5.2 IEC-61000-4-2 ESD テスト結果
      3. 7.5.3 IEC-61000-4-4 EFT テスト結果
      4. 7.5.4 IEC-61000-4-5 サージ テスト結果
  14. 8 デザイン ファイル
    1. 8.1 回路図
    2. 8.2 部品表 (BOM)
    3. 8.3 PCB のレイアウト ガイドライン
      1. 8.3.1 PCB レイヤ プロット
    4. 8.4 Altium プロジェクト
    5. 8.5 ガーバー ファイル
    6. 8.6 ソフトウェア ファイル
  15. 9 参考資料
  16. 10著者について
    1.     謝辞
  17. 11改訂履歴
Design Guide

高分解能位置補間機能付き Sin/Cos エンコーダへのインターフェイス

最新の英語版をダウンロード