KOKA022 march 2023 TPSF12C1 , TPSF12C1-Q1 , TPSF12C3 , TPSF12C3-Q1
그림 5-1에는 감지된 잡음 매개변수(전압 또는 전류), 취소 신호가 주입되는 수단(전압 또는 전류) 및 활성 제어 기술(FB 또는 FF)에 따라 일반화된 6개의 활성 필터 구성이 나와 있습니다.
그림 5-1의 용어 iS 및 ZS는 는 전력계의 Norton 등가 잡음 전류 소스 및 병렬 소스 임피던스를 나타냅니다. ZL은 잡음 수신단(또는 EMI 피해 회로)의 부하 임피던스입니다(예: EMI 측정을 위한 LISN). G는 액티브 회로의 이득을 나타냅니다. ZS와 ZL 대신 다른 패시브 요소를 추가하면 서로 다른 하이브리드 회로가 형성됩니다.
제어 관점에서 FB 설계는 EMI 피해 회로의 잔류 교란을 감지하고, 신호를 반전하고, 높은 이득 G로 증폭하고, 시스템에 생쇄 신호를 다시 주입하여 감지된 매개 변수를 필요한 주파수 범위에서 0으로 구동합니다. 반대로, FF 설계는 EMI 소스의 장애를 감지하고, 신호를 반전시키고, 유니티 게인으로 증폭하고 EMI 피해 회로에 다시 주입합니다. FF의 증폭기 유니티 게인 설정은 EMI 및 안티 EMI 신호가 취소되어 FF 설계를 더 어렵게 만들 수 있을 정도로 정확해야 합니다.
잡음 감지 측면에서 VS 및 CS 요소는 일반적으로 커패시터와 CS 변압기(또는 기존 자기의 보조 권선)입니다. 잡음 제거 측면에서 VI 설계는 제어된 직렬 전압 소스를 사용하여 LISN으로 공급되는 잡음 전류 흐름을 방해합니다. CI 설계는 제어된 션트 전류 소스가 포함되어 있어 잡음 소스에서 생성된 잡음 전류 흐름을 재라우팅하여 LISN으로 유입되어 측정되는 것을 방지합니다. VI 및 CI 설계는 각각 부하와 함께 전압 분배기와 전류 분배기를 효과적으로 생성합니다. 일반적으로 변압기는 직렬 요소를 구체화할 수 있는 반면 커패시터는 션트 전도 경로를 구현합니다.
표 5-1에서는 삽입 손실 및 고감쇠에 대한 회로 조건을 포함하여 그림 5-1에 포함된 AEF 회로의 주요 특성을 요약합니다[4]. YS와 YL은 FB-VSCI 설계의 경우 각각 잡음 소스와 부하의 허용 레벨을 나타냅니다.
AEF 토폴로지 | 제어(FB/FF) | 감지(VS/CS) | 주입(VI/CI) | 삽입 손실(IL) | 고감쇠 조건 | |
---|---|---|---|---|---|---|
a | FB-CSVI | 피드백 | 전류 | 전압 | ||
b | FB-CSCI | 피드백 | 전류 | 전류 | ||
c | FB-VSVI | 피드백 | 전압 | 전압 | ||
d | FB-VSCI | 피드백 | 전압 | 전류 | ||
e | FF-VSVI | 피드포워드 | 전압 | 전압 | ||
F | FF-CSCI | 피드포워드 | 전류 | 전류 |
IL = IL, w/oAEF / iL, w/AEF 는 AEF를 설치하지 않거나 AEF를 설치한 상태에서 필터 출력 전류의 몫이며, 일반적으로 50Ω 소스 및 부하 임피던스로 측정되며, EMI의 달성 가능한 감쇠와 상관 관계가 있습니다. 표 5-1에서 알 수 있듯이, 각 AEF 토폴로지는 높은 감쇠를 달성하기 위해 특정 임피던스 동작이 필요합니다.