ビデオ・シリーズ
LMK03328 超低ジッタ クロック ジェネレータのステップバイ設計プロセス (LMK03328 ultra low jitter clock generator step by step design-in process)
この 3 部構成のビデオ シリーズでは、超低ジッタのクロック ジェネレータである LMK03328 の設計プロセスの概要を説明します。このシリーズでは、WEBENCH Clock Architect を使用する設計とシミュレーションのプロセスを取り扱います。TICS Pro EVM GUI ソフトウェアを WEBENCH の設計レポートと組み合わせて使用すると、LMK03328 EVM や周波数プラン手法の構成が容易になります。また、TICS Pro を使用して、デバイスの EEPROM に複数のスタートアップ プロファイルをプログラムする (書き込む) こともできます。このビデオ シリーズ全体で取り扱うネットワーク スイッチ向けクロック処理の例は、デュアル PLL クロック ジェネレータである LMK03328 の主な特長と利点を強調します。たとえば、超低位相ノイズや超低ジッタはシステムの性能やマージン向上につながり、EEPROM の複数のピン モードは複数のスタートアップ プロファイルとシステム検証テストのサポートに役立つほか、フレキシブルな周波数プラン機能や周波数マージン設定機能もあります。この設計プロセスは、LMK03318 (LMK03328 に類似のシングル PLL バージョン) にも適用できます。
LMK03328 EVM Setup and Programming with TICS Pro GUI
|
講演者
リソース
/content/texas-instruments/ja-jp/video/series/lmk03328-ultra-low-jitter-clock-generator-step-by-step-design-in
View series