

4.5V~18V入力、2A同期降圧型(SWIFT™)コンバータ

特 長



- 高速過渡応答を可能にするD-CAP2™モード
- 出力リップルが低く、セラミック出力コンデンサを使用可能
- 幅広いVIN入力電圧範囲：4.5V~18V
- 出力電圧範囲：0.76V~7.0V
- 低デューティ・サイクルのアプリケーションに対して最適化された高効率の内蔵FET
 - 155mΩ(ハイサイド)および108mΩ(ローサイド)
- 高効率、シャットダウン時10μA未満
- 高い初期バンドギャップ・リファレンス精度
- 調整可能なソフト・スタート
- プライバイス対応のソフト・スタート
- スイッチング周波数(f_{SW})：700kHz
- サイクル毎の過電流制限

概 要

TPS54227は、適応型オン時間およびD-CAP2™モードに対応した同期バック・コンバータです。TPS54227を採用することで、各種機器の電源バス・レギュレータに対して、コスト効果が高く、部品数の少ない、低スタンバイ電流のソリューションを実現できます。TPS54227の主制御ループではD-CAP2™モード制御を使用し、外部補償部品なしで高速な過渡応答が得られます。また、TPS54227には、POSCAP/SP-CAPなどの低ESR(等価直列抵抗)出力コンデンサだけでなく、超低ESRのセラミック・コンデンサにも対応できる、独自の回路が採用されています。このデバイスは、4.5V~18VのVIN入力で動作します。出力電圧は、0.76V~7Vの範囲でプログラミングできます。また、調整可能なソフト・スタート時間も備えています。TPS54227は8ピンのDDAパッケージで提供され、-40°C~85°Cの温度範囲で動作するように設計されています。

ア プ リ ケ シ ョ ン

- 幅広い範囲の低電圧システム用アプリケーション
 - デジタル・テレビ用電源
 - 高精細Blu-ray Disc™プレーヤー
 - ネットワーク・ホーム・ターミナル
 - デジタル・セットトップ・ボックス(STB)



D-CAP2は、テキサス・インスツルメンツの商標です。
Blu-ray Discは、ブルーレイディスクアソシエーションの商標です。

この資料は、Texas Instruments Incorporated(TI)が英文で記述した資料を、皆様のご理解の一助として頂くために日本テキサス・インスツルメンツ(日本TI)が英文から和文へ翻訳して作成したものです。
資料によっては正規英語版資料の更新に対応していないものがあります。
日本TIによる和文資料は、あくまでもTI正規英語版をご理解頂くための補助的参考資料としてご使用下さい。
製品のご検討およびご採用にあたりましては必ず正規英語版の最新資料をご確認下さい。
TIおよび日本TIは、正規英語版にて更新の情報を提供しているにもかかわらず、更新以前の情報に基づいて発生した問題や障害等につきましては如何なる責任も負いません。



静電気放電対策

これらのデバイスは、限定的なESD(静電破壊)保護機能を内蔵しています。保存時または取り扱い時に、MOSゲートに対する静電破壊を防止するために、リード線どうしを短絡しておくか、デバイスを導電性のフォームに入れる必要があります。

製品情報⁽¹⁾

T _A	パッケージ ⁽²⁾ ⁽³⁾	発注型番	ピン	出荷形態
−40°C ~ 85°C	DDA	TPS54227DDA	8	チューブ
		TPS54227DDAR		テープ・リール

(1) 最新のパッケージおよびご発注情報については、このデータシートの巻末にある「付録：パッケージ・オプション」を参照するか、TIのWebサイト(www.ti.comまたはwww.tij.co.jp)をご覧ください。

(2) パッケージ図面、熱特性データ、記号の意味については、www.ti.com/packagingを参照してください。

(3) すべてのパッケージ・オプションがCu NiPdAuリード/ポール仕上げとなっています。

絶対最大定格

動作温度範囲内(特に記述のない限り)⁽¹⁾

		VALUE		単位
		MIN	MAX	
Input voltage range	VIN, EN	−0.3	20	V
	VBST	−0.3	26	V
	VBST (10 ns transient)	−0.3	28	V
	VBST (vs SW)	−0.3	6.5	V
	VFB, SS	−0.3	6.5	V
	SW	−2	20	V
	SW (10 ns transient)	−3	22	V
Output voltage range	VREG5	−0.3	6.5	V
	GND	−0.3	0.3	V
Voltage from GND to thermal pad, V _{diff}		−0.2	0.2	V
Electrostatic discharge	Human Body Model (HBM)		2	kV
	Charged Device Model (CDM)		500	V
Operating junction temperature, T _J		−40	150	°C
Storage temperature, T _{stg}		−55	150	°C

(1) 絶対最大定格を上回るストレスが加わった場合、デバイスに永続的な損傷が発生する可能性があります。これはストレスの定格のみについて示しており、このデータシートの「推奨動作条件」に示された値を越える状態での本製品の機能動作は含まれていません。絶対最大定格の状態に長時間置くと、本製品の信頼性に影響を与えることがあります。

熱特性について

THERMAL METRIC ⁽¹⁾⁽²⁾	TPS54227	単位
	DDA (8 PINS)	
θ _{JA}	45.3	°C/W
θ _{JCTop}	54.8	
θ _{JB}	16.2	
ψ _{JT}	6.6	
ψ _{JB}	16.0	
θ _{JCbot}	8.5	

(1) 従来の熱特性パラメータと新しい熱特性パラメータの詳細については、アプリケーション・レポート『IC Package Thermal Metrics』(SPRA953)を参照してください。

(2) PCB上の銅領域に基づくこのデバイスの熱特性の見積もりについては、TIのPCB Thermal Calculatorをご利用ください。

推奨動作条件

動作温度範囲内(特に記述のない限り)

			MIN	MAX	単位
V_{IN}	Supply input voltage range		4.5	18	V
V_I	Input voltage range	VBST	-0.1	24	V
		VBST (10 ns transient)	-0.1	27	
		VBST(vs SW)	-0.1	5.7	
		SS	-0.1	5.7	
		EN	-0.1	18	
		VFB	-0.1	5.5	
		SW	-1.8	18	
		SW (10 ns transient)	-3	21	
		GND	-0.1	0.1	
V_O	Output voltage range	VREG5	-0.1	5.7	V
I_O	Output Current range	I_{VREG5}	0	10	mA
T_A	Operating free-air temperature		-40	85	°C
T_J	Operating junction temperature		-40	150	°C

電気的特性

動作温度範囲内、 $V_{IN} = 12V$ (特に記述のない限り)

パラメータ		テスト条件	MIN	TYP	MAX	単位
SUPPLY CURRENT						
I_{VIN}	Operating - non-switching supply current	V_{IN} current, $T_A = 25^\circ C$, EN = 5 V, $V_{FB} = 0.8 V$	800	1200		μA
I_{VINSDN}	Shutdown supply current	V_{IN} current, $T_A = 25^\circ C$, EN = 0 V	5.0	10		μA
LOGIC THRESHOLD						
V_{ENH}	EN high-level input voltage	EN	1.6			V
V_{ENL}	EN low-level input voltage	EN		0.6		V
R_{EN}	EN pin resistance to GND	$V_{EN} = 12 V$	220	440	880	kΩ
V_{FB} VOLTAGE AND DISCHARGE RESISTANCE						
V_{FBTH}	V_{FB} threshold voltage	$T_A = 25^\circ C$, $V_O = 1.05 V$, continuous mode	749	765	781	mV
I_{VFB}	V_{FB} input current	$V_{FB} = 0.8 V$, $T_A = 25^\circ C$	0	±0.1		μA
V_{REG5} OUTPUT						
V_{VREG5}	V_{REG5} output voltage	$T_A = 25^\circ C$, $6.0 V < V_{IN} < 18 V$, $0 < I_{VREG5} < 5 mA$	5.2	5.5	5.7	V
V_{LN5}	Line regulation	$6 V < V_{IN} < 18 V$, $I_{VREG5} = 5 mA$		25		mV
V_{LD5}	Load regulation	$0 mA < I_{VREG5} < 5 mA$		100		mV
I_{VREG5}	Output current	$V_{IN} = 6 V$, $V_{REG5} = 4.0 V$, $T_A = 25^\circ C$	60			mA
MOSFET						
$R_{DS(on)h}$	High side switch resistance	$25^\circ C$, $V_{BST} - SW = 5.5 V$	155			mΩ
$R_{DS(on)l}$	Low side switch resistance	$25^\circ C$	108			mΩ
CURRENT LIMIT						
I_{ocl}	Current limit	$L_{out} = 2.2 \mu H^{(1)}$	2.5	3.3	4.7	A


(1) 実製品の検査は行っていません。

電気的特性

動作温度範囲内、 $V_{IN} = 12V$ (特に記述のない限り)

パラメータ		テスト条件	MIN	TYP	MAX	単位
THERMAL SHUTDOWN						
T_{SDN}	Thermal shutdown threshold	Shutdown temperature ⁽²⁾	165			°C
		Hysteresis ⁽²⁾	35			
ON-TIME TIMER CONTROL						
t_{ON}	On time	$V_{IN} = 12V, V_O = 1.05V$	150			ns
$t_{OFF(MIN)}$	Minimum off time	$T_A = 25°C, V_{FB} = 0.7V$	260	310		ns
SOFT START						
I_{SSC}	SS charge current	$V_{SS} = 1V$	1.4	2.0	2.6	μA
I_{SSD}	SS discharge current	$V_{SS} = 0.5V$	0.1	0.2		mA
UVLO						
UVLO	UVLO threshold	Wake up V_{REG5} voltage	3.45	3.75	4.05	V
		Hysteresis V_{REG5} voltage	0.13	0.32	0.48	


(2) 実製品の検査は行っていません。



ピン機能

ピン		説明
名前	番号	
EN	1	イネーブル入力制御。ENはアクティブ・ハイであり、デバイスをイネーブルにする場合はブルアップする必要があります。
VFB	2	コンバータの帰還入力。帰還分圧抵抗回路を使用して出力電圧に接続します。
VREG5	3	5.5V電源出力。GNDとの間にコンデンサ(標準1μF)を接続する必要があります。 ENがLowのとき、VREG5は非アクティブです。
SS	4	ソフト・スタート制御。GNDとの間に外付けコンデンサを接続する必要があります。
GND	5	グランド・ピン。スイッチング回路のパワー・グランド・リターンです。ノイズに敏感なSSおよびVFBのリターンは、GNDに一点接続してください。
SW	6	ハイサイドNFETおよびローサイドNFET用のスイッチ・ノード接続。
VBST	7	ハイサイドFETゲート駆動回路の電源入力。VBSTピンとSWピンの間に0.1μFのコンデンサを接続します。VREG5とVBSTの間には、内部でダイオードが接続されています。
VIN	8	入力電源電圧ピン。
露出した サーマル・パッド	裏側	パッケージのサーマル・パッド。適切な放熱を実現するために、半田付けする必要があります。 GNDに接続してください。

機能ブロック図



概要

TPS54227は、2つのNチャネルMOSFETを内蔵した、2Aの同期降圧型（バック）コンバータです。D-CAP2™モード制御を使用して動作します。D-CAP2™制御の高速過渡応答により、特定レベルの性能を満たすために必要な出力容量が小さくて済みます。独自の内部回路により、セラミックおよび特殊なポリマー・タイプを含めた低ESR出力コンデンサを使用可能です。

詳細説明

PWM動作

TPS54227のメイン制御ループは、独自のD-CAP2™モード制御をサポートする適応型オン時間パルス幅変調（PWM）コントローラとなっています。D-CAP2™モード制御は、一定オン時間制御を、擬似固定周波数で外部部品数の少ない構成を可能にする内部補償回路と組み合わせたもので、低ESRコンデンサとセラミック出力コンデンサの両方を使用できます。出力にはほとんどリップルがない状態でも安定して動作します。

各サイクルの開始時に、ハイサイドMOSFETがオンになります。内部のワンショット・タイマが終了すると、このMOSFETがオフになります。このワンショット・タイマの時間は、入力電圧範囲内で擬似固定周波数が維持されるように、コンバータの入力電圧（VIN）と出力電圧（VO）によって設定されます。そのため、これは適応型オン時間制御と呼ばれます。帰還電圧がリファレンス電圧を下回ると、ワンショット・タイマがリセットされ、ハイサイドMOSFETが再度オンになります。出力リップルをシミュレートするために、リファレンス電圧に内部ランプが追加され、これにより、D-CAP2™モード制御ではESRによる出力リップルが不要になります。

PWM周波数と適応型オン時間制御

TPS54227は、適応型オン時間制御方式を採用し、専用の発振器は内蔵していません。入力電圧および出力電圧を使用してオン時間ワンショット・タイマを設定することにより、700kHzの擬似定周波数で動作します。オン時間は、入力電圧に逆比例し、出力電圧に比例するため、デューティ比がVOUT/VINのとき周波数は一定となります。

ソフト・スタートおよびプリバイアス付きソフト・スタート

ソフト・スタート機能は調整可能です。ENピンがHighになると、SSピンとGNDの間に接続されているコンデンサの充電が2μAの電流によって開始されます。スタートアップ中には出力電圧のスムーズな制御が維持されます。スロー・スタート時間は式（1）で計算されます。VFB電圧は0.765V、SSピンのソース電流は2μAです。

$$t_{SS}(\text{ms}) = \frac{C_6(\text{nF}) \times V_{REF} \times 1.1}{I_{SS}(\mu\text{A})} = \frac{C_6(\text{nF}) \times 0.765 \times 1.1}{2} \quad (1)$$

出力がプリバイアスされている状態で、スタートアップ中に出力から電流が流れ出すのを防止するために、TPS54427には独自の回路が搭載されています。ソフト・スタートでプリバイアス・レベルよりも高い電圧が指定される（内部ソフト・スタートが帰還電圧V_{FB}よりも大きくなる）と、コントローラは、最初のロー

サイドFETゲート・ドライバ・パルスを狭いオン時間で開始することにより、ゆっくりと同期整流を起動します。次に、そのオン時間が（1-D）で示される時間と一致するまで（Dはコンバータのデューティサイクル）、オン時間をサイクル毎にインクリメントします。この方式により、プリバイアス出力の初期シンクを防ぐとともに、出力電圧（VO）は立ち上がり後スムーズにレギュレーション状態まで上昇し、また、制御ループがプリバイアス・スタートアップから通常モード動作へと遷移するために十分な時間が確保されます。

電流保護

出力過電流保護（OCP）は、サイクル毎のバレー検出制御回路を使用して実現されています。SWピンとGNDの間のローサイドFETスイッチ電圧を測定することで、スイッチ電流がモニタされます。この電圧は、スイッチ電流に比例します。精度を向上させるため、電圧センスは温度補償されます。

ハイサイドFETスイッチのオン時間中、スイッチ電流は、Vin、Vout、オン時間、および出力インダクタ値によって決定されるリニアなレートで増加します。ローサイドFETスイッチのオン時間中は、この電流はリニアに減少します。スイッチ電流の平均値が、負荷電流I_{OUT}です。TPS54227はローサイドFETのオン時間の間、スイッチ電流に比例するローサイドFETスイッチ電圧を継続的にモニタします。測定された電圧が、電流制限に比例した電圧よりも高い場合は、測定電圧が電流制限に対応した電圧を下回るまで、各SWサイクルで内部カウンタがインクリメントされ、コンバータはローサイド・スイッチをオンに維持します。下回った時点で、スイッチング・サイクルが終了し、新しいスイッチング・サイクルが開始されます。以降のスイッチング・サイクルでは、オン時間が固定値に設定され、同じ方法で電流がモニタされます。過電流状態が連続7スイッチング・サイクルにわたって続いた場合、内部OCLスレッショルドがより低いレベルに設定され、可能な出力電流が減少します。1つのスイッチング・サイクルを通して、スイッチ電流が低いOCLスレッショルドを超えるければ、カウンタがリセットされ、OCL制限は高い値に戻ります。

このようなタイプの過電流保護には、いくつかの重要な考慮事項があります。負荷電流は、ピーク・ツー・ピーク・インダクタ電流の1/2だけ過電流スレッショルドよりも高くなります。また、電流が制限されている間は、出力電圧が低下する傾向があります。これは、必要な負荷電流が、コンバータから供給される電流よりも高い場合があるためです。それによって出力電圧が降下する可能性があります。過電流状態が解消されると、出力電圧がレギュレーション電圧に戻ります。これは非ラッチ方式の保護です。

UVLO保護

低電圧ロックアウト保護（UVLO）は、V_{REG5}ピンの電圧を監視します。V_{REG5}電圧がUVLOスレッショルド電圧を下回ると、TPS54227がオフになります。これは、非ラッチ方式の保護です。

過熱シャットダウン

TPS54227は、自身の温度を監視しています。温度がスレッショルド値（標準165°C）を超えると、デバイスがシャットダウンされます。これは非ラッチ方式の保護です。

標準的特性




図 1. VIN電流 対 接合部温度




図 2. VINシャットダウン電流 対 接合部温度




図 3. EN電流 対 EN電圧




図 4. 1.05V出力電圧 対 出力電流




図 5. 1.05V出力電圧 対 入力電圧




図 6. 1.05V、50mA~2A負荷過渡応答

標準的特性




図 7. スタートアップ波形




図 8. 効率 対 出力電流




図 9. スイッチング周波数 対 入力電圧




図 10. Vスイッチング周波数 対 出力電流




図 11. V_{f_b}電圧 対 接合部温度




図 12. 出力電圧リップル ($I_0 = 2A$)

標準的特性




図 13. 入力電圧リップル($I_0 = 2\text{A}$)

設計ガイド

ステップ毎の設計手順

設計プロセスを開始するには、いくつかのアプリケーション・パラメータについて知っておく必要があります。

- ・入力電圧範囲
- ・出力電圧
- ・出力電流
- ・出力電圧リップル
- ・入力電圧リップル

出力電圧抵抗の選択

出力電圧は、出力ノードとVFBピンとの間の抵抗分圧回路によって設定されます。公差1%以内の分圧抵抗を使用することを推奨します。最初は、式(2)を使用して V_{OUT} を計算します。

非常に軽い負荷での効率を向上させるには、より大きな値の抵抗の使用を考慮します。ただし、抵抗が大きすぎると、ノイズの影響を受けやすくなり、VFB入力電流からの電圧誤差が目立つようになります。

$$V_{OUT} = 0.765 \times \left(1 + \frac{R_1}{R_2}\right) \quad (2)$$

出力フィルタの選択

TPS54227で使用する出力フィルタは、LC回路です。このLCフィルタは、下記の周波数に二重極を持ちます。

$$f_P = \frac{1}{2\pi\sqrt{L_{OUT} \times C_{OUT}}} \quad (3)$$

低周波数では、出力設定点分圧抵抗回路、およびTPS54227の内部ゲインによって、全体のループ・ゲインが設定されます。低周波数での位相は180度です。出力フィルタの極周波数では、ディケード毎にゲインが-40dBロールオフし、位相は急速に減少します。D-CAP2™によって高周波数のゼロが導入されることで、ゲインのロールオフがディケードあたり-20dBに減り、位相はゼロ周波数の1ディケード上で90度に増加します。出力フィルタに使用するインダクタとコンデンサは、式(3)の二重極が高周波ゼロより低く、かつ(位相ブーストが得られ、高周波ゼロによって回路安定化のための十分な位相マージンが確保されるように)十分近い値となるよう選択する必要があります。この要件を満足するための推奨値を表1に示します。

DCゲインは出力電圧に依存するため、出力電圧が高くなると必要なインダクタ値も増加します。1.8V以上の高出力電圧では、R1と並列にフィードフォワード・コンデンサ(C4)を追加することにより、追加の位相ブーストを実現できます。




図 14. 設計例の回路図

出力電圧 (V)	R1 (kΩ)	R2 (kΩ)	C4 (pF) ⁽¹⁾	L1 (μH)	C8 + C9 (μF)
1	6.81	22.1		1.5 - 2.2	22 - 68
1.05	8.25	22.1		1.5 - 2.2	22 - 68
1.2	12.7	22.1		2.2	22 - 68
1.5	21.5	22.1		2.2	22 - 68
1.8	30.1	22.1	5 - 22	3.3	22 - 68
2.5	49.9	22.1	5 - 22	3.3	22 - 68
3.3	73.2	22.1	5 - 22	3.3	22 - 68
5	124	22.1	5 - 22	4.7	22 - 68
6.5	165	22.1	5 - 22	4.7	22 - 68

表 1. 推奨部品値

(1) オプション

インダクタのピーク・ツー・ピーク・リップル電流、ピーク電流、およびRMS電流は、式(4)、式(5)、および式(6)で求めることができます。インダクタの飽和電流定格は、ピーク電流の計算値より大きい必要があります。RMSまたは加熱電流定格は、RMS電流の計算値より大きい必要があります。 f_{SW} には700kHzを使用します。

選択したインダクタが、式(5)のピーク電流および式(6)のRMS電流の定格を満たすことを確認してください。

$$I_{IPP} = \frac{V_{OUT}}{V_{IN(max)}} \times \frac{V_{IN(max)} - V_{OUT}}{L_O \times f_{SW}} \quad (4)$$

$$I_{Ipeak} = I_O + \frac{I_{IPP}}{2} \quad (5)$$

$$I_{Lo(RMS)} = \sqrt{I_O^2 + \frac{1}{12} I_{IPP}^2} \quad (6)$$

この設計例では、ピーク電流の計算値が2.311A、RMS電流の計算値が2.008Aです。ここでは、インダクタとしてTDKのCLF7045T-2R2Mを使用し、ピーク電流定格は5.5A、RMS電流定格は4.3Aです。

コンデンサの値とESRによって、出力電圧リップルの大きさが決まります。TPS54227は、セラミックまたは他の低ESRコンデンサとともに使用するよう設計されています。推奨値の範囲は22μF～68μFです。出力コンデンサに対して必要なRMS電流定格は、式(7)で求められます。

$$I_{Co(RMS)} = \frac{V_{OUT} \times (V_{IN} - V_{OUT})}{\sqrt{12} \times V_{IN} \times L_O \times f_{SW}} \quad (7)$$

この設計では、出力コンデンサとしてTDKのC3216X5R0J226M(22μF)を2個使用します。標準ESRはそれぞれ2mΩです。RMS電流の計算値は0.18Aであり、各出力コンデンサの定格は4Aです。

入力コンデンサの選択

TPS54227には、入力デカップリング・コンデンサと、アプリケーションによってはバルク・コンデンサが必要となります。デカップリング・コンデンサには、10μF以上のセラミック・コンデンサを推奨します。高周波フィルタリングを追加するために、ピン8とグランドの間に0.1μFのコンデンサ(C3)をオプションで使用できます。コンデンサの電圧定格は、最大入力電圧よりも大きい必要があります。

ブートストラップ・コンデンサの選択

適切な動作のためには、VBSTピンとSWピンの間に0.1μFのセラミック・コンデンサを接続する必要があります。セラミック・コンデンサの使用を推奨します。

VREG5コンデンサの選択

適切な動作のためには、VREG5ピンとGNDピンの間に1μFのセラミック・コンデンサを接続する必要があります。セラミック・コンデンサの使用を推奨します。

熱特性について

この8ピンDDAパッケージには、外部ヒートシンクに直接接続するように設計された、露出したサーマル・パッドが装備されています。サーマル・パッドは、プリント基板(PCB)に直接半田付けする必要があります。半田付け後は、PCBをヒートシンクとして使用できます。また、サーマル・ビアを使用して、サーマル・パッドをデバイスの回路図に示された適切な銅プレーンに直接接続するか、あるいはPCB内に設計された特別なヒートシンク構造に接続することができます。この設計により、ICからの熱伝導が最適化されます。

露出したサーマル・パッドについての追加情報およびその熱放散能力の利用法については、テクニカル・ブリーフ『PowerPAD™ Thermally Enhanced Package』(TI文献番号SLMA002)およびアプリケーション・ブリーフ『PowerPAD™ Made Easy』(TI文献番号SLMA004)を参照してください。

このパッケージの露出したサーマル・パッドの寸法を次の図に示します。




図15. サーマル・パッドの寸法(平面図)

レイアウトについての考慮事項

1. 入力スイッチング電流ループは可能な限り小さくします。
2. 寄生容量およびインダクタンスを低減し、放射を最小限に抑えるために、SWノードは物理的に可能な限り小さく、かつ短くします。出力とデバイスの帰還ピンとの間に、ケルビン接続を使用してください。
3. アナログ部品と非スイッチング部品は、スイッチング部品から離して配置します。
4. 信号グランドと電源グランドは一点接続します。
5. デバイスの下をスイッチング電流が流れないようにしてください。
6. VINおよびPGNDのパターン・ラインを幅広くします。
7. デバイスの露出したパッドは、PGNDに半田付けする必要があります。
8. VREG5コンデンサは、デバイスの近くに配置し、PGNDに接続する必要があります。
9. 出力コンデンサは、PGNDの幅広いパターンに接続する必要があります。
10. 電圧帰還ループはできる限り短くし、可能であればグランド・シールドを使用します。
11. VFBピンに接続される分圧回路の下側の抵抗は、SGNDに接続する必要があります。
12. VIN、SW、およびPGND接続に対しては、十分なビアを設けることを推奨します。
13. VIN、SW、およびPGNDのPCBパターンは、可能な限り幅広くします。
14. VINコンデンサは、可能な限りデバイスの近くに配置します。




図 16. PCBレイアウト

パッケージ情報

製品情報

Orderable Device	Status ⁽¹⁾	Package Type	Package Pins Drawing	Package Qty	Eco Plan ⁽²⁾	Lead/Ball Finish	MSL Peak Temp ⁽³⁾	Samples (Requires Login)
TPS54227DDA	ACTIVE	SO PowerPAD	DDA	8	75 Green (RoHS & no Sb/Br)	CU NIPDAUAG	Level-2-260C-1 YEAR	
TPS54227DDAR	ACTIVE	SO PowerPAD	DDA	8	2500 Green (RoHS & no Sb/Br)	CU NIPDAUAG	Level-2-260C-1 YEAR	

⁽¹⁾ マーケティング・ステータスは次のように定義されています。

ACTIVE: 製品デバイスが新規設計用に推奨されています。

LIFEBUY: TIによりデバイスの生産中止予定が発表され、ライフトайム購入期間が有効です。

NRND: 新規設計用に推奨されていません。デバイスは既存の顧客をサポートするために生産されていますが、TIでは新規設計にこの部品を使用することを推奨していません。

PREVIEW: デバイスは発表済みですが、まだ生産が開始されていません。サンプルが提供される場合と、提供されない場合があります。

OBSOLETE: TIによりデバイスの生産が中止されました。

⁽²⁾ エコ・プラン - 環境に配慮した製品分類プランであり、Pb-Free(RoHS)、Pb-Free(RoHS Expert) およびGreen(RoHS & no Sb/Br) があります。最新情報および製品内容の詳細については、<http://www.ti.com/productcontent>でご確認ください。

TBD: Pb-Free/Green変換プランが策定されていません。

Pb-Free(RoHS): TIにおける“Lead-Free”または“Pb-Free”(鉛フリー)は、6つの物質すべてに対して現在のRoHS要件を満たしている半導体製品を意味します。これには、同種の材質内で鉛の重量が0.1%を超えないという要件も含まれます。高温で半田付けするように設計されている場合、TIの鉛フリー製品は指定された鉛フリー・プロセスでの使用に適しています。

Pb-Free(RoHS Exempt): この部品は、1)ダイとパッケージの間に鉛ベースの半田バンプ使用、または2)ダイとリードフレーム間に鉛ベースの接着剤を使用、が除外されています。それ以外は上記の様にPb-Free(RoHS)と考えられます。

Green(RoHS & no Sb/Br): TIにおける“Green”は、“Pb-Free”(RoHS互換)に加えて、臭素(Br)およびアンチモン(Sb)をベースとした難燃材を含まない(均質な材質中のBrまたはSb重量が0.1%を超えない)ことを意味しています。

⁽³⁾ MSL、ピーク温度 -- JEDEC業界標準分類に従った耐湿性レベル、およびピーク半田温度です。


重要な情報および免責事項: このページに記載された情報は、記載された日付時点でのTIの知識および見解を表しています。TIの知識および見解は、第三者によって提供された情報に基づいており、そのような情報の正確性について何らの表明および保証も行うものではありません。第三者からの情報をより良く統合するための努力は続けております。TIでは、事実を適切に表す正確な情報を提供すべく妥当な手順を踏み、引き続きそれを継続してゆきますが、受け入れる部材および化学物質に対して破壊試験や化学分析は実行していない場合があります。TIおよびTI製品の供給者は、特定の情報を機密情報として扱っているため、CAS番号やその他の制限された情報が公開されない場合があります。

TIは、いかなる場合においても、かかる情報により発生した損害について、TIがお客様に1年間に販売した本書記載の問題となった TIパーツの購入価格の合計金額を超える責任は負いかねます。

メカニカル・データ

DDA(R-PDSO-G8)

PowerPAD™ PLASTIC SMALL OUTLINE



- 注 : A. 全ての線寸法の単位はミリメートルです。寸法/公差はASME Y14.5M-1994によります。
 B. 図は予告なく変更することがあります。
 C. 本体寸法にはモールド・フラッシュや突起を含みません。0.15を超えることはありません。
 D. このパッケージは、基板上のサーマル・パッドに半田付けされるように設計されています。推奨基板レイアウトについては、テクニカル・ブリーフ『PowerPAD Thermally Enhanced Package』(TI文献番号SLMA002)を参照してください。これらのドキュメントは、ホームページwww.ti.comで入手できます。
 E. 露出サーマル・パッドの寸法および形状についての詳細は、データシートを参照してください。
 F. JEDEC MS-012 variationBAに準拠。

4202561/F 12/11

サーマルパッド・メカニカル・データ


DDA(S-PDSO-G8)

熱的特性に関する資料

このPowerPAD™パッケージには、外部ヒートシンクに直接接続するように設計された、露出したサーマル・パッドが装備されています。このサーマル・パッドは、プリント基板(PCB)に直接半田付けする必要があります。半田付け後は、PCBをヒートシンクとして使用できます。また、サーマル・ビアを使用して、サーマル・パッドをデバイスの回路図に示された適切な銅プレーンに直接接続することができます。この設計により、ICからの熱伝導が最適化されます。

PowerPAD™パッケージについての追加情報およびその熱放散能力の利用法については、テクニカル・ブリーフ『PowerPAD Thermally Enhanced Package』(TI文献番号SLMA002)およびアプリケーション・ブリーフ『PowerPAD Made Easy』(TI文献番号SLMA004)を参照してください。いずれもホームページ www.ti.comで入手できます。

このパッケージの露出したサーマル・パッドの寸法を次の図に示します。





注：全ての線寸法の単位はミリメートルです。


4206322-6/J 01/11

サーマル・パッド寸法図

(SLVSAU2A)


TAPE AND REEL INFORMATION

A0	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
TPS54227DRCR	VSON	DRC	10	3000	330.0	12.4	3.3	3.3	1.1	8.0	12.0	Q2
TPS54227DRCT	VSON	DRC	10	250	180.0	12.4	3.3	3.3	1.1	8.0	12.0	Q2

TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
TPS54227DRCR	VSON	DRC	10	3000	346.0	346.0	33.0
TPS54227DRCT	VSON	DRC	10	250	182.0	182.0	20.0

TUBE


*All dimensions are nominal

Device	Package Name	Package Type	Pins	SPQ	L (mm)	W (mm)	T (μ m)	B (mm)
TPS54227DDA	DDA	HSOIC	8	75	517	7.87	635	4.25
TPS54227DDA	DDA	HSOIC	8	75	508	7.77	2540	NA
TPS54227DDA.A	DDA	HSOIC	8	75	517	7.87	635	4.25
TPS54227DDA.A	DDA	HSOIC	8	75	508	7.77	2540	NA
TPS54227DDA.B	DDA	HSOIC	8	75	517	7.87	635	4.25
TPS54227DDA.B	DDA	HSOIC	8	75	508	7.77	2540	NA

重要なお知らせと免責事項

TIは、技術データと信頼性データ(データシートを含みます)、設計リソース(リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Webツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかかわらず拒否します。

これらのリソースは、TI製品を使用する設計の経験を積んだ開発者への提供を意図したもので、(1)お客様のアプリケーションに適したTI製品の選定、(2)お客様のアプリケーションの設計、検証、試験、(3)お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されているTI製品を使用するアプリケーションの開発の目的でのみ、TIはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TIや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TIおよびその代理人を完全に補償するものとし、TIは一切の責任を拒否します。

TIの製品は、[TIの販売条件](#)、[TIの総合的な品質ガイドライン](#)、[ti.com](#)またはTI製品などに関連して提供される他の適用条件に従い提供されます。TIがこれらのリソースを提供することは、適用されるTIの保証または他の保証の放棄の拡大や変更を意味するものではありません。TIがカスタム、またはカスタマー仕様として明示的に指定していない限り、TIの製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TIはそれらに異議を唱え、拒否します。

Copyright © 2025, Texas Instruments Incorporated

最終更新日：2025年10月