

BQ41Z50 2、3、4 直列セルのバッテリー パック マネージャ、ダイナミック Z-Track™ 対応

1 特長

- 完全に統合された 2、3、4 直列セルのリチウム イオン、リチウム ポリマ、LiFePO₄ バッテリー パック マネージャおよび保護
- 超低消費電力の 32 ビット RISC CPU
- TI のダイナミック Z-Track™ アルゴリズム
- 最高 40V 許容の電源ピン
- 構成可能な駆動強度を設定可能なハイサイド N-CH 保護 FET ドライブ
- 2 つの独立した 16 ビット ADC を持つ高精度アナログ フロント エンド:
 - 電流と電圧の同時サンプリングに対応
 - 最大 4 つの外部サーミスタ測定と 1 つの内部温度 センサをサポート
- プライマリとセカンダリの保護レベル
 - 過電圧と低電圧
 - 充電時と放電時の過電流
 - 放電時の短絡
 - 過熱
 - 充電タイムアウト
 - CHG および DSG FET ドライブ
- 洗練された充電アルゴリズム
 - JEITA
 - サイクル時間、動作時間、SOH に基づく適応型充電
 - セル バランス
- 充電中または休止時のセル バランス機能を内蔵
- TURBO モードをサポート
- 診断用の寿命データ モニタとブラック ボックス レコーダ
- オプションで最大 3 つの LED ディスプレイをサポート
- 楕円曲線暗号 (ECC) または SHA-2 および SHA-1 認証をサポート
- 1MHz SMBus v3.2 までのホスト通信をサポート
- 小型パッケージ: 32 リードの WQFN (RSN)

2 アプリケーション

- ノート PC / ネットブック PC
- タブレット
- ドローン
- ハンドヘルド掃除機およびロボット掃除機
- 医療およびテスト用機器
- ポータブル エレクトロニクス

3 概要

BQ41Z50 デバイスは、ダイナミック Z-Track™ テクノロジーが組み込まれ、完全に統合されたシングル チップでパック ベースのソリューションで、2、3、4 直列セルのリチウム イオン、リチウム ポリマ、LiFePO₄ バッテリー パック用の残量計、保護、認証などの豊富な機能を備えています。

BQ41Z50 デバイスは、統合型の高性能アナログ ペリフェラルと超低消費電力の 32 ビット RISC プロセッサを使用して、使用可能なセルの容量、電圧、電流、温度、その他の重要なバッテリー パラメータを測定して正確な記録を保守し、SMBus v3.2 互換のインターフェイス経由でシステムのホストコントローラに報告します。

BQ41Z50 デバイスは、ダイナミック Z-Track™ テクノロジーを活用して、動的な負荷条件の下でも、充電状態を高精度で報告します。このテクノロジーにより、利用可能な最大電力と最大電流をホスト システムに供給して、TURBO モードの精度も向上します。

BQ41Z50 デバイスは、過電圧、過熱、放電時の過電流、充電時の過電流、放電保護時の短絡など、各種のバッテリー安全機能を備えています。システムの安全機能には、N-CH FET およびセル切断検出用の FET 保護が組み込まれています。デバイスのファームウェアには、過電圧、低電圧、過電流、短絡電流の過熱状態に対する、ソフトウェア ベースの 1 次および 2 次レベルの安全保護機能があります。パック関連やセル関連のフォルトも、ファームウェア ベースの保護によって処理されます。




BQ41Z50 の他の特長:

- 多様なプログラマブル保護
- 4つの GPIO は、3 セグメント LED ディスプレイの制御、または最高 5.5V のプルアップ電圧に対応可能な汎用プッシュプル I/O ピンとして構成可能
- 汎用 プッシュプル I/O として使用可能な 2 つの GPIO
- 汎用オープンドレイン I/O として使用可能な 1 つの GPIO
- セカンダリ化学ヒューズ I/O を内蔵
- セルあたりのバイパスが最大 25mA のセル バランシングをサポート
- 楕円曲線暗号化 (ECC) 認証による堅牢なバッテリー パックのセキュリティ:
 - ホスト側コントローラに共有キーが不要
 - 233 ビットの秘密鍵をセキュア メモリに保存 (プログラム フラッシュからはアクセス不能)
 - 統合型ハードウェア アクセラレータにより認証プロセスを高速化
- SHA-1 および SHA-2 認証のサポート

パッケージ情報

部品番号	パッケージ (1)	本体サイズ (公称)
BQ41Z50RSN	RSN (32)	4.00mm × 4.00mm

(1) 詳細については、「[セクション 12](#)」セクションを参照してください。


BQ41Z50 の概略回路図

目次

1 特長	1	5.28 OT、SCD、OCC、OCD1、OCD2 保護スレッショ ルド (SCOMP).....	24
2 アプリケーション	1	5.29 OT、SCD、OCC、OCD1、OCD2 保護のタイミン グ (SCOMP).....	25
3 概要	1	5.30 GPIO1、GPIO2、GPIO3、GPIO4、GPIO5、 GPIO6、GPIO7.....	25
4 ピン構成および機能	4	5.31 楕円曲線暗号 (ECC).....	26
4.1 ピン互換の図.....	6	5.32 SMBus インターフェイスのタイミング.....	26
5 仕様	12	5.33 代表的特性.....	30
5.1 絶対最大定格.....	12	6 詳細説明	33
5.2 ESD 定格.....	12	6.1 概要.....	33
5.3 推奨動作条件.....	13	6.2 機能ブロック図.....	33
5.4 熱に関する情報.....	13	6.3 機能説明.....	34
5.5 電源電流.....	14	6.4 デバイスの機能モード.....	37
5.6 電源制御.....	14	7 アプリケーションと実装	38
5.7 低ドロップアウトレギュレータ.....	15	7.1 アプリケーション情報.....	38
5.8 内部発振器.....	16	7.2 代表的なアプリケーション.....	38
5.9 基準電圧.....	16	7.3 デバイス ファームウェアの設定.....	51
5.10 電流ウェイク検出器.....	16	8 電源に関する推奨事項	52
5.11 VC0、VC1、VC2、VC3、VC4、PACK.....	17	9 レイアウト	52
5.12 セル バランシングをサポート.....	17	9.1 レイアウトのガイドライン.....	52
5.13 SMBD、SMBC.....	17	9.2 レイアウト例.....	55
5.14 PRES/SHUTDOWN、DISP.....	18	10 デバイスおよびドキュメントのサポート	57
5.15 ALERT.....	18	10.1 サード・パーティ製品に関する免責事項.....	57
5.16 LEDCNTLA、LEDCNTLB、LEDCNTLC.....	19	10.2 ドキュメントのサポート.....	57
5.17 クーロン カウンタ.....	19	10.3 ドキュメントの更新通知を受け取る方法.....	57
5.18 クーロン カウンタ デジタル フィルタ (CC1).....	19	10.4 サポート・リソース.....	57
5.19 電流測定デジタル フィルタ (CC2).....	20	10.5 商標.....	57
5.20 A/D コンバータ.....	20	10.6 静電気放電に関する注意事項.....	57
5.21 ADC デジタルフィルタ.....	21	10.7 用語集.....	57
5.22 CHG、DSG ハイサイド NFET ドライバ.....	21	11 改訂履歴	57
5.23 プリチャージ (PCHG) FET ドライブ.....	22	12 メカニカル、パッケージ、および注文情報	58
5.24 FUSE ドライブ.....	22		
5.25 内部温度センサ.....	23		
5.26 TS1、TS2、TS3、TS4.....	23		
5.27 フラッシュ メモリ.....	23		

4 ピン構成および機能




図 4-1. RSN パッケージ 32 ピン VQFN (露出サーマルパッド付き) 上面図

表 4-1. ピンの機能

ピン ⁽²⁾		種類 ⁽¹⁾	説明
名称	番号		
SMBD	1	I/O	SMBus データピン
SMBC	2	I/O	SMBus クロックピン
LEDCNTLA/GPIO4	3	I/O	ファームウェア構成に応じて、内部電流シンク経由で外部 LED を駆動する LED ディスプレイセグメント。または、このピンはプッシュプルであり、汎用デジタル入力または汎用デジタル出力ピンとして構成することもできます。このピンを使用しない場合は、フローティングのままにするか、20kΩ 抵抗を介して VSS に接続できます。
LEDCNTLB/GPIO5	4	I/O	ファームウェア構成に応じて、内部電流シンク経由で外部 LED を駆動する LED ディスプレイセグメント。または、このピンはプッシュプルであり、汎用デジタル入力または汎用デジタル出力ピンとして構成することもできます。このピンを使用しない場合は、フローティングのままにするか、20kΩ 抵抗を介して VSS に接続できます。
ALERT	5	O	システム側ホストへの 警告デジタル信号出力。オープンドレインピン。このピンを使用しない場合はフローティングのままにして、それに応じてデータフラッシュを構成します。
GPIO3	6	I/O	マルチファンクション オープンドレインピン、汎用デジタル入力、または汎用デジタル出力。このピンを使用しない場合はフローティングのままにして、それに応じてデータフラッシュを構成します。
PRES/SHUTDN	7	I	ホストシステムは、着脱可能なバッテリーパックまたは組み込みバック用の緊急システムシャットダウン入力用です
LEDCNTLC/GPIO6	8	I/O	ファームウェア構成に応じて、内部電流シンク経由で外部 LED を駆動する LED ディスプレイセグメント。または、このピンはプッシュプルであり、汎用デジタル入力または汎用デジタル出力ピンとして構成することもできます。このピンを使用しない場合は、フローティングのままにするか、20kΩ 抵抗を介して VSS に接続できます。

表 4-1. ピンの機能 (続き)

ピン ⁽²⁾		種類 ⁽¹⁾	説明
名称	番号		
GPIO1	9	I/O	マルチファンクション プッシュプルピン、汎用デジタル入力、または汎用デジタル出力。このピンを使用しない場合はフローティングのままにして、それに応じてデータ フラッシュを構成します。
GPIO2	10	I/O	マルチファンクション プッシュプルピン、汎用デジタル入力、または汎用デジタル出力。このピンを使用しない場合はフローティングのままにして、それに応じてデータ フラッシュを構成します。
VSS	11	P	デバイスのグランド
FUSE	12	I/O	ヒューズ検知入力または出力ピン駆動。使用しない場合は、VSS に直接接続します。
PCHG	13	O	PMOS プリチャージ FET 駆動出力ピン。このピンを使用しない場合は、フローティングのままにするか、20kΩ 抵抗を介して VSS に接続できます。
VCC	14	P	2 次側電源入力
PACK	15	AI	パック センス入力ピン
DSG	16	O	NMOS 放電 FET ドライブ出力ピン。このピンを使用しない場合は、フローティングのままにするか、20kΩ 抵抗を介して VSS に接続できます。
CHG	17	O	NMOS 充電 FET ドライブ出力ピン。このピンを使用しない場合は、フローティングのままにするか、20kΩ 抵抗を介して VSS に接続できます。
BAT	18	P	1 次電源入力ピン
VC4	19	AI	スタックの最下部から 4 番目のセルのセンス電圧入力ピン、スタックの最下部から 4 番目のセルのバランス電流入力
VC3	20	AI	スタックの最下部から 3 番目のセルのセンス電圧入力ピン、スタックの最下部から 3 番目のセルのバランス電流入力、スタックの最下部から 4 番目のセルの復帰バランス電流
VC2	21	AI	スタックの最下部から 2 番目のセルのセンス電圧入力ピン、スタックの最下部から 2 番目のセルのバランス電流入力、スタックの最下部から 3 番目のセルの復帰バランス電流
VC1	22	AI	スタックの最下部から 1 番目のセルのセンス電圧入力ピン、スタックの最下部から 1 番目のセルのバランス電流入力、スタックの最下部から 2 番目のセルの復帰バランス電流
VC0	23	AI	スタックの最下部から 1 番目のセルの負端子のセンス電圧入力、スタックの最下部から 1 番目のセルの復帰バランス電流
SRP	24	AI	SRP と SRN の間のわずかな電圧を統合するために、内部クーロン カウンタに接続したアナログ入力ピンで、SRP はセンス抵抗の最上部です。充電電流により、SRN に対して SRP で正の電圧が生成されます。
SRN	25	AI	SRP と SRN の間のわずかな電圧を統合するために、内部クーロン カウンタに接続したアナログ入力ピンで、SRN はセンス抵抗の最下部です。充電電流により、SRN に対して SRP で正の電圧が生成されます。
TS1	26	AI	温度センサ 1 のサーミスタ入力ピン。サーミスタに接続します。使用しない場合は、VSS に直接接続し、それに応じてデータ フラッシュを構成します。
TS2	27	AI	温度センサ 2 のサーミスタ入力ピン。サーミスタに接続します。使用しない場合は、VSS に直接接続し、それに応じてデータ フラッシュを構成します。
TS3	28	AI	温度センサ 3 のサーミスタ入力ピン。サーミスタに接続します。使用しない場合は、VSS に直接接続し、それに応じてデータ フラッシュを構成します。
TS4	29	AI	温度センサ 4 のサーミスタ入力ピン。サーミスタに接続します。使用しない場合は、VSS に直接接続し、それに応じてデータ フラッシュを構成します。
REG18	30	P	内部電圧レギュレータ出力。C _{REG18} を VSS に接続する必要があります。
REG135	31	P	内部電圧レギュレータ出力。C _{REG135} を VSS に接続する必要があります。
DISP/GPIO7	32	I/O	LED のディスプレイ制御。または、このピンはプッシュプルであり、汎用デジタル入力または汎用デジタル出力ピンとして構成することもできます。このピンを使用しない場合は、フローティングのままにするか、20kΩ 抵抗を介して VSS に接続できます。

(1) P = 電源接続、AI = アナログ入力、O = デジタル出力、I = デジタル入力

(2) ピン名と番号は、デフォルトのデバイス ファームウェア設定と、デフォルトのピン位置に従って記載されています。データ フラッシュ構成内で、一部のピンに異なる機能を割り当てることができます。『BQ41Z50 テクニカル リファレンス マニュアル』を参照してください。

4.1 ピン互換の図




図 4-2. 電源ピン




図 4-3. VCx ピン




図 4-4. SMBD、SMBC ピン




図 4-5. PRES/SHUTDN ピン




図 4-6. LEDCNTLA、LEDCNTLB、LEDCNTLC、 $\overline{\text{DISP}}$ ピン (LED モード)




図 4-7. LEDCNTLA、LEDCNTLB、LEDCNTLC、 $\overline{\text{DISP}}$ ピン (GPIO モード)




図 4-8. SRN、SRP ピン




図 4-9. DSG、CHG ピン




図 4-10. PCHG ピン




図 4-11. FUSE ピン




図 4-12. TSx ピン




図 4-13. GPIO1、GPIO2 ピン




図 4-14. ALERT ピン




図 4-15. GPIO3 ピン

5 仕様

5.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り)⁽¹⁾

		最小値	最大値	単位
電源電圧範囲、V _{CC}	BAT、VCC	-0.3	40	V
入力電圧範囲、V _{IN}	PACK	-0.3	40	V
	SMBC、SMBD、PRES/SHUTDOWN、ALERT、GPIO3	-0.3	6	
	LEDCNTLA/GPIO4、LEDCNTLB/GPIO5、LEDCNTLC/GPIO6、DISP/GPIO7	-0.3	6	
	TS1、TS2、TS3、TS4	-0.3	V _{REG18} + 0.3	
	GPIO1、GPIO2	-0.3	V _{REG18} + 0.3	
	SRP、SRN	-0.3	2	
	VC4	VC3 - 0.3、または -0.03	VC3 + 8.5、または 40	
	VC3	VC2 - 0.3、または -0.03	VC2 + 8.5、または 40	
	VC2	VC1 - 0.3、または -0.03	VC1 + 8.5、または 40	
	VC1	VSS - 0.3、または -0.03	VSS + 8.5、または 40	
VC0	-0.03	5		
出力電圧範囲、V _{OUT}	CHG、DSG、PCHG	-0.3	40	V
	FUSE	-0.3	BAT または 28 の最小値	
V _{REG18}	REG18	-0.3	2	V
V _{REG135}	REG135	-0.3	1.55	V
機能的周囲温度、T _F		-40	105	°C
保管温度、T _{STG}		-65	150	°C
リード温度 (半田付け、10 秒)、T _{SOLDER}			300	°C

- (1) 「絶対最大定格」の範囲外の動作は、デバイスの永続的な損傷の原因となる可能性があります。「絶対最大定格」は、これらの条件において、または「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを意味するものではありません。「絶対最大定格」の範囲内であっても「推奨動作条件」の範囲外で使用すると、デバイスが完全に機能しない可能性があり、デバイスの信頼性、機能、性能に影響を及ぼし、デバイスの寿命を縮める可能性があります。

5.2 ESD 定格

		値	単位
V _(ESD)	静電放電	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 準拠 ⁽¹⁾	±1500
		デバイス帯電モデル (CDM)、JEDEC 仕様 JESD22-C101 に準拠 ⁽²⁾	±500

- (1) JEDEC ドキュメント JEP155 には、500V HBM であれば標準的な ESD 管理プロセスにより安全な製造が可能であると記載されています。
(2) JEDEC ドキュメント JEP157 には、250V CDM であれば標準的な ESD 管理プロセスにより安全な製造が可能であると記載されています。

5.3 推奨動作条件

標準値は $T_A = 25^\circ\text{C}$ 、 $V_{\text{BAT}} = 14.4\text{V}$ の場合、最小値/最大値は $T_A = -40^\circ\text{C} \sim 85^\circ\text{C}$ 、 $V_{\text{BAT}} = 3.0\text{V} \sim 28\text{V}$ の場合 (特に記述のない限り)

			最小値	公称値	最大値	単位
V_{DD}	電源電圧	BAT ピン、 $I_{\text{REG18}} \leq 22\text{mA}$	$V_{\text{SWITCH OVER}}$		28	V
		VCC ピン		5	28	
V_{IN}	入力電圧範囲	PACK		0	28	V
		FUSE		0	12	
		SMBC, SMBD, $\overline{\text{PRES/SHUTDN}}$, $\overline{\text{ALERT}}$, GPIO3		0	5.5	
		LEDCNTLA/GPIO4, LEDCNTLB/GPIO5, LEDCNTLC/GPIO6, DISP/GPIO7		0	5.5	
		TS1, TS2, TS3, TS4		0	$V_{\text{REG18}} + 0.3$	
		GPIO1, GPIO2			V_{REG18}	
		SRP, SRN		-0.25	0.5	
		VC4		$V_{\text{VC3}} - 0.2$	$V_{\text{VC3}} + 5$	
		VC3		$V_{\text{VC2}} - 0.2$	$V_{\text{VC2}} + 5$	
		VC2		$V_{\text{VC1}} - 0.2$	$V_{\text{VC1}} + 5$	
VC1		$V_{\text{VC0}} - 0.2$	$V_{\text{VC0}} + 5$			
VC0		-0.2	0.5			
V_{OUT}	出力電圧範囲	CHG, DSG, PCHG	0		28	V
C_{BAT} (1)	BAT の外部コンデンサ	ディレーティングした値は、2.2V、50V のコンデンサ	0.47	1		μF
C_{VCC} (1)	VCC の外部コンデンサ	ディレーティングした値は、2.2V、50V のコンデンサ	0.47	1		μF
C_{REG18} (1)	1.8V LDO 外付けコンデンサ	ディレーティングした値は、1.8V、10V のコンデンサ	0.47	1	2.2	μF
C_{REG135} (1)	1.35V LDO 外付けコンデンサ	ディレーティングした値は、1.35V、10V のコンデンサ	0.47	1	2.2	μF
R_{PACK} (1)	PACK 直列外部抵抗	最小スタートアップ電圧を実現するため	8	10	12	k Ω
I_{SS} (1)	VSS ピンを流れる最大電流	LDO、GPIO、セル バランシングを搭載			200	mA
T_{OPR}	動作温度	動作時の周囲温度	-40		85	$^\circ\text{C}$

(1) 設計により規定されています。実製品の検査は行っていません。

5.4 熱に関する情報

熱評価基準(1)		BQ41Z50		単位
		RSN (QFN)		
		32 ピン		
$R_{\theta\text{JA, High K}}$	接合部から周囲への熱抵抗	39.2		$^\circ\text{C/W}$
$R_{\theta\text{JC(top)}}$	接合部からケース (上面) への熱抵抗	25.7		$^\circ\text{C/W}$
$R_{\theta\text{JB}}$	接合部から基板への熱抵抗	12.7		$^\circ\text{C/W}$
Ψ_{JT}	接合部から上面への特性パラメータ	0.6		$^\circ\text{C/W}$

熱評価基準 ⁽¹⁾		BQ41Z50	単位
		RSN (QFN)	
		32ピン	
Ψ_{JB}	接合部から基板への特性パラメータ	12.7	°C/W
$R_{\theta JC(bottom)}$	接合部からケース (底面) への熱抵抗	3.6	°C/W

(1) 従来および最新の熱評価基準の詳細については、『[半導体および IC パッケージの熱評価基準](#)』アプリケーションレポートを参照してください。

5.5 電源電流

標準値は $T_A = 25^\circ\text{C}$ 、 $V_{BAT} = 14.4\text{V}$ の場合、最小値/最大値は $T_A = -40^\circ\text{C} \sim 85^\circ\text{C}$ 、 $V_{BAT} = 3.0\text{V} \sim 28\text{V}$ の場合 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
$I_{ACTIVE}^{(1)}$	ACTIVE モード	DZT 測定設定 [PERF_MODE] ⁽³⁾ = 1, CHG オン, DSG オン, フラッシュ書き込みなし, SBS 通信なし		475		μA
		DZT 測定設定 [PERF_MODE] ⁽³⁾ = 0, CHG オン, DSG オン, フラッシュ書き込みなし, SBS 通信なし		315		
$I_{SLEEP}^{(2)}$	SLEEP モード	DZT 測定設定 [PERF_MODE] ⁽³⁾ = 1, 測定電流 \leq スリープ電流 ⁽³⁾ , CHG オフ, DSG オン, SBS 通信なし		165		μA
		DZT 測定設定 [PERF_MODE] ⁽³⁾ = 0, 測定電流 \leq スリープ電流 ⁽³⁾ , CHG オフ, DSG オン, SBS 通信なし		155		
$I_{SHUTDOWN}$	シャットダウン モード			0.8		μA

- (1) アクティブ モードのデフォルトファームウェア設定での平均電流 60 秒超。デバイスの消費電力は、ファームウェアの構成とバージョンによって異なります。
- (2) スリープ モードのデフォルトファームウェア設定での平均電流は 60 秒を超えています。デバイスの消費電力は、ファームウェアの構成とバージョンによって異なります。
- (3) ファームウェア ペースのパラメータ。データフラッシュの構成値はフルアクセス モードで変更でき、シールド モードでロックされます。『[BQ41Z50 テクニカル リファレンス マニュアル](#)』を参照してください。

5.6 電源制御

標準値は $T_A = 25^\circ\text{C}$ 、 $V_{BAT} = 14.4\text{V}$ の場合、最小値/最大値は $T_A = -40^\circ\text{C} \sim 85^\circ\text{C}$ 、 $V_{BAT} = 3.0\text{V} \sim 28\text{V}$ の場合 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
電源セレクト						
$V_{STARTUP}$	PACK のスタートアップ電圧	1ms の $V_{PACK} > V_{STARTUP}$	3.5	4.5	5.5	V
$V_{SWITCHOVER-}$	BAT から VCC への切り替え電圧	$V_{BAT} < V_{SWITCHOVER-}$	2.5	2.75	3.0	V
$V_{SWITCHOVER+}$	VCC から BAT への切り替え電圧	$V_{BAT} > V_{SWITCHOVER+} + V_{HYS}$	3.4	3.85	4.15	V
V_{HYS}	切り替えヒステリシス電圧	$V_{SWITCHOVER+} - V_{SWITCHOVER-}$		1.1		V
T_{SD_ALERT+}	サーマル シャットダウン アラート温度上昇			120	135	°C
T_{SD_ALERT-}	サーマル シャットダウン アラート温度下降	リセットの終了, REG135 イネーブル	100	102		°C
T_{SD+}	サーマル シャットダウン温度上昇			140	148	°C
T_{SD-}	サーマル シャットダウン温度下降	REG18 イネーブル	122	130		°C
I_{LKG}	入力リーク電流	BAT ピン, BAT = 0V, VCC = 25V, PACK = 25V			1	μA
		PACK ピン, BAT = 25V, VCC = 0V, PACK = 0V			1	

5.6 電源制御 (続き)

標準値は $T_A = 25^\circ\text{C}$ 、 $V_{BAT} = 14.4\text{V}$ の場合、最小値/最大値は $T_A = -40^\circ\text{C} \sim 85^\circ\text{C}$ 、 $V_{BAT} = 3.0\text{V} \sim 28\text{V}$ の場合 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
R_{PACK_PD}	内部プルダウン抵抗	PACK ピン	30	40	50	k Ω
パワーオンリセット						
$V_{REG18POR-}$	負方向 V_{REG18} 出力 POR 電圧	V_{REG18}	1.5	1.55	1.60	V
V_{HYS}	パワー オンリセットヒステリシス		65	85	110	mV
$t_{RST_POR}^{(1)}$	パワーオンリセット時間: 有効な入力電圧の印加から MCU の POR 解除まで			2.5	4.0	ms
$t_{RST_ROM}^{(1)}$	パワーオンリセット時間: 有効な入力電圧が印加された状態から、ROM コードを実行する準備ができた状態に移行します			5	10	ms
$t_{RST_EXE}^{(1)}$	パワーオンリセット時間: 有効な入力電圧が印加されてから、フラッシュコードの実行準備が整った CPU まで移行	ROM によって実行されるフラッシュアレイの CRC は含まれません		5	10	ms

(1) 設計により規定されています。量産では検査していません。

5.7 低ドロップアウトレギュレータ

標準値は $T_A = 25^\circ\text{C}$ 、 $V_{BAT} = 14.4\text{V}$ の場合、最小値/最大値は $T_A = -40^\circ\text{C} \sim 85^\circ\text{C}$ 、 $V_{BAT} = 3.0\text{V} \sim 28\text{V}$ の場合 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
1.35V LDO レギュレータ						
V_{REG135}	レギュレータ出力電圧	トリムがロードされる前		1.35		V
		トリムがロードされた後	-3%	1.35	3%	
$\Delta V_{REG35TEMP}$	温度レギュレーション、 $\Delta V_{REG135}/V_{REG135}$	$I_{REG135} = 1\text{mA}$ 、低消費電力モードのとき $I_{REG135} = 1\mu\text{A}$	-1	± 0.25	1	%
$\Delta V_{REG135LINE}$	ラインレギュレーション、 $\Delta V_{REG135}/\Delta V_{BAT}$	$I_{REG135} = 1\text{mA}$ 、低消費電力モードのとき $I_{REG135} = 1\mu\text{A}$	-1		1	%
$\Delta V_{REG135LOAD}$	負荷レギュレーション、 $\Delta V_{REG135}/\Delta I_{REG135}$	$I_{REG135} = 1 \sim 5\text{mA}$	-1		1	%
I_{REG135_SHORT}	短絡電流制限	$V_{REG135} = 0\text{V}$ 、 $I_{REG18} = 1\text{mA}$	12	30	38	mA
1.8V LDO レギュレータ						
V_{REG18}	レギュレータ出力電圧	トリムがロードされる前に、 $I_{REG18} = 1\text{mA}$	1.6	1.8	2	V
		トリムがロードされた後、 $I_{REG18} = 1\text{mA}$	-3%	1.8	3%	
t_{REG18}	起動時間	$V_{IN} > V_{IN(MIN)}$ から V_{REG18} 内の出力まで		600		μs
$\Delta V_{REG18TEMP}$	温度レギュレーション、 $\Delta V_{REG18}/V_{REG18}$	$I_{REG18} = 1\text{mA}$	-1	± 0.25	1	%
$\Delta V_{REG18LINE}$	ラインレギュレーション、 $\Delta V_{REG18}/\Delta V_{BAT}$	$I_{REG18} = 1\text{mA}$	-1.1		0.9	%
$\Delta V_{REG18LOAD}$	負荷レギュレーション、 $\Delta V_{REG18}/\Delta I_{REG18}$	$I_{REG18} = 1 \sim 5\text{mA}$	-2.5		2.5	%
		$I_{REG18} = 1 \sim 22\text{mA}$	-10		10	%
$I_{REG18EXT}$	外部負荷能力				2	mA
I_{REG18_SHORT}	短絡電流制限	$V_{REG18} = 0\text{V}$	23	40	75	mA

- 設計により規定されています。量産では検査していません。
- V_{IN} 入力、電源セクタの $V_{SWITCHOVER}$ によって決定されます

5.8 内部発振器

標準値は $T_A = 25^\circ\text{C}$ 、 $V_{\text{BAT}} = 14.4\text{V}$ の場合、最小値/最大値は $T_A = -40^\circ\text{C} \sim 85^\circ\text{C}$ 、 $V_{\text{BAT}} = 3.0\text{V} \sim 28\text{V}$ の場合 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
低周波発振器						
F_{LOSC}	動作周波数		252	262.144	271.5	kHz
$F_{\text{LOSC_RTC}}$	リアルタイム クロックの動作周波数		31.5	32.768	33.9	kHz
$F_{\text{LOSC_DRIFT}}^{(1)(2)}$	周波数ドリフト	$-25^\circ\text{C} \sim 65^\circ\text{C}$	-2.25	± 0.25	1.5	%
		$-40^\circ\text{C} \sim 85^\circ\text{C}$	-3.25	± 0.25	1.75	
高周波発振器						
F_{HOSC}	動作周波数			32.768		MHz
$F_{\text{HOSC_DRIFT}}^{(1)(2)}$	周波数ドリフト	$-25^\circ\text{C} \sim 65^\circ\text{C}$	-2		2	%
		$-40^\circ\text{C} \sim 85^\circ\text{C}$	-3.5		3.5	
$t_{\text{HFO_START}}$	HFO スタートアップ時間	発振器の周波数が公称値の $\pm 3\%$ 以内、および出力がイネーブル			50	μs

(1) 設計により規定されています。量産では検査していません。

(2) 周波数ドリフトは、 $T_A = 25^\circ\text{C}$ のときにトリムされた周波数から組み込まれ、測定されます。このとき、最小値と最大値は特性に基づくもので、OTP に保存されています。

5.9 基準電圧

標準値は $T_A = 25^\circ\text{C}$ 、 $V_{\text{BAT}} = 14.4\text{V}$ の場合、最小値/最大値は $T_A = -40^\circ\text{C} \sim 85^\circ\text{C}$ 、 $V_{\text{BAT}} = 3.0\text{V} \sim 28\text{V}$ の場合 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
電圧リファレンス 1						
V_{REF1}	内部リファレンス電圧	$T_A = 25^\circ\text{C}$	1.17	1.20	1.23	V
$V_{\text{REF1_DRIFT}}^{(1)}$	内部リファレンス電圧ドリフト	$T_A = -25^\circ\text{C} \sim 65^\circ\text{C}$	-0.35	± 0.02	0.35	%
		$T_A = -40^\circ\text{C} \sim 85^\circ\text{C}$	-0.85	± 0.02	0.85	
電圧リファレンス 2						
V_{REF2}	内部リファレンス電圧	$T_A = 25^\circ\text{C}$	1.204	1.224	1.234	V
$V_{\text{REF1_DRIFT}}^{(1)}$	内部リファレンス電圧ドリフト	$T_A = -25^\circ\text{C} \sim 65^\circ\text{C}$	-0.35	± 0.02	0.35	%
		$T_A = -40^\circ\text{C} \sim 85^\circ\text{C}$	-0.85	± 0.02	0.85	

(1) 設計により規定されています。量産では検査していません。

5.10 電流ウェイク検出器

標準値は $T_A = 25^\circ\text{C}$ 、 $V_{\text{BAT}} = 14.4\text{V}$ の場合、最小値/最大値は $T_A = -40^\circ\text{C} \sim 85^\circ\text{C}$ 、 $V_{\text{BAT}} = 3.0\text{V} \sim 28\text{V}$ の場合 (特に記述のない限り)⁽²⁾

パラメータ		テスト条件	最小値	標準値	最大値	単位
$V_{\text{WAKE_CD}}$	放電スレッシュホールド内の WAKE 電圧	公称設定、 $V_{\text{SRP}} - V_{\text{SRN}}$ に基づくスレッシュホールド	-7.5	-4.5	-0.5	mV
$\Delta V_{\text{WAKE_CD}}$	放電スレッシュホールドプログラミング ステップでの WAKE 電圧	$V_{\text{WAKE_CD}} = V_{\text{SRP}} - V_{\text{SRN}}$		-0.5		mV
$V_{\text{WAKE_CC}}$	充電スレッシュホールドでの WAKE 電圧	公称設定、 $V_{\text{SRP}} - V_{\text{SRN}}$ に基づくスレッシュホールド	0.5	4.5	7.5	mV

5.10 電流ウェイク検出器 (続き)

標準値は $T_A = 25^\circ\text{C}$ 、 $V_{BAT} = 14.4\text{V}$ の場合、最小値/最大値は $T_A = -40^\circ\text{C} \sim 85^\circ\text{C}$ 、 $V_{BAT} = 3.0\text{V} \sim 28\text{V}$ の場合 (特に記述のない限り)⁽²⁾

パラメータ		テスト条件	最小値	標準値	最大値	単位
ΔV_{WAKE_CC}	充電スレッシュホールドプログラミング ステップでの WAKE 電圧	$V_{WAKE_CC} = V_{SRP} - V_{SRN}$		0.5		mV
$V_{WAKE_Cx_ERR}$ ⁽¹⁾	ウェイクアップ電圧スレッシュホールド エラー	$T_A = 25^\circ\text{C}$ 、すべての V_{WAKE_Cx} 設定、 $V_{WAKE} = V_{SRP} - V_{SRN}$	-350		350	μV
t_{WAKE_CD} ⁽¹⁾⁽³⁾	放電検出遅延時間内の電流ウェイクアップ	$t_{WAKE_CD} = (13 + \text{OCD ウェイク遅延}^{(4)}) \times 0.55\text{ms}$	1.1		288.2	ms
t_{WAKE_CC} ⁽¹⁾⁽³⁾	充電中の電流ウェイク検出遅延時間	$t_{WAKE_CC} = (13 + \text{OCC ウェイク遅延}^{(4)}) \times 0.55\text{ms}$	1.1		288.2	ms

(1) 設計により規定されています。量産では検査していません。

(2) 電流ウェイク機能は、ハードウェア故障検出 (SCOMP) モジュールを利用して SRP と SRN の間の電圧を検出します

(3) LFO 周波数誤差は含まれません

(4) ファームウェア ベースのパラメータ。データ フラッシュの構成値はフルアクセス モードで変更でき、シールド モードでロックされます。『BQ41Z50 テクニカル リファレンス マニュアル』を参照してください。

5.11 VC0、VC1、VC2、VC3、VC4、PACK

標準値は $T_A = 25^\circ\text{C}$ 、 $V_{BAT} = 14.4\text{V}$ の場合、最小値/最大値は $T_A = -40^\circ\text{C} \sim 85^\circ\text{C}$ 、 $V_{BAT} = 3.0\text{V} \sim 28\text{V}$ の場合 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
V_{IN}	入力電圧範囲	VC1-VC0、VC2-VC1、VC3-VC2、VC4-VC3、VC4-PACK	-0.2		5	V
		VC4-VSS、VCC-VSS、PACK-VSS	-0.2		30	
I_{LKG} ⁽¹⁾	VCELLn の入力リーク電流	アクティブな ADC 測定なし、セルなし バランスング アクティビティ。			0.5	μA

(1) 電流は、各 VCn 入力に対して外付け直列抵抗を使用して制限する必要があります

5.12 セル バランシングをサポート

標準値は $T_A = 25^\circ\text{C}$ 、 $V_{BAT} = 14.4\text{V}$ の場合、最小値/最大値は $T_A = -40^\circ\text{C} \sim 85^\circ\text{C}$ 、 $V_{BAT} = 3.0\text{V} \sim 28\text{V}$ の場合 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
I_{CB} ⁽²⁾	内部のセルバランシング電流システム制限	$V_{VC(n)} - V_{VC(n-1)}$ 間の電流 ($2.5\text{V} \leq V_{VC(n)} \leq 5\text{V}$)			25	mA
R_{CB} ⁽²⁾	内部セル バランシング抵抗	$V_{VC(n)} - V_{VC(n-1)} = 2.5\text{V}$ 、 $2 \leq n \leq 4$ 、 $V_{BAT} \geq 5\text{V}$ での内部 FET スイッチの $R_{DS(ON)}$	50	95	180	Ω
R_{CB_DRIFT} ⁽¹⁾	内部セル バランシングドリフト	公称 R_{CB} について、 -40°C を 85°C に変更と 25°C での値との関係	-50		50	Ω

(1) 設計により規定されています。量産では検査していません。

(2) 電流は、各 VCn 入力に対して外付け直列抵抗を使用して制限する必要があります

5.13 SMBD、SMBC

標準値は $T_A = 25^\circ\text{C}$ 、 $V_{BAT} = 14.4\text{V}$ の場合、最小値/最大値は $T_A = -40^\circ\text{C} \sim 85^\circ\text{C}$ 、 $V_{BAT} = 3.0\text{V} \sim 28\text{V}$ の場合 (特に記述のない限り)⁽¹⁾

パラメータ		テスト条件	最小値	標準値	最大値	単位
V_{BUS}	公称バス電圧	SMBD、SMBC	1.8		5	V
	動作バス電圧	SMBD、SMBC	1.62		5.5	

BQ41Z50

JAJST23A – JUNE 2024 – REVISED APRIL 2025

標準値は $T_A = 25^\circ\text{C}$ 、 $V_{\text{BAT}} = 14.4\text{V}$ の場合、最小値/最大値は $T_A = -40^\circ\text{C} \sim 85^\circ\text{C}$ 、 $V_{\text{BAT}} = 3.0\text{V} \sim 28\text{V}$ の場合 (特に記述のない限り)⁽¹⁾

パラメータ		テスト条件	最小値	標準値	最大値	単位
V_{IH}	高入力電圧	SMBD、SMBC	1.35		V_{BUS}	V
V_{IL}	低入力電圧	SMBD、SMBC			0.8	V
V_{OL}	出力 LOW 電圧	SMBD、SMBC: $I_{\text{OL}} = -3\text{mA}$			0.4	V
$t_{\text{SP}}^{(1)}$	入力フィルタにより抑制されるアナロググリッチスパイクのパルス幅	SMBD、SMBC			50	ns
R_{BUSPD}	内部弱プルダウン抵抗	SMBD、SMBC、常時オン	1	3	5	$\text{M}\Omega$
R_{PD}	内部プルダウン抵抗	SMBD、SMBC	35	40	50	$\text{k}\Omega$
$C_{\text{IN}}^{(1)}$	入力容量	SMBD、SMBC		1.8		pF
$C_{\text{B}}^{(1)}$	バス容量/ライン	SMBD、SMBC			100	pF
$I_{\text{LKG}}^{(1)}$	入力リーク電流	SMBD、SMBC、常時オンの R_{BUSPD} プルダウンを含む		0.5	2	μA

(1) 設計により規定されています。実製品の検査は行っていません。

5.14 $\overline{\text{PRES}}$ / $\overline{\text{SHUTDN}}$ 、 $\overline{\text{DISP}}$

標準値は $T_A = 25^\circ\text{C}$ 、 $V_{\text{BAT}} = 14.4\text{V}$ の場合、最小値/最大値は $T_A = -40^\circ\text{C} \sim 85^\circ\text{C}$ 、 $V_{\text{BAT}} = 3.0\text{V} \sim 28\text{V}$ の場合 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
V_{IN}	入力電圧範囲	$\overline{\text{PRES}}$ / $\overline{\text{SHUTDN}}$ 、 $\overline{\text{DISP}}$	-0.2		V_{REG18}	V
V_{IH}	High レベル入力電圧	$\overline{\text{PRES}}$ / $\overline{\text{SHUTDN}}$ 、 $\overline{\text{DISP}}$	$0.7 \times V_{\text{REG18}}$			V
V_{IL}	Low レベル入力電圧	$\overline{\text{PRES}}$ / $\overline{\text{SHUTDN}}$ 、 $\overline{\text{DISP}}$			$0.3 \times V_{\text{REG18}}$	V
$V_{\text{IOHYS}}^{(1)}$	入力のヒステリシス	$\overline{\text{PRES}}$ / $\overline{\text{SHUTDN}}$ 、 $\overline{\text{DISP}}$	75			mV
V_{OH}	出力電圧 High	$\overline{\text{PRES}}$ / $\overline{\text{SHUTDN}}$ 、 $\overline{\text{DISP}}$: $I_{\text{OH}} = -1\text{mA}$	$0.7 \times V_{\text{REG18}}$			V
V_{OL}	出力電圧 Low	$\overline{\text{PRES}}$ / $\overline{\text{SHUTDN}}$ 、 $\overline{\text{DISP}}$: $I_{\text{OL}} = 3\text{mA}$			$0.3 \times V_{\text{REG18}}$	V
R_{WKPD}	内部弱プルダウン抵抗	$\overline{\text{PRES}}$ / $\overline{\text{SHUTDN}}$ 、 $\overline{\text{DISP}}$	0.8	1	1.2	$\text{M}\Omega$
R_{WKPU}	内部弱プルアップ抵抗	$\overline{\text{PRES}}$ / $\overline{\text{SHUTDN}}$ 、 $\overline{\text{DISP}}$	0.8	1	1.2	$\text{M}\Omega$
$C_1^{(1)}$	入力容量	$\overline{\text{PRES}}$ / $\overline{\text{SHUTDN}}$ 、 $\overline{\text{DISP}}$		5		pF
$I_{\text{LKG}}^{(1)}$	入力リーク電流	$\overline{\text{PRES}}$ / $\overline{\text{SHUTDN}}$ 、 $\overline{\text{DISP}}$		1	2	μA

(1) 設計により規定されています。量産では検査していません。

5.15 ALERT

標準値は $T_A = 25^\circ\text{C}$ 、 $V_{\text{BAT}} = 14.4\text{V}$ の場合、最小値/最大値は $T_A = -40^\circ\text{C} \sim 85^\circ\text{C}$ 、 $V_{\text{BAT}} = 3.0\text{V} \sim 28\text{V}$ の場合 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
V_{OL}	出力電圧 Low	ALERT: $I_{\text{OH}} = 3\text{mA}$			0.35	V
R_{BUSPD}	内部弱プルダウン抵抗	ALERT、常時オン	1	3	5	$\text{M}\Omega$
R_{PD}	内部プルダウン抵抗	ALERT	35	40	50	$\text{k}\Omega$
$C_1^{(1)}$	入力容量	ALERT		1.8		pF
$I_{\text{LKG}}^{(1)}$	入力リーク電流	ALERT、常時オンの R_{BUSPD} プルダウンを含む		0.5	2	μA

(1) 設計により規定されています。量産では検査していません。

5.16 LEDCNTLA、LEDCNTLB、LEDCNTLC

標準値は $T_A = 25^\circ\text{C}$ 、 $V_{\text{BAT}} = 14.4\text{V}$ の場合、最小値/最大値は $T_A = -40^\circ\text{C} \sim 85^\circ\text{C}$ 、 $V_{\text{BAT}} = 3.0\text{V} \sim 28\text{V}$ の場合 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
V_{IN}	入力電圧範囲	LEDCNTLA、LEDCNTLB、LEDCNTLC	-0.2		5.5	V
I_{CS}	シンク電流	LEDCNTLA、LEDCNTLB、LEDCNTLC = 1V、 LED 構成 [LEDC1, LEDC0] (2) = 0x1	2.1	3	3.9	mA
		LEDCNTLA、LEDCNTLB、LEDCNTLC = 1V、 LED 構成 [LEDC1, LEDC0] (2) = 0x2	2.8	4	5.2	
		LEDCNTLA、LEDCNTLB、LEDCNTLC = 1V、 LED 構成 [LEDC1, LEDC0] (2) = 0x3	3.5	5	6.5	
I_{CSX}	CSx 間の電流マッチング			5	10	%
C_1 (1)	入力容量	LEDCNTLA、LEDCNTLB、LEDCNTLC		5		pF
I_{kg} (1)	入力リーク電流	LEDCNTLA、LEDCNTLB、LEDCNTLC		1	2	μA

(1) 設計により規定されています。量産では検査していません。

(2) ファームウェア ベースのパラメータ。データフラッシュの構成値はフルアクセス モードで変更でき、シールド モードでロックされます。『BQ41Z50 テクニカル リファレンス マニュアル』を参照してください。

5.17 クーロン カウンタ

標準値は $T_A = 25^\circ\text{C}$ 、 $V_{\text{BAT}} = 14.4\text{V}$ の場合、最小値/最大値は $T_A = -40^\circ\text{C} \sim 85^\circ\text{C}$ 、 $V_{\text{BAT}} = 3.0\text{V} \sim 28\text{V}$ の場合 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
$V_{\text{CC_IN}}$ (2)	測定の入力電圧範囲	$V_{\text{SRP}} - V_{\text{SRN}}$	-0.2		0.2	V
$B_{\text{CC_INL}}$ (1) (2)	積分非直線性	16 ビット、入力電圧範囲全体にわたって最善の適合		± 5.2	± 22.3	LSB
$B_{\text{CC_DNL}}$ (2)	微分非直線性	16 ビット、ミッシング コードなし	-1		1	LSB
$V_{\text{CC_OFF}}$	オフセット エラー	16 ビット、キャリブレーションなし	-2		2	LSB
$V_{\text{CC_OFF_DRIFT}}$	オフセット誤差のドリフト	16 ビット、ポスト キャリブレーション	-0.035		0.035	LSB/ $^\circ\text{C}$
$B_{\text{CC_GAIN}}$	ゲイン	16 ビット、理想的な入力電圧範囲全体。測定およびフラッシュに格納されます。		267200		LSB/V
$R_{\text{CC_IN}}$	実効入力抵抗	変換の実行時		2		M Ω
I_{LKG}	SRP および SRN 入力リーク	クーロン カウンタが動作していないとき			0.5	μA

(1) 設計により規定されています。量産では検査していません。

(2) ベンチ評価により規定されています。実製品の検査は行っていません。

5.18 クーロン カウンタ デジタル フィルタ (CC1)

標準値は $T_A = 25^\circ\text{C}$ 、 $V_{\text{BAT}} = 14.4\text{V}$ の場合、最小値/最大値は $T_A = -40^\circ\text{C} \sim 85^\circ\text{C}$ 、 $V_{\text{BAT}} = 3.0\text{V} \sim 28\text{V}$ の場合 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
$t_{\text{CC1_CONV}}$ (4)	CC1 変換時間	シングル変換		1		s
$B_{\text{CC1_ER}}$ (1) (2) (3)	有効分解能	$t_{\text{CC1_CONV}} = 1\text{s}$ 各変換		17.5		ビット

(1) 特性評価によって仕様規定されています。量産では検査していません。

(2) 有効分解能は、データが $\pm 1\text{-LSB}$ 内で 1 シグマの変動を示す分解能として定義されます。

(3) 入力信号 $\text{SRP-SRN}=50\text{mV}$ 、 $\text{DC} = \pm 1\text{mV}$ 、高調波フリー フルスケール

(4) タイミング精度は、 F_{LFO} 精度を基準としています。

5.19 電流測定デジタルフィルタ (CC2)

標準値は $T_A = 25^\circ\text{C}$ 、 $V_{\text{BAT}} = 14.4\text{V}$ の場合、最小値/最大値は $T_A = -40^\circ\text{C} \sim 85^\circ\text{C}$ 、 $V_{\text{BAT}} = 3.0\text{V} \sim 28\text{V}$ の場合 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
$t_{\text{CC2_CONV}}$ (4)	変換時間	シングル変換		2.93		ms
$B_{\text{CC2_ER}}$ (1) (2) (3)	有効分解能	1 回の変換、 $t_{\text{CC2_CONV}} = 2.93\text{ms}$	13.5	15		ビット

- (1) 設計により規定されています。量産では検査していません。
(2) 有効分解能は、データが $\pm 1\text{-LSB}$ 内で 1 シグマの変動を示す分解能として定義されます。
(3) 入力信号 $AC = \pm 1\text{mV}$ 、 $f = 10\text{kHz}$ 、高調波フリーフルスケール
(4) タイミング精度は、 F_{LFO} 精度を基準としています

5.20 A/D コンバータ

標準値は $T_A = 25^\circ\text{C}$ 、 $V_{\text{BAT}} = 14.4\text{V}$ の場合、最小値/最大値は $T_A = -40^\circ\text{C} \sim 85^\circ\text{C}$ 、 $V_{\text{BAT}} = 3.0\text{V} \sim 28\text{V}$ の場合 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
$V_{\text{ADC_FSR}}$	フルスケールレンジ	$V_{\text{REF}} = V_{\text{REF1}}$ 、実際の入力は V_{REG18} に制限されています	-0.2		$1.666 \times V_{\text{REF}}$	V
		$V_{\text{REF}} = V_{\text{REG18}}$ 、実際の入力は V_{REG18} に制限されています	-0.2		$1.666 \times V_{\text{REF}}$	
$B_{\text{ADC_INL}}$ (1) (4)	積分非直線性 (V_{REF1} と差動 VC_n セル電圧測定モードを使用する場合)	0V ~ 5.5V 範囲で最適	-6.6		6.6	LSB(2)
$B_{\text{ADC_DNL}}$ (1)	微分非直線性	ミッシングコードなし、オフセットおよびゲイン補償付きの差動セル電圧測定を使用。		± 1		LSB(2)
$B_{\text{ADC_OFF_CELL}}$	差動 VC_n オフセット誤差	VC_n ピンで差動セルの電圧モードを使用する	-5		5	LSB(2)
$B_{\text{ADC_OFF_DIV}}$	分圧器のオフセット誤差	BAT、VCC、PACK の各ピンで分周モードを使用	-4	0	4	LSB(3)
$B_{\text{ADC_OFF_DRIFT_CELL}}$ (1)	差動 VC_n オフセット誤差のドリフト	VC_n ピンで差動セルの電圧モードを使用する		0.004	0.07	LSB/ $^\circ\text{C}$ (2)
$B_{\text{ADC_GAIN}}$	ゲイン	ゲインは理想的な入力電圧範囲、差動 VC_n セル入力モードで測定されます。測定およびフラッシュに格納されます		5410		LSB/ $\sqrt{\text{V}}$ (2)
$B_{\text{ADC_GAIN_DRIFT}}$ (1)	ゲインドリフト	ゲインは理想的な入力電圧範囲、差動 VC_n セル入力モードで測定されます。30°C のゲインと比較して、動作温度範囲全体にわたるゲインの変化として測定されるドリフト値。	-0.25	-0.025	0.25	LSB/V/ $^\circ\text{C}$ (2)
$K_{\text{SCALE_FACTOR}}$ (1)	スケールリングファクタ	ポストキャリブレーション、 $VC1-V_C0$ 、 $VC2-V_C1$ 、 $VC3-V_C2$ 、 $VC4-V_C3$ 、 $VC4-PACK$	0.198	0.2	0.202	
		ポストキャリブレーション、 $VC4-V_{SS}$ 、 $V_{CC}-V_{SS}$ 、 $PACK-V_{SS}$	0.032	0.033	0.034	
		ポストキャリブレーション、 $TSx-V_{SS}$	0.59	0.6	0.61	
$R_{\text{ADC_IN_CELL}}$ (1)	実効入力抵抗	測定時の差動 VC_n セル入力モード	180			k Ω

5.20 A/D コンバータ (続き)

標準値は $T_A = 25^\circ\text{C}$ 、 $V_{\text{BAT}} = 14.4\text{V}$ の場合、最小値/最大値は $T_A = -40^\circ\text{C} \sim 85^\circ\text{C}$ 、 $V_{\text{BAT}} = 3.0\text{V} \sim 28\text{V}$ の場合 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
I_{LKG}	VCELLn 入力リーク	アクティブな ADC 測定なし、セル バランシング動作なし。			0.5	μA

- 特性評価によって仕様規定されています。量産では検査していません。
- 差動 VCn セル電圧測定 の 16 ビット LSB サイズは、 $1 \text{ LSB} = 5 \times V_{\text{REF1}} / 2^{N-1} \approx 5 \times 1.2 / 2^{15} = 183\mu\text{V}$
- 分割電圧測定 の 16 ビット LSB サイズは、 $1 \text{ LSB} = 30 \times (5/3) \times V_{\text{REF1}} / 2^{N-1} \approx 50 \times 1.2 / 2^{15} = 1.8\text{mV}$
- デバイスが通常モードで動作し、セル バランシングが無効、3 つ以上のサーミスタが使用されており、5V の差動電圧が印加された場合の平均実効差動入力抵抗。

5.21 ADC デジタルフィルタ

標準値は $T_A = 25^\circ\text{C}$ 、 $V_{\text{BAT}} = 14.4\text{V}$ の場合、最小値/最大値は $T_A = -40^\circ\text{C} \sim 85^\circ\text{C}$ 、 $V_{\text{BAT}} = 3.0\text{V} \sim 28\text{V}$ の場合 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
$t_{\text{ADC_CONV}}^{(2)}$	変換時間	シングル変換		2.93		ms
$B_{\text{ADC_RES}}$	ADC 分解能	ミッシングコードなし	16			ビット
$B_{\text{ADC_ER}}^{(1)}$	有効分解能	1 回の変換、 $t_{\text{ADC_CONV}} = 2.93\text{ms}$	13.5	15		ビット

- 有効分解能は、データが $\pm 1\text{-LSB}$ 内で 1 シグマの変動を示す分解能として定義されます。
- タイミング精度は、 F_{LFO} 精度を基準としています。

5.22 CHG、DSG ハイサイド NFET ドライバ

標準値は $T_A = 25^\circ\text{C}$ 、 $V_{\text{BAT}} = 14.4\text{V}$ の場合、最小値/最大値は $T_A = -40^\circ\text{C} \sim 85^\circ\text{C}$ 、 $V_{\text{BAT}} = 3.0\text{V} \sim 28\text{V}$ の場合 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
V_{FETON}	BAT を基準とした CHG ピンの電圧、BAT を基準とした DSG ピンの電圧、 $5\text{V} \leq V_{\text{BAT}} \leq 28\text{V}$ 、 $V_{\text{PACK}} \leq V_{\text{DSG}}$	CHG/DSG $C_L = 10\text{nF}$ 、 $R_L = 10\text{M}\Omega$ 、 $I_{\text{LEAK}} = 100\text{nA}$	8.5	10	12	V
$V_{\text{FETON_LOBAT}}$	BAT を基準とした CHG ピンの電圧、BAT を基準とした DSG ピンの電圧、 $V_{\text{SWITCHOVER-(MAX)}} \leq V_{\text{BAT}} < 5\text{V}$ 、 $V_{\text{PACK}} \leq V_{\text{DSG}}$	$T_A = -25^\circ\text{C} \sim 65^\circ\text{C}$ へ、CHG/DSG $C_L = 10\text{nF}$ 、 $R_L = 10\text{M}\Omega$ 、 $I_{\text{LEAK}} = 100\text{nA}$	3.95		12	V
$V_{\text{FETON_LOBAT}}$	BAT を基準とした CHG ピンの電圧、BAT を基準とした DSG ピンの電圧、 $V_{\text{SWITCHOVER-(MAX)}} \leq V_{\text{BAT}} < 5\text{V}$ 、 $V_{\text{PACK}} \leq V_{\text{DSG}}$	CHG/DSG $C_L = 10\text{nF}$ 、 $R_L = 10\text{M}\Omega$ 、 $I_{\text{LEAK}} = 100\text{nA}$	3.3		12	V
$V_{\text{CHGFETOFF}}$	BAT を基準とした CHG オフ電圧	CHG/DSG $C_L = 10\text{nF}$ 、 $R_L = 10\text{M}\Omega$ 、定常状態の値			0.4	V
$V_{\text{DSGFETOFF}}$	PACK を基準とした DSG オフ電圧	CHG/DSG $C_L = 10\text{nF}$ 、 $R_L = 10\text{M}\Omega$ 、定常状態の値			0.7	V
$t_{\text{FET_ON}}$	CHG と DSG の立ち上がり時間	CHG/DSG $C_L = 10\text{nF}$ 、 $R_L = 10\text{M}\Omega$ 、 $R_{\text{GATE}} = 5.1\text{k}\Omega$ 、 $0\text{V} \sim 4\text{V}$ ゲートソース オーバードライブ、 $V_{\text{BAT}} = V_{\text{CC}} \geq 3.6\text{V}$		90	200	μs

5.22 CHG、DSG ハイサイド NFET ドライバ (続き)

標準値は $T_A = 25^\circ\text{C}$ 、 $V_{\text{BAT}} = 14.4\text{V}$ の場合、最小値/最大値は $T_A = -40^\circ\text{C} \sim 85^\circ\text{C}$ 、 $V_{\text{BAT}} = 3.0\text{V} \sim 28\text{V}$ の場合 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
$T_{\text{FET_OFF}}$	DSG の立ち下がり時間	$V_{\text{BAT}} = V_{\text{CC}} \geq 3.6\text{V}$ 、DSG $C_L = 10\text{nF}$ 、 $R_L = 10\text{M}\Omega$ 、 $R_{\text{GATE}} = 5.1\text{k}\Omega$ 、 $V_{(\text{FETON})}$ の 90% ~ 15%		140	250	μs
		$V_{\text{BAT}} = V_{\text{CC}} < 3.6\text{V}$ 、DSG $C_L = 10\text{nF}$ 、 $R_L = 10\text{M}\Omega$ 、 $R_{\text{GATE}} = 5.1\text{k}\Omega$ 、 $V_{(\text{FETON})}$ の 90% ~ 15%		140	400	
	CHG の立ち下がり時間	$V_{\text{BAT}} = V_{\text{CC}} \geq 3.6\text{V}$ 、CHG $C_L = 10\text{nF}$ 、 $R_L = 10\text{M}\Omega$ 、 $R_{\text{GATE}} = 5.1\text{k}\Omega$ 、 $V_{(\text{FETON})}$ の 90% ~ 15%		110	160	
		$V_{\text{BAT}} = V_{\text{CC}} < 3.6\text{V}$ 、CHG $C_L = 10\text{nF}$ 、 $R_L = 10\text{M}\Omega$ 、 $R_{\text{GATE}} = 5.1\text{k}\Omega$ 、 $V_{(\text{FETON})}$ の 90% ~ 15%		110	160	

5.23 プリチャージ (PCHG) FET ドライブ

標準値は $T_A = 25^\circ\text{C}$ 、 $V_{\text{BAT}} = 14.4\text{V}$ の場合、最小値/最大値は $T_A = -40^\circ\text{C} \sim 85^\circ\text{C}$ 、 $V_{\text{BAT}} = 3.0\text{V} \sim 28\text{V}$ の場合 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
$V_{\text{PCHG_ON}}$	出力電圧、PCHG オン	$V_{\text{VCC}} - V_{\text{PCHG}}$ 、 $V_{\text{VCC}} \geq 8\text{V}$ 、 $V_{\text{BAT}} \geq 5\text{V}$	7.5	8.4	9.7	V
		$V_{\text{VCC}} - V_{\text{PCHG}}$ 、 $5\text{V} \leq V_{\text{VCC}} < 8\text{V}$ 、 $V_{\text{BAT}} \geq 5\text{V}$ 、 $V_{\text{VCC}} > V_{\text{BAT}}$	$V_{\text{PACK}} - 1.4$		V_{PACK}	
I_{PULLDOWN}	定電流シン能力	PCHG イネーブル、 $V_{\text{BAT}} = 14.4\text{V}$		50		μA
$t_{\text{R_PCHG}}$ (1)	PCHG PFET のターンオン時間	V_{PCHG} 10% ~ 90% まで $V_{(\text{PCHG_ON})}$ 、 $V_{\text{BAT}} \geq 8\text{V}$ 、 $C_L = 1\text{nF}$ 、PCHG と C_L の間の $5.1\text{k}\Omega$ 、プリチャージ FET ゲートとソースの間の $10\text{M}\Omega$		30	110	μs
$t_{\text{F_PCHG}}$ (1)	PCHG PFET のターンオフ時間	V_{PCHG} 90% ~ 10% まで $V_{(\text{PCHG_ON})}$ 、 $V_{\text{BAT}} \geq 8\text{V}$ 、 $C_L = 1\text{nF}$ 、PCHG と C_L の間の $5.1\text{k}\Omega$ 、プリチャージ FET ゲートとソースの間の $10\text{M}\Omega$		60	200	μs

(1) 設計により規定されています。量産では検査していません。

5.24 FUSE ドライブ

標準値は $T_A = 25^\circ\text{C}$ 、 $V_{\text{BAT}} = 14.4\text{V}$ の場合、最小値/最大値は $T_A = -40^\circ\text{C} \sim 85^\circ\text{C}$ 、 $V_{\text{BAT}} = 3.0\text{V} \sim 28\text{V}$ の場合 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
V_{OH}	高出力電圧 (駆動ヒューズ)	$V_{\text{BAT}} \geq 8\text{V}$ 、 $C_L = 10\text{nF}$ 、 $5\text{k}\Omega$ 負荷	6	6.5	7	V
V_{OH}	V_{BAT} (駆動ヒューズ) を基準とする高出力電圧	$2.7\text{V} \leq V_{\text{BAT}} < 8\text{V}$ 、 $C_L = 10\text{nF}$ 、 $5\text{k}\Omega$ 負荷	$V_{\text{BAT}} - 1.5$		V_{BAT}	V
R_{PD} (1)	内部プルダウン抵抗	FUSE		6		$\text{k}\Omega$
V_{IH}	High レベル入力 (ヒューズ検出)	デバイスのピンへの電流は、最大 2mA に制限する必要があります	2			V
V_{IL}	Low レベル入力 (ヒューズ検出)				0.8	V
C_{IN} (1)	入力容量			1.8		pF
t_{RISE} (1)	出力立ち上がり時間 (駆動ヒューズ)	$V_{\text{BAT}} \geq 8\text{V}$ 、 $C_L = 10\text{nF}$ 、 $R_{\text{SERIES}} = 100\Omega$ 、 $R_{\text{LOAD}} = 51\text{k}\Omega$ 、 $V_{(\text{OH})}$ = 最終セトリング電圧の 10% ~ 90%		4.3		μs

(1) 設計により規定されています。量産では検査していません。

5.25 内部温度センサ

標準値は $T_A = 25^\circ\text{C}$ 、 $V_{\text{BAT}} = 14.4\text{V}$ の場合、最小値/最大値は $T_A = -40^\circ\text{C} \sim 85^\circ\text{C}$ 、 $V_{\text{BAT}} = 3.0\text{V} \sim 28\text{V}$ の場合 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
V_{TEMP} (1)	内部温度センサ電圧ドリフト	ΔV_{BE} 測定	0.380	0.415	0.450	mV/°C
		V_{BE} 測定	-1.92			

(1) 設計により規定されています。量産では検査していません。

5.26 TS1、TS2、TS3、TS4

標準値は $T_A = 25^\circ\text{C}$ 、 $V_{\text{BAT}} = 14.4\text{V}$ の場合、最小値/最大値は $T_A = -40^\circ\text{C} \sim 85^\circ\text{C}$ 、 $V_{\text{BAT}} = 3.0\text{V} \sim 28\text{V}$ の場合 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
V_{IN}	入力電圧範囲	TS1、TS2、TS3、TS4、 $V_{\text{BIAS}} = V_{\text{REG18}}$	-0.2		V_{REG18}	V
$R_{\text{TS_PU}}$	内部プルアップ抵抗	TS1、TS2、TS3、公称 18kΩ の設定	14.4	18	21.6	kΩ
$R_{\text{TS4_PU}}$ (2)	TS4 の内部プルアップ抵抗	TS4	17	18	19	kΩ
$R_{\text{TSx_PU_DRIFT}}$ (1)	温度による内部プルアップ抵抗の変化	公称 18kΩ について、 -40°C を 85°C と 25°C での値との関係を変更	-200		200	Ω

(1) 設計により規定されています。量産では検査していません。

(2) 内部プルアップ抵抗には、REG18 ピンと、ADC によって電圧が検出されるポイントとの間の抵抗のみが含まれます

5.27 フラッシュメモリ

標準値は $T_A = 25^\circ\text{C}$ 、 $V_{\text{BAT}} = 14.4\text{V}$ の場合、最小値/最大値は $T_A = -40^\circ\text{C} \sim 85^\circ\text{C}$ 、 $V_{\text{BAT}} = 3.0\text{V} \sim 28\text{V}$ の場合 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
t_{DR} (1)	データ保持期間		10	100		年
	フラッシュプログラミングの書き込みサイクル(1)		20000			サイクル
t_{FPWRUP} (2)	フラッシュ パワーアップ時間			150	200	μs
t_{FPWRDOWN} (1)	フラッシュ電源ダウン			6	15	μs
t_{ROWPROG} (1)	ワード (128 ビット) のプログラミング時間			100		μs
$t_{\text{MASSERASE}}$ (1)	一括消去時間			14	500	ms
$t_{\text{SECTORERASE}}$ (1)	セクタの消去時間			14	500	ms

(1) 設計により規定されています。量産では検査していません。

(2) キャラクタライゼーションにより確認されました。量産では検査していません。

5.28 OT、SCD、OCC、OCD1、OCD2 保護スレッシュヨルド (SCOMP)

標準値は $T_A = 25^\circ\text{C}$ 、 $V_{\text{BAT}} = 14.4\text{V}$ の場合、最小値/最大値は $T_A = -40^\circ\text{C} \sim 85^\circ\text{C}$ 、 $V_{\text{BAT}} = 3.0\text{V} \sim 28\text{V}$ の場合 (特に記述のない限り)

パラメータ	テスト条件	最小値	標準値	最大値	単位	
$R_{\text{OT}}^{(2)}$	過熱 (OT) 検出抵抗のスレッシュヨルド	OT スレッシュヨルド範囲		893~108000	Ω	
		OT スレッシュヨルド = 35°C		7200		
		OT スレッシュヨルド = 40°C		6000		
		OT スレッシュヨルド = 45°C		4909		
		OT スレッシュヨルド = 50°C		4154		
		OT スレッシュヨルド = 55°C		3600		
		OT スレッシュヨルド = 60°C		3000		
		OT スレッシュヨルド = 65°C		2571		
		OT スレッシュヨルド = 70°C		2250		
		OT スレッシュヨルド = 75°C		1929		
		OT スレッシュヨルド = 80°C		1662		
		OT スレッシュヨルド = 85°C		1459		
		OT スレッシュヨルド = 90°C		1256		
		OT スレッシュヨルド = 95°C		1102		
		OT スレッシュヨルド = 100°C		973		
OT スレッシュヨルド = 105°C		893				
$R_{\text{OT_ACC}}^{(1)}$	過熱検出抵抗のスレッシュヨルド精度	$T_A = -25^\circ\text{C} \sim 65^\circ\text{C}$		-4	%	
		$T_A = -40^\circ\text{C} \sim 85^\circ\text{C}$		-6		
V_{SCD}	放電 (SCD) 電圧スレッシュヨルド範囲内の短絡	公称設定、 $V_{\text{SRP}} - V_{\text{SRN}}$ に基づくスレッシュヨルド		-10	-250	mV
ΔV_{SCD}	SCD 検出スレッシュヨルド電圧のプログラム手順	$V_{\text{SCD}} = V_{\text{SRP}} - V_{\text{SRN}}$		-2.5		mV
$V_{\text{SCD_ACC}}$	放電時の短絡の電圧スレッシュヨルド検出精度	$T_A = -25^\circ\text{C} \sim 65^\circ\text{C}$ 、 $ V_{\text{SCD}} < 20\text{mV}$		-20	20	公称スレッシュヨルドの %
		$T_A = -25^\circ\text{C} \sim 65^\circ\text{C}$ 、 $ V_{\text{SCD}} \geq 20\text{mV}$		-10	10	
		$T_A = -40^\circ\text{C} \sim 85^\circ\text{C}$ 、 $ V_{\text{SCD}} < 20\text{mV}$		-40	40	
		$T_A = -40^\circ\text{C} \sim 85^\circ\text{C}$ 、 $ V_{\text{SCD}} \geq 20\text{mV}$		-15	15	
V_{OCC}	充電時の過電流 (OCC) 電圧スレッシュヨルド範囲	公称設定、 $V_{\text{SRP}} - V_{\text{SRN}}$ に基づくスレッシュヨルド		2	254	mV
ΔV_{OCC}	OCC 検出スレッシュヨルド電圧のプログラム手順	$V_{\text{OCC}} = V_{\text{SRP}} - V_{\text{SRN}}$		2		mV
V_{OCDx}	放電時の過電流 (OCD1、OCD2) 電圧スレッシュヨルド範囲	公称設定、 $V_{\text{SRP}} - V_{\text{SRN}}$ に基づくスレッシュヨルド		-2	-254	mV
ΔV_{OCDx}	OCDx 検出スレッシュヨルド電圧プログラム手順	$V_{\text{OCDx}} = V_{\text{SRP}} - V_{\text{SRN}}$		-2		mV
$V_{\text{OC_ACC}}$	過電流 (OCC、OCD1、OCD2) 検出電圧スレッシュヨルドの精度	$ \text{スレッシュヨルド} < 20\text{mV}$		-1.5	1.5	mV
		$20\text{mV} \leq \text{スレッシュヨルド} \leq 56\text{mV}$		-4	4	
		$56\text{mV} \leq \text{スレッシュヨルド} \leq 100\text{mV}$		-5	5	
		$ \text{スレッシュヨルド} > 100\text{mV}$		-5	5	

(1) 特性評価によって仕様規定されています。実製品の検査は行っていません。

(2) 103AT NTC サーミスタを使用した場合の予期温度スレッシュヨルド

5.29 OT、SCD、OCC、OCD1、OCD2 保護のタイミング (SCOMP)

標準値は $T_A = 25^\circ\text{C}$ 、 $V_{\text{BAT}} = 14.4\text{V}$ の場合、最小値/最大値は $T_A = -40^\circ\text{C} \sim 85^\circ\text{C}$ 、 $V_{\text{BAT}} = 3.0\text{V} \sim 28\text{V}$ の場合 (特に記述のない限り)

パラメータ	テスト条件	最小値	標準値	最大値	単位	
t_{OT} (1)(2)	OT 検出遅延時間	$t_{\text{OT}} = 0.0011 + 1 \times \text{過熱遅延}^{(3)}$		1	31	s
t_{SCD} (1)(2)	SCD 検出遅延時間	$t_{\text{SCD}} = \text{短絡放電遅延}[5:1]^{(3)} \times 91.5 + \text{短絡放電遅延}[0]^{(3)} \times 30.5 + 61$		91.5	2928	μs
t_{OCC} (1)(2)	OCC 検出遅延時間	$t_{\text{OCC}} = (1 + \text{OCC 1 遅延}^{(3)}) \times 0.55$		1.1	1126.4	ms
t_{OCD1} (1)(2)	OCD1 検出遅延時間	$t_{\text{OCD1}} = (1 + \text{OCD 1 遅延}^{(3)}) \times 0.55$		1.1	1126.4	ms
t_{OCD2} (1)(2)	OCD2 検出遅延時間	$t_{\text{OCD2}} = (1 + \text{OCD 2 遅延}^{(3)}) \times 0.55$		1.1	1126.4	ms

(1) 設計により規定されています。量産では検査していません。

(2) LFO 周波数誤差は含まれません

(3) ファームウェア ベースのパラメータ。データフラッシュの構成値はフルアクセス モードで変更でき、シールド モードでロックされます。『BQ41Z50 テクニカルリファレンス マニュアル』を参照してください。

5.30 GPIO1、GPIO2、GPIO3、GPIO4、GPIO5、GPIO6、GPIO7

標準値は $T_A = 25^\circ\text{C}$ 、 $V_{\text{BAT}} = 14.4\text{V}$ の場合、最小値/最大値は $T_A = -40^\circ\text{C} \sim 85^\circ\text{C}$ 、 $V_{\text{BAT}} = 3.0\text{V} \sim 28\text{V}$ の場合 (特に記述のない限り)

パラメータ	テスト条件	最小値	標準値	最大値	単位		
GPIO1、GPIO2							
V_{IN}	入力電圧範囲	GPIO1、GPIO2		-0.2	V_{REG18}	V	
V_{IH}	High レベル入力電圧	GPIO1、GPIO2		0.7 x V_{REG18}		V	
V_{IL}	Low レベル入力電圧	GPIO1、GPIO2			0.3 x V_{REG18}	V	
V_{IOHYS} (1)	入力のヒステリシス	GPIO1、GPIO2		75		mV	
V_{OH}	出力電圧 High	GPIO1、GPIO2: $I_{\text{OH}} = -450\mu\text{A}$		0.85 x V_{REG18}		V	
V_{OL}	出力電圧 Low	GPIO1、GPIO2: $I_{\text{OH}} = 1\text{mA}$			0.35	V	
R_{PD}	内部プルダウン抵抗	GPIO1、GPIO2		15	20	30	k Ω
R_{PU}	内部プルアップ抵抗	GPIO1、GPIO2		15	20	30	k Ω
C_1 (1)	入力容量	GPIO1、GPIO2			1.5		pF
I_{Ikg} (1)	入力リーク電流	GPIO1、GPIO2			1	2	μA
GPIO3							
V_{IN}	入力電圧範囲	GPIO3		-0.2	5.5		V
V_{IH}	High レベル入力電圧	GPIO3		0.7 x V_{REG18}			V
V_{IL}	Low レベル入力電圧	GPIO3			0.3 x V_{REG18}		V
V_{IOHYS} (1)	入力のヒステリシス	GPIO3		75			mV
V_{OL}	出力電圧 Low	GPIO3: $I_{\text{OH}} = 3\text{mA}$			0.35		V
R_{BUSPD}	内部弱プルダウン抵抗	GPIO3、常時オン		1	3	5	M Ω
R_{PD}	内部プルダウン抵抗	GPIO3		35	40	50	k Ω
C_1 (1)	入力容量	GPIO3			1.8		pF
I_{Ikg} (1)	入力リーク電流	GPIO3、常時オンの R_{BUSPD} プルダウンを含む			0.5	2	μA

5.30 GPIO1、GPIO2、GPIO3、GPIO4、GPIO5、GPIO6、GPIO7 (続き)

標準値は $T_A = 25^\circ\text{C}$ 、 $V_{\text{BAT}} = 14.4\text{V}$ の場合、最小値/最大値は $T_A = -40^\circ\text{C} \sim 85^\circ\text{C}$ 、 $V_{\text{BAT}} = 3.0\text{V} \sim 28\text{V}$ の場合 (特に記述のない限り)

パラメータ	テスト条件	最小値	標準値	最大値	単位		
GPIO4、GPIO5、GPIO6、GPIO7 (GPIO モード有効、LED モード無効)							
V_{IN}	入力電圧範囲	GPIO4、GPIO5、GPIO6、GPIO7: オープンドレイン GPIO として使用 (内部弱いプルアップをディセーブル)	-0.2	5.5	V		
		GPIO4、GPIO5、GPIO6、GPIO7: プッシュプル GPIO として使用 (内部弱いプルアップをイネーブル)	-0.2	V_{REG18}			
V_{IH}	High レベル入力電圧	GPIO4、GPIO5、GPIO6、GPIO7		$0.7 \times V_{\text{REG18}}$	V		
V_{IL}	Low レベル入力電圧	GPIO4、GPIO5、GPIO6、GPIO7		$0.3 \times V_{\text{REG18}}$	V		
$V_{\text{IOHYS}}^{(1)}$	入力のヒステリシス	GPIO4、GPIO5、GPIO6、GPIO7		75	mV		
V_{OH}	出力電圧 High	GPIO4、GPIO5、GPIO6、GPIO7: $I_{\text{OH}} = -1\text{mA}$		$0.7 \times V_{\text{REG18}}$	V		
V_{OL}	出力電圧 Low	GPIO4、GPIO5、GPIO6、GPIO7: $I_{\text{OL}} = 3\text{mA}$		$0.3 \times V_{\text{REG18}}$	V		
R_{WKPD}	内部弱プルダウン抵抗	GPIO4、GPIO5、GPIO6、GPIO7		0.8	1	1.2	MΩ
R_{WKPU}	内部弱プルアップ抵抗	GPIO4、GPIO5、GPIO6、GPIO7		0.8	1	1.2	MΩ
$C_{\text{I}}^{(1)}$	入力容量	GPIO4、GPIO5、GPIO6、GPIO7		5			pF
$I_{\text{Ikg}}^{(1)}$	入力リーク電流	GPIO4、GPIO5、GPIO6、GPIO7		1	2		μA

(1) 設計により規定されています。量産では検査していません。

5.31 楕円曲線暗号 (ECC)

標準値は $T_A = 25^\circ\text{C}$ 、 $V_{\text{BAT}} = 14.4\text{V}$ の場合、最小値/最大値は $T_A = -40^\circ\text{C} \sim 85^\circ\text{C}$ 、 $V_{\text{BAT}} = 3.0\text{V} \sim 28\text{V}$ の場合 (特に記述のない限り)

パラメータ	テスト条件	最小値	標準値	最大値	単位
$t_{\text{ECC}}^{(1)}$	EC-KCDSA シグネチャ署名時間	ホストから受信したチャレンジから、ホスト デバイスが読み取れるデータまで		100	ms

(1) 設計により規定されています。量産では検査していません。

5.32 SMBus インターフェイスのタイミング

標準値は $T_A = 25^\circ\text{C}$ 、 $V_{\text{BAT}} = 14.4\text{V}$ の場合、最小値/最大値は $T_A = -40^\circ\text{C} \sim 85^\circ\text{C}$ 、 $V_{\text{BAT}} = 3.0\text{V} \sim 28\text{V}$ の場合 (特に記述のない限り)⁽¹⁾

パラメータ	テスト条件	最小値	標準値	最大値	単位	
SMBus 100kHz						
f_{SMB}	SMBus の動作周波数	ターゲット モード、SMBC 50% デューティ サイクル		10	100	kHz
f_{MAS}	SMBus ホストクロック周波数			10	100	kHz
t_{BUF}	開始条件と停止間のバス開放時間			4.7		μs
$t_{\text{HD:START}}$	(リピート) スタート後のホールド時間			4		μs
$t_{\text{SU:START}}$	繰り返しスタートのセットアップ時間			4.7		μs

5.32 SMBus インターフェイスのタイミング (続き)

標準値は $T_A = 25^\circ\text{C}$ 、 $V_{BAT} = 14.4\text{V}$ の場合、最小値/最大値は $T_A = -40^\circ\text{C} \sim 85^\circ\text{C}$ 、 $V_{BAT} = 3.0\text{V} \sim 28\text{V}$ の場合 (特に記述のない限り)⁽¹⁾

パラメータ	テスト条件	最小値	標準値	最大値	単位
$t_{\text{SU:STOP}}$	ストップのセットアップ時間	4			μs
$t_{\text{HD:DATA}}$	データ ホールド時間	0			ns
$t_{\text{SU:DATA}}$	データ セットアップ時間	250			ns
t_{TIMEOUT}	エラー信号検出時間	25		35	ms
t_{LOW}	クロックの Low 期間	4.7			μs
t_{HIGH}	クロックの High 期間	4		50	μs
$t_{\text{LOW(SEXT)}}$	累積クロック Low の目標拡張時間			25	ms
$t_{\text{LOW(MEXT)}}$	累積クロック Low のホスト拡張時間			10	ms
t_{F}	クロック立ち下がり時間	$V_{\text{IH(MIN)}} + 0.15 \sim V_{\text{IL(MAX)}} - 0.15$		300	ns
t_{R}	クロック立ち上がり時間	$V_{\text{IL(MAX)}} - 0.15 \sim V_{\text{IH(MIN)}} + 0.15$		1000	ns
t_{BUSLO}	デバイスによる最大 SMBC/SMBD Low (BUSLO) 信号検出時間	SBS 構成 [BLT1, BLT0] ⁽²⁾ = 0x1 ~ 0x3		3	s
Δt_{BUSLO}	BUSLO 検出時間プログラム ステップ		0.5		s
C_{D}	各バスラインの容量性負荷			400	pF
SMBus 400kHz					
f_{SMB}	SMBus の動作周波数	ターゲットモード、SMBC 50% デューティサイクル	10	400	kHz
f_{MAS}	SMBus ホストクロック周波数		10	400	kHz
t_{BUF}	開始条件と停止間のバス開放時間		1.3		μs
$t_{\text{HD:START}}$	(リピート) スタート後のホールド時間		0.6		μs
$t_{\text{SU:START}}$	繰り返しスタートのセットアップ時間		0.6		μs
$t_{\text{SU:STOP}}$	ストップのセットアップ時間		0.6		μs
$t_{\text{HD:DATA}}$	データ ホールド時間		0		ns
$t_{\text{SU:DATA}}$	データ セットアップ時間		100		ns
t_{TIMEOUT}	エラー信号検出時間		25	35	ms
t_{LOW}	クロックの Low 期間		1.3		μs
t_{HIGH}	クロックの High 期間		0.6	50	μs
$t_{\text{LOW(SEXT)}}$	累積クロック Low の目標拡張時間			25	ms
$t_{\text{LOW(MEXT)}}$	累積クロック Low のホスト拡張時間			10	ms
t_{F}	クロック立ち下がり時間	$V_{\text{IH(MIN)}} + 0.15 \sim V_{\text{IL(MAX)}} - 0.15$		300	ns
t_{R}	クロック立ち上がり時間	$V_{\text{IL(MAX)}} - 0.15 \sim V_{\text{IH(MIN)}} + 0.15$		300	ns


5.32 SMBus インターフェイスのタイミング (続き)

標準値は $T_A = 25^\circ\text{C}$ 、 $V_{\text{BAT}} = 14.4\text{V}$ の場合、最小値/最大値は $T_A = -40^\circ\text{C} \sim 85^\circ\text{C}$ 、 $V_{\text{BAT}} = 3.0\text{V} \sim 28\text{V}$ の場合 (特に記述のない限り)⁽¹⁾


パラメータ		テスト条件	最小値	標準値	最大値	単位
t_{BUSLO}	デバイスによる最大 SMBC/SMBD Low (BUSLO) 信号検出時間	SBS 構成 [BLT1, BLT0] ⁽²⁾ = 0x1 ~ 0x3	1		3	s
Δt_{BUSLO}	BUSLO 検出時間プログラム ステップ			0.5		s
C_D	各バスラインの容量性負荷				400	pF
SMBus 1MHz						
f_{SMB}	SMBus の動作周波数	ターゲット モード、SMBC 50% デューティ サイクル	10		1000	kHz
f_{MAS}	SMBus ホストクロック周波数		10		1000	kHz
t_{BUF}	開始条件と停止間のバス開放時間		0.5			μs
$t_{\text{HD:START}}$	(リピート) スタート後のホールド時間		0.26			μs
$t_{\text{SU:START}}$	繰り返しスタートのセットアップ時間		0.26			μs
$t_{\text{SU:STOP}}$	ストップのセットアップ時間		0.26			μs
$t_{\text{HD:DATA}}$	データ ホールド時間		0			ns
$t_{\text{SU:DATA}}$	データ セットアップ時間		50			ns
t_{TIMEOUT}	エラー信号検出時間		25		35	ms
t_{LOW}	クロックの Low 期間		0.5			μs
t_{HIGH}	クロックの High 期間		0.26		50	μs
$t_{\text{LOW(SEXT)}}$	累積クロック Low の目標拡張時間				25	ms
$t_{\text{LOW(MEXT)}}$	累積クロック Low のホスト拡張時間				10	ms
t_{F}	クロック立ち下がり時間	$V_{\text{IH(MIN)}} + 0.15 \sim V_{\text{IL(MAX)}} - 0.15$			120	ns
t_{R}	クロック立ち上がり時間	$V_{\text{IL(MAX)}} - 0.15 \sim V_{\text{IH(MIN)}} + 0.15$			120	ns
t_{BUSLO}	デバイスによる最大 SMBC/SMBD Low (BUSLO) 信号検出時間	SBS 構成 [BLT1, BLT0] ⁽²⁾ = 0x1 ~ 0x3	1		3	s
Δt_{BUSLO}	BUSLO 検出時間プログラム ステップ			0.5		s
C_D	各バスラインの容量性負荷				100	pF

(1) 設計により規定されています。量産では検査していません。


(2) ファームウェア ベースのパラメータ。データフラッシュの構成値はフルアクセス モードで変更でき、シールド モードでロックされます。『[BQ41Z50 テクニカル リファレンス マニュアル](#)』を参照してください。




Start and Stop Condition



Wait and Hold Condition



Timeout Condition



Repeated Start Condition

図 5-1. SMBus タイミング図

5.33 代表的特性




図 5-2. 低周波発振器のドリフトと温度の関係




図 5-3. 高周波発振器のドリフトと温度との関係






図 5-4. CC オフセット誤差と温度との関係




差動セル入力モード

図 5-5. ADC オフセット誤差と温度との関係




差動セル入力モード

図 5-6. ADC のゲインと温度との関係



ΔV_{BE} 測定

図 5-7. 内部温度センサ電圧ドリフトと温度との関係



103AT-2 NTC で収集されたデータ

図 5-8. 過熱保護スレッシュホールドとダイ温度との関係





図 5-9. 放電時の短絡保護回路スレッシュホールドと温度との関係



スレッシュホールドの設定は -100mV です

図 5-10. 放電時の短絡保護回路スレッシュホールドと温度との関係




図 5-11. 充電時の過電流保護スレッシュホールドと温度との関係






図 5-12. 放電時の過電流保護スレッシュホールドと温度との関係




内部遅延および LFO エラーを含みます

図 5-13. 電流ウェイク遅延時間誤差と温度との関係




内部遅延および LFO エラーを含みます

図 5-14. 過熱遅延時間誤差と温度との関係



内部遅延および LFO エラーを含みます

図 5-15. 放電時の短絡遅延時間誤差と温度との関係



内部遅延および LFO エラーを含みます


図 5-16. 過電流保護遅延時間誤差と温度との関係

6 詳細説明

6.1 概要

特許取得済みの Dynamic Z-Track™ テクノロジーを採用した BQ41Z50 デバイスは、フラッシュ ベースのファームウェアと統合型のハードウェア保護を採用した高集積デバイスであり、2 ~ 4 直列セルを使用するバッテリー スタックアーキテクチャ向けの包括的なソリューションを提供し、最新の超低消費電力 32 ビット RISC プロセッサを使用して命令とデータを処理します。この完全に統合されたシングル チップのバック ベースのソリューションは、診断寿命データ モニタとブラック ボックス レコーダーを含む、リチウムイオンまたはリチウムポリマ バッテリの使用可能な容量、電圧、電流、温度、その他の重要なパラメータに関する高精度記録の測定と維持を行い、SMBus v3.2 互換のインターフェイスを経由してこれらの情報をシステムのホスト コントローラに報告します。

6.2 機能ブロック図



6.3 機能説明

6.3.1 1 次側 (第 1 レベル) 安全機能

BQ41Z50 は、容易に構成できる、幅広いバッテリーおよびシステム保護機能をサポートしています。

1 次側安全機能には以下のものが含まれます:

- セル低電圧 (CUV)
- セル過電圧 (COV)
- AFE 過熱 (OT)
- 放電時の短絡 (SCD)
- 充電時の過電流 (OCC)
- 放電 1 時の過電流 (OCD1)
- 放電 2 時の過電流 (OCD2)
- 充電時の過熱 (OTC)
- 放電時の過熱 (OTD)
- 過熱 FET (OTF)
- 充電時の温度不足 (UTC)
- 放電時の温度不足 (UTD)
- ホストウォッチドッグ (HWD)
- プリチャージタイムアウト (PTO)
- 充電タイムアウト (CTO)
- 過充電 (OC)
- 過充電電圧 (CHGV)
- 過充電電流 (CHGC)
- 過プリチャージ電流 (PCHGC)

6.3.2 2 次側 (第 2 レベル) 安全機能

BQ41Z50 の 2 次側安全機能は、FUSE ピンを使用して、より深刻な障害を通知するために使用できます。このピンを使用して、インラインヒューズを切断し、バッテリーパックの充電または放電を永続的に無効にできます。

2 次側安全機能は、以下に対する保護を提供します。

- 安全セル低電圧 (SUV)
- 安全セル過電圧 (SOV)
- 安全パック過電圧 (SOVP)
- 充電時の安全過電流 (SOCC)
- 放電時の安全過電流 (SOCD)
- 安全過熱 (SOT)
- 安全過熱 FET (SOF)
- 断線検出 (OWD)
- サーミスタを開きます
- 静止時の電圧不均衡 (VIMR)
- 電圧不均衡アクティブ (VIMA)
- CHG FET の故障 (CFET)
- DSG FET の障害 (DFET)
- 過プリチャージ容量 (OPC)
- ヒューズの故障 (FUSE)
- AFE レジスタの不具合 (AFER)
- AFE 通信エラー (AFEC)
- 2 次プロテクタトリップ (2LVL)
- 命令フラッシュ チェックサム障害 (IFC)

- オープンセル接続 (OPNCELL)
- データフラッシュ摩耗故障 (DFW)

6.3.3 充電制御機能

BQ41Z50 充電制御には、次の機能が含まれます。

- JEITA 用温度範囲をサポートアクティブ温度範囲に応じて充電電圧と充電電流を報告します
- 標準温度範囲を 2 つのサブ範囲に分割し、セル電圧に応じて充電電流を変化させることで、より複雑な充電プロファイルを処理できます
- SMBus ブロードキャストを使用して、定電流充電に必要な適切な充電電流と、定電圧充電に必要な適切な充電電圧を報告します
- 充電中に電圧ベースのセル バランシング アルゴリズムを使用して、バッテリー パックのフル充電状態でのバッテリーセルの充電差を徐々に小さくします。電圧スレッシュホールドを設定して、セル バランシングをアクティブにすることができます。これにより、完全に充電されたセルが過充電され、過度の劣化を引き起こすことを防ぎ、早期の充電終了を防ぐことで使用可能なパックのエネルギーを増加させることができます。
- プリチャージをサポート
- バッテリーパックの温度が温度範囲外である場合に、充電禁止と充電中断をサポートします
- 充電障害を報告し、充電 / 放電アラームによって充電ステータスを表示します

6.3.4 バッテリー残量計

BQ41Z50 は、ダイナミック Z-Track™ アルゴリズムを使用して、バッテリーセルで使用可能な容量を測定し、計算します。BQ41Z50 は、充電電流と放電電流の測定値を蓄積し、バッテリーの温度、充電状態、緩和時間定数に関する充電電流の測定値を補償します。BQ41Z50 は、バッテリーの自己放電を推定するほか、温度に基づく自己放電の推定値も調整します。また、このデバイスはターボモードのサポートも備えているため、BQ41Z50 がマイコンに必要なデータを提供して、システムリセットや過渡バッテリー電圧レベルのスパイクで終端フラグをトリガすることなく、印加できるピーク消費電力のレベルをマイコンが判断できます。

ダイナミック Z-Track™ アルゴリズムの理論と実装について詳しくは、[DZT アプリケーション ノート](#) を参照してください。

6.3.5 寿命データに関する記録機能

BQ41Z50 は、いくつかの重要なバッテリーパラメータについて寿命データロギングを提供します。RAM とデータフラッシュの値の差が検出されると、次のパラメータは 10 時間ごとに更新されます。

- 最大セル電圧と最小セル電圧
- 最大デルタセル電圧
- 最大充電電流
- 最大放電電流
- 最大平均放電電流
- 最大平均放電電力
- 最大および最小セル温度
- 最大デルタセル温度
- 最大および最小内部センサ温度
- 最大 FET 温度
- 安全イベントの発生回数と発生の最後のサイクル
- 有効な充電終了の有効な充電終了の数と有効な充電終了の最後のサイクル数
- Qmax および Ra アップデートの数、および Qmax および Ra アップデートの最後のサイクル
- シャットダウン イベントの数
- 各セルのセル バランシング時間 (このデータは、差異が検出されると 2 時間ごとに更新されます)。
- 各温度範囲での合計 FW ランタイムと所要時間 (このデータは、差異が検出されると 2 時間ごとに更新されます)。

6.3.6 認証

SHA-1 および SHA-2 ベースの BQ41Z50 デバイスには加えて認証、233 ビットのキーシステムを認証プロセスに使用する楕円曲線暗号化 (ECC) を使用したホストによる認証をサポートしています。BQ41Z50 デバイスは、ECC 認証の EC-KCDSA バリエーションを採用しています。さらに、ECC 秘密鍵はバッテリー パック マネージャにのみ保存する必要があるため、ECC ベースの鍵管理がよりシンプルで安全になります。署名時間は 100ms 未満であり、この応答時間をサポートする FW アーキテクチャを使用すると、保護レベルを追加できます。

BQ41Z50 デバイスの ECC 認証の詳細については、[ECC アプリケーション ノート](#) を参照してください。

6.3.7 構成

6.3.7.1 オシレータ機能

BQ41Z50 はシステム発振器を完全に統合しており、この機能をサポートするための外部部品は必要ありません。

6.3.7.2 リアルタイム クロック

BQ41Z50 には、次の情報を提供できるリアルタイム クロック (RTC) が搭載されています。

- カレンダー
 - 閏年自動調整機能付きの 4 桁の年
 - 毎月
 - 日
 - 曜日
- 時刻
 - 時間 (24 時間形式、オプションの夏時間調整)
 - 分
 - 秒

RTC は内蔵の低周波数発振器から供給され、シャットダウンを除くすべての電力モードでイネーブルにできます。

6.3.7.3 システム存在作動

BQ41Z50 は $\overline{\text{PRES}}$ ピンを定期的に (250ms) チェックします。外部システムによって $\overline{\text{PRES}}$ 入力がグラウンドにプルされると、BQ41Z50 はこれをシステムの存在として検出します。

6.3.7.4 緊急シャットダウン

バッテリーメンテナンスの場合、緊急シャットダウン機能を使用すると、バッテリーを取り外す前に、 $\overline{\text{SHUTDOWN}}$ ピンを接続して内蔵バッテリー パック システムをシャットダウンするプッシュボタン操作が可能になります。 $\overline{\text{SHUTDOWN}}$ ピンの High から Low への遷移は、BQ41Z50 に CHG と DSG の両方の FET をオフにするよう信号を送信し、バッテリー パックを安全に取り外すためにシステムから電源を切断します。 $\overline{\text{SHUTDOWN}}$ ピンで検出される別の High から Low への遷移によって、またはデータフラッシュの構成可能なタイムアウトに達したときに、CHG および DSG FET を再度オンにできます。

6.3.7.5 2 直列、3 直列、または 4 直列セルの構成

2 直列セル構成では、VC4 は VC3 および VC2 に短絡します。3 直列セル構成では、VC4 が VC3 に短絡しています。

6.3.7.6 セル バランシング

このデバイスは、充電中または休止時に各セルの電流をバイパスすることで、セル バランシングをサポートしています。デバイスの内部バイパスを使用すると、最大 25mA をバイパスでき、複数のセルを同時にバイパスできます。外部のセル バランシング回路を使用して、より大きいセル バランス電流を実現できます。外部セル バランシングモードでは、一度に 1 つのセルのみをバランシングできます。

セル バランシング アルゴリズムは、すべてのセルの容量を均衡させるためにバイパスする必要のある電荷量を決定します。

6.3.7.7 LED ディスプレイ

BQ41Z50 は、残量表示や永続的故障 (PF) のエラー コード表示のための 3 セグメント LED ディスプレイをサポートする電流シンク機能を内蔵しています。LED ディスプレイを駆動するには、外部 LDO を使用する必要があります。

6.3.8 バッテリ パラメータの測定値

6.3.8.1 充電および放電のカウント

BQ41Z50 は、クーロンと電流の測定用のデルタ シグマ A/D コンバータ (ADC) と、個別セルおよびバッテリーの電圧および温度の測定用に 2 番目のデルタ シグマ ADC を内蔵しています。積分用のデルタ・シグマ ADC は、SRP 端子と SRN 端子間の小さな値の検出抵抗の電圧降下を測定することによりバッテリーの充電/放電フローを測定します。これらの抵抗は BQ41Z50 が $V_{SR} = V_{SRP} - V_{SRN}$ 正のときに充電アクティビティを検出し、 $V_{SR} = V_{SRP} - V_{SRN}$ が負のときに放電アクティビティを検出するように接続する必要があります。統合型 ADC は、-0.2V ~ 0.2V のバイポーラ信号を測定します。BQ41Z50 は、内部低周波数発振器を使用して、時間の経過とともに信号を継続的に統合します。

6.3.8.2 電圧

BQ41Z50 は、個々の直列セルの電圧を 250ms 間隔で更新します。BQ41Z50 の内蔵 ADC は、電圧を測定した後、電圧を適切にスケールリングおよびキャリブレーションします。また、このデータを使用して、ダイナミック Z-Track™ バッテリ残量計のセルのインピーダンスを計算します。

6.3.8.3 電流

は BQ41Z50、SRP および SRN 入力を使用して、0.5mΩ から 3mΩ への標準的なセンス抵抗を使用して、バッテリーの充電および放電電流の測定と計算を行います。

6.3.8.4 温度

BQ41Z50 は、温度センサと、4 つの外部温度センサ用の入力を内蔵しています。5 つの温度センサ オプションはすべて個別にイネーブルにでき、セルまたは FET の温度使用量に合わせて構成することができます。構成可能な 2 つのサーミスタ モデルが用意されており、FET 温度に加えてセルの温度を監視でき、異なるサーミスタ プロファイルを使用できます。

TS4 は、AFE 過熱 (OT) 1 次側安全機能用に、ハードウェア フォルト検出 (SCOMP) ブロックへの温度入力として使用されます。AFE OT 保護を使用する場合は、TS4 ピンと VSS の間に外付けサーミスタを接続します。

6.3.8.5 通信

BQ41Z50 は、SBS 仕様に従うパケット エラー チェック (PEC) オプションを備えた 2 線式 SMBus v3.2 インターフェイスをサポートしています。

6.3.8.5.1 SMBus のオンおよびオフ状態

BQ41Z50 は、SMBC と SMBD が 1 秒以上 Low のとき、SMBus オフ状態を検出します。この状態をクリアするには、SMBC と SMBD のどちらかが High に遷移する必要があります。通信バスは 1ms 以内にアクティビティを再開します。

6.3.8.5.2 SBS コマンド

詳細については、『[BQ41Z50 テクニカルリファレンス マニュアル](#)』を参照してください。

6.4 デバイスの機能モード

BQ41Z50 は複数の電力モードをサポートしており、消費電力を低減します。

- 通常モードでは、BQ41Z50 は、測定、計算、保護の決定、およびデータの更新を 250ms 間隔で実行します。これらの間隔の間に、BQ41Z50 は、低電力段に組み込まれています。
- SLEEP モードでは、BQ41Z50 は、測定、計算、保護の決定、およびデータの更新を調整可能な時間間隔で実行します。これらの間隔の間に、BQ41Z50 は、低電力段に組み込まれています。BQ41Z50 には、電流または障害が検出された際にスリープ モードの終了を有効にするウェークアップ機能があります。
- シャットダウン モードでは、BQ41Z50 は完全にディセーブルされます。

7 アプリケーションと実装

注

以下のアプリケーション情報は、テキサス・インスツルメンツの製品仕様に含まれるものではなく、テキサス・インスツルメンツはその正確性も完全性も保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。また、お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

7.1 アプリケーション情報

BQ41Z50 は、1 次側保護サポートを搭載したバッテリー残量計であり、2 ~ 4 直列のリチウム イオンまたはリチウムポリマ バッテリー パックと組み合わせて使用できます。特定のバッテリー パック用の包括的なパラメータ セットを実装および設計設計するため、開発時に、PC にインストールされたグラフィカル ユーザー インターフェイス ツールであるバッテリー マネジメント スタジオ (bqStudio) を使用できます。bqStudio ツールにインストールされているファームウェアには、この製品のデフォルト値があります。bqStudio ツールを使用すると、保護用の故障トリガ スレッシュホールド、動作用の特定機能の有効化または無効化、セルの構成、使用するセルに最適な化学物質などのシステム パラメータが既知の場合、開発中に特定のアプリケーション要件に対応することができます。このデータを「ゴールデン イメージ」と呼びます。

7.2 代表的なアプリケーション




図 7-1. アプリケーション回路図

7.2.1 設計要件

表 7-1 に、メインパラメータのデフォルト設定を示します。bqStudio ツールを使用して、具体的なアプリケーションやバッテリーパックの構成要件に合わせて設定を更新します。

残量計テストの前に、デバイスのキャリブレーションを行う必要があります。bqStudio **Calibration** ページに従ってデバイスを校正し、bqStudio **Chemistry** ページを使用して、一致するケミストリー プロファイルをデバイスに更新します。

表 7-1. 設計パラメータ

設計パラメータ	例
セルの構成	3S1P (3 直列、1 並列) ⁽¹⁾
設計容量	4400mAh
デバイス ケミストリ	1210 (LiCoO2/グラフ化炭素)
標準温度でのセル過電圧	4300mV
セル低電圧	2500mV
シャットダウン電圧	2300mV
充電モードでの過電流	6000mA
放電モードでの過電流	-6000mA
放電モードでの短絡	SRP、SRN 間で 0.1V/R _{Sense}
安全性過電圧	4500mV
セル バランシング	ディセーブル
内部および外部温度センサ	外部温度センサが使用されています。
低温充電	0°C
低温放電	0°C
ブロードキャスト モード	ディセーブル

(1) 本デバイスを初めて使用する場合、2S バッテリーパックを使用する場合は、デバイスのシャットダウンを防ぐために、PACK+ 端子にチャージャまたは電源を接続する必要があります。充電器の接続を取り外す前に、セルの構成を更新します。

7.2.2 詳細な設計手順

7.2.2.1 大電流経路

大電流パスは、バッテリーパックの PACK+ 端子から開始されます。PACK+ 端子から充電電流が流れると、保護 FET、化学ヒューズ、リチウムイオンセル、セル接続、センス抵抗を経由して PACK- 端子に戻ります (を参照 図 7-2)。さらに、静電放電による影響を低減するため、PACK+ 端子と PACK- 端子の間に一部の部品を配置しています。

7.2.2.1.1 保護用 FET

特定のアプリケーションに合わせて、N チャンネルの充電 FET と放電 FET を選択します。ほとんどのポータブル バッテリーアプリケーションは、CSD17308Q3 に最適です。詳細については、『CSD17308Q3 30-V N チャンネル NexFET™ 電力 MOSFET』をご覧ください。TI CSD17308Q3 は 47A の 30-V デバイスで、ゲートドライブ電圧が 8V のとき、8.2mΩ として R_{DS(ON)} を実装しています。

プリチャージ FET を使用する場合は、R2 を計算して、プリチャージ電流を目的のレートに制限します。直列抵抗の消費電力を必ず考慮してください。プリチャージ電流は $(V_{\text{CHARGER}} - V_{\text{BAT}})/R2$ に制限され、最大消費電力は $(V_{\text{CHARGER}} - V_{\text{BAT}})^2/R2$ となります。

すべての保護 FET のゲートをソースにプルして、ゲート駆動がオープンの場合に FET が確実にオフになるように、ゲートとソースの間に値の大きい抵抗を使用しています。

コンデンサ C1 と C2 は、ESD 事象発生時に FET を保護するのに役立ちます。2 個のデバイスを使用することで、片方が短絡した場合の通常動作を確保適切な ESD 保護を行うには、コンデンサリード線の銅配線インダクタンスをできるだけ短く幅広くするように設計する必要があります。片方のコンデンサが短絡した場合に、C1 と C2 の両方の電圧定格が印加電圧をオフにするのに十分な値であることを確認します。




図 7-2. BQ41Z50 保護 FET

7.2.2.1.2 ケミカル ヒューズ

化学ヒューズ (Dexerials、Uchihashi など) は、BQ296103 2 次側電圧保護 IC または BQ41Z50 バッテリ残量計の FUSE ピンのコマンドで点火されます。詳細については、[BQ296xxx 2/3/4 直列セル リチウムイオン バッテリ向け過電圧保護、安定化出力電源付き](#) を参照してください。これらのイベントのどちらかに、[図 7-3](#) に示す Q6 のゲートに正の電圧が印加されると、ヒューズの 3 番目の端子から電流がシンクされ、点火して永続的にオープンします。

ヒューズの仕様をよく確認し、必要なイグニッション電流を N チャネル FET から得られるものに一致させることが重要です。このデバイスの適切な電圧、電流、 $R_{DS(ON)}$ 定格を使用していることを確認します。ヒューズ制御回路については、[セクション 7.2.2.2.5](#) で詳細に説明しています。




図 7-3. FUSE 回路

7.2.2.1.3 リチウムイオン電池の接続

セル接続について覚えておく必要がある重要な点は、大電流が上側と下側の接続を流れることです。したがって、大電流の銅パターンの電圧降下による誤差を避けるため、これらのポイントの電圧検出リードはケルビン接続で行う必要があります。図 7-4 の 4P とマークされている位置は、最も正のバッテリーノードのケルビン接続を示しています。バッテリー残量計がボトムセル電圧を測定するのに対し、長い配線を通して望ましくない電圧降下を防止するため、1N のシングルポイント接続が必要です。




図 7-4. リチウムイオン電池の接続

7.2.2.1.4 センス抵抗

セル接続と同様に、センス抵抗でのケルビン接続の品質は重要です。温度による電流測定ドリフトを最小限に抑えるため、センス抵抗の温度係数を 50ppm 以下にする必要があります。センス抵抗の値は、BQ41Z50 デバイスで許容できる過電流および短絡範囲に対応するように選択してください。短絡時に BQ41Z50 V_{SS} ノードに発生する負電圧を最小限に抑えるよう、可能な限り小さい値を選択し、このピンの絶対最小値は -0.3V です。良好なケルビン検出が保証されていれば、並列抵抗を使用できます。このデバイスは、 $0.5\text{m}\Omega$ から $3\text{m}\Omega$ への検出抵抗をサポートするよう設計されています。




図 7-5. センス抵抗

7.2.2.1.5 ESD 軽減

PACK+ 端子と PACK- 端子の間に直列 $0.1\mu\text{F}$ セラミック コンデンサ 1 対を配置することで、外部の静電放電の低減に役立ちます。2 個のデバイスを直列に接続することで、いずれかのコンデンサが短絡した場合でもパックの動作を継続できます。

オプションで、SMBJ2A のようなトランジューブやスパークギャップを端子間に配置して、ESD 耐性をさらに高めることもできます。

7.2.2.2 バッテリー残量管理回路

バッテリー残量計の回路は、BQ41Z50 とそのペリフェラル コンポーネントを搭載しています。これらのコンポーネントは、次のグループに分かれています: クーロン カウンタ差動ローパス フィルタ、LDO、システム装備、SMBus 通信、FUSE 回路、LED。

7.2.2.2.1 クーロン計数インターフェイス

BQ41Z50 は、電流測定に内蔵のデルタ シグマ ADC を使用します。デバイスの SRP および SRN 入力へ、センス抵抗から 100Ω 抵抗 (R35 および R36) を追加します。SRP と SRN 入力との間に、0.1μF (C20) のフィルタリング コンデンサを配置します。回路で必要に応じて、追加のノイズフィルタリングを行うため、デバイスの SRP および SRN 入力にオプションの 0.1μF フィルタ コンデンサを追加することもできます。




図 7-6. 差動フィルタ

7.2.2.2.2 低ドロップアウト レギュレータ (LDO)

BQ41Z50 は、次のデバイスをサポートするための低ドロップアウト レギュレータを 2 個搭載しています: REG18 と REG135 です。




図 7-7. LDO 用の外部コンデンサ

7.2.2.2.1 REG18

最適な動作のためには、1 μ F コンデンサ (C14) を REG18 ピンのできるだけ近くに接続する必要があります。

LDO の出力短絡保護機能もあります。

REG18 ピンは、デバイスの外部で他の回路に電力を供給するために使用できるが、 $I_{REG18EXT}$ の最大電流に制限されています。

7.2.2.2.2 REG135

最適な動作のためには、1 μ F コンデンサ (C13) を REG135 ピンのできるだけ近くに接続する必要があります。

REG135 出力は、外部回路では使用できません。

7.2.2.2.3 システムの有無

システムの再送信号は、パックがシステムに取り付けられているか、システムから取り外されているかをバッテリー残量計に通知するために使用されます。ホストシステムでは、このピンはグラウンドに接続されています。BQ41Z50 PRES ピンは、取り外し可能なバッテリーパックを使用するアプリケーション向けに、システムが存在するかどうかをテストするためにサンプリングされることがあります。消費電力を節約するため、250ms に 1 回の短いサンプリングパルス時に、PRES ピンの内部の弱いプルアップが、バッテリー残量計で使用されます。抵抗を使用して信号を Low にします。また、テストパルスが VIL 制限を下回るように、合計抵抗は 340k Ω 以下にする必要があります。プルアップ電圧は REG18 から供給されます。




図 7-8. システム存在のプルダウン抵抗

システムの現在の信号は、外部に対するパック コネクタ インターフェイスの一部であるため、外部の静電放電イベントから保護する必要があります。PRES ピンには、内蔵 ESD 保護回路が搭載されています。ただし、ESD 接触定格 30kV の TPD1E10B06 などの ESD TVS ダイオード (U3) を使用して、このようなイベントに対する補助的な保護を行うこともできます。




図 7-9. システムは ESD および短絡保護を実現します

7.2.2.2.4 SMBus 通信

SMBus クロックとデータ ピンには高電圧 ESD 保護回路が内蔵されていますが、ツェナー ダイオードまたは ESD TVS ダイオード (U5 および U6) を追加するとより堅牢な ESD 性能が得られます。

ALERT ピンには高電圧 ESD 保護回路も内蔵されています。SMBus ピンと同様に、ツェナー ダイオードまたは ESD TVS ダイオード (U2) を追加することで、ESD 性能をさらに強化できます。

SMBus クロックおよびデータ ラインは、内部プルダウンを備えています。バッテリー残量計が両方のラインがローであることを検出すると (パックの取り外し時など)、デバイスはスリープ モードに移行して電力を節約します。




図 7-10. SMB 通信向け ESD 保護

7.2.2.2.5 FUSE 回路

BQ41Z50 の FUSE ピン、さまざまな安全基準のいずれかに違反した場合に化学ヒューズに点火するように設計されています。FUSE ピンは、2 次電圧保護 IC の状態も監視します。Q6 は、ゲートが高いときに化学ヒューズに点火します。BQ41Z50 の 6.5V 出力は R24 と R25 で分周されています。これにより、Q6 に十分なゲート駆動が可能になると同時に、FUSE 信号が High の場合に BQ296103 に流れ込む過剰な逆電流を防止できます。

一般的に、C5 を使用することが推奨されます。特に RFI 耐性の場合です。必要に応じて、C5 を取り外すこともできます。化学ヒューズは比較的低速なデバイスであり、セル接続プロセス中の FUSE 出力から生じるマイクロ秒未満のグリッチの影響を受けないためです。

FUSE 出力を使用しない場合、VSS に接続する必要があります。




図 7-11. FUSE 回路

7.2.2.3 2 次電流保護

BQ41Z50 は、2 次側過電流および短絡保護、セル バランシング、セル電圧多重化、電圧変換を実現します。以下の説明では、セルとバッテリーの入力、パックと FET の制御、温度出力、セル バランシングについて説明します。

7.2.2.3.1 セルおよびバッテリー入力

各セル入力は単純な RC フィルタでコンディショニングされ、セル接続時に ESD 保護を行い、不要な電圧過渡をフィルタ処理します。この抵抗値を使用すると、セル バランシングと安全保護の間である程度のレードオフを設定できます。

内蔵のセル バランシング FET を使用することで、AFE は特定のセルまたは多数のセルの周囲にセル電流をバイパスし、バッテリー スタック全体の効果的なバランシングを行うことができます。セル接続と VCx ピンの間に外付けの直列抵抗を配置すると、バランシング電流の大きさが設定されます。内部 FET は、95Ω (標準値) の抵抗を供給します。効果的なセル バランシングを実現するため、100Ω ~ 1kΩ の直列入力抵抗を推奨します。

BAT 入力では、短絡イベントによって電圧が過渡的に低下した場合にダイオード (D2) を使用してセルを絶縁し、セルからデカップリングします。

また、[セクション 7.2.2.1](#) で説明されているように、大電流 PCB 銅領域の降下に起因する電圧センシング誤差を防止するため、セルの上部ノードと下部ノードはケルビン接続でバッテリー接続で検出する必要があります。




図 7-12. セルおよび BAT 入力

7.2.2.3.2 外部セル バランシング

最大 25mA の内部セル バランシングのみをサポート外部セル バランシングは、より高速なセル バランシングを実現するための別のオプションになります。詳細については、『[外部 MOSFET を使用した高速セル バランシング](#)』アプリケーションノートを参照してください。

7.2.2.3.3 PACK と FET の制御

PACK および V_{CC} 入力は、チャージャから BQ41Z50 に電力を供給します。また、PACK 入力は、チャージャの存在を測定および検出する方法も提供します。




図 7-13. BQ41Z50 PACK と FET 制御

N チャンネルの充電 FET と放電 FET は、5.1kΩ 直列ゲート抵抗を使用して制御され、スイッチング時定数 (数 μs) を実現します。10MΩ 抵抗により、FET ドライバへの開放接続が発生した場合に FET がオフになります。

Q4 は、充電器が逆接続された際に放電 FET (Q3) を保護するために実装されています。Q4 を使用しない場合、Q3 はリニア領域で駆動でき、PACK+ 入力がわずかに負になった場合に大きな損傷を受ける可能性があります。この場合、Q4 がオンになり、ゲートをソースに短絡して Q3 を保護します。単純なグラウンド ゲート回路を使用するには、FET を低いゲートターンオン スレッシュホールドにする必要があります。リファレンス回路図にある 2N7002 など、より標準的なデバイスを使用する必要がある場合は、高抵抗を使用してゲートを 3.3V にバイアスする必要があります。

BQ41Z50 デバイスは、通常、バッテリー電圧が低いまたは低温の充電に使用される電流制限された充電パスを提供する機能を備えています。BQ41Z50 デバイスは、PCHG で制御する外部 P チャンネル プリチャージ FET (Q1) を使用していません。

7.2.2.3.4 温度測定

BQ41Z50 デバイスの場合、TS1、TS2、TS3、TS4 はサーミスタドライブをファームウェアで制御できます。各ピンは、三菱 BN35-3H103 などの 25°C NTC 外部サーミスタで 10kΩ を使用できるように、内蔵の 18kΩ (標準値) 線形化プルアップ抵抗でインネブルできます。このリファレンス デザインには 10kΩ サーミスタ、RT1、RT2、RT3、RT4。BQ41Z50 デバイスは、最大 4 つの外部サーミスタをサポートしています。未使用のサーミスタピンを VSS に接続し、それに応じてデータフラッシュを構成し、未使用のサーミスタピンの温度測定を無効にします。




図 7-14. サーミスタ駆動

7.2.2.3.5 LED

3つのLED制御出力は、外部LEDを駆動するために、定電流シンクを提供します。これらの出力は、最大3個のLEDに電圧を供給し、制御を行うよう構成されています。LEDディスプレイを駆動するには、外部バイアス電圧が必要です。TPS70933DBVRなどのLDOを使用してLEDディスプレイを駆動できます。未使用のLEDCNTLxピンはオープンのままにすることも、20kΩ抵抗経由でVSSに接続することもできます。LED機能を使用しない場合は、DISPピンをフローティングのままにするか、20kΩ抵抗を介してVSSに接続する必要があります。






図 7-15. LED

7.2.3 アプリケーション曲線




これが 4 個のセルにわたる V_{CELL} の平均値です

図 7-16. 2.5V での V_{CELL} 測定誤差と温度との関係




これが 4 個のセルにわたる V_{CELL} の平均値です

図 7-17. 3.5V での V_{CELL} 測定誤差と温度との関係



これが 4 個のセルにわたる V_{CELL} の平均値です

図 7-18. 4.3V での V_{CELL} 測定誤差と温度との関係



$I_{SET} = 1000\text{mA}$

図 7-19. 内部温度測定誤差と温度との関係

7.3 デバイス ファームウェアの設定

BQ41Z50 デバイスを使用してデバイスのファームウェアとテストを構成するための概要については、『[BQ41Z50 EVM ユーザーガイド](#)』を参照してください。

8 電源に関する推奨事項

デバイスは、動作条件に応じて電源電圧を動的に管理します。通常、BAT 入力はデバイスへの主な電力源です。BAT ピンは、バッテリースタックの正の終端に接続する必要があります。BAT ピンの入力電圧範囲は 3V ~ 28V です。

VCC ピンは 2 次電源入力であり、BAT 電圧が最小 VCC を下回るとアクティブになります。これにより、本デバイスは PACK ピンに接続されているチャージャ (存在する場合) から電力を供給できます。VCC ピンは CHG および DSG FET の共通ドレインに接続します。チャージャ入力は PACK ピンに接続します。


BAT 入力には、VSS に 1 μ F コンデンサを接続し、BAT ピンのできるだけ近くに配置する必要があります。また、BAT 入力には、バッテリースタックの上面と入力コンデンサとの間にダイオードが必要で、PACK が VSS に短絡しても入力コンデンサが放電されないようにします。

VCC 入力にはコンデンサは必要ありませんが、追加する場合は、1 μ F コンデンサを VCC ピンのできるだけ近くに接続する必要があります。

9 レイアウト


9.1 レイアウトのガイドライン

バッテリー残量計の回路基板は、大電流の配線と超低電流の半導体デバイスの基本的な非互換性により、困難な環境です。望ましくない配線間の結合を防止する最善の方法は、[図 9-1](#) に示すような部品配置を行うことです。ここでは、大電流セクションが電子デバイスから基板の反対側にあります。明らかに、これは機械的な制約のために多くの状況では不可能です。ただし、大電流トレースを信号トレースから離して配線し、BQ41Z50 に直接入るように試みる必要があります。IC 基準電圧およびレジスタは、ほとんどの場合、大電流パスからの磁気および容量結合によって損傷することがあります。[図 9-2](#) に示すように、サージ電流および ESD イベント中は、大電流パターンは誘導性のように見え、不要なノイズがバッテリー残量計の電子機器の敏感なノードに結合される可能性があることに注意してください。



Copyright © 2016, Texas Instruments Incorporated

図 9-1. 高電流セクションと低電流セクションを分離することで、ノイズ耐性の点で有利になります



Copyright © 2016, Texas Instruments Incorporated

図 9-2. 大電流と低レベルの信号ラインの間にはクローズ間隔を避けてください

電流とセルの上限電圧と下限電圧を高精度測定するには、ケルビン電圧センシングが非常に重要です。フィルタ回路の部品はすべて、各デバイス ピンのできるだけ近くに配置します。センス抵抗からのトレースは、フィルタ回路と並列に配線します。フィルタ回路の周囲にグランド プレーンを追加すると、ノイズ耐性を高めることができます。図 9-3 とに 図 9-4 は、正しいケルビン電流センシングを示します。




図 9-3. 検出抵抗の PCB レイアウト




図 9-4. センス抵抗、グランド シールド、フィルタ回路のレイアウト


システムレベルで ESD に対する復元力を改善するためのいくつかの提案をテストし、性能を大幅に向上させました:

- グランド プレーンを追加する - グランド プレーンを使用してレイアウト自体に分散容量を追加することで、IC のピンの電圧が低下します。多層 PCB の場合は、信号層をグランド プレーンで分離します。層を追加して ESD システムレベルの性能を向上します。

- VCC コンデンサを実装済みで、残量計 IC のできるだけ近くに配置してください。

9.1.1 プロテクタ FET のバイパス コンデンサとパック端子のバイパス コンデンサ

一般的な原理として、広い銅パターンを使用して、バイパス コンデンサ回路のインダクタンスを低減することが挙げられます。図 9-5 では、この手法をレイアウト例で示しています。



Copyright © 2016, Texas Instruments Incorporated

図 9-5. 銅のパターンが広いため、バイパス コンデンサ C1、C2、C3 のインダクタンスを小さくできます

9.1.2 ESD スパーク ギャップ

コネクタのスパーク ギャップを使用して、SMBus クロック、データ、他の通信ラインを ESD から保護します。図 9-6 のパターンを推奨します。ポイント間に 0.2mm の間隔を設定します。




図 9-6. 推奨されるスパーク ギャップ パターンは、通信ラインを ESD から保護するのに役立ちます

9.2 レイアウト例




図 9-7. 上層




図 9-8. 内層 1




図 9-9. 内層 2




図 9-10. 下層

10 デバイスおよびドキュメントのサポート

10.1 サード・パーティ製品に関する免責事項

サード・パーティ製品またはサービスに関するテキサス・インスツルメンツの出版物は、単独またはテキサス・インスツルメンツの製品、サービスと一緒に提供される場合に関係なく、サード・パーティ製品またはサービスの適合性に関する是認、サード・パーティ製品またはサービスの是認の表明を意味するものではありません。

10.2 ドキュメントのサポート

10.2.1 関連資料

関連資料については、以下を参照してください。

- テキサス インスツルメンツ、[BQ296xxx 2/3/4 直列セル リチウムイオン バッテリー向け過電圧保護、安定化出力電源付き](#)
- テキサス インスツルメンツ、[CSD17308Q3 30V、N チャネル NexFET™ パワー MOSFET](#)

10.3 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、[www.tij.co.jp](#) のデバイス製品フォルダを開いてください。右上の **[アラートを受け取る]** をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、修正されたドキュメントに含まれている改訂履歴をご覧ください。

10.4 サポート・リソース

[テキサス・インスツルメンツ E2E™ サポート・フォーラム](#) は、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計に必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの [使用条件](#) を参照してください。

10.5 商標

ダイナミック Z-Track™, Dynamic Z-Track™, and テキサス・インスツルメンツ E2E™ are trademarks of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

10.6 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

10.7 用語集

[テキサス・インスツルメンツ用語集](#) この用語集には、用語や略語の一覧および定義が記載されています。

11 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision * (June 2024) to Revision A (April 2025)

Page

• ステータスを「事前情報」から「量産データ」に変更.....	1
• セクション 5.33 を変更.....	30
• セクション 7.2.3 を変更.....	51

12 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的のみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または [ti.com](https://www.ti.com) やかかる テキサス・インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

Copyright © 2025, Texas Instruments Incorporated

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
BQ41Z50RSNR	Active	Production	QFN (RSN) 32	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	BQ41Z50
PBQ41Z50RSNT	Active	Preproduction	QFN (RSN) 32	250 SMALL T&R	-	Call TI	Call TI	-40 to 85	

(1) **Status:** For more details on status, see our [product life cycle](#).

(2) **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

(3) **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

(4) **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

(5) **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

(6) **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

TAPE AND REEL INFORMATION

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
BQ41Z50RSNR	QFN	RSN	32	3000	330.0	12.4	4.25	4.25	1.15	8.0	12.0	Q2


TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
BQ41Z50RSNR	QFN	RSN	32	3000	367.0	367.0	35.0

RSN (S-PWQFN-N32)

PLASTIC QUAD FLATPACK NO-LEAD



4207561/C 08/11

- NOTES:
- All linear dimensions are in millimeters. Dimensioning and tolerancing per ASME Y14.5M-1994.
 - This drawing is subject to change without notice.
 - QFN (Quad Flatpack No-Lead) Package configuration.
 - The package thermal pad must be soldered to the board for thermal and mechanical performance.
 - See the additional figure in the Product Data Sheet for details regarding the exposed thermal pad features and dimensions.

THERMAL PAD MECHANICAL DATA

RSN (S-PWQFN-N32)


PLASTIC QUAD FLATPACK NO-LEAD

THERMAL INFORMATION

This package incorporates an exposed thermal pad that is designed to be attached directly to an external heatsink. The thermal pad must be soldered directly to the printed circuit board (PCB). After soldering, the PCB can be used as a heatsink. In addition, through the use of thermal vias, the thermal pad can be attached directly to the appropriate copper plane shown in the electrical schematic for the device, or alternatively, can be attached to a special heatsink structure designed into the PCB. This design optimizes the heat transfer from the integrated circuit (IC).

For information on the Quad Flatpack No-Lead (QFN) package and its advantages, refer to Application Report, QFN/SON PCB Attachment, Texas Instruments Literature No. SLUA271. This document is available at www.ti.com.

The exposed thermal pad dimensions for this package are shown in the following illustration.




4209775-2/F 03/14

NOTE: All linear dimensions are in millimeters

RSN (S-PWQFN-N32)

PLASTIC QUAD FLATPACK NO-LEAD



- NOTES:
- All linear dimensions are in millimeters.
 - This drawing is subject to change without notice.
 - Publication IPC-7351 is recommended for alternate designs.
 - This package is designed to be soldered to a thermal pad on the board. Refer to Application Note, Quad Flat-Pack Packages, Texas Instruments Literature No. SLUA271, and also the Product Data Sheets for specific thermal information, via requirements, and recommended board layout. These documents are available at www.ti.com <<http://www.ti.com>>.
 - Laser cutting apertures with trapezoidal walls and also rounding corners will offer better paste release. Customers should contact their board assembly site for stencil design recommendations. Refer to IPC 7525 for stencil design considerations.
 - Customers should contact their board fabrication site for recommended solder mask tolerances and via tenting recommendations for vias placed in the thermal pad.

重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ(データシートを含みます)、設計リソース(リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適したテキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されているテキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または [ti.com](https://www.ti.com) やかかるテキサス・インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2025, Texas Instruments Incorporated