

REF50xx 低ノイズ、超低ドリフト、広い V_{IN} 、高精度の電圧リファレンス

1 特長

- 低温度ドリフト (最大値):
 - 拡張グレード (新規): **2.5ppm/°C**
 - 高グレード: 3ppm/°C
 - 標準グレード: 8ppm/°C
- 高精度 (最大値):
 - 拡張グレード: 0.025%
 - 高グレード: 0.05%
 - 標準グレード: 0.1%
- 低ノイズ:
 - 拡張グレード: $0.5\mu V_{PP}/V$
 - 高 / 標準グレード: $3\mu V_{PP}/V$
- 優れた長期安定性:
 - 最初の 1000 時間後に 22ppm (SOIC-8)
 - 最初の 1000 時間後に 50ppm (VSSOP-8)
- 広い入力電圧範囲に対応:
 - 拡張グレード: 42V
 - 高 / 標準グレード: 18V
- 大きな出力電流: $\pm 10mA$
- 温度範囲: $-40^{\circ}C \sim 125^{\circ}C$

2 アプリケーション

- 高精度データ・アキュイジション・システム
- 半導体試験用機器
- 産業用プロセス制御
- 医療用計測機器
- 圧力および 温度トランスミッタ
- 実験室およびフィールド計測

3 説明

REF50xx は、低ノイズ、低ドリフト、非常に高精度の電圧リファレンスのファミリです。これらのリファレンス電圧は、シンク電流とソース電流の両方に対応でき、優れたラインおよびロードレギュレーションを備えています。


独自の設計手法により、優れた温度ドリフト ($2.5ppm/^{\circ}C$) と高精度 (0.025%) を実現しています。これらの機能と超低フリッカー ノイズ ($0.5\mu V_{PP}/V$) の組み合わせにより、REF50xx ファミリは高精度のデータ アキュイジション システムでの使用に最適です。REF50 ファミリは、拡張グレード (REF50xxEI)、高グレード (REF50xxI)、標準グレード (REF50xxAI) の各製品を提供しています。このリファレンス電圧は、8 ピンの SOIC および VSSOP パッケージで供給され、 $-40^{\circ}C \sim 125^{\circ}C$ で動作が規定されています。

各種グレード間の詳細な比較については、表 4-2 を参照してください。

パッケージ情報

部品番号	パッケージ (1)	パッケージ サイズ (2)
REF50xxI	D (SOIC, 8)	4.90mm × 3.91mm
REF50xxAI	DGK (VSSOP, 8)	3.00mm × 3.00mm
REF50xxEI	D (SOIC, 8)	4.90mm × 3.91mm

- (1) 利用可能なすべてのパッケージについては、データシートの末尾にある注文情報を参照してください。
- (2) パッケージ サイズ (長さ × 幅) は公称値であり、該当する場合はピンも含まれます。



Copyright © 2016, Texas Instruments Incorporated

概略回路図



目次

1 特長	1	8.1 概要	23
2 アプリケーション	1	8.2 機能ブロック図	23
3 説明	1	8.3 機能説明	24
4 デバイス比較表	3	8.4 デバイスの機能モード	26
5 ピン構成および機能	4	9 アプリケーションと実装	28
6 仕様	5	9.1 アプリケーション情報	28
6.1 絶対最大定格.....	5	9.2 代表的なアプリケーション	28
6.2 ESD 定格.....	5	9.3 電源に関する推奨事項	29
6.3 推奨動作条件.....	5	9.4 レイアウト	29
6.4 熱に関する情報.....	6	10 デバイスおよびドキュメントのサポート	31
6.5 電気的特性、REF50xxI および REF50xxAI.....	7	10.1 ドキュメントのサポート	31
6.6 電気的特性 REF50xxEI.....	9	10.2 ドキュメントの更新通知を受け取る方法	31
6.7 代表的特性: REF50xxI、REF50xxAI.....	11	10.3 サポート・リソース	31
6.8 代表的特性: REF50xxEI.....	16	10.4 商標	31
7 パラメータ測定情報	20	10.5 用語集	31
7.1 半田付けの熱による変動.....	20	11 改訂履歴	31
8 詳細説明	23	12 メカニカル、パッケージ、および注文情報	32

4 デバイス比較表


表 4-1. デバイスの V_{OUT} の比較

製品名					電圧
SOIC (8)			VSSOP (8)		
該当なし	REF5020ID	REF5020AID	REF5020IDGK	REF5020AIDGK	2.048V
REF5025EID	REF5025ID	REF5025AID	REF5025IDGK	REF5025AIDGK	2.5V
REF5030EID	REF5030ID	REF5030AID	REF5030IDGK	REF5030AIDGK	3V
REF5040EID	REF5040ID	REF5040AID	REF5040IDGK	REF5040AIDGK	4.096V
REF5045EID	REF5045ID	REF5045AID	REF5045IDGK	REF5045AIDGK	4.5V
REF5050EID	REF5050ID	REF5050AID	REF5050IDGK	REF5050AIDGK	5.0V
該当なし	REF5010ID	REF5010AID	REF5010IDGK	REF5010AIDGK	10.0V

表 4-2. デバイスの性能の比較


デバイス	グレード	温度係数	初期精度	ノイズ	V_{IN} 最大値	最大静止電流
REF50xxEI	拡張	2.5ppm/°C	±0.025%	0.5 μ V _{pp} /V	42V	480 μ A
REF50xxI	High	3ppm/°C	±0.05%	3 μ V _{pp} /V	18V	1.2mA
REF50xxAI	標準	8ppm/°C	±0.1%	3 μ V _{pp} /V	18V	1.2mA

5 ピン構成および機能



Not to scale

**図 5-1. REF50xxAI, REF50xxI,
8 ピン SOIC、VSSOP
上面図**



Not to scale

**図 5-2. REF50xxEI,
8 ピン SOIC
上面図**

表 5-1. ピンの機能

名称	ピン		説明
	REF50xxI, REF50xxAI	REF50xxEI	
DNC	1, 8	8	接続しない
EN	-	1	デバイス イネーブル制御。Low レベル入力は、リファレンス出力をディスエーブルし、デバイスはシャットダウン モードに移行します。デバイスは、駆動電圧が 1.6V を超えるか、EN ピンをフローティングのままにすることでイネーブルにできます。
GND	4	4	グランド
NC	7		内部接続なし
NC		7	フローティングのままにするか、GND に接続します
NR	-	5	ノイズリダクション ピン
TEMP	3	3	温度モニタ用ピン。温度に依存する出力電圧を示します
TRIM/NR	5	-	出力調整ピンまたはノイズ低減ピン
V _{IN}	2	2	入力電源電圧
V _{OUT}	6	6	リファレンス電圧出力

6 仕様

6.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り)⁽¹⁾

		最小値	最大値	単位
入力電圧	$V_{IN}^{(2)}$	-0.3	18	V
	$V_{IN}^{(3)}$	-0.3	48	
出力電圧	V_{OUT}	-0.3	5.5	V
動作温度	(T_A)	-55	125	°C
接合部温度	$(T_J \text{ max})$		150	
保管温度範囲	(T_{stg})	-65	150	

- (1) 「絶対最大定格」外での操作は、デバイスに恒久的な損傷を引き起こす可能性があります。「絶対最大定格」は、これらの条件において、または「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを暗に示すものではありません。「絶対最大定格」の範囲内であっても「推奨動作条件」の範囲外で使用情况、本デバイスは完全に機能するとは限らず、このことが本デバイスの信頼性、機能、性能に影響を及ぼし、本デバイスの寿命を縮める可能性があります。
- (2) REF5xxI および REF50xxAI の仕様。
- (3) REF50xxEI の仕様。

6.2 ESD 定格

			値	単位
$V_{(ESD)}$	静電放電 ⁽³⁾	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 に準拠、すべてのピン ⁽¹⁾	±3000	V
		デバイス帯電モデル (CDM)、JEDEC 仕様 JESD22-C101 に準拠、すべてのピン ⁽²⁾	±1000	
	静電放電 ⁽⁴⁾	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 に準拠、すべてのピン ⁽¹⁾	±2000	
		デバイス帯電モデル (CDM)、JEDEC 仕様 JESD22-C101 に準拠、すべてのピン ⁽²⁾	±500	

- (1) JEDEC のドキュメント JEP155 に、500V HBM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。
- (2) JEDEC のドキュメント JEP157 に、250V CDM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。
- (3) REF5xxI および REF50xxAI の仕様。
- (4) REF50xxEI の仕様。

6.3 推奨動作条件

自由気流での動作温度範囲内 (特に記述のない限り)

		最小値	公称値	最大値	単位
V_{IN}	入力電圧 ⁽²⁾	$V_{OUT} + 0.2^{(1)}$		18	V
	入力電圧 ⁽³⁾	$V_{OUT} + 0.2$		42	V
NR	ノイズ低減 ⁽³⁾	0		6	V
I_{OUT}	出力電流	-10		10	mA
T_A	動作時の周囲温度	-40	25	125	°C

- (1) REF5020 を除く、ここで V_{IN} (最小値) = 2.7V。
- (2) REF5xxI および REF50xxAI の仕様。
- (3) REF50xxEI の仕様。

6.4 熱に関する情報

熱評価基準 ⁽¹⁾		REF50xxEI	REF50xxI, REF50xxAI		単位
		D (SOIC)	D (SOIC)	DGK (VSSOP)	
		8 ピン	8 ピン	8 ピン	
$R_{\theta JA}$	接合部から周囲への熱抵抗	120	115	160.9	°C/W
$R_{\theta JC(top)}$	接合部からケース (上面) への熱抵抗	52	63.4	53.9	°C/W
$R_{\theta JB}$	接合部から基板への熱抵抗	66	57.1	82.9	°C/W
Ψ_{JT}	接合部から上面への特性パラメータ	9.8	15.4	5.1	°C/W
Ψ_{JB}	接合部から基板への特性パラメータ	64.7	56.2	80.7	°C/W
$R_{\theta JC(bot)}$	接合部からケース (底面) への熱抵抗	該当なし	該当なし	該当なし	°C/W

(1) 従来および最新の熱評価基準の詳細については、『[半導体および IC パッケージの熱評価基準](#)』アプリケーション ノートを参照してください。

6.5 電気的特性、REF50xxI および REF50xxAI

特に記述のない限り、 $T_A = 25^\circ\text{C}$ 、 $I_{\text{LOAD}} = 0$ 、 $C_L = 1\mu\text{F}$ 、 $V_{\text{IN}} = (V_{\text{OUT}} + 0.2\text{V}) \sim 18\text{V}$

パラメータ		テスト条件	最小値	標準値	最大値	単位
出力電圧						
V _{OUT}	出力電圧	REF5020 (V _{OUT} = 2.048V) ⁽¹⁾ 、2.7V < V _{IN} < 18V	2.048		V	
		REF5025	2.5			
		REF5030	3.0			
		REF5040	4.096			
		REF5045	4.5			
		REF5050	5			
		REF5010	10			
初期精度	高グレード	すべての電圧オプション ⁽¹⁾	-0.05	0.05	%	
	標準グレード	すべての電圧オプション ⁽¹⁾	-0.1	0.1	%	
ノイズ						
e _{npp}	低い周波数ノイズ	f = 0.1Hz～10Hz	3		μV _{pp} /V	
e _n	出力電圧ノイズ	f = 10Hz～1kHz	0.9		μV _{rms} /V	
出力電圧の温度ドリフト						
dV _{OUT} /dT	高グレード	T _A = -40°C ～ 125°C	2.5	3	pm/°C	
	標準グレード		3	8		
ラインレギュレーション						
ΔV _{O(ΔVI)}	ラインレギュレーション	V _{IN} = (V _{OUT} + 0.2V)～18V ⁽¹⁾	1	3	ppm/V	
		V _{IN} = (V _{OUT} + 0.2V)～18V、T _A = -40°C～125°C ⁽¹⁾	1	5		
ロードレギュレーション						
ΔV _{O(ΔIL)}	ロードレギュレーション	-10mA < I _{OUT} < 10mA、V _{IN} = V _{OUT} + 0.75V ⁽²⁾	20	30	ppm/mA	
		10mA < I _{OUT} < 10mA、V _{IN} = V _{OUT} + 0.75V ⁽²⁾ 、T _A = -40°C～125°C		50		
短絡電流						
I _{SC}	短絡電流	V _{OUT} = 0	25		mA	
熱ヒステリシス						
高グレード	VSSOP-8	サイクル 1	50		ppm	
		サイクル 2	40			
	SOIC-8	サイクル 1	70			
		サイクル 2	50			
標準グレード	VSSOP-8	サイクル 1	70			
		サイクル 2	40			
	SOIC-8	サイクル 1	90			
		サイクル 2	50			
長期安定性						
ΔV _{OUT_LTD}	VSSOP-8	0～1000 時間	50		ppm	
		1000～2000 時間	25			
	SOIC-8	0～1000 時間	22			
		1000～2000 時間	18			
TEMP ピン						
電圧出力			575		mV	
温度感度		T _A = -40°C ～ 125°C	2.64		mV/°C	

6.5 電気的特性、REF50xxI および REF50xxAI (続き)

特に記述のない限り、 $T_A = 25^\circ\text{C}$ 、 $I_{\text{LOAD}} = 0$ 、 $C_L = 1\mu\text{F}$ 、 $V_{\text{IN}} = (V_{\text{OUT}} + 0.2\text{V}) \sim 18\text{V}$

パラメータ		テスト条件	最小値	標準値	最大値	単位
ターンオンのセトリング タイム						
ターンオンのセトリング タイム		C _L = 1μF で 0.1% まで	200			μs
電源						
V _S	電源電圧	注を参照 ⁽¹⁾	V _{OUT} + 0.2	18	V	
静止時電流			0.8	1	mA	
		−40°C ≤ T _A ≤ 125°C		1.2		
温度範囲						
仕様範囲			−40	125	°C	
動作範囲			−55	125	°C	

(1) $V_{\text{OUT}} \leq 2.5\text{V}$ の場合、最小電源電圧は 2.7V です。

(2) REF5020 を除く。ここで、 $V_{\text{IN}} = 3\text{V}$ 。

6.6 電気的特性 REF50xxEI

特に記述のない限り、 $T_A = 25^\circ\text{C}$ 、 $I_{\text{LOAD}} = 0$ 、 $C_L = 1\mu\text{F}$ 、 $V_{\text{IN}} = V_{\text{EN}} = (V_{\text{OUT}} + 0.25\text{V})$

パラメータ		テスト条件	最小値	標準値	最大値	単位
出力電圧						
V _{OUT}	出力電圧	REF5025E		2.5		V
		REF5030E		3.0		V
		REF5040E		4.096		V
		REF5045E		4.5		V
		REF5050E		5		V
I _A	初期精度	すべての電圧オプション	-0.025		0.025	%
dV _{OUT} /dT		T _A = -40°C ~ 125°C			2.5	ppm/°C
ノイズ						
e _{npp}	低い周波数ノイズ	f = 0.1Hz~10Hz		0.5		μV _{pp} /V
e _n	出力電圧ノイズ	f = 10Hz~1kHz		0.8		μV _{rms} /V
ラインレギュレーション						
ΔV _{O(ΔVI)}	ラインレギュレーション	V _{IN} = (V _{OUT} + 0.2V)~42V		1	3	ppm/V
		V _{IN} = (V _{OUT} + 0.2V)~42V、T _A = -40°C~125°C		1	5	
ロードレギュレーション						
ΔV _{O(ΔIL)}	ロードレギュレーション	-10mA < I _{OUT} < 10mA、V _{IN} = V _{OUT} + 0.75V		5	25	ppm/mA
		10mA < I _{OUT} < 10mA、V _{IN} = V _{OUT} + 0.75V、T _A = -40°C~125°C			35	
短絡電流						
I _{sc}	短絡電流	V _{OUT} = 0		21		mA
熱的ヒステリシスと長期安定性						
TH	SOIC-8	サイクル 1		80		ppm
	SOIC-8	サイクル 2		20		ppm
長期安定性						
ΔV _{OUT_LTD}	SOIC-8	0~1000 時間		25		ppm
		1000~2000 時間		10		ppm
TEMP ピン						
電圧出力				625		mV
温度感度		T _A = -40°C ~ 125°C		2.64		mV/°C
ターンオンのセtring タイム						
ターンオンのセtring タイム		C _L = 1μF で 0.1% まで		400		μs
容量性負荷						
C _{IN}	安定した入力コンデンサ範囲	-40°C ≤ T _A ≤ 125°C		0.1		μF
C _L	安定した出力コンデンサ範囲	-40°C ≤ T _A ≤ 125°C		1	100	μF
電源						
V _S	電源電圧	注を参照	V _{OUT} + 0.2		42	V
静止時電流				340		μA
		-40°C ≤ T _A ≤ 125°C			480	μA
静止時電流	シャント ダウン電流	V _{EN} = 0 V		10		μA
イネーブル電圧	V _{EN}	アクティブ モード (EN = 1)	1.6			V
		シャットダウン モード (EN = 0)			0.5	V

6.6 電気的特性 REF50xxEI (続き)

特に記述のない限り、 $T_A = 25^\circ\text{C}$ 、 $I_{\text{LOAD}} = 0$ 、 $C_L = 1\mu\text{F}$ 、 $V_{\text{IN}} = V_{\text{EN}} = (V_{\text{OUT}} + 0.25\text{V})$

パラメータ	テスト条件	最小値	標準値	最大値	単位
温度範囲					
仕様範囲		-40		125	$^\circ\text{C}$

6.7 代表的特性 : REF50xxI、REF50xxAI

特に記述のない限り、 $T_A = 25^\circ\text{C}$ 、 $I_{\text{LOAD}} = 0$ 、 $V_S = V_{\text{OUT}} + 0.2\text{V}$ 。 $V_{\text{OUT}} \leq 2.5\text{V}$ の場合、最小電源電圧は 2.7V です。




図 6-1. 温度ドリフト




図 6-2. 温度ドリフト




図 6-3. 出力電圧の初期精度




図 6-4. 出力電圧精度と温度との関係




図 6-5. 電源除去比と周波数との関係




図 6-6. ドロップアウト電圧と負荷電流との関係

6.7 代表的特性 : REF50xxI、REF50xxAI (続き)

特に記述のない限り、 $T_A = 25^\circ\text{C}$ 、 $I_{\text{LOAD}} = 0$ 、 $V_S = V_{\text{OUT}} + 0.2\text{V}$ 。 $V_{\text{OUT}} \leq 2.5\text{V}$ の場合、最小電源電圧は 2.7V です。




図 6-7. REF5025 の出力電圧と負荷電流との関係




図 6-8. TEMP ピンの電圧と温度との関係




図 6-9. 静止電流と温度との関係




図 6-10. 静止電流と入力電圧との関係




図 6-11. ラインレギュレーションと温度との関係




図 6-12. 短絡電流と温度との関係

6.7 代表的特性 : REF50xxI、REF50xxAI (続き)

特に記述のない限り、 $T_A = 25^\circ\text{C}$ 、 $I_{\text{LOAD}} = 0$ 、 $V_S = V_{\text{OUT}} + 0.2\text{V}$ 。 $V_{\text{OUT}} \leq 2.5\text{V}$ の場合、最小電源電圧は 2.7V です。




図 6-13. 0.1Hz~10Hz のノイズ






図 6-14. ノイズ スペクトル密度




REF5025、 $C_L = 1\mu\text{F}$

図 6-15. スタートアップ




REF5025、 $C_L = 10\mu\text{F}$

図 6-16. スタートアップ



$C_L = 1\mu\text{F}$ 、 $I_{\text{OUT}} = 1\text{mA}$

図 6-17. 負荷過渡




$C_L = 1\mu\text{F}$ 、 $I_{\text{OUT}} = 10\text{mA}$

図 6-18. 負荷過渡


6.7 代表的特性 : REF50xxI、REF50xxAI (続き)

特に記述のない限り、 $T_A = 25^\circ\text{C}$ 、 $I_{\text{LOAD}} = 0$ 、 $V_S = V_{\text{OUT}} + 0.2\text{V}$ 。 $V_{\text{OUT}} \leq 2.5\text{V}$ の場合、最小電源電圧は 2.7V です。




$C_L = 10\mu\text{F}$, $I_{\text{OUT}} = 1\text{mA}$

図 6-19. 負荷過渡




$C_L = 10\mu\text{F}$, $I_{\text{OUT}} = 10\text{mA}$

図 6-20. 負荷過渡



$C_L = 1\mu\text{F}$

図 6-21. ライン トランジェント



$C_L = 10\mu\text{F}$

図 6-22. ライン トランジェント




図 6-23. REF50xx の長期安定性 (最初の 1000 時間)




図 6-24. REF50xx の長期安定性 (2 番目の 1000 時間)

6.7 代表的特性 : REF50xxI、REF50xxAI (続き)

特に記述のない限り、 $T_A = 25^\circ\text{C}$ 、 $I_{\text{LOAD}} = 0$ 、 $V_S = V_{\text{OUT}} + 0.2\text{V}$ 。 $V_{\text{OUT}} \leq 2.5\text{V}$ の場合、最小電源電圧は 2.7V です。




図 6-25. REF50xx の長期安定性 (最初の 2000 時間)




図 6-26. REF50xx の長期安定性 (2 番目の 2000 時間)




図 6-27. REF50xx の長期安定性 (4000 時間)




図 6-28. REF50xx の長期安定性 (最初の 1000 時間)




図 6-29. REF50xx の長期安定性 (2 番目の 1000 時間)




図 6-30. REF50xx の長期安定性 (2000 時間)

6.8 代表的特性 : REF50xxEI

$T_A = 25^\circ\text{C}$, $V_{IN} = V_{EN} = V_{OUT} + 0.5\text{V}$, $I_L = 0\text{mA}$, $C_{OUT} = 10\mu\text{F}$, C_{NR} = オープン, $C_{IN} = 0.1\mu\text{F}$ における。




図 6-31. 出力電圧と周囲温度との関係




図 6-32. 温度ドリフトの分布




図 6-33. 精度の分散




図 6-34. ラインレギュレーションと温度との関係




図 6-35. ロードレギュレーション (ソース) と温度との関係




図 6-36. ロードレギュレーション (シンク) と温度との関係

6.8 代表的特性 : REF50xxEI (続き)

$T_A = 25^\circ\text{C}$ 、 $V_{IN} = V_{EN} = V_{OUT} + 0.5\text{V}$ 、 $I_L = 0\text{mA}$ 、 $C_{OUT} = 10\mu\text{F}$ 、 $C_{NR} = \text{オープン}$ 、 $C_{IN} = 0.1\mu\text{F}$ における。




図 6-37. ライン過渡応答




図 6-38. 負荷過渡応答 ($C_{OUT} = 10\mu\text{F}$)




図 6-39. 負荷過渡応答 ($C_{OUT} = 1\mu\text{F}$)




図 6-40. 出カインピーダンス




図 6-41. 静止電流と温度との関係




図 6-42. シャットダウン電流と温度との関係

6.8 代表的特性 : REF50xxEI (続き)

$T_A = 25^\circ\text{C}$, $V_{IN} = V_{EN} = V_{OUT} + 0.5\text{V}$, $I_L = 0\text{mA}$, $C_{OUT} = 10\mu\text{F}$, $C_{NR} = \text{オープン}$, $C_{IN} = 0.1\mu\text{F}$ における。




図 6-43. イネーブル スレッシュホールドと V_{IN} との関係




図 6-44. ドロップアウト電圧 vs 温度




図 6-45. 0.1Hz~10Hz の電圧ノイズ分布
($C_{NR} = \text{オープン}$)




図 6-46. 10Hz~100kHz のノイズ性能
($C_{NR} = \text{オープン}$)




図 6-47. 電源除去比と周波数との関係




図 6-48. 熱ヒステリシスの分布 : サイクル 1
($-40^\circ\text{C} \sim 125^\circ\text{C}$)

6.8 代表的特性 : REF50xxEI (続き)

$T_A = 25^\circ\text{C}$, $V_{IN} = V_{EN} = V_{OUT} + 0.5\text{V}$, $I_L = 0\text{mA}$, $C_{OUT} = 10\mu\text{F}$, C_{NR} = オープン, $C_{IN} = 0.1\mu\text{F}$ における。




図 6-49. 熱ヒステリシスの分布 : サイクル 2
($-40^\circ\text{C} \sim 125^\circ\text{C}$)




図 6-50. 長期安定性 (最初の 2000 時間)




図 6-51. 長期安定性 (7500 時間)

7 パラメータ測定情報

7.1 半田付けの熱による変動

REF50xx の製造に使用される材料はそれぞれ熱膨張係数が異なるため、部品が加熱されるとデバイスのダイにストレスが生じます。デバイスの機械的および熱的なストレスは、出力電圧のシフトを引き起こし、製品の初期精度やドリフト仕様を低下させる可能性があります。この誤差が発生する一般的な原因は、リフローの半田付けです。

この効果を示すため、36 個のデバイスを鉛フリーの半田ペーストを使用してプリント基板に半田付けし、ペーストのメーカーが推奨するリフロー プロファイルを使用しています。図 7-1 にリフロー プロファイルを示します。プリント基板は FR4 材料で構成されています。基板の厚さは 0.8mm、面積は 13mm × 13mm です。

リファレンス電圧はリフロー プロセスの前と後で、温度範囲全体にわたって測定されます。REF50xxEI の場合の精度とドリフトの標準的なシフトを図 7-2 に示し、REF50xx の場合を図 7-3 から図 7-10 に示します。テストされるユニットすべてに、わずかなシフトが出現していますが、プリント基板のサイズ、厚さ、材質によってはさらに大きなシフトが起きる可能性があります。注意すべき重要な点は、これらのヒストグラムに示されているのは単一のリフロー プロファイルによる標準的なシフトだということです。プリント基板 (PCB) の両面に部品を表面実装する場合は、何回もリフローが行われるのが一般的で、このような場合は出力バイアス電圧がさらにシフトします。PCB にリフローが何回も行われる場合は、最後のパスでデバイスを半田付けすることにより、デバイスへの熱ストレスを最小限に抑えることができます。




図 7-1. リフロー プロファイル




図 7-2. 半田付けの熱によるシフトの分散 (%), REF50xxEI




図 7-3. 半田付けの熱によるシフトの分散 (%), SOIC パッケージ




図 7-4. 半田付けの熱によるシフトの分散 (%), VSSOP パッケージ




図 7-5. 半田付け前のドリフトの分散, SOIC パッケージ




図 7-6. 半田付け後のドリフトの分散, SOIC パッケージ




図 7-7. 半田付け前のドリフトの分散, VSSOP パッケージ




図 7-8. 半田付け後のドリフトの分散, VSSOP パッケージ




図 7-9. ドリフトのシフトの分散、SOIC パッケージ




図 7-10. ドリフトのシフトの分散、VSSOP パッケージ

8 詳細説明

8.1 概要

REF50xx は、優れた初期電圧精度とドリフトを実現するように設計された、低ノイズで高精度のバンドギャップ電圧リファレンスのファミリーです。REF50xx の概略ブロック図については、[セクション 8.2](#) を参照してください。

8.2 機能ブロック図




図 8-1. REF50xxI、REF50xxAI のブロック図




図 8-2. REF50xxEI のブロック図

8.3 機能説明

8.3.1 温度監視

温度出力端子 (TEMP、ピン 3) は、約 60kΩ のソース インピーダンスで温度に依存する電圧出力を供給します。図 6-8 に示すように、出力電圧は次のような公称の関係に従います。


$$\text{REF50xxI, REF50xxAI: } V_{\text{TEMP PIN}} = 509\text{mV} + 2.64 \times T(^{\circ}\text{C}) \quad (1)$$

$$\text{REF50xxEI: } V_{\text{TEMP PIN}} = 625\text{mV} + 2.64 \times T(^{\circ}\text{C}) \quad (2)$$

TEMP ピンはチップの一般的な温度を示し、約 $\pm 15^{\circ}\text{C}$ の範囲で正確です。一般的には正確な温度測定に適していませんが、TEMP ピンを使用して温度変化を示すことや、アナログ回路の温度補償を行うことができます。30°C の温度変化は、TEMP ピンの電圧が約 79mV 変化することに対応します。

TEMP ピンは高出力インピーダンスです (セクション 8.2 を参照)。TEMP ピンに低インピーダンスの回路をロードすると測定誤差が生じますが、このピンは V_{OUT} の精度に影響を及ぼしません。

低インピーダンス負荷による誤差を避けるため、OPA333、OPA335、OPA376 などの温度ドリフトの小さいオペアンプを使用して、図 8-3 に示すように、TEMP ピンの出力をバッファリングします。



NOTE: (1) Low drift op amp, such as the OPA333, OPA335, or OPA376.

図 8-3. TEMP ピン出力のバッファリング

8.3.2 温度ドリフト

REF50xx はドリフト誤差が最小限になるように設計されています。ドリフト誤差は、温度に対する出力電圧の変化として定義されます。ドリフトは、式 3 で計算のとおり、ボックス方式を使用して計算されます。

$$\text{Drift} = \left[\frac{V_{\text{OUTMAX}} - V_{\text{OUTMIN}}}{V_{\text{OUT}} \times \text{Temperature Range}} \right] \times 10^6 (\text{ppm}) \quad (3)$$

REF50xx の最大ドリフト係数は、拡張グレード バージョンでは 2.5ppm/°C、高グレード バージョンでは 3ppm/°C、標準グレード バージョンでは 8ppm/°C です。

8.3.3 熱ヒステリシス

REF50xx の熱ヒステリシスは、デバイスを 25°C で動作させ、仕様温度範囲内でデバイスのサイクルを実行してから 25°C に戻るときの、出力電圧の変化として定義されます。式 4 は熱ヒステリシスを表します。

$$V_{\text{HYST}} = \left[\frac{|V_{\text{PRE}} - V_{\text{POST}}|}{V_{\text{NOM}}} \right] \times 10^6 (\text{ppm}) \quad (4)$$

ここで、

- V_{HYST} = 熱ヒステリシス (ppm)
- V_{NOM} = 指定された出力電圧
- V_{PRE} = 25°C のプリ温度サイクルで測定された出力電圧
- V_{POST} = デバイスを 25°C から -40°C ~ 125°C の仕様温度範囲でサイクルし、25°C に戻した後に測定された出力電圧

8.3.4 ノイズ性能

REF50xx ファミリの各製品の標準的な 0.1Hz ~ 10Hz の電圧ノイズを、セクション 6.5 およびセクション 6.6 に示します。出力電圧と動作温度に応じて、ノイズ電圧が上昇します。出力ノイズレベルを向上させるには、追加のフィルタリングを使用してください。追加のフィルタリングを使用する場合は、出力インピーダンスによって性能が劣化しないようにします。

データコンバータなどのミックスド シグナル アプリケーションでノイズを最小化し、性能を最大化する方法の詳細については、『電圧リファレンスの ADC 性能への影響、第 1 部』、『電圧リファレンスの ADC 性能への影響、第 2 部』、『電圧リファレンスの ADC 性能への影響、第 3 部』のアナログ デザイン ジャーナルを参照してください。




図 8-4. TRIM/NR ピンを使用したノイズ低減

8.3.5 長期安定性

あらゆる半導体デバイスは、経年劣化や環境の影響により、時間とともに半導体ダイとパッケージ材質の物理的な変化が発生します。時間の経過とともに、これらの変化および関連するパッケージからダイへの圧力により、高精度電圧リファレンスの出力電圧は変動します。このような変化の値は、データシートに長期安定性 (別名: 長期ドリフト (LTD)) と呼ばれるパラメータで規定されています。LTD の計算方法を、式 5 に示します。LTD の値は、時間の経過に応じて出力電圧が高くドリフトする場合は正、時間の経過に応じて電圧が低下する場合は負になることに注意してください。REF50xx の最初の 4000 時間の動作における出力電圧のドリフトを、図 6-23 から図 6-30 までに示します。

$$\text{LTD}(\text{ppm})|_{t=n} = \frac{V_{\text{OUT}}|_{t=0} - V_{\text{OUT}}|_{t=n}}{V_{\text{OUT}}|_{t=0}} \times 10^6 \quad (5)$$

ここで、

- $\text{LTD}(\text{ppm})|_{t=n}$ = 長期安定性 (ppm)
- $V_{\text{OUT}}|_{t=0}$ = 時間 = 0 時間での出力電圧
- $V_{\text{OUT}}|_{t=n}$ = 時間 = n 時間での出力電圧

8.3.6 TRIM/NR ピンを使用した出力調整

REF50xxI、REF50xxAI の電圧出力は出荷時に調整されており、非常に正確です。 V_{OUT} をトリムおよびノイズ低減ピン (TRIM/NR、ピン 5) を使用して調整します。 $\pm 15\text{mV}$ の出力調整が可能な標準的な回路を、図 8-5 に示します。




図 8-5. TRIM/NR ピンを使用した V_{OUT} の調整

REF50xx では、TRIM/NR ピンを経由してバンドギャップにアクセスできます。TRIM/NR ピンから GND にコンデンサを配置し (図 8-4)、内部抵抗 R_3 および R_4 と組み合わせると、ローパス フィルタを作成できます。 $1\mu\text{F}$ の容量を使用すると、 $10\text{Hz} \sim 20\text{Hz}$ のコーナー周波数を持つローパス フィルタを作成できます。ローパス フィルタにより、 V_{OUT} ピンで測定される全体的なノイズが半分に減少します。容量が大きいと、フィルタのカットオフ周波数が低くなり、出力ノイズがさらに減少します。このコンデンサを使用すると、スタートアップ時間が長くなります。

8.4 デバイスの機能モード

8.4.1 基本的な接続

REF50xx の一般的な接続を、図 8-6 に示します。 $1\mu\text{F} \sim 10\mu\text{F}$ の範囲の電源バイパス コンデンサをお勧めします。出力コンデンサ (C_L) が、 V_{OUT} から GND に接続されていることを確認します。出力安定性を確保するため、 C_L の等価直列抵抗 (ESR) 値が 1.5Ω 未満であることを確認します。ノイズを最小限に抑えるため、 C_L の ESR は $1\Omega \sim 1.5\Omega$ を推奨します。





図 8-6. 基本的な接続

8.4.2 電源電圧

REF50xx ファミリの電圧リファレンスは、ドロップアウト電圧が非常に低いことが特長です。最小電源要件が 2.7V である REF5020 を例外として、このファミリのリファレンス電圧は無負荷状態で出力電圧より 200mV 高い電圧で動作できます。有負荷状態については、図 6-6 プロットに、標準的なドロップアウト電圧と負荷との関係を示します。

8.4.3 負のリファレンス電圧

負および正の基準電圧を必要とするアプリケーションでは、REF50xx および OPA735 を使用して、5V 電源からデュアル電源のリファレンスを供給します。REF5025 を使用して 2.5V の電源リファレンス電圧を供給する例を、図 8-7 に示します。REF50xx の低ドリフト性能は、OPA735 の低オフセット電圧とゼロドリフトを補完し、分割電源アプリケーション向けの高精度なソリューションとなります。R₁ と R₂ の温度係数が一致していることを確認します。



NOTE: Bypass capacitors not shown.

図 8-7. REF5025 と OPA735 による正および負のリファレンス電圧の生成

9 アプリケーションと実装

注

以下のアプリケーション情報は、TI の製品仕様に含まれるものではなく、TI ではその正確性または完全性を保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

9.1 アプリケーション情報

データ・アキュイジション・システムには多くの場合、精度を維持するために安定した電圧リファレンスが必要です。REF50xx ファミリーは、低ノイズ、超低ドリフト、高い初期精度が特長で、高性能のデータ・コンバータに最適です。REF5040 を基本的なデータ・アキュイジション・システムで使用した例を、図 9-1 に示します。

9.2 代表的なアプリケーション

9.2.1 16 ビット、250KSPS のデータ アキュイジション システム




図 9-1. REF50xx を使用した完全なデータ アキュイジション システム

9.2.1.1 設計要件

この設計で REF50xx を使用する場合、ゲインのピークが発生してシステム全体のノイズが増加することを避けるよう、適切な出力コンデンサを選択します。同時に、システムに対して必要なフィルタ性能を提供するコンデンサを選択します。ピーク性能を実現するために、入力バイパス コンデンサとノイズ低減コンデンサを追加します。データ アキュイジション システムの設計時には、アナログ入力信号とリファレンス電圧のバッファリングについても、同様に検討してください。データ アキュイジション システムが良好な性能を得るには、適切に設計された入力バッファと、それに関連する RC フィルタを使用する必要があります。

9.2.1.2 詳細な設計手順

OPA365 は、16 ビット A/D コンバータ (ADS8326) の駆動に使用されます。OPA365 の出力にある RC フィルタを使用して、ADC 内のサンプリング スイッチの開閉によって発生するチャージ キックバックを低減します。ADC のアキュイジション 時間内にサンプリング コンデンサの電圧が 16 ビット精度に安定するよう、RC フィルタを設計します。駆動アンプの帯域幅が、RC フィルタの帯域幅の少なくとも 4 倍であることを確認してください。

REF5040 は、ADS8326 の REF ピンを駆動するため使用されます。この設計では、電圧リファレンス出力コンデンサを適切に選択することが非常に重要です。等価直列抵抗 (ESR) が非常に小さいと、ゲインのピークが生まれ、システム全

体の SNR が低下します。コンデンサの ESR が十分でない場合は、出力コンデンサと直列に抵抗を追加する必要があります。1 μ F の容量を NR ピンに接続すると、REF50xx のバンドギャップ ノイズを低減できます。

表 9-1 に、OPA365 の出力で各種の RC フィルタを使用し、REF50xx に異なる値の出力コンデンサを使用し、TRIM/NR ピンに異なる値のコンデンサを使用して信号対雑音比を測定した結果を示します。

表 9-1. 各種の条件におけるデータ アクイジション測定結果

	テスト条件 1	テスト条件 2
OPA365 RC フィルタ	124 Ω , 1nF	124 Ω , 1nF
REF5040 出力コンデンサ	10 μ F	10 μ F + 47 μ F
TRIM/NR ピンのコンデンサ	0 μ F	1 μ F
SNR	86.7dB	92.8dB

9.2.1.3 アプリケーション曲線




図 9-2. FFT プロット - データ・アクイジション・システムのノイズ・フロア

9.3 電源に関する推奨事項

REF50xx ファミリの電圧リファレンスは、ドロップアウト電圧が非常に低いことが特長です。最小電源要件が 2.7V である REF5020 を例外として、REF50xx ファミリの電圧リファレンスは無負荷状態で出力電圧より 200mV 高い電圧で動作できます。負荷ありの条件については、標準的なドロップアウト電圧と負荷プロットを、図 6-6 に示します。REF50xxI および REF50xxAI 用に、1 μ F から 50 μ F の範囲の電源バイパス コンデンサを推奨します。REF50xxEI には 1 μ F ~ 10 μ F の範囲の電源バイパス コンデンサをお勧めします。

9.4 レイアウト

9.4.1 レイアウトのガイドライン

9.4.1.1 REF50xxI、REF50xxAI レイアウトのガイドライン

- 電源バイパス コンデンサは、電源およびグランド ピンにできるだけ近づけて配置します。このバイパス コンデンサの推奨値は 1 μ F ~ 10 μ F です。必要に応じて、ノイズが多い、またはインピーダンスが高い電源を補償するため、デカップリング容量を追加します。
- NR ピンとグランドとの間に、1 μ F のノイズ フィルタリング コンデンサを配置します。
- 出力は、1 μ F ~ 50 μ F のコンデンサでデカップリングされていることを確認してください。出力コンデンサと直列の抵抗はオプションです。ノイズ性能を向上させるため、出力コンデンサの推奨 ESR は 1 Ω ~ 1.5 Ω です。

- 出力とグランドとの間に 1 μ F の高周波コンデンサを並列に追加することで、ノイズがフィルタリングされ、データコンバータとしてのスイッチング負荷が改善されます。

9.4.1.2 REF50xxEI レイアウトのガイドライン

- 電源バイパスコンデンサは、電源とグランドのピンにできるだけ近づけて配置します。このバイパスコンデンサの推奨値は 0.1 μ F ~ 10 μ F です。必要に応じて、ノイズが多い、またはインピーダンスが高い電源を補償するため、デカップリング容量を追加します。最小のコンデンサがデバイスの最も近くに配置されていることを確認します。
- NR ピンとグランドとの間に、クラス 1 の 0.1 μ F ~ 1 μ F のノイズフィルタリングコンデンサを配置します。
- 出力が、1 μ F ~ 100 μ F の低 ESR (最大値 1 Ω) コンデンサでデカップリングされていることを確認します。

9.4.2 レイアウト例




図 9-3. REF50xxI, REF50xxAI レイアウト例




図 9-4. REF50xxEI のレイアウト例

9.4.3 消費電力

REF50xx ファミリーは、指定された入力電圧範囲にわたって ± 10 mA の電流負荷を供給することが規定されています。デバイスの温度は、式 6 に従って上昇します。

$$T_J = T_A + P_D \times \theta_{JA} \quad (6)$$

ここで、

- T_J = 接合部温度 ($^{\circ}$ C)
- T_A = 周囲温度 ($^{\circ}$ C)
- P_D = 消費電力 (W)
- θ_{JA} = 接合部から周囲への熱抵抗 ($^{\circ}$ C/W)

REF50xx の接合部温度が絶対最大値の 150 $^{\circ}$ C を超えていないことを確認します。

10 デバイスおよびドキュメントのサポート

10.1 ドキュメントのサポート

10.1.1 関連資料

関連資料については、以下を参照してください。

- テキサス インスツルメンツ、『[0.05μV/°C \(最大値\)、単一電源の CMOS ゼロドリフト シリーズ オペアンプ](#)』データシート
- テキサス インスツルメンツ、『[REF5020 PSpice モデル](#)』
- テキサス インスツルメンツ、『[REF5020 TINA-TI リファレンス デザイン](#)』
- テキサス インスツルメンツ、『[REF5020 TINA-TI Spice モデル](#)』
- テキサス インスツルメンツ、『[INA270 PSpice モデル](#)』
- テキサス インスツルメンツ、『[INA270 TINA-TI リファレンス デザイン](#)』
- テキサス インスツルメンツ、『[INA270 TINA-TI Spice モデル](#)』

10.2 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

10.3 サポート・リソース

[テキサス・インスツルメンツ E2E™ サポート・フォーラム](#)は、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計に必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの[使用条件](#)を参照してください。

10.4 商標

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

10.5 用語集

[テキサス・インスツルメンツ用語集](#) この用語集には、用語や略語の一覧および定義が記載されています。

11 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision N (March 2025) to Revision O (October 2025)	Page
• ドキュメント全体にわたって表、図、相互参照の採番方法を更新.....	1
• REF50xxEI の電圧範囲について説明している段落を削除.....	1
• 表 4-1 REF50xxE の情報を更新.....	3
• REF5030EID、REF5040EID、REF5045EID デバイスから、「開発中製品」タグを削除.....	3
• 表 4-2 を追加.....	3
• ピン情報を次のように更新: REF50xxA から REF50xxAI.....	4
• ピン情報を次のように更新: REF50xxE から REF50xxEI.....	4
• タイトルを次のように更新: 「電気的特性 REF50」から「電気的特性、REF50xxA および REF50xxAI」.....	7
• 以下のように変更: 「レイアウト ガイドライン」から「REF50xxEI レイアウトのガイドライン」と「REF50xxI、REF50xxAI レイアウトのガイドライン」.....	30

Changes from Revision M (December 2024) to Revision N (March 2025)**Page**

- データシートのヘッダー内のフォルダーリンクを REF50XX から REF50 と REF50E に更新します。..... **1**

12 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに対して提供されている最新のデータです。このデータは予告なく変更されることがあり、ドキュメントが改訂される場合もあります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
REF5010AID	Active	Production	SOIC (D) 8	75 TUBE	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	REF 5010 A
REF5010AID.A	Active	Production	SOIC (D) 8	75 TUBE	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	REF 5010 A
REF5010AIDGKR	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	Call TI Nipdau	Level-2-260C-1 YEAR	-40 to 125	R50G
REF5010AIDGKR.A	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	R50G
REF5010AIDGKT	Active	Production	VSSOP (DGK) 8	250 SMALL T&R	Yes	Call TI Nipdau	Level-2-260C-1 YEAR	-40 to 125	R50G
REF5010AIDGKT.A	Active	Production	VSSOP (DGK) 8	250 SMALL T&R	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	R50G
REF5010AIDR	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	REF 5010 A
REF5010AIDR.A	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	REF 5010 A
REF5010AIDRG4	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	REF 5010 A
REF5010AIDRG4.A	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	REF 5010 A
REF5010ID	Active	Production	SOIC (D) 8	75 TUBE	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	REF 5010
REF5010ID.A	Active	Production	SOIC (D) 8	75 TUBE	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	REF 5010
REF5010IDGKR	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	R50G
REF5010IDGKR.A	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	R50G
REF5010IDGKT	Active	Production	VSSOP (DGK) 8	250 SMALL T&R	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	R50G
REF5010IDGKT.A	Active	Production	VSSOP (DGK) 8	250 SMALL T&R	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	R50G
REF5020AID	Active	Production	SOIC (D) 8	75 TUBE	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	REF 5020 A

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
REF5020AID.A	Active	Production	SOIC (D) 8	75 TUBE	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	REF 5020 A
REF5020AIDGKR	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	Call TI Nipdau	Level-2-260C-1 YEAR	-40 to 125	R50A
REF5020AIDGKR.A	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	R50A
REF5020AIDGKT	Active	Production	VSSOP (DGK) 8	250 SMALL T&R	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	R50A
REF5020AIDGKT.A	Active	Production	VSSOP (DGK) 8	250 SMALL T&R	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	R50A
REF5020AIDR	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	REF 5020 A
REF5020AIDR.A	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	REF 5020 A
REF5020ID	Active	Production	SOIC (D) 8	75 TUBE	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	REF 5020
REF5020ID.A	Active	Production	SOIC (D) 8	75 TUBE	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	REF 5020
REF5020IDGKR	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	R50A
REF5020IDGKR.A	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	R50A
REF5020IDGKT	Active	Production	VSSOP (DGK) 8	250 SMALL T&R	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	R50A
REF5020IDGKT.A	Active	Production	VSSOP (DGK) 8	250 SMALL T&R	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	R50A
REF5020IDR	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	REF 5020
REF5020IDR.A	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	REF 5020
REF5025AID	Active	Production	SOIC (D) 8	75 TUBE	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	REF 5025 A
REF5025AID.A	Active	Production	SOIC (D) 8	75 TUBE	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	REF 5025 A
REF5025AIDGKR	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	Call TI Nipdau	Level-2-260C-1 YEAR	-40 to 125	R50B
REF5025AIDGKR.A	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	R50B
REF5025AIDGKRG4	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	R50B

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
REF5025AIDGKRG4.A	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	R50B
REF5025AIDGKT	Active	Production	VSSOP (DGK) 8	250 SMALL T&R	Yes	Call TI Nipdau	Level-2-260C-1 YEAR	-40 to 125	R50B
REF5025AIDGKT.A	Active	Production	VSSOP (DGK) 8	250 SMALL T&R	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	R50B
REF5025AIDR	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	REF 5025 A
REF5025AIDR.A	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	REF 5025 A
REF5025AIDR1G4	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	REF 5025 A
REF5025AIDR1G4.A	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	REF 5025 A
REF5025EIDR	Active	Production	SOIC (D) 8	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	R5025E
REF5025EIDR.A	Active	Production	SOIC (D) 8	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	R5025E
REF5025ID	Active	Production	SOIC (D) 8	75 TUBE	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	REF 5025
REF5025ID.A	Active	Production	SOIC (D) 8	75 TUBE	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	REF 5025
REF5025IDGKR	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	R50B
REF5025IDGKR.A	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	R50B
REF5025IDGKT	Active	Production	VSSOP (DGK) 8	250 SMALL T&R	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	R50B
REF5025IDGKT.A	Active	Production	VSSOP (DGK) 8	250 SMALL T&R	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	R50B
REF5025IDR	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	REF 5025
REF5025IDR.A	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	REF 5025
REF5030AID	Active	Production	SOIC (D) 8	75 TUBE	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	REF 5030 A
REF5030AID.A	Active	Production	SOIC (D) 8	75 TUBE	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	REF 5030 A

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
REF5030AIDGKR	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	Call TI Nipdau	Level-2-260C-1 YEAR	-40 to 125	R50C
REF5030AIDGKR.A	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	R50C
REF5030AIDGKRG4	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	R50C
REF5030AIDGKRG4.A	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	R50C
REF5030AIDGKT	Active	Production	VSSOP (DGK) 8	250 SMALL T&R	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	R50C
REF5030AIDGKT.A	Active	Production	VSSOP (DGK) 8	250 SMALL T&R	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	R50C
REF5030AIDR	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	REF 5030 A
REF5030AIDR.A	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	REF 5030 A
REF5030AIDRG4	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	REF 5030 A
REF5030AIDRG4.A	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	REF 5030 A
REF5030EIDR	Active	Production	SOIC (D) 8	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	R5030E
REF5030ID	Active	Production	SOIC (D) 8	75 TUBE	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	REF 5030
REF5030ID.A	Active	Production	SOIC (D) 8	75 TUBE	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	REF 5030
REF5030IDGKR	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	R50C
REF5030IDGKR.A	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	R50C
REF5030IDGKT	Active	Production	VSSOP (DGK) 8	250 SMALL T&R	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	R50C
REF5030IDGKT.A	Active	Production	VSSOP (DGK) 8	250 SMALL T&R	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	R50C
REF5030IDR	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	REF 5030
REF5030IDR.A	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	REF 5030
REF5040AID	Active	Production	SOIC (D) 8	75 TUBE	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	REF 5040 A

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
REF5040AID.A	Active	Production	SOIC (D) 8	75 TUBE	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	REF 5040 A
REF5040AIDGKR	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	Call TI Nipdau	Level-2-260C-1 YEAR	-40 to 125	R50D
REF5040AIDGKR.A	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	R50D
REF5040AIDGKT	Active	Production	VSSOP (DGK) 8	250 SMALL T&R	Yes	Call TI Nipdau	Level-2-260C-1 YEAR	-40 to 125	R50D
REF5040AIDGKT.A	Active	Production	VSSOP (DGK) 8	250 SMALL T&R	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	R50D
REF5040AIDGKTG4	Active	Production	VSSOP (DGK) 8	250 SMALL T&R	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	R50D
REF5040AIDGKTG4.A	Active	Production	VSSOP (DGK) 8	250 SMALL T&R	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	R50D
REF5040AIDR	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	REF 5040 A
REF5040AIDR.A	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	REF 5040 A
REF5040AIDRG4	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	REF 5040 A
REF5040AIDRG4.A	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	REF 5040 A
REF5040EIDR	Active	Production	SOIC (D) 8	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	R5040E
REF5040ID	Active	Production	SOIC (D) 8	75 TUBE	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	REF 5040
REF5040ID.A	Active	Production	SOIC (D) 8	75 TUBE	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	REF 5040
REF5040IDGKR	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	R50D
REF5040IDGKR.A	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	R50D
REF5040IDGKT	Active	Production	VSSOP (DGK) 8	250 SMALL T&R	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	R50D
REF5040IDGKT.A	Active	Production	VSSOP (DGK) 8	250 SMALL T&R	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	R50D
REF5040IDR	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	REF 5040
REF5040IDR.A	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	REF 5040

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
REF5045AID	Active	Production	SOIC (D) 8	75 TUBE	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	REF 5045 A
REF5045AID.A	Active	Production	SOIC (D) 8	75 TUBE	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	REF 5045 A
REF5045AIDGKR	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	Call TI Nipdau	Level-2-260C-1 YEAR	-40 to 125	R50E
REF5045AIDGKR.A	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	R50E
REF5045AIDGKT	Active	Production	VSSOP (DGK) 8	250 SMALL T&R	Yes	Call TI Nipdau	Level-2-260C-1 YEAR	-40 to 125	R50E
REF5045AIDGKT.A	Active	Production	VSSOP (DGK) 8	250 SMALL T&R	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	R50E
REF5045AIDR	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	REF 5045 A
REF5045AIDR.A	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	REF 5045 A
REF5045ID	Active	Production	SOIC (D) 8	75 TUBE	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	REF 5045
REF5045ID.A	Active	Production	SOIC (D) 8	75 TUBE	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	REF 5045
REF5045IDGKR	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	R50E
REF5045IDGKR.A	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	R50E
REF5045IDGKT	Active	Production	VSSOP (DGK) 8	250 SMALL T&R	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	R50E
REF5045IDGKT.A	Active	Production	VSSOP (DGK) 8	250 SMALL T&R	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	R50E
REF5045IDR	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	REF 5045
REF5045IDR.A	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	REF 5045
REF5050AID	Active	Production	SOIC (D) 8	75 TUBE	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	REF 5050 A
REF5050AID.A	Active	Production	SOIC (D) 8	75 TUBE	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	REF 5050 A
REF5050AIDGKR	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	Call TI Nipdau	Level-2-260C-1 YEAR	-40 to 125	R50F

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
REF5050AIDGKR.A	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	R50F
REF5050AIDGKRG4	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	R50F
REF5050AIDGKRG4.A	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	R50F
REF5050AIDGKT	Active	Production	VSSOP (DGK) 8	250 SMALL T&R	Yes	Call TI Nipdau	Level-2-260C-1 YEAR	-40 to 125	R50F
REF5050AIDGKT.A	Active	Production	VSSOP (DGK) 8	250 SMALL T&R	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	R50F
REF5050AIDR	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	REF 5050 A
REF5050AIDR.A	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	REF 5050 A
REF5050EIDR	Active	Production	SOIC (D) 8	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	R5050E
REF5050EIDR.A	Active	Production	SOIC (D) 8	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	R5050E
REF5050ID	Active	Production	SOIC (D) 8	75 TUBE	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	REF 5050
REF5050ID.A	Active	Production	SOIC (D) 8	75 TUBE	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	REF 5050
REF5050IDGKR	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	R50F
REF5050IDGKR.A	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	R50F
REF5050IDGKT	Active	Production	VSSOP (DGK) 8	250 SMALL T&R	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	R50F
REF5050IDGKT.A	Active	Production	VSSOP (DGK) 8	250 SMALL T&R	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	R50F
REF5050IDR	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	REF 5050
REF5050IDR.A	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	Call TI	Level-2-260C-1 YEAR	-40 to 125	REF 5050

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

(4) **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

(5) **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.


(6) **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

TAPE AND REEL INFORMATION




*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
REF5010AIDGKR	VSSOP	DGK	8	2500	330.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
REF5010AIDGKT	VSSOP	DGK	8	250	180.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
REF5010AIDR	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
REF5010AIDRG4	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
REF5010IDGKR	VSSOP	DGK	8	2500	330.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
REF5010IDGKT	VSSOP	DGK	8	250	180.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
REF5020AIDGKR	VSSOP	DGK	8	2500	330.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
REF5020AIDGKT	VSSOP	DGK	8	250	180.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
REF5020AIDR	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
REF5020IDGKR	VSSOP	DGK	8	2500	330.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
REF5020IDGKT	VSSOP	DGK	8	250	180.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
REF5020IDR	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
REF5025AIDGKR	VSSOP	DGK	8	2500	330.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
REF5025AIDGKRG4	VSSOP	DGK	8	2500	330.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
REF5025AIDGKT	VSSOP	DGK	8	250	180.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
REF5025AIDR	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
REF5025AIDR1G4	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
REF5025EIDR	SOIC	D	8	3000	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
REF5025IDGKR	VSSOP	DGK	8	2500	330.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
REF5025IDGKT	VSSOP	DGK	8	250	180.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
REF5025IDR	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
REF5030AIDGKR	VSSOP	DGK	8	2500	330.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
REF5030AIDGKRG4	VSSOP	DGK	8	2500	330.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
REF5030AIDGKT	VSSOP	DGK	8	250	180.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
REF5030AIDR	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
REF5030AIDRG4	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
REF5030EIDR	SOIC	D	8	3000	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
REF5030IDGKR	VSSOP	DGK	8	2500	330.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
REF5030IDGKT	VSSOP	DGK	8	250	180.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
REF5030IDR	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
REF5040AIDGKR	VSSOP	DGK	8	2500	330.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
REF5040AIDGKT	VSSOP	DGK	8	250	180.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
REF5040AIDGKTG4	VSSOP	DGK	8	250	180.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
REF5040AIDR	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
REF5040AIDRG4	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
REF5040EIDR	SOIC	D	8	3000	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
REF5040IDGKR	VSSOP	DGK	8	2500	330.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
REF5040IDGKT	VSSOP	DGK	8	250	180.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
REF5040IDR	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
REF5045AIDGKR	VSSOP	DGK	8	2500	330.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
REF5045AIDGKT	VSSOP	DGK	8	250	180.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
REF5045AIDR	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
REF5045IDGKR	VSSOP	DGK	8	2500	330.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
REF5045IDGKT	VSSOP	DGK	8	250	180.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
REF5045IDR	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
REF5050AIDGKR	VSSOP	DGK	8	2500	330.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
REF5050AIDGKRG4	VSSOP	DGK	8	2500	330.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
REF5050AIDGKT	VSSOP	DGK	8	250	180.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
REF5050AIDR	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
REF5050EIDR	SOIC	D	8	3000	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
REF5050IDGKR	VSSOP	DGK	8	2500	330.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
REF5050IDGKT	VSSOP	DGK	8	250	180.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
REF5050IDR	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1

TAPE AND REEL BOX DIMENSIONS




*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
REF5010AIDGKR	VSSOP	DGK	8	2500	353.0	353.0	32.0
REF5010AIDGKT	VSSOP	DGK	8	250	213.0	191.0	35.0
REF5010AIDR	SOIC	D	8	2500	353.0	353.0	32.0
REF5010AIDRG4	SOIC	D	8	2500	353.0	353.0	32.0
REF5010IDGKR	VSSOP	DGK	8	2500	353.0	353.0	32.0
REF5010IDGKT	VSSOP	DGK	8	250	213.0	191.0	35.0
REF5020AIDGKR	VSSOP	DGK	8	2500	353.0	353.0	32.0
REF5020AIDGKT	VSSOP	DGK	8	250	213.0	191.0	35.0
REF5020AIDR	SOIC	D	8	2500	353.0	353.0	32.0
REF5020IDGKR	VSSOP	DGK	8	2500	353.0	353.0	32.0
REF5020IDGKT	VSSOP	DGK	8	250	213.0	191.0	35.0
REF5020IDR	SOIC	D	8	2500	353.0	353.0	32.0
REF5025AIDGKR	VSSOP	DGK	8	2500	353.0	353.0	32.0
REF5025AIDGKRG4	VSSOP	DGK	8	2500	353.0	353.0	32.0
REF5025AIDGKT	VSSOP	DGK	8	250	213.0	191.0	35.0
REF5025AIDR	SOIC	D	8	2500	353.0	353.0	32.0
REF5025AIDR1G4	SOIC	D	8	2500	353.0	353.0	32.0
REF5025EIDR	SOIC	D	8	3000	353.0	353.0	32.0

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
REF5025IDGKR	VSSOP	DGK	8	2500	353.0	353.0	32.0
REF5025IDGKT	VSSOP	DGK	8	250	213.0	191.0	35.0
REF5025IDR	SOIC	D	8	2500	353.0	353.0	32.0
REF5030AIDGKR	VSSOP	DGK	8	2500	353.0	353.0	32.0
REF5030AIDGKRG4	VSSOP	DGK	8	2500	353.0	353.0	32.0
REF5030AIDGKT	VSSOP	DGK	8	250	213.0	191.0	35.0
REF5030AIDR	SOIC	D	8	2500	353.0	353.0	32.0
REF5030AIDRG4	SOIC	D	8	2500	353.0	353.0	32.0
REF5030EIDR	SOIC	D	8	3000	353.0	353.0	32.0
REF5030IDGKR	VSSOP	DGK	8	2500	353.0	353.0	32.0
REF5030IDGKT	VSSOP	DGK	8	250	213.0	191.0	35.0
REF5030IDR	SOIC	D	8	2500	353.0	353.0	32.0
REF5040AIDGKR	VSSOP	DGK	8	2500	353.0	353.0	32.0
REF5040AIDGKT	VSSOP	DGK	8	250	213.0	191.0	35.0
REF5040AIDGKTG4	VSSOP	DGK	8	250	213.0	191.0	35.0
REF5040AIDR	SOIC	D	8	2500	353.0	353.0	32.0
REF5040AIDRG4	SOIC	D	8	2500	353.0	353.0	32.0
REF5040EIDR	SOIC	D	8	3000	353.0	353.0	32.0
REF5040IDGKR	VSSOP	DGK	8	2500	353.0	353.0	32.0
REF5040IDGKT	VSSOP	DGK	8	250	213.0	191.0	35.0
REF5040IDR	SOIC	D	8	2500	353.0	353.0	32.0
REF5045AIDGKR	VSSOP	DGK	8	2500	353.0	353.0	32.0
REF5045AIDGKT	VSSOP	DGK	8	250	213.0	191.0	35.0
REF5045AIDR	SOIC	D	8	2500	353.0	353.0	32.0
REF5045IDGKR	VSSOP	DGK	8	2500	353.0	353.0	32.0
REF5045IDGKT	VSSOP	DGK	8	250	213.0	191.0	35.0
REF5045IDR	SOIC	D	8	2500	353.0	353.0	32.0
REF5050AIDGKR	VSSOP	DGK	8	2500	353.0	353.0	32.0
REF5050AIDGKRG4	VSSOP	DGK	8	2500	353.0	353.0	32.0
REF5050AIDGKT	VSSOP	DGK	8	250	213.0	191.0	35.0
REF5050AIDR	SOIC	D	8	2500	353.0	353.0	32.0
REF5050EIDR	SOIC	D	8	3000	353.0	353.0	32.0
REF5050IDGKR	VSSOP	DGK	8	2500	353.0	353.0	32.0
REF5050IDGKT	VSSOP	DGK	8	250	213.0	191.0	35.0
REF5050IDR	SOIC	D	8	2500	353.0	353.0	32.0

TUBE



*All dimensions are nominal

Device	Package Name	Package Type	Pins	SPQ	L (mm)	W (mm)	T (μm)	B (mm)
REF5010AID	D	SOIC	8	75	506.6	8	3940	4.32
REF5010AID.A	D	SOIC	8	75	506.6	8	3940	4.32
REF5010ID	D	SOIC	8	75	506.6	8	3940	4.32
REF5010ID.A	D	SOIC	8	75	506.6	8	3940	4.32
REF5020AID	D	SOIC	8	75	506.6	8	3940	4.32
REF5020AID.A	D	SOIC	8	75	506.6	8	3940	4.32
REF5020ID	D	SOIC	8	75	506.6	8	3940	4.32
REF5020ID.A	D	SOIC	8	75	506.6	8	3940	4.32
REF5025AID	D	SOIC	8	75	506.6	8	3940	4.32
REF5025AID.A	D	SOIC	8	75	506.6	8	3940	4.32
REF5025ID	D	SOIC	8	75	506.6	8	3940	4.32
REF5025ID.A	D	SOIC	8	75	506.6	8	3940	4.32
REF5030AID	D	SOIC	8	75	506.6	8	3940	4.32
REF5030AID.A	D	SOIC	8	75	506.6	8	3940	4.32
REF5030ID	D	SOIC	8	75	506.6	8	3940	4.32
REF5030ID.A	D	SOIC	8	75	506.6	8	3940	4.32
REF5040AID	D	SOIC	8	75	506.6	8	3940	4.32
REF5040AID.A	D	SOIC	8	75	506.6	8	3940	4.32
REF5040ID	D	SOIC	8	75	506.6	8	3940	4.32
REF5040ID.A	D	SOIC	8	75	506.6	8	3940	4.32
REF5045AID	D	SOIC	8	75	506.6	8	3940	4.32
REF5045AID.A	D	SOIC	8	75	506.6	8	3940	4.32
REF5045ID	D	SOIC	8	75	506.6	8	3940	4.32
REF5045ID.A	D	SOIC	8	75	506.6	8	3940	4.32
REF5050AID	D	SOIC	8	75	506.6	8	3940	4.32
REF5050AID.A	D	SOIC	8	75	506.6	8	3940	4.32
REF5050ID	D	SOIC	8	75	506.6	8	3940	4.32
REF5050ID.A	D	SOIC	8	75	506.6	8	3940	4.32



PACKAGE OUTLINE

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT





1. Linear dimensions are in inches [millimeters]. Dimensions in parenthesis are for reference only. Controlling dimensions are in inches. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed .006 [0.15] per side.
4. This dimension does not include interlead flash.
5. Reference JEDEC registration MS-012, variation AA.

EXAMPLE BOARD LAYOUT

D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



4214825/C 02/2019

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.


7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT




SOLDER PASTE EXAMPLE
BASED ON .005 INCH [0.125 MM] THICK STENCIL
SCALE:8X

4214825/C 02/2019

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.


DGK0008A



PACKAGE OUTLINE

VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



4214862/A 04/2023

NOTES:

PowerPAD is a trademark of Texas Instruments.


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-187.

EXAMPLE BOARD LAYOUT



DGK0008A

TM VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 15X



SOLDER MASK DETAILS

4214862/A 04/2023

NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
8. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.
9. Size of metal pad may vary due to creepage requirement.

EXAMPLE STENCIL DESIGN

DGK0008A

TM VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
SCALE: 15X

4214862/A 04/2023

NOTES: (continued)

11. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
12. Board assembly site may have different recommendations for stencil design.

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとし、TI は一切の責任を拒否します。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2025, Texas Instruments Incorporated

最終更新日：2025 年 10 月