

SN74AHCT1G04 シングル・インバータ・ゲート

1 特長

- 動作範囲: 4.5V~5.5V
- 最大 t_{pd} : 7ns (5V 時)
- 低消費電力、最大 I_{CC} 10 μ A
- 5V で $\pm 8mA$ の出力駆動能力
- 入力は TTL 電圧互換
- JESD 17 準拠で 250mA 超のラッチアップ性能

2 アプリケーション

- ノート PC
- 電子 POS
- メディカル モニタ
- モーター制御: AC 誘導モーター
- ネットワーク スイッチ
- テスト

3 概要

SN74AHCT1G04 には 1 つのゲートが搭載されています。このデバイスは、ブール関数 $Y = \bar{A}$ を実行します。

パッケージ情報

部品番号	パッケージ ⁽¹⁾	パッケージ サイズ ⁽²⁾	本体サイズ ⁽³⁾
SN74AHCT1G04	DBV (SOT-23, 5)	2.8mm × 2.8mm	2.9mm × 1.6mm
	DCK (SC-70, 5)	2.00mm × 1.25mm	2.00mm × 1.25mm

- (1) 詳細については、[セクション 11](#) を参照してください。
- (2) パッケージ サイズ (長さ×幅) は公称値で、該当する場合はピンも含まれます。
- (3) 本体サイズ (長さ×幅) は公称値であり、ピンは含まれません。



概略回路図



このリソースの元の言語は英語です。翻訳は概要を便宜的に提供するもので、自動化ツール（機械翻訳）を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。


English Data Sheet: [SCLS319](#)

目次

1 特長.....	1	7.3 機能説明.....	8
2 アプリケーション.....	1	7.4 デバイスの機能モード.....	8
3 概要.....	1	8 アプリケーションと実装.....	9
4 ピン構成および機能.....	3	8.1 アプリケーション情報.....	9
5 仕様.....	4	8.2 代表的なアプリケーション.....	9
5.1 絶対最大定格.....	4	8.3 電源に関する推奨事項.....	10
5.2 ESD 定格.....	4	8.4 レイアウト.....	10
5.3 推奨動作条件.....	4	9 デバイスおよびドキュメントのサポート.....	12
5.4 熱に関する情報.....	5	9.1 ドキュメントのサポート.....	12
5.5 電気的特性.....	5	9.2 ドキュメントの更新通知を受け取る方法.....	12
5.6 スイッチング特性.....	5	9.3 サポート・リソース.....	12
5.7 動作特性.....	6	9.4 商標.....	12
5.8 代表的特性.....	6	9.5 静電気放電に関する注意事項.....	12
6 パラメータ測定情報.....	7	9.6 用語集.....	12
7 詳細説明.....	8	10 改訂履歴.....	12
7.1 概要.....	8	11 メカニカル、パッケージ、および注文情報.....	13
7.2 機能ブロック図.....	8		

4 ピン構成および機能

DBV OR DCK PACKAGE
(TOP VIEW)



NC – No internal connection

表 4-1. ピンの機能

ピン		種類 ⁽¹⁾	説明
番号	名称		
1	NC	—	非接続
2	A	I	入力 A
3	GND	—	グランド ピン
4	Y	O	出力 Y
5	V _{CC}	—	パワー ピン

(1) 信号タイプ:I = 入力、O = 出力、I/O = 入力または出力

5 仕様

5.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り) ⁽¹⁾

		最小値	最大値	単位
V_{CC}	電源電圧範囲	-0.5	7	V
V_I ⁽²⁾	入力電圧範囲	-0.5	7	V
V_O ⁽²⁾	出力電圧範囲	-0.5	$V_{CC} + 0.5$	V
I_{IK}	入力クランプ電流	$V_I < 0$	-20	mA
I_{OK}	出力クランプ電流	$V_O < 0$ または $V_O > V_{CC}$	± 20	mA
I_O	連続出力電流	$V_O = 0 \sim V_{CC}$	± 25	mA
V_{CC} または GND を通過する連続電流			± 50	mA
T_{stg}	保管温度範囲	-65	150	°C

- (1) 絶対最大定格を上回るストレスが加わった場合、デバイスに永続的な損傷が発生する可能性があります。これらはあくまでもストレス評価であり、このデータシートの「セクション 5.3」に示された値と等しい、またはそれを超える条件で本製品が正常に動作することを暗黙的に示すものではありません。絶対最大定格の状態が長時間続くと、デバイスの信頼性に影響を与える可能性があります。
- (2) 入力と出力の電流定格を順守しても、入力と出力の電圧定格を超えることがあります。

5.2 ESD 定格

		値	単位
$V_{(ESD)}$	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 に準拠、すべてのピン ⁽¹⁾	± 1500	V
	デバイス帶電モデル (CDM)、JEDEC 仕様 JESD22-C101 に準拠、すべてのピン ⁽²⁾	± 1000	

- (1) JEDEC のドキュメント JEP155 に、500V HBM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。
- (2) JEDEC のドキュメント JEP157 に、250V CDM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。

5.3 推奨動作条件

自由気流での動作温度範囲内 (特に記述のない限り) ⁽¹⁾

		最小値 ⁽¹⁾	最大値	単位
V_{CC}	電源電圧	4.5	5.5	V
V_{IH}	High レベル入力電圧	2		V
V_{IL}	Low レベル入力電圧		0.8	V
V_I	入力電圧	0	5.5	V
V_O	出力電圧	0	V_{CC}	V
I_{OH}	High レベル出力電流		-8	mA
I_{OL}	Low レベル出力電流		8	mA
$\Delta t/\Delta v$	入力遷移の立ち上がりまたは立ち下がりレート		20	ns/V
T_A	自由空気での動作温度	-40	125	°C

- (1) デバイスが適切に動作するように、デバイスの未使用の入力はすべて、 V_{CC} または GND に固定する必要があります。テキサス・インスツルメンツのアプリケーションレポート『遅延またはフローティング状態の CMOS 入力による影響』(SCBA004) を参照してください。

5.4 热に関する情報

热評価基準 ⁽¹⁾		SN74AHCT1G04		単位
		DBV	DCK	
		5 ピン		
$R_{\theta JA}$	接合部から周囲への熱抵抗	278	289.2	°C/W
$R_{\theta JC(\text{top})}$	接合部からケース(上面)への熱抵抗	180.5	205.8	
$R_{\theta JB}$	接合部から基板への熱抵抗	184.4	176.2	
Ψ_{JT}	接合部から上面への特性パラメータ	115.4	117.6	
Ψ_{JB}	接合部から基板への特性パラメータ	183.4	175.1	
$R_{\theta JC(\text{bot})}$	接合部からケース(底面)への熱抵抗	該当なし	該当なし	

(1) 従来および新しい熱評価基準の詳細については、『IC パッケージの熱評価基準』アプリケーションレポート (SPRA953) を参照してください。

5.5 電気的特性

自由気流での動作温度範囲内(特に記述のない限り)

パラメータ	テスト条件	V_{CC}	$T_A = 25^\circ C$			$-40^\circ C \sim 85^\circ C$		$-40^\circ C \sim 125^\circ C$		単位
			最小値	標準値	最大値	最小値	最大値	最小値	最大値	
V_{OH} High レベル出力電圧	$I_{OH} = -50\mu A$	4.5V	4.4	4.5		4.4		4.4		V
	$I_{OH} = -8mA$		3.94			3.8		3.8		
V_{OL} Low レベル出力電圧	$I_{OL} = 50\mu A$	4.5V		0.1		0.1		0.1		V
	$I_{OL} = 8mA$			0.36		0.44		0.44		
I_I 入力リーグ電流	$V_I = 5.5 V$ または GND	0V ~ 5.5V		±0.1		±1		±1		μA
I_{CC} 電源電流	$V_I = V_{CC}$ または $I_O = 0$ GND、	5.5V		1		10		10		μA
ΔI_{CC} ⁽¹⁾ 電源電流の変化	入力の 1 つは 3.4V、 その他の入力は V_{CC} または GND	5.5V		1.35		1.5		1.5		mA
C_i 入力容量	$V_I = V_{CC}$ または GND	5V		4		10		10		pF

(1) これは、0V や V_{CC} ではなく、規定された TTL 電圧レベルのいずれかにおける各入力の電源電流の増加量です。

5.6 スイッチング特性

自由気流での推奨動作温度範囲内、 $V_{CC} = 5V \pm 0.5V$ (特に記述のない限り)([負荷回路および電圧波形](#)を参照)

パラメータ	始点 (入力)	終点 (出力)	出力 容量	$T_A = 25^\circ C$		$-40^\circ C \sim 85^\circ C$		$-40^\circ C \sim 125^\circ C$		単位
				標準値	最大値	最小値	最大値	最小値	最大値	
t_{PLH}	A または B	Y	$C_L = 15pF$	4.7		1	7.5	1	8	ns
				4.7		1	7.5	1	8	
t_{PHL}	A または B	Y	$C_L = 50pF$	5.5		1	8.5	1	9	ns
				5.5		1	8.5	1	9	

5.7 動作特性

$V_{CC} = 5V$, $T_A = 25^\circ\text{C}$

パラメータ	テスト条件	標準値	単位
C_{pd} 電力散逸容量	無負荷 $f = 1\text{MHz}$	14	pF

5.8 代表的特性





図 5-1. TPD と温度との関係

6 パラメータ測定情報



- C_L にはプローブと治具の容量が含まれます。
- 波形 1 は、出力が Low になるような内部条件を持つ出力についてのものです。ただし、出力制御によってディスエーブルされている場合は除きます。
- 波形 2 は、出力が High になるような内部条件を持つ出力についてのものです。ただし、出力制御によってディスエーブルされている場合は除きます。
- すべての入力パルスは、以下の特性を持つジネレータによって供給されます。PRR $\leq 1\text{MHz}$, $Z_O = 50\Omega$, $t_r \leq 3\text{ ns}$, $t_f \leq 3\text{ ns}$ 。
- 出力は一度に 1 つずつ測定され、測定するたびに入力が 1 回遷移します。
- すべてのパラメータと波形が、すべてのデバイスに適用できるわけではありません。

図 6-1. 負荷回路および電圧波形

7 詳細説明

7.1 概要

SN74AHCT1G04 デバイスは、1 個のインバータを内蔵しています。このデバイスは、3.3V から 5V への昇圧変換を可能にする TTL 入力レベルを備えています。

7.2 機能ブロック図



図 7-1. 論理図 (正論理)

7.3 機能説明

- V_{CC} は 5V に最適化
- 3.3V~5V の昇圧変換を許可
 - 入力は 2V の V_{IH} レベルに対応
- 低エッジレートにより出力リンギングを最小化
- 入力は TTL 電圧互換

7.4 デバイスの機能モード

表 7-1. 機能表

入力 ⁽¹⁾ A	出力 ⁽²⁾ Y
H	L
L	H

(1) H = High 電圧レベル、L = Low 電圧レベル、X = ドント ケア

(2) H = High に駆動、L = Low に駆動、Z = 高インピーダンス状態

8 アプリケーションと実装

注

以下のアプリケーション情報は、TI の製品仕様に含まれるものではなく、TI ではその正確性または完全性を保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

8.1 アプリケーション情報

SN74AHCT1G04 は、出力リンギングが懸念される多くの反転型アプリケーションで使用できる、低駆動の CMOS デバイスです。低駆動および低速エッジ レートにより、出力のオーバーシュートとアンダーシュートが最小限に抑えられます。入力スイッチング レベルを下げることで、 $V_{IL} = 0.8V$ および $V_{IH} = 2V$ の TTL 入力に対応しています。この機能は 3.3V から 5V への変換に理想的です。このタイプの変換を、図 8-2 に示します。

8.2 代表的なアプリケーション




図 8-1. 代表的なアプリケーション回路図

8.2.1 設計要件

このデバイスは CMOS 技術を採用しており、平衡型出力ドライバを備えています。上限値を超える電流が流れる可能性があるため、バスが競合しないように注意が必要です。また、大きな駆動能力で軽負荷を駆動することでも高速なエッジが生じるため、配線と負荷の条件を検討してリンギングを防止してください。

8.2.2 詳細な設計手順

1. 推奨入力条件

- 立ち上がり時間と立ち下がり時間の仕様については、セクション 5.3 の表の $\Delta t/\Delta V$ を参照してください。
- 規定された High および Low レベルについては、セクション 5.3 の表の V_{IH} および V_{IL} を参照してください。
- 入力は過電圧許容で、任意の有効な V_{CC} において最大 5.5V に対応できます。

2. 推奨出力条件

- 負荷電流は、出力あたりの 25mA および部品の合計 50mA を超えないようにする必要があります。
- 出力は、 V_{CC} を超えてプルされないようにしてください。

8.2.3 アプリケーション曲線




図 8-2. 3.3V から 5V への変換

8.3 電源に関する推奨事項

電源には、「[セクション 5.3](#)」に記載された電源電圧定格の最小値と最大値の間の任意の電圧を使用できます。

電源の障害を防止するため、各 V_{CC} ピンに適切なバイパスコンデンサを配置する必要があります。単一電源のデバイスには、 $0.1\mu F$ を推奨します。 V_{CC} ピンが複数ある場合、各電源ピンに対して $0.01\mu F$ または $0.022\mu F$ を推奨します。複数のバイパスコンデンサを並列に配置して、異なる周波数のノイズを除去することが許容されます。一般的に、 $0.1\mu F$ と $1\mu F$ のコンデンサを並列に使用します。最良の結果を得るため、バイパスコンデンサは電源ピンのできるだけ近くに配置してください。

8.4 レイアウト

8.4.1 レイアウト例




図 8-3. シグナルインテグリティ向上のためのサンプルパターンのコーナー




図 8-4. TSSOP や類似のパッケージに対応するバイパス コンデンサの配置例




図 8-5. WQFN や類似のパッケージに対応するバイパス コンデンサの配置例




図 8-6. SOT、SC70、および類似のパッケージに対応するバイパス コンデンサの配置例




図 8-7. シグナル インテグリティ向上のためのダンピング抵抗の配置例

8.4.2 レイアウトのガイドライン

- バイパスコンデンサの配置
 - デバイスの正電源端子の近くに配置
 - 電気的に短いグランド帰還パスを提供
 - インピーダンスを最小化するため、広いパターンを使用
 - 可能な場合はいつでも、ボードの同じ側にデバイス、コンデンサ、パターンを配置
- 信号トレースの形状
 - 8mil~12mil のトレース幅
 - 伝送ラインの影響を最小化する 12cm 未満の長さ
 - 信号トレースの 90° のコーナーは避ける
 - 信号トレースの下に、途切れのないグランドプレーンを使用
 - 信号トレース周辺の領域をグランドでフラッド フィル
 - 平行配線は、3 倍以上の誘電体厚で分離する必要があります
 - 12cm を超えるパターン用
 - インピーダンス制御トレースを使用
 - 出力の近くに直列ダンピング抵抗を使用して、ソース終端
 - 分岐を回避。個別に分岐が必要なバッファ信号

9 デバイスおよびドキュメントのサポート

9.1 ドキュメントのサポート

9.1.1 関連資料

関連資料については、以下を参照してください。

- テキサス・インスツルメンツ、『CMOS の消費電力と Cpd の計算』アプリケーション ノート
- テキサス・インスツルメンツ、『ロジック設計』アプリケーション ノート
- テキサス・インスツルメンツ、『標準リニアおよびロジック (SLL) パッケージおよびデバイスの熱特性』アプリケーション ノート
- テキサス・インスツルメンツ、『低速またはフローティング CMOS 入力の影響』アプリケーション ノート

9.2 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

9.3 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計で必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの使用条件を参照してください。

9.4 商標

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

9.5 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことをお勧めします。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

9.6 用語集

テキサス・インスツルメンツ用語集 この用語集には、用語や略語の一覧および定義が記載されています。

10 改訂履歴

Changes from Revision S (June 2025) to Revision T (July 2025)	Page
• レイアウト ガイドラインを更新.....	10
• レイアウト例を更新.....	10

Changes from Revision R (February 2024) to Revision S (June 2025)	Page
• レイアウト ガイドラインを更新.....	10
• レイアウト例を更新.....	10

Changes from Revision Q (October 2023) to Revision R (February 2024)	Page
• DBV パッケージの熱特性値を $R_{\theta JA} = 208.2$ から 278、 $R_{\theta JC}(\text{top}) = 76.1$ から 180.5、 $R_{\theta JB} = 52.5$ から 184.4、 $\Psi_{JT} = 4$ から 115.4、 $\Psi_{JB} = 51.8$ から 183.4、 $R_{\theta JC}(\text{bot}) = \text{N/A}$ に更新 (値はすべて °C/W).....	5

Changes from Revision P (December 2014) to Revision Q (October 2023)	Page
• ドキュメント全体にわたって表、図、相互参照の採番方法を更新.....	1
• DCK パッケージの熱特性値を $R_{\theta JA} = 287.6$ から 289.2、 $R_{\theta JC}(\text{top}) = 97.7$ から 205.8、 $R_{\theta JB} = 65$ から 176.2、 $\Psi_{JT} = 2$ から 117.6、 $\Psi_{JB} = 64.2$ から 175.1、 $R_{\theta JC}(\text{bot}) = \text{N/A}$ に更新 (値はすべて °C/W).....	5

11 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ（データシートを含みます）、設計リソース（リファレンス デザインを含みます）、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または ti.com やかかる テキサス・インスツルメンツ製品の関連資料などのいづれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

Copyright © 2025, Texas Instruments Incorporated

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
74AHCT1G04DBVRE4	Active	Production	SOT-23 (DBV) 5	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	B04G
74AHCT1G04DBVRG4	Active	Production	SOT-23 (DBV) 5	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	B04G
74AHCT1G04DBVRG4.A	Active	Production	SOT-23 (DBV) 5	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	B04G
74AHCT1G04DBVTG4	Active	Production	SOT-23 (DBV) 5	250 SMALL T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	B04G
74AHCT1G04DBVTG4.A	Active	Production	SOT-23 (DBV) 5	250 SMALL T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	B04G
74AHCT1G04DCKRE4	Active	Production	SC70 (DCK) 5	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	BC3
74AHCT1G04DCKRG4	Active	Production	SC70 (DCK) 5	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	BC3
74AHCT1G04DCKRG4.A	Active	Production	SC70 (DCK) 5	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	BC3
74AHCT1G04DCKTG4	Obsolete	Production	SC70 (DCK) 5	-	-	Call TI	Call TI	-40 to 125	BC3
SN74AHCT1G04DBVR	Active	Production	SOT-23 (DBV) 5	3000 LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	(38VH, 3C7F, B043, B04G, B04J, B04L, B04S)
SN74AHCT1G04DBVR.A	Active	Production	SOT-23 (DBV) 5	3000 LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	(38VH, 3C7F, B043, B04G, B04J, B04L, B04S)
SN74AHCT1G04DBVT	Obsolete	Production	SOT-23 (DBV) 5	-	-	Call TI	Call TI	-40 to 125	(B043, B04G, B04J, B04S)
SN74AHCT1G04DCKR	Active	Production	SC70 (DCK) 5	3000 LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	(1QS, BC3, BCG, BCJ, BCL, BCS)
SN74AHCT1G04DCKR.A	Active	Production	SC70 (DCK) 5	3000 LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	(1QS, BC3, BCG, BCJ, BCL, BCS)
SN74AHCT1G04DCKT	Obsolete	Production	SC70 (DCK) 5	-	-	Call TI	Call TI	-40 to 125	(BC3, BCG, BCJ, BC S)

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.



OTHER QUALIFIED VERSIONS OF SN74AHCT1G04 :

- Automotive : [SN74AHCT1G04-Q1](#)

NOTE: Qualified Version Definitions:


- Automotive - Q100 devices qualified for high-reliability automotive applications targeting zero defects

TAPE AND REEL INFORMATION




A0	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
74AHCT1G04DBVRG4	SOT-23	DBV	5	3000	178.0	9.0	3.23	3.17	1.37	4.0	8.0	Q3
74AHCT1G04DBVTG4	SOT-23	DBV	5	250	178.0	9.0	3.23	3.17	1.37	4.0	8.0	Q3
74AHCT1G04DCKRG4	SC70	DCK	5	3000	178.0	9.2	2.4	2.4	1.22	4.0	8.0	Q3
SN74AHCT1G04DBVR	SOT-23	DBV	5	3000	178.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
SN74AHCT1G04DCKR	SC70	DCK	5	3000	180.0	8.4	2.3	2.5	1.2	4.0	8.0	Q3

TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
74AHCT1G04DBVRG4	SOT-23	DBV	5	3000	180.0	180.0	18.0
74AHCT1G04DBVTG4	SOT-23	DBV	5	250	180.0	180.0	18.0
74AHCT1G04DCKRG4	SC70	DCK	5	3000	180.0	180.0	18.0
SN74AHCT1G04DBVR	SOT-23	DBV	5	3000	208.0	191.0	35.0
SN74AHCT1G04DCKR	SC70	DCK	5	3000	210.0	185.0	35.0


PACKAGE OUTLINE

DBV0005A



SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



4214839/K 08/2024

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
 2. This drawing is subject to change without notice.
 3. Reference JEDEC MO-178.
 4. Body dimensions do not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.25 mm per side.
 5. Support pin may differ or may not be present.

EXAMPLE BOARD LAYOUT


DBV0005A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:15X



SOLDER MASK DETAILS

4214839/K 08/2024

NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DBV0005A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:15X

4214839/K 08/2024

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.


PACKAGE OUTLINE

DCK0005A



SOT - 1.1 max height

SMALL OUTLINE TRANSISTOR



4214834/G 11/2024

NOTES:



1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
 2. This drawing is subject to change without notice.
 3. Reference JEDEC MO-203.
 4. Support pin may differ or may not be present.
 5. Lead width does not comply with JEDEC.
 6. Body dimensions do not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.25mm per side

EXAMPLE BOARD LAYOUT

DCK0005A

SOT - 1.1 max height

SMALL OUTLINE TRANSISTOR



4214834/G 11/2024

NOTES: (continued)


7. Publication IPC-7351 may have alternate designs.
8. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DCK0005A

SOT - 1.1 max height

SMALL OUTLINE TRANSISTOR



SOLDER PASTE EXAMPLE
BASED ON 0.125 THICK STENCIL
SCALE:18X

4214834/G 11/2024

NOTES: (continued)

9. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
10. Board assembly site may have different recommendations for stencil design.

重要なお知らせと免責事項

TIは、技術データと信頼性データ(データシートを含みます)、設計リソース(リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したもので、(1)お客様のアプリケーションに適した TI 製品の選定、(2)お客様のアプリケーションの設計、検証、試験、(3)お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2025, Texas Instruments Incorporated

最終更新日：2025 年 10 月