

BQ32000 リアルタイム クロック (RTC)

1 特長

- バックアップ電源への自動切り替え
- I²C インターフェイスによる最高 400kHz のシリアル クロックのサポート
- 32.768kHz の水晶振動子を使用し、-63ppm ~ +126ppm の調整が可能
- 発振器障害検出機能を内蔵
- 8 ピン SOIC パッケージ
- -40°C ~ 125°C の動作時周囲温度範囲

2 アプリケーション

- 一般コンシューマ エレクトロニクス

3 説明


BQ32000 デバイスは、業界標準のリアルタイム クロックの互換代替品です。

BQ32000 には、トリクル充電器を内蔵した自動バックアップ電源が搭載されています。バックアップ電源には、コンデンサまたは非充電式バッテリーを使用できます。BQ32000 は、-63ppm ~ +126ppm の範囲でプログラム可能な較正調整を備えています。BQ32000 のレジスタには、RTC 発振器のステータスを示す OF (発振器障害) フラグと、ホスト プロセッサが発振器をディセーブルにできるストップ ビットが含まれています。時間レジスタは通常 1 秒に 1 回更新され、時間管理のグリッチを防ぐため、すべてのレジスタが同時に更新されます。BQ32000 には、うるう年自動調整機能が搭載されています。

製品情報 (1)

部品番号	パッケージ	パッケージ サイズ ⁽²⁾
BQ32000	SOIC (8)	4.90mm × 3.91mm

- (1) 利用可能なすべてのパッケージについては、データシートの末尾にある注文情報を参照してください。
- (2) パッケージ サイズ (長さ × 幅) は公称値であり、該当する場合はピンも含まれます。



概略回路図



目次

1 特長	1	6.3 機能説明	7
2 アプリケーション	1	6.4 デバイスの機能モード	10
3 説明	1	6.5 プログラミング	10
4 ピン構成および機能	3	7 レジスタ マップ	12
ピンの機能.....	3	7.1 バックアップ モード後の I ² C 読み取り.....	12
5 仕様	4	7.2 通常レジスタの説明.....	12
5.1 絶対最大定格 ⁽¹⁾	4	7.3 特殊機能レジスタ.....	19
5.2 ESD 定格.....	4	8 アプリケーションと実装	22
5.3 推奨動作条件.....	4	8.1 使用上の注意.....	22
5.4 熱に関する情報.....	4	8.2 代表的なアプリケーション.....	22
5.5 電気的特性.....	5	8.3 レイアウト.....	26
5.6 I ² C のタイミング要件.....	5	9 デバイスおよびドキュメントのサポート	28
5.7 代表的特性.....	6	9.1 デバイス サポート.....	28
6 詳細説明	7	9.2 コミュニティリソース.....	28
6.1 概要.....	7	9.3 商標.....	28
6.2 機能ブロック図.....	7	10 改訂履歴	28

4 ピン構成および機能




図 4-1. D パッケージ 8 ピン SOIC 上面図

ピンの機能

ピン		I/O	説明
名称	番号		
電源およびグランド			
GND	4	-	グランド
V _{BACK}	3	-	バックアップ デバイスの電源
V _{CC}	8	-	メイン デバイスの電源
シリアル インターフェイス			
SCL	6	I	I ² C シリアル インターフェイス クロック
SDA	5	I/O	I ² C シリアル データ
割り込み			
IRQ	7	O	設定可能な割り込み出力。オープンドレイン出力。
発振器			
OSCI	1	-	発振器入力
OSCO	2	-	発振器出力

5 仕様

5.1 絶対最大定格 ⁽¹⁾

自由気流での動作温度範囲内 (特に記述のない限り)

		最小値	最大値	単位
入力電圧、 V_{IN}	V_{CC} から GND	-0.3	4	V
	その他のすべてのピンは GND へ	-0.3	$V_{CC} + 0.3$	V
動作時の接合部温度、 T_J		-40	150	°C
保管温度、 T_{stg}		-60	150	°C

- (1) 「絶対最大定格」外での操作は、デバイスに恒久的な損傷を引き起こす可能性があります。「絶対最大定格」は、これらの条件において、または「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを暗に示すものではありません。「絶対最大定格」の範囲内であっても「推奨動作条件」の範囲外で使用情况、デバイスは完全に機能するとは限らず、このことがデバイスの信頼性、機能、性能に影響を及ぼし、デバイスの寿命を縮める可能性があります。

5.2 ESD 定格

		値	単位
$V_{(ESD)}$ 静電放電	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 に準拠、すべてのピン ⁽¹⁾	2000	V
	デバイス帯電モデル (CDM)、JEDEC 仕様 JESD22-C101 に準拠、すべてのピン ⁽²⁾	500	

- (1) JEDEC ドキュメント JEP155 には、500V HBM であれば標準的な ESD 管理プロセスにより安全な製造が可能であると記載されています。
(2) JEDEC ドキュメント JEP157 には、250V CDM であれば標準的な ESD 管理プロセスにより安全な製造が可能であると記載されています。

5.3 推奨動作条件

		最小値	公称値	最大値	単位
V_{CC}	電源電圧 (V_{CC} から GND へ)	3		3.6	V
T_A	自由空気での動作温度	-40		125	°C
f_o	水晶振動子の共振周波数		32.768		kHz
R_S	水晶振動子の直列抵抗			70	kΩ
C_L	水晶振動子の負荷容量 #unique_11/unique_11_Connect_42_GUID-C58B930C-DF53-49A6-B349-D6A078C861AF	10.8	12	13.2	pF

- (1) C_L が 12pF の場合、外部負荷コンデンサを使用しないでください。

5.4 熱に関する情報

自由気流での動作温度範囲内 (特に記述のない限り)

熱評価基準 ⁽¹⁾		BQ32000	単位
		D (SOIC)	
		8 ピン	
$R_{\theta JA}$	接合部から周囲への熱抵抗	114.8	°C/W
$R_{\theta JC(top)}$	接合部からケース (上面) への熱抵抗	59.1	°C/W
$R_{\theta JB}$	接合部から基板への熱抵抗	55.5	°C/W
Ψ_{JT}	接合部から上面への特性パラメータ	11.9	°C/W
Ψ_{JT}	接合部から基板への特性パラメータ	55	°C/W

- (1) 従来および最新の熱測定基準の詳細については、『半導体および IC パッケージの熱評価基準』アプリケーション レポート、[SPRA953](#) を参照してください。

5.5 電気的特性

自由気流での動作温度範囲内 (特に記述のない限り)


パラメータ	テスト条件	最小値	標準値	最大値	単位
電源					
I_{CC} V_{CC} の電源電流			100		μA
V_{BACK} バックアップ電源電圧	動作	1.4		V_{CC}	V
	スイッチオーバー	2.0		V_{CC}	
I_{BACK} バックアップ電源電流	V_{CC} にパルスが必要 ⁽¹⁾ 、 $V_{BACK} = 3V$ 、発振器オン、 $T_A = 25^\circ C$		1.2	1.5	μA
ロジックレベル入力					
V_{IL} 入力 Low 電圧				$0.3V_{CC}$	V
V_{IH} 入力 High 電圧		$0.7V_{CC}$			V
I_{IN} 入力電流	$0V \leq V_{IN} \leq V_{CC}$	-1		1	μA
ロジックレベル出力					
V_{OL} 出力 LOW 電圧	$I_{OL} = 3mA$			0.4	V
I_L リーク電流		-1		1	μA
リアルタイム クロックの特性					
事前キャリブレーションの精度	$V_{CC} = 3.3V$ 、 $V_{BACK} = 3V$ 、発振器オン、 $T_A = 25^\circ C$		$\pm 35^{(2)}$		ppm

- (1) V_{CC} にパルスを発行した後に測定される電流。パルス振幅 $0V_{CC}$ 、パルス幅は最小 1ms。
 (2) 標準精度は、リファレンス ボード設計と KDS DMX-26s 表面実装 32.768kHz 水晶振動子を使用して測定しています。基板設計と水晶振動子部分のパラツキにより、標準精度は異なります。

5.6 I²C のタイミング要件

		標準モード		高速モード		単位
		最小値	最大値	最小値	最大値	
f_{scl}	I ² C クロック周波数	0	100	0	400	kHz
t_{sch}	I ² C クロックの High 時間	4		0.6		μs
t_{scl}	I ² C クロックの Low 時間	4.7		1.3		μs
t_{sp}	I ² C スパイク時間	0	50	0	50	ns
t_{sds}	I ² C シリアル データ セットアップ時間	250		100		ns
t_{sdh}	I ² C シリアル データ ホールド時間	0		0		ns
t_{icr}	I ² C 入力の立ち上がり時間		1000	$20 + 0.1C_b^{(1)}$	300	ns
t_{icf}	I ² C 入力の立ち下がり時間		300	$20 + 0.1C_b^{(1)}$	300	ns
t_{ocf}	I ² C 出力の立ち下がり時間		300	$20 + 0.1C_b^{(1)}$	300	μs
t_{buf}	I ² C バス解放時間	4.7		1.3		μs
t_{sts}	I ² C 開始セットアップ時間	4.7		0.6		μs
t_{sth}	I ² C 開始ホールド時間	4		0.6		μs
t_{sps}	I ² C 停止セットアップ時間	4		0.6		μs
$t_{vd(data)}$	有効データ時間 (SCL Low から SDA 有効まで)		1		1	μs
$t_{vd(ack)}$	ACK の有効データ時間 (SCL Low から SDA Low までの ACK 信号)		1		1	μs

- (1) $C_b = 1$ 本のバスラインの合計容量 (pF 単位)

図 5-1. I²C のタイミング図

5.7 代表的特性




図 5-2. 消費電流とバックアップ電源電圧との関係





図 5-3. 消費電流とバックアップ電源電圧との関係

6 詳細説明

6.1 概要

BQ32000 はリアルタイム クロックであり、トリクル充電器を内蔵した自動バックアップ電源を搭載しています。

6.2 機能ブロック図




すべてのプルアップ抵抗は、V_{CC} に接続し、バックアップ電源動作中にプルアップが適用されないようにする必要があります。

6.3 機能説明

6.3.1 $\overline{\text{IRQ}}$ 機能

BQ32000 の $\overline{\text{IRQ}}$ ピンは、汎用出力または周波数テスト出力として機能します。 $\overline{\text{IRQ}}$ の機能は、FT、FTF、OUT ビットを設定することにより、デバイス レジスタ空間で構成できます。最初のパワー サイクルでは、OUT ビットが 1 に設定され、FTF ビットと FT ビットが 0 に設定されます。その後のパワーアップで、バックアップ電源が存在する場合、OUT ビットは変更されず、FTF ビットと FT ビットは 0 に設定されます。バックアップ電源で動作している場合は、 $\overline{\text{IRQ}}$ ピンの機能を使用しません。バックアップ電源で動作しているときに $\overline{\text{IRQ}}$ が動作しないよう、 $\overline{\text{IRQ}}$ プルアップ抵抗を V_{CC} に接続する必要があります。 $\overline{\text{IRQ}}$ が 1Hz を出力するように構成されている場合、キャリブレーション ロジックの影響は通常観測されません。キャリブレーション ロジックは、1Hz クロックの幅を定期的に調整することで機能します。キャリブレーションの効果は、キャリブレーションの符号に応じて 8 分または 16 分ごとにのみ確認できます。

図 6-1. $\overline{\text{IRQ}}$ ピンの機能図表 6-1. $\overline{\text{IRQ}}$ 機能

FT	OUT	FTF	$\overline{\text{IRQ}}$ の状態
1	X	1	1Hz
1	X	0	512Hz
0	1	X	1
0	0	X	0

キャリブレーションの手順

SF KEY 1 レジスタおよび SF KEY 2 レジスタを使用して、メイン特殊機能レジスタ (SFR) へのアクセスを有効にします。SFR へのアクセスは、特殊機能キーが SF KEY 1 と SF KEY 2 に順次書き込まれた後にのみ許可されます。SFR への書き込みを行う前に、SF KEY 1、SF KEY 2 の順番で、SF キーを各 SF キー レジスタに書き込む必要があります。

レジスタ 0x20 (SF KEY 1) に 0x5E を書き込みます。

レジスタ 0x21 (SF KEY 2) に 0xC7 を書き込みます。

レジスタ 0x22 (SFR) に 0x01 を書き込み、1Hz のキャリブレーション出力を設定します。

これにより、プログラム可能なキャリブレーション機能を構成できます

6.3.2 V_{BACK} スイッチオーバー

BQ32000 には内部スイッチオーバー回路があり、メイン電源ピンの電圧の V_{CC} がスレッショルド下限を下回ったときに、メイン電源からバックアップ電源に切り替わります。 V_{BACK} スイッチオーバー回路は、オンチップ バンドギャップ リファレンスから生成された内部リファレンス電圧 V_{REF} を使用します。 V_{REF} は約 2.8V です。 V_{CC} が V_{BACK} または V_{REF} のいずれか低い方を下回ると、デバイスは V_{BACK} 電源に切り替わります。同様に、 V_{CC} が V_{BACK} または V_{REF} のいずれか高い方を上回ると、デバイスは V_{CC} 電源に切り替わります。

RTC がメイン電源からバックアップ電源に切り替わると、一部のレジスタがデフォルト値にリセットされます。バックアップ電源への切り替えによって影響を受けるレジスタビットについては、レジスタの定義を参照してください (影響を受けるビットには「Cycle」のリセット値 (1/0) が示され、バックアップ電源への切り替えによって変化しないビットには「UC」と記載されています)。

RTC がバックアップ電源からメイン電源に切り替わった後、時刻保持レジスタが更新されるまでに最大 1 秒を要することがあります。




図 6-2. スイッチオーバー図

6.3.3 トリクル充電

BQ32000 には、スーパー コンデンサ使用時にバックアップ電源の充電を維持するためにトリクル充電回路が搭載されています。トリクル充電回路は、レジスタ領域の TCHE[3:0]、TCH2、および TCFE ビットを設定することで個別に制御できる 3 つのスイッチを直列に接続して構成されています。

トリクル充電スイッチを閉じて V_{CC} からバックアップ電源への充電を有効にするには、TCHE[3:0] に 0x5h、TCH2 に 1 を書き込む必要があります。また、TCFE を 1 に設定すると、内部ダイオードをバイパスし、バックアップ電源の充電電圧を昇圧することもできます。デバイスの初回電源投入時、およびメイン電源からバックアップ電源に切り替わるたびに、すべてのトリクル充電スイッチが開きます。トリクル充電回路はスーパー コンデンサと組み合わせて使用することを想定していますが、特定の条件下では、BQ32000 を再充電可能バッテリーと組み合わせて使用することができます。トリクル充電を有効にするときは、充電式バッテリーを過充電しないように注意する必要があります。トリクル充電を有効にする際は、充電式バッテリーまたはスーパー コンデンサに固有の充電ガイドラインをすべて遵守してください。




図 6-3. トリクル充電スイッチの機能図

6.4 デバイスの機能モード

デバイスがメイン電源からバックアップ電源に切り替わる時、時間保持レジスタ [0 ~ 9] に I2C からアクセスできません。時間保持レジスタへのアクセスは、 $V_{CC} > V_{ref}$ のときのみ行われます。

時間保持レジスタは、デバイスがバックアップ電源からメイン電源に切り替わった後、更新に最大 1 秒を要することがあります。

6.5 プログラミング

6.5.1 I²C シリアルインターフェイス

I²C インターフェイスを使用すると、マイコンにより RTC を制御して監視できます。I²C は、Philips Semiconductor が開発した 2 線式シリアル インターフェイスです (2000 年 1 月の I²C バス仕様バージョン 2.1 を参照)。

バスは、オフチップのプルアップ抵抗を備えたデータライン (SDA) とクロックライン (SCL) で構成されています。バスがアイドルのときは、SDA ラインと SCL ラインの両方が High にプルされます。

通常はマイコンまたはデジタル信号プロセッサであるリーダー デバイスがバスを制御します。リーダー デバイスは、SCL 信号とデバイス アドレスを生成する役割を担っています。リーダーは、データ転送の START と STOP を示す特定の条件も生成します。

フォロワー デバイスは、リーダー デバイスの制御下でバス上のデータを受信したり送信したりします。このデバイスはフォロワー デバイスとしてのみ動作します。

I²C 通信は、SCL を High に保持した状態で SDA I/O を High から Low に遷移させる START 条件を送信するリーダーによって開始されます。START 条件の後、デバイスのアドレス バイトが送信されます。データ方向ビット ($R/\overline{W}$) を含む最上位ビット (MSB) が最初に送信されます。有効なアドレス バイトを受信すると、このデバイスは、アックノリッジ関連のクロッ

クパルスが High のときに SDA I/O を Low にするアクノリッジで応答します。このデバイスは、書き込みコマンドについては I²C フォロワー アドレス 11010000b、読み取りコマンドについてはフォロワー アドレス 11010001b に応答します。

このデバイスは、ゼネラルコール アドレスに応答しません。

データ バイトは、アドレス アクノリッジの後に続きます。R/ $\overline{W}$ ビットが Low の場合、リーダーからデータが書き込まれます。R/ $\overline{W}$ ビットが High の場合、このデバイスからのデータは、サブアドレス レジスタへの書き込みによって以前に選択されたレジスタから読み出される値になります。データ バイトの後に、このデバイスからアクノリッジが送信されます。データは、完全なバイトが受信され、アクノリッジされた場合にのみ出力されます。

STOP 条件は、SCL 入力が High のときに SDA I/O が Low から High に遷移することであり、転送を終了するためにリーダーから送信されます。START 条件を生成するため、リーダー デバイスは、RTC がバックアップ モードを終了した後、少なくとも 60 μ s 待機する必要があります。




図 6-4. I²C 読み取りモード




図 6-5. I²C 書き込みモード

7 レジスタ マップ

表 7-1. 通常レジスタ

レジスタ	アドレス (16 進)	レジスタ名	説明
0	0x00	SECONDS	クロック秒と STOP ビット
1	0x01	MINUTES	クロックの分
2	0x02	CENT_HOURS	クロックの時、世紀、および CENT_EN ビット
3	0x03	DAY	クロックの曜日
4	0x04	DATE	クロックの日付
5	0x05	MONTH	クロックの月
6	0x06	YEARS	クロックの年
7	0x07	CAL_CFG1	キャリブレーションと構成
8	0x08	TCH2	トリクル充電が有効
9	0x09	CFG2	構成 2

表 7-2. 特殊機能レジスタ

レジスタ	アドレス (16 進)	レジスタ名	説明
32	0x20	SF KEY 1	特殊機能キー 1
33	0x21	SF KEY 2	特殊機能キー 2
34	0x22	SFR	特殊機能レジスタ

7.1 バックアップ モード後の I²C 読み取り

RTC がバックアップ電源からメイン電源に切り替わった後、時刻保持レジスタが更新されるまでに最大 1 秒を要することがあります。更新が完了する前に RTC の I²C の読み取りを開始すると、RTC がバックアップ モードに移行した時点の時刻が返されます。バックアップ モード後に正確な時刻の読み取りを維持するには、メイン電源が 2.8V および V_{BACK} を超えてから 1 秒以上経過するまで、ホストは待機する必要があります。

7.2 通常レジスタの説明

7.2.1 SECONDS レジスタ (アドレス = 0x00) [リセット = 0XXXXXXb]

説明 – クロック上の秒と STOP ビット

図 7-1. SECONDS レジスタ

7	6	5	4	3	2	1	0	ビット (S)
ストップ	10_SECOND			1_SECOND				名称
r/w	r/w			r/w				読み出し / 書き込み
0	X	X	X	X	X	X	X	初期
UC	UC	UC	UC	UC	UC	UC	UC	サイクル

ストップ 発振器が停止します。STOP ビットは、発振器の発振を強制的に停止するために使用されます。STOP ビットは初回の電源投入時に 0 に設定され、その後の電源サイクルで STOP ビットは変更されません。初回の電源投入時、STOP ビットに 1 を書き込んだ後 0 に書き込むことで、発振器を強制的に起動することができます。

0 通常

1 ストップ

10_SECOND 秒の十の位の BCD 値。10_SECOND ビットは、時計の秒の十の位を BCD 形式で表します。有効な値は 0 ~ 5 です。無効なデータが 10_SECOND に書き込まれると、カウンタがロールオーバーするまで 10_SECOND のデータでクロックが更新され、その後 10_SECOND のデータが有効になります。RTC がバックアップ電源からメイン電源に切り替わった後、時間保持レジスタが更新されるまでに最大 1 秒を要することがあります。

1_SECOND 秒の BCD 値。1_SECOND ビットは、クロックの秒を BCD 形式で表します。有効な値は 0 ～ 9 です。無効なデータが 1_SECOND に書き込まれると、カウンタがロール オーバーするまで 1_SECOND のデータでクロックが更新され、その後 1_SECOND のデータが有効になります。RTC がバックアップ電源からメイン電源に切り替わった後、時間保持レジスタが更新されるまでに最大 1 秒を要することがあります。

7.2.2 MINUTES レジスタ (アドレス = 0x01) [リセット = 1XXXXXXb]

説明 – クロック上の分

図 7-2. MINUTES レジスタ

7	6	5	4	3	2	1	0	ビット (S)
OF	10_MINUTE			1_MINUTE				名称
r/w	r/w			r/w				読み出し / 書き込み
1	X	X	X	X	X	X	X	初期
0	UC	UC	UC	UC	UC	UC	UC	サイクル

OF 発振器障害フラグ。OF ビットは、32.768kHz 発振器のパルスが少なくとも 4 回連続して欠落したことを示すラッチ フラグです。OF フラグは、電源投入時に必ずセットされ、シリアル インターフェイスを介してクリアできます。OF が 0 の場合は、発振器異常が検出されていないことを示します。OF が 1 の場合は、発振器異常検出回路が少なくとも 4 パルス連続してパルスが欠落したことを検出しています。

0 障害は検出されませんでした

1 障害が検出されました

10_MINUTE 分の十の位の BCD 値。10_MINUTE ビットは、クロック上で分の十の位を BCD 形式で表します。有効な値は 0 ～ 5 です。無効なデータが 10_MINUTE に書き込まれると、カウンタがロール オーバーするまで 10_MINUTE のデータでクロックが更新され、その後 10_MINUTE のデータが有効になります。RTC がバックアップ電源からメイン電源に切り替わった後、時間保持レジスタが更新されるまでに最大 1 秒を要することがあります。

1_MINUTE 分の BCD 値。1_MINUTE ビットは、クロック上で分の一の位を BCD 形式で表します。有効な値は 0 ～ 9 です。無効なデータが 1_MINUTE に書き込まれると、カウンタがロール オーバーするまで 1_MINUTE のデータでクロックが更新され、その後 1_MINUTE のデータが有効になります。RTC がバックアップ電源からメイン電源に切り替わった後、時間保持レジスタが更新されるまでに最大 1 秒を要することがあります。

7.2.3 CENT_HOURS レジスタ (アドレス = 0x02) [リセット = XXXXXXXXb]

説明 - クロックの時、世紀、および CENT_EN ビット

図 7-3. CENT_HOURS レジスタ

7	6	5	4	3	2	1	0	ビット (S)
CENT_EN	CENT	10_HOUR		1_HOUR				名称
r/w	r/w	r/w		r/w				読み出し / 書き込み
X	X	X	X	X	X	X	X	初期
UC	UC	UC	UC	UC	UC	UC	UC	サイクル

CENT_EN 世紀情報が有効。CENT_EN ビットは、世紀単位の時間管理機能を有効にします。CENT_EN が 1 に設定されている場合、クロックは CENT ビットを使用して世紀を計時します。CENT_EN が 0 に設定されている場合、クロックは CENT ビットを無視します。

0 世紀情報が無効

1 世紀情報が有効

CENT 世紀。世紀単位の時間管理機能が有効な場合、CENT ビットは世紀を計時します。年のカウントが 99 から 00 に切り替わると、クロックは CENT ビットを切り替えます。CENT ビットはクロックによって反転されるため、ユーザーは CENT の値を現在の世紀または次の世紀のどちらに対応させるかを定義できます。

10_HOUR 時間の十の位の BCD 値 (24 時間形式)。10_HOUR ビットは、クロック上で時間 (24 時間形式) の十の位を BCD 形式で表します。有効な値は 0 ～ 2 です。無効なデータが 10_HOUR に書き込まれると、カウンタがロール オーバーするまで 10_HOUR のデータでクロックが更新され、その後 10_HOUR のデータが有効になります。RTC がバックアップ電源からメイン電源に切り替わった後、時間保持レジスタが更新されるまでに最大 1 秒を要することがあります。

1_HOUR

時間の一の位の BCD 値 (24 時間形式)。1_HOUR ビットは、クロック上で時 (24 時間形式) の一の位を BCD 形式で表します。有効な値は 0 ～ 9 です。無効なデータが 1_HOUR に書き込まれると、カウンタがロールオーバーするまで 1_HOUR のデータでクロックが更新され、その後 1_HOUR のデータが有効になります。RTC がバックアップ電源からメイン電源に切り替わった後、時間保持レジスタが更新されるまでに最大 1 秒を要することがあります。

7.2.4 DAY レジスタ (アドレス = 0x03) [リセット = 00000XXXb]

説明 – クロックの曜日

図 7-4. DAY レジスタ

7	6	5	4	3	2	1	0	ビット (S)
RSVD				DAY				名称
r/w				r/w				読み出し / 書き込み
0	0	0	0	0	X	X	X	初期
0	0	0	0	0	UC	UC	UC	サイクル

RSVD 予約済み。RSVD ビットには常に 0 が書き込まれます。

DAY 曜日の BCD 値。DAY ビットは、クロック上で週の曜日を BCD 形式で表します。有効な値は 1 ~ 7 で、日曜日から土曜日までの曜日を表します。DAY は 0 に設定された場合、カウンタがロールオーバーするまで更新され、その後 DAY のデータが有効になります。RTC がバックアップ電源からメイン電源に切り替わった後、時間保持レジスタが更新されるまでに最大 1 秒を要することがあります。

- 1 日曜日
- 2 月曜日
- 3 火曜日
- 4 水曜日
- 5 木曜日
- 6 金曜日
- 7 土曜日

7.2.5 DATE レジスタ (アドレス = 0x04) [リセット = 00XXXXXXb]

説明 – クロック上の日付

図 7-5. DATE レジスタ

7	6	5	4	3	2	1	0	ビット (S)
RSVD		10_DATE		1_DATE				名称
r/w		r/w		r/w				読み出し / 書き込み
0	0	X	X	X	X	X	X	初期
0	0	UC	UC	UC	UC	UC	UC	サイクル

RSVD 予約済み。RSVD ビットには常に 0 が書き込まれます。

10_DATE 日付の十の位の BCD 値。10_DATE ビットは、クロック上で日付の十の位を BCD 形式で表します。有効な値は 0 ~ 3 です⁽¹⁾。無効なデータが 10_DATE に書き込まれると、カウンタがロールオーバーするまで 10_DATE のデータでクロックが更新され、その後 10_DATE のデータが有効になります。RTC がバックアップ電源からメイン電源に切り替わった後、時間保持レジスタが更新されるまでに最大 1 秒を要することがあります。

1_DATE 日付の BCD 値。1_DATE ビットは、クロック上で日付の一の位を BCD 形式で表します。有効な値は 0 ~ 9 です⁽¹⁾。無効なデータが 1_DATE に書き込まれると、カウンタがロールオーバーするまで 1_DATE のデータでクロックが更新され、その後 1_DATE のデータが有効になります。RTC がバックアップ電源からメイン電源に切り替わった後、時間保持レジスタが更新されるまでに最大 1 秒を要することがあります。

(1) 10_DATE と 1_DATE を組み合わせて、月および年に応じた有効な日付 (01 ~ 31) を設定する必要があります。

7.2.6 MONTH レジスタ (アドレス = 0x05) [リセット = 000XXXXXb]

説明 – クロック上の月

図 7-6. MONTH レジスタ

7	6	5	4	3	2	1	0	ビット (S)
RSVD			10_MONTH	1_MONTH				名称
r/w			r/w	r/w				読み出し / 書き込み
0	0	0	X	X	X	X	X	初期
0	0	0	UC	UC	UC	UC	UC	サイクル

RSVD 予約済み。RSVD ビットには常に 0 を書き込む必要があります。

10_MONTH 月の十の位を表す BCD 値。10_MONTH ビットは、クロック上で月の十の位を BCD 形式で表します。有効な値は 0 ~ 1 です⁽¹⁾。無効なデータが 10_MONTH に書き込まれると、カウンタがロールオーバーするまで 10_MONTH のデータでクロックが更新され、その後 10_MONTH のデータが有効になります。

1_MONTH 月の BCD 値。1_MONTH ビットは、クロック上で月の一の位を BCD 形式で表します。有効な値は 0 ~ 9 です⁽¹⁾。無効なデータが 1_MONTH に書き込まれると、カウンタがロールオーバーするまで 1_MONTH のデータでクロックが更新され、その後 1_MONTH のデータが有効になります。

(1) 10_MONTH と 1_MONTH を組み合わせて、有効な日付 (01 ~ 12) を設定する必要があります。

7.2.7 YEARS レジスタ (アドレス = 0x06) [リセット = XXXXXXXXb]

説明 – クロック上の年

図 7-7. YEARS レジスタ

7	6	5	4	3	2	1	0	ビット (S)
10_YEAR				1_YEAR				名称
r/w				r/w				読み出し / 書き込み
X	X	X	X	X	X	X	X	初期
UC	UC	UC	UC	UC	UC	UC	UC	サイクル

10_YEAR 年の十の位の BCD 値。10_YEAR ビットは、クロック上で年の十の位を BCD 形式で表します。有効な値は 0 ~ 9 です。無効なデータが 10_YEAR に書き込まれると、カウンタがロールオーバーするまで 10_YEAR のデータでクロックが更新され、その後 10_YEAR のデータが有効になります。RTC がバックアップ電源からメイン電源に切り替わった後、時間保持レジスタが更新されるまでに最大 1 秒を要することがあります。

1_YEAR 年の BCD 値。1_YEAR ビットは、クロック上で年の一の位を BCD 形式で表します。有効な値は 0 ~ 9 です。無効なデータが 1_YEAR に書き込まれると、カウンタがロールオーバーするまで 1_YEAR のデータでクロックが更新され、その後 1_YEAR のデータが有効になります。RTC がバックアップ電源からメイン電源に切り替わった後、時間保持レジスタが更新されるまでに最大 1 秒を要することがあります。

7.2.8 CAL_CFG1 レジスタ (アドレス = 0x07) [リセット = 10000000b]

説明 – キャリブレーションと制御

図 7-8. CAL_CFG1 レジスタ

7	6	5	4	3	2	1	0	ビット (S)
OUT	FT	S	CAL					名称
r/w	r/w	r/w	r/w					読み出し / 書き込み
1	0	0	0	0	0	0	0	初期
UC	UC	UC	UC	UC	UC	UC	UC	サイクル

OUT	FT = 0 のとき、ロジック出力。FT がゼロの場合、 $\overline{\text{IRQ}}$ ピンのロジック出力は OUT の値を反映します。 0 $\overline{\text{IRQ}}$ はロジック 0 1 $\overline{\text{IRQ}}$ はロジック 1
FT	周波数テスト。FT ビットは $\overline{\text{IRQ}}$ ピンの周波数テスト信号を有効にするために使用されます。FT が 1 の場合、 $\overline{\text{IRQ}}$ ピン上に方形波が生成されます。SFR レジスタの FTF ビットによって、テスト信号の周波数が決まります。 0 無効 1 イネーブル
S	キャリブレーション符号。S ビットによって、発振器に適用されるキャリブレーションの極性が決まります。S が 0 の場合、キャリブレーションによって RTC が遅くなります。S が 1 の場合、キャリブレーションによって RTC が速くなります。 0 低速化 (+) 1 高速化 (-)
CAL	キャリブレーション。表 7-3 に示すように、CAL ビットと S によってキャリブレーションの量が決まります。

表 7-3. キャリブレーション

CAL (DEC)	S = 0	S = 1
0	+0ppm	-0ppm
1	+2ppm	-4ppm
N	+N / 491520 (1 分あたり)	-N / 245760 (1 分あたり)
30	+61ppm	-122ppm
31	+63ppm	-126ppm

7.2.9 TCH2 レジスタ (アドレス = 0x08) [リセット = 10010000b]

説明 – トリクル充電 TCH2 制御

図 7-9. TCH2 レジスタ

7	6	5	4	3	2	1	0	ビット (S)
RSVD		TCH2	RSVD					名称
r/w		r/w	r/w					読み出し / 書き込み
1	0	0	1	0	0	0	0	初期
UC	0	0	1	UC	UC	UC	UC	サイクル

RSVD	予約済み。RSVD ビットには常に 0 を書き込む必要があります。
------	-----------------------------------

TCH2

トリクル充電スイッチ 2。TCH2 ビットは、内部トリクル充電スイッチの開閉を決定します。トリクル充電を行うには、すべてのトリクル充電スイッチを閉じる必要があります。TCH2 が 0 の場合、TCH2 スイッチは開いています。TCH2 が 1 の場合、TCH2 スイッチは閉じています。

- 0 オープン
- 1 クローズド

7.2.10 CFG2 レジスタ (アドレス = 0x09) [リセット = 10101010b]

説明 – 構成 2

図 7-10. CFG2 レジスタ

7	6	5	4	3	2	1	0	ビット (S)
RSVD	TCFE	RSVD		TCHE				名称
r/w	r/w	r/w		r/w				読み出し / 書き込み
1	0	1	0	1	0	1	0	初期
1	0	UC	UC	1	0	1	0	サイクル

RSVD 予約済み。RSVD ビットには 0 が書き込まれます。

TCFE トリクル充電 FET バイパス。TCFE ビットは、トリクル充電 FET を有効にするために使用します。TCFE が 0 の場合、FET はオフです。TCFE が 1 の場合、FET はオンです。

0 オープン

1 クローズド

TCHE トリクル充電が有効。TCHE ビットは、トリクル充電器がアクティブかどうかを決定します。TCHE が 0x5 の場合、トリクル充電器はアクティブであり、それ以外の場合は非アクティブになります。

7.3 特殊機能レジスタ

7.3.1 SF KEY 1 レジスタ (アドレス = 0x20) [リセット = 00000000b]

説明 – 特殊機能キー 1

図 7-11. SF KEY 1 レジスタ

7	6	5	4	3	2	1	0	ビット (S)
SF KEY B1								名称
r/w								読み出し / 書き込み
0	0	0	0	0	0	0	0	初期
0	0	0	0	0	0	0	0	サイクル

SF KEY B1 特殊機能アクセス キー バイト 1。0x00 として読み取られ、キーは 0x5E です。

SF KEY 1 レジスタおよび SF KEY 2 レジスタを使用して、メイン特殊機能レジスタ (SFR) へのアクセスを有効にします。SFR へのアクセスは、特殊機能キーが SF KEY 1 と SF KEY 2 に順次書き込まれた後にのみ許可されます。SFR への書き込みを行う前に、SF KEY 1、SF KEY 2 の順番で、SF キーを各 SF キー レジスタに書き込む必要があります。

7.3.2 SF KEY 2 レジスタ (アドレス = 0x21) [リセット = 00000000b]

説明 – 特殊機能キー 2

図 7-12. SF KEY 2 レジスタ

7	6	5	4	3	2	1	0	ビット (S)
SF KEY 2								名称
r/w								読み出し / 書き込み
0	0	0	0	0	0	0	0	初期
0	0	0	0	0	0	0	0	サイクル

SF KEY 2 特殊機能アクセス キー バイト 2。0x00 として読み取られ、キーは 0xC7 です。

SF KEY 1 レジスタおよび SF KEY 2 レジスタを使用して、メイン特殊機能レジスタ (SFR) へのアクセスを有効にします。SFR へのアクセスは、特殊機能キーが SF KEY 1 と SF KEY 2 に順次書き込まれた後にのみ許可されます。SFR への書き込みを行う前に、SF KEY 1、SF KEY 2 の順番で、SF キーを各 SF キー レジスタに書き込む必要があります。

7.3.3 SFR レジスタ (アドレス = 0x22) [リセット = 00000000b]

説明 – 特殊機能レジスタ 1

図 7-13. SFR レジスタ

7	6	5	4	3	2	1	0	ビット (S)
RSVD							FTF	名称
r/w							r/w	読み出し / 書き込み
0	0	0	0	0	0	0	0	初期
0	0	0	0	0	0	0	0	サイクル

RSVD 予約済み。RSVD ビットには常に 0 を書き込む必要があります。

FTF 強制キャリブレーションを 1Hz に設定します。FTF では、キャリブレーション出力の周波数を 512Hz から 1Hz に変更できます。デフォルトでは、FTF はクリアされ、RTC は 512Hz のキャリブレーション信号を出力します。FTF を設定すると、キャリブレーション信号は強制的に 1Hz になり、キャリブレーションは内部 ppm 調整を追跡します。注: デフォルトの 512Hz キャリブレーション信号には、ppm 調整の影響は反映されません。

0 通常の 512Hz キャリブレーション

1 1Hz キャリブレーション

8 アプリケーションと実装

注

以下のアプリケーション情報は、テキサス・インスツルメンツの製品仕様に含まれるものではなく、テキサス・インスツルメンツはその正確性も完全性も保証いたしません。製品をお客様の用途に使用できるかどうかは、ご自身でご判断ください。お客様は、自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

8.1 使用上の注意

BQ32000 の主なアプリケーションは、システムに正確な時刻と日付を提供することです。電源が電圧スレッシュホールドを下回るとメイン電源から自動的にバックアップ電源に切り替える仕組みにより、信頼性を高めています。

8.2 代表的なアプリケーション

以下の設計は、BQ32000 の一般的なアプリケーションです。




図 8-1. 代表的なアプリケーション回路図

8.2.1 設計要件

設計要件のパラメータを以下の表に示します。

表 8-1. 設計パラメータ

設計パラメータ	リファレンス	数値の例
電源電圧	V _{CC}	3.3V
バックアップ電源	V _{BACK}	BR1225
水晶発振器	XT	32.768kHz

8.2.2 詳細な設計手順

8.2.2.1 レジスタからの読み取り

このレポートでは、SECONDS レジスタの読み戻しについて詳細に説明します。図 8-2 は、BQ32000 の SECONDS レジスタから取得した値をオシロスコープ内部の PC 時刻と比較するための基準として使用する最初の条件を示しています。この例では、2 つの動作モードが示されています。

条件 1: メイン電源 V_{CC} がバックアップ電源 V_{BACK} および内部リファレンス電圧 V_{REF} を上回っています。このモードでは、デバイスの内部レジスタが完全に機能し、読み出しおよび書き込みが可能です。図 8-2 を解析すると、既知のレジスタ値がシステム クロックと比較されます。この場合、画面キャプチャの下部に表示されている PC クロックがシステム クロックに該当します。

この条件で BQ32000 は [101][0010] = [5][2] を読み出しており、これは PC 時刻 2:22:43 PM における 52 秒に相当します。

条件 2: これで、 V_{CC} が 2V に低下します ($V_{BACK} > V_{CC}$)。このモードでは、I2C 通信は停止します。ただし、内部の時間保持レジスタは完全な機能と精度を維持しており、RTC が V_{BACK} 電源から V_{CC} 電源に切り替わってから 1 秒後には、コントローラから確実に読み出すことができます。

条件 3: この最終テスト条件では、RTC がメイン電源から動作するように復元され、I2C 通信が完全に機能するようになります。

図 8-3 に、[100][0101] = [4][5] の SECONDS レジスタからの読み戻し値、または PC 時刻 2:23:36 PM の 45 秒を示します。これにより、 V_{CC} が V_{BACK} を下回っている間も、BQ32000 は時間保持レジスタの機能を維持していることが示されます。

8.2.2.2 うるう年調整機能

BQ32000 は、4 で割り切れる年をうるう年として扱います。この規則を適用することにより、2100 年まで確実にうるう年を補正できます。この規則の対象範囲外の年については、外部コントローラで補償する必要があります。

8.2.2.3 バックアップ電源の活用

BQ32000 で セクション 5.5 に規定された低いバックアップ電源電流を実現するには、完全な電源喪失が発生するたびに V_{CC} ピンを初期化する必要があります。初期化するには、バックアップ電源の接続直後、 V_{CC} に 3 ~ 3.6V の電圧を少なくとも 1ms 間印加します。バックアップ電源を接続している間に V_{CC} の電源がオンになっていない場合、 V_{BACK} からのリーク電流は規定値を大幅に上回ります。

たとえば、スーパーキャパシタまたはバックアップ バッテリを取り付けた後で、 V_{CC} を RTC に 1ms 以上供給します。その後、 V_{CC} 電源を取り外します。 V_{CC} がデバイスに印加されると、自動的に V_{CC} からの電源供給に切り替わります。 V_{CC} 電源を取り外した後、デバイスは セクション 5.5 で規定されている電流でバックアップ電源を使用するように切り替わります。

8.2.2.4 水晶振動子入力のキャリブレーション例

プログラム可能なキャリブレーション機能を使用して水晶振動子のキャリブレーションを行うには、以下の手順に従います。

1. セクション 7.6.2.8 に示す手順に従って、FTF ビットと FT ビットを 1 に設定することで、IRQ ピンを 1Hz に構成します
2. 1Hz 出力信号 2- の測定には、12 桁以上の精度を持つ周波数カウンタを使用します
3. 式 1 で絶対誤差を ppm 単位で計算します

$$1 \text{ Absolute Error } \left[\text{ppm} \right] = \left| 1e6 \frac{f_{\text{measured}} - 1 \text{ Hz}}{1 \text{ Hz}} \right| \quad (1)$$

周波数が低すぎる場合は、S = 1 に設定し、式 2 の手順に従って適切な CAL ビットを設定します

$$CAL = \frac{\text{Absolute Error}}{\frac{1e6}{245760}} \quad (2)$$

周波数が高すぎる場合は、S = 0 にクリアし、式 3 の手順に従って最も近い整数に丸めて適切な CAL ビットを適用します。

$$CAL = \frac{\text{Absolute Error}}{\frac{1e6}{491520}} \quad (3)$$

注

周波数の変化は小さく、発生頻度も低いため、キャリブレーションの符号に応じて 8 分または 16 分ごとに誤差が発生します。

キャリブレーションの対象は初期オフセットのみです。温度と経年変化による影響は調整しません。この問題に関しては、必要に応じて温度を定期的に測定し、水晶振動子の特性曲線を使用して温度に応じた ppm 値を調整することで対応できます。

IRQ ピンの測定周波数が 1Hz 未満の場合

測定された IRQ 出力が 0.999933203125Hz と仮定します。周波数は下に約 66.8ppm ずれています。周波数を約 66.8ppm 上げるには、S を 1、CAL を 16 に設定します

IRQ ピンの測定周波数が 1Hz 超の場合

測定された IRQ 出力が 1.0000244140625Hz と仮定します。周波数は上に約 24.4ppm ずれています。周波数を約 24.4ppm 下げるには、S を 0 にクリアし、CAL を 12 に設定します

8.2.2.5 スーパー コンデンサの値の計算例

C が定数であるとして式 (4) を使用し、バックアップ電源の最小電圧 (Vf) を 1.4V、最大バックアップ電源電流の I_{back} を 1.5μA とした場合の静電容量を求めます。V_{back} が初期電圧 Vi = 3.3V で開始すると仮定した場合、t = 1 週間および t = 1 か月における静電容量 (C) は、それぞれ 0.447F および 2.046F です。

$$4 Vf = Vi - I_{\text{back}} \frac{t}{C} \quad (4)$$

8.2.3 アプリケーション曲線




図 8-2. SECONDS レジスタに対するリーダーとフォロワー間の I²C 通信




図 8-3. バックアップ電源から復帰した後の SECONDS レジスタのリーダーとフォロワー間の I²C 通信

電源に関する推奨事項

BQ32000 は、3.0 ~ 3.6V の入力電源電圧 V_{CC} で動作するように設計されています。最大電圧以上の定格を持つ最小 1 μ F のセラミック バイパス コンデンサを V_{CC} ピンおよび GND ピンのできるだけ近くに配置する必要があります。

8.3 レイアウト

8.3.1 レイアウトのガイドライン

V_{CC} ピンは、推奨最小値 1 μ F の低 ESR セラミック バイパス コンデンサを使用して GND にバイパスする必要があります。このコンデンサは、太いトレースまたはグランド プレーンを使用してデバイスの GND ピンに接続し、 V_{CC} ピンおよび GND ピンのできるだけ近くに配置する必要があります。

32.768kHz 水晶発振器は、OSCI ピンおよび OSCO ピンのできるだけ近くに配置します。これにより、浮遊容量を最小化できます。

8.3.2 レイアウト例




図 8-4. 推奨される PCB レイアウト

9 デバイスおよびドキュメントのサポート

9.1 デバイス サポート

9.2 コミュニティ リソース

9.3 商標

すべての商標は、それぞれの所有者に帰属します。

10 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision E (August 2015) to Revision F (January 2026) Page

- ドキュメントを更新し、従来の用語を「リーダー」および「フォロワー」に変更..... 1

Changes from Revision D (November 2011) to Revision E (August 2015) Page

- 「ESD 定格」表、「機能説明」セクション、「デバイスの機能モード」セクション、「アプリケーションと実装」セクション、「電源に関する推奨事項」セクション、「レイアウト」セクション、「デバイスおよびドキュメントのサポート」セクション、「メカニカル、パッケージ、および注文情報」セクションを追加。..... 1
- 「絶対最大定格」に保存温度を追加..... 4
- 「V_{CC} = 0」を、「V_{CC} にパルスが必要」に変更。..... 5

メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
BQ32000D	Active	Production	SOIC (D) 8	75 TUBE	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	32000
BQ32000D.A	Active	Production	SOIC (D) 8	75 TUBE	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	32000
BQ32000DR	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	32000
BQ32000DR.A	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	32000
BQ32000DRG4	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	32000
BQ32000DRG4.A	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	32000

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.


⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.


TAPE AND REEL INFORMATION



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
BQ32000DR	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
BQ32000DRG4	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1


TAPE AND REEL BOX DIMENSIONS



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
BQ32000DR	SOIC	D	8	2500	353.0	353.0	32.0
BQ32000DRG4	SOIC	D	8	2500	353.0	353.0	32.0

TUBE



*All dimensions are nominal

Device	Package Name	Package Type	Pins	SPQ	L (mm)	W (mm)	T (μm)	B (mm)
BQ32000D	D	SOIC	8	75	506.6	8	3940	4.32
BQ32000D.A	D	SOIC	8	75	506.6	8	3940	4.32



PACKAGE OUTLINE

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT




1. Linear dimensions are in inches [millimeters]. Dimensions in parenthesis are for reference only. Controlling dimensions are in inches. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed .006 [0.15] per side.
4. This dimension does not include interlead flash.
5. Reference JEDEC registration MS-012, variation AA.

EXAMPLE BOARD LAYOUT


D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:8X



SOLDER MASK DETAILS

4214825/C 02/2019

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.


7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



SOLDER PASTE EXAMPLE
BASED ON .005 INCH [0.125 MM] THICK STENCIL
SCALE:8X

4214825/C 02/2019

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含みいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとし、TI は一切の責任を拒否します。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](https://www.ti.com) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2026, Texas Instruments Incorporated

最終更新日：2025 年 10 月