CDCLVP111-SP 低電圧、1:10 LVPECL、クロック ドライバ、入力切り換え付き

1 特長

- 1 つの差動クロック入力ペア LVPECL を 10 の差動 LVPECL へ分配します
- LVECL および LVPECL と完全な互換性
- 広い動作時電源電圧範囲をサポート:2.375V～3.8V
- CLK_SEL によりクロック入力を選択可能
- クロック分配アプリケーションでの低い出力スキュー（標準値 15ps）
  - 付加ジッタは 1ps 未満
  - 伝搬遅延は 355ps 未満
  - デフォルト状態ではオープン入力
  - LVDS、CML、SSTL 入力互換
- シングルエンド クロック用の V_{BB} リファレンス電圧出力
- 周波数範囲は DC ～ 3.5GHz
- **防衛、航空宇宙、および医療アプリケーションをサポート**
  - 管理されたベースライン
  - 単一のアセンブリ / テスト施設
  - 単一の製造施設
  - 軍用温度範囲 (-55°C～125°C) で利用可能。[1]
  - 長期にわたる製品ライフ サイクル
  - 長期にわたる製品変更通知
  - 製品のトレーサビリティ

2 アプリケーション

- 50 Ω 伝送ラインの駆動用に設計されています
- 高性能クロック ディストリビューション
- エンジニアリング評価 (/EM) サンプルが利用可能です。[2]

3 概要

CDCLVP111-SP クロック ドライバは、LVPECL 入力の 1 つの差動クロックペア(CLK0、CLK1)を、10 ペアの差動 LVPECL クロック(Q0～Q9)出力に、最小限のスキューで分配します。CDCLVP111-SP は、入力マルチプレクサに 2 つのクロック ソースを接続できます。CDCLVP111-SP は、50Ω の伝送経路の駆動に特化して設計されています。出力ピンを使用しないときは、消費電力を削減するためオープンのままにしておくことをお勧めします。差動ペアの出力ピンのうち一方だけを使用する場合、他方の出力ピンは同様に 50Ω に終端する必要があります。

シングルエンド入力動作が必要な場合は、V_{BB} リファレンス電圧出力を使用します。この場合、V_{BB} ピンを $\overline{CLK0}$ へ接続し、10nF のコンデンサを使用して GND へバイパスする必要があります。


最大 2GHz の高速性能を実現するには、差動モードを強く推奨します。

CDCLVP111-SP は、-55℃～125℃で動作特性が規定されています。

パッケージ情報

部品番号	パッケージ (1)	本体サイズ (公称)	パッケージ サイズ(2)
CDCLVP111-SP	HFG (CFP, 36)	9.08mm × 9.08mm	9.08mm × 9.08mm

(1) 利用可能なすべてのパッケージについては、データシートの末尾にある注文情報を参照してください。
(2) パッケージ サイズ (長さ × 幅) は公称値であり、該当する場合はピンも含まれます。



Copyright © 2016, Texas Instruments Incorporated

機能ブロック図

[1] カスタム温度範囲で利用可能
[2] これらのユニットは、エンジニアリング評価のみを目的としています。標準とは異なるフロー (バーンインがないなど) に従って処理されており、25℃の温度定格でのみテストされています。これらのユニットは、認定、量産、放射線テスト、航空での使用には適していません。各部品は、MIL 規格が指定する温度範囲(-55℃～125℃) における性能も動作寿命全体における性能も保証していません。

このリソースの元の言語は英語です。翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

目次

1 特長 1
2 アプリケーション 1
3 概要 1
4 ピン構成および機能 3
ピンの機能 3
5 仕様 4
5.1 絶対最大定格 4
5.2 ESD 定格 4
5.3 推奨動作条件 4
5.4 熱に関する情報 4
5.5 LVECL DC の電気的特性 5
5.6 LVPECL DC の電気的特性 6
5.7 AC の電気的特性 6
5.8 代表的特性 8
6 詳細説明 9
6.1 概要 9
6.2 機能ブロック図 9
6.3 機能説明 9
6.4 デバイスの機能モード 10
7 アプリケーションと実装 11
7.1 アプリケーション情報 11
7.2 代表的なアプリケーション 11
7.3 電源に関する推奨事項 17
7.4 レイアウト 18
8 デバイスおよびドキュメントのサポート 19
8.1 ドキュメントのサポート 19
8.2 ドキュメントの更新通知を受け取る方法 19
8.3 サポート・リソース 19
8.4 商標 19
8.5 静電気放電に関する注意事項 19
8.6 用語集 19
9 改訂履歴 19
10 メカニカル、パッケージ、および注文情報 19

Copyright © 2025 Texas Instruments Incorporated

4 ピン構成および機能




図 4-1. HFG パッケージ 36 ピン CFP 上面図

ピンの機能

ピン		タイプ	説明
名称(1)	番号		
CLK_SEL	2	入力	クロックの選択。CLK0 と CLK1 の入力ペアを選択するために使います。LVTTL/LVCMOS 機能互換。
CLK0、$\overline{\text{CLK0}}$	3、4	入力	差動 LVECL/LVPECL 入力ペア。
CLK1、$\overline{\text{CLK1}}$	6、7	入力	
Q[9:0]	12、14、16、20、22、24、26、30、32、34	出力	LVECL/LVPECL クロック出力は、CLKn の低スキューコピーを提供します。
$\overline{\text{Q}}$[9:0]	11、13、15、19、21、23、25、29、31、33	出力	LVECL/LVPECL 相補クロック出力は、$\overline{\text{CLKn}}$ のコピーを提供します。
V_{BB}	5	電源	シングルエンド入力動作用のリファレンス電圧出力。
V_{CC}	1、9、10、17、18、27、28、35、36	電源	電源電圧。
V_{EE}	8	電源	ECL モードでのデバイスグランドまたは負電源電圧

(1) CLKn、CLK_SEL プルダウン抵抗 = 75kΩ、$\overline{\text{CLKn}}$ プルアップ抵抗 = 37.5kΩ、$\overline{\text{CLKn}}$ プルダウン抵抗 = 50kΩ。

Copyright © 2025 Texas Instruments Incorporated

5 仕様

5.1 絶対最大定格

(1)を参照してください

		最小値	最大値	単位
V_{CC}	電源電圧 (V_{EE} に対する相対電圧)	-0.3	4.6	V
V_I	入力電圧	-0.3	V_{CC} + 0.5	V
V_O	出力電圧	-0.3	V_{CC} + 0.5	V
I_{IN}	入力電流		±20	mA
V_{EE}	負電源電圧 (V_{CC} に対する相対電圧)	-4.6	0.3	V
I_{BB}	シンク/ソース電流	-1	1	mA
I_O	DC 出力電流	-50		mA
T_J	動作時最大接合部温度		150	℃
T_{stg}	保存温度	-65	150	℃

(1) 「絶対最大定格」の範囲外の動作は、デバイスの永続的な損傷の原因となる可能性があります。「絶対最大定格」は、これらの条件において、または「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを意味するものではありません。「絶対最大定格」の範囲内であっても「推奨動作条件」の範囲外で使用すると、デバイスが完全に機能しない可能性があり、デバイスの信頼性、機能、性能に影響を及ぼし、デバイスの寿命を縮める可能性があります。

5.2 ESD 定格

			値	単位
$V_{(ESD)}$	静電放電	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 準拠(1)	±2000	V
		デバイス帯電モデル (CDM)、JEDEC 仕様 JESD22-C101 に準拠(2)	±1000	

(1) JEDEC のドキュメント JEP155 に、500V HBM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。
(2) JEDEC のドキュメント JEP157 に、250V CDM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。

5.3 推奨動作条件

		最小値	公称値	最大値	単位
V_{CC}	電源電圧 (V_{EE} に対する相対電圧)	2.375	2.5/3.3	3.8	V
T_J	動作時接合部温度	-55		125	℃

5.4 熱に関する情報

熱評価基準(1)		CDCLVP111-SP HFG (CFP) 36 ピン	単位
$R_{\theta JA}$	接合部から周囲への熱抵抗 (2)	95.7	℃/W
$R_{\theta JC(top)}$	接合部からケース (上面) への熱抵抗	50.7	℃/W
$R_{\theta JB}$	接合部から基板への熱抵抗	80.8	℃/W
ψ_{JT}	接合部から上面への特性パラメータ	46.1	℃/W
ψ_{JB}	接合部から基板への特性パラメータ	79.6	℃/W
$R_{\theta JC(bot)}$	接合部からケース (底面) への熱抵抗	34.0	℃/W

(1) 従来および最新の熱評価基準の詳細については、『半導体および IC パッケージの熱評価基準』アプリケーション ノートを参照してください。
(2) JESD 規格 51-7 に準拠。

Copyright © 2025 Texas Instruments Incorporated

5.5 LVECL DC の電気的特性

Vsupply: V_{CC} = 0V、V_{EE} = –2.375V ～ –3.8V（動作温度範囲全体にわたって）、T_J = –55°C から 125°C まで（特に注記のない限り）

パラメータ		テスト条件		最小値	標準値	最大値	単位
I_{EE}	内部消費電流	電流の絶対値	-55°C、25°C、125°C	30		85	mA
I_{CC}	出力および内部消費電流	すべての出力は、50Ω で V_{CC} - 2V に終端します。	-55°C、25°C			385	mA
			125°C			405	
I_{IN}	入力電流	プルアップおよびプルダウン抵抗を含む。 V_{IH} = V_{CC}、V_{IL} = V_{CC} - 2V	-55°C、25°C、125°C	-150		150	µA
V_{BB}	内部で生成されるバイアス電圧	V_{EE} = -3V ～ -3.8V の場合、I_{BB} =–0.2mA	-55°C、25°C、125°C	-1.45	-1.3	-1.125	V
		V_{EE} = –2.375V ～ -2.75V、I_{BB} =–0.2mA	-55°C、25°C、125°C	-1.3	-1.25	-1.1	
V_{IH}	High レベル入力電圧 (CLK_SEL)		-55°C、25°C、125°C	-1.165		-0.88	V
V_{IL}	Low レベル入力電圧 (CLK_SEL)		-55°C、25°C、125°C	-1.81		-1.475	V
V_{ID}	入力振幅（CLKn、$\overline{CLKn}$）	入力差、(1)を参照、 $\|V_{IH} - V_{IL}\|$	-55°C、25°C、125°C	0.5		1.3	V
V_{CM}	同相電圧（CLKn、$\overline{CLKn}$）	V_{EE} に対する DC オフセット	-55°C、25°C、125°C	V_{EE} + 1		-0.3	V
V_{OH}	高レベル出力電圧	I_{OH} = -21mA	-55°C	-1.26		-0.85	V
			25°C	-1.2		-0.85	
			125°C	-1.15		-0.8	
V_{OL}	Low レベル出力電圧	I_{OL} = -5mA	25°C	-1.85		-1.425	V
			-55°C、125°C	-1.85		-1.25	
V_{OD}	差動出力電圧スイング	50 Ω で V_{CC} - 2V に終端、図 5-4 を参照してください	-55°C、25°C、125°C	350			mV

(1) AC 仕様を維持するためには、V_{ID} の最小値および最大値が必要ですが、実際のデバイス機能は最小 100mV の V_{ID} を許容しています。

Copyright © 2025 Texas Instruments Incorporated

5.6 LVPECL DC の電気的特性

Vsupply: V_{CC}= 2.375V ～ 3.8V、V_{EE}= 0V（動作温度範囲全体にわたって）T_J = –55°C ～ 125°C（特に注記のない限り）

パラメータ		テスト条件		最小値	標準値	最大値	単位
I_{EE}	内部消費電流	電流の絶対値	-55°C, 25°C, 125°C	30		85	mA
I_{CC}	出力および内部消費電流	すべての出力は、50Ω で V_{CC} - 2V に終端します。。	-55°C、25°C			385	mA
			125°C			405	
I_{IN}	入力電流	プルアップおよびプルダウン抵抗を含む。 V_{IH} = V_{CC}、V_{IL} = V_{CC} - 2V	-55°C, 25°C, 125°C	-150		150	µA
V_{BB}	内部で生成されるバイアス電圧	V_{CC} = 3V ～ 3.8V、I_{BB}= –0.2mA	-55°C、25°C、125°C	V_{CC} - 1.45	V_{CC} - 1.3	V_{CC} - 1.125	V
		V_{CC} = 2.375V ～ 2.75V、I_{BB} = –0.2mA	-55°C、25°C、125°C	V_{CC} - 1.3	V_{CC} - 1.25	V_{CC} - 1.1	
V_{IH}	High レベル入力電圧 (CLK_SEL)		-55°C、25°C、125°C	V_{CC} - 1.165		V_{CC} - 0.88	V
V_{IL}	Low レベル入力電圧 (CLK_SEL)		-55°C、25°C、125°C	V_{CC} - 1.81		V_{CC} - 1.475	V
V_{ID}	入力振幅（CLKn、$\overline{CLKn}$）	入力差、(1)を参照、	-55°C、25°C、125°C	0.5		1.3	V
V_{CM}	同相電圧（CLKn、$\overline{CLKn}$）	V_{EE} に対する DC オフセット	-55°C、25°C、125°C	1		V_{CC} - 0.3	V
V_{OH}	High レベル出力電圧	I_{OH} = -21mA	-55°C	V_{CC} - 1.26		V_{CC} - 0.85	V
			25°C	V_{CC} - 1.2		V_{CC} - 0.85	
			125°C	V_{CC} - 1.15		V_{CC} - 0.8	
V_{OL}	Low レベル出力電圧	I_{OL} = -5mA	25°C	V_{CC} - 1.85		V_{CC} - 1.425	V
			-55°C、125°C	V_{CC} - 1.85		V_{CC} - 1.25	
V_{OD}	差動出力電圧スイング	50 Ω で V_{CC} - 2V に終端、 図 5-4 を参照してください	-55°C、25°C、125°C	350			mV

(1) AC 仕様を維持するためには、V_{ID} の最小値および最大値が必要ですが、実際のデバイス機能は最小 100mV の V_{ID} を許容しています。


5.7 AC の電気的特性

Vsupply: V_{CC} = 2.375V ～ 3.8V、V_{EE} = 0V または LVECL/LVPECL 入力 V_{CC} = 0V、V_{EE} = –2.375V ～ 3.8V 動作温度範囲全体 T_J = –55°C ～ 125°C）（特に注記のない限り）

パラメータ		テスト条件	最小値	標準値	最大値	単位
t_{pd}	差動伝搬遅延 CLKn、$\overline{CLKn}$ からすべての Q0、$\overline{Q0}$... Q9、$\overline{Q9}$ まで	V_{CM} = 1V、V_{PP}= 0.5V, f = 1GHz	100		355	ps
$t_{sk(o)}$	出力間スキュー	V_{CM} = 1V、V_{PP}= 0.5V, f = 1GHz		15	50	ps
$t_{sk(pp)}$	部品間スキュー	V_{CM} = 1V、V_{PP}= 0.5V, f = 1GHz		70		ps
t_{aj}	付加位相ジッタ(1)	25°C で 20kHz ～ 20MHz、 f_{OUT} = 200MHz の積分帯域幅		0.125	0.8	ps
$f_{(max)}$	最大周波数(1)	V_{CM} = 1V、V_{PP}= 0.5V, f = 1GHz			3500	MHz
t_r/t_f	出力の立ち上がりおよび立ち下がり時間 (20%, 80%)	V_{CM} = 1V、V_{PP}= 0.5V, f = 1GHz			240	ps


(1) ベンチ特性評価により規定されており、量産時にはテストされません

Copyright © 2025 Texas Instruments Incorporated



A. 推奨動作条件の絶対最大値および最小値については、データシートを参照してください。
B. シリコンの動作寿命の設計目標は、105℃の接合部温度で 10 年です (パッケージの相互接続寿命は含まれません)。


図 5-1. CDCLVP111-SP の動作寿命ディレーティングチャート



A. 出力スキューは、最高速と最低速の t_{PLHn} (n = 0、1、...9) の差、または最高速と最低速の t_{PHLn} (n = 0、1、...9) の差のうち、大きい方として計算されます。
B. 部品間スキューは、次の値のうち大きい方として計算されます。複数のデバイスの間で最高速と最低速の t_{PLHn} (n = 0、1、...9) の差、または複数のデバイスの間で最高速と最低速の t_{PHLn} (n = 0、1、...9) の差。
C. 20MHz ～ 5MHz の積分帯域幅について、クロック入力が 155.52MHz のとき、周囲で測定された標準値。
D. 入力条件:V_{CM} = 1V、V_{ID} = 0.5V、F_{IN} = 1GHz。

図 5-2. 出力スキューと部品間スキューの両方を計算するための波形

Copyright © 2025 Texas Instruments Incorporated




Copyright © 2016, Texas Instruments Incorporated

Interfacing Between LVPECL、LVDS、and CML（英語）を参照してください。

図 5-3. 出力ドライバの代表的な終端

5.8 代表的特性



差動出力電圧スイングと周波数との関係

V_{CC} = 2.375 V　　V_{CM} = 1V　　V_{ID} = 0.5V

図 5-4. CLK0 ペアを使った LVPECL 入力


Copyright © 2025 Texas Instruments Incorporated

6 詳細説明

6.1 概要

CDCLVP111-SP は、LVPECL 出力用のオープン エミッタです。デバイスを正しく動作させ、シグナル インテグリティを最小化するには、適切なバイアスと終端が必要です。LVPECL 出力の適切な終端は (V_{CC} –2) に対して 50Ω ですが、この DC 電圧は PCB 上では容易に利用できません。そのため、直接結合 (DC) 構成と AC 結合構成の両方で、LVPECL 終端用にテブナン等価回路が使用されます。これらの構成は、V_{CC} = 2.5V の場合は図 7-2 (a および b)、V_{CC} = 3.3V の場合は図 7-3 (a および b) に示されています。TI では、すべての抵抗性コンポーネント部品を、ドライバまたはレシーバの近くに配置することを推奨します。ドライバとレシーバの電源電圧が異なる場合は、AC 結合が必要です。

6.2 機能ブロック図



6.3 機能説明

CDCLVP111-SP は、2 つの選択可能な入力を備えた、低付加ジッタのユニバーサルから LVPECL へのファンアウト バッファです。パッケージが小さく、低出力スキュー、低付加ジッタであるため、要求の厳しいアプリケーションで柔軟なデバイスとして使用できます。

Copyright © 2025 Texas Instruments Incorporated

6.4 デバイスの機能モード

CLK_SEL ピンで入力端子を選択します。

表 6-1. 機能表

CLK_SEL	アクティブ クロック入力
0	CLK0、$\overline{\text{CLK0}}$
1	CLK1、$\overline{\text{CLK1}}$

CDCLVP111-SP の 2 つの入力は内部で多重化されており、制御ピンで選択できます。未使用の入力と出力はフローティングのままにして、全体的な部品コストを削減できます。AC カップリング方式と DC カップリング方式の両方を CDCLVP111-SP と組み合わせて使用することで、システムの柔軟性を高めることができます。

Copyright © 2025 Texas Instruments Incorporated

7 アプリケーションと実装

注

以下のアプリケーション情報は、テキサス・インスツルメンツの製品仕様に含まれるものではなく、テキサス・インスツルメンツはその正確性も完全性も保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

7.1 アプリケーション情報

CDCLVP111-SP は、低付加ジッタの LVPECL ファンアウト バッファであり、選択可能な 2 つの LVPECL、LVDS、または SSTL 入力のコピーを 5 つ生成できます。CDCLVP111-SP は最大 3.5GHz のリファレンスクロック周波数を受け入れ、低出力のスキューを実現することができます。

7.2 代表的なアプリケーション

7.2.1 ライン カード アプリケーション用ファンアウト バッファ




図 7-1. CDCLVP111-SP のブロック図

7.2.1.1 設計要件

図 7-1 に示す CDCLVP111-SP は、バックプレーンからの 156.25MHz LVPECL クロックまたは 156.25MHz LVCMOS 2.5V のセカンダリ発振器の 2 つの入力から選択できるように設定されています。図に示すように、どちらの信号も希望のデバイスにファンアウトできます。

この構成例では、以下の特性を持つライン カード アプリケーションの 4 つの LVPECL レシーバを駆動します。

- PHY デバイスに内部 AC カップリングと適切な終端およびバイアスがあります。CDCLVP111-SP を適切に動作させるには、ドライバの近くに 86 Ω のエミッタ抵抗を配置する必要があります。
- ASIC は、CDCLVP111-SP などの 2.5V LVPECL ドライバと DC 結合することができます。この ASIC には内部終端が備わっているため、追加の部品は必要ありません。
- FPGA には外部 AC 結合が必要ですが、内部で終端しています。ここでも、86Ω のエミッタ抵抗の近くに CDCLVP111-SP と 0.1µF のコンデンサを配置して AC 結合を実現しています。CPU も同様に内部終端されており、外部に AC 結合コンデンサが必要です。

7.2.1.2 詳細な設計手順

未使用の出力はフローティングのままにできます。


この例では、PHY、ASIC、および FPGA/CPU に異なる方式が必要です。低ノイズ アプリケーションでは、電源のフィルタリングとバイパスが重要です。

推奨されるフィルタリング技法については図 7-12 を参照してください。


Copyright © 2025 Texas Instruments Incorporated

7.2.1.2.1 LVPECL 出力の終端

レシーバ アプリケーションに応じた出力終端方式については、図 7-2 を参照してください。




(a) Output DC Termination




(b) Output AC Termination

Copyright © 2016, Texas Instruments Incorporated

図 7-2. V_{CC} = 2.5V の場合の LVPECL 出力の DC および AC 終端



(a) Output DC Termination



(b) Output AC Termination


Copyright © 2016, Texas Instruments Incorporated

図 7-3. V_{CC} = 3.3V の場合の LVPECL 出力の DC および AC 終端

7.2.1.2.2 入力の終端

CDCLVP111-SP 入力は、LVPECL、LVDS、または LVCMOS ドライバとインターフェースをとることができます。図 7-4 に、LVCMOS 入力を CDCLVP111-SP に DC 結合する方法を示します。直列抵抗 (R_S) は LVCMOS ドライバの近くに配置する必要があります。この値は、伝送ラインのインピーダンスとドライバの出力インピーダンスの差として計算されます。

シングルエンドまたは差動入力における適切な入力終端については、図 7-4 を参照してください。




Copyright © 2016, Texas Instruments Incorporated

図 7-4. DC 結合：LVCMOS 入力と CDCLVP111-SP


Copyright © 2025 Texas Instruments Incorporated

図 7-5 に、CDCLVP111-SP に LVDS 入力を DC 結合する方法を示します。図 7-6 および図 7-7 では、V_{CC} = 2.5V および V_{CC} = 3.3V のそれぞれの CDCLVP111-SP に LVPECL 入力を DC 結合する方法を解説しています。




Copyright © 2016, Texas Instruments Incorporated

図 7-5. DC 結合：LVDS 入力と CDCLVP111-SP



Copyright © 2016, Texas Instruments Incorporated


図 7-6. DC 結合：LVPECL 入力と CDCLVP111-SP (V_{CC} = 2.5V)



Copyright © 2016, Texas Instruments Incorporated


図 7-7. DC 結合：LVPECL 入力と CDCLVP111-SP (V_{CC} = 3.3V)

図 7-8 および図 7-9 では、V_{CC} = 2.5V および V_{CC} = 3.3V のそれぞれの CDCLVP111-SP に差動入力を AC 結合する方法を解説しています。TI では、すべての抵抗性コンポーネント部品を、ドライバまたはレシーバの近くに配置することを推奨します。ドライバとレシーバの電源電圧が異なる場合は、AC 結合が必要です。



Copyright © 2016, Texas Instruments Incorporated

図 7-8. AC 結合：差動入力と CDCLVP111-SP (V_{CC} = 2.5V)




Copyright © 2016, Texas Instruments Incorporated

図 7-9. AC 結合：差動入力と CDCLVP111-SP (V_{CC} = 3.3V)

Copyright © 2025 Texas Instruments Incorporated

7.2.1.3 アプリケーション曲線

このライン カード アプリケーションでは、CDCLVP12xx の付加ノイズが低いことが示されています。RMS ジッタが 47fs の低ノイズ 110.22MHz で CDCLVP111-SP を駆動すると、10kHz～20MHz で積分した結果は 192fs RMS になります。この設定では、結果として生じる付加ジッタは 186fs RMS という低い値になります。



リファレンス信号は、低ノイズ信号ジェネレータです

図 7-10. CDCLVP111-SP リファレンス位相ノイズ 47fs RMS (10kHz～20MHz)




図 7-11. CDCLVP111-SP 出力位相ノイズ 192fs RMS (10kHz～20MHz)

7.3 電源に関する推奨事項

7.3.1 電源フィルタリング

高性能クロック バッファは、電源のノイズに敏感であり、バッファの付加ジッタが大幅に増加する可能性があります。特にアプリケーションでジッタと位相ノイズが重要な場合は、システム電源からのノイズを低減することが不可欠です。

フィルタ コンデンサを使用して、電源からの低周波数ノイズを除去すると、バイパス コンデンサが高周波ノイズに対する非常に低いインピーダンス パスとして機能し、電源システムを誘導性の変動から保護できます。これらのバイパス コンデンサは、デバイスの必要に応じて瞬間的な電流サージを発生させます。またバイパス コンデンサの等価直列抵抗 (ESR)を小さくする必要があります。バイパス コンデンサを適切に使用するには、電源端子の近くに配置し、インダクタンスを最小限に抑えるために短いループでレイアウトする必要があります。TI では、パッケージの電源端子と同じ数の高周波バイパス コンデンサ (0.1µF 等) を追加することを推奨しています。

基板電源とチップ電源の間にフェライト ビーズを挿入し、クロック ドライバが生成する高周波スイッチング ノイズを絶縁することを推奨しますが、これは必須ではありません。これらのビーズは、スイッチング ノイズが基板の電源に漏れるのを防止します。基板電源とチップ電源を適切に絶縁し、適切な動作に必要な最小電圧を上回る電源端子の電圧を維持するため、DC 抵抗が非常に小さく適切なフェライト ビーズを選定することが重要です。

図 7-12 に、この推奨される電源デカップリング方法を示します。

Copyright © 2025 Texas Instruments Incorporated




図 7-12. 電源のデカップリング

7.4 レイアウト

7.4.1 レイアウトのガイドライン

差動出力は、長さを合わせ、適切なエンドポイント である LVPECL 終端により、50Ω と (V_{CC} – 2) または 100Ω の差動でインピーダンスを制御する必要があります。クロック入力は、デバイスのピンの近くでバイアスする必要があります。

7.4.2 レイアウト例




図 7-13. CDCLVP111-SP のレイアウト例

Copyright © 2025 Texas Instruments Incorporated

8 デバイスおよびドキュメントのサポート

8.1 ドキュメントのサポート

8.1.1 関連資料

- テキサス インスツルメンツ、*CDCLVP111-SP 評価基板 CDCLVP111EVM-CVAL*、EVM ユーザーガイド

8.2 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。 変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

8.3 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計で必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの使用条件を参照してください。

8.4 商標

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.
すべての商標は、それぞれの所有者に帰属します。

8.5 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

8.6 用語集

テキサス・インスツルメンツ用語集　　この用語集には、用語や略語の一覧および定義が記載されています。

9 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision A (January 2017) to Revision B (March 2025)	Page
• ドキュメント全体にわたって表、図、相互参照の採番方法を更新	1
• *熱に関する情報*セクションの熱評価基準を更新	4

Changes from Revision * (November 2016) to Revision A (January 2017)	Page
• *アプリケーション*セクションにエンジニアリング評価サンプルの箇条書き項目と脚注を追加	1

10 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

Copyright © 2025 Texas Instruments Incorporated

重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、テキサス・インスツルメンツの販売条件、または ti.com やかかる テキサス・インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所:Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2025, Texas Instruments Incorporated

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package | Pins	Package qty | Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
5962-1620701VXC	Active	Production	CFP (HFG) | 36	10 | JEDEC TRAY (5+1)	Yes	Call TI	N/A for Pkg Type	-55 to 125	5962-1620701VXC CDCLVP111HFG-V
CDCLVP111HFG/EM	Active	Production	CFP (HFG) | 36	10 | JEDEC TRAY (5+1)	Yes	Call TI	N/A for Pkg Type	25 to 25	CDCLVP111HFG/EM EVAL ONLY

(1) **Status:** For more details on status, see our product life cycle.

(2) **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

(3) **RoHS values:** Yes, No, RoHS Exempt. See the TI RoHS Statement for additional information and value definition.

(4) **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

(5) **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

(6) **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.


OTHER QUALIFIED VERSIONS OF CDCLVP111-SP :

- Catalog : CDCLVP111
- Enhanced Product : CDCLVP111-EP

NOTE: Qualified Version Definitions:

- Catalog - TI's standard catalog product
- Enhanced Product - Supports Defense, Aerospace and Medical Applications

TRAY



Chamfer on Tray corner indicates Pin 1 orientation of packed units.

*All dimensions are nominal


Device	Package Name	Package Type	Pins	SPQ	Unit array matrix	Max temperature (°C)	L (mm)	W (mm)	K0 (µm)	P1 (mm)	CL (mm)	CW (mm)
5962-1620701VXC	HFG	CFP	36	10	2 x 5	75	315	135.9	13000	60.96	35.58	37.47
CDCLVP111HFG/EM	HFG	CFP	36	10	2 x 5	75	315	135.9	13000	60.96	35.58	37.47


HFG0036A

PACKAGE OUTLINE

CFP - 2.224 mm max height

CERAMIC FLATPACK





DETAIL A
TYPICAL

4222963/B 03/2021

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This package is hermetically sealed with a metal lid.
4. The lid is connected to Pin 8.
5. The leads are gold plated and can be solder dipped.
6. The leads on the top of the package near the lid are showing.

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、 TI の販売条件 、 TI の総合的な品質ガイドライン 、 ti.com または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。 TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2026, Texas Instruments Incorporated

最終更新日：2025 年 10 月