



CSD13202Q2 12V NチャネルNexFET™ パワーMOSFET

1 特長

- 非常に低い Q_g および Q_{gd}
- 低い熱抵抗
- アバランシェ定格
- 鉛フリーの端子メッキ処理
- RoHS準拠
- ハロゲン不使用
- SON 2mm×2mmプラスチック・パッケージ


2 アプリケーション

- 負荷スイッチ・アプリケーションに最適
- ストレージ、タブレット、ハンドヘルド機器
- 制御FETアプリケーションに最適
- ポイント・オブ・ロード同期降圧コンバータ


3 概要

この12V、7.5mΩの NexFET™ パワーMOSFETは、電力変換および負荷管理アプリケーションで損失を最小化するように設計されています。2mm×2mmのSONにより、このサイズのパッケージとして非常に優れた熱特性を実現しています。

上面図



PD108-01



G001

製品概要

$T_A = 25^\circ\text{C}$		標準値	単位
V_{DS}	ドレイン-ソース間電圧	12	V
Q_g	ゲートの合計電荷(4.5V)	5.1	nC
Q_{gd}	ゲート電荷、ゲート-ドレイン間	0.76	nC
$R_{DS(on)}$	ドレイン-ソース間オン抵抗	$V_{GS} = 2.5\text{V}$	9.1
		$V_{GS} = 4.5\text{V}$	7.5
$V_{GS(th)}$	スレッシュホルド電圧	0.8	V

製品情報

デバイス	メディア	数量	パッケージ	出荷
CSD13202Q2	7インチ・リール	3000	SON 2.00mm×2.00mm プラスチック・パッケージ	テープ・ アンド・ リール


絶対最大定格

$T_A = 25^\circ\text{C}$		値	単位
V_{DS}	ドレイン-ソース間電圧	12	V
V_{GS}	ゲート-ソース間電圧	±8	V
I_D	連続ドレイン電流(パッケージ制限)	22	A
	連続ドレイン電流 ⁽¹⁾	14.4	
I_{DM}	パルス・ドレイン電流、 $T_A = 25^\circ\text{C}$ ⁽²⁾	76	A
P_D	消費電力 ⁽¹⁾	2.7	W
T_J , T_{STG}	動作時の接合部、 保管温度	-55~150	°C
E_{AS}	アバランシェ・エネルギー、単一パルス $I_D = 20\text{A}$, $L = 0.1\text{mH}$, $R_G = 25\Omega$	20	mJ

(1) 0.06インチ厚のFR4 PCB上の1インチ² Cu (2オンス)で、 $R_{\theta JA} = 45^\circ\text{C/W}$

(2) パルス幅10μs、デューティ・サイクル ≤ 2%

ゲート電荷



G001



目次

1	特長	1	6	デバイスおよびドキュメントのサポート	7
2	アプリケーション	1	6.1	ドキュメントの更新通知を受け取る方法	7
3	概要	1	6.2	コミュニティ・リソース	7
4	改訂履歴	2	6.3	商標	7
5	Specifications	3	6.4	静電気放電に関する注意事項	7
5.1	Electrical Characteristics	3	6.5	Glossary	7
5.2	Thermal Characteristics	3	7	メカニカル、パッケージ、および注文情報	8
5.3	Typical MOSFET Characteristics	4	7.1	Q2パッケージの寸法	8
			7.2	Q2のテープ・アンド・リール情報	10

4 改訂履歴

2013年9月発行のものから更新

Page

• 「製品情報」表、「仕様」セクション、「デバイスおよびドキュメントのサポート」セクション、および「メカニカル、パッケージ、および注文情報」セクションを追加	1
• メカニカル図面を更新	8

5 Specifications

5.1 Electrical Characteristics

 $T_A = 25^\circ\text{C}$, unless otherwise specified

PARAMETER		TEST CONDITIONS	MIN	TYP	MAX	UNIT
STATIC CHARACTERISTICS						
BV _{DSS}	Drain-to-source voltage	V _{GS} = 0 V, I _D = 250 μA	12			V
I _{DSS}	Drain-to-source leakage current	V _{GS} = 0 V, V _{DS} = 9.6 V			1	μA
I _{GSS}	Gate-to-source leakage current	V _{DS} = 0 V, V _{GS} = 8 V			100	nA
V _{GS(th)}	Gate-to-source threshold voltage	V _{DS} = V _{GS} , I _{DS} = 250 μA	0.58	0.80	1.10	V
R _{DS(on)}	Drain-to-source on-resistance	V _{GS} = 2.5 V, I _{DS} = 5 A		9.1	11.6	mΩ
		V _{GS} = 3 V, I _{DS} = 5 A		8.4	10.4	
		V _{GS} = 4.5 V, I _{DS} = 5 A		7.5	9.3	
g _{fs}	Transconductance	V _{DS} = 6 V, I _{DS} = 5 A		44		S
DYNAMIC CHARACTERISTICS						
C _{ISS}	Input capacitance	V _{GS} = 0V, V _{DS} = 6 V, f = 1 MHz		767	997	pF
C _{OSS}	Output capacitance			506	657	pF
C _{RSS}	Reverse transfer capacitance			43	56	pF
R _g	Series gate resistance			0.7	1.4	Ω
Q _g	Gate charge total (4.5 V)	V _{DS} = 6 V, I _{DS} = 5 A		5.1	6.6	nC
Q _{gd}	Gate charge gate-to-drain			0.76		nC
Q _{gs}	Gate charge gate-to-source			0.98		nC
Q _{g(th)}	Gate charge at V _{th}			0.57		nC
Q _{OSS}	Output charge	V _{DS} = 6 V, V _{GS} = 0 V		5.7		nC
t _{d(on)}	Turnon delay time	V _{DS} = 6 V, V _{GS} = 4.5 V, I _{DS} = 5 A R _G = 2 Ω		4.5		ns
t _r	Rise time			28		ns
t _{d(off)}	Turnoff delay time			11.0		ns
t _f	Fall time			13.6		ns
DIODE CHARACTERISTICS						
V _{SD}	Diode forward voltage	I _{DS} = 5 A, V _{GS} = 0 V		0.75	1	V
Q _{rr}	Reverse recovery charge	V _{DD} = 6 V, I _F = 5 A, di/dt = 200 A/μs		13		nC
t _{rr}	Reverse recovery time			28		ns

5.2 Thermal Characteristics

 $T_A = 25^\circ\text{C}$ unless otherwise stated


PARAMETER		MIN	TYP	MAX	UNIT
$R_{\theta JC}$	Thermal resistance junction-to-case ⁽¹⁾			6.4	$^\circ\text{C}/\text{W}$
$R_{\theta JA}$	Thermal resistance junction-to-ambient ⁽¹⁾⁽²⁾			60	$^\circ\text{C}/\text{W}$

- (1) $R_{\theta JC}$ is determined with the device mounted on a 1-in² (6.45-cm²), 2-oz (0.071-mm) thick Cu pad on a 1.5-in $\times$ 1.5-in (3.81-cm $\times$ 3.81-cm), 0.06-in (1.52-mm) thick FR4 PCB. $R_{\theta JC}$ is specified by design, whereas $R_{\theta JA}$ is determined by the user's board design.
- (2) Device mounted on FR4 material with 1-in² (6.45-cm²), 2-oz (0.071-mm) thick Cu.

CSD13202Q2


JA4SED4A – SEPTEMBER 2013 – REVISED JANUARY 2018

www.ti.com



M0164-01

Max $R_{\theta JA} = 60$ when
mounted on 1 in²
(6.45 cm²) of 2-oz
(0.071-mm) thick Cu.




M0164-02

Max $R_{\theta JA} = 210$ when
mounted on minimum
pad area of 2-oz
(0.071-mm) thick Cu.

5.3 Typical MOSFET Characteristics

$T_A = 25^\circ\text{C}$ unless otherwise stated



Typical MOSFET Characteristics (continued)

$T_A = 25^\circ\text{C}$ unless otherwise stated




Figure 2. Saturation Characteristics




Figure 3. Transfer Characteristics




Figure 4. Gate Charge




Figure 5. Capacitance




Figure 6. Threshold Voltage vs Temperature




Figure 7. On-State Resistance vs Gate-to-Source Voltage

Typical MOSFET Characteristics (continued)

$T_A = 25^\circ\text{C}$ unless otherwise stated




Figure 8. Normalized On-State Resistance vs Temperature




Figure 9. Typical Diode Forward Voltage




Figure 10. Maximum Safe Operating Area




Figure 11. Single Pulse Unclamped Inductive Switching




Figure 12. Maximum Drain Current vs Temperature

6 デバイスおよびドキュメントのサポート

6.1 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、ti.comのデバイス製品フォルダを開いてください。右上の隅にある「通知を受け取る」をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取れます。変更の詳細については、修正されたドキュメントに含まれている改訂履歴をご覧ください。

6.2 コミュニティ・リソース

The following links connect to TI community resources. Linked contents are provided "AS IS" by the respective contributors. They do not constitute TI specifications and do not necessarily reflect TI's views; see TI's [Terms of Use](#).

TI E2E™ オンライン・コミュニティ TIのE2E (*Engineer-to-Engineer*) コミュニティ。エンジニア間の共同作業を促進するために開設されたものです。e2e.ti.comでは、他のエンジニアに質問し、知識を共有し、アイデアを検討して、問題解決に役立てることができます。

設計サポート TIの設計サポート役に立つE2Eフォーラムや、設計サポート・ツールをすばやく見つけることができます。技術サポート用の連絡先情報も参照できます。

6.3 商標

NexFET, E2E are trademarks of Texas Instruments.

All other trademarks are the property of their respective owners.

6.4 静電気放電に関する注意事項



これらのデバイスは、限定的なESD (静電破壊) 保護機能を内蔵しています。保存時または取り扱い時は、MOSゲートに対する静電破壊を防止するために、リード線同士をショートさせておくか、デバイスを導電フォームに入れる必要があります。

6.5 Glossary


[SLYZ022](#) — *TI Glossary*.

This glossary lists and explains terms, acronyms, and definitions.

7 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、そのデバイスについて利用可能な最新のデータです。このデータは予告なく変更されることがあり、ドキュメントが改訂される場合もあります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

7.1 Q2パッケージの寸法




4222322/A 08/2015

- すべての直線寸法はミリメートル(mm)単位です。括弧内のすべての寸法は、参照のみを目的としたものです。寸法と許容誤差は、ASME Y14.5M準拠です。
- この図面は、予告なく変更される可能性があります。
- 熱特性および機械的な性能を実現するため、パッケージのサーマル・パッドはプリント基板にハンダ付けする必要があります。

Q2パッケージの寸法 (continued)

7.1.1 推奨されるPCBパターン



SOLDER MASK DETAILS

1. このパッケージは、基板上のサーマル・パッドにハンダ付けされるよう設計されています。詳細については、『[QFN/SON PCBアタッチメント](#)』(SLUA271)を参照してください。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
CSD13202Q2	Active	Production	WSON (DQK) 6	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-55 to 150	1322
CSD13202Q2.B	Active	Production	WSON (DQK) 6	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-55 to 150	1322
CSD13202Q2G4.B	Active	Production	WSON (DQK) 6	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-55 to 150	1322

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとし、TI は一切の責任を拒否します。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](https://www.ti.com) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2025, Texas Instruments Incorporated

最終更新日：2025 年 10 月