

CSD967201-Q1 車載用同期降圧スマート電力段

1 特長

- 入力電圧範囲: 3V ~ 20V
- 定格 60A、ピーク電流 90A の対応能力
- 車載アプリケーション向けに AEC-Q100 認証済み
 - デバイス温度グレード 1: 周囲温度 -40°C ~ $+125^{\circ}\text{C}$ の動作温度範囲、 T_A
 - 接合部温度: -40°C ~ $+150^{\circ}\text{C}$ 、 T_J
- 機能安全対応
 - 機能安全システムの設計に役立つ資料を利用可能
- 650kHz、12V の V_{IN} 、0.6V V_{OUT} のときに 87.7% の電力段のピーク効率
- 650kHz、12V の V_{IN} 、0.8V V_{OUT} のときに 89.4% の電力段のピーク効率
- 低減されたスイッチ ノード リンギング
- 高周波動作 (最大 2MHz)
- 温度補償された双方向電流検出の報告 (5 $\mu\text{A/A}$)
- ボディブレーキ モード (BB)
- フォルト検出
 - ハイサイド短絡 (HSS)
- フォルト保護
 - 過熱 (OT)
 - サイクル単位のバレー過電流制限 (IOC_{VALLEY})
 - 2 次側ピーク過電流保護 (IOC_{PEAK})
 - サイクルごとの負の過電流検出
- 5mm × 6mm × 0.75mm 業界標準の QFN フットプリントパッケージ
- グリーン対応で、除外なしの RoHS 準拠

2 アプリケーション

- 車載用 ADAS
- 車載用インフォテインメントおよびクラスタ
- ソフトウェア定義の自動車: 高性能コンピューティング

3 説明

CSD967201-Q1 は、自動車向けの高出力、高密度の同期降圧コンバータで使用するために高度に最適化された設計です。このデバイスは、ドライバ IC とパワー MOSFET を 1 つの Pb フリーのモノリシック設計に統合し、電力段のスイッチング機能を完結させています。この組み合わせにより、小型の業界標準 5mm × 6mm × 0.75mm フットプリントで、高電流、高効率、高速スイッチング能力が実現します。


CSD967201-Q1 は正確な電流検出と温度検出機能を統合しており、システム設計の簡素化と精度向上に役立ちます。保護機能には、サイクルごとの過電流および負の過電流制限、過温度シャットダウン、HS FET 短絡、さらに VCC、VIN、BOOT に対する UVLO が含まれます。

CSD967201-Q1 は TPS64300-Q1 の VRS-11 コントローラ、およびその他の標準的な VRS-11 コントローラと互換性があります。

パッケージ情報

部品番号	パッケージ ⁽¹⁾	パッケージ サイズ ⁽²⁾
CSD967201-Q1	VDK (WQFN-FCRLF, 38)	6mm × 5mm

- 詳細については、[セクション 7](#) を参照してください。
- パッケージ サイズ (長さ × 幅) は公称値であり、該当する場合はピンも含まれます。



アプリケーション概略図



目次

1 特長.....	1	5.4 サポート・リソース.....	5
2 アプリケーション.....	1	5.5 商標.....	5
3 説明.....	1	5.6 静電気放電に関する注意事項.....	5
4 ピン構成および機能.....	3	5.7 用語集.....	5
5 デバイスおよびドキュメントのサポート.....	5	6 改訂履歴.....	5
5.1 デバイス サポート.....	5	7 メカニカル、パッケージ、および注文情報.....	6
5.2 ドキュメントのサポート.....	5	7.1 テープおよびリール情報.....	6
5.3 ドキュメントの更新通知を受け取る方法.....	5		

4 ピン構成および機能




図 4-1. VDK パッケージ、38 ピン WQFN-FCRLF (5mm × 6mm × 0.75mm) - 上面図

表 4-1. CSD967201-Q1 ピンの機能

ピン		タイプ ⁽¹⁾	説明
名称	番号		
AGND	2	GND	アナログ グランド
BOOT	31	I/O	ブートストラップ コンデンサ接続。BOOT ピンから PHASE ピンに、最小 0.1μF、16V、X5R のセラミックコンデンサを接続します。ブート ストラップ コンデンサは、HS FET をスイッチするための電荷を提供します。ブートストラップ ダイオードは内蔵されています。
EN	33	I	このピンはデバイスを有効化するために使用されます。EN がロジック High のとき、ゲートドライバは PWM 入力に応答します。EN がロジック Low のとき、両方の MOSFET ゲートは積極的にオフに駆動されます。
IMON	36	O	電流センス アンプの出力。このピンの出力は、5μA/A のゲインでのインダクタ電流に比例します。
BP33	1	I/O	このピンと AGND との間にバイパス コンデンサを接続します。BP33 には、100nF、16V、X7R のコンデンサを 1 個使用することが推奨されています。
PGND	5	GND	内部電力段の電源グランド。
	6 ~ 10		
	19-22		
	35、37		

表 4-1. CSD967201-Q1 ピンの機能 (続き)

ピン		タイプ ⁽¹⁾	説明
名称	番号		
PHASE	30	O	位相ピン。HS FET のフローティングドライバ用ブートストラップ コンデンサの帰路の接続です。このピンは内部で VSW に接続されています。BOOT ピンから PHASE ピンに、最小 0.1μF、16V、X5R のセラミックコンデンサを接続します。ブート ストラップ コンデンサは、HS FET をスイッチするための電荷を提供します。ブートストラップ ダイオードは内蔵されています。
PWM	32	I	外部コントローラからのトライステート入力。ロジック Low で制御 FET ゲート Low と同期 FET ゲートを High に設定します。ロジック High で、制御 FET ゲート High と同期 FET ゲート Low が設定されます。PWM がトライステートのシャットダウン ホールドオフ時間 (t_{3HT}) より長い時間 Hi-Z にとどまる場合、ボディブレーキまたは DCM のどちらかが有効になります。
SW	11 – 18、23、38	O	HS MOSFET のソースと LS MOSFET のドレインを接続するスイッチノードで、出力インダクタへのピン接続となります。
TMON/FLT	34	O	温度アンプ出力。IC 温度に比例する電圧を通知します。ORing 機能が IC に統合されています。多相アプリケーションで使用する場合、1 線式ですべての IC の TMON/FLT ピンを接続できます。最高温度のみが報告されます。サーマル シャットダウン検出回路がトリップされると、TMON/FLT は 3V にプルアップされます。
VCC	3	PWR	内部アナログ回路の電源電圧。このピンは AGND にバイパスされます。VCC には、2.2μF、10V、X5R のコンデンサを 1 個使用することが推奨されています。
VDRV	4	PWR	ゲートドライバ用の電源電圧。このピンは PGND にバイパスされます。VDRV には、1μF、16V、X7R のコンデンサを 1 個使用することが推奨されています。
VIN	24 ~ 29	I	電源入力電圧ピン。入力コンデンサは、このピンの近くに接続します。VIN には少なくとも 10μF、25V、X7R のコンデンサを 5 個使用し、さらに VIN ピンの近くに 0.1μF、50V、X7R のコンデンサを 2 個配置することが推奨されています。

(1) I = 入力、O = 出力、GND = グランド

5 デバイスおよびドキュメントのサポート

5.1 デバイス サポート

5.1.1 サード・パーティ製品に関する免責事項

サード・パーティ製品またはサービスに関するテキサス・インスツルメンツの出版物は、単独またはテキサス・インスツルメンツの製品、サービスと一緒に提供される場合に関係なく、サード・パーティ製品またはサービスの適合性に関する是認、サード・パーティ製品またはサービスの是認の表明を意味するものではありません。

5.2 ドキュメントのサポート

5.3 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

5.4 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計に必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの[使用条件](#)を参照してください。

5.5 商標

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.
すべての商標は、それぞれの所有者に帰属します。

5.6 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

5.7 用語集

[テキサス・インスツルメンツ用語集](#) この用語集には、用語や略語の一覧および定義が記載されています。


6 改訂履歴

日付	改訂	注
November 2025	*	初版リリース

7 メカニカル、パッケージ、および注文情報


以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

7.1 テープおよびリール情報



デバイス	パッケージ タイプ	パッケージ 図	ピン	SPQ	リール 直径 (mm)	リール 幅 W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	ピン 1 の 象限
CSD967201QVQDKRQ1	WQFN- FCRLF	VDA	38	3000	330	12.4	5.30	6.30	1.20	8.00	12.00	Q1


TAPE AND REEL BOX DIMENSIONS



デバイス	パッケージタイプ	パッケージ図	ピン	SPQ	長さ (mm)	幅 (mm)	高さ (mm)
CSD967201QVDKRQ1	WQFN-FCRLF	VDA	38	3000	367	367	38

ADVANCE INFORMATION

VDK0038A




PACKAGE OUTLINE

WQFN-FCRLF - 0.8 mm max height

PLASTIC QUAD FLATPACK - NO LEAD

ADVANCE INFORMATION



NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

EXAMPLE BOARD LAYOUT

VDK0038A

WQFN-FCRLF - 0.8 mm max height

PLASTIC QUAD FLATPACK - NO LEAD




NOTES: (continued)

4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

VDK0038A

WQFN-FCRLF - 0.8 mm max height

ADVANCE INFORMATION



BASED ON 0.125 MM THICK STENCIL
SCALE: 15X

PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE

PAD 24-28: 89%

PAD 37: 84%

PAD 38: 77%

4231341/A 11/2024

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
PSD967201QVDKRQ1	Active	Preproduction	WQFN-FCRLF (VDK) 38	3000 LARGE T&R	-	Call TI	Call TI	-40 to 125	

- (1) **Status:** For more details on status, see our [product life cycle](#).
- (2) **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.
- (3) **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.
- (4) **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.
- (5) **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.
- (6) **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "-" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.




WQFN-FCRLF - 0.8 mm max height

The drawing illustrates a multi-pin connector assembly with the following views and dimensions:


- Top View:** Shows a rectangular footprint with a "PIN 1 INDEX AREA" in the top-left corner. Dimensions include a width of 5.1 (4.9) and a height of 6.1 (5.9).
- Side View:** Shows the profile of the connector with a "SEATING PLANE" indicated. Dimensions include a total height of 0.8 (0.7) and a pin height of 0.01 (0.00). A feature control symbol shows a profile tolerance of 0.08 C.
- Detail View:** A cross-sectional view of the pin array with dimensions for individual pins (e.g., 0.325, 0.225, 0.65, 0.45, 0.175, 0.075) and the overall array width (2.2 ± 0.05). It also shows a typical spacing of (0.13) TYP.
- Bottom View:** Shows the underside of the connector with dimensions for the pin array (e.g., 1.75 ± 0.05, 0.11 ± 0.05, 0.44 ± 0.05, 1.805 ± 0.05, 2.03 ± 0.05) and the overall width (2.225 ± 0.05). A feature control symbol indicates a positional tolerance of 0.1 M C A B and a circular runout tolerance of 0.05 M C.

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

PLASTIC QUAD FLATPACK - NO LEAD



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 15X



SOLDER MASK DETAILS

4231341/B 04/2025

NOTES: (continued)


4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

VDK0038A

WQFN-FCRLF - 0.8 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



SOLDER PASTE EXAMPLE

BASED ON 0.125 MM THICK STENCIL

SCALE: 15X

PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE

PAD 24-28: 89%

PAD 37: 84%

PAD 38: 77%

4231341/B 04/2025

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとし、TI は一切の責任を拒否します。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](https://www.ti.com) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2026, Texas Instruments Incorporated

最終更新日：2025 年 10 月