

INA3221-Q1AEC-Q100、26V、トリプルチャンネル、13ビット、 I^2C 出力電流および電圧モニタ、アラート付き

1 特長

- 車載アプリケーション認定済み
- 以下の結果で AEC-Q100 認定済み:
 - デバイス温度グレード 1: $-40^{\circ}\text{C} \sim 125^{\circ}\text{C}$
- 機能安全対応
 - 機能安全システムの設計に役立つ資料を利用可能
- 0V~26V のバス電圧を検出
- シャントおよびバス電圧を報告
- 高精度:
 - オフセット電圧: $\pm 80\mu\text{V}$ (最大値)
 - ゲイン誤差: 0.25% (最大値)
- 平均化オプションを構成可能
- プログラム可能な 4 つのアドレス
- プログラム可能なアラートおよび警告出力
- 電源動作: 2.7V ~ 5.5V

2 アプリケーション

- インフォテインメント
- リアシート・エンターテインメント
- デジタル・クラスタ
- 電子制御ユニット

3 説明


INA3221-Q1 は 3 チャンネル、ハイサイドの電流およびバス電圧モニタで、 I^2C および SMBUS 互換のインターフェイスが搭載されています。INA3221-Q1 はシャント電圧降下とバス電源電圧の両方を監視し、それらの信号について変換時間と平均化モードをプログラム可能です。INA3221-Q1 は危機的なアラートと警告アラートの両方に対応し、チャンネルごとにプログラム可能な複数の範囲外状況を検出できます。

INA3221-Q1 は、0V ~ 26V の範囲で変動するバスの電流を検出します。このデバイスは 2.7V ~ 5.5V の単一電源で動作し、供給電流は 350 μA (代表値) です。INA3221-Q1 は $-40^{\circ}\text{C} \sim +125^{\circ}\text{C}$ の温度範囲で動作が規定されています。 I^2C および SMBUS 互換インターフェイスはプログラム可能な 4 つのアドレスを備えています。

パッケージ情報

部品番号	パッケージ ⁽¹⁾	パッケージサイズ ⁽²⁾
INA3221-Q1	RGV (VQFN, 16)	4.00mm × 4.00mm

- 利用可能なすべてのパッケージについては、このデータシートの末尾にあるパッケージオプションについての付録を参照してください。
- パッケージサイズ (長さ × 幅) は公称値であり、該当する場合はピンも含まれます。



代表的なアプリケーション



目次

1 特長	1	8 レジスタ マップ	26
2 アプリケーション	1	8.1 レジスタ セットの概要.....	26
3 説明	1	8.2 レジスタの説明.....	27
4 デバイス比較表	3	9 アプリケーションと実装	39
5 ピン構成および機能	3	9.1 アプリケーション情報.....	39
6 仕様	5	9.2 代表的なアプリケーション.....	39
6.1 絶対最大定格.....	5	9.3 電源に関する推奨事項.....	40
6.2 ESD 定格.....	5	9.4 レイアウト.....	41
6.3 推奨動作条件.....	5	10 デバイスおよびドキュメントのサポート	42
6.4 熱に関する情報.....	6	10.1 デバイス サポート.....	42
6.5 電気的特性.....	6	10.2 ドキュメントのサポート.....	42
6.6 代表的特性.....	8	10.3 ドキュメントの更新通知を受け取る方法.....	42
7 詳細説明	11	10.4 サポート・リソース.....	42
7.1 概要.....	11	10.5 商標.....	42
7.2 機能ブロック図.....	11	10.6 静電気放電に関する注意事項.....	42
7.3 機能説明.....	12	10.7 用語集.....	42
7.4 デバイスの機能モード.....	17	11 改訂履歴	42
7.5 プログラミング.....	21	12 メカニカル、パッケージ、および注文情報	43

4 デバイス比較表

デバイス	説明
INA226Q1	車載用、36V、超高精度、ローサイド/ハイサイド対応、I ² C 出力、アラート機能付き電流モニタ、電力モニタ
INA220Q1	車載用、26V、双方向、ゼロドリフト、ローサイドまたはハイサイド、I ² C Out、電流モニタおよび電力モニタ
INA212Q1	車載用、26V、双方向、ゼロドリフト、高精度、ローサイド/ハイサイド対応、電圧出力、電流検出アンプ
INA282Q1	車載用、80V、双方向、高精度、ローサイド/ハイサイド対応、電圧出力、シャント電流モニタ

5 ピン構成および機能




図 5-1. RGV パッケージ 16 ピン VQFN 上面図

表 5-1. ピンの機能

ピン		タイプ	説明
名称	番号		
A0	5	デジタル入力	アドレス ピン。GND、SCL、SDA、または V _S に接続します。表 7-1 にピンの設定と対応するアドレスの一覧を示します。
クリティカル	9	デジタル出力	変換トリガのクリティカルアラート、オープンドレイン出力。
GND	3	アナログ	グラウンド
IN-1	11	アナログ入力	チャンネル 1 のシャント抵抗の負荷側に接続します。バス電圧は、このピンからグラウンドへの測定値です。
IN+1	12	アナログ入力	チャンネル 1 のシャント抵抗の電源側に接続します。
IN-2	14	アナログ入力	チャンネル 2 のシャント抵抗の負荷側に接続します。バス電圧は、このピンからグラウンドへの測定値です。
IN+2	15	アナログ入力	チャンネル 2 のシャント抵抗の電源側に接続します。
IN-3	1	アナログ入力	チャンネル 3 のシャント抵抗の負荷側に接続します。バス電圧は、このピンからグラウンドへの測定値です。
IN+3	2	アナログ入力	チャンネル 3 のシャント抵抗の電源側に接続します。
PV	10	デジタル出力	パワー有効アラート、オープンドレイン出力。
SCL	6	デジタル入力	シリアル バス クロックライン; オープンドレイン入力。
SDA	7	デジタル I/O	シリアル バス データライン; オープンドレイン入出力。
TC	13	デジタル出力	タイミング制御アラート、オープンドレイン出力。
VPU	16	アナログ入力	パワー有効出力回路をバイアスするために使用されるブルアップ電源電圧。
VS	4	アナログ	電源、2.7V~5.5V。
警告	8	デジタル出力	平均化測定警告アラート、オープンドレイン出力。

表 5-1. ピンの機能 (続き)

ピン		タイプ	説明
名称	番号		
サーマル パッド	-	-	このパッドはグランドに接続するか、またはフローティングのままにしておく必要があります。

6 仕様

6.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り)⁽¹⁾

			最小値	最大値	単位
電圧	電源、V _S		6		V
アナログ入力	IN+, IN−	差動 (V _{IN+}) − (V _{IN−}) ⁽²⁾	-26	26	V
		同相モード (V _{IN+}) + (V _{IN−}) / 2	-0.3	26	
	VPU		26		
デジタル出力	クリティカル、警告、パワー有効		6		V
	時間制御		26		
シリアル バス	データライン、SDA		(GND − 0.3)	6	V
	クロックライン、SCL		(GND − 0.3)	6	
電流	任意のピンへの入力		5		mA
	オープンドレイン、デジタル出力		10		
温度	動作温度、T _A		-40	125	°C
	接合部、T _J		150		
	保存、T _{stg}		-65	150	

- (1) 「絶対最大定格」の範囲外の動作は、デバイスの永続的な損傷の原因となる可能性があります。「絶対最大定格」は、これらの条件において、または「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを暗に示すものではありません。「絶対最大定格」の範囲内であっても「推奨動作条件」の範囲外で使用了場合、デバイスは完全に機能するとは限らず、このことがデバイスの信頼性、機能、性能に影響を及ぼし、デバイスの寿命を縮める可能性があります。
- (2) V_{IN+} および V_{IN–} の差動電圧は –26V から +26V まで可能ですが、これらのピンの電圧は –0.3V から +26V の範囲を超えてはなりません。

6.2 ESD 定格

		値	単位
V _(ESD) 静電放電	人体モデル (HBM)、AEC Q100-002 準拠 ⁽¹⁾	±2500	V
	デバイス帯電モデル (CDM)、AEC Q100-011 準拠	±1000	

- (1) AEC Q100-002 は、HBM ストレス試験を ANSI / ESDA / JEDEC JS-001 仕様に従って実施しなければならないと規定しています。

6.3 推奨動作条件

外気温度範囲での動作時 (特に記述のない限り)

	最小値	公称値	最大値	単位
動作電源電圧	2.7		5.5	V
動作温度、T _A	–40		125	°C

6.4 熱に関する情報

熱評価基準 ⁽¹⁾		INA3221-Q1	単位
		RGV (VQFN)	
		16 ピン	
R _{θJA}	接合部から周囲への熱抵抗	36.5	°C/W
R _{θJC(top)}	接合部からケース (上面) への熱抵抗	42.7	°C/W
R _{θJB}	接合部から基板への熱抵抗	14.7	°C/W
Ψ _{JT}	接合部から上面への特性パラメータ	0.5	°C/W
Ψ _{JB}	接合部から基板への特性パラメータ	14.8	°C/W
R _{θJC(bot)}	接合部からケース (底面) への熱抵抗	3.3	°C/W

(1) 従来および最新の熱評価基準の詳細については、『半導体および IC パッケージの熱評価基準』アプリケーション ノートを参照してください。
SPRA953

6.5 電気的特性

T_A = 25°C, V_S = 3.3V, V_{IN+} = 12V, V_{SHUNT} = (V_{IN+}) – (V_{IN-}) = 0mV, および V_{BUS} = V_{IN-} = 12V (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
入力						
V _{SHUNT}	シャント電圧入力		-163.84		163.8	mV
V _{BUS}	バス電圧入力		0		26	V
CMR	同相除去	V _{IN+} = 0V ~ +26V	110	120		dB
V _{OS}	シャント オフセット電圧、RTI ⁽¹⁾			±40	±80	μV
		T _A = -40°C~+125°C		0.1	0.5	μV/°C
PSRR		vs 電源電圧、V _S = 2.7V ~ 5.5V		15		μV/V
V _{OS}	バスオフセット電圧、RTI ⁽¹⁾			±8	±16	mV
		T _A = -40°C~+125°C			80	μV/°C
PSRR		電源電圧依存性		0.5		mV/V
I _{IN+}	IN+ における入力バイアス電流			10		μA
I _{IN-}	IN- における入力バイアス電流			10 670		μA kΩ
	入力リークage ⁽²⁾	(IN+ ピン) + (IN- ピン)、パワーダウン モード		0.1	0.5	μA
DC 精度						
	ADC ネイティブ分解能			13		ビット
	1LSB ステップ サイズ	シャント電圧		40		μV
		バス電圧		8		mV
	シャント電圧のゲイン誤差			0.1%	0.25%	
		T _A = -40°C~+125°C		10	50	ppm/°C
	バス電圧のゲイン誤差			0.1%	0.25%	
		T _A = -40°C~+125°C		10	50	ppm/°C
DNL	微分非直線性			±0.1		LSB
t _{CONVERT}	ADC 変換時間	CT ビット=000		140	154	μs
		CT ビット=001		204	224	
		CT ビット=010		332	365	
		CT ビット=011		588	646	
		CT ビット=100		1.1	1.21	ms
		CT ビット=101		2.116	2.328	
		CT ビット=110		4.156	4.572	
		CT ビット=111		8.244	9.068	
SMBus						

$T_A = 25^\circ\text{C}$, $V_S = 3.3\text{V}$, $V_{IN+} = 12\text{V}$, $V_{SHUNT} = (V_{IN+}) - (V_{IN-}) = 0\text{mV}$, および $V_{BUS} = V_{IN-} = 12\text{V}$ (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
SMBus タイムアウト ⁽³⁾				28	35	ms
デジタル入出力						
C_I	入力容量			3		pF
	リーク入力電流	$0\text{V} \leq V_{IN} \leq V_S$		0.1	1	μA
V_{IH}	High レベル入力電圧		0.7 (V_S)		6	V
V_{IL}	Low レベル入力電圧		-0.5		0.3 (V_S)	V
V_{OL}	Low レベル出力電圧	SDA、クリティカル、警告、PV	$V_S > +2.7\text{V}$, $I_{OL} = 3\text{mA}$	0	0.4	V
		TC	$V_S > +2.7\text{V}$, $I_{OL} = 1.2\text{mA}$	0	0.4	
V_{hys}	ヒステリシス電圧			500		mV
電源						
静止時電流				350	450	μA
		パワーダウン モード		0.5	2	
パワーオン リセットのスレッシュホールド				2		V

- (1) RTI = 入力換算。
- (2) 入力リーク電流は、この表の上部に示された条件では正 (電流がピンに流入します) になります。負のリーク電流は、さまざまな入力条件で発生する可能性があります。
- (3) INA3221-Q1 における SMBus タイムアウトは、SCL が 28ms を超えて Low のままである場合にインターフェイスをリセットします。

6.6 代表的特性

$T_A = 25^\circ\text{C}$ 、 $V_S = 3.3\text{V}$ 、 $V_{IN+} = 12\text{V}$ 、 $V_{SHUNT} = (V_{IN+}) - (V_{IN-}) = 0\text{mV}$ 、および $V_{BUS} = V_{IN-} = 12\text{V}$ (特に記述のない限り)




図 6-1. 周波数応答




図 6-2. シャント入力オフセット電圧の製造分布




図 6-3. シャント入力オフセット電圧と温度の関係




図 6-4. シャント入力同相信号除去比と温度の関係




図 6-5. シャント入力ゲイン誤差の製造分布




図 6-6. シャント入力ゲイン誤差と温度の関係

6.6 代表的特性 (続き)

$T_A = 25^\circ\text{C}$, $V_S = 3.3\text{V}$, $V_{IN+} = 12\text{V}$, $V_{SHUNT} = (V_{IN+}) - (V_{IN-}) = 0\text{mV}$, および $V_{BUS} = V_{IN-} = 12\text{V}$ (特に記述のない限り)




図 6-7. シャント入力ゲイン誤差と同相電圧の関係




図 6-8. バス入力オフセット電圧の製造分布




図 6-9. バス入力オフセット電圧と温度の関係




図 6-10. バス入力ゲイン誤差の製造分布




図 6-11. バス入力ゲイン誤差と温度の関係




図 6-12. 入力バイアス電流と同相電圧との関係

6.6 代表的特性 (続き)

$T_A = 25^\circ\text{C}$, $V_S = 3.3\text{V}$, $V_{IN+} = 12\text{V}$, $V_{SHUNT} = (V_{IN+}) - (V_{IN-}) = 0\text{mV}$, および $V_{BUS} = V_{IN-} = 12\text{V}$ (特に記述のない限り)




図 6-13. 入力バイアス電流と温度の関係




図 6-14. 入力バイアス電流と温度の関係 (シャットダウン)




図 6-15. アクティブ I_Q と温度の関係




図 6-16. シャットダウン I_Q と温度の関係




図 6-17. アクティブ I_Q と f^2C クロック周波数の関係





図 6-18. シャットダウン I_Q と f^2C クロック周波数の関係

7 詳細説明

7.1 概要

INA3221-Q1 は、I²C および SMBus 互換インターフェイスを介して通信する電流シャントおよびバス電圧モニタです。INA3221-Q1 は、精密に制御されたシステムで正確な判断を行うために必要なデジタルのシャント電圧およびバス電圧の読み取りを提供し、さらに複数のレールを監視して準拠電圧を維持します。プログラム可能なレジスタにより、測定精度や連続動作と単発動作の選択など、柔軟な構成が可能です。レジスタ マップ セクションでは、表 8-1 から始まる INA3221-Q1 レジスタの詳細を説明しています。

7.2 機能ブロック図



- A. 読み出し専用。
- B. 読み出し / 書き込み。

7.3 機能説明

7.3.1 基本的な ADC 機能

INA3221-Q1 は、対象となる最大 3 つの電源に対して 2 つの測定を実行します。負荷電流がシャント抵抗を流れることで発生する電圧によってシャント電圧が生じ、そのシャント電圧は IN+ ピンと IN− ピン間で測定されます。このデバイスは、各チャンネルの IN− ピンで電源バス電圧も内部的に測定します。差動シャント電圧は IN− ピンに対して測定され、バス電圧はグラウンドに対して測定されます。

INA3221-Q1 は通常、2.7V ~ 5.5V の範囲の別の電源から電力を供給します。監視対象の電源バスは 0V から 26V の範囲です。

注意

固定された 8mV のバス電圧レジスタ LSB (全チャンネル共通) に基づき、レジスタのフルスケール値は 32.76 V となります。ただし、INA3221-Q1 入力ピンに印加される実際の電圧は 26V を超えてはなりません。

同相モード入力範囲とデバイスの電源電圧の間には特別な電源シーケンス上の考慮事項はありません。両者は互いに独立しているため、電源電圧がオフの状態でもバス電圧を印加できますし、その逆も可能です。

INA3221-Q1 は、各チャンネルに対してシャント電圧用とバス電圧用の 2 つの測定を行います。各測定は、モード設定 (構成レジスタのビット 2~0) に基づき、独立して測定することも順次測定することもできます。INA3221-Q1 が通常動作モードのとき (つまり、Configuration レジスタの MODE ビットが「111」に設定されているとき)、デバイスがシャント電圧とバス電圧の読み取り値を連続的に変換します。この手順では、まず 1 チャンネルを変換し、その後に次の有効チャンネルのシャント電圧読み取りを行い、続いてそのチャンネルのバス電圧読み取りを行う、といった流れで進み、すべての有効チャンネルが測定されるまで繰り返されます。設定された構成レジスタのモード設定は、すべてのチャンネルに適用されます。有効化されていないチャンネルは、モード設定に関係なく測定シーケンスでスキップされます。

INA3221-Q1 には連続モードとシングルショット モードという 2 つの動作モードがあり、これらの変換完了後の内部 ADC の動作を決定します。INA3221-Q1 が連続モードに設定されている場合 (モード ビット設定を使用)、デバイスは新しい構成設定が書き込まれるまで、すべての有効チャンネルを繰り返しサイクルします。

構成レジスタの MODE 制御ビットでは、シャント電圧のみ、またはバス電圧のみを変換するモードも選択できます。この機能により、デバイスは特定のアプリケーション要件を満たすこともできます。

シングルショット (トリガ) モードでは、いずれかのシングルショット変換モードを構成レジスタに設定すると (すなわち、構成レジスタの MODE ビットを 001、010、または 011 に設定すると)、シングルショット変換が開始されます。この操作により、すべての有効チャンネルについて 1 回分の測定結果が得られます。別のシングルショット変換をトリガするには、モードが変わらない場合でも、構成レジスタにもう一度書き込みを行う必要があります。シングルショット変換が開始されると、すべての有効チャンネルが 1 回ずつ測定され、その後デバイスはパワーダウン状態に入ります。INA3221-Q1 レジスタは、電源オフ時でもいつでも読み取ることができます。これらのレジスタに存在するデータは、対応するレジスタの直前に完了した変換結果です。変換準備完了フラグビット (マスク / イネーブル レジスタ、CVRF ビット) は、シングルショット変換の調整に役立ちます。また、変換時間の長い設定では特に役立ちます。CVRF ビットは、すべての変換が完了した後にセットされます。CVRF ビットは、次の条件でクリアされます:

1. Configuration レジスタへの書き込み (MODE ビットをパワーダウン モードに構成するものを除く)
2. マスク / イネーブル レジスタの読み取り

2 つの動作モード (連続およびシングルショット) に加えて、INA3221-Q1 には待機電流を低減し、INA3221-Q1 入力への電流を遮断する個別に選択可能なパワーダウン モードも備わっています。パワーダウン モードは、デバイスが使用されていないときの電源消費への影響を低減します。パワーダウン モードから完全に復帰するには、40μs が必要です。INA3221-Q1 レジスタは、デバイスがパワーダウン モードにあるときでも書き込みおよび読み出しが可能です。アクティブ MODE 設定のいずれかが構成レジスタに書き込まれるまで、デバイスはパワーダウン モードのままです。

7.3.2 アラート監視

INA3221-Q1 は、プログラム可能なスレッショルドを使用し、目的のアプリケーションが目的の動作条件内で確実に動作することができます。4 本のアラート ピンを使用して、複数の監視機能が利用できます: クリティカル、警告、PV (パワー有効)、および TC (タイミング制御)。これらのアラートピンは、オープンドレイン接続です。

7.3.2.1 クリティカルアラート

クリティカル アラート機能は、各シャント電圧チャネルの個別の変換に基づいて機能を監視します。クリティカル アラートリミット機能は、各シャント電圧チャネルのシャント電圧変換を対応するリミットレジスタにプログラムされた値と比較し、測定値が設定されたリミットを超えているかどうかを判定します。プログラムされたリミットを超えると、シャント抵抗を流れる電流が高すぎることを示します。

電源投入時、各チャネルのクリティカル アラートリミット値のデフォルトは正のフルスケール値に設定されており、実質的にアラートは無効化されています。範囲外状態の監視を開始するため、いつでも対応する制限レジスタをプログラムします。いずれかのチャネル測定値が対応するチャネルのクリティカル アラートリミットレジスタに格納されたリミットを超えると、クリティカル アラートピンが **low** に引き下げられます。クリティカル アラートピンが **low** に引き下げられたときは、マスク/イネーブルレジスタを読み取り、どのチャネルがクリティカル アラートフラグインジケータビット (CF1-3) をアサートしたかを判定します (= 1)。

7.3.2.1.1 加算制御機能

INA3221-Q1 は、クリティカルアラートピンを加算制御機能によって制御できるようにもします。この機能は、対象チャネル (マスク/イネーブルレジスタの SCC1-3 で設定) の単一シャント電圧変換を加算し、その合計をプログラムされたリミットと比較します。

SCC ビットは、加算制御機能は無効にするか、またはシャント電圧合計レジスタに 2 チャネルまたは 3 チャネルを含めるよう加算制御機能を切り替えることを可能にします。シャント電圧合計リミットレジスタには、シャント電圧合計レジスタの値と比較されるプログラム済みの値が格納されており、合計がリミットを超えたかどうかを判定します。シャント電圧合計の制限値を超えた場合、クリティカルアラートピンは **low** にプルされます。クリティカルアラートピンが **Low** に引き下げられたとき、マスク/イネーブルレジスタ内の加算アラートフラグインジケータビット (SF) または個別のクリティカルアラートリミットビット (CF1-3) のいずれかによって、アラートのソースが決定されます。

加算リミットに意味のある値を持たせるためには、含まれるすべてのチャネルで同じシャント抵抗値を使用します。各チャネルで同じシャント抵抗値が使用されていない場合、この機能を用いて個々の変換値をシャント電圧合計レジスタに直接加算し、合計電流を報告することはしないでください。

7.3.2.2 警告アラート

警告アラートは、各シャント電圧チャネルの平均化された値を監視します。各シャント電圧チャネルの平均値は、構成レジスタの平均化モードビット (AVG1 ~ 3) で設定された平均値の数に基づいています。対応するチャネルに変換が行われるたびに、シャント電圧出力レジスタの平均値は更新されます。デバイスは、平均値を対応するチャネルの警告アラートリミットレジスタにプログラムされた値と比較し、平均値が超過しているかどうかを判定し、平均電流が高すぎるかどうかを示します。電源投入時、各チャネルの警告アラートリミット値のデフォルトは正のフルスケール値に設定されており、実質的にアラートは無効化されています。対応する制限レジスタは、範囲外の状況の監視を開始するために、いつでもプログラムできます。いずれかのチャネル測定値が対応するチャネルの警告アラートリミットレジスタに格納されたリミットを超えると、警告アラートピンが **low** に引き下げられます。警告アラートピンが **low** に引き下げられたときは、マスク/レジスタを読み取り、どのチャネルの警告アラートフラグインジケータビット (WF1-3) がアサートされているかを確認します (= 1)。

7.3.2.3 パワー有効アラート

パワー有効アラートは、すべての電源レールが必要なレベルを上回っているかどうかを検証します。この機能はパワーシーケンスを管理し、システム構成に基づいて報告された測定値を検証します。パワー有効モードは電源投入時に開始され、各チャンネルが 10V のスレッシュホールドを超えたときに検出します。この 10V レベルはパワー有効上限レジスタにプログラムされるデフォルト値です。この値は、INA3221-Q1 が 2.7V 以上の有効な電源電圧レベルにパワーアップしたときに再プログラムできます。3 つすべてのバス電圧測定値がパワー有効上限レジスタに設定された値に達すると、パワー有効 (PV) アラートピンが High に引き上げられます。PV は Low 状態で立ち上がり、すべてのバス電圧レールがパワー有効上限値を上回るというパワー有効条件を満たすまで High に引き上げられません。図 7-1 にシーケンスを示します。




図 7-1. 電源有効状態図


パワー有効条件が満たされ、PV ピンが High にプルされると、INA3221-Q1 はバス電圧の測定値が 9V を下回るかどうかを監視します。この 9V レベルは、電源有効下限レジスタにプログラムされるデフォルト値です。この値は、INA3221-Q1 が 2.7V 以上の電源電圧に起動したときに再プログラムすることもできます。3 つのチャンネルのいずれかのバス電圧測定値がパワー有効の下限レジスタ値を下回ると、PV ピンは Low になり、パワー有効条件が満たされなくなったことを示します。この時点で、INA3221-Q1 はパワー有効の上限レジスタで設定されたパワー有効状態について、電源レールの監視を再開します。

パワー有効アラート機能は、3 つのチャンネルすべてがパワー有効上限レジスタ値に達するという、パワー有効条件の要件に基づいています。3 つのチャンネルすべてを使用しない場合、パワー有効アラート機能を使用するために、未使用チャンネルの IN⁻ ピンを外部で使用中のチャンネルのいずれかに接続します。未使用チャンネルが有効なレールに接続されていない場合、パワー有効アラート機能は、3 つのチャンネルすべてがパワー有効レベルに達したかどうかを検出できません。未使用チャンネル IN⁺ ピンをフローティングにします。

パワー有効機能では、バス電圧測定を監視することも必要です。パワー有効状態の変化を検出するには、構成レジスタ内の対応する MODE ビット設定のいずれかを介してバス電圧測定を有効にします。シングルショット バス電圧モードは、バス電圧測定を周期的に切り替えて、パワー有効条件が満たされていることを確認します。

3 つすべてのバス電圧測定が完了すると、デバイスは結果をパワー有効のスレッシュホールド値と比較して、パワー有効状態を判定します。バス電圧測定値は、再度バス電圧測定が行われて出力レジスタが更新されるまで、対応するチャンネルの出力レジスタに保持されます。出力レジスタが更新されると、その値は再びパワー有効スレッシュホールドと比較されます。バス電圧を定期的に測定しないと、INA3221-Q1 はパワー有効な条件が維持されているかどうかを判断できません。

PV ピンは、電源が無効な状態を示す 0V 出力を可能にします。VPU ピンに接続されているプルアップ電源電圧と等しい出力は、図 7-2 に示すように、パワーが有効な状態を示します。PV 出力に抵抗を接地に追加して高いパワー有効プルアップ電圧を分圧することも可能であり、必要に応じてこの機能を低電圧回路とインターフェイスできるようにします。




A. R_{DIV} を使用すると、PV 出力を High にレベルシフトできます。

図 7-2. パワー有効出力構成

7.3.2.4 タイミング制御アラート

INA3221-Q1 タイミング制御のアラート機能は、適切な電源シーケンスを検証するのに役立ちます。電源投入時のデフォルト INA3221-Q1 設定はシャント電圧およびバス電圧の連続変換モードであり、INA3221-Q1 は内部的にチャンネル 1 のバス電圧を比較し、1.2V レベルに到達した時点を判定し始めます。この比較は、シーケンスがチャンネル 1 のバス電圧測定に戻るたびにに行われます。チャンネル 1 のバス電圧測定で 1.2V レベルが検出されると、INA3221-Q1 はチャンネル 2 のバス電圧測定で 1.2V レベルが存在するかどうかの確認を開始します。チャンネル 1 で 1.2V レベルが検出されたあと、INA3221-Q1 が 3 つのチャンネルすべての 4 回のサイクル完了後にバス電圧測定で 1.2V 以上を検出しない場合、タイミング制御 (TC) アラートピンが Low に引き下げられ、INA3221-Q1 がチャンネル 2 で有効な電源レールを検出していないことを示します。図 7-3 に示すように、このシーケンスにより、チャンネル 1 で 1.2V が検出されてからチャンネル 2 で有効な電圧が検出されるまで、約 28.6ms が確保されます。図 7-4 に、TC のアラートピンの状態図を示します。



注: 信号は、各チャンネルに対応するシャント (S) およびバス (B) 電圧測定を指します。

図 7-3. タイミング制御のタイミング図




図 7-4. タイミング制御状態図

タイミング制御アラート機能は、電源投入時、または構成レジスタのリセットビット (RST、ビット 15) を設定してソフトウェアリセットが発行されたときにのみ監視されます。タイミング制御アラート機能のタイミングは、電源オン時のデフォルトのデバイス設定に基づいています。タイミング制御アラート機能がシーケンス全体を完了する前に構成レジスタに書き込むと、電源を再投入するかソフトウェアリセットが実行されるまで、タイミング制御アラートは無効になります。

7.3.2.5 デフォルト設定

デフォルトのレジスタの電源オン状態を、[レジスタ マップ](#)セクションに示します。これらのレジスタは揮発性です。[表 8-1](#) に示すデフォルト値以外の値にプログラムされている場合は、デバイスの電源投入時に毎回レジスタを再プログラムする必要があります。

7.3.3 ソフトウェアリセット

INA3221 にはソフトウェアリセット機能があり、デバイスの電源を再投入することなく、デバイスとレジスタの設定を電源投入時のデフォルト値に再初期化できます。構成レジスタのビット 15 (RST) を使用して、ソフトウェアリセットを実行します。RST を設定すると、パワー有効出力状態を除き、すべてのレジスタと設定がデフォルトの電源状態に再初期化されます。

ソフトウェアリセットが発行された場合、INA3221-Q1 パワーは有効検出シーケンスが完了するまで PV ピンの出力を保持します。パワー有効上限リミットレジスタおよびパワー有効下限リミットレジスタは、ソフトウェアリセットが実行されるとデフォルト状態に戻ります。したがって、再プログラムされたリミットレジスタはすべてリセットされ、元のパワー有効スレッシュホールドがパワー有効条件を検証することになります。このアーキテクチャにより、ソフトウェアリセットイベント中にパワー有効出力に接続された回路への干渉が防止されます。

7.4 デバイスの機能モード

7.4.1 平均化機能

INA3221-Q1 は、最大 3 つの独立した電源バスを監視するために 3 つのチャンネルを備えています。マルチチャンネル監視によってシャント抵抗の配置が不適切になることがあります。理想的には、シャント抵抗を、対応するチャンネル入力ピンのできるだけ近くに配置します。しかし、システムのレイアウトや複数の電源レールのために、1 つ以上のシャント抵抗をより離れた場所に配置する必要が生じることがあり、その結果、測定誤差が大きくなる可能性があります。これらの誤差は、シャント抵抗と入力ピンの間に存在する追加の配線インダクタンスやその他の寄生インピーダンスによって生じます。配線が長くなると、基板上のノイズ発生部の近くに配線が引かれた場合に、信号にノイズが結合する可能性がさらに高まります。

INA3221-Q1 平均化関数は、単一の測定が測定された各信号の平均値に及ぼす影響を制限することで、潜在的な問題を低減します。この制約により、ノイズが平均値に与える影響が低減され、その結果、実質的に入力信号フィルタが形成されます。

平均化機能を図 7-5 に示します。動作は、最初にチャンネル 1 のシャント入力信号を測定することから開始されます。この値は、対応するデータ出力レジスタの前の値から差し引かれます。この差分は、平均化モード設定 (AVG2-0、構成レジスタのビット 11-9) でプログラムされた値で割られ、内部の累積レジスタに格納されます。計算された結果は、以前にロードされたデータ出力レジスタの値に加算され、その結果の値が対応するデータ出力レジスタにロードされます。更新後、次に測定する信号も同じ手順に従います。平均化モード設定に対して選択された値が大きいほど、図 7-6 に示すように、新しい変換が平均値に及ぼす影響は少なくなり、また影響も少なくなります。この平均化機能はフィルタとして機能し、平均化された測定値から入力ノイズを低減します。




図 7-5. 平均機能ブロック図




図 7-6. 平均設定の例

7.4.2 複数チャネルの監視

INA3221-Q1 は、最大 3 つの独自の電源レールについてシャントおよび電圧測定を監視し、最大 6 つの異なる信号を測定します。構成レジスタのチャネル イネーブル ($CH1_{en}$ から $CH3_{en}$) およびモード (MODE3-1) ビットを設定して、測定しているチャネル数と信号の数を調整します。この調整により、使用中のシステムのアプリケーション要件に基づいてデバイスを最適化できます。

7.4.2.1 チャネル構成

電源投入時にすべての 3 チャネルを監視する必要がある場合でも、システムが安定した後は 1 チャネルのみを監視すればよいので、電源投入後に残りの 2 チャネルは無効にします。この構成により、INA3221-Q1 は対象となる電源レールのみを監視できます。使用していないチャネルは無効にします。これにより、関心のあるチャネルのサンプリングにより早く戻ることができ、システムの応答速度が向上します。INA3221-Q1 は、有効なチャネルをリニアに監視します。つまり、もしすべての 3 チャネルがシャント電圧とバス電圧の両方の測定で有効になっている場合、ある信号を測定した後、そのチャネルで次の変換を開始する前に、追加で 5 回の変換が完了します。特定のチャネルで再び新しい変換を開始するまでの必要数を 2 回の変換に減らすには、動作モードをシャント電圧のみを監視する設定に変更します。

タイミング特性も、測定された信号の減少に関係しています。すべてのチャネルでシャント電圧とバス電圧のシーケンスを完了するまでの時間は、シャント電圧の変換時間とバス電圧の変換時間 (構成レジスタの CT ビットで設定) の合計に 3 チャネルを掛けたものと等しくなります。シャント電圧とバス電圧の測定における変換時間はそれぞれ独立して設定されます。ただし、選択されたシャント電圧およびバス電圧の変換時間はすべてのチャネルに適用されます。

単一のチャネルを有効にし、一つの信号だけを測定することで、特定の信号のみを監視できるようにします。この設定により、その特定の入力信号の変化に対して時間的に最も速い応答が可能になります。これは、そのチャネルで一回の変換が終了してから次の変換が開始されるまでの遅延がないためです。他のチャネルをイネーブルまたはディセーブルしても、変換時間は影響を受けません。シャント電圧とバス電圧の両方を選択し、さらに追加のチャネルを有効にすると、ある信号の変換が終了してからその信号の次の変換が開始されるまでの時間が長くなります。

7.4.2.2 平均化と変換の時間についての検討事項

INA3221-Q1 は、シャント電圧とバス電圧の両方を測定するための変換時間をプログラム可能です。これらの測定で選択可能な変換時間は、140 μ s から 8.244ms の範囲です。変換時間設定とプログラム可能な平均化モードにより、INA3221-Q1 は特定のアプリケーションにおける利用可能なタイミング要件を最適化できます。たとえば、システムが 2ms ごとにデータを読み取り、3 つのチャンネルをすべて監視する必要がある場合、シャント電圧とバス電圧の測定の変換時間を 332 μ s に設定して、INA3221-Q1 を構成します。

INA3221-Q1 は、シャントとバス電圧の測定に、それぞれ異なる変換時間を使用するよう構成することもできます。この方法は、バス電圧が比較的安定しているアプリケーションで一般的であり、シャント電圧測定に対してバス電圧測定に費やす時間を短縮することができます。例えば、更新時間を 5ms にする場合、シャント電圧の変換時間を 4.156ms に、バス電圧の変換時間を 588 μ s に設定できます。

変換時間および平均化モードの設定には、それぞれトレードオフがあります。平均化機能は、信号を効果的にフィルタリングすることで測定精度を大幅に向上させます。この方法により、INA3221-Q1 は信号へのノイズ結合によって生じる測定値のノイズを低減できます。平均化の回数が多いほど、INA3221-Q1 は測定ノイズ成分をより効果的に低減できます。このノイズ低減の代償として、平均化された値は入力信号の変化に対する応答時間が長くなります。この平均化機能に伴う応答遅れの影響は、各単一変換ごとに測定信号 (ノイズ成分を含む) が許容最大レベルを超えたかどうかを判定するクリティカル アラート機能によって、ある程度緩和されます。

選択した変換時間は、測定精度にも影響します。図 7-7 に、この影響を示します。図 7-7 に示す複数の変換時間は、ノイズが測定に及ぼす影響を示しています。ここに示すこれらの特性曲線は平均化を使用していません。可能な限り高い測定精度を得るためには、システムのタイミング要件に基づき、許容される最長の変換時間と最大の平均回数を組み合わせて使用してください。




図 7-7. ノイズと変換時間との関係

7.4.3 フィルタリングと入力についての考慮事項

電流の測定は多くの場合ノイズがあり、ノイズの定義も困難なことがあります。INA3221-Q1 は、構成レジスタで変換時間と平均回数をそれぞれ独立に選択できるようにすることで、複数のフィルタリング オプションを提供します。変換時間は、シャント電圧測定とバス電圧測定についてもそれぞれ独立に設定でき、電源バス監視の構成に柔軟性が加わります。

内部 ADC は、デルタ シグマ ($\Delta\Sigma$) フロントエンドをベースとしており、代表的なサンプリング レートは 500 kHz ($\pm 30\%$) です。このアーキテクチャは本質的にノイズ除去に優れていますが、サンプリング レートの高調波、またはその付近で発生する過渡が問題を起す可能性があります。これらの過渡信号は 1 MHz 以上で発生するため、INA3221-Q1 入力にフィルタを組み込むことで処理されます。高周波信号では、フィルタに小さな値の直列抵抗を使用でき、測定精度への影響はごくわずかです。一般的に、INA3221-Q1 入力のフィルタリングが必要となるのは、500 kHz ($\pm 30\%$) のサンプリング レートの正確な高調波で、かつ 1 MHz を超える過渡信号が存在する場合に限られます。可能な限り小さい値の直列抵抗 (標準で 10Ω 以下) とセラミック コンデンサを使用して、フィルタリングを行います。推奨されるコンデンサ値は $0.1\mu\text{F}$ ~ $1.0\mu\text{F}$ です。図 7-8 に、入力に追加フィルタを設けた INA3221-Q1 を示します。




図 7-8. INA3221-Q1 入力フィルタリングあり

INA3221-Q1 の入力、入力間で 26V を許容するよう規定されています。ただし、INA3221-Q1 の入力に対しては、過負荷状態も別の考慮事項となります。例えば、大きな差動入力が発生するシナリオとして、シャントの負荷側がグラウンドに短絡する場合があります。この種類のイベントでは、電源またはエネルギー蓄積コンデンサがそれを供給できる場合、電源電圧全体がシャントに印加されます。グラウンドへの短絡を取り除くと、誘導性キックバックが発生し、INA3221-Q1 の差動およびコモンモード定格である 26V を超える可能性があることに留意してください。誘導性キックバック電圧は、十分なエネルギー保存コンデンサと組み合わせたツェナー型過渡吸収デバイス (一般に トランジューブといいます) によって最適に制御されます。

シャントの片側または両側に、大容量のエネルギー保存用の電解コンデンサがないアプリケーションでは、入力に対して電圧の過剰な dV/dt が印加されることにより、入力オーバーストレス状態が発生する可能性があります。この事象の最も可能性の高い原因は物理的な強い短絡であり、特に大容量の電解コンデンサが存在しないアプリケーションで発生しやすくなります。この問題は、大電流が供給可能なシステムにおいて、過度の dV/dt が INA3221-Q1 の ESD 保護を動作させてしまうことで発生します。試験により、それぞれの INA3221-Q1 入力に 10Ω の直列抵抗を追加することで、この dV/dt 故障に対して十分に保護され、デバイス定格である 26V まで入力を保護できることが実証されています。

7.5 プログラミング

7.5.1 バスの概要

INA3221-Q1 は、 I^2C および SMBus インターフェイスと互換性があります。 I^2C および SMBus プロトコルは、本質的に互いに互換性があります。

このデータシートを通して、 I^2C インターフェイスを主な例として使用し、2 つのシステムの相違点について説明するときのみ SMBus プロトコルが指定されています。2 本の I/O ライン、すなわちシリアル クロック (SCL) とデータ信号ライン (SDA) によって、INA3221-Q1 をバスに接続します。SCL と SDA はどちらもオープンドレイン接続です。

データ転送を開始するデバイスを「コントローラ」、コントローラによって制御されるデバイスを「ターゲット」と呼びます。バスは、SCL を生成し、バスへのアクセスを制御し、スタート条件およびストップ条件を生成するコントローラ デバイスによって制御される必要があります。

特定のデバイスにアドレス指定するために、コントローラは SCL が high の間に SDA を high から low の論理レベルに引き下げることでスタート条件を開始します。バス上のすべてのターゲットは、SCL 立ち上がりエッジでターゲットのアドレス バイトを取り込みます。このバイトの最下位ビットは、読み取りと書き込みのどちらの動作が意図されているかを示しています。アドレス指定されたターゲットは、9 番目のクロック パルスのときアクノリッジビットを生成し、SDA を low にすることで、コントローラに応答します。

その後でデータ転送が開始され、8 ビットのデータが送信されてから、アクノリッジ ビットが送信されます。データ転送中、SCL が High の間、SDA は安定した状態を維持する必要があります。SCL が High のとき SDA が変化すると、スタートまたはストップの条件と解釈されます。

すべてのデータ転送が完了すると、コントローラは SCL が high の間に SDA を low から high に引き上げることでストップ条件を生成します。バスのロックアップを防止するため、INA3221-Q1 のインターフェイスには 28ms のタイムアウトが備えられています。

7.5.1.1 シリアル バス アドレス

INA3221-Q1 と通信を行うには、コントローラは、まずターゲット アドレス バイトでターゲット デバイスにアドレス指定する必要があります。このバイトは 7 ビットのアドレス ビットと、動作が読み取りか書き込みかを示す方向ビットで構成されています。

INA3221-Q1 には 1 本のアドレス ピン A0 があります。表 7-1 は、4 個の設定可能な各アドレスのピン ロジック レベルを説明します。A0 ピンの状態はすべてのバス通信時にサンプリングされ、インターフェイス上で動作が行われる前に設定されている必要があります。

表 7-1. アドレス ピンとターゲット アドレス

A0	ターゲット アドレス
GND	1000000
VS	1000001
SDA	1000010
SCL	1000011


7.5.1.2 シリアル インターフェイス

INA3221-Q1 は、 I^2C バスおよび SMBus 上でターゲット デバイスとしてのみ動作します。バス接続は、オープンドレインの I/O ラインである SDA および SCL を使用して行われます。SDA ピンおよび SCL ピンは、内蔵のスパイク抑制フィルタとシュミットトリガを備えており、入力スパイクとバス ノイズの影響を最小限に抑えます。このデバイスは、デジタル I/O ラインにスパイク抑制フィルタを内蔵していますが、適切なレイアウト手法により、通信ラインへのカップリングの量を最小限に抑えることができます。ノイズは、2 本の通信ライン間で信号エッジが容量結合すること、またはシステム内に存在する他のスイッチングノイズ源によって発生します。通常、プリント基板 (PCB) の層の間でグランドと並列にパターンを配線すると、通信ライン間のカップリングの影響が低減されます。通信ラインにシールドを付けることにより、意図しないノイズ カップリングがデジタル I/O ラインに発生して、スタート コマンドやストップ コマンドが誤って解釈される可能性を低減します。

INA3221-Q1 は、ファスト モード (1kHz ~ 400kHz) および高速モード (1kHz ~ 2.44MHz) の伝送プロトコルをサポートします。すべてのデータ バイトは、MSB が最初に送信されます。

7.5.2 INA3221-Q1 への書き込みおよび読み出し

特定の INA3221-Q1 レジスタにアクセスするには、該当する値をレジスタ ポインタに書き込みます。レジスタ、および対応のアドレスの完全な一覧については、表 8-1 を参照してください。レジスタのポインタの値 (図 7-9 を参照) は、 $\overline{R/W}$ ビットが Low になっているターゲット アドレス バイトの後に送信される最初のバイトです。INA3221-Q1 への書き込み動作を行うたびに、レジスタのポインタ値が必要です。




A. ターゲット アドレス バイトの値は、A0 ピンの設定によって決まります。表 7-1 を参照してください。

図 7-9. 代表的なレジスタ ポインタのタイミング図

レジスタ書き込みは、コントローラによって送信される最初のバイトから開始されます。このバイトはターゲット アドレスで、 $\overline{R/W}$ ビットは Low です。その後で、INA3221-Q1 は有効なアドレスの受信をアックノリッジします。コントローラから送信される次のバイトは、データを書き込むレジスタ アドレスです。このレジスタのアドレス値により、レジスタのポインタは目的のレジスタに更新されます。次の 2 バイトは、レジスタのポインタによってレジスタ アドレスに書き込まれます。INA3221-Q1 は、各データ バイトの受信をアックノリッジします。コントローラは、開始条件または停止条件を生成することによりデータ転送を終了します。


INA3221-Q1 から読み取りを行う場合、書き込み動作によってレジスタのポインタに保存されている最後の値によって、読み取り動作時に読み取るレジスタが決定されます。読み出し操作のためにレジスタ ポインタを変更するには、新しい値をレジスタ ポインタに書き込みます。この書き込みを行うには、ターゲット アドレス バイトを $\overline{R/W}$ ビット Low で発行し、続いてレジスタのポインタ バイトを送信します。追加のデータは必要ありません。その後、コントローラはスタート条件を生成し、 $\overline{R/W}$ ビットを High に設定したターゲット アドレス バイトを送信して、読み取りコマンドを開始します。次のバイトはターゲットから送信され、レジスタのポインタで指定されるレジスタの最上位バイトです。このバイトに続いて、コントローラからアックノリッジがあります。次に、ターゲットは最下位バイトを送信します。コントローラは、データ バイトの受信をアックノリッジします。コントローラは、任意のデータ バイトを受信した後にノン アックノリッジを生成するか、スタート条件またはストップ条件を生成することにより、データ転送を終了します。デバイスは、次の書き込み動作によって値が変更されるまで、INA3221-Q1 はレジスタ ポインタ値を保持するので、同じレジスタからの読み取りを繰り返す場合、レジスタ ポインタ バイトを連続的に送信する必要はありません。

書き込みおよび読み取り動作のタイミング図を、それぞれ 図 7-10 と 図 7-11 に示します。レジスタのバイトは、最上位バイトが最初に、その後で最下位バイトが送信されることに注意してください。



A. ターゲット アドレス バイトの値は、A0 ピンの設定によって決まります。表 7-1 を参照してください。


図 7-10. ワード書き込み形式のタイミング図



- A. ターゲット アドレス バイトの値は、A0 ピンの設定によって決まります。表 7-1 を参照してください。
- B. データは、最後のレジスタのポインタ位置から読み取られます。新たなレジスタを読み出す場合、レジスタ ポインタを更新する必要があります。図 7-9 を参照してください。
- C. コントローラは ACK を送信することもできます。

図 7-11. ワード読み取り形式のタイミング図

SMBus のアラート応答動作のアラート応答タイミング図を、図 7-12 に示します。



A. ターゲット アドレス バイトの値は、A0 ピンの設定によって決まります。表 7-1 を参照してください。

図 7-12. SMBus アラートのタイミング図

7.5.2.1 高速 I²C モード

バスがアイドル状態のとき、SDA 線と SCL 線はプルアップ抵抗によって High に引き上げられます。コントローラは、スタート条件を生成し、高速 (Hs) コントローラ コード 00001XXX を含む有効なシリアル バイトを続けて送信します。この送信は、ファスト (400kHz) またはスタンダード (100kHz) (F/S) モードのときに、400kHz 以下の周波数で行われます。INA3221-Q1 は Hs コントローラ コードをアクノリッジしませんが、このコードを認識し、2.44MHz での動作をサポートするよう内部フィルタを切り替えます。

次に、コントローラは再スタート条件を生成します (再スタート条件のタイミングはスタート条件と同じです)。この再スタート条件の後、プロトコルは F/S モードと同じですが、許容転送速度は最高 2.44MHz になります。コントローラは、ストップ条件を使用する代わりに、繰り返しスタート条件を使用して、Hs モードでバスを確保します。ストップ条件は Hs モードを終了し、すべての内部 INA3221-Q1 フィルタを切り替えて F/S モードをサポートします。

図 7-13 にバスのタイミングを示し、表 7-2 にバスのタイミング定義を示します。




図 7-13. バス タイミング

表 7-2. バス タイミングの定義⁽¹⁾

パラメータ		ファスト モード		ハイスピード モード		単位
		最小値	最大値	最小値	最大値	
$f_{(SCL)}$	SCL 動作周波数	0.001	0.4	0.001	2.44	MHz
$t_{(BUF)}$	停止条件と始動条件の間のバス解放時間	1300		160		ns
$t_{(HDSTA)}$	リピート スタート条件の後のホールド時間。 この期間が経過した後、最初のクロックが生成されます。	600		160		ns
$t_{(SUSTA)}$	再スタート条件のセットアップ時間	600		160		ns
$t_{(SUSTO)}$	ストップ条件のセットアップ時間	600		160		ns
$t_{(HDDAT)}$	データ ホールド時間	0		0		ns
$t_{(VDDAT)}$	データ有効時間		1200		260	ns
$t_{(SUDAT)}$	データ セットアップ時間	100		10		ns
$t_{(LOW)}$	SCL クロックの Low 期間	1300		270		ns
$t_{(HIGH)}$	SCL クロックの High 期間	600		60		ns
$t_{(DA)}$	データ立ち下がり時間		500		150	ns
$t_{(CL)}$	クロック立ち下がり時間		300		40	ns
t_r	クロック立ち上がり時間		300		40	ns
	クロック立ち上がり時間 ($SCLK \leq 100kHz$)		1000			ns

(1) 一度きりのデバイス サンプルに対する統計解析に基づく値。最小値と最大値は、製品テストではありません。
A0 = A1 = 0。

7.5.3 SMBus のアラート応答

INA3221-Q1 は SMBus アラート応答アドレスに応答します。SMBus のアラート応答により、単純なターゲット デバイスのフォルトをすばやく識別できます。アラートが発生すると、コントローラは $R/\bar{W}$ ビットを high に設定して、アラート応答ターゲット アドレス (0001 100) をブロードキャストします。このアラート応答の後で、アラートを生成したターゲット デバイスは、アラート応答をアクノリッジし、対応するアドレスをバスに送信することで自身を識別します。

I²C のゼネラル コールと同様に、アラート応答により、いくつかの異なるターゲット デバイスを同時にアクティブにできます。複数のターゲットが応答を試みた場合、バス アービトレーション ルールが適用されます。アービトレーションに負けた

デバイスはアクノリッジを生成せず、割り込みがクリアされるまでアラートラインを **low** に保持し続けます。アラートが機能するには、ラッチ モードである必要があります。

8 レジスタ マップ

INA3221-Q1 は構成設定、測定結果、最小値および最大値の制限、ステータス情報を保持するために、一連のレジスタバンクを使用します。表 8-1 は INA3221-Q1 レジスタの概要を示します。レジスタの説明については、[機能ブロック図](#)セクションを参照してください。

8.1 レジスタ セットの概要

表 8-1. レジスタ セットの概要

ポイント アドレス (16 進数)	レジスタ名	説明	パワーオン リセット		タイプ ⁽¹⁾
			2 進数	16 進	
0	構成	すべてのレジスタリセット、シャントおよびバス電圧 ADC 変換時間と平均化、動作モード。	01110001 00100111	7127	R/W
1	チャンネル 1 のシャント電圧	平均シャント電圧値。	00000000 00000000	0000	R
2	チャンネル 1 バス電圧	平均化されたバス電圧値。	00000000 00000000	0000	R
3	チャンネル 2 シャント電圧	平均シャント電圧値。	00000000 00000000	0000	R
4	チャンネル 2 バス電圧	平均化されたバス電圧値。	00000000 00000000	0000	R
5	チャンネル 3 シャント電圧	平均シャント電圧値。	00000000 00000000	0000	R
6	チャンネル 3 の出力電圧	平均化されたバス電圧値。	00000000 00000000	0000	R
7	チャンネル 1 クリティカル アラート制限	各変換値を比較して、対応するリミットを超えているかどうかを判定するためのリミット値を含みます。	01111111 11111000	7FF8	R/W
8	チャンネル 1 警告アラート制限	平均化された測定値と比較して、対応するリミットを超えているかどうかを判定するためのリミット値を含みます。	01111111 11111000	7FF8	R/W
9	チャンネル 2 クリティカル アラート制限	各変換値を比較して、対応するリミットを超えているかどうかを判定するためのリミット値を含みます。	01111111 11111000	7FF8	R/W
A	チャンネル 2 警告アラート制限	平均化された測定値と比較して、対応するリミットを超えているかどうかを判定するためのリミット値を含みます。	01111111 11111000	7FF8	R/W
B	チャンネル 3 クリティカル アラート制限	各変換値を比較して、対応するリミットを超えているかどうかを判定するためのリミット値を含みます。	01111111 11111000	7FF8	R/W
C	チャンネル 3 警告アラート制限	平均化された測定値と比較して、対応するリミットを超えているかどうかを判定するためのリミット値を含みます。	01111111 11111000	7FF8	R/W
D	シャント電圧合計	選択された各シャント電圧変換の合計値を含みます。	00000000 00000000	0000	R
E	シャント電圧合計制限	シャント電圧合計レジスタと比較して、対応するリミットを超えているかどうかを判定するためのリミット値を含みます。	01111111 11111110	7FFE	R/W
F	マスク / イネーブル	アラート構成、アラート状態表示、加算制御および状態。	00000000 00000010	0002	R/W
10	パワー有効の上限	すべてのバス電圧変換と比較して、パワー有効レベルに到達したかどうかを判定するためのリミット値を含みます。	00100111 00010000	2710	R/W
11	パワー有効下限	すべてのバス電圧変換と比較して、いずれかの電圧レールがパワー有効範囲を下回ったかどうかを判定するためのリミット値を含みます。	00100011 00101000	2328	R/W
FE	メーカー ID	固有のメーカー識別番号が含まれています。	01010100 01001001	5449	R
FF	ダイ ID	固有のダイ識別番号を含みます。	00110010 00100000	3220	R

(1) 種類: R = 読み取り専用、R/W = 読み取り / 書き込み。

8.2 レジスタの説明

すべての 16 ビット INA3221-Q1 レジスタは、I²C インターフェイス経由で 2 つの 8 ビット バイトです。表 8-2 に、INA3221-Q1 のデカップリング図を示します。

表 8-2. レジスタ マップ

レジスタ	アドレス (16 進)	D15	D14	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0
構成	00	RST	CH1 _{en}	CH2 _{en}	CH3 _{en}	AVG2	AVG1	AVG0	V _{BUS} CT2	V _{BUS} CT1	V _{BUS} CT0	V _{SH} CT2	V _{SH} CT1	V _{SH} CT0	MODE3	MODE2	MODE1
チャンネル 1 のシャント電圧	01	SIGN	SD11	SD10	SD9	SD8	SD7	SD6	SD5	SD4	SD3	SD2	SD1	SD0	—	—	—
チャンネル 1 バス電圧	02	SIGN	BD11	BD10	BD9	BD8	BD7	BD6	BD5	BD4	BD3	BD2	BD1	BD0	—	—	—
チャンネル 2 シャント電圧	03	SIGN	SD11	SD10	SD9	SD8	SD7	SD6	SD5	SD4	SD3	SD2	SD1	SD0	—	—	—
チャンネル 2 バス電圧	04	SIGN	BD11	BD10	BD9	BD8	BD7	BD6	BD5	BD4	BD3	BD2	BD1	BD0	—	—	—
チャンネル 3 シャント電圧	05	SIGN	SD11	SD10	SD9	SD8	SD7	SD6	SD5	SD4	SD3	SD2	SD1	SD0	—	—	—
チャンネル 3 の出力電圧	06	SIGN	BD11	BD10	BD9	BD8	BD7	BD6	BD5	BD4	BD3	BD2	BD1	BD0	—	—	—
チャンネル 1 クリティカルアラート制限	07	C1L12	C1L11	C1L10	C1L9	C1L8	C1L7	C1L6	C1L5	C1L4	C1L3	C1L2	C1L1	C1L0	—	—	—
チャンネル 1 警告アラート制限	08	W1L12	W1L11	W1L10	W1L9	W1L8	W1L7	W1L6	W1L5	W1L4	W1L3	W1L2	W1L1	W1L0	—	—	—
チャンネル 2 クリティカルアラート制限	09	C2L12	C2L11	C2L10	C2L9	C2L8	C2L7	C2L6	C2L5	C2L4	C2L3	C2L2	C2L1	C2L0	—	—	—
チャンネル 2 警告アラート制限	0A	W2L12	W2L11	W2L10	W2L9	W2L8	W2L7	W2L6	W2L5	W2L4	W2L3	W2L2	W2L1	W2L0	—	—	—
チャンネル 3 クリティカルアラート制限	0B	C3L12	C3L11	C3L10	C3L9	C3L8	C3L7	C3L6	C3L5	C3L4	C3L3	C3L2	C3L1	C3L0	—	—	—
チャンネル 3 警告アラート制限	0C	W3L12	W3L11	W3L10	W3L9	W3L8	W3L7	W3L6	W3L5	W3L4	W3L3	W3L2	W3L1	W3L0	—	—	—
シャント電圧合計	0D	SIGN	SV13	SV12	SV11	SV10	SV9	SV8	SV7	SV6	SV5	SV4	SV3	SV2	SV1	SV0	—
シャント電圧合計制限	0E	SIGN	SVL13	SVL12	SVL11	SVL10	SVL9	SVL8	SVL7	SVL6	SVL5	SVL4	SVL3	SVL2	SVL1	SVL0	—
マスク/イネーブル	0F	—	SCC1	SCC2	SCC3	WEN	CEN	CF1	CF2	CF3	SF	WF1	WF2	WF3	PVF	TCF	CVRF
パワー有効上限	10	SIGN	PVU11	PVU10	PVU9	PVU8	PVU7	PVU6	PVU5	PVU4	PVU3	PVU2	PVU1	PVU0	—	—	—
パワー有効下限	11	SIGN	PVL11	PVL10	PVL9	PVL8	PVL7	PVL6	PVL5	PVL4	PVL3	PVL2	PVL1	PVL0	—	—	—
メーカー ID	FE	0	1	0	1	0	1	0	0	0	1	0	0	1	0	0	1
ダイ ID	FF	0	0	1	1	0	0	1	0	0	0	1	0	0	0	0	0

8.2.1 構成レジスタ (アドレス = 00h) [リセット = 7127h]

構成レジスタの設定は、3つの入力チャンネルに対するシャント電圧およびバス電圧の測定用動作モードを制御します。このレジスタは、シャント電圧およびバス電圧の測定に対する変換時間の設定と、使用される平均化モードを制御します。構成レジスタは、各チャンネルを個別に有効または無効にするため、またどの信号を測定対象として選択するかを制御する動作モードを選択するために使用されます。

このレジスタは、デバイスの設定や進行中の変換に影響を与えず、いつでも読み取ることができます。このレジスタに書き込むと、書き込みシーケンスが完了するまで進行中の変換はすべて停止し、その後、新しい構成レジスタの内容に基づいて新しい変換が開始されます。このアーキテクチャにより、次に完了する変換で使用される条件に不確実性が生じるのを防ぎます。

表 8-3. 構成レジスタ

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
RST	CH1 _{en}	CH2 _{en}	CH3 _{en}	AVG2	AVG1	AVG0	V _{BUS} CT2	V _{BUS} CT1	V _{BUS} CT0	V _{SH} CT2	V _{SH} CT1	V _{SH} CT0	MODE 3	MODE 2	MODE 1
RW-0	RW-1	RW-1	RW-1	RW-0	RW-0	RW-0	RW-1	RW-0	RW-0	RW-1	RW-0	RW-0	RW-1	RW-1	RW-1

凡例: R/W = 読み出し / 書き込み、R = 読み出し専用、-n = リセット後の値

表 8-4. 構成レジスタ フィールドの説明

ビット	フィールド	タイプ	リセット	説明
15	RST	R/W	0h	リセットビット。このビットを 1 に設定すると、パワーオンリセット (POR) と同じシステムリセットが生成されます。このビットは、すべてのレジスタをデフォルト値にリセットし、自動的にクリアされます。
14	CH1 _{en}	R/W	7h	チャンネル イネーブル モード。これらのビットを使用すると、各チャンネルを独立してイネーブルまたはディスエーブルできます。 0 = チャンネルをディスエーブル 1 = チャンネルをイネーブル (デフォルト)
13	CH2 _{en}			
12	CH3 _{en}			
11-9	AVG2-0	R/W	0h	平均化モード。これらのビットは、一緒に収集および平均化するサンプルの数を設定します。 000 = 1 (デフォルト) 001 = 4 010 = 16 011 = 64 100 = 128 101 = 256 110 = 512 111 = 1024
8-6	V _{BUS} CT2-0	R/W	4h	バッテリー電圧変換時間。これらのビットは、バス電圧測定の変換時間を設定します。 000 = 140μs 001 = 204μs 010 = 332μs 011 = 588μs 100 = 1.1ms (デフォルト) 101 = 2.116ms 110 = 4.156ms 111 = 8.244ms
5-3	V _{SH} CT2-0	R/W	4h	シャント電圧変換時間。これらのビットは、シャント電圧測定の変換時間を設定します。 V _{SH} CT2-0 の変換時間ビット設定は、前の行に記載されている V _{BUS} CT2-0 (ビット 8-6) と同じです。

表 8-4. 構成レジスタ フィールドの説明 (続き)

ビット	フィールド	タイプ	リセット	説明
2-0	MODE3-1	R/W	7h	動作モード。これらのビットにより、連続モード、シングルショット (トリガ)、パワーダウン モードが選択されます。これらのビットは、デフォルトで連続シャントおよびバス モードに設定されます。 000 = パワーダウン 001 = シャント電圧、シングルショット (トリガ) 010 = バス電圧、シングルショット (トリガ) 011 = シャントおよびバス、シングルショット (トリガ) 100 = パワーダウン 101 = シャント電圧、連続 110 = バス電圧、連続 111 = シャントおよびバス、連続 (デフォルト)

8.2.2 チャネル1 シャント電圧レジスタ (アドレス = 01h)、[リセット = 00h]

このレジスタには、チャネル 1 の平均化されたシャント電圧測定値が含まれています。このレジスタには、チャネル 1 の電流シャント電圧の測定値 V_{SHUNT} が格納されます。負の数は 2 の補数形式で表されます。負の数の 2 の補数は、絶対値の 2 進数を反転し、1 を加えることで生成されます。MSB = 1 を設定して、負の値を表します。

フル スケール レンジ = 163.8mV (10 進 = 7FF8)、LSB (SD0):40 μ V の詳細を示します。

例: $V_{SHUNT} = -80\text{mV}$ の値なら:

1. 絶対値を取得します: 80mV
2. この数値を整数の 10 進数に変換します (80mV / 40 μ V) = 2000
3. この数値を 2 進数に変換します = 011 1110 1000 0__ (最後の 3 ビットは 0 に設定されます)
4. バイナリの結果を補数形式にします = 100 0001 0111 1111
5. 補数に 1 を加えて 2 の補数の結果を作成します = 100 0001 1000 0000
6. 符号を拡張し、16 ビットワードを作成します: 1100 0001 1000 0000 = C180h

表 8-5. チャネル 1 シャント電圧レジスタ

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SIGN	SD11	SD10	SD9	SD8	SD7	SD6	SD5	SD4	SD3	SD2	SD1	SD0	—	—	—
R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0

凡例: R/W = 読み出し / 書き込み、R = 読み出し専用、-n = リセット後の値

表 8-6. チャネル 1 シャント電圧レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
15	SIGN	R	0h	符号ビット。 0 = 正の数値 1 = 2 の補数形式の負の数値
14-3	SD11-0	R	0h	チャネル 1 シャント電圧データビット
2-0	予約済み	R	0h	予約済み

8.2.3 チャネル1 バス電圧レジスタ (アドレス = 02h) [リセット = 00h]

このレジスタには、チャネル 1 のバス電圧読み取り値 V_{BUS} が格納されます。フル スケール レンジ = 32.76V (10 進 = 7FF8)、LSB (BD0) = 8mV。入力範囲は 26V ですが、ADC スケーリングのフル スケール レンジは 32.76V です。26V を超えて印加しないでください。

表 8-7. チャネル 1 バス電圧レジスタ

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SIGN	BD11	BD10	BD9	BD8	BD7	BD6	BD5	BD4	BD3	BD2	BD1	BD0	—	—	—
R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0

凡例: R/W = 読み出し / 書き込み、R = 読み出し専用、-n = リセット後の値

表 8-8. チャネル 1 電圧レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
15	SIGN	R	0h	符号ビット。 0 = の正の数値 1 = 2 の補数形式の負の数値。
14-3	BD11-0	R	0h	チャネル 1 バス電圧データビット
2-0	予約済み	R	0h	予約済み

8.2.4 チャンネル 2 シャント電圧レジスタ (アドレス = 03h) [リセット = 00h]

このレジスタには、チャンネル 2 の平均シャント電圧測定値が格納されます。フル スケール レンジ = 163.8mV (10 進 = 7FF8)、LSB (SD0):40μV の詳細を示します。入力範囲は 26V ですが、ADC スケーリングのフル スケール レンジは 32.76V です。26V を超えて印加しないでください。

表 8-9. チャンネル 2 シャント電圧レジスタ

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SIGN	SD11	SD10	SD9	SD8	SD7	SD6	SD5	SD4	SD3	SD2	SD1	SD0	—	—	—
R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0

凡例: R/W = 読み出し / 書き込み、R = 読み出し専用、-n = リセット後の値

表 8-10. チャンネル 2 シャント電圧レジスタ フィールドの説明

ビット	フィールド	タイプ	リセット	説明
15	SIGN	R	0h	符号ビット。 0 = 正の数値 1 = 2 の補数形式の負の数値
14-3	SD11-0	R	0h	チャンネル 2 シャント電圧データビット
2-0	予約済み	R	0h	予約済み

8.2.5 チャンネル 2 バス電圧レジスタ (アドレス = 04h) [リセット = 00h]

このレジスタには、チャンネル 2 のバス電圧読み取り値 V_{BUS} が格納されます。フル スケール レンジ = 32.76V (10 進 = 7FF8)、LSB (BD0) = 8mV。入力範囲は 26V ですが、ADC スケーリングのフル スケール レンジは 32.76V です。26V を超えて印加しないでください。

表 8-11. チャンネル 2 バス電圧レジスタ

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SIGN	BD11	BD10	BD9	BD8	BD7	BD6	BD5	BD4	BD3	BD2	BD1	BD0	—	—	—
R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0

凡例: R/W = 読み出し / 書き込み、R = 読み出し専用、-n = リセット後の値

表 8-12. チャンネル 2 バス電圧レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
15	SIGN	R	0h	符号ビット。 0 = 正の数値 1 = 2 の補数形式の負の数値
14-3	BD11-0	R	0h	チャンネル 2 バス電圧データビット
2-0	予約済み	R	0h	予約済み

8.2.6 チャンネル 3 シャント電圧レジスタ (アドレス = 05h) [リセット = 00h]

このレジスタには、チャンネル 3 の平均シャント電圧測定値が格納されます。フル スケール レンジ = 163.8mV (10 進 = 7FF8)、LSB (SD0): 40 μ V の詳細を示します。

表 8-13. チャンネル 3 シャント電圧レジスタ

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SIGN	SD11	SD10	SD9	SD8	SD7	SD6	SD5	SD4	SD3	SD2	SD1	SD0	—	—	—
R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0

凡例: R/W = 読み出し / 書き込み、R = 読み出し専用、-n = リセット後の値

表 8-14. チャンネル 3 シャント電圧レジスタ フィールドの説明

ビット	フィールド	タイプ	リセット	説明
15	SIGN	R	0h	符号ビット。 0 = 正の数値 1 = 2 の補数形式の負の数値
14-3	SD11-0	R	0h	チャンネル 3 シャント電圧データビット
2-0	予約済み	R	0h	予約済み

8.2.7 チャンネル 3 バス電圧レジスタ (アドレス = 06h) [リセット = 00h]

このレジスタには、チャンネル 3 のバス電圧読み取り値 V_{BUS} が格納されます。フル スケール レンジ = 32.76V (10 進 = 7FF8)、LSB (BD0) = 8mV。入力範囲は 26V ですが、ADC スケーリングのフル スケール レンジは 32.76V です。26V を超えて印加しないでください。

表 8-15. チャンネル 3 電圧レジスタ

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SIGN	BD11	BD10	BD9	BD8	BD7	BD6	BD5	BD4	BD3	BD2	BD1	BD0	—	—	—
R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0

凡例: R/W = 読み出し / 書き込み、R = 読み出し専用、-n = リセット後の値

表 8-16. チャンネル 3 バス電圧レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
15	SIGN	R	0h	符号ビット。 0 = 正の数値 1 = 2 の補数形式の負の数値
14-3	BD11-0	R	0h	チャンネル 3 バス電圧データビット
2-0	予約済み	R	0h	予約済み

8.2.8 チャンネル 1 クリティカルアラート制限レジスタ (アドレス = 07h) [リセット = 7FF8h]

このレジスタには、チャンネル 1 の各シャント電圧変換値と比較して、高速な過電流イベントを検出するために使用される値が格納されます。

表 8-17. チャンネル 1 クリティカルアラート制限レジスタ

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
C1L12	C1L11	C1L10	C1L9	C1L8	C1L7	C1L6	C1L5	C1L4	C1L3	C1L2	C1L1	C1L0	—	—	—
RW-0	RW-1	RW-1	RW-1	RW-1	RW-1	RW-1	RW-1	RW-1	RW-1	RW-1	RW-1	RW-1	RW-0	RW-0	RW-0

凡例: R/W = 読み出し / 書き込み、R = 読み出し専用、-n = リセット後の値

表 8-18. チャンネル 1 クリティカルアラート制限レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
15-3	C1L12-0	R/W	FFFh	チャンネル 1 クリティカル アラート制限データビット
2-0	予約済み	R/W	0h	予約済み

8.2.9 警告アラート チャンネル 1 制限レジスタ (アドレス = 08h) [リセット値=7FF8h]

このレジスタには、チャンネル 1 の平均シャント電圧値と比較して、長時間の過電流イベントを検出するために使用される値が格納されます。

表 8-19. チャンネル 1 警告アラート制限レジスタ

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
W1L12	W1L11	W1L10	W1L9	W1L8	W1L7	W1L6	W1L5	W1L4	W1L3	W1L2	W1L1	W1L0	—	—	—
RW-0	RW-1	RW-1	RW-1	RW-1	RW-1	RW-1	RW-1	RW-1	RW-1	RW-1	RW-1	RW-1	RW-0	RW-0	RW-0

凡例: R/W = 読み出し / 書き込み、R = 読み出し専用、-n = リセット後の値

表 8-20. チャンネル 1 警告アラート制限レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
15-3	W1L12-0	R/W	FFFh	チャンネル 1 警告アラート制限データビット
2-0	予約済み	R/W	0h	予約済み

8.2.10 チャンネル 2 クリティカルアラート制限レジスタ (アドレス = 09h) [リセット = 7FF8h]

このレジスタには、チャンネル 2 の各シャント電圧変換値と比較して、高速な過電流イベントを検出するために使用される値が格納されます。

表 8-21. チャンネル 2 クリティカルアラート制限レジスタ

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
C2L12	C2L11	C2L10	C2L9	C2L8	C2L7	C2L6	C2L5	C2L4	C2L3	C2L2	C2L1	C2L0	—	—	—
RW-0	RW-1	RW-1	RW-1	RW-1	RW-1	RW-1	RW-1	RW-1	RW-1	RW-1	RW-1	RW-1	RW-0	RW-0	RW-0

凡例: R/W = 読み出し / 書き込み、R = 読み出し専用、-n = リセット後の値

表 8-22. チャンネル 2 クリティカルアラート制限レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
15-3	C2L12-0	R/W	FFFh	チャンネル 2 クリティカル アラート制限データビット
2-0	予約済み	R/W	0h	予約済み

8.2.11 チャンネル 2 警告アラート制限レジスタ (アドレス = 0Ah) [リセット = 7FF8h]

このレジスタには、チャンネル 2 の平均シャント電圧値と比較して、長時間の過電流イベントを検出するために使用される値が格納されます。

表 8-23. チャンネル 2 警告アラート制限レジスタ

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
W2L12	W2L11	W2L10	W2L9	W2L8	W2L7	W2L6	W2L5	W2L4	W2L3	W2L2	W2L1	W2L0	—	—	—
RW-0	RW-1	RW-1	RW-1	RW-1	RW-1	RW-1	RW-1	RW-1	RW-1	RW-1	RW-1	RW-1	RW-0	RW-0	RW-0

凡例: R/W = 読み出し / 書き込み、R = 読み出し専用、-n = リセット後の値

表 8-24. チャンネル 2 警告アラート制限レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
15-3	W2L12-0	R/W	FFFh	チャンネル 2 警告アラート制限データビット
2-0	予約済み	R/W	0h	予約済み

8.2.12 チャンネル 3 クリティカル アラート制限レジスタ (アドレス = 0Bh) [リセット = 7FF8h]

このレジスタには、チャンネル 3 の各シャント電圧変換値と比較して、高速な過電流イベントを検出するために使用される値が格納されます。

表 8-25. チャンネル 3 クリティカル アラート制限レジスタ

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
C3L12	C3L11	C3L10	C3L9	C3L8	C3L7	C3L6	C3L5	C3L4	C3L3	C3L2	C3L1	C3L0	—	—	—
RW-0	RW-1	RW-1	RW-1	RW-1	RW-1	RW-1	RW-1	RW-1	RW-1	RW-1	RW-1	RW-1	RW-0	RW-0	RW-0

凡例: R/W = 読み出し / 書き込み、R = 読み出し専用、-n = リセット後の値

表 8-26. チャンネル 3 クリティカル アラート制限レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
15-3	C3L12-0	R/W	FFFh	チャンネル 3 クリティカル アラート制限データビット
2-0	予約済み	R/W	0h	予約済み

8.2.13 チャンネル 3 警告アラート制限レジスタ (アドレス = 0Ch) [リセット = 7FF8h]

このレジスタには、チャンネル 3 の平均シャント電圧値と比較して、長時間の過電流イベントを検出するために使用される値が格納されます。

表 8-27. チャンネル 3 警告 — アラート制限レジスタ

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
W3L12	W3L11	W3L10	W3L9	W3L8	W3L7	W3L6	W3L5	W3L4	W3L3	W3L2	W3L1	W3L0	—	—	—
RW-0	RW-1	RW-1	RW-1	RW-1	RW-1	RW-1	RW-1	RW-1	RW-1	RW-1	RW-1	RW-1	RW-0	RW-0	RW-0

凡例: R/W = 読み出し / 書き込み、R = 読み出し専用、-n = リセット後の値

表 8-28. チャンネル 3 警告 — アラート制限レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
15-3	W3L12-0	R/W	FFFh	チャンネル 3 警告 — アラート制限データビット
2-0	予約済み	R/W	0h	予約済み

8.2.14 シャント電圧合計レジスタ (アドレス = 0Dh) [リセット = 00h]

このレジスタには、マスク/イネーブルレジスタの加算制御ビット 12、13、14 に基づいて選択されたチャネルの単一変換シャント電圧の合計が格納されています。

このレジスタは、選択されたすべてのチャネルの 1 サイクルが完了するごとに、最新の合計値で更新されます。シャント電圧合計レジスタの LSB 値は 40μV です。

表 8-29. シャント電圧合計レジスタ

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SIGN	SV13	SV12	SV11	SV10	SV9	SV8	SV7	SV6	SV5	SV4	SV3	SV2	SV1	SV0	—
R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0	R-0

凡例: R/W = 読み出し / 書き込み、R = 読み出し専用、-n = リセット後の値

表 8-30. シャント電圧レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
15	SIGN	R	0h	符号ビット。 0 = 正の数値 1 = 2 の補数形式の負の数値
14-1	SV13-0	R	0h	シャント電圧合計データビット
0	予約済み	R	0h	予約済み

8.2.15 シャント電圧合計制限レジスタ (アドレス = 0Eh) [リセット値 = 7FFEh]

このレジスタには、システムの過電流イベントを検出するために、選択されたすべてのチャネルのサイクル完了後にシャント電圧合計レジスタの値と比較される値が格納されます。シャント電圧合計制限レジスタの LSB 値は 40μV です。

表 8-31. シャント電圧合計制限レジスタ

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SIGN	SVL13	SVL12	SVL11	SVL10	SVL9	SVL8	SVL7	SVL6	SVL5	SVL4	SVL3	SVL2	SVL1	SVL0	—
RW-0	RW-1	RW-1	RW-1	RW-1	RW-1	RW-1	RW-1	RW-1	RW-1	RW-1	RW-1	RW-1	RW-1	RW-1	RW-0

凡例: R/W = 読み出し / 書き込み、R = 読み出し専用、-n = リセット後の値

表 8-32. シャント電圧合計制限レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
15	SIGN	R	0h	符号ビット。 0 = 正の数値 1 = 2 の補数形式の負の数値
14-1	SVL13-0	R	0h	シャント電圧合計制限データビット
0	予約済み	R	0h	予約済み

8.2.16 Mask/Enable レジスタ (アドレス=0Fh) [リセット値=0002h]

このレジスタは、クリティカル アラート ピンおよび警告アラート ピンを制御するために有効化される機能を選択し、さらに各警告アラートが対応するチャンネルにどのように応答するかを設定します。存在するフラグ結果をクリアするには、マスク / イネーブル レジスタを読み出します。このレジスタへの書き込みでは、フラグ ビットのステータスはクリアされません。フラグ ビットが設定される原因となった警告機能設定に不確実性が残らないようにするため、警告機能設定を変更する前に マスク / イネーブル レジスタを読み出してフラグ ビット ステータスをクリアする必要があります。

表 8-33. Mask/Enable レジスタ

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
—	SCC1	SCC2	SCC3	WEN	CEN	CF1	CF2	CF3	SF	WF1	WF2	WF3	PVF	TCF	CVRF
RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-0	RW-1	RW-0

凡例: R/W = 読み出し / 書き込み、R = 読み出し専用、-n = リセット後の値

表 8-34. Mask/Enable レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
15	予約済み	R/W	0h	予約済み
14-12	SCC1-3	R/W	0h	加算チャンネル コントロール。これらのビットは、シャント電圧合計レジスタに値を格納するために有効化されるシャント電圧測定チャンネルを決定します。これらのビットの選択は、個々のチャンネルの有効/無効状態や、対応するチャンネルの測定には影響しません。対応するビットは、チャンネルをシャント電圧合計レジスタに格納するかどうかを選択するために使用されます。 0 = 無効 (デフォルト) 1 = 有効
11	WEN	R/W	0h	警告アラート ラッチ イネーブル。これらのビットは、警告アラートピンのラッチ機能を構成します。 0 = トランスペアレント (デフォルト) 1 = ラッチを有効化
10	CEN	R/W	0h	クリティカル ラッチ イネーブル。これらのビットは、クリティカル アラートピンのラッチ機能を構成します。 0 = トランスペアレント (デフォルト) 1 = ラッチを有効化
9-7	CF1-3	R/W	0h	クリティカル アラートフラグ インジケータ。対応するチャンネル測定値がクリティカル アラート制限を超えた場合、これらのビットがアサートされ、クリティカル アラートピンがアサートされます。これらのビットを読み出すことで、どのチャンネルがクリティカル アラートを引き起こしたかを判別します。マスク / イネーブル レジスタを読み戻すと、クリティカル アラートフラグ ビットはクリアされます。
6	SF	R/W	0h	合計アラートフラグインジケータ。シャント電圧合計レジスタがシャント電圧合計制限レジスタを超えた場合、このビットがアサートされます。合計アラートフラグがアサートされると、クリティカルアラートピンもアサートされます。Mask/Enable レジスタを読み戻すと、合計アラートフラグ ビットはクリアされます。
5-3	WF1-3	R/W	0h	警告アラートフラグ インジケータ。対応するチャンネルの平均測定値が警告アラート制限を超えた場合、これらのビットがアサートされ、警告アラートピンがアサートされます。これらのビットを読み取って、警告アラートを発生させたチャンネルを特定します。警告アラートフラグ ビットは、マスク / イネーブル レジスタをリードバックするとクリアされます。
2	PVF	R/W	0h	パワー有効アラートフラグ インジケータ。このビットを使用すると、ハードウェアではなくソフトウェアを介してパワー有効 (PV) アラートピンがアサートされたかどうかを判別できます。ビット設定は、PV ピンのステータスに対応します。このビットは、アラートを引き起こした条件が取り除かれ、PV ピンがクリアされるまでクリアされません。
1	TCF	R/W	11h	タイミング制御アラートフラグ インジケータ。このビットを使用すると、ハードウェアではなくソフトウェアを介してタイミング制御 (TC) アラートピンがアサートされたかどうかを判別できます。ビット設定は、TC ピンのステータスに対応します。このビットは、一度アサートされると、電源がリサイクルされるかソフトウェア リセットが実行されない限りクリアされません。タイミング制御アラートフラグのデフォルト状態は High です。

表 8-34. Mask/Enable レジスタのフィールドの説明 (続き)

ビット	フィールド	タイプ	リセット	説明
0	CVRF	R/W	0h	変換準備完了フラグ。INA3221-Q1 はいつでも読み出すことができ、直前の変換データも利用可能ですが、シングルショット変換を調整するために返還準備完了ビットが用意されています。すべての変換が完了すると、変換ビットがセットされます。変換準備完了フラグ ビットは、以下の条件でクリアされます: 1. 構成レジスタを書き込む場合 (ただし、パワー ダウンやディスエーブル モードの選択を除く)。 2. マスク / イネーブル レジスタの読み取り

8.2.17 パワー有効上限レジスタ (アドレス=10h) [リセット値=2710h]

このレジスタには、パワー有効条件が満たされているかどうかを判定するために使用される値が格納されています。すべてのバス電圧チャネルがこのリミット レジスタに設定された値を超えたとき、パワー有効条件が成立します。パワー有効条件が満たされると、PV アラート ピンが High にアサートされ、INA3221-Q1 がすべてのバス電圧チャネルがパワー有効上限値を上回っていることを確認したことを示します。パワー有効条件を監視するためには、構成レジスタで設定される対応する MODE ビットのいずれかによってバス測定を有効にする必要があります。パワー有効上限 LSB の値は 8mV です。パワーオンリセット値は 2710h = 10.000V です。

表 8-35. パワー有効上限レジスタ

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SIGN	PVU11	PVU10	PVU9	PVU8	PVU7	PVU6	PVU5	PVU4	PVU3	PVU2	PVU1	PVU0	—	—	—
R-0	R/W-0	R/W-1	R/W-0	R/W-0	R/W-1	R/W-1	R/W-1	R/W-0	R/W-0	R/W-0	R/W-1	R/W-0	R-0	R-0	R-0

凡例: R/W = 読み出し / 書き込み、R = 読み出し専用、-n = リセット後の値

表 8-36. パワー有効の上限レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
15	SIGN	R	0h	パワー有効上限データ ビット
14-3	PVU11-0	R/W	4E2h	パワー有効上限データ ビット
2-0	予約済み	R	0h	予約済み

8.2.18 パワー有効下限リミット レジスタ (アドレス=11h) [リセット値=2328h]

このレジスタには、パワー有効条件が満たされているときに、いずれかのバス電圧チャネルがパワー有効下限リミットを下回ったかどうかを判定するために使用される値が格納されています。このリミットには、すべてのバスチャネルの測定値を比較して、すべてのチャネルがパワー有効下限リミットを上回り続け、パワー有効条件が維持されていることを確認するために使用される値が含まれます。いずれかのバス電圧チャネルがパワー有効下限リミットを下回ると、PV アラート ピンが Low に引き下げられ、INA3221-Q1 がバス電圧測定値のパワー有効下限リミット未満を検出したことを示します。パワー有効条件を監視するためには、構成レジスタで設定されるモード ビット (MODE3-1) によってバス測定を有効にする必要があります。パワー有効の下限 LSB 値は 8mV です。パワーオンリセット値は 2328h = 9.000V です。

表 8-37. パワー有効下限レジスタ

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SIGN	PVL11	PVL10	PVL9	PVL8	PVL7	PVL6	PVL5	PVL4	PVL3	PVL2	PVL1	PVL0	—	—	—
R-0	R/W-0	R/W-1	R/W-0	R/W-0	R/W-0	R/W-1	R/W-1	R/W-0	R/W-0	R/W-1	R/W-0	R/W-1	R-0	R-0	R-0

凡例: R/W = 読み出し / 書き込み、R = 読み出し専用、-n = リセット後の値

表 8-38. パワー有効下限レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
15	SIGN	R	0h	パワー有効の下限データ ビット

表 8-38. パワー有効下限レジスタのフィールドの説明 (続き)

ビット	フィールド	タイプ	リセット	説明
14-3	PVL11-0	R/W	465h	パワー有効の下限データビット
2-0	予約済み	R	0h	予約済み

8.2.19 メーカー ID レジスタ (アドレス = FEh) [リセット = 5449h]

このレジスタには、本デバイスを テキサス・インスツルメンツの製品として識別する、工場出荷時にプログラム可能な識別値が含まれています。このレジスタは、同じ I²C バス上にある他のデバイスと本デバイスを区別します。このレジスタの内容は 5449h で、ASCII では「TI」を表します。

表 8-39. Manufacturer ID レジスタ

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
D15	D14	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0
R-0	R-1	R-0	R-1	R-0	R-1	R-0	R-0	R-0	R-1	R-0	R-0	R-1	R-0	R-0	R-1

凡例: R/W = 読み出し / 書き込み、R = 読み出し専用、-n = リセット後の値

表 8-40. メーカー ID レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
15-0	D15-0	R	5449h	メーカー ID ビット

8.2.20 ダイ ID レジスタ (アドレス = FFh) [リセット = 3220h]

このレジスタには、工場ではプログラム可能な識別値が格納されており、本デバイスが INA3221-Q1 であることを識別します。このレジスタは、同じ I²C バス上にある他のデバイスと本デバイスを区別します。INA3221-Q1 のダイ ID は 3220h です。

表 8-41. ダイ ID レジスタ

15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
D15	D14	D13	D12	D11	D10	D9	D8	D7	D6	D5	D4	D3	D2	D1	D0
R-0	R-0	R-1	R-1	R-0	R-0	R-1	R-0	R-0	R-0	R-1	R-0	R-0	R-0	R-0	R-0

凡例: R/W = 読み出し / 書き込み、R = 読み出し専用、-n = リセット後の値

表 8-42. ダイ ID レジスタ フィールドの説明

ビット	フィールド	タイプ	リセット	説明
15-0	D15-0	R	3220h	ダイ ID ビット

9 アプリケーションと実装

注

以下のアプリケーション情報は、TI の製品仕様に含まれるものではなく、TI ではその正確性または完全性を保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

9.1 アプリケーション情報

INA3221 は、I²C/SMBUS 互換インターフェイスを備えた 3 チャンネル電流およびバス電圧モニタです。各チャンネルに対して、プログラム可能な変換時間と平均モードを備え、さらに複数のプログラム可能な範囲外条件を検出するためにクリティカルアラートと警告アラートの両方を提供します。

9.2 代表的なアプリケーション

INA3221-Q1 は、電流が電流検出用抵抗を流れるときにその両端に発生する電圧を測定します。このデバイスは、IN- ピンでバス供給電圧も測定します。4 つのアラートピンを使用して、複数の監視機能がサポートされます: クリティカル、警告、PV、TC。プログラム可能なしきい値によって、動作が所望の動作条件内にあることが保証されます。この設計は、クリティカルアラートピンが設定されたスレッショルドに応答する能力を示しています。

図 9-1 に、3 つのチャンネルすべてを使用した代表的な INA3221-Q1 アプリケーション回路を示します。最良の性能を得るために、電源バイパスには 0.1μF のセラミックコンデンサを使用し、電源ピンおよびグランドピンのできるだけ近くに配置します。デジタルピン (SCL、SDA、クリティカル、警告、TC) は、プルアップ抵抗経由で電源に接続されています。電力有効 (PV) アラートピンは、プルアップ抵抗を経由して VPU ピンに接続され、電力有効監視が可能です。




図 9-1. 過電流センサとして INA3221-Q1 を使用

9.2.1 設計要件

この設計例では、表 9-1 に示すパラメータを使用します。他のレジスタ設定はすべてデフォルトです。

表 9-1. 設計パラメータ

設計パラメータ	数値の例
電源電圧 (V_S)	5V
プルアップ抵抗	10k Ω
入力範囲	-163.84 ~ +163.8
イネーブル チャンネル	CH1
動作モード	シャント電圧、連続
平均設定	1
クリティカル アラートの制限	80mV
クリティカル アラート制限レジスタの設定	7D0h

9.2.2 詳細な設計手順



この設計では、アラート応答時間の違いを示すために 2 つのシャント電圧変換時間を示しています。この設計では、チャンネル 1 の入力電圧が 80mV を超えるとクリティカル アラート応答が生成されます。すべての設計パラメータについては表 9-1 を参照してください。

最初の例では、シャント電圧変換時間が 1.1ms に設定されています。入力信号が 80mV を超えると、変換サイクルの完了後にクリティカル アラートピンが low になり、過電流状態を示します (図 9-2 を参照)。

2 つ目の例では、変換時間は 588 μ s に設定され、応答は図 9-3 に示されています。

9.2.3 アプリケーション曲線

図 9-2 は、クリティカル アラート ピンが、変換時間 1.1ms においてシャント電圧が 80mV を超えた場合の応答を示します。図 9-3 は、同じ制限について、変換時間を 588 μ s に増やしたときの応答です。



9.3 電源に関する推奨事項

このデバイスの入力回路は、その電源電圧 V_S を超える同相電圧の信号を正確に測定できます。例えば、 V_S 電源端子に印加される電圧は 5V である一方、3 つのチャンネルのいずれかで監視される負荷電源電圧 (同相電圧) は最大 26V になる場合があります。デバイスに電源が供給されているかどうかに関係なく、デバイスは入力端子で 0V ~ 26V のフルレ

ンジで対応可能なことに注意してください。必要な電源バイパス コンデンサは、安定性を確保をするため、デバイスの電源ピンとグランド端子にできるだけ近づけて配置します。この電源バイパス コンデンサの標準値は $0.1\mu\text{F}$ です。ノイズが多い、またはインピーダンスが高い電源を使ったアプリケーションでは、デカップリング コンデンサの追加による電源ノイズの除去が必要な場合があります。

9.4 レイアウト

9.4.1 レイアウトのガイドライン

使用するすべてのチャネルの入力ピン (IN+ および IN-) を、検出用抵抗にケルビン接続または 4 線式接続で接続します。この接続方法により、入力ピン間の電流検出抵抗のインピーダンスのみが検出されることが検証されます。一般に、電流検出抵抗の配線に不備があると、入力ピン間の抵抗が増加します。電流検出抵抗の抵抗値は非常に小さいため、余分なインピーダンスに大電流が流れると大きな測定誤差が生じます。電源バイパス コンデンサは、電源とグランドのピンにできるだけ近づけて配置します。

9.4.2 レイアウト例




図 9-4. レイアウト例

10 デバイスおよびドキュメントのサポート

10.1 デバイス サポート

10.1.1 開発サポート

- INA3221 評価基板 (EVM) については、www.ti.com/tool/INA3221EVM にアクセスしてください

10.2 ドキュメントのサポート

10.2.1 関連資料

- テキサス インストルメンツ、[INA3221EVM ユーザー ガイド](#)

10.3 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

10.4 サポート・リソース

テキサス・インストルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計に必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インストルメンツの仕様を構成するものではなく、必ずしもテキサス・インストルメンツの見解を反映したものではありません。テキサス・インストルメンツの[使用条件](#)を参照してください。

10.5 商標

テキサス・インストルメンツ E2E™ is a trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

10.6 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インストルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

10.7 用語集

[テキサス・インストルメンツ用語集](#) この用語集には、用語や略語の一覧および定義が記載されています。

11 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision C (March 2021) to Revision D (September 2026)	Page
「ピン構成および機能」セクションのサーマル パッドの説明を更新.....	3
「絶対最大定格」表のシリアル バス クロック ライン、SCL の最大値を (Vs+0.3) から 6V に更新.....	5
商用型番を修正するため、「ソフトウェア リセット」セクションを更新.....	16
「フィルタリングと入力についての考慮事項」セクションを更新し、次の文を削除:「これらの抵抗を記載されている範囲内で選択することにより、精度への影響を最小限に抑えることができます。」.....	20
「SMBus のアラート応答」セクションに、アラートが機能するために必要なモードに関する情報を追加.....	24
PVU/PVL12 ビットの符号ビットを訂正するために、パワーシェアリング レジスタの記述を更新.....	37

Changes from Revision B (March 2016) to Revision C (March 2021)
Page

- ドキュメント全体にわたって表、図、相互参照の採番方法を更新..... **1**
 - ドキュメント全体を通して「マスタ」を「コントローラ」を「スレーブ」を「ターゲット」にして用語を変更..... **1**
 - ドキュメント全体にわたって表、図、相互参照の採番方法を更新..... **1**
 - 「機能安全対応」の箇条書き項目を追加..... **1**
-

Changes from Revision A (March 2016) to Revision B (March 2016)
Page

- ESD 定格表の HBM 値を $\pm 2000V$ から $\pm 2500V$ に変更..... **5**
-

Changes from Revision * (March 2016) to Revision A (March 2016)
Page

- 「製品プレビュー」から「量産データ」に変更..... **1**
-

12 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側のナビゲーションをご覧ください。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
INA3221AQRGVRQ1	Active	Production	VQFN (RGV) 16	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	I32 21Q1
INA3221AQRGVRQ1.B	Active	Production	VQFN (RGV) 16	2500 LARGE T&R	-	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	I32 21Q1

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "-" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.


OTHER QUALIFIED VERSIONS OF INA3221-Q1 :

- Catalog : [INA3221](#)

NOTE: Qualified Version Definitions:

- Catalog - TI's standard catalog product


TAPE AND REEL INFORMATION



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
INA3221AQRGVRQ1	VQFN	RGV	16	2500	330.0	12.4	4.25	4.25	1.15	8.0	12.0	Q2

TAPE AND REEL BOX DIMENSIONS



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
INA3221AQRGVRQ1	VQFN	RGV	16	2500	346.0	346.0	33.0


GENERIC PACKAGE VIEW

RGV 16

VQFN - 1 mm max height

4 x 4, 0.65 mm pitch

PLASTIC QUAD FLATPACK - NO LEAD



Images above are just a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.

4224748/A



VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD




1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

EXAMPLE BOARD LAYOUT


RGV0016A

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 20X



4219037/A 06/2019

NOTES: (continued)


- This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/sluea271).
- Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

RGV0016A

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.125 MM THICK STENCIL
SCALE: 20X

EXPOSED PAD 17
79% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE

4219037/A 06/2019

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含みいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとし、TI は一切の責任を拒否します。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2026, Texas Instruments Incorporated

最終更新日：2025 年 10 月