MSPM0G511x、 USB 2.0 FS インターフェイス搭載、ミクストシグナル マイクロコントローラ

1 特長

- コア
  - Arm® 32 ビット Cortex®-M0+ CPU、メモリ保護ユニット付き、最高 80MHz の周波数
- PSA-L1 認定が対象
- 動作特性
  - 拡張動作温度範囲:-40°C ～ 最高 125°C
  - 広い電源電圧範囲:1.62V ～ 3.6V
- メモリ
  - 最大 128KB のフラッシュ メモリ、誤り訂正符号 (ECC) 付き
    - OTA 更新のためのアドレス スワップ機能を備えたデュアル バンク
  - ECC 保護機能を備えた 8KB データ フラッシュ バンク
  - 最大 32KB の SRAM、ECC 保護またはハードウェア パリティ付き
- 高性能アナログ ペリフェラル
  - 最大 26 の外部チャネルを持つ 1 つの 12 ビット 1.6Msps A/D コンバータ (ADC)
    - VREF1 で 1.6Msps または VREF2 で 0.9Msps に構成可能
    - 100ksps で 14 ビットの実効分解能、ハードウェア平均化付き
  - 8 ビット電圧リファレンス DAC を内蔵した 1 つの高速コンパレータ (COMP)
    - 高速モードでの 32ns の伝搬遅延
    - 低消費電力モード動作 (<1µA) をサポート
  - ADC と COMP との間のアナログ接続をプログラム可能
  - 外部電圧リファレンス (VREF)
    - VREF1:1.4V または 2.5V の構成可能な内部電圧リファレンス (外部 VREF キャップ付き)
    - VREF2:1.4V または 2.5V の構成可能な内部電圧リファレンス (キャップなし)
  - 温度センサ内蔵
- 最適化された低消費電力モード
  - RUN:103µA/MHz (CoreMark)
  - SLEEP:34µA/MHz
  - STOP:199µA (4MHz 時)
  - STANDBY:1.5µA (32kHz、RTC およびフル SRAM 搭載時) で状態を保持
  - SHUTDOWN:88nA (IO ウェークアップ機能あり)
- インテリジェント デジタル ペリフェラル
  - 12 チャネル DMA コントローラ
  - 最大 14 の PWM チャネルをサポートする 4 つのタイマ
    - 2 つの 16 ビット汎用タイマ
    - 1 つの 16 ビット汎用タイマ、STANDBY モードでの低消費電力動作をサポート
    - 1 つの 16 ビット高度タイマ、最大 8 個の PWM チャネルのデッドバンド サポートおよび相補出力
  - 4 つの独立に構成可能な 16 ビット カウンタを含む 1 つの基本ソフトウェア タイマ
    - 2 つの 16 ビット カウンタのうちデイジーチェーン接続して 32 ビット カウンタを形成可能
    - 2 つの割り込み駆動 PWM を生成可能
  - 2 つのウィンドウ付きウォッチドッグタイマ (WWDT)、1 つの独立型ウォッチドッグタイマ (IWDT)
  - RTC、アラームおよびカレンダー モード付き
- 拡張通信インターフェイス
  - 4 つの構成可能なシリアル インターフェイス (UNICOMM)
    - 2 つは UART (LIN) または I^2C (SMBus/PMBus) をサポート
    - 1 つは UART または SPI をサポート
    - 1 つは最大 32Mbits/s の SPI インターフェイスをサポート
  - フルスピード (12Mbps) 準拠のデバイスとホスト モード機能をサポートする 1 つの USB2.0 インターフェイス
    - 水晶振動子を使用しない USB デバイス動作
    - 最大 8 つの双方向エンドポイント
  - 1 つのデジタル オーディオ インターフェイスで、オーディオ デバイスへの標準化された複数のシリアル インターフェイスをサポート
    - 転送モードのサポート
      - コントローラ トランスミッタ / レシーバ
      - ターゲット トランスミッタ / レシーバ
    - サポートするフォーマット
      - 標準 (UM11732) I2S
      - コーデックの LSB/MSB 揃え
      - DSP シリアル インターフェイス フォーマットで、データ ピンごとに最大 8 つのオーディオ チャネルをサポート
      - PCM (ショートおよびロング フレーム)
      - TDM Classic/I2S / 左揃え / 右揃えフォーマットで、フレームごとに最大 8 スロット
- クロック システム

このリソースの元の言語は英語です。翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

  - ±1.2% 精度の 4 ～ 32MHz 内部発振器 (SYSOSC)
  - 最高 80MHz のフェーズ ロック ループ (PLL)
  - ±0.25% 精度の内部 60MHz USB FLL 発振器
  - ±3% 精度の 32kHz 低周波数内部発振器 (LFOSC)
  - 外部 4 ～ 48MHz 水晶発振器 (HFXT)
  - 外部 32kHz 水晶発振器 (LFXT)
  - 外部クロック入力
- **セキュリティ**
  - GCM/GMAC、CCM/CBC-MAC、CBC、CTR をサポートする AES アクセラレータ
  - 最大 4 つの AES キーを格納可能なセキュア キー ストレージ
  - コードおよびデータ保護用のフレキシブルなファイアウォール
  - 巡回冗長検査 (CRC-16、CRC-32)
- **柔軟な I/O 機能**
  - 最大 59 個の合計 GPIO
    - 2 つの 5V 許容オープンドレイン IO
    - 20mA の駆動能力を持つ 3 つの高駆動 IO
    - 2 つの高速 IO
- **開発サポート**
  - 2 ピン シリアル ワイヤ デバッグ (SWD)
- **パッケージ オプション**
  - 64 ピン LQFP (PM) (0.5mm ピッチ)
  - 48 ピン LQFP (PT) (0.5mm ピッチ)
  - 48 ピン VQFN (RGZ) (0.5mm ピッチ)
  - 32 ピン VQFN (RHB) (0.5mm ピッチ)
  - 28 ピン DSBGA (YCJ) (0.35mm ピッチ) - プレビュー
  - 28 ピン WQFN (RUY) (0.4mm ピッチ)
  - 24 ピン VQFN (RGE) (0.5mm ピッチ)
  - 20 ピン VSSOP (DGS) (0.5mm ピッチ)
- **ファミリ製品** (「*デバイスの比較*」も参照)
  - MSPM0G5117：128KB フラッシュ、32KB RAM
  - MSPM0G5116：64KB フラッシュ、32KB RAM
  - MSPM0G5115：32KB フラッシュ、16KB RAM
- **開発キットとソフトウェア** (「*ツールとソフトウェア*」も参照)
  - LP-MSPM0G5187 LaunchPad™ 開発キット
  - MSPM0 ソフトウェア開発キット (SDK)

2 アプリケーション

- 家電製品
- 医療 / ヘルスケア
- ビル オートメーション
- グリッド インフラストラクチャ
- 携帯電話 / スマートフォン
- ウェアラブル
- PC 用キーボードおよびマウス
- 電子タバコ

3 説明

MSPM0G511x マイクロコントローラ (MCU) は、最大 80MHz の周波数で動作する、拡張 Arm® Cortex®-M0+ 32 ビット コア プラットフォームをベースとする MSP 高集積、超低消費電力 32 ビットマイコンファミリの製品です。これらのマイコンは、小型パッケージまたはピン数の多いパッケージ (最大 64 ピン) で最大 128KB のフラッシュ メモリを必要とするアプリケーション向けで、コストの最適化と柔軟な設計を両立できます。これらのデバイスには、USB2.0-FS インターフェイス、デジタル オーディオ インターフェイス、サイバーセキュリティ イネーブラ、高性能の統合アナログが含まれており、動作温度範囲全体にわたって優れた低消費電力性能を実現します。

最大 128KB の組込みフラッシュ プログラム メモリ (ECC (誤り訂正符号) 内蔵)、最大 32KB の SRAM (ECC およびパリティ保護付き) を搭載しています。フラッシュ メモリは 2 つのメイン バンクで構成されており、現場でのファームウェア更新と 2 つのメイン バンク間でのアドレス スワップをサポートしています。

USB 2.0 フルスピード インターフェイス (内蔵 PHY、クロック ソース、終端抵抗付き) を備えており、準拠するホスト モードおよび水晶振動子不使用のデバイス モード機能をサポートします。4 つの構成可能なシリアル インターフェイス モジュール (UNICOMM) が提供され、最大 3 つの UART、2 つの I2C、または 2 つの SPI をサポートしています。多様なオーディオ アプリケーション用にデジタル オーディオ インターフェイスが搭載されており、I2S や TDM など複数のプロトコルをサポートしています。

柔軟性の高いサイバーセキュリティ イネーブラを使用して、セキュア ブート、現場での安全なファームウェア更新、IP 保護 (実行専用メモリ)、キー ストレージなどをサポートできます。さまざまな AES 対称暗号モード用に、ハードウェア アクセラレーションが提供されています。このサイバーセキュリティ アーキテクチャは、Arm® PSA Level 1 認定を申請中です。

最大 26 個の外部チャネルに対応する 12 ビット、1.6Msps の同時サンプリング ADC、2 種類のオンチップ電圧リファレンス (1.4V または 2.5V)、および 8 ビットの内蔵リファレンス DAC を備えた高速コンパレータなど、高性能なアナログ モジュール一式が提供されています。

Copyright © 2026 Texas Instruments Incorporated

テキサス・インスツルメンツの MSPM0 低消費電力 MCU ファミリは、各種のアナログおよびデジタル回路を内蔵したデバイスで構成されているため、お客様はプロジェクトのニーズを満たす MCU を見つけることができます。MSPM0 MCU ファミリは、ARM Cortex-M0+ プラットフォームと包括的な超低消費電力のシステム アーキテクチャを組み合わせたもので、システム設計者は性能向上と消費電力低減を同時に実現できます。

MSPM0G511x マイコンは、広範なハードウェアおよびソフトウェアのエコシステムによってサポートされており、リファレンス デザインやコード サンプルを使って設計を迅速に開始できます。開発キットには、購入可能な LaunchPad が含まれています。また、テキサス・インスツルメンツは無償の MSP ソフトウェア開発キット (SDK) も提供しており、Code Composer Studio™ IDE デスクトップのコンポーネントとして利用できます。また、TI Resource Explorer ではクラウド バージョンを利用できます。MSPM0 MCU には、広範囲にわたるオンライン資料、MSP Academy によるトレーニング、TI E2E™ サポート フォーラムによるオンライン サポートも用意されています。

モジュールの詳細については、『MSPM0 G シリーズ 80MHz マイクロコントローラ テクニカル リファレンス マニュアル』を参照してください。

注意

電気的な過剰ストレスや、データやコード メモリの不安定化を防止するために、デバイス レベルの ESD 仕様に従って、システム レベルの ESD 保護を適用する必要があります。詳細については、*『MSP430™ のシステム レベルの ESD 考慮事項』*を参照してください。このアプリケーション ノートに記載されている原則は、MSPM0 MCU に適用されます。

製品情報

部品番号	パッケージ (1)	パッケージ サイズ(2)
MSPM0G5115SPMR	PM (LQFP、64)	12mm x 12mm
MSPM0G5116SPMR		
MSPM0G5117SPMR		
MSPM0G5115SPTR	PT (LQFP、48)	9mm x 9mm
MSPM0G5116SPTR		
MSPM0G5117SPTR		
MSPM0G5115SRGZR	RGZ (VQFN、48)	7mm x 7mm
MSPM0G5116SRGZR		
MSPM0G5117SRGZR		
MSPM0G5115SRHBR	RHB (VQFN、32)	5mm x 5mm
MSPM0G5116SRHBR		
MSPM0G5117SRHBR		
MSPM0G5115S28YCJR	YCJ (DSBGA、28)	2.556mm x 1.637mm
MSPM0G5116S28YCJR		
MSPM0G5117S28YCJR		
MSPM0G5115SRUYR	RUY (WQFN、28)	4mm x 4mm
MSPM0G5116SRUYR		
MSPM0G5117SRUYR		
MSPM0G5115SRGER	RGE (VQFN、24)	4mm x 4mm
MSPM0G5116SRGER		
MSPM0G5117SRGER		
MSPM0G5115SDGS20R	DGS (VSSOP、20)	5.1mm x 4.9mm
MSPM0G5116SDGS20R		
MSPM0G5117SDGS20R		

(1) 詳細については、セクション 12 を参照してください。
(2) パッケージ サイズ (長さ × 幅) は公称値であり、該当する場合はピンも含まれます。

Copyright © 2026 Texas Instruments Incorporated

4 機能ブロック図

図 4-1 に、MSPM0G511x の機能ブロック図を示します。




図 4-1. MSPM0G511x の機能ブロック図

Copyright © 2026 Texas Instruments Incorporated

目次

1 特長 1
2 アプリケーション 2
3 説明 2
4 機能ブロック図 4
5 デバイスの比較 6
5.1 デバイス比較チャート 8
6 ピン構成および機能 9
6.1 ピン配置図 9
6.2 ピン属性 14
6.3 信号の説明 26
6.4 未使用ピンの接続 38
7 仕様 39
7.1 絶対最大定格 39
7.2 ESD 定格 40
7.3 推奨動作条件 40
7.4 熱に関する情報 40
7.5 電源電流特性 42
7.6 電源シーケンス 43
7.7 フラッシュ メモリの特性 44
7.8 タイミング特性 45
7.9 クロック仕様 46
7.10 デジタル IO 49
7.11 アナログ マルチプレクサ VBOOST 54
7.12 ADC 54
7.13 温度センサ 56
7.14 VREF1 56
7.15 VREF2 57
7.16 コンパレータ (COMP) 57
7.17 I2C 58
7.18 SPI 59
7.19 UART 62
7.20 USB の仕様 62
7.21 シリアル オーディオ 63
7.22 TIMx 63
7.23 エミュレーションおよびデバッグ 63
8 詳細説明 64
8.1 機能ブロック図 64
8.2 CPU 66
8.3 動作モード 66
8.4 パワー マネージメント ユニット (PMU) 68
8.5 クロック モジュール (CKM) 68
8.6 DMA 69
8.7 イベント 70
8.8 メモリ 71
8.9 フラッシュ メモリ 75
8.10 SRAM 76
8.11 GPIO 76
8.12 IOMUX 76
8.13 ADC 76
8.14 温度センサ 77
8.15 VREF 78
8.16 COMP 79
8.17 セキュリティ 80
8.18 AESADV 80
8.19 キーストア 81
8.20 CRC-P 81
8.21 シリアル通信インターフェイス 81
8.22 低周波数サブシステム (LFSS) 85
8.23 RTC_B 85
8.24 IWDT_B 86
8.25 WWDT 87
8.26 タイマ (TIMx) 87
8.27 デバイスのアナログ接続 90
8.28 入力 / 出力の回路図 91
8.29 シリアル ワイヤ デバッグ インターフェイス 92
8.30 ブート ストラップ ローダ (BSL) 92
8.31 デバイス ファクトリ定数 93
8.32 識別 93
9 アプリケーション、実装、およびレイアウト 95
9.1 代表的なアプリケーション 95
10 デバイスおよびドキュメントのサポート 97
10.1 入門と次のステップ 97
10.2 デバイスの命名規則 97
10.3 ツールとソフトウェア 98
10.4 ドキュメントのサポート 99
10.5 サポート・リソース 99
10.6 商標 99
10.7 静電気放電に関する注意事項 99
10.8 用語集 99
11 改訂履歴 99
12 メカニカル、パッケージ、および注文情報 101

Copyright © 2026 Texas Instruments Incorporated

5 デバイスの比較

本データシートに記載されている各デバイスの特長は、以下の表のとおりです。

表 5-1. デバイス比較表

デバイス名 (1) (4)	フラッシュ / SRAM (KB)	QUAL (2)	USB2.0-FS/I2S	UART/I2C/SPI	ADC CHAN	GPIO	パッケージ (3)
MSPM0G5115SPMR	32 / 16	S	1 / 1	3/2/2	26	59	64 LQFP (0.5-mm pitch) [12mm x 12mm]
MSPM0G5116SPMR	64 / 32	S	1 / 1	3/2/2	26	59	
MSPM0G5117SPMR	128 / 32	S	1 / 1	3/2/2	26	59	
MSPM0G5115SPTR	32 / 16	S	1 / 1	3/2/2	20	43	48 LQFP (0.5-mm pitch) [9mm x 9mm]
MSPM0G5116SPTR	64 / 32	S	1 / 1	3/2/2	20	43	
MSPM0G5117SPTR	128 / 32	S	1 / 1	3/2/2	20	43	
MSPM0G5115SRGZR	32 / 16	S	1 / 1	3/2/2	20	43	48 VQFN (0.5-mm pitch) [7mm x 7mm]
MSPM0G5116SRGZR	64 / 32	S	1 / 1	3/2/2	20	43	
MSPM0G5117SRGZR	128 / 32	S	1 / 1	3/2/2	20	43	
MSPM0G5115SRHBR	32 / 16	S	1 / 1	3/2/2	12	27	32 VQFN (0.5-mm pitch) [5mm x 5mm]
MSPM0G5116SRHBR	64 / 32	S	1 / 1	3/2/2	12	27	
MSPM0G5117SRHBR	128 / 32	S	1 / 1	3/2/2	12	27	
MSPM0G5115S28YCJR	32 / 16	S	1 / 1	3/2/2	10	23	28 DSBGA (0.35-mm pitch) [2.556mm x 1.637mm]
MSPM0G5116S28YCJR	64 / 32	S	1 / 1	3/2/2	10	23	
MSPM0G5117S28YCJR	128 / 32	S	1 / 1	3/2/2	10	23	
MSPM0G5115SRUYR	32 / 16	S	1 / 1	3/2/2	10	23	28 WQFN (0.4-mm pitch) [4mm x 4mm]
MSPM0G5116SRUYR	64 / 32	S	1 / 1	3/2/2	10	23	
MSPM0G5117SRUYR	128 / 32	S	1 / 1	3/2/2	10	23	
MSPM0G5115SRGER	32 / 16	S	1 / 1	3/2/2	8	19	24 VQFN (0.5-mm pitch) [4mm x 4mm]
MSPM0G5116SRGER	64 / 32	S	1 / 1	3/2/2	8	19	
MSPM0G5117SRGER	128 / 32	S	1 / 1	3/2/2	8	19	
MSPM0G5115SDGS20R	32 / 16	S	1 / 1	3/2/2	6	15	20 VSSOP (0.5-mm pitch) [5.1mm x 4.9mm]
MSPM0G5116SDGS20R	64 / 32	S	1 / 1	3/2/2	6	15	
MSPM0G5117SDGS20R	128 / 32	S	1 / 1	3/2/2	6	15	

Copyright © 2026 Texas Instruments Incorporated

Copyright © 2026 Texas Instruments Incorporated

5.1 デバイス比較チャート




図 5-1. デバイス比較チャート

Copyright © 2026 Texas Instruments Incorporated

6 ピン構成および機能

システム構成ツール は、ピンの多重化およびピン設定を容易にするための初期化コードを有効にしたり、構成したり、生成するグラフィカル インターフェイスを提供します。データシートに示されているピン配置図は、デバイスのピン配置を簡素化するために、主要なペリフェラル機能、内蔵デバイス機能の一部、使用可能なクロック信号を示しています。

ピンの機能の詳細については、「ピンの属性」および「信号の説明」セクションを参照してください。

6.1 ピン配置図

各パッケージ オプションの完全なピン構成および機能については、「ピンの属性」および「信号の説明」を参照してください。




図 6-1. 64 ピン PM (0.5mm) (LQFP) パッケージ図




図 6-2. 48 ピン PT (0.5mm) (LQFP) パッケージ図

Copyright © 2026 Texas Instruments Incorporated




図 6-3. 48 ピン RGZ (0.5mm) (VQFN) パッケージ図




図 6-4. 32 ピン RHB (0.5mm) (VQFN) パッケージ図




図 6-5. 28 ピン RUY (0.5mm) (WQFN) パッケージ図

Copyright © 2026 Texas Instruments Incorporated




図 6-6. 28 ピン YCJ (0.35mm) (DSBGA) パッケージ図 (ボール マウント上面図)




図 6-7. 24 ピン RGE (0.5mm) (VQFN) パッケージ図




図 6-8. 20 ピン DGS (0.5mm) (VSSOP) パッケージ図

6.2 ピン属性

次の表に、各デバイス パッケージの各ピンで利用可能な機能を示します。

注

デバイス上の各デジタル I/O は、専用のピン制御管理レジスタ (PINCMx) に割り当てられており、ユーザーが PINCM.PF 制御ビットを使って必要な*ピン機能*を設定できます。

デバイス上の各デジタル I/O は、専用のピン制御管理レジスタ (PINCMx) に割り当てられており、ユーザーが PINCM.PF 制御ビットを使って必要なピン機能を設定できます。IOMUX は、IOMUX による 1 つのデジタル機能をピンに同時に接続することのみをサポートしています。IOMUX 以外の管理機能 (アナログ接続など) をピンで使うことを想定している場合、IOMUX の PF と PINCM.PC を 0 に設定することをお勧めします。ただし、IOMUX 非管理信号 (アナログ

Copyright © 2026 Texas Instruments Incorporated

入力、WAKE 入力など) は、IOMUX 管理対象のデジタル機能がピン上で有効化されると同時に、機能間に競合がない限り、ピン上で有効化できます。この場合、各ピンでイネーブルされる機能間に競合がないことを設計者が確認する必要があります。

表 6-1. IO タイプ別のデジタル IO 機能

バッファのタイプ	反転制御	駆動能力制御	ヒステリシス制御	プルアップ抵抗	プルダウン抵抗	ウェークアップ ロジック	パワー ドメイン
SDIO (標準駆動)	Y			Y	Y		VDD
ウェーク付き SDIO (標準駆動)	Y			Y	Y	Y	VDD
HDIO (高駆動)	Y	Y		Y	Y	Y	VDD
HSIO (高速)	Y	Y		Y	Y	Y	VDD
ODIO (5V 対応のオープン ドレイン)	Y		Y		Y	Y	VDD
USBIO (USB2.0-FS)	Y			Y	Y		VUSB33

表 6-2. ピン属性

DGS20 ピン	RUY PIN	YCJ ピン	RGE ピン	RHB ピン	RGZ ピン	PT ピン	PM ピン	ピン名 /IOMUX REG/IOMUX ADDR	信号名	IOMUX PF	信号のタイプ	バッファのタイプ
4	2	F1	2	3	4	4	38	NRST	NRST	(非 IOMUX 1) 0	I	リセット
									WAKE	(非 IOMUX 2) 0	I	
									PA0	1	IO	
									UC1_SDA_TX	2	IO	
									FCC_IN	3	I	
								PA0	TIMA0_C0	4	IO	
	28	E2	24	1	1	1	33	PINCM1 0x40428000	TIMG0_C0	5	IO	ODIO (5V-tol)
									TIMA_FAL1	6	I	
									UC0_SDA_TX	7	IO	
									BSLSDA	(非 IOMUX 1) 0	IOD	
									WAKE	(非 IOMUX 2) 0	I	
									PA1	1	IO	
									UC1_SCL_RX	2	IO	
									UC2_CS3	3	O	
								PA1	TIMA0_C1	4	IO	
	1	D2	1	2	2	2	34	PINCM2 0x40428004	TIMG0_C1	5	IO	ODIO (5V-tol)
									TIMA_FAL2	6	I	
									UC0_SCL_RX	7	IO	
									BSLSCL	(非 IOMUX 1) 0	IOD	
									WAKE	(非 IOMUX 2) 0	I	
									PA2	1	IO	
									UC1_RTS	2	O	
									UC2_CS1	3	O	
									TIMG7_C1	4	IO	
								PA2	TIMA0_C0	5	IO	
7	5	C1	5	6	8	8	42	PINCM7 0x40428018	TIMA0_C3N	6	O	SDIO (標準)
									TIMA0_C2N	7	O	
									TIMA_FAL0	8	I	
									TIMA_FAL1	9	I	
									UC3_CS0_CTS	10	IO	
									ROSC	(非 IOMUX 1) 0	A	

Copyright © 2026 Texas Instruments Incorporated

表 6-2. ピン属性 (続き)

DGS20 ピン	RUY PIN	YCJ ピン	RGE ピン	RHB ピン	RGZ ピン	PT ピン	PM ピン	ピン名 /IOMUX REG/I OMUX ADDR	信号名	IOMUX PF	信号のタイプ	バッファのタイプ
	6	B1	6	7	9	9	43	PA3 PINCM8 0x4042801c	PA3	1	IO	SDIO (標準)
									UC1_SDA_TX	2	IO	
									UC2_CS1	3	O	
									UC2_CS3	4	O	
									TIMA0_C1	5	IO	
									COMP0_OUT	6	O	
									TIMG7_C0	7	IO	
									TIMA0_C2	8	IO	
									UC1_CTS	9	I	
									LFXIN	(非 IOMUX 1) 0	A	
	7	A1	7	8	10	10	44	PA4 PINCM9 0x40428020	PA4	1	IO	SDIO (標準)
									UC1_SCL_RX	2	IO	
									UC2_POCI	3	I	
									UC2_CS0	4	O	
									TIMA0_C1N	5	O	
									LFCLK_IN	6	I	
									TIMG7_C1	7	IO	
									TIMA0_C3	8	IO	
									LFXOUT	(非 IOMUX 1) 0	A	
8	8	B2		9	11	11	45	PA5 PINCM10 0x40428024	PA5	1	IO	SDIO (標準)
									UC1_SDA_TX	2	IO	
									UC2_PICO	3	O	
									UC0_CTS	4	I	
									TIMG0_C0	5	IO	
									FCC_IN	6	I	
									TIMG6_C0	7	IO	
									TIMA_FAL1	8	I	
									UC3_POCI_RTS	9	IO	
									HFXIN	(非 IOMUX 1) 0	A	
9	9	B3		10	12	12	46	PA6 PINCM11 0x40428028	PA6	1	IO	SDIO (標準)
									UC1_SCL_RX	2	IO	
									UC2_SCK	3	IO	
									UC0_RTS	4	O	
									TIMG0_C1	5	IO	
									HFCLK_IN	6	I	
									TIMG6_C1	7	IO	
									TIMA_FAL0	8	I	
									TIMA0_C2N	9	O	
									UC3_PICO_TX	10	IO	
									HFXOUT	(非 IOMUX 1) 0	A	

Copyright © 2026 Texas Instruments Incorporated

表 6-2. ピン属性 (続き)

DGS20 ピン	RUY PIN	YCJ ピン	RGE ピン	RHB ピン	RGZ ピン	PT ピン	PM ピン	ピン名 /IOMUX REG/I OMUX ADDR	信号名	IOMUX PF	信号のタイプ	バッファのタイプ
									PA7	1	IO	
									UC2_POCI	2	I	
									UC2_CS2	3	O	
								PA7	COMP0_OUT	4	O	
				11	13	13	49	PINCM14	TIMA0_C2	5	IO	SDIO (標準)
								0x40428034	TIMG7_C1	6	IO	
									CLK_OUT	7	O	
									TIMA0_C1	8	IO	
									FCC_IN	9	I	
									PA8	1	IO	
									UC1_SDA_TX	2	IO	
									UC2_CS0	3	O	
									UC0_SDA_TX	4	IO	
								PA8	TIMA0_C0	5	IO	
				12	16	16	54	PINCM19	TIMA_FAL2	6	I	SDIO (標準)
								0x40428048	TIMA_FAL0	7	I	
									UC2_CS3	8	O	
									I2S0_WCLK	9	IO	
									UC0_RTS	10	O	
									HFCLK_IN	11	I	
									PA9	1	IO	
									UC1_SCL_RX	2	IO	
									UC2_PICO	3	O	
									UC0_SCL_RX	4	IO	
								PA9	TIMA0_C0N	5	O	
10	10	A2	8	13	17	17	55	PINCM20	CLK_OUT	6	O	HSIO (高速)
								0x4042804c	TIMA0_C1	7	IO	
									RTC_OUT	8	O	
									I2S0_BCLK	9	IO	
									UC3_SCK_RX	10	IO	
									UC0_CTS	11	I	
									PA10	1	IO	
									UC0_SDA_TX	2	IO	
									UC2_POCI	3	I	
									UC1_SDA_TX	4	IO	
								PA10	TIMA0_C2	5	IO	
11	11	A3	9	14	18	18	56	PINCM21	CLK_OUT	6	O	HDIO (高駆動)
								0x40428050	TIMG0_C0	7	IO	
									TIMA_FAL1	8	I	
									I2S0_AD0	9	IO	
									UC3_PICO_TX	10	IO	
									BSLTX	(非 IOMUX 1) 0	O	
									WAKE	(非 IOMUX 2) 0	I	

Copyright © 2026 Texas Instruments Incorporated

表 6-2. ピン属性 (続き)

DGS20 ピン	RUY PIN	YCJ ピン	RGE ピン	RHB ピン	RGZ ピン	PT ピン	PM ピン	ピン名 /IOMUX REG/I OMUX ADDR	信号名	IOMUX PF	信号のタイプ	バッファのタイプ
12	12	A4	10	15	19	19	57	PA11 PINCM22 0x40428054	PA11	1	IO	HDIO (高駆動)
									UC0_SCL_RX	2	IO	
									UC2_SCK	3	IO	
									UC1_SCL_RX	4	IO	
									TIMA0_C2N	5	O	
									COMP0_OUT	6	O	
									TIMG0_C1	7	IO	
									TIMA_FAL0	8	I	
									I2S0_AD1	9	IO	
									UC3_POCI_RTS	10	IO	
									BSLRX	(非 IOMUX 1) 0	I	
									WAKE	(非 IOMUX 2) 0	I	
									COMP0_DAC8	(非 IOMUX 3) 0	O	
13				16	27	27	5	PA12 PINCM34 0x40428084	PA12	1	IO	HSIO (高速)
									UC3_CS0_CTS	2	IO	
									UC2_SCK	3	IO	
									COMP0_OUT	4	O	
									TIMA0_C3	5	IO	
									FCC_IN	6	I	
									TIMG0_C0	7	IO	
									UC1_CTS	8	I	
									I2S0_BCLK	9	IO	
									UC0_RTS	10	O	
									UC2_CS0	11	O	
									A0_18	(非 IOMUX 1) 0	A	
				17	28	28	6	PA13 PINCM35 0x40428088	PA13	1	IO	SDIO (標準)
									UC3_POCI_RTS	2	IO	
									UC2_POCI	3	I	
									UC3_SCK_RX	4	IO	
									TIMA0_C3N	5	O	
									RTC_OUT	6	O	
									TIMG0_C1	7	IO	
									UC3_CS0_CTS	8	IO	
									I2S0_AD0	9	IO	
									UC1_RTS	10	O	
									UC2_CS3	11	O	
									A0_17	(非 IOMUX 1) 0	A	
									COMP0_IN2-	(非 IOMUX 2) 0	A	

Copyright © 2026 Texas Instruments Incorporated

表 6-2. ピン属性 (続き)

DGS20 ピン	RUY PIN	YCJ ピン	RGE ピン	RHB ピン	RGZ ピン	PT ピン	PM ピン	ピン名 /IOMUX REG/I OMUX ADDR	信号名	IOMUX PF	信号のタイプ	バッファのタイプ
	13	B4		18	29	29	7	PA14 PINCM36 0x4042808c	PA14	1	IO	SDIO (標準)
									UC0_CTS	2	I	
									UC2_PICO	3	O	
									UC3_PICO_TX	4	IO	
									TIMG7_C0	5	IO	
									CLK_OUT	6	O	
									TIMG6_C0	7	IO	
									I2S0_AD1	9	IO	
									A0_16	(非 IOMUX 1) 0	A	
									COMP0_IN2+	(非 IOMUX 2) 0	A	
	14		11	19	30	30	8	PA15 PINCM37 0x40428090	PA15	1	IO	SDIO (標準)
									UC0_RTS	2	O	
									UC2_CS3	3	O	
									UC1_SCL_RX	4	IO	
									TIMA0_C2	5	IO	
									COMP0_OUT	6	O	
									UC1_RTS	7	O	
									I2S0_WCLK	8	IO	
									A0_15	(非 IOMUX 1) 0	A	
									COMP0_IN3+	(非 IOMUX 2) 0	A	
	15	C2	12	20	31	31	9	PA16 PINCM38 0x40428094	PA16	1	IO	SDIO (標準)
									UC0_CTS	2	I	
									UC3_POCI_RTS	3	IO	
									UC1_SDA_TX	4	IO	
									TIMA0_C2N	5	O	
									FCC_IN	6	I	
									UC1_CTS	7	I	
									COMP0_OUT	8	O	
									I2S0_MCLK	9	IO	
									A0_14	(非 IOMUX 1) 0	A	
14	16	C3	13	21	32	32	10	PA17 PINCM39 0x40428098	PA17	1	IO	SDIO (WAKE 付き標準)
									UC1_SDA_TX	2	IO	
									UC3_SCK_RX	3	IO	
									UC1_SCL_RX	4	IO	
									TIMA0_C3	5	IO	
									TIMG7_C0	6	IO	
									UC2_CS1	7	O	
									I2S0_WCLK	8	IO	
									WAKE	(非 IOMUX 1) 0	I	
									A0_13	(非 IOMUX 2) 0	A	
									COMP0_IN1-	(非 IOMUX 3) 0	A	

Copyright © 2026 Texas Instruments Incorporated

表 6-2. ピン属性 (続き)

DGS20 ピン	RUY PIN	YCJ ピン	RGE ピン	RHB ピン	RGZ ピン	PT ピン	PM ピン	ピン名 /IOMUX REG/I OMUX ADDR	信号名	IOMUX PF	信号のタイプ	バッファのタイプ
15	17	C4	14	22	33	33	11	PA18 PINCM40 0x4042809c	PA18	1	IO	SDIO (WAKE 付き標準)
									UC1_SCL_RX	2	IO	
									UC3_PICO_TX	3	IO	
									UC1_SDA_TX	4	IO	
									TIMA0_C3N	5	O	
									TIMG7_C1	6	IO	
									UC2_CS0	7	O	
									TIMA_FAL2	8	I	
									I2S0_MCLK	9	IO	
									BSL_invoke	(非 IOMUX 1) 0	I	
									WAKE	(非 IOMUX 2) 0	I	
									A0_12	(非 IOMUX 3) 0	A	
									COMP0_IN1+	(非 IOMUX 4) 0	A	
16	18	D4	15	23	34	34	12	PA19 PINCM41 0x404280a0	PA19	1	IO	SDIO (標準)
									SWDIO	2	IO	
									UC3_POCI_RTS	3	IO	
									UC1_SDA_TX	4	IO	
									TIMA0_C2	5	IO	
									TIMG0_C0	6	IO	
									I2S0_AD0	7	IO	
									A0_1	(非 IOMUX 1) 0	A	
17	19	E4	16	24	35	35	13	PA20 PINCM42 0x404280a4	PA20	1	IO	SDIO (標準)
									SWCLK	2	I	
									UC3_SCK_RX	3	IO	
									UC1_SCL_RX	4	IO	
									TIMA0_C2N	5	O	
									TIMG0_C1	6	IO	
									UC3_CS0_CTS	7	IO	
									I2S0_AD1	8	IO	
									A0_0	(非 IOMUX 1) 0	A	
	20	E3	17	25	39	39	17	PA21 PINCM46 0x404280b4	PA21	1	IO	SDIO (標準)
									UC3_PICO_TX	2	IO	
									UC2_CS3	3	O	
									UC1_CTS	4	I	
									TIMA0_C0	5	IO	
									TIMG6_C0	6	IO	
									COMP0_OUT	7	O	
									I2S0_AD0	8	IO	
									A0_8	(非 IOMUX 1) 0	A	
									VREF-	(非 IOMUX 2) 0	A	

Copyright © 2026 Texas Instruments Incorporated

表 6-2. ピン属性 (続き)

DGS20 ピン	RUY PIN	YCJ ピン	RGE ピン	RHB ピン	RGZ ピン	PT ピン	PM ピン	ピン名 /IOMUX REG/I OMUX ADDR	信号名	IOMUX PF	信号のタイプ	バッファのタイプ
18	21	D3	18	26	40	40	18	PA22 PINCM47 0x404280b8	PA22	1	IO	SDIO (標準)
									UC3_SCK_RX	2	IO	
									UC2_CS2	3	O	
									UC1_RTS	4	O	
									TIMA0_C0N	5	O	
									TIMG6_C1	6	IO	
									TIMA0_C1	7	IO	
									I2S0_BCLK	8	IO	
									CLK_OUT	9	O	
									A0_7	(非 IOMUX 1) 0	A	
19	23	G4	19	27	43	43	24	PA23 PINCM53 0x404280d0	PA23	1	IO	SDIO (標準)
									UC3_PICO_TX	2	IO	
									UC2_CS3	3	O	
									UC3_CS0_CTS	4	IO	
									TIMA0_C3	5	IO	
									TIMG0_C0	6	IO	
									TIMG7_C0	7	IO	
									I2S0_WCLK	8	IO	
									VREF+	(非 IOMUX 1) 0	A	
				28	44	44	25	PA24 PINCM54 0x404280d4	PA24	1	IO	SDIO (標準)
									UC3_POCI_RTS	2	IO	
									UC2_CS2	3	O	
									UC3_SCK_RX	4	IO	
									TIMA0_C3N	5	O	
									TIMG0_C1	6	IO	
									TIMG7_C1	7	IO	
									I2S0_AD1	8	IO	
									A0_3	(非 IOMUX 1) 0	A	
							26	PA25 PINCM55 0x404280d8	PA25	1	IO	SDIO (標準)
									UC3_SCK_RX	2	IO	
									UC2_CS3	3	O	
									UC3_PICO_TX	4	IO	
									TIMA0_C3	5	IO	
									TIMA0_C1N	6	O	
									COMP0_OUT	7	O	
									A0_2	(非 IOMUX 1) 0	A	
1	25	F3	21	30	46	46	30	PA26 PINCM58 0x404280e4	PA26	1	IO	USBIO
									UC0_SDA_TX	3	IO	
									UC1_SCL_RX	4	IO	
									TIMG7_C0	5	IO	
									FCC_IN	6	I	
									TIMA_FAL0	7	I	
									UC3_PICO_TX	8	IO	
									BSLUSB_DM	(非 IOMUX 1) 0	IO	
									USB_DM	(非 IOMUX 2) 0	IO	

Copyright © 2026 Texas Instruments Incorporated

表 6-2. ピン属性 (続き)

DGS20 ピン	RUY PIN	YCJ ピン	RGE ピン	RHB ピン	RGZ ピン	PT ピン	PM ピン	ピン名 /IOMUX REG/I OMUX ADDR	信号名	IOMUX PF	信号のタイプ	バッファのタイプ
2	26	F2	22	31	47	47	31	PA27 PINCM59 0x404280e8	PA27	1	IO	USBIO
									UC0_SCL_RX	3	IO	
									UC1_SDA_TX	4	IO	
									TIMG7_C1	5	IO	
									CLK_OUT	6	O	
									RTC_OUT	7	O	
									COMP0_OUT	8	O	
									UC3_SCK_RX	9	IO	
									TIMA_FAL2	10	I	
									BSLUSB_DP	(非 IOMUX 1) 0	IO	
									USB_DP	(非 IOMUX 2) 0	IO	
					3	3	35	PA28 PINCM3 0x40428008	PA28	1	IO	HDIO (高駆動)
									UC1_SDA_TX	2	IO	
									TIMA0_C1	3	IO	
									TIMA0_C3	4	IO	
									TIMG7_C0	5	IO	
									TIMA_FAL0	6	I	
									UC0_SDA_TX	7	IO	
									WAKE	(非 IOMUX 1) 0	I	
							36	PA29 PINCM4 0x4042800c	PA29	1	IO	SDIO (標準)
									UC1_SCL_RX	2	IO	
									UC1_CTS	3	I	
									UC2_CS3	4	O	
									TIMG6_C0	5	IO	
									UC0_CTS	6	I	
							37	PA30 PINCM5 0x40428010	PA30	1	IO	SDIO (標準)
									UC1_SDA_TX	2	IO	
									UC1_RTS	3	O	
									UC2_CS2	4	O	
									TIMG6_C1	5	IO	
									UC0_RTS	6	O	
					5	5	39	PA31 PINCM6 0x40428014	PA31	1	IO	SDIO (WAKE 付き標準)
									UC1_SCL_RX	2	IO	
									UC2_CS3	3	O	
									TIMA0_C3N	4	O	
									TIMG7_C1	5	IO	
									CLK_OUT	6	O	
									UC0_SCL_RX	7	IO	
									WAKE	(非 IOMUX 1) 0	I	
							47	PB0 PINCM12 0x4042802c	PB0	1	IO	SDIO (標準)
									UC0_SDA_TX	2	IO	
									UC2_CS3	3	O	
									UC0_SCL_RX	4	IO	
									TIMA0_C2	5	IO	
									TIMG0_C0	6	IO	

Copyright © 2026 Texas Instruments Incorporated

表 6-2. ピン属性 (続き)

DGS20 ピン	RUY PIN	YCJ ピン	RGE ピン	RHB ピン	RGZ ピン	PT ピン	PM ピン	ピン名 /IOMUX REG/I OMUX ADDR	信号名	IOMUX PF	信号のタイプ	バッファのタイプ
							48	PB1 PINCM13 0x40428030	PB1	1	IO	SDIO (標準)
									UC0_SCL_RX	2	IO	
									UC2_CS2	3	O	
									UC0_SDA_TX	4	IO	
									TIMA0_C2N	5	O	
									TIMG0_C1	6	IO	
					14	14	50	PB2 PINCM15 0x40428038	PB2	1	IO	SDIO (標準)
									UC3_PICO_TX	2	IO	
									UC1_SCL_RX	3	IO	
									UC1_CTS	4	I	
									TIMA0_C3	5	IO	
									TIMG6_C0	6	IO	
									UC2_PICO	7	O	
									HFCLK_IN	8	I	
					15	15	51	PB3 PINCM16 0x4042803c	PB3	1	IO	SDIO (標準)
									UC3_SCK_RX	2	IO	
									UC1_SDA_TX	3	IO	
									UC1_RTS	4	O	
									TIMA0_C3N	5	O	
									TIMG6_C1	6	IO	
									UC2_SCK	7	IO	
									TIMA0_C0	8	IO	
							52	PB4 PINCM17 0x40428040	PB4	1	IO	SDIO (標準)
									UC1_SDA_TX	2	IO	
									UC3_CS0_CTS	3	IO	
									TIMA0_C1	4	IO	
									TIMA0_C2	5	IO	
									TIMG0_C0	6	IO	
							53	PB5 PINCM18 0x40428044	PB5	1	IO	SDIO (標準)
									UC1_SCL_RX	2	IO	
									UC3_POCI_RTS	3	IO	
									TIMA0_C1N	4	O	
									TIMA0_C2N	5	O	
									TIMG0_C1	6	IO	
					20	20	58	PB6 PINCM23 0x40428058	PB6	1	IO	SDIO (標準)
									UC1_SDA_TX	2	IO	
									UC3_CS0_CTS	3	IO	
									UC2_CS1	4	O	
									TIMG6_C0	5	IO	
									TIMA_FAL2	6	I	
					21	21	59	PB7 PINCM24 0x4042805c	PB7	1	IO	SDIO (標準)
									UC1_SCL_RX	2	IO	
									UC3_POCI_RTS	3	IO	
									UC2_CS2	4	O	
									TIMG6_C1	5	IO	

Copyright © 2026 Texas Instruments Incorporated

表 6-2. ピン属性 (続き)

DGS20 ピン	RUY PIN	YCJ ピン	RGE ピン	RHB ピン	RGZ ピン	PT ピン	PM ピン	ピン名 /IOMUX REG/IOMUX ADDR	信号名	IOMUX PF	信号のタイプ	バッファのタイプ
					22	22	60	PB8 PINCM25 0x40428060	PB8	1	IO	SDIO (標準)
									UC1_CTS	2	I	
									UC3_PICO_TX	3	IO	
									COMP0_OUT	4	O	
									TIMA0_C0	5	IO	
					23	23	61	PB9 PINCM26 0x40428064	PB9	1	IO	SDIO (標準)
									UC1_RTS	2	O	
									UC3_SCK_RX	3	IO	
									TIMA0_C1	4	IO	
									TIMA0_C0N	5	O	
							62	PB10 PINCM27 0x40428068	PB10	1	IO	SDIO (標準)
									UC3_CS0_CTS	2	IO	
									UC2_CS1	3	O	
									COMP0_OUT	4	O	
									TIMG0_C0	5	IO	
									TIMG6_C0	6	IO	
									I2S0_WCLK	7	IO	
							63	PB11 PINCM28 0x4042806c	PB11	1	IO	SDIO (標準)
									UC3_POCI_RTS	2	IO	
									UC2_CS2	3	O	
									CLK_OUT	4	O	
									TIMG0_C1	5	IO	
									TIMG6_C1	6	IO	
									I2S0_BCLK	7	IO	
							64	PB12 PINCM29 0x40428070	PB12	1	IO	SDIO (標準)
									UC3_PICO_TX	2	IO	
									UC2_CS0	3	O	
									TIMA_FAL1	4	I	
									TIMA0_C1	5	IO	
									TIMA0_C2	6	IO	
									I2S0_AD0	7	IO	
							1	PB13 PINCM30 0x40428074	PB13	1	IO	SDIO (標準)
									UC3_SCK_RX	2	IO	
									UC3_CS0_CTS	3	IO	
									TIMA_FAL2	4	I	
									TIMA0_C1N	5	O	
									TIMA0_C3	6	IO	
									I2S0_AD1	7	IO	
					24	24	2	PB14 PINCM31 0x40428078	PB14	1	IO	SDIO (標準)
									UC2_CS3	2	O	
									UC3_POCI_RTS	3	IO	
									TIMA0_C2	4	IO	
									TIMA0_C0	5	IO	
									I2S0_MCLK	7	IO	
									A0_21	(非 IOMUX 1) 0	A	

Copyright © 2026 Texas Instruments Incorporated

表 6-2. ピン属性 (続き)

DGS20 ピン	RUY PIN	YCJ ピン	RGE ピン	RHB ピン	RGZ ピン	PT ピン	PM ピン	ピン名 /IOMUX REG/I OMUX ADDR	信号名	IOMUX PF	信号のタイプ	バッファのタイプ
					25	25	3	PB15 PINCM32 0x4042807c	PB15	1	IO	SDIO (標準)
									UC3_PICO_TX	2	IO	
									UC3_CS0_CTS	3	IO	
									TIMG7_C0	4	IO	
									A0_20	(非 IOMUX 1) 0	A	
					26	26	4	PB16 PINCM33 0x40428080	PB16	1	IO	SDIO (標準)
									UC3_SCK_RX	2	IO	
									UC3_POCI_RTS	3	IO	
									TIMG7_C1	4	IO	
									A0_19	(非 IOMUX 1) 0	A	
					36	36	14	PB17 PINCM43 0x404280a8	PB17	1	IO	SDIO (標準)
									UC0_SCL_RX	2	IO	
									UC2_PICO	3	O	
									TIMG0_C0	4	IO	
									TIMA0_C2	5	IO	
									A0_11	(非 IOMUX 1) 0	A	
					37	37	15	PB18 PINCM44 0x404280ac	PB18	1	IO	SDIO (標準)
									UC0_SDA_TX	2	IO	
									UC2_SCK	3	IO	
									TIMG0_C1	4	IO	
									TIMA0_C2N	5	O	
									A0_10	(非 IOMUX 1) 0	A	
					38	38	16	PB19 PINCM45 0x404280b0	PB19	1	IO	SDIO (標準)
									UC0_CTS	2	I	
									UC2_POCI	3	I	
									TIMG7_C1	4	IO	
									COMP0_OUT	5	O	
									A0_9	(非 IOMUX 1) 0	A	
					41	41	19	PB20 PINCM48 0x404280bc	PB20	1	IO	SDIO (標準)
									UC0_SDA_TX	2	IO	
									UC3_CS0_CTS	3	IO	
									UC2_CS2	4	O	
									TIMA0_C2	5	IO	
									TIMA_FAL1	6	I	
									TIMA0_C1	7	IO	
									A0_6	(非 IOMUX 1) 0	A	
		F4					20	PB21 PINCM49 0x404280c0	PB21	1	IO	SDIO (標準)
									UC0_SCL_RX	2	IO	
									UC3_POCI_RTS	3	IO	
									UC1_SDA_TX	4	IO	
									A0_25	(非 IOMUX 1) 0	A	
									COMP0_IN0+	(非 IOMUX 2) 0	A	

Copyright © 2026 Texas Instruments Incorporated

表 6-2. ピン属性 (続き)

DGS20 ピン	RUY PIN	YCJ ピン	RGE ピン	RHB ピン	RGZ ピン	PT ピン	PM ピン	ピン名 /IOMUX REG/I OMUX ADDR	信号名	IOMUX PF	信号のタイプ	バッファのタイプ
		G3					21	PB22 PINCM50 0x404280c4	PB22	1	IO	SDIO (標準)
									UC0_SDA_TX	2	IO	
									UC3_PICO_TX	3	IO	
									UC1_SCL_RX	4	IO	
									A0_24	(非 IOMUX 1) 0	A	
									COMP0_IN0-	(非 IOMUX 2) 0	A	
							22	PB23 PINCM51 0x404280c8	PB23	1	IO	SDIO (標準)
									UC1_CTS	2	I	
									UC3_SCK_RX	3	IO	
									TIMA_FAL0	4	I	
									COMP0_OUT	5	O	
									A0_22	(非 IOMUX 1) 0	A	
	22				42	42	23	PB24 PINCM52 0x404280cc	PB24	1	IO	SDIO (標準)
									UC2_CS3	2	O	
									UC2_CS1	3	O	
									UC3_POCI_RTS	4	IO	
									TIMA0_C3	5	IO	
									TIMA0_C1N	6	O	
									A0_5	(非 IOMUX 1) 0	A	
							27	PB25 PINCM56 0x404280dc	PB25	1	IO	SDIO (標準)
									UC0_CTS	2	I	
									UC2_CS0	3	O	
									TIMA_FAL0	4	I	
									TIMA_FAL1	5	I	
									TIMA_FAL2	6	I	
									COMP0_OUT	7	O	
									FCC_IN	8	I	
									A0_4	(非 IOMUX 1) 0	A	
							28	PB26 PINCM57 0x404280e0	PB26	1	IO	SDIO (標準)
									UC0_RTS	2	O	
									UC2_CS1	3	O	
									TIMA0_C0	4	IO	
									TIMA0_C3	5	IO	
									TIMG6_C0	6	IO	
									COMP0_OUT	7	O	
									FCC_IN	8	I	
									A0_23	(非 IOMUX 1) 0	A	
3	27	G1	23	32	48	48	32	VCORE	VCORE	(非 IOMUX 1) 0	PWR	PWR
5	3	E1	3	4	6	6	40	VDD	VDD	(非 IOMUX 1) 0	PWR	PWR
6	4	D1	4	5	7	7	41	VSS	VSS	(非 IOMUX 1) 0	PWR	PWR
20	24	G2	20	29	45	45	29	VUSB33	VUSB33	(非 IOMUX 1) 0	PWR	PWR

6.3 信号の説明

多くの MSPM0 信号は、複数のデバイスピンで利用可能になります。次に列ヘッダーについて説明します。

1. **信号名**:指定されたピンのいずれかに接続できる信号の名前。
2. **ピンの種類**:信号の方向と信号のタイプ:

Copyright © 2026 Texas Instruments Incorporated

- I = 入力
- O = 出力
- IO = 入力、出力、または同時に入力と出力
- ID = 入力、オープンドレイン動作付き
- OD = 出力、オープンドレイン動作付き
- IOD = 入力、出力、または同時に入力と出力、オープンドレイン動作き
- A = アナログ
- PWR = 電源機能

3. **説明**: 信号の説明。
4. **ピン**: 関連するピン番号。

ピン多重化方式に関する追加情報については、『』の「IOMUX」の章を参照してください。*MSPM0 G シリーズ 80MHz マイコン テクニカル リファレンス マニュアル*。

注

IOMUX は、IOMUX による 1 つのデジタル機能をピンに同時に接続することのみをサポートしています。ただし、IOMUX 非管理信号 (アナログ入力、WAKE 入力など) は、このピンにおいて IOMUX 管理デジタル機能が有効化されると同時に、このピンで有効化できます。この場合、各ピンでイネーブルされる機能間に競合がないことを設計者が確認する必要があります。

表 6-3. A/D コンバータ (ADC) 信号の説明

信号名	ピンの種類	説明	DGS20 ピン	RUY PIN	YCJ ピン	RGE ピン	RHB ピン	RGZ ピン	PT ピン	PM ピン
A0_0	A	ADC0 アナログ入力チャンネル 0	17	19	E4	16	24	35	35	13
A0_1	A	ADC0 アナログ入力チャンネル 1	16	18	D4	15	23	34	34	12
A0_2	A	ADC0 アナログ入力チャンネル 2								26
A0_3	A	ADC0 アナログ入力チャンネル 3					28	44	44	25
A0_4	A	ADC0 アナログ入力チャンネル 4								27
A0_5	A	ADC0 アナログ入力チャンネル 5		22				42	42	23
A0_6	A	ADC0 アナログ入力チャンネル 6						41	41	19
A0_7	A	ADC0 アナログ入力チャンネル 7	18	21	D3	18	26	40	40	18
A0_8	A	ADC0 アナログ入力チャンネル 8		20	E3	17	25	39	39	17
A0_9	A	ADC0 アナログ入力チャンネル 9						38	38	16
A0_10	A	ADC0 アナログ入力チャンネル 10						37	37	15
A0_11	A	ADC0 アナログ入力チャンネル 11						36	36	14
A0_12	A	ADC0 アナログ入力チャンネル 12	15	17	C4	14	22	33	33	11
A0_13	A	ADC0 アナログ入力チャンネル 13	14	16	C3	13	21	32	32	10
A0_14	A	ADC0 アナログ入力チャンネル 14		15	C2	12	20	31	31	9
A0_15	A	ADC0 アナログ入力チャンネル 15		14		11	19	30	30	8
A0_16	A	ADC0 アナログ入力チャンネル 16		13	B4		18	29	29	7
A0_17	A	ADC0 アナログ入力チャンネル 17					17	28	28	6
A0_18	A	ADC0 アナログ入力チャンネル 18	13				16	27	27	5
A0_19	A	ADC0 アナログ入力チャンネル 19						26	26	4
A0_20	A	ADC0 アナログ入力チャンネル 20						25	25	3
A0_21	A	ADC0 アナログ入力チャンネル 21						24	24	2
A0_22	A	ADC0 アナログ入力チャンネル 22								22
A0_23	A	ADC0 アナログ入力チャンネル 23								28

Copyright © 2026 Texas Instruments Incorporated

表 6-3. A/D コンバータ (ADC) 信号の説明 (続き)

信号名	ピンの種類	説明	DGS20 ピン	RUY PIN	YCJ ピン	RGE ピン	RHB ピン	RGZ ピン	PT ピン	PM ピン
A0_24	A	ADC0 アナログ入力チャンネル 24			G3					21
A0_25	A	ADC0 アナログ入力チャンネル 25			F4					20

表 6-4. ブートストラップ ローダ (BSL) 信号の説明

信号名	ピンの種類	説明	DGS20 ピン	RUY ピン	YCJ ピン	RGE ピン	RHB ピン	RGZ ピン	PT ピン	PM ピン
BSLRX	I	BSL UART 受信信号 (RXD)	12	12	A4	10	15	19	19	57
BSLSCL	IOD	BSL I2C クロック信号 (SCL)		1	D2	1	2	2	2	34
BSLSDA	IOD	BSL I2C データ信号 (SDA)		28	E2	24	1	1	1	33
BSLTX	O	BSL UART の送信信号 (TXD)	11	11	A3	9	14	18	18	56
BSLUSB_DM	IO	BSL USB デバイス ファームウェア更新 (DFU) 負の信号 (USB_DM)	1	25	F3	21	30	46	46	30
BSLUSB_DP	IO	BSL USB デバイス ファームウェア更新 (DFU) 正の信号 (USB_DP)	2	26	F2	22	31	47	47	31
BSL_invoke	I	BSL 起動信号 (BSL がイネーブルの場合、BSL エントリの間は BOOTRST 中は High、BSL エントリを防止するために BOOTRST 中は Low になっている必要があります)	15	17	C4	14	22	33	33	11

表 6-5. クロック モジュール (CKM) 信号の説明

信号名	ピンの種類	説明	DGS20 ピン	RUY PIN	YCJ ピン	RGE ピン	RHB ピン	RGZ ピン	PT ピン	PM ピン
CLK_OUT	O	PMCU の CLK_OUT デジタル クロック出力	10、11、18、2	10、11、13、21、26	A2、A3、B4、D3、F2	18、22、8、9	11、13、14、18、26、31	13、17、18、29、40、47、5	13、17、18、29、40、47、5	18、31、39、49、55、56、63、7
FCC_IN	I	周波数クロック カウンタ (FCC) 入力信号	1、13、8	15、25、28、8	B2、C2、E2、F3	12、21、24	1、11、16、20、30、9	1、11、13、27、31、46	1、11、13、27、31、46	27、28、30、33、45、49、5、9
HFCLK_IN	I	高周波数デジタル クロック入力信号	9	9	B3		10、12	12、14、16	12、14、16	46、50、54
HFXIN	A	高周波数水晶発振器 (HFXT) 信号	8	8	B2		9	11	11	45
HFXOUT	A	高周波数水晶発振器 (HFXT) 信号	9	9	B3		10	12	12	46
LFCLK_IN	I	低周波数デジタル クロック入力信号		7	A1	7	8	10	10	44
LFXIN	A	低周波数水晶発振器 (LFXT) 信号		6	B1	6	7	9	9	43
LFXOUT	A	低周波数水晶発振器 (LFXT) 信号		7	A1	7	8	10	10	44
ROSC	A	SYSOSC 周波数補正ループ (FCL) 外部抵抗信号	7	5	C1	5	6	8	8	42

Copyright © 2026 Texas Instruments Incorporated

表 6-6. コンパレータ (COMP) 信号の説明

信号名	ピンの種類	説明	DGS20 ピン	RUY ピン	YCJ ピン	RGE ピン	RHB ピン	RGZ ピン	PT ピン	PM ピン
COMP0_OUT	O	COMP0 デジタル出力信号	12、13、2	12、14、15、20、26、6	A4、B1、C2、E3、F2	10、11、12、17、22、6	11、15、16、19、20、25、31、7	13、19、22、27、30、31、38、39、47、9	13、19、22、27、30、31、38、39、47、9	16、17、22、26、27、28、31、43、49、5、57、60、62、8、9
COMP0_DAC8	O	COMP0 リファレンス DAC 出力	12	12	A4	10	15	19	19	57
COMP0_IN0+	A	COMP0 非反転入力チャンネル 0			F4					20
COMP0_IN0-	A	COMP0 反転入力チャンネル 0			G3					21
COMP0_IN1+	A	COMP0 非反転入力チャンネル 1	15	17	C4	14	22	33	33	11
COMP0_IN1-	A	COMP0 反転入力チャンネル 1	14	16	C3	13	21	32	32	10
COMP0_IN2+	A	COMP0 非反転入力チャンネル 2		13	B4		18	29	29	7
COMP0_IN2-	A	COMP0 反転入力チャンネル 2					17	28	28	6
COMP0_IN3+	A	COMP0 非反転入力チャンネル 3		14		11	19	30	30	8

表 6-7. デジタル オーディオ インターフェイス (I2S) 信号の説明

信号名	ピンの種類	説明	DGS20 ピン	RUY ピン	YCJ ピン	RGE ピン	RHB ピン	RGZ ピン	PT ピン	PM ピン
I2S0_BCLK	IO	デジタル オーディオ インターフェイス (I2S0) ビット クロック信号	10、13、18	10、21	A2、D3	18、8	13、16、26	17、27、40	17、27、40	18、5、55、63
I2S0_MCLK	IO	デジタル オーディオ インターフェイス (I2S0) 補助出力信号	15	15、17	C2、C4	12、14	20、22	24、31、33	24、31、33	11、2、9
I2S0_WCLK	IO	デジタル オーディオ インターフェイス (I2S0) ワード クロック信号	14、19	14、16、23	C3、G4	11、13、19	12、19、21、27	16、30、32、43	16、30、32、43	10、24、54、62、8
I2S0_AD0	IO	デジタル オーディオ インターフェイス (I2S0) オーディオ データ 0 信号	11、16	11、18、20	A3、D4、E3	15、17、9	14、17、23、25	18、28、34、39	18、28、34、39	12、17、56、6、64
I2S0_AD1	IO	デジタル オーディオ インターフェイス (I2S0) オーディオ データ 0 信号	12、17	12、13、19	A4、B4、E4	10、16	15、18、24、28	19、29、35、44	19、29、35、44	1、13、25、57、7

表 6-8. 汎用入出力モジュール信号の説明

信号名	ピンの種類	説明	DGS20 ピン	RUY PIN	YCJ ピン	RGE ピン	RHB ピン	RGZ ピン	PT ピン	PM ピン
PA0	IO	GPIO ポート A 入出力 0		28	E2	24	1	1	1	33
PA1	IO	GPIO ポート A 入出力 1		1	D2	1	2	2	2	34
PA2	IO	GPIO ポート A 入出力 2	7	5	C1	5	6	8	8	42
PA3	IO	GPIO ポート A 入出力 3		6	B1	6	7	9	9	43
PA4	IO	GPIO ポート A 入出力 4		7	A1	7	8	10	10	44

Copyright © 2026 Texas Instruments Incorporated

表 6-8. 汎用入出力モジュール信号の説明 (続き)

信号名	ピンの種類	説明	DGS20 ピン	RUY PIN	YCJ ピン	RGE ピン	RHB ピン	RGZ ピン	PT ピン	PM ピン
PA5	IO	GPIO ポート A 入出力 5	8	8	B2		9	11	11	45
PA6	IO	GPIO ポート A 入出力 6	9	9	B3		10	12	12	46
PA7	IO	GPIO ポート A 入出力 7					11	13	13	49
PA8	IO	GPIO ポート A 入出力 8					12	16	16	54
PA9	IO	GPIO ポート A 入出力 9	10	10	A2	8	13	17	17	55
PA10	IO	GPIO ポート A 入出力 10	11	11	A3	9	14	18	18	56
PA11	IO	GPIO ポート A 入出力 11	12	12	A4	10	15	19	19	57
PA12	IO	GPIO ポート A 入出力 12	13				16	27	27	5
PA13	IO	GPIO ポート A 入出力 13					17	28	28	6
PA14	IO	GPIO ポート A 入出力 14		13	B4		18	29	29	7
PA15	IO	GPIO ポート A 入出力 15		14		11	19	30	30	8
PA16	IO	GPIO ポート A 入出力 16		15	C2	12	20	31	31	9
PA17	IO	GPIO ポート A 入出力 17	14	16	C3	13	21	32	32	10
PA18	IO	GPIO ポート A 入出力 18	15	17	C4	14	22	33	33	11
PA19	IO	GPIO ポート A 入出力 19	16	18	D4	15	23	34	34	12
PA20	IO	GPIO ポート A 入出力 20	17	19	E4	16	24	35	35	13
PA21	IO	GPIO ポート A 入出力 21		20	E3	17	25	39	39	17
PA22	IO	GPIO ポート A 入出力 22	18	21	D3	18	26	40	40	18
PA23	IO	GPIO ポート A 入出力 23	19	23	G4	19	27	43	43	24
PA24	IO	GPIO ポート A 入出力 24					28	44	44	25
PA25	IO	GPIO ポート A 入出力 25								26
PA26	IO	GPIO ポート A 入出力 26	1	25	F3	21	30	46	46	30
PA27	IO	GPIO ポート A 入出力 27	2	26	F2	22	31	47	47	31
PA28	IO	GPIO ポート A 入出力 28						3	3	35
PA29	IO	GPIO ポート A 入出力 29								36
PA30	IO	GPIO ポート A 入出力 30								37
PA31	IO	GPIO ポート A 入出力 31						5	5	39
PB0	IO	GPIO ポート B 入出力 0								47
PB1	IO	GPIO ポート B 入出力 1								48
PB2	IO	GPIO ポート B 入出力 2						14	14	50
PB3	IO	GPIO ポート B 入出力 3						15	15	51
PB4	IO	GPIO ポート B 入出力 4								52
PB5	IO	GPIO ポート B 入出力 5								53
PB6	IO	GPIO ポート B 入出力 6						20	20	58
PB7	IO	GPIO ポート B 入出力 7						21	21	59
PB8	IO	GPIO ポート B 入出力 8						22	22	60
PB9	IO	GPIO ポート B 入出力 9						23	23	61
PB10	IO	GPIO ポート B 入出力 10								62
PB11	IO	GPIO ポート B 入出力 11								63
PB12	IO	GPIO ポート B 入出力 12								64
PB13	IO	GPIO ポート B 入出力 13								1
PB14	IO	GPIO ポート B 入出力 14						24	24	2

Copyright © 2026 Texas Instruments Incorporated

表 6-8. 汎用入出力モジュール信号の説明 (続き)

信号名	ピンの種類	説明	DGS20 ピン	RUY PIN	YCJ ピン	RGE ピン	RHB ピン	RGZ ピン	PT ピン	PM ピン
PB15	IO	GPIO ポート B 入出力 15						25	25	3
PB16	IO	GPIO ポート B 入出力 16						26	26	4
PB17	IO	GPIO ポート B 入出力 17						36	36	14
PB18	IO	GPIO ポート B 入出力 18						37	37	15
PB19	IO	GPIO ポート B 入出力 19						38	38	16
PB20	IO	GPIO ポート B 入出力 20						41	41	19
PB21	IO	GPIO ポート B 入出力 21			F4					20
PB22	IO	GPIO ポート B 入出力 22			G3					21
PB23	IO	GPIO ポート B 入出力 23								22
PB24	IO	GPIO ポート B 入出力 24		22				42	42	23
PB25	IO	GPIO ポート B 入出力 25								27
PB26	IO	GPIO ポート B 入出力 26								28

表 6-9. IOMUX 信号の説明

信号名	ピンの種類	説明	DGS20 ピン	RUY ピン	YCJ ピン	RGE ピン	RHB ピン	RGZ ピン	PT ピン	PM ピン
WAKE	I	本デバイスをシャットダウン モードからウェークアップする入力信号	11、12、14、15、4	1、11、12、16、17、2、28	A3、A4、C3、C4、D2、E2、F1	1、10、13、14、2、24、9	1、14、15、2、21、22、3	1、18、19、2、3、32、33、4、5	1、18、19、2、3、32、33、4、5	10、11、33、34、35、38、39、56、57

表 6-10. パワー マネージメント ユニット (PMU) 信号の説明

信号名	ピンの種類	説明	DGS20 ピン	RUY ピン	YCJ ピン	RGE ピン	RHB ピン	RGZ ピン	PT ピン	PM ピン
VCORE	PWR	VCORE コンデンサの接続	3	27	G1	23	32	48	48	32
VDD	PWR	VDD 電源	5	3	E1	3	4	6	6	40
VSS	PWR	VSS (グランド)	6	4	D1	4	5	7	7	41

表 6-11. リアルタイム クロック (RTC) 信号の説明

信号名	ピンの種類	説明	DGS20 ピン	RUY ピン	YCJ ピン	RGE ピン	RHB ピン	RGZ ピン	PT ピン	PM ピン
RTC_OUT	O	リアルタイム クロックの出力信号	10、2	10、26	A2、F2	22、8	13、17、31	17、28、47	17、28、47	31、55、6

表 6-12. シリアル ワイヤ デバッグ (SWD) 信号の説明

信号名	ピンの種類	説明	DGS20 ピン	RUY PIN	YCJ ピン	RGE ピン	RHB ピン	RGZ ピン	PT ピン	PM ピン
SWCLK	I	シリアル ワイヤ デバッグ インターフェイス クロック入力信号	17	19	E4	16	24	35	35	13
SWDIO	IO	シリアル ワイヤ デバッグ インターフェイス データ入力 / 出力信号	16	18	D4	15	23	34	34	12

Copyright © 2026 Texas Instruments Incorporated

表 6-13. システム コントローラ (SYSCTL) 信号の説明

信号名	ピンの種類	説明	DGS20 ピン	RUY PIN	YCJ ピン	RGE ピン	RHB ピン	RGZ ピン	PT ピン	PM ピン
NRST	I	アクティブ LOW のリセット信号 (ロジックを high にする必要があります。そうしないと、デバイスを起動できません)	4	2	F1	2	3	4	4	38

表 6-14. タイマ (TIMx) 信号の説明

信号名	ピンの種類	説明	DGS20 ピン	RUY ピン	YCJ ピン	RGE ピン	RHB ピン	RGZ ピン	PT ピン	PM ピン
TIMA0_C0	IO	TIMA0 キャプチャ / 比較 0 信号	7	20、28、5	C1、E2、E3	17、24、5	1、12、25、6	1、15、16、22、24、39、8	1、15、16、22、24、39、8	17、2、28、33、42、51、54、60
TIMA0_C1	IO	TIMA0 キャプチャ / 比較 1 信号	10、18	1、10、21、6	A2、B1、D2、D3	1、18、6、8	11、13、2、26、7	13、17、2、23、3、40、41、9	13、17、2、23、3、40、41、9	18、19、34、35、43、49、52、55、61、64
TIMA0_C2	IO	TIMA0 キャプチャ / 比較 2 信号	11、16	11、14、18、6	A3、B1、D4	11、15、6、9	11、14、19、23、7	13、18、24、30、34、36、41、9	13、18、24、30、34、36、41、9	12、14、19、2、43、47、49、52、56、64、8
TIMA0_C3	IO	TIMA0 キャプチャ / 比較 3 信号	13、14、19	16、22、23、7	A1、C3、G4	13、19、7	16、21、27、8	10、14、27、3、32、42、43	10、14、27、3、32、42、43	1、10、23、24、26、28、35、44、5、50
TIMA0_C0N	O	TIMA0 キャプチャ / 比較 0 相補出力	10、18	10、21	A2、D3	18、8	13、26	17、23、40	17、23、40	18、55、61
TIMA0_C1N	O	TIMA0 キャプチャ / 比較 1 相補出力		22、7	A1	7	8	10、42	10、42	1、23、26、44、53
TIMA0_C2N	O	TIMA0 キャプチャ / 比較 2 相補出力	12、17、7、9	12、15、19、5、9	A4、B3、C1、C2、E4	10、12、16、5	10、15、20、24、6	12、19、31、35、37、8	12、19、31、35、37、8	13、15、42、46、48、53、57、9

Copyright © 2026 Texas Instruments Incorporated

表 6-14. タイマ (TIMx) 信号の説明 (続き)

信号名	ピンの種類	説明	DGS20 ピン	RUY ピン	YCJ ピン	RGE ピン	RHB ピン	RGZ ピン	PT ピン	PM ピン
TIMA0_C3N	O	TIMA0 キャプチャ / 比較 3 相補出力	15、7	17、5	C1、C4	14、5	17、22、28、6	15、28、33、44、5、8	15、28、33、44、5、8	11、25、39、42、51、6
TIMA_FAL0	I	タイマ フォルト入力 0	1、12、7、9	12、25、5、9	A4、B3、C1、F3	10、21、5	10、12、15、30、6	12、16、19、3、46、8	12、16、19、3、46、8	22、27、30、35、42、46、54、57
TIMA_FAL1	I	タイマ フォルト入力 1	11、7、8	11、28、5、8	A3、B2、C1、E2	24、5、9	1、14、6、9	1、11、18、41、8	1、11、18、41、8	19、27、33、42、45、56、64
TIMA_FAL2	I	タイマ フォルト入力 2	15、2	1、17、26	C4、D2、F2	1、14、22	12、2、22、31	16、2、20、33、47	16、2、20、33、47	1、11、27、31、34、54、58
TIMG0_C0	IO	TIMG0 キャプチャ / 比較 0 信号	11、13、16、19、8	11、18、23、28、8	A3、B2、D4、E2、G4	15、19、24、9	1、14、16、23、27、9	1、11、18、27、34、36、43	1、11、18、27、34、36、43	12、14、24、33、45、47、5、52、56、62
TIMG0_C1	IO	TIMG0 キャプチャ / 比較 1 信号	12、17、9	1、12、19、9	A4、B3、D2、E4	1、10、16	10、15、17、2、24、28	12、19、2、28、35、37、44	12、19、2、28、35、37、44	13、15、25、34、46、48、53、57、6、63
TIMG6_C0	IO	TIMG6 キャプチャ / 比較 0 信号	8	13、20、8	B2、B4、E3	17	18、25、9	11、14、20、29、39	11、14、20、29、39	17、28、36、45、50、58、62、7
TIMG6_C1	IO	TIMG6 キャプチャ / 比較 1 信号	18、9	21、9	B3、D3	18	10、26	12、15、21、40	12、15、21、40	18、37、46、51、59、63

表 6-14. タイマ (TIMx) 信号の説明 (続き)

信号名	ピンの種類	説明	DGS20 ピン	RUY ピン	YCJ ピン	RGE ピン	RHB ピン	RGZ ピン	PT ピン	PM ピン
TIMG7_C0	IO	TIMG7 キャプチャ / 比較 0 信号	1、14、19	13、16、23、25、6	B1、B4、C3、F3、G4	13、19、21、6	18、21、27、30、7	25、29、3、32、43、46、9	25、29、3、32、43、46、9	10、24、3、30、35、43、7
TIMG7_C1	IO	TIMG7 キャプチャ / 比較 1 信号	15、2、7	17、26、5、7	A1、C1、C4、F2	14、22、5、7	11、22、28、31、6、8	10、13、26、33、38、44、47、5、8	10、13、26、33、38、44、47、5、8	11、16、25、31、39、4、42、44、49

表 6-15. Unified Communication Module (Unicomm) 信号の説明

信号名	ピンの種類	説明	DGS20 ピン	RUY PIN	YCJ ピン	RGE ピン	RHB ピン	RGZ ピン	PT ピン	PM ピン
UC0_CTS	I	ユニファイド コミュニケーション モジュール UC0:UART CTS 信号	10、8	10、13、15、8	A2、B2、B4、C2	12、8	13、18、20、9	11、17、29、31、38	11、17、29、31、38	16、27、36、45、55、7、9
UC0_RTS	O	ユニファイド コミュニケーション モジュール UC0:UART RTS 信号	13、9	14、9	B3	11	10、12、16、19	12、16、27、30	12、16、27、30	28、37、46、5、54、8
UC0_SCL_RX	IO	ユニファイド コミュニケーション モジュール UC0:I2C SCL または UART RX 信号	10、12、2	1、10、12、26	A2、A4、D2、F2、F4	1、10、22、8	13、15、2、31	17、19、2、36、47、5	17、19、2、36、47、5	14、20、31、34、39、47、48、55、57
UC0_SDA_TX	IO	ユニファイド コミュニケーション モジュール UC0:I2C SDA または UART TX 信号	1、11	11、25、28	A3、E2、F3、G3	21、24、9	1、12、14、30	1、16、18、3、37、41、46	1、16、18、3、37、41、46	15、19、21、30、33、35、47、48、54、56
UC1_CTS	I	ユニファイド コミュニケーション モジュール UC1:UART CTS 信号	13	15、20、6	B1、C2、E3	12、17、6	16、20、25、7	14、22、27、31、39、9	14、22、27、31、39、9	17、22、36、43、5、50、60、9
UC1_RTS	O	ユニファイド コミュニケーション モジュール UC1:UART RTS 信号	18、7	14、21、5	C1、D3	11、18、5	17、19、26、6	15、23、28、30、40、8	15、23、28、30、40、8	18、37、42、51、6、61、8

Copyright © 2026 Texas Instruments Incorporated

表 6-15. Unified Communication Module (Unicomm) 信号の説明 (続き)

信号名	ピンの種類	説明	DGS20 ピン	RUY PIN	YCJ ピン	RGE ピン	RHB ピン	RGZ ピン	PT ピン	PM ピン
UC1_SCL_RX	IO	ユニファイド コミュニケーション モジュール UC1:I2C SCL または UART RX 信号	1、10、12、14、15、17、9	1、10、12、14、16、17、19、25、7、9	A1、A2、A4、B3、C3、C4、D2、E4、F3、G3	1、10、11、13、14、16、21、7、8	10、13、15、19、2、21、22、24、30、8	10、12、14、17、19、2、21、30、32、33、35、46、5	10、12、14、17、19、2、21、30、32、33、35、46、5	10、11、13、21、30、34、36、39、44、46、50、53、55、57、59、8
UC1_SDA_TX	IO	ユニファイド コミュニケーション モジュール UC1:I2C SDA または UART TX 信号	11、14、15、16、2、8	11、15、16、17、18、26、28、6、8	A3、B1、B2、C2、C3、C4、D4、E2、F2、F4	12、13、14、15、22、24、6、9	1、12、14、20、21、22、23、31、7、9	1、11、15、16、18、20、3、31、32、33、34、47、9	1、11、15、16、18、20、3、31、32、33、34、47、9	10、11、12、20、31、33、35、37、43、45、51、52、54、56、58、9
UC2_PICO	O	ユニファイド コミュニケーション モジュール UC2:SPI PICO 信号	10、8	10、13、8	A2、B2、B4	8	13、18、9	11、14、17、29、36	11、14、17、29、36	14、45、50、55、7
UC2_POCI	I	ユニファイド コミュニケーション モジュール UC2:SPI POCI 信号	11	11、7	A1、A3	7、9	11、14、17、8	10、13、18、28、38	10、13、18、28、38	16、44、49、56、6
UC2_SCK	IO	ユニファイド コミュニケーション モジュール UC2:SPI SCK 信号	12、13、9	12、9	A4、B3	10	10、15、16	12、15、19、27、37	12、15、19、27、37	15、46、5、51、57
UC3_PICO_TX	IO	ユニファイド コミュニケーション モジュール UC3:SPI PICO または UART TX 信号	1、11、15、19、9	11、13、17、20、23、25、9	A3、B3、B4、C4、E3、F3、G3、G4	14、17、19、21、9	10、14、18、22、25、27、30	12、14、18、22、25、29、33、39、43、46	12、14、18、22、25、29、33、39、43、46	11、17、21、24、26、3、30、46、50、56、60、64、7

表 6-15. Unified Communication Module (Unicomm) 信号の説明 (続き)

信号名	ピンの種類	説明	DGS20 ピン	RUY PIN	YCJ ピン	RGE ピン	RHB ピン	RGZ ピン	PT ピン	PM ピン
UC3_POCI_RTS	IO	ユニファイド コミュニケーション モジュール UC3:SPI POCI または UART RTS 信号	12、16、8	12、15、18、22、8	A4、B2、C2、D4、F4	10、12、15	15、17、20、23、28、9	11、19、21、24、26、28、31、34、42、44	11、19、21、24、26、28、31、34、42、44	12、2、20、23、25、4、45、53、57、59、6、63、9
UC3_SCK_RX	IO	ユニファイド コミュニケーション モジュール UC3:SPI SCK または UART RX 信号	10、14、17、18、2	10、16、19、21、26	A2、C3、D3、E4、F2	13、16、18、22、8	13、17、21、24、26、28、31	15、17、23、26、28、32、35、40、44、47	15、17、23、26、28、32、35、40、44、47	1、10、13、18、22、25、26、31、4、51、55、6、61
UC2_CS0	O	ユニファイド コミュニケーション モジュール UC2:SPI CS0 信号	13、15	17、7	A1、C4	14、7	12、16、22、8	10、16、27、33	10、16、27、33	11、27、44、5、54、64
UC2_CS1	O	ユニファイド コミュニケーション モジュール UC2:SPI CS1 信号	14、7	16、22、5、6	B1、C1、C3	13、5、6	21、6、7	20、32、42、8、9	20、32、42、8、9	10、23、28、42、43、58、62
UC2_CS2	O	ユニファイド コミュニケーション モジュール UC2:SPI CS2 信号	18	21	D3	18	11、26、28	13、21、40、41、44	13、21、40、41、44	18、19、25、37、48、49、59、63
UC2_CS3	O	ユニファイド コミュニケーション モジュール UC2:SPI CS3 信号	19	1、14、20、22、23、6	B1、D2、E3、G4	1、11、17、19、6	12、17、19、2、25、27、7	16、2、24、28、30、39、42、43、5、9	16、2、24、28、30、39、42、43、5、9	17、2、23、24、26、34、36、39、43、47、54、6、8
UC3_CS0_CTS	IO	ユニファイド コミュニケーション モジュール UC3:SPI CS0 または UART CTS 信号	13、17、19、7	19、23、5	C1、E4、G4	16、19、5	16、17、24、27、6	20、25、27、28、35、41、43、8	20、25、27、28、35、41、43、8	1、13、19、24、3、42、5、52、58、6、62

Copyright © 2026 Texas Instruments Incorporated

表 6-16. ユニバーサル シリアル バス (USB) の信号の説明

信号名	ピンの種類	説明	DGS20 ピン	RUY ピン	YCJ ピン	RGE ピン	RHB ピン	RGZ ピン	PT ピン	PM ピン
USB_DM	IO	USB データの負の信号	1	25	F3	21	30	46	46	30
USB_DP	IO	USB データの正の信号	2	26	F2	22	31	47	47	31
VUSB33	PWR	USB 電源信号	20	24	G2	20	29	45	45	29

表 6-17. 電圧リファレンス信号の説明

信号名	ピンの種類	説明	DGS20 ピン	RUY ピン	YCJ ピン	RGE ピン	RHB ピン	RGZ ピン	PT ピン	PM ピン
VREF+	A	電圧リファレンスの正入力	19	23	G4	19	27	43	43	24
VREF-	A	電圧リファレンスの負入力		20	E3	17	25	39	39	17

Copyright © 2026 Texas Instruments Incorporated

6.4 未使用ピンの接続

表 6-18 に、未使用ピンの正しい終端を示します。

表 6-18. 未使用ピンの接続

ピン (1)	電位	備考
PAx、PBx	オープン	対応するピン機能を GPIO (PINCMx.PF = 0x1) に設定し、未使用ピンを内部プルアップ / プルダウン抵抗で Low または入力を出力するように構成します。
NRST	VCC	NRST はアクティブ Low のリセット信号です。VCC に High にプルアップする必要があります。そうしなければ、デバイスは起動しません。詳細については、セクション 9.1 を参照してください。

(1) 汎用 I/O と共有されている機能を持つすべての未使用ピンについては、「PAx および PBx」未使用ピンの接続ガイドラインに従う必要があります。

Copyright © 2026 Texas Instruments Incorporated

7 仕様

7.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り)(1)

			最小値	最大値	単位
VDD	電源電圧	VDD ピンで	-0.3	4.1	V
VUSB33	電源電圧	VUSB33 ピンで	-0.3	4.6	V
V_I	入力電圧	すべての 5V 許容オープン ドレイン ピンに印加	-0.3	5.5	V
		任意の通常耐圧ピンに印加	-0.3	V_{DD} + 0.3 (最大 4.1)	V
		USB ピン (DP、DM) に印加	-0.3	4.6	V
I_{VDD} (3)	VDD ピンに流れ込む電流 (ソース)	-40°C ≤ T_j ≤ 130°C		80	mA
	VDD ピンに流れ込む電流 (ソース)	-40°C ≤ Tj ≤90 °C		100	mA
I_{VSS} (3)	VSS ピンから流れ出す電流 (シンク)	-40°C ≤ T_j ≤ 130°C		80	mA
	VSS ピンから流れ出す電流 (シンク)	-40°C ≤ Tj ≤90 °C		100	mA
I_{VUSB33}	VUSB33 ピンに流れ込む電流 (ソース)	-40°C ≤ T_j ≤ 130°C		50	mA
I_{IO}	SDIO ピンの電流	SDIO ピンによってシンクまたはソースされる電流、VDD >= 2.7V		6	mA
	HSIO ピンの電流	HSIO ピンによってシンクまたはソースされる電流、VDD >= 2.7V		6	mA
	HDIO ピンの電流	HDIO ピンによってシンクまたはソースされる電流		20	mA
	ODIO ピンの電流	ODIO ピンによってシンクされる電流		20	mA
	USBIO ピンの電流	USBIO ピンによってシンクまたはソースされる電流 (GPIO モードで)		4	mA
		USBIO ピンによってシンクまたはソースされる電流 (USB モードで)		25	mA
I_D	サポートされているダイオード電流	任意のデバイス ピンのダイオード電流 (オープン ドレイン IO を除く)	-2	2	mA
T_A	周囲温度	周囲温度	-40	125	°C
T_J	接合部温度	接合部温度	-40	130	°C
T_{stg}	保存温度(2)	保存温度(2)	-40	150	°C

(1) 「絶対最大定格」の範囲外の動作は、デバイスの永続的な損傷の原因となる可能性があります。「絶対最大定格」は、これらの条件において、または「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを意味するものではありません。「絶対最大定格」の範囲内であっても「推奨動作条件」の範囲外で使用した場合、本デバイスは完全に機能するとは限りません。またその結果、本デバイスの信頼性、機能、性能に影響を及ぼし、本デバイスの寿命を縮める可能性があります

(2) ボード製造時の半田付けでは、現在の JEDEC J-STD-020 仕様に従い、ピーク リフロー温度が梱包箱またはリール上のデバイス ラベルに記載されている分類を超えなければ、より高い温度になってもかまいません。

(3) VDD = 1.62V で動作するアプリケーションでは、デバイスの機能を確保するために、I_VDD/I_VSS <= 20mA が必要です

Copyright © 2026 Texas Instruments Incorporated

7.2 ESD 定格

			値	単位
$V_{(ESD)}$	静電放電	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 に準拠、すべてのピン (1)	±2000	V
		デバイス帯電モデル (CDM)、JEDEC 仕様 JESD22-C101 に準拠、すべてのピン (2)	±500	V

(1) JEDEC ドキュメント JEP155 には、500V HBM であれば標準的な ESD 管理プロセスにより安全な製造が可能であると記載されています。
(2) JEDEC ドキュメント JEP157 には、250V CDM であれば標準的な ESD 管理プロセスにより安全な製造が可能であると記載されています。

7.3 推奨動作条件

自由気流での動作温度範囲内 (特に記述のない限り)

		最小値	公称値	最大値	単位
VDD	電源電圧	1.62		3.6	V
VCORE	VCORE ピンの電圧 (2)		1.35		V
VUSB33	USB モードの USB DP/DM IO の電源電圧	3	3.3	3.6	V
	GPIO モードの USB DP/DM IO の電源電圧	1.62	3.3	3.6	V
C_{VDD}	VDD と VSS の間に配置されたコンデンサ (1)		10		µF
C_{VCORE}	VCORE と VSS の間に配置されたコンデンサ (1) (2)		470		nF
T_A	周囲温度	-40		125	°C
T_J	最大接合部温度			130	°C
$f_{MCLK (PD1 bus clock)}$	MCLK、CPUCLK 周波数、2 フラッシュ ウェイト状態 (3)			80	MHz
	MCLK、CPUCLK 周波数、1 フラッシュ ウェイト状態 (3)			48	
	MCLK、CPUCLK 周波数、0 フラッシュ ウェイト状態 (3)			24	
$f_{ULPCLK (PD0 bus clock)}$	ULPCLK 周波数			40	MHz

(1) C_{VDD} と C_{VCORE} は、それぞれ VDD/VSS 間と VCORE/VSS 間に、本デバイスのピンにできる限り近づけて接続します。 C_{VDD} と C_{VCORE} には、容量値の誤差が ±20% までの精度の低 ESR コンデンサを使う必要があります。
(2) VCORE ピンは、C_{VCORE} にのみ接続する必要があります。 電圧を供給したり、VCORE ピンに外部負荷を加えたりしないでください。
(3) ウェイト状態はシステム コントローラ (SYSCTL) によって自動的に管理されるため、MCLK が高速クロック ソース (HFCLK または SYSPLL からソースされる HSCLK) から供給される場合以外は、アプリケーション ソフトウェアで構成する必要はありません。

7.4 熱に関する情報

熱評価基準(1)		パッケージ	値	単位
$R_{θJA}$	接合部から周囲への熱抵抗	LQFP-64 (PM)	64.4	°C/W
$R_{θJC(top)}$	接合部からケース (上面) への熱抵抗		24.1	°C/W
$R_{θJB}$	接合部から基板への熱抵抗		41.2	°C/W
$Ψ_{JT}$	接合部から上面への特性パラメータ		1.5	°C/W
$Ψ_{JB}$	接合部から基板への特性パラメータ		40.8	°C/W
$R_{θJC(bot)}$	接合部からケース (底面) への熱抵抗		該当なし	°C/W
$R_{θJA}$	接合部から周囲への熱抵抗	LQFP-48 (PT)	73.2	°C/W
$R_{θJC(top)}$	接合部からケース (上面) への熱抵抗		29.3	°C/W
$R_{θJB}$	接合部から基板への熱抵抗		44.8	°C/W
$Ψ_{JT}$	接合部から上面への特性パラメータ		1.8	°C/W
$Ψ_{JB}$	接合部から基板への特性パラメータ		44.4	°C/W
$R_{θJC(bot)}$	接合部からケース (底面) への熱抵抗		該当なし	°C/W

Copyright © 2026 Texas Instruments Incorporated

熱評価基準(1)		パッケージ	値	単位
$R_{\theta JA}$	接合部から周囲への熱抵抗	VQFN-48 (RGZ)	29.3	°C/W
$R_{\theta JC(top)}$	接合部からケース (上面) への熱抵抗		20.3	°C/W
$R_{\theta JB}$	接合部から基板への熱抵抗		12.3	°C/W
Ψ_{JT}	接合部から上面への特性パラメータ		0.5	°C/W
Ψ_{JB}	接合部から基板への特性パラメータ		12.2	°C/W
$R_{\theta JC(bot)}$	接合部からケース (底面) への熱抵抗		4.4	°C/W
$R_{\theta JA}$	接合部から周囲への熱抵抗	VQFN-32 (RHB)	33.6	°C/W
$R_{\theta JC(top)}$	接合部からケース (上面) への熱抵抗		25.7	°C/W
$R_{\theta JB}$	接合部から基板への熱抵抗		13.9	°C/W
Ψ_{JT}	接合部から上面への特性パラメータ		0.5	°C/W
Ψ_{JB}	接合部から基板への特性パラメータ		13.9	°C/W
$R_{\theta JC(bot)}$	接合部からケース (底面) への熱抵抗		4.4	°C/W
$R_{\theta JA}$	接合部から周囲への熱抵抗	WQFN-28 (RUY)	42.6	°C/W
$R_{\theta JC(top)}$	接合部からケース (上面) への熱抵抗		29.1	°C/W
$R_{\theta JB}$	接合部から基板への熱抵抗		18.3	°C/W
Ψ_{JT}	接合部から上面への特性パラメータ		0.5	°C/W
Ψ_{JB}	接合部から基板への特性パラメータ		18.3	°C/W
$R_{\theta JC(bot)}$	接合部からケース (底面) への熱抵抗		4.8	°C/W
$R_{\theta JA}$	接合部から周囲への熱抵抗	DSBGA-28 (YCJ)	未定	°C/W
$R_{\theta JC(top)}$	接合部からケース (上面) への熱抵抗		未定	°C/W
$R_{\theta JB}$	接合部から基板への熱抵抗		未定	°C/W
Ψ_{JT}	接合部から上面への特性パラメータ		未定	°C/W
Ψ_{JB}	接合部から基板への特性パラメータ		未定	°C/W
$R_{\theta JC(bot)}$	接合部からケース (底面) への熱抵抗		該当なし	°C/W
$R_{\theta JA}$	接合部から周囲への熱抵抗	VQFN-24 (RGE)	42.3	°C/W
$R_{\theta JC(top)}$	接合部からケース (上面) への熱抵抗		34.1	°C/W
$R_{\theta JB}$	接合部から基板への熱抵抗		19	°C/W
Ψ_{JT}	接合部から上面への特性パラメータ		0.8	°C/W
Ψ_{JB}	接合部から基板への特性パラメータ		19.1	°C/W
$R_{\theta JC(bot)}$	接合部からケース (底面) への熱抵抗		5	°C/W
$R_{\theta JA}$	接合部から周囲への熱抵抗	VSSOP-20 (DGS20)	87.7	°C/W
$R_{\theta JC(top)}$	接合部からケース (上面) への熱抵抗		30	°C/W
$R_{\theta JB}$	接合部から基板への熱抵抗		44.8	°C/W
Ψ_{JT}	接合部から上面への特性パラメータ		0.9	°C/W
Ψ_{JB}	接合部から基板への特性パラメータ		44.4	°C/W
$R_{\theta JC(bot)}$	接合部からケース (底面) への熱抵抗		該当なし	°C/W

(1) 従来および最新の熱評価基準の詳細については、『半導体および IC パッケージの熱評価基準』アプリケーション レポートを参照してください。

Copyright © 2026 Texas Instruments Incorporated

7.5 電源電流特性

7.5.1 RUN / SLEEP モード

VDD = 3.3V。 すべての入力は、0V または VDD に接続されています。出力は、電流のソースまたはシンクを行いません。 すべてのペリフェラルはディセーブルです。

パラメータ		MCLK	-40°C		25°C		85°C		105°C		125°C		単位
			標準値	最大値	標準値	最大値	標準値	最大値	標準値	最大値	標準値	最大値	
RUN モード													
IDD_{RUN}	MCLK=SYSPLL、SYSPLLREF=SYSOSC、CoreMark、フラッシュから実行	80MHz	8.1		8.2		8.4		8.5		8.7		mA
		48MHz	5.1		5.3		5.4		5.6		5.8		
	MCLK=SYSOSC、CoreMark、フラッシュから実行	32MHz	3.9		4		4.1		4.2		4.5		
		4MHz	0.7		0.8		0.9		1		1.3		
	MCLK=SYSPLL、SYSPLLREF=SYSOSC、CoreMark、SRAM から実行	80MHz	7.4		7.6		7.7		7.9		8.2		
		48MHz	4.9		5		5.1		5.3		5.6		
	MCLK=SYSOSC、CoreMark、SRAM から実行	32MHz	3.4		3.5		3.6		3.8		4.1		
		4MHz	0.7		0.7		0.9		1		1.3		
IDD_{RUN}、MHz あたり	MCLK=SYSPLL、SYSPLLREF=SYSOSC、CoreMark、フラッシュから実行	80MHz	101		103		105		106		109		µA/MHz
	MCLK=SYSPLL、SYSPLLREF=SYSOSC、While(1)、フラッシュから実行	80MHz	50	60	51	63	53	68	54	77	59	85	
SLEEP モード													
IDD_{SLEEP}	MCLK=SYSPLL、SYSPLLREF=SYSOSC、CPU 停止	80MHz	2640	3253	2685	3439	2796	3950	2920	4596	3214	5111	µA
		48MHz	2008	2406	2046	2669	2155	3272	2279	3936	2578	4445	
	MCLK=SYSOSC、CPU 停止	32MHz	1518	1848	1548	2001	1654	2603	1776	3240	2070	3861	
		4MHz	479	620	498	660	604	1193	727	1720	1021	2658	
IDD_{SLEEP}、MHz あたり	MCLK=SYSOSC、SYSPLLREF=SYSOSC、CPU 停止	80MHz	33		34		35		37		40		µA/MHz

7.5.2 STOP / STANDBY モード

VDD = 3.3V。すべての入力は、0V または VDD に接続されています。 出力は、電流のソースまたはシンクを行いません。 特に記述のないすべてのペリフェラルはディセーブルです。

パラメータ		ULPCLK	-40°C		25°C		85°C		105°C		125°C		単位
			標準値	最大値	標準値	最大値	標準値	最大値	標準値	最大値	標準値	最大値	
STOP モード													
IDD_{STOP0}	SYSOSC = 32MHz、USE4MHZSTOP = 0、DISABLESTOP = 0	4MHz	421	467	427	481	430	530	434	550	445	570	µA
IDD_{STOP1}	SYSOSC = 4MHz、USE4MHZSTOP = 1、DISABLESTOP = 0		195	224	199	229	203	290	208	340	219	370	
IDD_{STOP2}	SYSOSC オフ、DISABLESTOP=1、ULPCLK=LFCLK	32kHz	53	66	55	72	59	140	63	180	74	230	
STANDBY モード													

Copyright © 2026 Texas Instruments Incorporated

VDD = 3.3V。すべての入力は、0V または VDD に接続されています。 出力は、電流のソースまたはシンクを行いません。 特に記述のないすべてのペリフェラルはディセーブルです。

パラメータ		ULPCLK	-40°C		25°C		85°C		105°C		125°C		単位
			標準値	最大値	標準値	最大値	標準値	最大値	標準値	最大値	標準値	最大値	
IDD_{STBY0}	LFCLK = LFXT、STORPCLKSTBY = 0、RTC イネーブル	32kHz	1.8	5	1.9	5	4	38	7	71	18	99	µA
IDD_{STBY1}	LFCLK = LFOSC、STORPCLKSTBY = 1、RTC イネーブル		1.4	3	1.5	4	4	39	7	67	18	93	
	LFCLK = LFXT、STORPCLKSTBY = 1、RTC イネーブル		1.4	3	1.5	4	4	39	7	67	17	93	
	LFCLK = LFXT、STORPCLKSTBY = 1、GPIOA イネーブル		1.3	3	1.4	4	4	39	7	67	17	93	

7.5.3 SHUTDOWN モード

すべての入力は、0V または VDD に接続されています。出力は、電流のソースまたはシンクを行いません。コア レギュレータはパワーダウンされています。

パラメータ		VDD	-40°C		25°C		85°C		105°C		125°C		単位
			標準値	最大値	標準値	最大値	標準値	最大値	標準値	最大値	標準値	最大値	
IDD_{SHDN}	SHUTDOWN モードの電源電流	3.3V	52		88		526		1222		3406		nA

7.6 電源シーケンス

7.6.1 電源ランプ

図 7-1 に、パワーアップ / パワーダウン時の POR-、POR+、BOR0-、BOR0+ の関係を示します。




図 7-1. パワー サイクルの POR/BOR 条件 - VDO

7.6.2 POR および BOR

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
dVDD/dt	VDD (電源電圧) のスルーレート	立ち上がり			0.1	V/µs
		立ち下がり(1)			0.01	
		立ち下がり、STANDBY			0.1	V/ms

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
V_{POR+}	パワーオン リセット電圧レベル	立ち上がり	0.95	1.30	1.59	V
V_{POR-}		立ち下がり	0.9	1.25	1.54	V
$V_{HYS, POR}$	POR ヒステリシス		30	58	74	mV
$V_{BOR0+, COLD}$	ブラウンアウト リセット電圧レベル 0 (デフォルトのレベル)	-40°C ≤ T_a ≤ 125°C コールド スタート、立ち上がり	1.40	1.48	1.61	V
V_{BOR0+}		立ち上がり(1)	1.56	1.59	1.62	
V_{BOR0-}		立ち下がり(1)	1.55	1.58	1.61	
$V_{BOR0、STBY}$		STANDBY モード	1.51	1.56	1.61	
V_{BOR1+}	ブラウンアウト リセット電圧レベル 1	立ち上がり(1)	2.13	2.17	2.21	V
V_{BOR1-}		立ち下がり(1)	2.10	2.14	2.18	
$V_{BOR1、STBY}$		STANDBY モード	2.06	2.13	2.20	
V_{BOR2+}	ブラウンアウト リセット電圧レベル 2	立ち上がり(1)	2.73	2.77	2.82	V
V_{BOR2-}		立ち下がり(1)	2.7	2.74	2.79	
$V_{BOR2、STBY}$		STANDBY モード	2.62	2.71	2.8	
V_{BOR3+}	ブラウンアウト リセット電圧レベル 3	立ち上がり(1)	2.88	2.96	3.04	V
V_{BOR3-}		立ち下がり(1)	2.85	2.93	3.01	
$V_{BOR3、STBY}$		STANDBY モード	2.82	2.92	3.02	
$V_{HYS、BOR}$	ブラウンアウト リセットのヒステリシス	レベル 0		15	21	mV
		レベル 1 ～ 3		34	40	
$T_{PD, BOR}$	BOR 伝搬遅延	RUN/SLEEP/STOP モード			5	us
		STANDBY モード			100	us

(1) デバイスは RUN、SLEEP、STOP モードで動作しています。

7.7 フラッシュ メモリの特性

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
電源						
$VDD_{PGM/ERASE}$	書き込みと消去の電源電圧		1.62		3.6	V
IDD_{ERASE}	消去動作中の VDD からの電源電流	電源電流の差分			10	mA
IDD_{PGM}	書き込み動作中の VDD からの電源電流	電源電流の差分			10	mA
耐久性						
NWEC (HI_ENDURANCE)	選択された 32 セクタのフラッシュに対する消去 / 書き込みサイクル耐久性 (1)		100			k サイクル
NWEC (NORMAL_ENDURANCE)	消去 / 書き込みサイクル耐久性 (HI_ENDUSTRY にフラッシュを使用しない) (1)		10			k サイクル
$NE_{(MAX)}$	故障に至るまでの全消去動作回数 (2)		802			k 回の消去動作
$NW_{(MAX)}$	セクタが消去されるまでのワード線あたりの書き込み動作回数 (3)				83	書き込み動作
保持						

Copyright © 2026 Texas Instruments Incorporated

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
t_{RET_85}	フラッシュ メモリのデータ保持	-40℃ ≦ Tj ≦ 85℃	60			年
t_{RET_105}	フラッシュ メモリのデータ保持	-40℃ ≦ Tj ≦ 105℃	11.4			年
書き込みと消去のタイミング						
$t_{PROG\ (WORD,\ 64)}$	フラッシュ ワードの書き込み時間 (4) (6)			50	275	µs
$t_{PROG\ (SEC,\ 64)}$	1KB セクタの書き込み時間 (5) (6)			6.4		ms
$t_{ERASE\ (SEC)}$	セクタの消去時間	2k 以下の消去 / 書き込みサイクル、T_j≧25℃		4	20	ms
$t_{ERASE\ (SEC)}$	セクタの消去時間	10k 以下の消去 / 書き込みサイクル、T_j≧25℃		20	150	ms
$t_{ERASE\ (SEC)}$	セクタの消去時間	10k 未満の消去 / 書き込みサイクル		20	200	ms
$t_{ERASE\ (BANK)}$	バンクの消去時間	10k 未満の消去 / 書き込みサイクル		22	220	ms

(1) MAIN フラッシュ バンクまたはデータ バンクから、最大 32 のアプリケーション選択セクタを高耐久性セクタとして使用できます。これにより、EEPROM エミュレーションなどのフラッシュ データを頻繁に更新するアプリケーションが可能になります。
(2) 故障に至るまでにフラッシュによってサポートされる消去動作の累積回数。セクタ消去またはバンク消去動作は、1 回の消去動作と見なします。
(3) ワード線を消去するまでに、許容されるワード線あたりの書き込み動作の最大回数。同じワード線への追加書き込みが必要な場合、ワード線あたりの書き込み動作の最大回数に達すると、セクタ消去が必要です。
(4) 書き込み時間は、書き込みコマンドがトリガされてから、フラッシュ コントローラでコマンド完了割り込みフラグがセットされるまでの時間として定義されます。
(5) セクタ書き込み時間は、最初のワード書き込みコマンドがトリガされてから、最後のワード書き込みコマンドが完了し、フラッシュ コントローラで割り込みフラグがセットされるまでの時間として定義されます。この時間には、セクタの書き込み中にソフトウェアが (最初のフラッシュ ワードの後に) 各フラッシュ ワードをフラッシュ コントローラに読み込むために必要な時間が含まれます。
(6) フラッシュ ワード サイズは 64 データ ビット (8 バイト) です。ECC 付きデバイスの場合、フラッシュ ワード サイズの合計は 72 ビット (64 データ ビット + 8 ECC ビット) です。

7.8 タイミング特性

VDD=3.3V、T_a=25℃ (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
ウェークアップ タイミング						
$t_{WAKE,\ SLEEP}$	SLEEP0 から RUN までのウェークアップ時間 (1)			1.5		us
	SLEEP1 から RUN までのウェークアップ時間 (1)			1.8		
	SLEEP2 から RUN までのウェークアップ時間 (1)			2.4		
$t_{WAKE,\ STOP}$	STOP0 から RUN までのウェークアップ時間 (SYSOSC イネーブル) (1)			8		us
	STOP1 から RUN までのウェークアップ時間 (SYSOSC イネーブル) (1)			10		
	STOP2 から RUN までのウェークアップ時間 (SYSOSC ディセーブル) (1)			10		
$t_{WAKE,\ STANDBY}$	STANDBY0 から RUN までのウェークアップ時間 (1)			10.9		us
	STANDBY1 から RUN までのウェークアップ時間 (1)			10.9		
$t_{WAKEUP,\ SHDN}$	SHUTDOWN から RUN までのウェークアップ時間 (2)	高速ブートがイネーブル		285		us
		高速ブートがディセーブル		313		

VDD=3.3V、T_a=25℃ (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
非同期高速クロック要求タイミング						
$t_{DELAY, SLEEP}$	非同期要求のエッジから最初の 32MHz MCLK エッジまでの遅延時間	モードは SLEEP1		0.34		us
		モードは SLEEP2		0.94		
$t_{DELAY, STOP}$	非同期要求のエッジから最初の 32MHz MCLK エッジまでの遅延時間	モードは STOP0		0.1		us
		モードは STOP1		2.4		
		モードは STOP2		0.9		
$t_{DELAY, STANDBY}$	非同期要求のエッジから最初の 32MHz MCLK エッジまでの遅延時間	モードは STANDBY0		3		us
		モードは STANDBY1		3.1		
スタートアップ タイミング						
$t_{START、RESET}$	デバイスのリセット / パワーアップからのコールド スタートアップ時間 (3)	高速ブートがイネーブル		310		us
		高速ブートがディセーブル		350		
NRST のタイミング						
$t_{RST、BOOTRST}$	BOOTRST を生成するための NRST ピンのパルス長	ULPCLK≧4MHz		1.5		us
		ULPCLK=32kHz		29		
$t_{RST、POR}$	POR を生成するための NRST ピンのパルス長			1		s

(1) ウェークアップ時間は、グリッチ フィルタがディセーブル (FILTEREN=0x0)、高速ウェークアップがイネーブル (FASTWAKEONLY=1) の条件で、外部ウェークアップ信号のエッジ (GPIO ウェークアップ イベント) から、ユーザー プログラムの最初の命令が実行されるまでの時間として測定されます。
(2) ウェークアップ時間は、外部ウェークアップ信号 (IOMUX ウェークアップ イベント) のエッジから、ユーザー プログラムの最初の命令が実行されるまでの時間として測定されます。
(3) スタートアップ時間は、VDD が VBOR0- と交差 (コールド スタートアップ) した時刻から、ユーザー プログラムの最初の命令が実行されるまでの時間として測定されます。

7.9 クロック仕様

7.9.1 システム発振器 (SYSOSC)

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
f_{SYSOSC}	出荷時に調整された SYSOSC 周波数	SYSOSCCFG.FREQ=00 (ベース)		32		MHz
		SYSOSCCFG.FREQ=01		4		
	ユーザー調整された SYSOSC 周波数	SYSOSCCFG.FREQ=10、SYSOSCTRIMUSER.FREQ=10		24		
		SYSOSCCFG.FREQ = 10、SYSOSCTRIMUSER.FREQ = 01		16		
f_{SYSOSC}	周波数補正ループ (FCL) がイネーブルで、理想的な ROSC 抵抗を想定した場合の SYSOSC 周波数精度 (1) (2)	SETUSEFCL=1、T_a = 25℃	-0.60		0.68	%
		SETUSEFCL=1、-40℃ ≦ T_a ≦ 85℃	-0.80		0.93	
		SETUSEFCL=1、-40℃ ≦ T_a ≦ 105℃	-0.80		1.1	
		SETUSEFCL=1、-40℃ ≦ T_a ≦ 125℃	-0.80		1.3	
f_{SYSOSC}	周波数補正ループ (FCL) がイネーブルのときの SYSOSC 精度、R_{OSC} 抵抗を R_{OSC} ピンに配置、出荷時にトリムされた周波数用 (1) (5) (6)	SETUSEFCL=1、T_a = 25℃、±0.1% ±25ppm R_{OSC}	-0.7		0.78	%
		SETUSEFCL=1、-40℃ ≦ T_a ≦ 85℃、±0.1% ±25ppm R_{OSC}	-1.1		1.2	
		SETUSEFCL=1、-40℃ ≦ T_a ≦ 105℃、±0.1% ±25ppm R_{OSC}	-1.1		1.4	
		SETUSEFCL=1、-40℃ ≦ T_a ≦ 125℃、±0.1% ±25ppm R_{OSC}	-1.1		1.7	

Copyright © 2026 Texas Instruments Incorporated

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
f_{SYSOSC}	内部 ROSC 抵抗使用、周波数補正ループ (FCL) イネーブル時の SYSOSC 周波数精度、32MHz(4) (5) (6)	SETUSEFCL = 1、T_a = 25 ℃	0		1	%
		SETUSEFCL=1、-40℃ ≦ T_a ≦ 125℃	-2.1		1.6	
f_{SYSOSC}	内部 ROSC 抵抗使用、周波数補正ループ (FCL) イネーブル時の SYSOSC 周波数精度、4MHz(4) (5) (6)	SETUSEFCL = 1、T_a = 25 ℃	0		1.6	%
		SETUSEFCL=1、-40℃ ≦ T_a ≦ 125℃	-2.3		1.8	
f_{SYSOSC}	周波数補正ループ (FCL) がディセーブルのときの SYSOSC 精度、32MHz(5) (6)	SETUSEFCL=0、SYSOSCCFG.FREQ=00、-40℃ ≦ T_a ≦ 125℃	-2.6		1.8	%
f_{SYSOSC}	出荷時に調整された周波数 4MHz の場合、周波数補正ループ (FCL) がディセーブルのときの SYSOSC 精度(5) (6)	SETUSEFCL=0、SYSOSCCFG.FREQ=01、-40℃ ≦ T_a ≦ 125℃	-2.8		2.1	%
R_{OSC}	ROSC ピンと VSS の間の外付け抵抗 (1)	SETUSEFCL=1		100		kΩ
$t_{settle,SYSOSC}$	目標精度に達するまでのセトリング タイム (3)	SETUSEFCL=1、±0.1% 25ppm の R_{OSC} (1)			30	us

(1) SYSOSC 周波数補正ループ (FCL) を使うと、本デバイスの ROSC ピンと VSS との間に接続すべき外部リファレンス抵抗 (R_{OSC}) によって、SYSOSC の精度を高めることができます。 ±0.1% 25ppm の R_{OSC} に対する精度を示しています。公差の緩い抵抗も使用できます (SYSOSC の精度は低下します)。 さまざまな R_{OSC} 精度での SYSOSC 精度の計算方法の詳細については、テクニカル リファレンス マニュアルの「SYSOSC」のセクションを参照してください。 FCL をイネーブルしない場合には、R_{OSC} を実装する必要はありません。
(2) デバイスの精度のみを表します。 最終的な精度を判定するには、使用する ROSC 抵抗の公差と温度ドリフトを、この仕様と組み合わせる必要があります。 ±0.1% ±25ppm R_{OSC} についての性能が、基準点として示されています。
(3) SYSOSC がウェークアップするとき (たとえば、低消費電力モードを終了するとき)、FCL がイネーブルなら、SYSOSC は最初に目標周波数 f_{SYSOSC} を、時間 $t_{settle,SYSOSC}$ にわたって、最大 $f_{settle,SYSOSC}$ の追加誤差だけアンダーシュートします。目標の精度はこの時間後に達成されます。
(4) SYSOSC の周波数補正ループ (FCL) を使うと、内部リファレンス抵抗によって SYSOSC の精度を高めることができます。SYSOSC 精度の計算方法の詳細については、テクニカル リファレンス マニュアルの「SYSOSC」のセクションを参照してください。
(5) SYSOSC の精度は、MCLK = SYSOSC、CPU が while(1) ループを実行し、SYSPLL が無効になっているデフォルトのパワーアップ状態で測定されます。
(6) SYSOSC は、外部の 1ms パルスを測定トリガとして使用し、内部の FCC カウンタで測定されます。

7.9.2 低周波数発振器 (LFOSC)

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
f_{LFOSC}	LFOSC 周波数			32768		Hz
	LFOSC 精度	-40℃ ≦ T_a ≦ 125℃	-5		5	%
		-40℃ ≦ T_a ≦ 85℃	-3		3	%
I_{LFOSC}	LFOSC 消費電流			300		nA
$t_{start,LFOSC}$	LFOSC スタートアップ時間			1		ms

7.9.3 システム フェーズ ロック ループ (SYSPLL)

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
$f_{SYSPLLREF}$	SYSPLL リファレンス周波数範囲(2)		4		48	MHz
f_{VCO}	VCO 出力周波数		80		400	MHz
f_{SYSPLL}	SYSPLL 出力周波数範囲(1)	SYSPLLCLK0、SYSPLLCLK1	2.5		200	MHz
		SYSPLLCLK2X	10		400	
DC_{PLL}	SYSPLL 出力のデューティ サイクル	$f_{SYSPLLREF}$= 32MHz、f_{VCO}= 160MHz	45		55	%

Copyright © 2026 Texas Instruments Incorporated

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
$Jitter_{SYSPLL}$	SYSPLL RMS サイクル間ジッタ(3)	$f_{SYSPLLREF}$= 32MHz、f_{VCO}= 160MHz		60		ps
	SYSPLL RMS 周期ジッタ(3)			45		
I_{SYSPLL}	SYSPLL 消費電流	$f_{SYSPLLREF}$= 32MHz、f_{VCO}= 160MHz		322		µA
$t_{start, SYSPLL}$	SYSPLL スタートアップ時間	$f_{SYSPLLREF}$ = 32MHz、PDIV = 3、QDIV = 39、f_{VCO} = 160Mhz、±0.5% 精度		14	24	us

(1) SYSPLL は、デバイス クロック システムでサポートされているより高い出力周波数をサポートする場合があります。 SYSPLL 出力周波数を構成するときは、デバイスの最大周波数仕様に違反しないようにしてください。
(2) _:AMP:_ の表 2-6 にある SYSPLL チューニング パラメータを参照してください
(3) 最適な性能を得るには、PDIV= 2 (8MHz ループ周波数) を推奨します

7.9.4 USB 周波数ロック ループ (USBFLL)

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
$f_{USBFLLREF}$	USBFLL リファレンス周波数範囲	USBFLLREF=LFXT		32768		Hz
		USBFLLREF=SOF		1000		
f_{USBFLL}	USBFLL 出力周波数			60		MHz
	USBFLL 出力周波数精度	ロック済み	-0.25		0.25	%
	USBFLL 出力周波数精度	ロック解除済み	-8		6	%
I_{USBFLL}	USBFLL 消費電流	f_{USBFLL}=60MHz		480		µA
$t_{start, USBFLL}$	USBFLL スタートアップ時間	ロック解除済み (ループ=ディセーブル)			170	ns
$t_{lock, USBFLL}$	USBFLL ロック時間	f_{USBFLL}=60MHz、精度 ±0.25%、USBFLLREF=LFXT		0.3	1	ms
$t_{lock, USBFLL}$		f_{USBFLL}=60MHz、精度 ±0.25%、USBFLLREF = SOF		5	16	ms

7.9.5 低周波数クリスタル / クロック

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
低周波数水晶発振器 (LFXT)						
f_{LFXT}	LFXT 周波数			32768		Hz
DC_{LFXT}	LFXT デューティ サイクル		30		70	%
OA_{LFXT}	LFXT 水晶発振余裕度			419		kΩ
$C_{L, eff}$	内部実効負荷容量(1)			1		pF
$t_{start, LFXT}$	LFXT スタートアップ時間	高速 LFXT スタートアップ イネーブル(4)		200		ms
I_{LFXT}	LFXT 消費電流	XT1DRIVE = 0、LOWCAP = 1		200		nA
低周波数デジタル クロック入力 (LFCLK_IN)						
f_{LFIN}	LFCLK_IN 周波数 (2)	SETUSEEXLF = 1	29491	32768	36045	Hz
DC_{LFIN}	LFCLK_IN デューティ サイクル(2)	SETUSEEXLF = 1	40		60	%
LFCLK モニタ						
$f_{FAULTLF}$	LFCLK モニタ フォルト周波数 (3)	MONITOR=1	2800	4200	8400	Hz

(1) これには、寄生結合およびパッケージ容量 (ピンごとに約 2 pF) が含まれ、$C_{LFXIN} \times C_{LFXOUT} / (C_{LFXIN} + C_{LFXOUT})$ として計算されます。ここで、C_{LFXIN} および C_{LFXOUT} は、それぞれ LFXIN および LFXOUT における合計容量です。
(2) デジタル クロック入力 (LFCLK_IN) は、ロジック レベルの方形波クロックを受け入れます。
(3) LFCLK モニタは、LFXT または LFCLK_IN の監視に使用できます。 最小フォルト周波数を下回る場合には必ずフォルトが発生し、最大フォルト周波数を超える場合には決してフォルトは発生しません。

Copyright © 2026 Texas Instruments Incorporated

(4) LFXT を使用する場合、ユーザーは水晶が起動時の駆動負荷（例：0.1uW）をサポートできる適切な定格であることを確認する必要があります

7.9.6 高周波数クリスタル / クロック

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
高周波数水晶発振器 (HFXT)						
f_{HFXT}	HFXT 周波数	HFXTRSEL=00	4		8	MHz
		HFXTRSEL=01	8.01		16	
		HFXTRSEL=10	16.01		32	
		HFXTRSEL=11	32.01		48	
DC_{HFXT}	HFXT デューティ サイクル	HFXTRSEL=00	40		65	%
		HFXTRSEL=01	40		60	
		HFXTRSEL=10	40		60	
		HFXTRSEL=11	40		60	
OA_{HFXT}	HFXT 水晶発振余裕度	HFXTRSEL=00 (4～8MHz の範囲)		2		kΩ
$C_{L, eff}$	内部実効負荷容量(1)			1		pF
$t_{start, HFXT}$	HFXT スタートアップ時間(2)	HFXTRSEL=11、32MHz 水晶振動子		0.5		ms
I_{HFXT}	HFXT 消費電流(2)	f_{HFXT}= 4MHz、R_m= 300Ω、C_L= 12pF		100		μA
		f_{HFXT}=48MHz、R_m=30Ω、C_L=12pF、C_m=6.26fF、L_m=1.76mH		600		
高周波数デジタル クロック入力 (HFCLK_IN)						
f_{HFIN}	HFCLK_IN 周波数 (3)	USEEXTHFCLK = 1	4		48	MHz
DC_{HFIN}	HFCLK_IN デューティ サイクル(3)	USEEXTHFCLK = 1	40		60	%

(1) これには、寄生結合およびパッケージ容量 (ピンごとに約 2 pF) が含まれ、$C_{HFXIN} \times C_{HFXOUT}/(C_{HFXIN}+C_{HFXOUT})$ として計算されます。ここで、C_{HFXIN} および C_{HFXOUT} は、それぞれ HFXIN および HFXOUT における合計容量です。

(2) HFXT スタートアップ時間 ($t_{start, HFXT}$) は、HFXT がイネーブルになってから、標準的な水晶振動子の安定した発振までの時間で測定されます。 スタートアップ時間は、水晶の周波数および水晶振動子の仕様に依存します。『MSPM0 G シリーズ 80MHz マイクロコントローラ テクニカル リファレンス マニュアル』の HFXT セクションを参照してください。RSEL が大きいほど消費電流が増加し、RSEL が大きいほど起動時間が減少します。

(3) デジタル クロック入力 (HFCLK_IN) は、ロジック レベルの方形波クロックを受け入れます。

7.10 デジタル IO

7.10.1 電気的特性

電源電圧が推奨範囲内で、自由気流の動作温度範囲内のとき (特に記述のない限り)。

パラメータ		テスト条件		最小値	標準値	最大値	単位
V_{IH}	High レベル入力電圧	ODIO (1)	VDD≧1.62V	0.7*VDD		5.5	V
			VDD≧2.7V	2		5.5	V
		USBIO	GPIO モード VUSB33 ≥ 1.62V	0.7*VUSB33		VUSB33+0.3	V
		すべての I/O (ODIO とリセットを除く)	VDD≧1.62V	0.7*VDD		VDD+0.3	V
V_{IL}	Low レベル入力電圧	ODIO	VDD≧1.62V	-0.3		0.3*VDD	V
			VDD≧2.7V	-0.3		0.8	V
		USBIO	GPIO モード VUSB33 ≥ 1.62V	-0.3		0.3*VUSB33	V
		すべての I/O (ODIO とリセットを除く)	VDD≧1.62V	-0.3		0.3*VDD	V

Copyright © 2026 Texas Instruments Incorporated

電源電圧が推奨範囲内で、自由気流の動作温度範囲内のとき (特に記述のない限り)。

パラメータ		テスト条件		最小値	標準値	最大値	単位
V_{HYS}	ヒステリシス	ODIO		0.05*VDD			V
		USBIO	GPIO モード VUSB33 ≥ 1.62V	0.1*VUSB33			V
		すべての I/O (ODIO を除く)		0.1*VDD			V
I_{lkg}	ハイ インピーダンスのリーク電流 (PM を除くすべてのパッケージ)	SDIO(2) (3)	1.62V ≦ VDD ≦ 3.6V、-40℃ ≦ T_a ≦ 125℃			50(4)	nA
	ハイ インピーダンスのリーク電流 (PM パッケージ)	SDIO(2) (3)	1.62V ≦ VDD ≦ 3.6V、-40℃ ≦ T_a ≦ 25℃			70(4)	nA
			1.62V ≦ VDD ≦ 3.6V、-40℃ ≦ T_a ≦ 125℃			400(4)	nA
I_{lkg}	ハイ インピーダンスのリーク電流	USBIO(2) (3)	1.62V ≤ VUSB33 ≤ 3.6V、T_a = 25 °C		10(4)		nA
			1.62V ≤ VUSB33 ≤ 3.6V、T_a = 125 °C		200(4)		nA
R_{PU}	プルアップ抵抗	すべての I/O (ODIO と USBIO を除く)	VIN = VSS		40		kΩ
		USBIO	GPIO モード IN = VSS		33		
R_{PD}	プルダウン抵抗	すべての I/O (USBIO を除く)	VIN = VDD		40		kΩ
		USBIO	GPIO モード VIN = VUSB33		14		
C_I	入力容量		VDD = 3.3V		5		pF

Copyright © 2026 Texas Instruments Incorporated

電源電圧が推奨範囲内で、自由気流の動作温度範囲内のとき (特に記述のない限り)。

パラメータ		テスト条件		最小値	標準値	最大値	単位
V_{OH}	High レベル出力電圧	SDIO	VDD ≥ 2.7V、$\|I_{IO}\|_{,max}$ = 6mA VDD ≥ 1.71V、$\|I_{IO}\|_{,max}$ = 2mA VDD ≥ 1.62V、$\|I_{IO}\|_{,max}$ = 1.5mA -40°C ≤ T_a ≤ 25°C	VDD-0.4			V
			VDD ≥ 2.7V、$\|I_{IO}\|_{,max}$ = 6mA VDD ≥ 1.71V、$\|I_{IO}\|_{,max}$ = 2mA VDD ≥ 1.62V、$\|I_{IO}\|_{,max}$ = 1.5mA -40°C ≤ T_a ≤ 125°C	VDD-0.45			
		HSIO	VDD ≥ 2.7V、DRV = 1、$\|I_{IO}\|_{,max}$ = 6mA VDD ≥ 1.71V、DRV = 1、$\|I_{IO}\|_{,max}$ = 3mA VDD ≥ 1.62V、 DRV = 1、$\|I_{IO}\|_{,max}$ = 2mA -40°C ≤ T_a ≤ 25°C	VDD-0.4			
			VDD ≥ 2.7V、DRV = 1、$\|I_{IO}\|_{,max}$ = 6mA VDD ≥ 1.71V、DRV = 1、$\|I_{IO}\|_{,max}$ = 3mA VDD ≥ 1.62V、 DRV = 1、$\|I_{IO}\|_{,max}$ = 2mA -40°C ≤ T_a ≤ 125°C	VDD-0.45			
			VDD ≥ 2.7V、DRV = 0、$\|I_{IO}\|_{,max}$ = 4mA VDD ≥ 1.71V、DRV = 0、$\|I_{IO}\|_{,max}$ = 2mA VDD ≥ 1.62V、 DRV = 0、$\|I_{IO}\|_{,max}$ = 1.5mA -40°C ≤ T_a ≤ 25°C	VDD-0.4			
			VDD ≥ 2.7V、DRV = 0、$\|I_{IO}\|_{,max}$ = 4mA VDD ≥ 1.71V、DRV = 0、$\|I_{IO}\|_{,max}$ = 2mA VDD ≥ 1.62V、 DRV = 0、$\|I_{IO}\|_{,max}$ = 1.5mA -40°C ≤ T_a ≤ 125°C	VDD-0.45			
		HDIO	VDD ≥ 2.7V、DRV = 1[(5)]、$\|I_{IO}\|_{,max}$ = 20mA VDD ≥ 1.71V、DRV = 1[(5)]、$\|I_{IO}\|_{,max}$ = 10mA	VDD-0.4			
			VDD ≧ 2.7V、DRV = 0、$\|I_{IO}\|_{,max}$ = 6mA VDD ≧ 1.71V、DRV = 0、$\|I_{IO}\|_{,max}$ = 2mA	VDD-0.4			
		USBIO	GPIO モード VUSB33≥2.7V、$\|I_{IO}\|_{,max}$=4mA VUSB33≥1.71V、$\|I_{IO}\|_{,max}$=2mA VUSB33≥1.62V、$\|I_{IO}\|_{,max}$=1.5mA	0.8*VUSB33			

電源電圧が推奨範囲内で、自由気流の動作温度範囲内のとき (特に記述のない限り)。

パラメータ		テスト条件		最小値	標準値	最大値	単位
V_{OL}	Low レベル出力電圧	SDIO	VDD ≥ 2.7V、$\|I_{IO}\|_{,max}$ = 6mA VDD ≥ 1.71V、$\|I_{IO}\|_{,max}$ = 2mA VDD ≥ 1.62V、$\|I_{IO}\|_{,max}$ = 1.5mA -40°C ≤ T_a ≤ 25°C			0.4	V
			VDD ≥ 2.7V、$\|I_{IO}\|_{,max}$ = 6mA VDD ≥ 1.71V、$\|I_{IO}\|_{,max}$ = 2mA VDD ≥ 1.62V、$\|I_{IO}\|_{,max}$ = 1.5mA -40°C ≤ T_a ≤ 125°C			0.45	
		HSIO	VDD ≥ 2.7V、DRV = 1、$\|I_{IO}\|_{,max}$ = 6mA VDD ≥ 1.71V、DRV = 1、$\|I_{IO}\|_{,max}$ = 3mA VDD ≥ 1.62V、 DRV = 1、$\|I_{IO}\|_{,max}$ = 2mA -40°C ≤ T_a ≤ 25°C			0.4	
			VDD ≥ 2.7V、DRV = 1、$\|I_{IO}\|_{,max}$ = 6mA VDD ≥ 1.71V、DRV = 1、$\|I_{IO}\|_{,max}$ = 3mA VDD ≥ 1.62V、 DRV = 1、$\|I_{IO}\|_{,max}$ = 2mA -40°C ≤ T_a ≤ 125°C			0.45	
			VDD ≥ 2.7V、DRV = 0、$\|I_{IO}\|_{,max}$ = 4mA VDD ≥ 1.71V、DRV = 0、$\|I_{IO}\|_{,max}$ = 2mA VDD ≥ 1.62V、 DRV = 0、$\|I_{IO}\|_{,max}$ = 1.5mA -40°C ≤ T_a ≤ 25°C			0.4	
			VDD ≥ 2.7V、DRV = 0、$\|I_{IO}\|_{,max}$ = 4mA VDD ≥ 1.71V、DRV = 0、$\|I_{IO}\|_{,max}$ = 2mA VDD ≥ 1.62V、 DRV = 0、$\|I_{IO}\|_{,max}$ = 1.5mA -40°C ≤ T_a ≤ 125°C			0.45	
		HDIO	VDD ≥ 2.7V、DRV = 1[(5)]、$\|I_{IO}\|_{,max}$ = 20mA VDD ≥ 1.71V、DRV = 1[(5)]、$\|I_{IO}\|_{,max}$ = 10mA			0.4	
			VDD ≧ 2.7V、DRV = 0、$\|I_{IO}\|_{,max}$ = 6mA VDD ≧ 1.71V、DRV = 0、$\|I_{IO}\|_{,max}$ = 2mA			0.4	
		USBIO	GPIO モード VUSB33≥2.7V、$\|I_{IO}\|_{,max}$=4mA VUSB33≥1.71V、$\|I_{IO}\|_{,max}$=2mA VUSB33≥1.62V、$\|I_{IO}\|_{,max}$=1.5mA			0.2*VUSB33	
		ODIO	VDD ≥ 2.7V、$I_{OL,max}$ = 8mA VDD ≥ 1.71V、$I_{OL,max}$ = 4mA -40°C ≤ T_a ≤ 25°C			0.4	
			VDD ≥ 2.7V、$I_{OL,max}$ = 8mA VDD ≥ 1.71V、$I_{OL,max}$ = 4mA -40°C ≤ T_a ≤ 125°C			0.45	

(1) I/O タイプ:ODIO = 5V 対応オープンドレイン、SDIO = 標準駆動、HSIO = 高速、HDIO = 高駆動、USBIO = USB プロトコル
(2) リーク電流は、対応するピンに VSS または VDD を印加して計測されます (特に記述のない限り)。

Copyright © 2026 Texas Instruments Incorporated

(3) デジタル ポート ピンのリーク電流は個別に計測されます。ポート ピンは入力として選択され、プルアップ / プルダウン抵抗は無効化されています。
(4) この値は、SDIO がアナログ入力と多重化されていない場合の値です。SDIO がアナログ入力と多重化されている場合、リーク電流はさらに大きくなる可能性があります。
(5) DRV = 1 の高駆動強度構成で HDIO を動作させる場合は、信号のスルー レートを制限するため直列抵抗が必要です

7.10.2 スイッチング特性

電源電圧が推奨範囲内で、自由気流の動作温度範囲内のとき (特に記述のない限り)。

パラメータ		テスト条件		最小値	標準値	最大値	単位
f_{max}	ポート出力周波数(1)	SDIO	VDD ≧ 2.7V、CL = 20pF			32	MHz
			VDD ≧ 1.71V、CL = 20pF			16	
		HSIO	VDD ≧ 2.7V、DRV = 1、CL = 20pF			40	
			VDD ≧ 2.7V、DRV = 0、CL = 20pF			32	
			VDD ≧ 1.71V、DRV = 1、CL = 20pF			24	
			VDD ≧ 1.71V、DRV = 0、CL = 20pF			16	
		HDIO	VDD ≧ 2.7V、DRV = 1、(2)CL = 20pF			20	
			VDD ≧ 2.7V、DRV = 0、CL = 20pF			20	
			VDD ≧ 1.71V、DRV = 1、(2)CL = 20pF			16	
			VDD ≧ 1.71V、DRV = 0、CL = 20pF			16	
		USBIO	GPIO モード VUSB33 ≥ 2.7V、CL = 20pF			32	
			GPIO モード VUSB33 ≥ 1.71V、CL = 20pF			16	
		ODIO	VDD ≧ 1.71V、FM+、CL = 20pF ～ 100pF			1	
t_r、t_f	出力立ち上がり / 立ち下がり時間	SDIO	VDD ≧ 2.7V、CL = 20pF			3.5	ns
			VDD ≧ 1.71V、C_L = 20pF			6.6	
		HSIO	VDD ≧ 2.7V、DRV = 1、CL = 20pF			1.8	
			VDD ≧ 2.7V、DRV = 0、CL = 20pF			5.9	
			VDD ≧ 1.71V、DRV = 1、CL = 20pF			3.7	
			VDD ≧ 1.71V、DRV = 0、CL = 20pF			12.6	
		HDIO	VDD ≧ 2.7V、DRV = 1、CL = 20pF			1.7	
			VDD ≧ 2.7V、DRV = 0、CL = 20pF			3.8	
			VDD ≧ 1.71V、DRV = 1、CL = 20pF			3.1	
			VDD ≧ 1.71V、DRV = 0、CL = 20pF			8.2	
		USBIO	GPIO モード VUSB33 ≥ 2.7V、CL = 20pF			7	
			GPIO モード VUSB33 ≥ 1.71V、CL = 20pF			14	
t_f	出力立ち下がり時間	ODIO	VDD ≧ 1.71V、FM+、CL = 20pF ～ 100pF	20*VDD/5.5		120	ns

(1) I/O タイプ:ODIO = 5V 対応オープン ドレイン、SDIO = 標準駆動、HSIO = 高速、HDIO = 高駆動、USBIO = USB プロトコル
(2) DRV = 1 の高駆動強度構成で HDIO を動作させる場合は、信号のスルー レートを制限するため直列抵抗が必要です

Copyright © 2026 Texas Instruments Incorporated

7.11 アナログ マルチプレクサ VBOOST

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
I_{VBST}	VBOOST 電流加算器	MCLK/ULPCLK は LFCLK		0.8		μA
		MCLK/ULPCLK は LFCLK ではなく、SYSOSC の周波数は 4MHz		10.6		
$t_{START,VBST}$	VBOOST 起動時間			12	20	us

7.12 ADC

7.12.1 電気的特性

電源電圧が推奨範囲内で、自由気流の動作温度範囲内のとき (特に記述のない限り)。すべての代表値は 25℃ で測定されており、すべての精度パラメータは 12 ビット分解能モードを使用して測定されています (特に記述のない限り)。

パラメータ		テスト条件	最小値	標準値	最大値	単位
$Vin_{(ADC)}$	アナログ入力電圧範囲(1)	すべての ADC アナログ入力ピンに適用されます	0		VDD	V
V_{R+}	正の ADC リファレンス電圧	VDD から供給される V_{R+}		VDD		V
		外部リファレンス電圧ピン (VREF+) から供給される V_{R+}	1.4		VDD	V
		内部リファレンス電圧 (VREF) から供給される V_{R+}		VREF		V
V_{R-}	負の ADC リファレンス電圧			0		V
Fs	ADC サンプリング周波数	RES = 0x0 (12 ビット モード)、外部 / 内部リファレンス (VRSEL=1h)			1.6	Msps
		RES = 0x1 (10 ビット モード)、外部 / 内部リファレンス (VRSEL1h)			1.7	
		RES = 0x2 (8 ビット モード)、外部 / 内部リファレンス (VRSEL=1h)			2	
F_S	ADC サンプリング周波数	RES = 0x0 (12 ビット モード)、内部リファレンス (VRSEL=2h)			0.9	Msps
		RES = 0x1 (10 ビット モード)、内部リファレンス (VRSEL=2h)			1	
		RES = 0x2 (8 ビット モード)、内部リファレンス (VRSEL=2h)			1.2	
$I_{(ADC)}$	VDD 端子に流れ込む動作電源電流	F_S = 1.6MSPS、外部リファレンス (VRSEL=1h)、V_{R+} = VDD		350		μA
$I_{(ADC)}$	VDD 端子に流れ込む動作電源電流	F_S = 1.6MSPS、内部リファレンス (VRSEL=1h)、VREF = 2.5V (VREF1 の消費電力を含む)		550		μA
		F_S = 0.9MSPS、内部リファレンス (VRSEL=2h)、VREF = 2.5V (VREF2 の消費電力を含む)		400		
$C_{S/H}$	ADC サンプル ホールド容量			0.22		pF
Rin	ADC スイッチ抵抗			15		kΩ
ENOB	有効ビット数	Fin=10kHz、外部リファレンス (VRSEL=1h)(2)	10	10.6		ビット
		Fin=1kHz、オーバー サンプリング機能付きの外部リファレンス(2)		11.8		
		Fin=10kHz、内部リファレンス (VRSEL=1h または 2h)、VREF = 2.5V	9.2	10.2		
SNR	信号対雑音比	Fin=10kHz、外部リファレンス (VRSEL=1h)(2)		67		dB
		Fin=1kHz、オーバー サンプリング機能付きの外部リファレンス(2)		75		
		Fin=10kHz、内部リファレンス (VRSEL=1h または 2h)、V_{R+} = VREF = 2.5V		62		
$PSRR_{DC}$	電源除去比、DC	外部リファレンス (VRSEL=1h)、VDD = $VDD_{(min)}$ ～ $VDD_{(max)}$ (2)		66		dB
		内部リファレンス (VRSEL=1h または 2h)、V_{R+} = VREF = 2.5V、VDD = 2.7 ～ 3.6		60		dB
T_{wakeup}	ADC ウェークアップ時間	内部リファレンス電圧はオンであると仮定			5	us
$V_{SupplyMon}$	電源モニタ分圧器 (VDD/3) の精度	ADC の入力チャネル:電源モニタ(3)	-1.5		+1.5	%

Copyright © 2026 Texas Instruments Incorporated

電源電圧が推奨範囲内で、自由気流の動作温度範囲内のとき (特に記述のない限り)。すべての代表値は 25℃ で測定されており、すべての精度パラメータは 12 ビット分解能モードを使用して測定されています (特に記述のない限り)。

パラメータ		テスト条件	最小値	標準値	最大値	単位
$I_{SupplyMon}$	電源モニタ分圧器の消費電流	ADC の入力チャネル:電源モニタ		10		µA
V_{USBMon}	電源モニタ分圧器 (VUSB33/3) の精度	ADC の入力チャネル:VUSB モニタ (4)	-1.5		+1.5	%
I_{USBMon}	電源モニタ分圧器の消費電流	ADC の入力チャネル:VUSB モニタ		10		µA

(1) 有効な変換結果を得るには、選択された ADC リファレンス電圧の範囲内 (V_{R+}～V_{R-}) にアナログ入力電圧範囲が含まれている必要があります。
(2) 外部リファレンス電圧のすべての仕様は、V_{R+} = VREF+ = VDD = 3.3V かつ V_{R-} = VREF- = VSS = 0V の条件で、VREF+ ピンの外部容量 1uF として測定されたものです
(3) アナログ電源モニタ。チャネル 31 のアナログ入力は切り離されており、分圧器 (VDD/3) と内部的に接続されています。
(4) アナログ VUSB モニタ。チャネル 30 のアナログ入力は切り離されており、分圧器 (VUSB33/3) と内部的に接続されています。

7.12.2 スイッチング特性

電源電圧が推奨範囲内で、自由気流の動作温度範囲内のとき (特に記述のない限り)。

パラメータ		テスト条件	最小値	標準値	最大値	単位
f_{ADCCLK}	ADC クロック周波数		4		32	MHz
$t_{ADC\ trigger}$	ソフトウェア トリガの最小幅		3			ADCCLK のサイクル数
t_{Sample_step}	サンプリング時間 (ステップ入力)	12 ビット モード、R_S = 50Ω、C_{pext} = 10pF	188			ns
t_{Sample_VREF}	サンプリング時間 (VREF あり)	ADC CHANNEL = 28、12 ビット モード、リファレンス電圧として VDD	4			µs
$t_{Sample_SupplyMon}$	サンプリング時間 (電源モニタ (VDD/3) あり)	ADC CHANNEL= 31、12 ビット モード、内部リファレンス (VRSEL = 1h または 2h)	5			µs
t_{Sample_USBMon}	VUSB モニタ (VUSB33/3) 使用時のサンプル時間	ADC CHANNEL= 30、12 ビット モード、内部リファレンス (VRSEL = 1h または 2h)	5			µs

7.12.3 直線性パラメータ

電源電圧が推奨範囲内で、自由気流の動作温度範囲内のとき (特に記述のない限り)。すべての代表値は 25℃ で測定されており、すべての直線性パラメータは 12 ビット分解能モードを使用して測定されています (特に記述のない限り)。(1)

パラメータ		テスト条件	最小値	標準値	最大値	単位
E_I	積分直線性誤差 (INL)	外部リファレンス	-2		2	LSB
E_D	微分直線性誤差 (DNL)	外部リファレンス(2)	-1		1	LSB
E_O	オフセット誤差	外部リファレンス(2)	-5		5	mV
E_G	ゲイン誤差	外部リファレンス (VRSEL = 1h)(2)	-6		6	LSB

(1) し総合未調整誤差 (TUE) は、次の式を使用して、E_I、E_O、E_G から計算できます。$TUE = \sqrt{(E_I^2 + |E_O|^2 + E_G^2)}$
注:上記の式が正確であるためには、すべての誤差を同じ単位 (通常は LSB) に変換する必要があります。
(2) VDD リファレンス電圧のすべての仕様は、V_{R+} = VDD+ = 3.3V かつ V_{R-} = VSS = 0V の条件で測定されたものです。

7.12.4 代表的な接続図




図 7-2. ADC 入力ネットワーク

1. R_{in} と $C_{S/H}$ の値については、電気的特性を参照してください。
2. C_I の値については、電気的特性を参照してください。
3. C_{par} と R_{par} は外部 ADC 入力回路の寄生容量および抵抗を表します。

次の式を使用して、ADC 変換に必要な最小サンプリング時間 (T) を求めます。

1. $Tau = (R_{par} + R_{in}) * C_{S/H} + R_{par} * (C_{par} + C_I)$
2. $K = ln(2^n$ / セトリング誤差) - $ln((C_{par} + C_I) / C_{S/H})$
3. T (最小サンプリング時間) = K * Tau

7.13 温度センサ

自由気流での動作温度範囲内 (特に記述のない限り)(1)

パラメータ		テスト条件	最小値	標準値	最大値	単位
TS_{TRIM}	出荷時調整温度 (2)	ADC および VREF の構成:RES = 0 (12 ビット モード)、VRSEL = 2h (VREF = 1.4V)、VREF+ での cap=1uF、ADC t_{Sample} = 12.5µs	27	30	33	℃
TS_c	温度係数	-40°C ≤ T_j ≤ 130°C	-2.05	-1.9	-1.75	mV/℃
$t_{SET, TS}$	温度センサのセトリング タイム (3)	ADC および VREF の構成:RES = 0 (12 ビット モード)、VRSEL = 2h (VREF = 1.4V)、ADC CHANNEL = 29			12.5	us

(1) 実際の絶対的な温度精度は、相対的温度精度と調整精度を組み合わせ、すべてのアナログ / デジタル変換誤差を考慮することで計算できます。
(2) ユーザー較正により、より高い絶対精度を実現できます。「詳細説明」セクションの「温度センサ」の章を参照してください。
(3) これは、温度センサの測定に必要な最小 ADC サンプリング時間です。

7.14 VREF1

7.14.1 電圧特性 (VREF1)

電源電圧が推奨範囲内で、自由気流の動作温度範囲内のとき (特に記述のない限り)。

パラメータ		テスト条件	最小値	標準値	最大値	単位
VDD_{min}	VREF 動作に必要な最低電源電圧	BUFCONFIG = 1	1.62			V
		BUFCONFIG = 0	2.7			
VREF	リファレンス電圧の出力電圧	BUFCONFIG = 1	1.38	1.4	1.42	V
		BUFCONFIG = 0	2.46	2.5	2.54	

7.14.2 の電気的特性 (VREF1)

電源電圧が推奨範囲内で、自由気流の動作温度範囲内のとき (特に記述のない限り)。

パラメータ		テスト条件	最小値	標準値	最大値	単位
I_{VREF}	VREF の動作電源電流	BUFCONFIG = {0, 1}、無負荷		189	330	µA
I_{Drive}	VREF 出力駆動能力 (1)	VREF+ デバイス ピンでサポートされる駆動能力			100	µA
I_{SC}	VREF 短絡電流				100	mA
TC_{VREF}	VREF の温度係数 (バンドギャップ + VRBUF) (2)	BUFCONFIG = {1}			80	ppm/°C
TC_{VREF}	VREF の温度係数 (バンドギャップ + VRBUF) (2)	BUFCONFIG = {0}			80	ppm/°C
TC_{drift}	VREF の長期ドリフト	時間 =1000 時間、BUFCONFIG = {0, 1}、T = 25℃			300	ppm
$PSRR_{DC}$	VREF 電源除去比、DC	VDD = 1.7V～VDDmax、BUFCONFIG = 1	60	70		dB
		VDD = 2.7V～VDDmax、BUFCONFIG = 0	50	60		

Copyright © 2026 Texas Instruments Incorporated

電源電圧が推奨範囲内で、自由気流の動作温度範囲内のとき (特に記述のない限り)。

パラメータ		テスト条件	最小値	標準値	最大値	単位
V_{noise}	VREF 出力での RMS ノイズ (0.1Hz ～100MHz)	BUFCONFIG = 1		350		µVrms
		BUFCONFIG = 0		500		
C_{VREF}	VREF+ ピンの推奨 VREF デカップリング コンデンサ (3) (4) (5)		0.7	1	1.15	µF
$T_{startup}$	VREF 起動時間	BUFCONFIG = {0, 1}、VDD ≥ 2.7V、C_{VREF} = 1µF			200	µs
$T_{refresh}$	VREF 外部コンデンサのリフレッシュ時間		31.25			

(1) 示された最大出力駆動能力は、デバイスでどのペリフェラルが使用されているかに関係なくサポートされます。
(2) VREF 出力の温度係数は、TC_{VRBUF} と内部バンドギャップ リファレンスの温度係数の和です。
(3) 内部リファレンス電圧 VREF を使用する場合、デカップリング コンデンサ (C_{VREF}) が必要であり、VREF+ ピンから VREF-/ GND に接続する必要があります。VREF+/- ピンを使用して外部リファレンスを供給する場合、外部リファレンス ソースに基づいてデカップリング コンデンサの値を選択する必要があります。
(4) 0805 以下のパッケージ サイズのセラミック コンデンサを推奨します。許容誤差は最大 ±20% です。
(5) VREF モジュールは、C_{VREF} が接続されているときのみイネーブルにして、それ以外の場合はイネーブルにしないでください。

7.15 VREF2

7.15.1 電圧特性 (VREF2)

電源電圧が推奨範囲内で、自由気流の動作温度範囲内のとき (特に記述のない限り)。

パラメータ		テスト条件	最小値	標準値	最大値	単位
VDD_{min}	VREF 動作に必要な最低電源電圧	BUFCONFIG = 1	1.62			V
		BUFCONFIG = 0	2.7			
VREF	リファレンス電圧の出力電圧	BUFCONFIG = 1	1.38	1.4	1.42	V
		BUFCONFIG = 0	2.46	2.5	2.54	

7.15.2 の電気的特性 (VREF2)

電源電圧が推奨範囲内で、自由気流の動作温度範囲内のとき (特に記述のない限り)。

パラメータ		テスト条件	最小値	標準値	最大値	単位
I_{VREF}	VREF の動作電源電流	BUFCONFIG = {0, 1}、無負荷		130	200	µA
TC_{VREF}	VREF の温度係数 (バンドギャップ + VRBUF) (1)	BUFCONFIG = {0.1}			80	ppm/°C
TC_{drift}	VREF の長期ドリフト	時間 =1000 時間、BUFCONFIG = {0, 1}、T = 25°C			300	ppm
$PSRR_{DC}$	VREF 電源除去比、DC	VDD = 1.7V～VDDmax、BUFCONFIG = 1	60	70		dB
		VDD = 2.7V～VDDmax、BUFCONFIG = 0	50	60		
V_{noise}	VREF 出力での RMS ノイズ (0.1Hz ～100MHz)	BUFCONFIG = 1		350		µVrms
		BUFCONFIG = 0		500		
$T_{startup}$	VREF 起動時間	BUFCONFIG = {0, 1}、VDD ≥ 2.7V			20	us

(1) VREF 出力の温度係数は、TC_{VRBUF} と内部バンドギャップ リファレンスの温度係数の和です。

7.16 コンパレータ (COMP)

7.16.1 コンパレータ電気的特性

電源電圧が推奨範囲内で、自由気流の動作温度範囲内のとき (特に記述のない限り)。

パラメータ		テスト条件	最小値	標準値	最大値	単位
コンパレータ電気的特性						
V_{CM}	コモン モード入力範囲		0		VDD	V
V_{offset}	入力オフセット電圧		-20		20	mV

Copyright © 2026 Texas Instruments Incorporated

電源電圧が推奨範囲内で、自由気流の動作温度範囲内のとき (特に記述のない限り)。

パラメータ		テスト条件	最小値	標準値	最大値	単位
V_{hys}	DC 入力ヒステリシス	HYST = 00h		0.4		mV
		HYST = 01h		10		
		HYST = 02h		20		
		HYST = 03h		30		
t_{PD_ls}	伝搬遅延時間、応答時間	出力フィルタ オフ、オーバードライブ = 100mV、高速モード		32	50	ns
		出力フィルタ オフ、オーバードライブ = 100mV、低消費電力モード		1.2	4	µs
t_{en}	コンパレータ イネーブル時間	伝播遅延仕様に達するまでの起動時間、高速モード (コンパレータのみ)			5	µs
		伝搬遅延仕様に達するまでの起動時間、低消費電力モード (コンパレータのみ)			10	µs
I_{comp}	コンパレータの消費電流	Vcm = VDD/2、100mV オーバードライブ、リファレンス電圧は DAC 出力、VDD が DAC のリファレンス電圧、高速モード		130	200	µA
		Vcm = VDD/2、100mV オーバードライブ、リファレンス電圧は DAC 出力、VDD が DAC のリファレンス電圧、低消費電力モード		0.85	2.7	µA
		Vcm = VDD/2、100mV オーバードライブ、コンパレータのみ。高速モード		120	180	µA
		Vcm = VDD/2、100mV オーバードライブ、コンパレータのみ、低消費電力モード		0.7	2.1	µA
I_{comp}	コンパレータ + VREF の消費電流が低消費電力	Vcm = VDD/2、100mV オーバードライブ、リファレンス電圧は DAC 出力 VREF が DAC のリファレンス、低電力モード。VREF レジスタ SHCYCLE=0xC0、HCYCLE=0xC0、SHMODE=1		3		µA
8 ビット DAC 電気的特性						
V_{dac}	DAC の出力範囲		0		VDD	V
$V_{dac-code}$	特定のコードに対する 8 ビット DAC の出力電圧	VIN = 8 ビット DAC に与えるリファレンス電圧、コード n = 0 ～ 255		VIN × (n+1) / 256		V
INL	8 ビット DAC の積分非直線性		-1		1	LSB
DNL	8 ビット DAC の微分非直線性		-1		1	LSB
ゲイン誤差	8 ビット DAC のゲイン誤差	リファレンス電圧 = VDD	-2		2	FSR の %
オフセット誤差	8 ビット DAC のオフセット誤差		-5		5	mV
出力インピーダンス	8 ビット DAC の出力インピーダンス			50		kΩ
t_{dac_settle}	スタティック モードでの 8 ビット DAC のセトリング タイム	DACCODE0 = 0 → 255、DAC 出力精度:1 LSB、ピン PA11 の DAC 出力、Cload = 15pF		6		µs
		DACCODE0 = 0 → 255、DAC 出力が 1 LSB まで正確		1.5		µs

7.17 I2C

7.17.1 I2C 特性

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	スタンダード モード		ファスト モード		ファスト モード プラス		単位
			最小値	最大値	最小値	最大値	最小値	最大値	
f_{I2C}	I2C 入力クロック周波数		2	32	8	32	20	32	MHz
f_{SCL}	SCL クロック周波数		0.025	0.1		0.4		1	MHz
$t_{HD,STA}$	(リピート) スタート ホールド時間		4		0.6		0.26		us
t_{LOW}	SCL クロックの Low 期間		4.7		1.3		0.5		us
t_{HIGH}	SCL クロックの High 期間		4		0.6		0.26		us

Copyright © 2026 Texas Instruments Incorporated

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	スタンダード モード		ファスト モード		ファスト モード プラス		単位
			最小値	最大値	最小値	最大値	最小値	最大値	
$t_{SU,STA}$	リピート スタート セットアップ時間		4.7		0.6		0.26		us
$t_{HD,DAT}$	データ ホールド時間		0		0		0		ns
$t_{SU,DAT}$	データ セットアップ時間		250		100		50		ns
$t_{SU,STO}$	ストップ セットアップ時間		4		0.6		0.26		us
t_{BUF}	ストップ コンディションとスタート コンディションの間のバス解放時間		4.7		1.3		0.5		us
$t_{VD;DAT}$	データ有効時間			3.45		0.9		0.45	us
$t_{VD;ACK}$	データ有効アクノリッジ時間			3.45		0.9		0.45	us

7.17.2 I2C フィルタ

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
f_{SP}	入力フィルタにより抑制されるスパイクのパルス持続時間	AGFSELx = 0		6		ns
		AGFSELx = 1		14	35	
		AGFSELx = 2		22	60	
		AGFSELx = 3		35	90	

7.17.3 I^2C のタイミング図




図 7-3. I2C タイミング図

7.18 SPI

7.18.1 SPI

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ	テスト条件	最小値	標準値	最大値	単位
SPI					

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
f_{SPI}	SPI クロック周波数	最大クロック速度 ≧ 32MHz 1.62 < VDD < 3.6V ペリフェラルまたはコントローラ モード			16[4]	MHz
		最大クロック速度 ≧ 48MHz 1.62 < VDD < 2.7V 高速 IO のペリフェラルまたはコントローラ モード			24[4]	
		最大クロック速度 ≧ 64MHz 2.7 < VDD < 3.6V 高速 IO のペリフェラルまたはコントローラ モード			32[4]	
DC_{SCK}	SCK のデューティ サイクル		40	50	60	%
コントローラ						
$t_{SCLK_H/L}$	SCLK High または Low 時間		(tSPI/2) - 1	tSPI/2	(tSPI/2) + 1	ns
$t_{CS.LEAD}$	CS 進み時間、CS アクティブからクロックまで	SPH=0	1 SPI クロック			ns
		SPH=1	1/2 SPI クロック			
$t_{CS.LAG}$	CS 遅れ時間、最後のクロックから CS 非アクティブまで	SPH=0	1/2 SPI クロック			ns
		SPH=1	1 SPI クロック			
$t_{CS.ACC}$	CS アクセス時間、CS アクティブから PICO データ出力まで				1/2 SPI クロック	ns
$t_{CS.DIS}$	CS ディセーブル時間、CS 非アクティブから PICO 高インピーダンスまで				1 SPI クロック	ns
$t_{SU.CI}$	POCI 入力データのセットアップ時間 [1]	2.7 < VDD < 3.6V、遅延サンプリングがイネーブル	6			ns
		1.62 < VDD < 2.7V、遅延サンプリングがイネーブル	9			
		2.7 < VDD < 3.6V、遅延サンプリングなし	28			
		1.62 < VDD < 2.7V、遅延サンプリングなし	35			
$t_{HD.CI}$	POCI 入力データ ホールド時間	遅延サンプリングがイネーブル	24			ns
		遅延サンプリングなし	0			
$t_{VALID.CO}$	PICO 出力データの有効時間 [2]				7	ns
$t_{HD.CO}$	PICO 出力データのホールド時間 [3]		0			ns
ペリフェラル						
$t_{CS.LEAD}$	CS 進み時間、CS アクティブからクロックまで		10.5			ns
$t_{CS.LAG}$	CS 遅れ時間、最後のクロックから CS 非アクティブまで		1			ns
$t_{CS.ACC}$	CS アクセス時間、CS アクティブから POCI データ出力まで				45	ns
$t_{CS.DIS}$	CS ディセーブル時間、CS 非アクティブから POCI 高インピーダンスまで				45	ns
$t_{SU.PI}$	PICO 入力データ セットアップ時間		7.5			ns
$t_{HD.PI}$	PICO 入力データ ホールド時間		2			ns

Copyright © 2026 Texas Instruments Incorporated

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
$t_{VALID.PO}$	POCI 出力データの有効時間 (2)	2.7 < VDD < 3.6V			25	ns
		1.62 < VDD < 2.7V			29	
$t_{HD.PO}$	POCI 出力データのホールド時間 (3)		5.5			ns

(1) 遅延サンプリング機能がイネーブルのとき、POCI 入力データのセットアップ時間を完全に補償できます。
(2) 出力が SCLK クロック エッジを変更した後、次の有効なデータを出力に駆動する時間を規定します。
(3) 出力が SCLK クロック エッジを変更した後、出力のデータが有効である間の時間を規定します。
(4) fSPIclk = 1/2tLO/HI。ただし、tLO/HI = max(tVALID, CO + tSU, PI, tSU, CI + tVALID, PO)。

7.18.2 SPI タイミング図




図 7-4. SPI のタイミング図 - コントローラ モード




図 7-5. SPI のタイミング図 - ペリフェラル モード

Copyright © 2026 Texas Instruments Incorporated

7.19 UART

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
f_{UART}	UART 入力クロック周波数	パワードメイン 1 の UART			80	MHz
		パワードメイン 0 の UART			40	
f_{BITCLK}	BITCLK クロック周波数 (MBaud のボー レートに等しい)	パワードメイン 1 の UART			10	MHz
		パワードメイン 0 の UART			5	

7.20 USB の仕様

7.20.1 USB 特性 (USB モード)

電源電圧が推奨範囲内で、自由気流の動作温度範囲内のとき (特に記述のない限り)。

パラメータ		テスト条件		最小値	標準値	最大値	単位
I_{VUSB33}	VUSB33 ピン静止時電流	VUSB33	USB モード (3V ≤ VUSB33 ≤ 3.6V)、USB バス アイドル		445		µA
		VUSB33	USB モード (3V ≤ VUSB33 ≤ 3.6V)、USB 中断モード		180		µA
		VUSB33	GPIO モード (1.62V ≤ VUSB33 ≤ 3.6V)		10		nA
V_{CM}	差動入力同相範囲	USBIO (1)	USB モード (3V ≤ VUSB33 ≤ 3.6V)	0.8		2.5	V
V_{DI}	差動入力電圧	USBIO (1)	USB モード (3V ≤ VUSB33 ≤ 3.6V)	0.2			V
V_{IH}	静的 SE 入力ロジック HIGH レベル	USBIO (1)	USB モード (3V ≤ VUSB33 ≤ 3.6V)	0.7*VUSB33			V
V_{IL}	静的 SE 入力ロジック LOW レベル	USBIO (1)	USB モード (3V ≤ VUSB33 ≤ 3.6V)			0.3*VUSB33	V
V_{HYS}	静的 SE 入力ロジック LOW レベル	USBIO (1)	USB モード (3V ≤ VUSB33 ≤ 3.6V)	10	50	300	mV
Z_{IN}	入力インピーダンス	USBIO (1)	USB モード (3V ≤ VUSB33 ≤ 3.6V)	300			kΩ
Z_{DRV}	D+、D- インピーダンス	USBIO (1)	USB モード (3V ≤ VUSB33 ≤ 3.6V)	28		44	Ω
R_{PU}	プルアップ抵抗	USBIO (1)	USB モード (3V ≤ VUSB33 ≤3.6V)、アイドル バス		1.1		kΩ
R_{PD}	プルダウン抵抗	USBIO (1)	USB モード (3V ≤ VUSB33 ≤ 3.6V)		18		kΩ
V_{OH}	D+、D–	USBIO (1)	USB モード (3V ≤ VUSB33 ≤3.6V) | I_{IO}|、max= 2.5mA	2.8		3.6	V
V_{OL}	D+、D–	USBIO (1)	USB モード (3V ≤ VUSB33 ≤3.6V) | I_{IO}|、max= 2.5mA	0		0.3	V
V_{CRS}	出力信号クロスオーバー電圧	USBIO (1)	USB モード (3V ≤ VUSB33 ≤3.6V) D+/D-/Pu で D- のみに Rpd	1.3		2.0	V
t_r	立ち上がり時間	USBIO (1)	USB モード (3V ≤ VUSB33 ≤ 3.6V) フル スピード、差動、C_L = 50pF、10%/90%、D+ に Rpu	4		20	ns
t_f	立ち下がり時間	USBIO (1)	USB モード (3V ≤ VUSB33 ≤ 3.6V) フル スピード、差動、C_L = 50pF、10%/90%、D+ に Rpu	4		20	ns

Copyright © 2026 Texas Instruments Incorporated

電源電圧が推奨範囲内で、自由気流の動作温度範囲内のとき (特に記述のない限り)。

パラメータ		テスト条件		最小値	標準値	最大値	単位
t_{rfm}	立ち上がり / 立ち下がり時間マッチング	USBIO (1)	USB モード (3V ≤ VUSB33 ≤ 3.6V) フル スピード、差動、C_L = 50pF、10%/90%、D+ に Rpu	90		111	%

(1) I/O タイプ : ODIO = 5V 対応オープン ドレイン、SDIO = 標準駆動、HSIO = 高速、HDIO = 高駆動、USBIO = USB プロトコル

7.21 シリアル オーディオ

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
コントローラ モード						
f_{BCLK}	シリアル オーディオ ビット クロック周波数	トランスミッタ モード			6.144	MHz
		レシーバ モード			12.288	MHz
$t_{VALID.WCLK}$	ワード クロック出力の有効時間				16	ns
$t_{HOLD:WCLK}$	ワード クロック出力ホールド時間		7			ns
$t_{VALID:ADx}$	データ出力有効時間	トランスミッタ モード			56	ns
$t_{HOLD:ADx}$	データ出力ホールド時間	トランスミッタ モード	11			ns
$t_{SU.ADx}$	データ入力セットアップ時間	レシーバ モード	4			ns
$t_{HOLD.ADx}$	データ入力ホールド時間	レシーバ モード	1			ns
ターゲット モード						
f_{BCLK}	シリアル オーディオ ビット クロック周波数	トランスミッタ モード			12.288	MHz
		レシーバ モード			6.144	MHz
$t_{SU.WCLK}$	ワード クロック入力のセットアップ時間		15			ns
$t_{HOLD:WCLK}$	ワード クロック入力のホールド時間		1			ns
$t_{VALID:ADx}$	データ出力有効時間	トランスミッタ モード			37	ns
$t_{HOLD:ADx}$	データ出力ホールド時間	トランスミッタ モード	8			ns
$t_{SU.ADx}$	データ入力セットアップ時間	レシーバ モード	3			ns
$t_{HOLD.ADx}$	データ入力ホールド時間	レシーバ モード	1			ns

7.22 TIMx

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
t_{res}	タイマ分解能時間	パワードメイン 1 の TIMx、$f_{TIMxCLK}$ = 80MHz	12.5			ns
		パワードメイン 0 の TIMx、$f_{TIMxCLK}$ = 40MHz	25			ns
			1			$t_{TIMxCLK}$

7.23 エミュレーションおよびデバッグ

7.23.1 SWD タイミング

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
f_{SWD}	SWD 周波数				10	MHz

Copyright © 2026 Texas Instruments Incorporated

8 詳細説明

以降のセクションでは、このデータシートのデバイスを構成するすべてのコンポーネントについて説明します。これらのデバイスに内蔵されているペリフェラルは、メモリ マップ レジスタ (MMR) を介してソフトウェアで設定されます。詳細については、『**MSPM0 G シリーズ 80MHz マイクロコントローラ テクニカル リファレンス マニュアル**』の対応する章を参照してください。

8.1 機能ブロック図

図 8-1 に、MSPM0G511x の機能ブロック図を示します。

Copyright © 2026 Texas Instruments Incorporated




図 8-1. MSPM0G511x の機能ブロック図

8.2 CPU

CPU サブシステム (MCPUSS) は、ARM Cortex-M0+ CPU、命令プリフェッチ / キャッシュ、システム タイマ、メモリ保護ユニット、割り込み管理機能を実装しています。ARM Cortex-M0+ は、組込みアプリケーションに高性能と低消費電力を提供する、コスト最適化された 32 ビット CPU です。CPU サブシステムの主な特長は次のとおりです。

- ARM Cortex-M0+ CPU は 32kHz～80MHz のクロック周波数をサポート
  - ARMv6-M Thumb 命令セット (リトル エンディアン)、シングル サイクル 32×32 乗算命令付き
  - ARM シングル サイクル IO ポートを経由して、GPIO レジスタにシングル サイクルでアクセス
- シーケンシャル コード実行を改善するためのプリフェッチ ロジック、4 つの 64 ビット キャッシュ ラインを備えた I キャッシュ
- 24 ビットのダウン カウンタと自動リロード機能を備えたシステム タイマ (SysTick)
- 8 つのプログラマブル領域を持つメモリ保護ユニット (MPU)
- 4 つのプログラム可能な優先レベルとテール チェーンを備えたネスト型ベクタ割り込みコントローラ (NVIC)
- 割り込みレイテンシを短縮するためのジャンプ インデックスを備えた、割り込みソース全体を拡張するための割り込みグループ

8.3 動作モード

MSPM0G MCU には 5 つのメイン動作モード (電力モード) があり、アプリケーションの要件に基づいてデバイスの消費電力を最適化できます。消費電力を低減するためのモードは次のとおりです。RUN、SLEEP、STOP、STANDBY、SHUTDOWN。CPU は RUN モードではコードをアクティブに実行しています。ペリフェラル割り込みイベントにより、デバイスを SLEEP、STOP、または STANDBY モードから RUN モードにウェークアップできます。SHUTDOWN モードでは、内部コア レギュレータが完全にディセーブルされ、消費電力が最小化されます。また、NRST、SWD、または特定の IO でのロジック レベルの一致によってのみウェークアップが可能です。RUN、SLEEP、STOP、STANDBY の各モードには、複数の構成可能なポリシー オプション (例:RUN.x) も含まれており、性能と消費電力のバランスを確保できます。

性能と消費電力のバランスをさらに高めるために、MSPM0G デバイスには次の 2 つの電力ドメインが実装されています。PD1 (CPU、メモリ、高性能ペリフェラル用) と PD0 (低速、低消費電力ペリフェラル用)。PD1 は、RUN モードと SLEEP モードで常に電源が供給されますが、他のすべてのモードではディセーブルになります。PD0 は、RUN、SLEEP、STOP、STANDBY の各モードで常に電源が供給されます。SHUTDOWN モードでは、PD1 と PD0 の両方がディセーブルになります。

8.3.1 動作モード別の機能 (MSPM0G511x)

各動作モードでサポートされている機能を 表 8-1 に示します。

機能キー:

- **EN**:その機能は、指定されたモードでイネーブルされます。
- **DIS**:その機能は、指定されたモードでディセーブル (クロックまたは電源のどちらかが遮断) されますが、その機能の設定は保持されます。
- **OPT**:その機能は、指定されたモードでは任意であり、イネーブルに設定されている場合はイネーブルのままです。
- **NS**:その機能は、指定されたモードで自動的にはディセーブルになりませんが、サポートされていません。
- **OFF**:その機能は、指定されたモードで完全に電源がオフになり、設定情報は保持されません。OFF 状態からウェークアップするときは、アプリケーション ソフトウェアですべてのモジュール レジスタを所望の設定に再構成する必要があります。

Copyright © 2026 Texas Instruments Incorporated

表 8-1. 動作モード別のサポートされている機能

動作モード		RUN			SLEEP			ストップ			STANDBY		シャットダウン
		RUN0	RUN1	RUN2	SLEEP0	SLEEP1	SLEEP2	STOP0	STOP1	STOP2	STANDBY0	STANDBY1	
発振器	SYSOSC	EN		DIS	EN		DIS	OPT(1)	EN	DIS	DIS		OFF
	LFOSC または LFXT	EN (LFOSC または LFXT)											OFF
	HFXT	OPT	DIS		OPT	DIS		DIS			DIS		OFF
	SYSPLL	OPT	DIS		OPT	DIS		DIS(4)			DIS(4)		OFF
	USBFLL	OPT	DIS		OPT	DIS		DIS			DIS		OFF
クロック	CPUCLK	80MHz	32kHz		DIS								OFF
	MCLK から PD1 へ	80MHz	32kHz		80MHz	32kHz		DIS					OFF
	ULPCLK から PD0 へ	40MHz	32kHz		40MHz	32kHz		4MHz (1)	4MHz	32kHz	32kHz	DIS	OFF
	ULPCLK から TIMG0、TIMB0 へ	40MHz	32kHz		40MHz	32kHz		4MHz (1)	4MHz	32kHz	32kHz	32kHz (2)	OFF
	RTCCLK	32kHz											OFF
	USBCLK	OPT	DIS		OPT	DIS		DIS			DIS		OFF
	MFCLK	OPT	DIS		OPT	DIS		OPT		DIS	DIS		OFF
	LFCLK から PD0/1 へ	32kHz										DIS	OFF
	LFCLK から TIMG0、TIMB0 へ	32kHz										32kHz (2)	OFF
	LFCLK モニタ	OPT											OFF
	MCLK モニタ	OPT										DIS	OFF
PMU	POR モニタ	EN											
	BOR モニタ	EN											OFF
	コア レギュレータ	高駆動能力						中駆動能力			低駆動能力		OFF
コア機能	CPU	EN			DIS								OFF
	DMA	OPT						DIS (トリガをサポート)					OFF
	フラッシュ	EN						DIS					OFF
	SRAM	EN						DIS					OFF
PD1 ペリフェラル	UC2/3	OPT						OFF					OFF
	USB2.0-FS	OPT	DIS		OPT	DIS		OFF					OFF
	I2S/TDM	OPT	DIS		OPT	DIS		OFF					OFF
	TIMA0	OPT						OFF					OFF
	TIMG6/7	OPT						OFF					OFF
	AESADV	OPT						OFF					OFF
	CRC-P	OPT						DIS					OFF

Copyright © 2026 Texas Instruments Incorporated

表 8-1. 動作モード別のサポートされている機能 (続き)

動作モード		RUN			SLEEP			ストップ			STANDBY		シャットダウン
		RUN0	RUN1	RUN2	SLEEP0	SLEEP1	SLEEP2	STOP0	STOP1	STOP2	STANDBY0	STANDBY1	
PD0 ペリフェラル	GPIOA/B(3)	OPT										OPT(2)	OFF
	UC0/1	OPT										OPT(2)	OFF
	TIMG0	OPT										OPT(2)	OFF
	TIMB0	OPT										OPT(2)	OFF
	WWDT0/1	OPT										DIS	OFF
	IWDT	OPT											OFF
	RTC_B	OPT											OFF
	キーストア	OPT											OFF
アナログ	VREF1	OPT											OFF
	VREF2	OPT								NS			OFF
	ADC0(3)	OPT								NS (トリガをサポート)			OFF
	COMP0	OPT	OPT (ULP)		OPT	OPT (ULP)		OPT		OPT (ULP)			OFF
	温度センサ	OPT									OFF		OFF
IOMUX および IO ウェークアップ		EN											DIS (ウェーク付き)
ウェーク ソース		該当なし			任意の IRQ			PD0 IRQ					IOMUX、NRST、SWD

(1) RUN1 から STOP0 に遷移した場合 (SYSOSC がイネーブルで、MCLK は LFCLK から供給)、RUN1 のときと同様に SYSOSC はイネーブルに維持され、ULPCLK は 32kHz に維持されます。RUN2 から STOP0 に遷移した場合 (SYSOSC がディセーブルで、MCLK は LFCLK から供給)、RUN2 のときと同様に SYSOSC はディセーブルに維持され、ULPCLK は 32kHz に維持されます。

(2) STANDBY に STANDBY1 のポリシーを使用する場合、特定のペリフェラル (TIMG0、TIMB0、および RTC) のみがクロック駆動されます。その他の PD0 ペリフェラルは、外部アクティビティが発生した際に非同期高速クロック要求を生成できますが、アクティブにクロック供給されません。

(3) ADCx および GPIO ポート A および B については、デジタル ロジックは PD0 にあり、レジスタ インターフェイスは PD1 にあります。これらのペリフェラルは、PD1 がアクティブな場合には、高速シングルサイクル レジスタ アクセスをサポートし、また、PD0 がまだアクティブなときには、STANDBY モードになるまで基本動作もサポートします。

(4) SYSPLL は自動的にディセーブルされていないため、消費電力を低減するには、SYSCTL レジスタ内の HSCLKEN.SYSPLLEN フィールドを使用して手動でディセーブルにする必要があります。

8.4 パワー マネージメント ユニット (PMU)

パワー マネージメント ユニット (PMU) は、本デバイスのための内部的に安定化されたコア電源を生成し、また外部電源 (VDD) の監視を行います。PMU は、PMU 自体とアナログ ペリフェラルで使用されるバンドギャップ基準電圧も内蔵しています。PMU の主な特長は次のとおりです。

- パワーオン リセット (POR) 電源モニタ
- ブラウンアウト リセット (BOR) 電源モニタ、プログラム可能な 3 つのスレッショルドを使った早期警告機能付き
- RUN、SLEEP、STOP、STANDBY 動作モードをサポートするコア レギュレータにより、性能と消費電力を動的に最適化
- パリティ保護されたトリムにより、パワー マネージメント トリムが破損した際、パワーオン リセット (POR) を直ちに生成

詳細については、*『MSPM0 G シリーズ 80MHz マイクロコントローラ テクニカル リファレンス マニュアル』*の「PMU」の章を参照してください。

8.5 クロック モジュール (CKM)

クロック モジュールは以下に示す発振器を備えています。

Copyright © 2026 Texas Instruments Incorporated

- **LFOSC**:内部低周波数発振器 (32KHz)
- **SYSOSC**:内部高周波数発振器 (4MHz または 32MHz (出荷時に調整)、16MHz または 24MHz (ユーザーによる調整))
- **LFXT/LFCKIN**:低周波の外部水晶発振器またはデジタル クロック入力 (32KHz)
- **HFXT/HFCKIN**:高周波の外部水晶発振器またはデジタル クロック入力 (4～48MHz)
- **SYSPLL**:3 出力 (32～80MHz) のシステム フェーズ ロック ループ
- **USBFLL**: 内部周波数ロックループ (FLL) 発振器 (60MHz)

プロセッサ、バス、ペリフェラルで使用するために、クロック モジュールによって以下に示すクロックが分配されます。

- **MCLK**:PD1 ペリフェラルのメイン システム クロック。SYSOSC、LFCLK または HSCLK から生成。RUN および SLEEP モードでアクティブ。
- **CPUCLK**:プロセッサのクロック (MCLK から生成)。RUN モードでアクティブ。
- **ULPCLK**:PD0 ペリフェラル用の超低消費電力クロック。RUN、SLEEP、STOP、STANDBY モードでアクティブ。
- **MFCLK**:ペリフェラル用 4MHz 固定の中周波数クロック。RUN、SLEEP、STOP モードで使用可能。
- **LFCLK**:ペリフェラルまたは MCLK 用 32kHz 固定の低周波数クロック。RUN、SLEEP、STOP、STANDBY モードでアクティブ。
- **ADCCLK**:ADC のクロック。RUN、SLEEP、STOP モードで使用可能。
- **CLK_OUT**:クロックを外部に出力するために使用。RUN、SLEEP、STOP、STANDBY モードで使用可能。
- **HFCLK**:HFXT または HFCLK_IN から生成される高周波数クロック。RUN および SLEEP モードで使用可能
- **HSCLK**:HFCLK、SYSPLL、または USBFLL から派生した高速クロックで、RUN モードと SLEEP モードで使用できます
- **USBCLK**: USB のクロック、RUN、SLEEP モードで使用可能
- **DAICLK**: デジタル オーディオ インターフェイス クロック。RUN モードで使用可能

詳細については、『**MSPM0 G シリーズ 80MHz マイクロコントローラ テクニカル リファレンス マニュアル**』の「CKM」の章を参照してください。

8.6 DMA

ダイレクト メモリ アクセス (DMA) コントローラを使うと、CPU を介さずに、いずれかのメモリ アドレスから別のメモリ アドレスにデータを移動できます。たとえば、DMA を使って ADC 変換メモリから SRAM にデータを移動できます。DMA を使用すると、ペリフェラルとの間でデータをやりとりするとき、CPU をウェークアップする必要がなく、低消費電力モードのまま維持できるため、システムの消費電力を削減できます。

これらのデバイスの DMA は、以下の主な機能をサポートしています。

- 12 つの独立した DMA 転送チャネル
  - 6 つのフル機能チャネル (DMA0-DMA5)。繰り返し転送モードをサポートします。
  - 6 つの基本チャネル (DMA6-DMA11)、シングル転送モードをサポートします。
- DMA チャネルの優先度を設定可能
- バイト (8 ビット)、ショート ワード (16 ビット)、ワード (32 ビット)、ロング ワード (64 ビット)、ロングロングワード (128 ビット)、またはバイトとワードの混合の転送機能
- 最大 64k のブロック サイズのすべてのデータ タイプの転送をサポートする転送カウンタ
- DMA 転送トリガの選択を設定可能
- 他のチャネルにサービスを提供するためのアクティブ チャネル割り込み
- ピンポン バッファ アーキテクチャのための早期割り込み生成
- 他のチャネルでのアクティビティ完了時のチャネルのカスケード化
- データの再構成をサポートするためのストライド モード (3 相測定アプリケーションなど)
- 収集モード

表 8-2. DMA の機能

機能	完全	基本
チャネル番号	0、1、2、3、4、5	6、7、8、9、10、11

Copyright © 2026 Texas Instruments Incorporated

表 8-2. DMA の機能 (続き)

機能	完全	基本
反復モード	あり	-
テーブルとフィルモード	あり	-
収集モード	あり	-
IRQ 前	あり	-
オート イネーブル	あり	あり
ロング ロング (128 ビット) 転送	あり	あり
ストライド モード	あり	あり
カスケード チャネルのサポート	あり	あり

表 8-3 に、DMA メモリ マップ レジスタの DMATCTL.DMATSEL 制御ビットを使って設定された DMA で利用可能なトリガの一覧を示します。

表 8-3. DMA のトリガの割り当て

DMACTL.DMATSEL	トリガ ソース	DMACTL.DMATSEL	トリガ ソース
0	ソフトウェア	12	UC3.TX パブリッシャ 2
1	一般サブスクライバ (FSUB_0)	13	I2S パブリッシャ 1
2	一般サブスクライバ (FSUB_1)	14	I2S パブリッシャ 2
3	AESADV パブリッシャ 1	15	USB-FS パブリッシャ 1
4	AESADV パブリッシャ 2	16	USB-FS パブリッシャ 2
5	UC0.RX パブリッシャ 1	17	USB-FS パブリッシャ 3
6	UC0.TX パブリッシャ 2	18	USB-FS パブリッシャ 4
7	UC1.RX パブリッシャ 1	19	USB-FS パブリッシャ 5
8	UC1.TX パブリッシャ 2	20	USB-FS パブリッシャ 6
9	UC2.RX パブリッシャ 1	21	USB-FS パブリッシャ 7
10	UC2.TX パブリッシャ 2	22	USB-FS パブリッシャ 8
11	UC3.RX パブリッシャ 1	23	ADC0 DMA トリガ

詳細については、『**MSPM0 G シリーズ 80MHz マイクロコントローラ テクニカル リファレンス マニュアル**』の「DMA」の章を参照してください。

8.7 イベント

イベント マネージャは、1 つのエンティティ (ペリフェラルなど) から別のエンティティ (第 2 のペリフェラル、DMA、CPU など) にデジタル イベントを転送します。イベント マネージャは、静的なルートとプログラマブルなルートの組み合わせを含むイベント ファブリックによって相互接続された一連の定義済みイベント パブリッシャ (ジェネレータ) およびサブスクライバ (レシーバ) によるイベント転送を実装しています。

イベント マネージャによって転送されるイベントには、以下が含まれます。

- 割り込み要求 (IRQ) として CPU に転送されるペリフェラル イベント (静的イベント)
  - 例:CPU に送られる RTC 割り込み
- DMA トリガとして DMA に転送されるペリフェラル イベント (DMA イベント)
  - 例:DMA 転送を要求するための、DMA への UART データ受信トリガ
- ハードウェアでの動作を直接トリガするため、別のペリフェラルに転送されるペリフェラル イベント (汎用イベント)
  - 例:TIMx タイマ ペリフェラルが ADC サブスクライバ ポートに周期的イベントを発行し、ADC がこのイベントを使ってサンプリング開始をトリガする。

詳細については、『**MSPM0 G シリーズ 80MHz マイクロコントローラ テクニカル リファレンス マニュアル**』の「イベント」の章を参照してください。

Copyright © 2026 Texas Instruments Incorporated

表 8-4. 汎用イベント チャネル

汎用ルートは、1:1 ルートと 1:2 スプリッタ ルートのどちらかです。これらのルートでは、イベントを発行しているペリフェラルは、利用可能な複数の汎用ルート チャネルの 1 つを使ってそのイベントを別の 1 つのエンティティ (スプリッタ ルートの場合は複数のエンティティ) に公開するように構成されています。ここでエンティティとは、別のペリフェラル、汎用 DMA トリガイベント、または汎用 CPU イベントです。

CHANID	汎用ルート チャネルの選択	チャネル タイプ
0	汎用イベント チャネルが選択されていない。	該当なし
1	汎用イベント チャネル 1 が選択されている。	1:1
2	汎用イベント チャネル 2 が選択されている。	1:1
3	汎用イベント チャネル 3 が選択されている。	1:1
4	汎用イベント チャネル 4 が選択されている。	1:1
5	汎用イベント チャネル 5 が選択されている。	1:1
6	汎用イベント チャネル 6 が選択されている。	1:1
7	汎用イベント チャネル 7 が選択されている。	1:1
8	汎用イベント チャネル 8 が選択されている。	1:1
9	汎用イベント チャネル 9 が選択されている。	1:1
10	汎用イベント チャネル 10 が選択されている。	1:1
11	汎用イベント チャネル 11 が選択されている。	1:1
12	汎用イベント チャネル 12 が選択されている。	1:2 (スプリッタ)
13	汎用イベント チャネル 13 が選択されている。	1:2 (スプリッタ)
14	汎用イベント チャネル 14 が選択されている。	1:2 (スプリッタ)
15	汎用イベント チャネル 15 が選択されている。	1:2 (スプリッタ)

8.8 メモリ

8.8.1 メモリ構成

本デバイスのメモリ マップを、表 8-5 に示します。メモリ領域の詳細については、『MSPM0 G シリーズ 80MHz マイクロコントローラ テクニカル リファレンス マニュアル』の「プラットフォーム メモリ マップ」セクションを参照してください。

表 8-5. メモリ構成

メモリ領域	サブ領域	MSPM0G5115	MSPM0G5116	MSPM0G5117
コード (フラッシュ バンク 0)	MAIN、ECC 訂正あり	16KB	32KB	64KB
		0x0000.0000～ 0x0000.3FFF	0x0000.0000～ 0x0000.7FFF	0x0000.0000～ 0x0000.FFFF
	MAIN、ECC 訂正なし	0x0040.0000～ 0x0040.3FFF	0x0040.0000～ 0x0040.7FFF	0x0040.0000～ 0x0040.FFFF
	フラッシュ ECC コード	0x0080.0000～ 0x0080.3FFF	0x0080.0000～ 0x0080.7FFF	0x0080.0000～ 0x0080.FFFF
コード (フラッシュ バンク 1)	MAIN、ECC 訂正あり	16KB	32KB	64KB
		0x0000.4000～ 0x0000.7FFF	0x0000.8000～ 0x0000.FFFF	0x0001.0000～ 0x0001.FFFF
	MAIN、ECC 訂正なし	0x0040.4000～ 0x0040.7FFF	0x0040.8000～ 0x0040.FFFF	0x0041.0000～ 0x0001.FFFF
	フラッシュ ECC コード	0x0080.4000～ 0x0080.7FFF	0x0080.8000～ 0x0080.FFFF	0x0081.0000～ 0x0001.FFFF

Copyright © 2026 Texas Instruments Incorporated

表 8-5. メモリ構成 (続き)

メモリ領域	サブ領域	MSPM0G5115	MSPM0G5116	MSPM0G5117
データ フラッシュ バンク	データ フラッシュ ECC 修正	8KB	8KB	8KB
		0x41D0.0000～0x41D0.1FFF	0x41D0.0000～0x41D0.1FFF	0x41D0.0000～0x41D0.1FFF
	データ フラッシュがチェックされていません	0x41E0.0000～0x41E0.1FFF	0x41E0.0000～0x41E0.1FFF	0x41E0.0000～0x41E0.1FFF
	データ フラッシュ ECC コード	0x41F0.0000～0x41F0.1FFF	0x41F0.0000～0x41F0.1FFF	0x41F0.0000～0x41F0.1FFF
SRAM (SRAM)	SRAM ECC 修正	16KB	32KB	32KB
		0x2000.0000～0x2000.3FFF	0x2000.0000～0x2000.7FFF	0x2000.0000～0x2000.7FFF
	SRAM パリティ チェック	0x2010.0000～0x2010.3FFF	0x2010.0000～0x2010.7FFF	0x2010.0000～0x2010.7FFF
	SRAM チェックなし	0x2020.0000～0x2020.3FFF	0x2020.0000～0x2020.7FFF	0x2020.0000～0x2020.7FFF
	SRAM ECC / パリティ コード	0x2030.0000～0x2030.3FFF	0x2030.0000～0x2030.7FFF	0x2030.0000～0x2030.7FFF
ペリフェラル	周辺機器	0x4000.0000～0x40FF.FFFF	0x4000.0000～0x40FF.FFFF	0x4000.0000～0x40FF.FFFF
	NONMAIN、訂正あり	1KB	1KB	1KB
		0x41C0.0000～0x41C0.03FF	0x41C0.0000～0x41C0.03FF	0x41C0.0000～0x41C0.03FF
	NONMAIN、訂正なし	0x41C1.0000～0x41C1.03FF	0x41C1.0000～0x41C1.03FF	0x41C1.0000～0x41C1.03FF
	NONMAIN ECC コード	0x41C2.0000～0x41C2.03FF	0x41C2.0000～0x41C2.03FF	0x41C2.0000～0x41C2.03FF
	FACTORY、訂正あり	512Bytes	512Bytes	512Bytes
		0x41C4.0000～0x41C4.01FF	0x41C4.0000～0x41C4.01FF	0x41C4.0000～0x41C4.01FF
	FACTORY、訂正なし	0x41C5.0000～0x41C5.01FF	0x41C5.0000～0x41C5.01FF	0x41C5.0000～0x41C5.01FF
	FACTORY ECC コード	0x41C6.0000～0x41C6.01FF	0x41C6.0000～0x41C6.01FF	0x41C6.0000～0x41C6.01FF
サブシステム		0x6000.0000～0x7FFF.FFFF	0x6000.0000～0x7FFF.FFFF	0x6000.0000～0x7FFF.FFFF
システム PPB		0xE000.0000～0xE00F.FFFF	0xE000.0000～0xE00F.FFFF	0xE000.0000～0xE00F.FFFF

8.8.2 ペリフェラル ファイル マップ

表 8-6 に、使用可能なペリフェラルと、各ペリフェラルのレジスタ ベース アドレスの一覧を示します。

表 8-6. ペリフェラルのまとめ

ペリフェラル名	ベース アドレス	サイズ
ADC0	0x4000.0000	0x2000
VREF	0x4003.0000	0x2000

Copyright © 2026 Texas Instruments Incorporated

表 8-6. ペリフェラルのまとめ (続き)

ペリフェラル名	ベース アドレス	サイズ
WWDT0	0x4008.0000	0x2000
WWDT1	0x4008.2000	0x2000
TIMG0	0x4008.4000	0x2000
RTC_B	0x4009.4000	0x2000
GPIOA	0x400A.0000	0x2000
GPIOB	0x400A.2000	0x2000
キーストア	0x400A.C000	0x2000
SYSCTL	0x400A.F000	0x4000
TIMB0	0x400B.8000	0x2000
DEBUGSS	0x400C.7000	0x2000
EVENT	0x400C.9000	0x3000
NVM	0x400C.D000	0x2000
MCPUSS	0x4040.0000	0x2000
MTB	0x4040.2000	0x1000
MTBRAM	0x4040.3000	0x0020
IOMUX	0x4042.8000	0x2000
DMA	0x4042.A000	0x2000
CRC	0x4044.0000	0x2000
AESADV	0x4044.2000	0x2000
I2S	0x4047.B000	0x2000
USB FS	0x4047.F000	0x81000
ADC0 (1)	0x4055.6000	0x2000
TIMA0	0x4086.0000	0x2000
TIMG6	0x4086.8000	0x2000
TIMG7	0x4086.A000	0x2000
UNICOMM0	0x40A8.0000	0x2000
UC0.UART	0x40A0.1000	0x1000
UC0.I2CC	0x40A2.1000	0x1000
UC0.I2CT	0x40A4.1000	0x1000
UNICOMM1	0x40A8.2000	0x2000
UC1.UART	0x40A0.3000	0x1000
UC1.I2CC	0x40A2.3000	0x1000
UC1.I2CT	0x40A4.3000	0x1000
SPG0	0x40A0.0000	0x1000
UNICOMM2	0x40B8.0000	0x2000
UC2.SPI	0x40B6.1000	0x1000
UNICOMM3	0x40B8.2000	0x2000
UC3.UART	0x40B0.3000	0x1000
UC3.SPI	0x40B6.3000	0x1000

Copyright © 2026 Texas Instruments Incorporated

表 8-6. ペリフェラルのまとめ (続き)

ペリフェラル名	ベース アドレス	サイズ
SPG1	0x40B0.0000	0x1000

(1) ADC0 メモリ マップ レジスタのエイリアス領域

Copyright © 2026 Texas Instruments Incorporated

8.8.3 ペリフェラルの割り込みベクタ

表 8-7 に、このデバイス内の各ペリフェラルの IRQ 番号と割り込みグループ番号を示します。

表 8-7. 割り込みベクタ番号

ペリフェラル名	NVIC IRQ	グループ IIDX
WWDT0	0	0
WWDT1	0	1
DEBUGSS	0	2
FLASHCTL	0	3
イベント サブ ポート 0	0	4
イベント サブ ポート 1	0	5
SYSCTL	0	6
GPIOA	1	0
GPIOB	1	1
COMP0	1	2
TIMB0	2	-
ADC0	4	-
USBFS	6	-
UC0	9	-
UC1	10	-
I2S	11	-
UC2	13	-
UC3	14	-
TIMG0	16	-
TIMG6	17	-
TIMA0	18	-
TIMG7	20	-
AESADV	28	-
RTC_B	30	-
DMA0	31	-

8.9 フラッシュ メモリ

実行可能なプログラム コードとアプリケーション データを格納するため、不揮発性フラッシュ メモリ (合計最大 128kB) のデュアル バンクと、独立したデータ フラッシュ バンク (8kB) が備わっています。

フラッシュの主な特長は次のとおりです。

- ハードウェア ECC 保護 (エンコードおよびデコード)、シングル ビット誤り訂正およびダブル ビット誤り検出機能付き
- 推奨電源電圧範囲全体にわたって、インサーキットでの書き込み / 消去動作をサポート
- 1kB の小さなセクタ サイズ (1kB の最小消去分解能)
- フラッシュ メモリ (データ フラッシュ バンクを含む任意のセクター) の 32kB で最大 100,000 回の書き込み/消去サイクル、残りのフラッシュ メモリで最大 10,000 回の書き込み/消去サイクルをサポート (32kB のデバイスでは、フラッシュ メモリ全体で 100,000 サイクルをサポート)
- システム内のワイヤレス (OTA) ファームウェア更新に適したバンク アドレスのスワップ

フラッシュ メモリの詳細な説明については、*『MSPM0 G シリーズ 80MHz マイクロコントローラ テクニカル リファレンス マニュアル』*の「NVM」の章を参照してください。

8.10 SRAM

MSPM0 MCU には、低消費電力の高性能 SRAM が搭載されており、デバイスでサポートされている CPU 周波数範囲全体にわたってゼロ ウェイト状態でのアクセスに対応します。MSPM0G511x シリーズは、ハードウェア ECC およびパリティ保護付きで最大 32KB の SRAM を搭載しています。SRAM は、呼び出しスタック、ヒープ、グローバル データ、コードなどの揮発性情報を格納するために使用できます。SRAM の内容は、sun、sleep、stop、standby 動作モードでは完全に保持されます。シャットダウン モードでは、SRAM 内容が失われます。

書き込み実行相互排他メカニズムが用意されており、SRAM を読み取り / 書き込み (RW) パーティションと、読み取り / 実行 (RX) パーティションの 2 つのセクションに分割できます。これらのパーティションを設定するには、SYSCTL の SRAMBOUNDARY レジスタを構成する必要があります。RX パーティションは SRAM アドレス空間の上部を占有します。書き込み保護は、実行可能コードを SRAM に配置するときに役立ちます。CPU または DMA によってコードが意図せず上書きされることに対してある程度の保護を提供するからです。SRAM にコードを配置すると、ゼロ ウェイト状態動作と低消費電力を実現することで、重要なループの性能を向上できます。RW パーティションからのコード実行を防ぐことで、コード実行の自己修正を防止することでセキュリティを向上させます。

8.11 GPIO

汎用入出力 (GPIO) ペリフェラルを使用することにより、デバイス ピンとの間でデータを読み書きできます。ポート A およびポート B GPIO ペリフェラルを使用することで、MSPM0G511x シリーズは最大 59 本の GPIO ピンをサポートします。

GPIO モジュールの主な特長は次のとおりです。

- CPU からの 0 待機状態の MMR アクセス
- ソフトウェアでのリード モディファイ ライト構造を必要とせずに、複数のビットのセット、クリア、トグルが可能
- 「ウェークアップ機能付きの標準」駆動機能を持つ GPIO により、デバイスを SHUTDOWN モードからウェークアップ可能
- ユーザー制御の入力フィルタリング
- 任意の GPIO ポートによる、STOP および STANDBY モードからの低消費電力ウェークアップを可能にする GPIO の「FastWake」機能

詳細については、『MSPM0 G シリーズ 80MHz マイクロコントローラ テクニカル リファレンス マニュアル』の「GPIO」の章を参照してください。

8.12 IOMUX

IOMUX ペリフェラルは IO パッド構成を可能にし、デバイス ピンを出入りするデジタル データの流れを制御します。IOMUX の主な特長は次のとおりです。

- IO パッド構成レジスタにより、プログラム可能な駆動強度、速度、プルアップまたはプルダウンなどを実現
- デジタル ピン多重化により、複数のペリフェラル信号を同じ IO パッドに接続可能
- PINCM レジスタを使って、ピンの機能と能力をユーザー設定可能

詳細については、『**MSPM0 G シリーズ 80MHz マイクロコントローラ テクニカル リファレンス マニュアル**』の「IOMUX」の章を参照してください。

8.13 ADC

これらのデバイスの 12 ビット アナログ/デジタル コンバータ (ADC) モジュールは、シングルエンド入力による高速 12 ビット変換をサポートしています。

ADC の主な特長は次のとおりです。

- 12 ビットの出力分解能、1.68Msps、11 ビットを超える ENOB
- ハードウェア平均化により、100ksps で 14 ビットの実効分解能を実現
- 最大 26 の合計外部入力チャネル
- 温度センシングおよび電源監視用の内部チャネル
- ソフトウェアで選択可能なリファレンス電圧:

Copyright © 2026 Texas Instruments Incorporated

  - 1.6Msps をサポートするために、内部共有リファレンス電圧 (VREF1)、1.4V および 2.5V に設定可能 (VREF+/- ピンにデカップリング コンデンサが必要)
  - 内部専用リファレンス電圧 (VREF2) :1.4V と 2.5V に設定でき、0.9Msps をサポート
  - MCU 電源電圧 (VDD)
  - 外部リファレンス電圧、VREF+/- ピンを経由して ADC に供給
- RUN、SLEEP、STOP の各モードで動作

デバイスの ADC チャネルの割り当てを、表 8-8 に示します。

表 8-8. ADC チャネル割り当て

CHANNEL[0:15]	信号名 (2)	CHANNEL[16:31]	信号名 (1) (2)
	ADC0		ADC0
0	A0_0	16	A0_16
1	A0_1	17	A0_17
2	A0_2	18	A0_18
3	A0_3	19	A0_19
4	A0_4	20	A0_20
5	A0_5	21	A0_21
6	A0_6	22	A0_22
7	A0_7	23	A0_23
8	A0_8 / *VREF-*	24	A0_24
9	A0_9	25	A0_25
10	A0_10	26	-
11	A0_11	27	-
12	A0_12	28	*VREFINT*
13	A0_13	29	*温度センサ*
14	A0_14	30	*VUSB モニタ*
15	A0_15	31	*電源 / バッテリ モニタ*

(1) 信号名が*斜体*で記載された信号は、完全にデバイス内部の信号です。これらの信号は、内部ペリフェラルの相互接続に使用されます。
(2) デバイスのアナログ接続の詳細については、セクション 8.27 を参照してください。

詳細については、『MSPM0 G シリーズ 80MHz マイクロコントローラ テクニカル リファレンス マニュアル』の「ADC」の章を参照してください。

8.14 温度センサ

温度センサは、デバイス温度に対して直線的に変化する電圧を出力します。温度センサの出力は、温度からデジタルへの変換を可能にするため、ADC 入力チャネルの 1 つに内部的に接続されています。

温度センサのユニットごとの 1 点キャリブレーション値は、ファクトリ定数メモリ領域に格納されています。このキャリブレーション値は、工場調整温度 (TS_{TRIM}) において 1.4V 内部 VREF を使用して 12 ビット モードで測定された温度センサ値に対応する ADC 変換結果 (ADC コード形式) を表します。

上記の測定において、ADC および VREF の構成は次のとおりです。RES = 0 (12 ビット モード)、VRSEL = 2h (内部 VREF)、BUFCONFIG = 1h (1.4V VREF)、ADC t_{Sample}=12.5µs。このキャリブレーション値を温度センサの温度係数 (TS_c) と組み合わせて使用することで、本デバイスの温度を推定できます。

出荷時調整値を使って本デバイスの温度を推定する方法については、*『MSPM0 G シリーズ 80MHz マイクロコントローラ テクニカル リファレンス マニュアル』*の「温度センサ」のセクションを参照してください。

8.15 VREF

これらのデバイスの共有電圧リファレンス モジュール (VREF1 および VREF2) には、構成可能な電圧リファレンス バッファが含まれており、ユーザーはオンボードのアナログ ペリフェラルに安定した電圧リファレンスを供給できます。また、より高い精度が必要なアプリケーション向けに、外部リファレンスの取り込みもサポートしています。

VREF1 には以下の機能があります。

- ユーザー選択可能な 1.4V および 2.5V の内部リファレンス
- 内部リファレンスは、1.6Msps のフルスピード ADC 動作をサポート
- コンパレータ動作のサポート
- VREF+/- デバイス ピンでの外部リファレンス取り込みをサポート
- 適切な動作のために、VREF+/- ピンにデカップリング コンデンサを配置する必要があります。詳細については、VREF をご覧ください。




図 8-2. VREF1 モジュール

VREF2 (VREFINT) の主な機能は以下のとおりです:

- ユーザー選択可能な 1.4V および 2.5V の内部リファレンス
- 内部リファレンスは、0.9Msps の減速 ADC 動作をサポート
- 適切な動作のために、VREF+/- ピンにデカップリング コンデンサを配置する必要はありません。

Copyright © 2026 Texas Instruments Incorporated




図 8-3. VREF2 (VREFINT) モジュール

詳細については、*『MSPM0 G シリーズ 80MHz マイクロコントローラ テクニカル リファレンス マニュアル』*の「VREF」の章を参照してください。

8.16 COMP

本デバイスのコンパレータ ペリフェラルは、2 つの入力端子の電圧レベルを比較し、この比較に基づいてデジタル信号を出力します。COMP は、以下の主な機能をサポートしています。

- プログラマブル ヒステリシス
- リファレンス電圧をプログラム可能:
  - 外部リファレンス電圧 (VREF IO)
  - 内部 VREF1 リファレンス電圧 (1.4V、2.5V)
  - 内蔵ル 8 ビット リファレンス DAC
- 動作モードを設定可能:
  - 高速度モード
  - 低消費電力モード
- 出力グリッチ フィルタ遅延をプログラム可能
- TIMx インスタンスからの 6 つのブランキング ソースをサポート (表 8-9 を参照)
- コンパレータ出力を使用してすべての低消費電力モードからのデバイス ウェークアップ
- 先進のタイマ フォルト処理機能に接続された出力
- デバイス ピンまたは内部アナログ モジュールからコンパレータ チャネル入力を選択できます (表 8-10 を参照)

表 8-9. COMP ブランキング ソース表

CTL2.BLANKSRC	ブランキング ソース
1	TIMA0.CC2
2	TIMA0.CC3
3	TIMG0.CC0
4	TIMG0.CC1
5	TIMG6.CC1
6	TIMG7.CC1

Copyright © 2026 Texas Instruments Incorporated

表 8-10. COMP0 入力チャネル選択

IPSEL / IMSEL ビット	正端子入力	負端子入力
0x0	COMP0_IN0+	COMP0_IN0-
0x1	COMP0_IN1+	COMP0_IN1-
0x2	COMP0_IN2+	COMP0_IN2-
0x3	COMP0_IN3+	-
0x5	-	温度センサ

デバイスのアナログ接続の詳細については、セクション 8.27 を参照してください。

詳細については、『MSPM0 G シリーズ 80MHz マイクロコントローラ テクニカル リファレンス マニュアル』の「COMP」の章を参照してください。

8.17 セキュリティ

この デバイスは、次のような複数のセキュリティ機能を備えています:

- デバッグ セキュリティ
- デバイス識別
- GCM/GMAC、CCM/CBC-MAC、CBC、CTR をサポートする AES-128/256 アクセラレータ、
- コードおよびデータ保護用のフレキシブルなファイアウォール
  - フラッシュ書き込み消去保護
  - フラッシュ読み取り実行保護
  - フラッシュ IP 保護
  - SRAM 書き込み実行の相互排他
- セキュア ブート
- ファームウェアのセキュア更新
- 最大 4 つの AES キーを格納可能なセキュア キー ストレージ
- 顧客のセキュア コード
- ハードウェア単調カウンタ
- カスタム多項式をサポートする巡回冗長性検査 (CRC-16、CRC-32)

詳細については、『MSPM0 G シリーズ 80MHz マイクロコントローラ テクニカル リファレンス マニュアル』の「セキュリティ」の章を参照してください。

8.18 AESADV

AES 高度な (AESADV) アクセラレータ モジュールは、AES (Advanced Encryption Standard) に従って 128 ビットまたは 256 ビットのキーをハードウェアに配置し、128 ビットのデータ ブロックの暗号化と復号化を実行します。AES は、FIPS PUB 197 で規定されている対称キー ブロック暗号アルゴリズムです。

AESADV アクセラレータには、次のような機能があります。

- 128 ビットと 256 ビットのキーによる AES 動作
- ハードウェア内でのキー スケジューリング
- ENC /復号化のみのモード:CBC、CFB-1、CFB-8、CFB-128、OFB-128、CTR/ICM
- 認証専用モード:CBC-MAC、CMAC
- AES-CCM
- AES-GCM
- AES-CCM および AES-GCM モードは、ペイロード データのホールド / レジュームによる継続をサポートしています
- 32 ビット ワードのアクセスにより、キー データ、入力データ、および出力データを供給
- AESADV 準備完了割り込み
- 入出力データの DMA トリガ
- RUN モードと SLEEP モードをサポート (デバイスのテクニカル リファレンス マニュアルの「動作モード」セクションを参照)

Copyright © 2026 Texas Instruments Incorporated

詳細については、『MSPM0 G シリーズ 80MHz マイクロコントローラ テクニカル リファレンス マニュアル』の「AESADV」の章を参照してください。

8.19 キーストア

キーストア コントローラは、Advanced Encryption Engine (AES) キーの安全な管理を提供します。キーストア コントローラの使用モデルは、顧客のセキュア コードの実行中にキーを安全に格納し、その後 AES エンジンがオブザーバーにキーデータを漏らさずに安全な方法でそれらにアクセスすることです。128 ビットと 256 ビットのキーは、キーストアのキー スロットに格納できます。キーストアと AES エンジンとの相互作用は、部分的なキー変更攻撃を阻止するなど、安全な操作を可能にするように設計されています。

- 最大 4 つのキーの保存をサポートします

詳細については、『MSPM0 G シリーズ 80MHz マイクロコントローラ テクニカル リファレンス マニュアル』の「KEYSTORE」の章を参照してください。

8.20 CRC-P

巡回冗長検査 (CRC) モジュールは入力データ シーケンスのシグネチャを提供します。CRC モジュールの主な特長は次のとおりです。

- CRC16-CCITT に基づく 16 ビット CRC をサポート
- CRC32-ISO3309 に基づく 32 ビット CRC をサポート
- ビット リバーサルをサポート
- カスタム多項式のサポート

詳細については、『MSPM0 G シリーズ 80MHz マイクロコントローラ テクニカル リファレンス マニュアル』の「CRC」の章を参照してください。

8.21 シリアル通信インターフェイス

8.21.1 UNICOMM (UART/I²C/SPI)

UNICOMM は、UART、SPI、I²C コントローラ、または I² C ターゲット機能として構成できる柔軟性の高いペリフェラルです。ユーザーは、構成およびデータ転送の前に、シリアル インターフェイスのいずれかを選択できます。ペリフェラルは、インスタンスごとに共通の FIFO を使用し、動作状態に基づいてデバイス機能を最大化します。スケーラブル ペリフェラル グループは、I²C ループバックのような特殊機能用に 1 つ以上の UNICOMM を組み合わせたもので、オプションの構成です。表 8-11UNICOMM、使用可能なペリフェラル シリアル インターフェイス、FIFO の深さのグループ化について説明します。

表 8-11. UNICOMM (UCx) シリアル ペリフェラル

スケーラブル ペリフェラル グループ	Unicomm インスタンス	ローカル UCx インデックス	グローバル UCx インデックス	UART	I²C コントローラ	I²C ターゲット	SPI	FIFO の深度
SPG0 (PD0)	UC0	0	0	あり	あり	あり	-	4
	UC1	1	1	あり	あり	あり	-	4
SPG1 (PD1)	UC2	0	2	-	-	-	あり	4
	UC3	1	3	あり	-	-	あり	4

詳細については、『MSPM0 G シリーズ 80MHz マイクロコントローラ テクニカル リファレンス マニュアル』の「UNICOMM」の章を参照してください。

8.21.1.1 UART (UNICOMM)

UNICOMM-UART ペリフェラルの主な機能を次に示します。

- スタート、ストップ、およびパリティ用の標準非同期通信ビット
- プログラマブルなシリアル インターフェイス
  - 5、6、7、または 8 データ ビット
  - 偶数パリティ ビット、奇数パリティ ビット、スティック パリティ ビット、およびパリティなしビットの生成 / 検出
  - 1 または 2 ストップ ビットの生成
  - LSB ファーストまたは MSB ファーストのデータ送受信
  - 改行の検出
  - プログラマブルなボーレート生成 (16/8/3 倍オーバーサンプリング機能付き)
- 低消費電力動作時のスタートビット検出時の非同期高速クロック要求によって SYSOSC をウェークアップするサポート モード
- 送信および受信ループバック モード動作をサポート
- サポートされているプロトコルと機能の詳細については、表 8-12 を参照してください

表 8-12. UNICOMM-UART 機能のサポート

UNICOMM-UART の特長		(高度)	(基本、LIN 付き)	(基本)
機能タグ	機能説明	UC0	UC1	UC3
-	停止およびスタンバイ モードでアクティブ	あり	あり	-
UART-RX-TIMEOUT	受信タイムアウトと回線タイムアウト	あり	あり	あり
UART-IDLELINE-MULTIPROC	アイドル ライン マルチプロセッサ	あり	あり	あり
UART-FLOW-CONTROL	RS–485 をサポートするフロー制御 (CTS/RTS)	あり	あり	あり
UART-MULTIDROP-9-BIT	アドレス指定可能なペリフェラルを搭載したマルチドロップ システム向けの 9 ビット UART モード	あり	あり	あり
UART-EXT-DRIVER	外部ドライバ出力イネーブル	あり	-	-
UART-SMARTCARD	ISO7816 スマート カード モード	あり	-	あり
UART-LIN	LIN (Local Interconnect Network)	あり	あり	-
UART-DALI-MANCHESTER	IEC62386 デジタル アドレス指定可能な照明インターフェイス (DALI)	あり	-	-
UART-IRDA	IrDA エンコーダおよびデコーディング	あり	-	-
UART-FIFO	RX および TX FIFO	4	4	4
UART-DMA	ダイレクト メモリ アクセス (DMA)	あり	あり	あり

詳細については、*『MSPM0 G シリーズ 80MHz マイクロコントローラ テクニカル リファレンス マニュアル』*の「UART (UNICOMM)」の章を参照してください。

8.21.1.2 I2C (UNICOMM)

これらのデバイスの I²C (Inter-Integrated Circuit Interface) ペリフェラルは、バス上のその他の I2C デバイスとの双方向データ転送を行い、次の主な機能をサポートしています。

- 複数の 7 ビット ターゲット アドレスによる 7 ビットおよび 10 ビット アドレッシング モード
- マルチ コントローラ トランスミッタ / レシーバ モード
- 設定可能クロック ストレッチング付きターゲット レシーバ / トランスミッタ モード
- 標準モード (Sm) をサポート (最大 100kbit/s のビット レート)
- 高速モード (Fm) をサポート (最大 400kbit/s のビット レート)
- 高速プラス モード (Fm+) をサポート (最大 1Mbit/s のビット レート)
  - オープン ドレイン IO (ODIO) およびハイドライブ IO (HDIO) にのみ対応
- 独立した送信および受信 FIFO による DMA データ転送のサポート
- PEC、ARP、タイムアウト検出、ホスト サポートにより SMBus 3.0 をサポート
- アドレス一致で低消費電力モードからウェークアップ
- 入力信号のグリッチを抑制するためのアナログ グリッチ フィルタをサポート

Copyright © 2026 Texas Instruments Incorporated

- 4 エントリの送信および受信 FIFO
- コントローラとターゲットの機能でサポートされている機能の詳細については、表 8-13 と 表 8-14 を参照してください

表 8-13. I2C コントローラ (UNICOMM) の特長

サポートされている機能	(高度)
UNICOMM インスタンス	**UC0、UC1**
標準モード (Sm) をサポート	あり
高速モード (Fm) をサポート	あり
高速モード プラス (Fm) をサポート	あり
アナログ グリッチ フィルタをサポート	あり
デジタル グリッチ フィルタをサポート	-
バースト モードをサポート	あり
SMBus モードをサポート	あり

表 8-14. I2C ターゲット (UNICOMM) の特長

サポートされている機能	(高度)
UNICOMM インスタンス	**UC0、UC1**
標準モード (Sm) をサポート	あり
高速モード (Fm) をサポート	あり
高速モード プラス (Fm+) をサポート	あり
アナログ グリッチ フィルタをサポート	あり
デジタル グリッチ フィルタをサポート	-
2 番目のターゲット アドレスとマスクをサポート	あり
SMBus モードをサポート	あり
低消費電力ウェイクアップをサポート	あり

詳細については、*『MSPM0 G シリーズ 80MHz マイクロコントローラ テクニカル リファレンス マニュアル』*の「I2C (UNICOMM)」の章を参照してください。

8.21.1.3 SPI (UNICOMM)

これらのデバイスのシリアル ペリフェラル インターフェイス (SPI) ペリフェラルは、以下の主な機能をサポートしています。

- コントローラ モードとペリフェラル モードの両方で、ULPCLK/2 のビット レートと最大 32Mbit/s をサポート。[1]
- コントローラまたはペリフェラルとして構成可能
- コントローラとペリフェラルの両方に対して、最大 4 つのチップ セレクトをサポート
- 送信および受信用に 1 つのパリティをサポートします
- プログラマブルなクロック プリスケーラおよびビット レート
- データ フレーム サイズを 4 ビット～16 ビット (コントローラ モード)、7 ビット～16 ビット (ペリフェラル モード) にプログラム可能
- DMA データ転送をサポートする送信および受信 FIFO (エントリごとに 16 ビットの 4 エントリ)
- TI モードおよび Motorola モードをサポート
- 送信パスと受信パスの両方でシングル ビット パリティをサポート

[1] HSIO ピンの SPI 信号のみが、16Mbit/s を超えるデータ レートをサポートしています。HSIO ピンについては、*「ピン配置図」*を参照してください。

- サポートされている機の詳細については、SPI (UNICOMM) の特長 を参照してください

表 8-15. SPI (UNICOMM) の特長

SPI の機能	(高度)	SPI1 (基本)
UNICOMM インスタンス	UC2	UC3
コントローラ モードとペリフェラル モード	あり	あり
パリティ機能をサポート	あり	あり
反復モードの転送をサポート	あり	-
受信タイムアウトをサポート	あり	-
コマンド/データ制御をサポート	あり	-
4 つのチップ セレクトをサポート	あり	-

詳細については、*『MSPM0 G シリーズ 80MHz マイクロコントローラ テクニカル リファレンス マニュアル』*の「SPI (UNICOMM)」の章を参照してください。

8.21.2 ユニバーサル シリアル バス (USB)

この USB コントローラは、USB ホストまたはデバイス機能とのフルスピードまたはロースピードでのポイントツーポイント通信機能コントローラとして動作します。

USB モジュールの主な機能は次のとおりです。

- USB 2.0 フルスピードおよびロースピード動作
- PHY 内蔵
- 制御、割り込み、バルク、アイソクロナスの 4 つの転送タイプ
- 16 個のエンドポイント
  - コントロール転送専用の IN エンドポイントおよび OUT エンドポイント各 1 個
  - 転送タイプが設定可能な IN エンドポイントおよび OUT エンドポイント各 7 個
- 2KB の専用エンドポイント メモリ
- USB デバイス ファームウェアの更新 (DFU) をサポート

図 8-4 に、USB のブロック図を示します。




図 8-4. USB のブロック図

Copyright © 2026 Texas Instruments Incorporated

注

オンチップ USBFLL の精度は、デバイス モードでの USB プロトコルの精度要件を満たします。ホスト モードでは、外部水晶振動子と内部 PLL 発振器が必要です。ホスト モードで USB を使用するアプリケーションについては、クロック周波数の要件については、「電気的特性」セクションを参照してください。

8.21.3 デジタル オーディオ インターフェイス - I2S/TDM

I2S/TDM モジュールは、オーディオ データを転送するための標準化されたシリアル インターフェイスを提供します。このモジュールは、I2S 規格、LSB または MSB 揃え、PCM/DSP、TDM など、さまざまなモードに構成できます。DMA コントローラと組み合わせて使用できます。

特長:

- データ ライン上で構成可能な、独立したトランスミッタおよびレシーバ機能
- 構成可能なコントローラまたはターゲット機能
- パック機能および FIFO 深度 = 4 を備えたトランスミッタおよびレシーバ FIFO を内蔵
- クロック ジェネレータは特定のオーディオ周波数の生成がターゲット
- 8 ビットから 32 ビットまでのオーディオ ワード サイズのデータ サイズ構成
- オーディオ プロトコル:I2S、LSB または MSB 揃え、PCM/DSP、TDM
- TDM フォーマットで最大 8 スロットを利用可能
- 0、1、または Hi-Z を送信するための空のスロット構成
- ビット クロック サンプリング エッジを構成可能
- フレーム同期のオフセットとビット長を構成可能
- トランスミッタ機能とレシーバ機能について独立の DMA 要求

詳細については、*『MSPM0 G シリーズ 80MHz マイクロコントローラ テクニカル リファレンス マニュアル』*の「I2S/TDM」の章を参照してください。

8.22 低周波数サブシステム (LFSS)

低周波数サブシステム (LFSS) は、複数の機能ペリフェラルを 1 つの共有サブシステムの下に組み合わせたサブシステムです。これらのペリフェラルは、低周波数クロック (LFCLK) によってクロック供給されるか、低消費電力モードではアクティブにする必要があります。LFCLK の標準周波数は 32kHz で、主に長期的な時間管理を目的としています。

このデバイスの LFSS には、次のコンポーネントが含まれています。

- 追加のプリスケーラ拡張機能とタイムスタンプ キャプチャ機能を備えたリアルタイム クロック (RTC_B)
- 非同期独立型ウォッチドッグ タイマ (IWDT)

詳細については、*『MSPM0 G シリーズ 80MHz マイクロコントローラ テクニカル リファレンス マニュアル』*の「**LFSS**」の章を参照してください。

8.23 RTC_B

リアルタイム クロック の RTC B は、32kHz の入力クロック ソース (通常は低周波数の水晶振動子) で動作し、CPU への割り込み用の複数のオプションを備えたタイム ベースをアプリケーションに提供します。RTC_B は、低周波数サブシステム (LFSS) に関連する一般的な主要な機能を提供します。

RTC_B の一般的な主な特長は次のとおりです。

- 秒、分、時、曜日、日、月、年のカウンタ
- バイナリまたは BCD フォーマット
- うるう年の取り扱い
- 分、時、曜日、日に基づいてカスタマイズ可能な 1 つのアラーム割り込み
- 1 分ごと、1 時間ごと、深夜 12 時、または正午にウェークアップするインターバル アラーム割り込み
- インターバル アラーム割り込みによる 4096、2048、1024、512、256、128Hz の周期的なウェークアップ

Copyright © 2026 Texas Instruments Incorporated

- インターバル アラーム割り込みによる 64、32、16、8、4、2、1、0.5Hz の周期的なウェークアップ
- 水晶振動子オフセット誤差の較正 (最大 ±240ppm)
- 温度ドリフトの補償 (最大 ±240ppm)
- キャリブレーション用に RTC クロックをピンに出力

このデバイスでサポートされている RTC 機能を、表 8-16 に示します。

表 8-16. RTC_B の主な特長

RTC の機能	RTC_B
パワー イネーブル レジスタ	-
秒、分、時間、曜日、日、月、年を提供するリアルタイム クロックおよびカレンダー モード	あり
2 進または 2 進化 10 進 (BCD) 形式を選択可能	あり
うるう年補正 (1901 年から 2099 年まで有効)	あり
分、時、曜日、日に基づいてカスタマイズ可能な 2 つのカレンダ アラーム割り込み	あり
1 分ごと、1 時間ごと、深夜 12 時、または正午にウェークアップするインターバル アラーム割り込み	あり
4096、2048、1024、512、256、または 128Hz でウェイクするための定期的な割り込み	あり
64、32、16、8、4、2、1、0.5Hz でウェイクするための定期的な割り込み	あり
スタンバイ モードまでの割り込み機能、STOPCLKSTBY による	あり
水晶振動子オフセット誤差と水晶振動子の温度ドリフトの較正 (合計で最大 ±240ppm)	あり
キャリブレーション用に RTC クロックをピンに出力 (GPIO)	-
キャリブレーション用に RTC クロックをピンに出力 (TIO)	-
割り込み生成機能付きハートビート機能用の 3 ビット プリスケーラ	-
RTC 外部クロックは、トリムされていない 32kHz、トリムされた 512Hz、256Hz、1Hz のいずれかを選択可能	-
以下を含むタイマ スタンプ イベント検出時の RTC タイム スタンプ キャプチャ • TIO イベント • VDD 障害イベント	-
RTC カウンタ ロック機能	-

詳細については、『MSPM0 G シリーズ 80MHz マイクロコントローラ テクニカル リファレンス マニュアル』の「RTC」の章を参照してください。

8.24 IWDT_B

LFSS の独立したウォッチ ドッグ タイマ (IWDT) は、デバイスに依存しないスーパー バイザであり、コードの実行と、デバイスの全体的なハング アップシナリオを監視します。LFSS の性質上、この IWDT には独自のシステム独立クロックソースがあります。アプリケーション ソフトウェアがプログラムされた時間内にウォッチ ドッグを正常にリセットしなかった場合、ウォッチ ドッグはデバイスに POR リセットを生成します。

IWDT の主な特長は次のとおりです。

Copyright © 2026 Texas Instruments Incorporated

- 1 つの 25 ビット カウンタ
- プログラマブル クロック デバイダを使用して LFOSC (固定 32kHz クロック パス) でカウンタを駆動します
- 8 つ のウォッチ ドッグ タイマ期間を選択可能 (2ms ～ 2 時間)

詳細については、『*MSPM0 G シリーズ 80MHz マイクロコントローラ テクニカル リファレンス マニュアル*』の「IWDT」の章を参照してください。

8.25 WWDT

ウィンドウ付きウォッチドッグ タイマ (WWDT) は、本デバイスの動作 (特にコードの実行) を監視するために使えます。WWDT は、アプリケーション ソフトウェアが規定された時間の範囲内にウォッチドッグを正常にリセットしなかった場合に、リセットまたは割り込みを生成するために使用できます。WWDT の主な特長は次のとおりです。

- 25 ビット カウンタ
- プログラマブルなクロック分周回路
- ソフトウェアで選択可能な 8 つのウォッチドッグ タイマ期間
- ソフトウェアで選択可能な 8 つのウィンドウ サイズ
- SLEEP モードに入った際の WWDT の自動停止をサポート
- ウォッチドッグ機能を必要としないアプリケーションのためのインターバル タイマ モード

詳細については、『*MSPM0 G シリーズ 80MHz マイクロコントローラ テクニカル リファレンス マニュアル*』の「WWDT」の章を参照してください。

8.26 タイマ (TIMx)

これらのデバイスには 3 種類のタイマ ペリフェラルがあり、主な機能をサポートしています。TIMGx (汎用タイマ)、TIMAx (アドバンスト タイマ)、TIMBx (基本タイマ)。TIMGx は TIMAx のサブセットであるため、タイマ インスタンス間の共通の機能がソフトウェア互換であることを意味します。構成の詳細については、表 8-17 を参照してください。

汎用タイマ **(TIMGx)** 特有の機能には以下が含まれます。

- 16/32 ビットのダウン、アップ/ダウン、ダウン/アップ カウンタ、反復リロード モード付き
- 選択可能 / 構成可能なクロック ソース
- カウンタ クロック周波数を分周するための 8 ビット プログラマブル プリスケーラ
- 以下のための 2 つの独立したチャネル
  - 出力の比較
  - 入力のキャプチャ
  - PWM 出力
  - ワンショット モード
- シャドウ CC レジスタ、TIMG6、TIMG7 で利用可能
- データ保存用のシャドウ レジスタ、TIMG6、TIMG7 で利用可能
- さまざまな TIMx インスタンス間の同期とクロス トリガをサポート
- 割り込み / DMA トリガ生成とクロス ペリフェラル (ADC など) トリガ機能をサポート

高度制御タイマ **(TIMAx)** 特有の機能には以下が含まれます。

- 16 ビットのダウンまたはアップ/ダウン カウンタ、反復リロード モード付き
- 選択可能 / 構成可能なクロック ソース
- カウンタ クロック周波数を分周するための 8 ビット プログラマブル プリスケーラ
- カウンタで所定のサイクル数が経過した後にのみ割り込みまたはイベントを生成する、リピート カウンタ
- 以下のための最大 4 個の独立したチャネル
  - 出力の比較
  - 入力のキャプチャ
  - PWM 出力
  - ワンショット モード
- データ保存および CC レジスタ用のシャドウ レジスタ利用可能

Copyright © 2026 Texas Instruments Incorporated

- プログラム可能なデッド バンド挿入機能を備えた相補出力 PWM
- 非対称型 PWM
- フォルト処理メカニズムを構成可能
  - 外部フォルト入力またはコンパレータのイベントに対する高速な PWM 応答 (40ns 未満)
  - ラッチされたフォルト状態が発生したとき、ユーザー定義の安全な状態で信号を出力する
- さまざまな TIMx インスタンス間の同期とクロストリガをサポート
- 割り込みおよび DMA トリガ生成とクロス ペリフェラル (ADC など) トリガ機能をサポート
- 内部イベント用の 2 つの追加キャプチャ / 比較チャネル

基本ソフトウェア タイマ **(TIMBx)** 特有の機能には以下が含まれます。

- 4 つのカウンタを含むカウンタアレイをサポート
- 各カウンタは 16 ビットのカウンタです
- PD0 バス クロック (ULPCLK) からクロック供給されます
- 2 つ以上のカウンタを連結して、より長い時間を作成できます
- 外部事象のタイミング特性を測定する機能
  - 1 つのイベント上で 2 パルスの間の持続時間
  - イベントの数を数える
  - 外部イベントまたは内部イベントに基づいてカウンタを開始/停止できる機能

表 8-17. TIMx の構成

タイマ名	パワードメイン	分解能	プリスケーラ	リピート カウンタ	キャプチャ / 比較チャネル	位相ロード	シャドウ ロード	シャドウ CC	デッドバンド	FAULT	QEI
TIMG0	PD0	16 ビット	8 ビット	–	2	–	–	–	–	–	–
TIMG6	PD1	16 ビット	8 ビット	–	2	–	–	–	–	–	–
TIMG7	PD1	16 ビット	8 ビット	–	2	–	あり	あり	–	–	–
TIMA0	PD1	16 ビット	8 ビット	8 ビット	4	あり	あり	あり	あり	あり	–
TIMB0	PD0	16 ビット	–	–	–	–	–	–	–	–	–

表 8-18. TIMx クロス トリガ マップ

TSEL.ETSEL の選択	PD0 タイマ	PD1 タイマ		
	TIMG0	TIMA0	TIMG6	TIMG7
0	TIMA0.TRIG0	TIMA0.TRIG0	TIMA0.TRIG0	TIMA0.TRIG0
1	TIMG0.TRIG0	TIMG0.TRIG0	TIMG0.TRIG0	TIMG0.TRIG0
2	TIMG6.TRIG0	TIMG6.TRIG0	TIMG6.TRIG0	TIMG6.TRIG0
3	TIMG7.TRIG0	TIMG7.TRIG0	TIMG7.TRIG0	TIMG7.TRIG0
4～31	予約済み			

表 8-19. TIMBx クロック ソースの選択

CTRREGSx.CTL0.CLKSEL	イベント ソースからのカウンタ アップデート
0	バス クロック
1	カウンタ 0 からのオーバーフロー
2	カウンタ 1 からのオーバーフロー
3	カウンタ 2 からのオーバーフロー
4～8	予約済み
9	GPIO0 パブリッシャ 1
10	GPIO0 パブリッシャ 2
11	GPIO1 パブリッシャ 1
12	GPIO1 パブリッシャ 2
13	DMA 割り込み

Copyright © 2026 Texas Instruments Incorporated

表 8-19. TIMBx クロック ソースの選択 (続き)

CTRREGSx.CTL0.CLKSEL	イベント ソースからのカウンタ アップデート
14	予約済み
15	TIMBx 汎用イベント サブスクライバ

表 8-20. TIMBx のスタート/ストップ/リセット ソースの選択

CTRREGSx.CTL0.STARTSEL CTRREGSx.CTL0.STOPSEL CTRREGSx.CTL0.RESETSEL	イベント ソースからの開始/停止/リセット
0	動作なし
1	カウンタ 0 からのオーバーフロー
2	カウンタ 1 からのオーバーフロー
3	カウンタ 2 からのオーバーフロー
4～8	予約済み
9	GPIO0 パブリッシャ 1
10	GPIO0 パブリッシャ 2
11	GPIO1 パブリッシャ 1
12	GPIO1 パブリッシャ 2
13	DMA 割り込み
14	予約済み
15	TIMBx 汎用イベント サブスクライバ

詳細については、『MSPM0 G シリーズ 80MHz マイクロコントローラ テクニカル リファレンス マニュアル』の「TIMx」の章を参照してください

8.27 デバイスのアナログ接続

本デバイスの内部アナログ接続を、図 8-5 に示します。




図 8-5. デバイスのアナログ接続

Copyright © 2026 Texas Instruments Incorporated

8.28 入力 / 出力の回路図

IOMUX は、デジタル IO で使用するペリフェラル機能の選択を管理します。また、出力ドライバ、入力パス、SHUTDOWN モードからのウェークアップ ロジックの制御機能も備えています。詳細については、『MSPM0 G シリーズ 80MHz マイクロコントローラ テクニカル リファレンス マニュアル』の「IOMUX」の章を参照してください。

図 8-6 に、フル機能 IO ピンのミクスト シグナル IO ピン スライスの回路図を示します。すべてのピンに対して、アナログ機能、ウェークアップ ロジック、駆動強度制御、プルアップまたはプルダウン抵抗が利用可能であるとは限りません。特定のピンでサポートされている機能の詳細については、デバイスごとのデータシートを参照してください。




図 8-6. 入力 / 出力の回路図 (上位セット)

8.29 シリアル ワイヤ デバッグ インターフェイス

本デバイス内の各種デバッグ機能を利用できるように、ARM 互換シリアル ワイヤ デバッグ ポート (SW-DP) を利用したシリアル ワイヤ デバッグ (SWD) 2 線式インターフェイスが備わっています。MSPM0 デバイスが備えるデバッグ機能の詳細な説明については、『*MSPM0 G シリーズ 80MHz マイコン テクニカル リファレンス マニュアル*』の「デバッグ」の章を参照してください。

表 8-21. シリアル ワイヤ デバッグ ピンの要件と機能

デバイス信号	方向	SWD 機能
SWCLK	入力	デバッグ プローブからのシリアル ワイヤ クロック
SWDIO	入力 / 出力	双方向 (共有) シリアル ワイヤ データ

8.30 ブート ストラップ ローダ (BSL)

ブートストラップ ローダー (BSL) を使用すると、UART、I²C、USB などのシリアル インターフェイスを介してデバイスの構成やデバイス メモリのプログラミングが可能になります。BSL によるデバイス メモリへのアクセスと構成は、256 ビットのユーザー定義パスワードで保護されており、必要に応じて、デバイス構成の中で BSL を完全に無効化できます。量産プログラミング用に BSL を使用できるように、テキサス・インスツルメンツ出荷時、BSL はデフォルトで有効化されています。

BSL の使用には、方法に応じて以下のピンが含まれることがあります。

- UART インターフェイス:BSLRX および BSLTX 信号
- I²C インターフェイス:BSLSCL および BSLSDA 信号
- USB インターフェイス:BSLUSB_DM と BSLUSB_DP
- その他の方法:BSL_invoke と NRST 信号を使って、外部ホストによるブートローダの制御された呼び出しもできます

有効化されている場合、BSL は次の方法で起動 (開始) されます。

- BSL_invoke ピンの状態が、定義された BSL_invoke のロジック レベルと一致している場合、ブート プロセス中に BSL が呼び出されます。本デバイスの高速ブート モードが有効化されている場合、この呼び出しチェックは省略されます。外部ホストは、呼び出し条件をアサートし、NRST ピンにリセット パルスを印加して BOOSTRST をトリガすることによって、本デバイスが BSL を実行するように指示できます。その後、本デバイスは再起動プロセス中に呼び出し条件を検証し、呼び出し条件が期待されるロジック レベルと一致している場合、BSL を開始します。
- リセット ベクタとスタック ポインタがプログラミングされていない場合、BSL はブート プロセス中に自動的に呼び出されます。したがって、テキサス・インスツルメンツから出荷されたブランク デバイスは、ブート プロセス中に BSL を呼び出します。BSL_invoke ピンにハードウェア呼び出し条件を与える必要はありません。そのため、シリアル インターフェイス信号のみで量産プログラミングが可能です。
- 実行時にアプリケーション ソフトウェアから BSL を呼び出すためには、BSL エントリ コマンドを使用して SYSRST を発行することもできます。

表 8-22. BSL ピンの要件と機能

デバイス信号	接続	BSL 機能
BSLRX	UART に必要	UART の受信信号 (RXD)、入力
BSLTX	UART に必要	UART の送信信号 (TXD)、出力
BSLSCL	I2C に必要	I²C の BSL クロック信号 (SCL)
BSLSDA	I2C に必要	I²C の BSL データ信号 (SDA)
BSLUSB_DM	USB に必要	USB データ マイナス信号 (D-)
BSLUSB_DP	USB に必要	USB データ正信号 (D+)
BSL_invoke	オプション	ブート時に BSL を開始するために使用されるアクティブ High のデジタル入力
NRST	オプション	リセットのトリガとその後の呼び出し信号 (BSL_invoke) のチェックのために使用されるアクティブ Low のリセット ピン

Copyright © 2026 Texas Instruments Incorporated

BSL の機能とコマンド セットの詳細な説明 については、『MSPM0 ブート ストラップ ローダ ユーザー ガイド』を参照してください。

8.31 デバイス ファクトリ定数

すべてのデバイスは、アプリケーション ソフトウェア用に、デバイスの機能を説明する読み出し専用データと、工場から提供された調整情報とを、メモリ内に割り当てられた FACTORY 領域に格納しています。詳細については、『*MSPM0 G シリーズ 80MHz マイクロコントローラ テクニカル リファレンス マニュアル*』の「ファクトリ定数」の章を参照してください。

表 8-23. DEVICEID

DEVICEID アドレスは 0x41C4.0004、PARTNUM はビット 12～27、MANUFACTURER はビット 1～11 です。

デバイス	PARTNUM	製造元
MSPM0G5115	0xBBBC	0x17
MSPM0G5116	0xBBBC	0x17
MSPM0G5117	0xBBBC	0x17

表 8-24. USERID

USERID アドレスは 0x41C4.0008、PART はビット 0～15、VARIANT はビット 16～23 です。

デバイス	部品	バリアント
MSPM0G5115SPMR	0x8DCB	0x10
MSPM0G5115SPTR	0x8DCB	0x11
MSPM0G5115SRGZR	0x8DCB	0x12
MSPM0G5115SRHBR	0x8DCB	0x13
MSPM0G5115SRGER	0x8DCB	0x14
MSPM0G5115SDGS20R	0x8DCB	0x16
MSPM0G5115SRUYR	0x8DCB	0x17
MSPM0G5115S28YCJR	0x8DCB	0x18
MSPM0G5116SPMR	0xD851	0x10
MSPM0G5116SPTR	0xD851	0x11
MSPM0G5116SRGZR	0xD851	0x12
MSPM0G5116SRHBR	0xD851	0x13
MSPM0G5116SRGER	0xD851	0x14
MSPM0G5116SDGS20R	0xD851	0x16
MSPM0G5116SRUYR	0xD851	0x17
MSPM0G5116S28YCJR	0xD851	0x18
MSPM0G5117SPMR	0x778B	0x10
MSPM0G5117SPTR	0x778B	0x11
MSPM0G5117SRGZR	0x778B	0x12
MSPM0G5117SRHBR	0x778B	0x13
MSPM0G5117SRGER	0x778B	0x14
MSPM0G5117SDGS20R	0x778B	0x16
MSPM0G5117SRUYR	0x778B	0x17
MSPM0G5117S28YCJR	0x778B	0x18

8.32 識別

リビジョンおよびデバイス識別

ハードウェア リビジョンとデバイスの識別値は、メモリ内に割り当てられた FACTORY 領域に格納されています (「デバイス ファクトリ定数」セクションを参照)。この領域は、アプリケーション ソフトウェア用に、デバイスの機能を説明する読み出し専用データと、工場から提供された調整情報とを提供します。詳細については、『**MSPM0 G シリーズ 80MHz マイクロコントローラ テクニカル リファレンス マニュアル**』の「ファクトリ定数」の章を参照してください。

デバイス リビジョンおよび識別情報は、デバイス パッケージの上面マーキングの一部としても記載されています。デバイスごとのエラッタ シートに、これらのマーキングが記載されています (セクション 10.4 を参照)。

Copyright © 2026 Texas Instruments Incorporated

9 アプリケーション、実装、およびレイアウト

9.1 代表的なアプリケーション

注

以下のアプリケーション セクションにある情報は、TI の製品仕様に含まれるものではなく、TI はその正確性も完全性も保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。また、お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

9.1.1 回路図

テキサス・インスツルメンツは、10µF と 0.1µF の低 ESR セラミック デカップリング コンデンサを VDD ピンと VSS ピンの間に接続するとともに、これらのコンデンサを分離する電源ピンにできる限り近づけて配置し (数 mm 以内)、ループ面積を最小限に抑えることをおすすめします。ほとんどのアプリケーションでは 10µF のバルク デカップリング コンデンサが推奨値ですが、PCB の設計とアプリケーションの要件に基づいて、必要に応じてこの容量を調整することもできます。たとえば、より値の大きいコンデンサを使用することもできますが、電源レールの立ち上がり時間に影響を及ぼす可能性があります。

デバイスが RESET 状態から開放されてブート プロセスを開始するには、NRST RESET ピンを VDD (電源レベル) にプルアップする必要があります。ほとんどのアプリケーションでは、外部の 47kΩ プルアップ抵抗を 10nF プルダウン コンデンサに接続し、NRST ピンを他のデバイスまたはデバッグ プローブで制御できるようにすることをおすすめします。

SYSOSC 周波数補正ループ (FCL) 回路では、公差 0.1%、温度係数 (TCR) は 25ppm/°C 以内の外付け 100kΩ 抵抗を、ROSC ピンと VSS の間に取り付けます。この抵抗はリファレンス電流を確立し、補正ループを通して SYSOSC 周波数を安定させます。この抵抗が必要なのは、FCL 機能を使用して高精度を実現する場合で、SYSOSC FCL がイネーブルになっていない場合は必要ありません。FCL モードを使用しない場合、PA2 ピンをデジタル入出力ピンとして使用できます。

VCORE ピンには 0.47µF のタンク コンデンサが必要であり、デバイスのグランドとの距離を最小限に抑えてデバイスの近くに配置する必要があります。他の回路は VCORE ピンに接続しないでください。

5V 対応のオープン ドレイン (ODIO) では、オープン ドレイン IO はローサイド NMOS ドライバのみを実装し、ハイサイド PMOS ドライバを実装しないので、I2C および UART 機能に High を出力するためプルアップ抵抗が必要です。5V 対応のオープン ドレイン IO はフェイルセーフで、VDD が供給されていない場合でも電圧が存在する可能性があります。

USB 回路には、VUSB ピンと VSS ピンの間にコンデンサが必要です。VUSB が VCC から供給されている場合は、0.1-µF 低 ESR セラミック デカップリング コンデンサを接続することを推奨します。VUSB が個別の電源から電力を供給される場合は、1µF と 0.1µF の低 ESR セラミック デカップリング コンデンサの組み合わせを接続することを推奨します。コンデンサは、デカップリングする電源ピンのできるだけ近くに配置するだけでなく (数 mm 以内)、ループ面積を最小限に抑えます。

Copyright © 2026 Texas Instruments Incorporated




図 9-1. 基本アプリケーションの回路図

Copyright © 2026 Texas Instruments Incorporated

10 デバイスおよびドキュメントのサポート

テキサス・インスツルメンツでは、幅広い開発ツールを提供しています。デバイスの性能の評価、コードの生成、ソリューションの開発を行うためのツールとソフトウェアを以下で紹介します。

10.1 入門と次のステップ

MSP 低消費電力マイクロコントローラ、および開発に役立つツールやライブラリの詳細については、テキサス・インスツルメンツの「Arm Cortex-M0+ MCUs」ページを参照してください。

10.2 デバイスの命名規則

製品開発サイクルの段階を示すために、TI は MSP MCU デバイスとサポート ツールのすべての型番に接頭辞を割り当てています。。MSP MCU 商用ファミリの各番号には、MSP、X のいずれかの接頭辞があります。これらの接頭辞は、エンジニアリング プロトタイプ (X) から、完全に認定済みの量産版デバイス (MSP) まで、製品開発の段階を表しています。

X – 実験的デバイスであり、最終デバイスの電気的特性を必ずしも表しません。

MSP - 完全に認定済みの量産版デバイス

X デバイスは、次の免責事項付きで出荷されます。

「開発中の製品は、社内での評価用です。」MSP デバイスの特性は完全に明確化されており、デバイスの品質と信頼性が十分に示されています。テキサス・インスツルメンツの標準保証が適用されます。プロトタイプ デバイス (X) は、標準的な製品版デバイスに比べて故障率が大きいと予測されます。これらのデバイスは、予測される最終使用時の故障率が未定義であるため、テキサス・インスツルメンツはそれらのデバイスを量産システムで使用しないよう推奨しています。認定済みの量産デバイスのみを使用する必要があります。

TI デバイスの項目表記には、デバイス ファミリ名の接尾辞も含まれます。この接尾辞は、温度範囲、パッケージ タイプ、配布形式を示しています。デバイス名の各部の読み方を、図 10-1 に示します。




図 10-1. デバイスの命名規則

表 10-1. デバイスの命名規則

プロセッサ ファミリ	MSP = ミックスド シグナル プロセッサ X = 検証用半導体
MCU プラットフォーム	M0 = Arm ベース 32 ビット M0+
製品ファミリ	G = 80MHz の周波数
デバイス サブファミリ	511 = 1 個の USB2.0-FS、1 個の I2S、1 個の ADC、1 個の COMP
フラッシュ メモリ	5 = 32KB 6 = 64KB 7 =128KB
温度範囲	S = -40℃ ～ 125℃
パッケージ タイプ	デバイスの比較 セクションおよび https://www.ti.com/packaging を参照してください

Copyright © 2026 Texas Instruments Incorporated

表 10-1. デバイスの命名規則 (続き)

配布形式	T = 小型リール R = 大型リール マーキングなし = チューブまたはトレイ

各種パッケージ タイプの MSP デバイスの注文可能な部品番号については、このデータシートの末尾にあるパッケージ注文情報または ti.com を参照するか、テキサス・インスツルメンツの販売代理店にお問い合わせください。

10.3 ツールとソフトウェア

設計キットと評価モジュール

MSPM0 LaunchPad (LP) ボード:LP-MSPM0G5187	業界で最も優れたアナログ機能を内蔵し、コストを最適化した汎用 MSPM0 MCU ファミリの開発をただちに開始できます。すべてのデバイス ピンと機能が見えるようなります。複数の内蔵回路、すぐに使用できるソフトウェア デモ、オンボード XDS110 デバッグ プローブ (プログラミング、デバッグ、EnergyTrace 用) が含まれています。 LP エコシステムには、機能を拡張するための多数の BoosterPack スタッカブル プラグイン モジュールが含まれています。

組込みソフトウェア

MSPM0 ソフトウェア開発キット (SDK)	ソフトウェア ドライバ、ミドルウェア ライブラリ、資料、ツール、すべての MSPM0 デバイスのための使いやすく簡単なユーザー体験を実現するサンプル コードが含まれています。

ソフトウェア開発ツール

TI デベロッパー ゾーン	Web ブラウザ上で評価と開発を開始できます。インストールは不要です。クラウド ツールには、ダウンロード可能なオフライン バージョンもあります。
TI Resource Explorer	TI SDK へのオンライン ポータル。CCS IDE または TI クラウド ツールからアクセスできます。
SysConfig	デバイスとペリフェラルの構成、システム競合の解消、構成コードの生成、ピン多重化設定の自動化のための直感的な GUI。CCS IDE、TI Cloud Tools からアクセスできます。スタンドアロン バージョンもあります。(オフライン バージョン)
MSP Academy	さまざまなトピックを網羅するトレーニング モジュールを使用して MSPM0 MCU プラットフォームについて学習するための優れた出発点です。TIRex の一部です。
GUI Composer	コードをまったく必要としない完全統合型アナログ信号チェーンの構成と監視など、特定の MSPM0 機能の評価を簡素化する GUI。

IDE およびコンパイラ ツールチェーン

Code Composer Studio ™ (CCS)	Code Composer Studio は、テキサス・インスツルメンツのマイクロコントローラおよびプロセッサ向けの統合開発環境 (IDE) です。CCS は、組み込みアプリケーションの開発とデバッグに必要な一連のツールで構成されています。CCS は完全に無料で使用でき、Eclipse および Theia フレームワークで利用できます。
IAR Embedded Workbench® IDE	Arm 向け IAR Embedded Workbench は、MSPM0 向けの組込みアプリケーションの構築とデバッグに適した包括的な開発ツールチェーンを提供します。付属の IAR C/C++ コンパイラは、アプリケーション向けに高度に最適化されたコードを生成します。C-SPY デバッガは、ソース レベルおよび逆アセンブリ レベルのデバッグ用の完全統合型デバッガであり、複雑なコードおよびデータ ブレークポイントをサポートしています。
Keil® MDK IDE	Arm Keil MDK は、MSPM0 向けの組込みアプリケーションの構築とデバッグに適した、デバッガおよび C/C++コンパイラの包括的なツールチェーンです。Keil MDK には、ソース レベルおよび逆アセンブリ レベルのデバッグに適した統合型デバッガが含まれています。MDK は CMSIS に完全準拠しています。

Copyright © 2026 Texas Instruments Incorporated

TI Arm-Clang	TI Arm Clang は、Code Composer Studio に含まれています。
GNU Arm Embedded Toolchain	MSPM0 SDK は、オープンソースの Arm GNU Toolchain を使用した開発をサポートしています。Arm GCC は、Code Composer Studio (CCS) によってサポートされています。

10.4 ドキュメントのサポート

ドキュメントの更新についての通知を受け取るには、ti.com のデバイス製品フォルダを開いてください。[更新の通知を受け取る] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、修正されたドキュメントに含まれている改訂履歴をご覧ください。

以下のドキュメントでは、MSPM0 MCU について記載しています。これらのドキュメントは、インターネット上の www.ti.com から入手可能です。

テクニカル リファレンス マニュアル

『MSPM0 G シリーズ 80MHz マイクロコントローラ テクニカル リファレンス マニュアル』	このマニュアルは、MSPM0G デバイス ファミリのモジュールおよびペリフェラルについて解説しています。それぞれの説明は、モジュールまたはペリフェラルを一般的な意味で示しています。すべてのデバイスについて、すべてのモジュールまたはペリフェラルのすべての特長や機能を示しているわけではありません。さらに、モジュールやペリフェラルは、異なるデバイスに対して、全く同じように実装されているとは限りません。ピンの機能、内部信号の接続、および動作パラメータはデバイスによって異なります。詳細については、デバイス固有のデータシートを参照してください。

10.5 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計で必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの使用条件を参照してください。

10.6 商標

LaunchPad™, Code Composer Studio™, TI E2E™, and テキサス・インスツルメンツ E2E™ are trademarks of Texas Instruments.
Arm® and Cortex® are registered trademarks of Arm Limited.
すべての商標は、それぞれの所有者に帰属します。

10.7 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

10.8 用語集

テキサス・インスツルメンツ用語集	この用語集には、用語や略語の一覧および定義が記載されています。

11 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Copyright © 2026 Texas Instruments Incorporated

Changes from NOVEMBER 1, 2025 to DECEMBER 31, 2025 (from Revision * (November 2025) to Revision A (December 2025)) **Page**


- 絶対最大定格仕様表において、USB ピンの IO 最大電圧定格を更新 ... 39
- 絶対最大定格仕様表に、VUSB33 ピンの最大電流負荷仕様を追加 ... 39
- 供給電流特性仕様表において、複数の動作モードにわたる IDD 供給電流の仕様値を更新 ... 39
- POR および BOR 仕様表において、コールド ブート時の BOR 仕様値を更新 ... 39
- SYSOSC 仕様表で、内部抵抗 FCL オンモード条件の SYSOSC 精度の値を更新 ... 39
- USBFLL 仕様表において、USBFLL 出力精度およびロック時間の仕様を更新 ... 39
- デジタル IO 電気特性仕様表に、USBIO タイプの I_lkg 仕様値を追加 ... 39
- ADC 電気特性仕様表に、PSRR_DC の仕様値を追加 ... 39
- 「ADC 電気的特性」仕様のオーバーサンプリング モード表で、ENOB および SNR のテスト条件を FIN = 1kHz に更新 ... 39
- USB 特性 (USB モード) 仕様表に、I_VUSB33 の静止電流仕様値を追加 ... 39
- シリアル オーディオ仕様表の I2S 仕様値を更新 ... 39
- DMA 詳細説明セクションに、詳細な DMA 機能表を追加 ... 69
- ADC の詳細説明セクションで要求される最大 ADC 速度を更新 ... 76
- 「VREF の詳細説明」セクションに VREF1 および VREF2 接続図を追加 ... 78
- VREF の詳細説明セクションで要求される最大 ADC 速度を更新 ... 78
- すべてのセキュリティ機能が正しく列挙されるよう、セキュリティの詳細説明セクションを更新 ... 80
- UNICOMM 機能の説明およびインスタンス マッピング表を更新し、グローバルおよびローカルのインデックス詳細を追加 ... 81
- アナログ接続図を更新 ... 90

Copyright © 2026 Texas Instruments Incorporated

12 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

Copyright © 2026 Texas Instruments Incorporated




PACKAGE OUTLINE

PM0064A

LQFP - 1.6 mm max height

PLASTIC QUAD FLATPACK



NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. Reference JEDEC registration MS-026.


Copyright © 2026 Texas Instruments Incorporated

EXAMPLE BOARD LAYOUT

PM0064A

LQFP - 1.6 mm max height

PLASTIC QUAD FLATPACK



NOTES: (continued)

5. Publication IPC-7351 may have alternate designs.
6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
7. For more information, see Texas Instruments literature number SLMA004 (www.ti.com/lit/slma004).


Copyright © 2026 Texas Instruments Incorporated

EXAMPLE STENCIL DESIGN

PM0064A

LQFP - 1.6 mm max height

PLASTIC QUAD FLATPACK




NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

Copyright © 2026 Texas Instruments Incorporated


PACKAGE OUTLINE



PT0048A

LQFP - 1.6 mm max height

LOW PROFILE QUAD FLATPACK



NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Reference JEDEC registration MS-026.
4. This may also be a thermally enhanced plastic package with leads conected to the die pads.


Copyright © 2026 Texas Instruments Incorporated

EXAMPLE BOARD LAYOUT

PT0048A

LQFP - 1.6 mm max height

LOW PROFILE QUAD FLATPACK



NOTES: (continued)

5. Publication IPC-7351 may have alternate designs.
6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.


Copyright © 2026 Texas Instruments Incorporated

EXAMPLE STENCIL DESIGN

PT0048A

LQFP - 1.6 mm max height

LOW PROFILE QUAD FLATPACK



SOLDER PASTE EXAMPLE
BASED ON 0.1 mm THICK STENCIL
SCALE: 10X

4215159/A 12/2021

NOTES: (continued)

7. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
8. Board assembly site may have different recommendations for stencil design.

Copyright © 2026 Texas Instruments Incorporated




PACKAGE OUTLINE

RGZ0048B

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.


TEXAS INSTRUMENTS
www.ti.com

Copyright © 2026 Texas Instruments Incorporated

EXAMPLE BOARD LAYOUT

RGZ0048B — **VQFN - 1 mm max height**

PLASTIC QUAD FLATPACK - NO LEAD



NOTES: (continued)


4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

Copyright © 2026 Texas Instruments Incorporated

EXAMPLE STENCIL DESIGN

RGZ0048B — **VQFN - 1 mm max height**

PLASTIC QUAD FLATPACK - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD 49
73% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE
SCALE:12X

4218795/B 02/2017

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.


Copyright © 2026 Texas Instruments Incorporated

PACKAGE OUTLINE

RHB0032E

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.


Copyright © 2026 Texas Instruments Incorporated

EXAMPLE BOARD LAYOUT

RHB0032E

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



NOTES: (continued)

4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.


Copyright © 2026 Texas Instruments Incorporated

EXAMPLE STENCIL DESIGN

RHB0032E

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD 33:
75% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE
SCALE:20X

4223442/B 08/2019

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.


Copyright © 2026 Texas Instruments Incorporated

PACKAGE OUTLINE

RUY0028A

WQFN - 0.8 mm max height

PLASTIC QUAD FLATPACK-NO LEAD



NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for optimal thermal and mechanical performance.

Copyright © 2026 Texas Instruments Incorporated


EXAMPLE BOARD LAYOUT

RUY0028A — **WQFN - 0.8 mm max height**

PLASTIC QUAD FLATPACK-NO LEAD



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 15X



NON SOLDER MASK DEFINED (PREFERRED)

SOLDER MASK DEFINED

SOLDER MASK DETAILS

4219146/C 03/2021

NOTES: (continued)


4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

Copyright © 2026 Texas Instruments Incorporated

EXAMPLE STENCIL DESIGN

RUY0028A — **WQFN - 0.8 mm max height**

PLASTIC QUAD FLATPACK-NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD
78% PRINTED COVERAGE BY AREA
SCALE: 15X

4219146/C 03/2021

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.


Copyright © 2026 Texas Instruments Incorporated

PACKAGE OUTLINE

RGE0024B

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.


Copyright © 2026 Texas Instruments Incorporated

EXAMPLE BOARD LAYOUT


RGE0024B

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:15X



SOLDER MASK DETAILS

4219013/A 05/2017

NOTES: (continued)

4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.


Copyright © 2026 Texas Instruments Incorporated

EXAMPLE STENCIL DESIGN

RGE0024B

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD 25
78% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE
SCALE:20X

4219013/A 05/2017

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.


Copyright © 2026 Texas Instruments Incorporated

PACKAGE OUTLINE

DGS0020A

VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



PowerPAD is a trademark of Texas Instruments.

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. No JEDEC registration as of September 2020.
5. Features may differ or may not be present.


Copyright © 2026 Texas Instruments Incorporated

EXAMPLE BOARD LAYOUT


DGS0020A

VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
SCALE: 16X



SOLDER MASK DETAILS

4226367/A 10/2020

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
8. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature numbers SLMA002 (www.ti.com/lit/slma002) and SLMA004 (www.ti.com/lit/slma004).
9. Size of metal pad may vary due to creepage requirement.
10. Vias are optional depending on application, refer to device data sheet. It is recommended that vias under paste be filled, plugged or tented.


Copyright © 2026 Texas Instruments Incorporated

EXAMPLE STENCIL DESIGN

DGS0020A

VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 16X

4226367/A 10/2020

NOTES: (continued)

11. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
12. Board assembly site may have different recommendations for stencil design.

Copyright © 2026 Texas Instruments Incorporated

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package | Pins	Package qty | Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
MSPM0G5115SDGS20R	Active	Production	VSSOP (DGS) | 20	5000 | LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	5115S
MSPM0G5115SPMR	Active	Production	LQFP (PM) | 64	1000 | LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	M0G5115S
MSPM0G5115SRGER	Active	Production	VQFN (RGE) | 24	5000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	MSPM0 G5115S
MSPM0G5115SRGZR	Active	Production	VQFN (RGZ) | 48	4000 | LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	MSPM0 G5115S
MSPM0G5115SRHBR	Active	Production	VQFN (RHB) | 32	5000 | LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	MSPM0 G5115S
MSPM0G5115SRUYR	Active	Production	WQFN (RUY) | 28	5000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	MSPM0 G5115S
MSPM0G5116SDGS20R	Active	Production	VSSOP (DGS) | 20	5000 | LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	5116S
MSPM0G5116SPMR	Active	Production	LQFP (PM) | 64	1000 | LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	M0G5116S
MSPM0G5116SPTR	Active	Production	LQFP (PT) | 48	1000 | LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	M0G5116S
MSPM0G5116SRGER	Active	Production	VQFN (RGE) | 24	5000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	MSPM0 G5116S
MSPM0G5116SRGZR	Active	Production	VQFN (RGZ) | 48	4000 | LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	MSPM0 G5116S
MSPM0G5116SRHBR	Active	Production	VQFN (RHB) | 32	5000 | LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	MSPM0 G5116S
MSPM0G5116SRUYR	Active	Production	WQFN (RUY) | 28	5000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	MSPM0 G5116S
MSPM0G5117SDGS20R	Active	Production	VSSOP (DGS) | 20	5000 | LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	5117S
MSPM0G5117SPMR	Active	Production	LQFP (PM) | 64	1000 | LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	M0G5117S
MSPM0G5117SPTR	Active	Production	LQFP (PT) | 48	1000 | LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	M0G5117S
MSPM0G5117SRGER	Active	Production	VQFN (RGE) | 24	5000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	MSPM0 G5117S
MSPM0G5117SRGZR	Active	Production	VQFN (RGZ) | 48	4000 | LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	MSPM0 G5117S
MSPM0G5117SRHBR	Active	Production	VQFN (RHB) | 32	5000 | LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	MSPM0 G5117S
MSPM0G5117SRUYR	Active	Production	WQFN (RUY) | 28	5000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	MSPM0 G5117S

(1) **Status:** For more details on status, see our product life cycle.

(2) **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

(3) **RoHS values:** Yes, No, RoHS Exempt. See the TI RoHS Statement for additional information and value definition.

(4) **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

(5) **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

(6) **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.


GENERIC PACKAGE VIEW

RGZ 48

VQFN - 1 mm max height

7 x 7, 0.5 mm pitch

PLASTIC QUADFLAT PACK- NO LEAD



Images above are just a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.


4224671/A

RGZ0048B

PACKAGE OUTLINE


VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD




NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:12X




SOLDER MASK DETAILS

4218795/B 02/2017

NOTES: (continued)

4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD 49
73% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE
SCALE:12X

4218795/B 02/2017

NOTES: (continued)


6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

PACKAGE OUTLINE

RUY0028A


WQFN - 0.8 mm max height

PLASTIC QUAD FLATPACK-NO LEAD




NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for optimal thermal and mechanical performance.



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 15X



NON SOLDER MASK DEFINED (PREFERRED)


SOLDER MASK DEFINED

SOLDER MASK DETAILS

4219146/C 03/2021

NOTES: (continued)

4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD
78% PRINTED COVERAGE BY AREA
SCALE: 15X

4219146/C 03/2021

NOTES: (continued)


6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

PACKAGE OUTLINE

PT0048A


LQFP - 1.6 mm max height

LOW PROFILE QUAD FLATPACK




NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Reference JEDEC registration MS-026.
4. This may also be a thermally enhanced plastic package with leads conected to the die pads.



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE 10.000




SOLDER MASK DETAILS

4215159/B 11/2023

NOTES: (continued)

5. Publication IPC-7351 may have alternate designs.
6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.



SOLDER PASTE EXAMPLE
BASED ON 0.1 mm THICK STENCIL
SCALE: 10X

4215159/B 11/2023


NOTES: (continued)

7. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
8. Board assembly site may have different recommendations for stencil design.

GENERIC PACKAGE VIEW

RGE 24 VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



Images above are just a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.


4204104/H

PACKAGE OUTLINE

RGE0024B


VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD




NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:15X




SOLDER MASK DETAILS

4219013/A 05/2017

NOTES: (continued)

4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD 25
78% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE
SCALE:20X

4219013/A 05/2017

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.


GENERIC PACKAGE VIEW

RHB 32

VQFN - 1 mm max height

5 x 5, 0.5 mm pitch

PLASTIC QUAD FLATPACK - NO LEAD



Images above are just a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.


4224745/A

RHB0032E

PACKAGE OUTLINE


VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD




NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.



LAND PATTERN EXAMPLE
SCALE:18X




SOLDER MASK DETAILS

4223442/B 08/2019

NOTES: (continued)

4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD 33:
75% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE
SCALE:20X

4223442/B 08/2019

NOTES: (continued)


6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

PACKAGE OUTLINE

DGS0020A

VSSOP - 1.1 mm max height


SMALL OUTLINE PACKAGE




PowerPAD is a trademark of Texas Instruments.

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. No JEDEC registration as of September 2020.
5. Features may differ or may not be present.



LAND PATTERN EXAMPLE
SCALE: 16X




SOLDER MASK DETAILS

4226367/A 10/2020

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
8. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature numbers SLMA002 (www.ti.com/lit/slma002) and SLMA004 (www.ti.com/lit/slma004).
9. Size of metal pad may vary due to creepage requirement.
10. Vias are optional depending on application, refer to device data sheet. It is recommended that vias under paste be filled, plugged or tented.



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 16X

4226367/A 10/2020

NOTES: (continued)


11. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
12. Board assembly site may have different recommendations for stencil design.

PACKAGE OUTLINE

PM0064A

LQFP - 1.6 mm max height


PLASTIC QUAD FLATPACK




4215162/A 03/2017

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. Reference JEDEC registration MS-026.



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:8X




SOLDER MASK DETAILS

4215162/A 03/2017

NOTES: (continued)

5. Publication IPC-7351 may have alternate designs.
6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
7. For more information, see Texas Instruments literature number SLMA004 (www.ti.com/lit/slma004).



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:8X

4215162/A 03/2017

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、 TI の販売条件 、 TI の総合的な品質ガイドライン 、 ti.com または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。 TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2026, Texas Instruments Incorporated

最終更新日：2025 年 10 月