MSPM0L1127-Q1、MSPM0L1126-Q1 車載 ミックスド シグナル マイコン

1 特長

- 車載アプリケーション向けに AEC-Q100 グレード 1 認定済み
- **コア**
  - 最高 32MHz の周波数の Arm® 32 ビット Cortex®-M0+ CPU
- **動作特性**
  - 拡張動作温度範囲:-40°C～最高 125°C
  - 広い電源電圧範囲:1.62V ～ 3.6V
- **メモリ**
  - 最大 128KB のフラッシュ メモリ、誤り訂正符号 (ECC) 付き
  - 12KB の SRAM (ECC またはパリティ付き)
- **高性能アナログ ペリフェラル**
  - 最大 26 の外部チャネルを持つ 12 ビット 1.6Msps A/D コンバータ (ADC)
  - 1.4V または 2.5V の構成可能な内部共有電圧リファレンス (VREF)
  - 8 ビット リファレンス電圧 DAC を内蔵したコンパレータ (COMP)
  - 温度センサ内蔵
- **最適化された低消費電力モード**
  - RUN:98µA/MHz (CoreMark)
  - SLEEP:1.3mA (32MHz 時)
  - STOP:403µA (4MHz 時)
  - スタンバイ 1.6µA、SRAM、およびレジスタを完全に保持
  - SHUTDOWN:I/O ウェークアップ機能付き 81nA
- **インテリジェント デジタル ペリフェラル**
  - 3 チャネル DMA コントローラ
  - 15 チャネルのイベント ファブリック信号システム
  - 最大 8 つのタイマで最大 16 の PWM 出力をサポート、7 つは STANDBY モードまで動作可能
    - デッドバンドと最大 64MHz のタイマ周波数を備えた 1 つの 16 ビットの高度なタイマ
    - 1 つの 16 ビット汎用タイマ、4 つのキャプチャ / コンパレータを搭載
    - 2 つの 16 ビット汎用タイマ、2 つのキャプチャ / コンパレータを搭載します
    - 4 つの 16 ビット ベーシック タイマ
  - ウィンドウ付きウォッチドッグ タイマ (WWDT)
  - 独立型ウォッチドッグ タイマ (IWDT)
- **通信インターフェイス**
  - 最大 3 つの UART モジュール、1 つは LIN、IrDA、DALI、スマート カード、マンチェスターをサポートします
  - SMBus/PMBus と STOP モードからのウェークアップをサポートする最大 2 つの I^2C モジュール、最大 FM+ (1Mbps) をサポートします
  - 最大 16Mbps をサポートする最大 2 つの SPI モジュール
- **クロック システム**
  - -2.1% から 1.6% の精度の 32MHz 内部発振器 (SYSOSC)
  - ±3% 精度の 32kHz 内部発振器 (LFOSC)
  - 外部 4MHz～32MHz 水晶発振器 (HFXT)
  - 外部 32kHz 水晶発振器 (LFXT)
  - 外部低周波数 (LF) と高周波 (HF) デジタル クロック入力
  - デジタル クロック出力
- **データの整合性と暗号化**
  - 巡回冗長検査 (CRC-16)
  - GCM/GMAC、CCM/CBC-MAC、CBC、CTR をサポートする AES アクセラレータ
  - 1 つの 256 ビット AES キーまたは 2 つの 128 ビット AES キーを対象とするセキュア キー ストレージ
- **柔軟な I/O 機能**
  - 最大 60 個の合計 GPIO
  - 2 つの 5V 許容オープンドレイン IO
- **開発サポート**
  - 2 ピン シリアル ワイヤ デバッグ (SWD)
- **パッケージ オプション** [1]
  - 64 ピン LQFP (PM)
  - 48 ピン LQFP (PT)、VQFN (RGZ)
  - 32 ピン VQFN (RHB)
  - 24 ピン VQFN (RGE)
- **ファミリ メンバ**
  - MSPM0L1127-Q1:128KB のフラッシュ、12KB の RAM
  - MSPM0L1126-Q1:64KB のフラッシュ、12KB の RAM
- **開発キットとソフトウェア** (「ツールとソフトウェア」も参照)
  - LP-MSPM0L2117 LaunchPad™ 開発キット
  - MSP ソフトウェア開発キット (SDK)

2 アプリケーション

- 車載用ボディ エレクトロニクス / ライティング
- 車載用ゲートウェイ
- ステアリング ホイール システム
- 車載用モーター制御
- DC / AC インバータ
- 車内照明

[1] QFN パッケージは、ウェッタブル フランク付きです。

このリソースの元の言語は英語です。翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

- ドア ハンドル モジュール
- キック ツー オープン モジュール
- 車両の乗員検出
- コンフォート シート モジュール

3 説明

MSPM0L1126/7 マイコン(MCU)は、高集積で、超低消費電力の 32 ビット マイコン ファミリである MSPM0 MCU シリーズに属します。このマイクロコントローラは Arm® Cortex® -M0+ 32 ビット コア プラットフォームを基礎としており、最大 32MHz 周波数で動作します。コスト最適化されたこれらの MCU は高性能アナログ ペリフェラルを統合しており、-40℃～125℃の拡張温度範囲をサポートしており、1.62V～3.6V の電源電圧で動作します。

MSPM0L1126/7 デバイスは、誤り訂正符号 (ECC) を備えた最大 128KB の組込みフラッシュ プログラム メモリと ECC およびパリティ保護を備えた最大 12KB の SRAM を搭載しています。これらの MCU は -2.1% ～ +1.6% の精度の高速オンチップ発振器を内蔵しているため、外部水晶振動子は不要です。

柔軟性の高いサイバーセキュリティ イネーブラを使用して、セキュア ブート、IP 保護 (実行専用メモリ)、キー ストレージなどをサポートできます。さまざまな 128/256 ビット AES 対称暗号モード用に、ハードウェア アクセラレーションが提供されています。

追加機能には、3 チャネル DMA、CRC-16 アクセラレータ、各種の高性能アナログ ペリフェラル (電圧リファレンスとして VDD を含む 1 つの 12 ビット 1.6Msps ADC、1 つの 8 ビット リファレンス DAC 付きコンパレータ、1 つのオンチップ温度センサなど) が含まれます。これらのデバイスは、デッドバンド付き最大 64MHz のタイマ周波数を持つ 1 つの 16 ビット高度タイマ、3 つの 16 ビット汎用タイマ、4 つの基本タイマ、1 つのウィンドウ付きウォッチドッグ タイマ、各種通信ペリフェラル (最大で 3 つの UART、2 つの SPI、2 つの I2C をサポート) などのインテリジェントなデジタル ペリフェラルも備えています。これらの通信ペリフェラルは LIN、IrDA、DALI、マンチェスター、スマート カード、SMBus、PMBus プロトコルをサポートしています。

テキサス インスツルメンツの MSPM0 低消費電力 MCU ファミリは、各種のアナログおよびデジタル回路を内蔵したデバイスで構成されているため、お客様はプロジェクトのニーズを満たす MCU を見つけることができます。MSPM0 MCU プラットフォームは、Arm Cortex-M0+ プラットフォームと包括的な超低消費電力のシステム アーキテクチャを組み合わせたもので、システム設計者は性能向上と消費電力低減を同時に実現できます。

MSPM0L1126/7 MCU は、広範囲にわたるハードウェアおよびソフトウェアのエコシステムによってサポートされており、リファレンス デザインやコード サンプルを使って設計をすぐに開始できます。開発キットには、購入可能な LaunchPad が含まれています。また、テキサス・インスツルメンツは無償の MSP ソフトウェア開発キット (SDK) も提供しており、Code Composer Studio™ IDE デスクトップのコンポーネントとして利用できます。また、TI Resource Explorer ではクラウド バージョンを利用できます。MSPM0 マイコンには、広範囲にわたるオンライン資料、MSP Academy によるトレーニング、TI E2E™ サポート フォーラムによるオンライン サポートも用意されています。

モジュールの詳細については、『MSPM0 L シリーズ 32MHz マイクロコントローラ テクニカル リファレンス マニュアル』を参照してください。

注意

電気的な過剰ストレスや、データやコード メモリの不安定化を防止するために、デバイス レベルの ESD 仕様に従って、システム レベルの ESD 保護を適用する必要があります。詳細については、*『MSP430™ のシステム レベルの ESD 考慮事項』*を参照してください。このアプリケーション ノートに記載されている原則は、MSPM0 マイコンに適用されます。

表 3-1. パッケージ情報

部品番号	パッケージ 1	パッケージ サイズ 2
M0L1127QPMRQ1	PM (LQFP、64)	12mm × 12mm
M0L1126QPMRQ1		
M0L1127QPTRQ1	PT (LQFP、48)	9mm × 9mm
M0L1126QPTRQ1		

Copyright © 2026 Texas Instruments Incorporated

表 3-1. パッケージ情報 (続き)

部品番号	パッケージ 1	パッケージ サイズ 2
M0L1127QRGZRQ1	RGZ (VQFN、48)	7mm × 7mm
M0L1126QRGZRQ1		
M0L1127QRHBRQ1	RHB (VQFN、32)	5mm x 5mm
M0L1126QRHBRQ1		
M0L1127QRGERQ1	RGE (VQFN、24)	4mm × 4mm
M0L1126QRGERQ1		

1. 詳細については、セクション 12 を参照してください。
2. パッケージ サイズ (長さ×幅) は公称値であり、該当する場合はピンも含まれます。

Copyright © 2026 Texas Instruments Incorporated

4 機能ブロック図

MSPM0L1126/7 のブロック図に、機能ブロック図を示します。

図 4-1. MSPM0L1126/7 ブロック図



Copyright © 2026 Texas Instruments Incorporated

目次

1 特長 ... 1
2 アプリケーション ... 1
3 説明 ... 2
4 機能ブロック図 ... 4
5 デバイスの比較 ... 6
6 ピン構成および機能 ... 7
6.1 ピン配置図 ... 7
6.2 ピン属性 ... 11
6.3 信号の説明 ... 21
7 仕様 ... 29
7.1 絶対最大定格 ... 29
7.2 ESD 定格 ... 29
7.3 推奨動作条件 ... 29
7.4 熱に関する情報 ... 30
7.5 電源電流特性 ... 31
7.6 電源シーケンス ... 32
7.7 フラッシュ メモリの特性 ... 33
7.8 タイミング特性 ... 34
7.9 クロック仕様 ... 35
7.10 *デジタル IO* ... 36
7.11 アナログ マルチプレクサ VBOOST ... 39
7.12 *ADC* ... 39
7.13 温度センサ ... 41
7.14 VREF ... 42
7.15 *コンパレータ (COMP)* ... 42
7.16 *I2C* ... 43
7.17 *SPI* ... 44
7.18 UART ... 46
7.19 TIMx ... 46
7.20 エミュレーションおよびデバッグ ... 46
8 詳細説明 ... 47
8.1 CPU ... 47
8.2 動作モード ... 47
8.3 パワー マネージメント ユニット (PMU) ... 49
8.4 クロック モジュール (CKM) ... 49
8.5 DMA のトリガの割り当て ... 50
8.6 イベント ... 51
8.7 メモリ ... 52
8.8 フラッシュ メモリ ... 54
8.9 SRAM ... 54
8.10 GPIO ... 55
8.11 IOMUX ... 55
8.12 ADC ... 55
8.13 温度センサ ... 56
8.14 LFSS ... 56
8.15 IWDT ... 56
8.16 RTC_B ... 57
8.17 VREF ... 58
8.18 COMP ... 59
8.19 セキュリティ ... 59
8.20 AESADV ... 60
8.21 CRC ... 60
8.22 キーストア ... 60
8.23 UNICOMM (UART/I^{2}C/SPI) ... 61
8.24 WWDT ... 63
8.25 タイマ (TIMx) ... 63
8.26 デバイスのアナログ接続 ... 66
8.27 入力 / 出力の回路図 ... 67
8.28 DEBUGSS ... 68
8.29 シリアル ワイヤ デバッグ インターフェイス ... 68
8.30 ブートストラップ ローダ (BSL) ... 68
8.31 デバイス ファクトリ定数 ... 69
8.32 識別 ... 70
9 アプリケーション、実装、およびレイアウト ... 71
9.1 代表的なアプリケーション ... 71
10 デバイスおよびドキュメントのサポート ... 72
10.1 入門と次のステップ ... 72
10.2 デバイスの命名規則 ... 72
10.3 ツールとソフトウェア ... 73
10.4 ドキュメントのサポート ... 73
10.5 サポート・リソース ... 74
10.6 商標 ... 74
10.7 静電気放電に関する注意事項 ... 74
10.8 用語集 ... 74
11 改訂履歴 ... 74
12 メカニカル、パッケージ、および注文情報 ... 75
12.1 メカニカル データ ... 75

Copyright © 2026 Texas Instruments Incorporated

5 デバイスの比較

表 5-1. デバイス比較表

デバイス名(1) (2)	フラッシュ / SRAM (KB)	ADC チャネル	TIMA/TIMG/ TIMB	GPIO	COMP	パッケージ(3) (4)
M0L1127QPMRQ1	128 / 12	25	1 / 3 / 4	60	1	64 LQFP (12mm × 12mm)
M0L1126QPMRQ1	64 / 12					
M0L1127QPTRQ1	128 / 12	21	1 / 3 / 4	44	1	48 LQFP (9mm × 9mm)
M0L1126QPTRQ1	64 / 12					
M0L1127QRGZRQ1	128 / 12	21	1 / 3 / 4	44	1	48 VQFN (7mm × 7mm)
M0L1126QRGZRQ1	64 / 12					
M0L1127QRHBRQ1	128 / 12	14	1 / 3 / 4	28	1	32 VQFN(5mm × 5mm)
M0L1126QRHBRQ1	64 / 12					
M0L1127QRGERQ1	128 / 12	9	1 / 3 / 4	20	1	24 VQFN (4mm × 4mm)
M0L1126QRGERQ1	64 / 12					

(1) 提供中の全デバイスに関する最新の部品、パッケージ、および注文情報については、「付録:パッケージ オプション」または TI Web サイトを参照してください。
(2) デバイス認定:
- Q = -40℃～125℃

(3) ここに記載されているサイズは概略です。公差を含めたパッケージの寸法については、「メカニカル データ」を参照してください。
(4) QFN パッケージはウェッタブル フランク付きで提供しています。

Copyright © 2026 Texas Instruments Incorporated

6 ピン構成および機能

システム構成ツール は、ピンの多重化およびピン設定を容易にするための初期化コードを有効にしたり、構成したり、生成するグラフィカル インターフェイスを提供します。データシートに示されているピン配置図は、デバイスのピン配置を簡素化するために、主要なペリフェラル機能、内蔵デバイス機能の一部、使用可能なクロック信号を示しています。

ピンの機能の詳細については、「ピンの属性」および「信号の説明」セクションを参照してください。

6.1 ピン配置図

注

各パッケージ オプションの完全なピン構成および機能については、セクション 6.2 およびセクション 6.3 を参照してください。



図 6-1. 64 ピンの PM (LQFP) パッケージ



図 6-2. 48 ピンの RGZ (VQFN) パッケージ

Copyright © 2026 Texas Instruments Incorporated



図 6-3. 48 ピンの PT (LQFP) パッケージ



図 6-4. 32 ピンの RHB (VQFN) パッケージ



図 6-5. 24 ピンの RGE (VQFN) パッケージ

Copyright © 2026 Texas Instruments Incorporated

6.2 ピン属性

次の表に、各デバイス パッケージの各ピンで利用可能な機能を示します。

注

デバイス上の各デジタル I/O は、専用のピン制御管理レジスタ (PINCMx) に割り当てられており、ユーザーが PINCM.PF 制御ビットを使って必要な*ピン機能*を設定できます。

デバイス上の各デジタル I/O は、専用のピン制御管理レジスタ (PINCMx) に割り当てられており、ユーザーが PINCM.PF 制御ビットを使って必要なピン機能を設定できます。IOMUX は、IOMUX による 1 つのデジタル機能をピンに同時に接続することのみをサポートしています。IOMUX 以外の管理機能 (アナログ接続など) をピンで使うことを想定している場合、IOMUX の PINCM.PF と PINCM.PC を 0 に設定することをお勧めします。ただし、IOMUX 非管理信号 (アナログ入力、WAKE 入力など) は、IOMUX 管理対象のデジタル機能がピン上で有効化されると同時に、機能間に競合がない限り、ピン上で有効化できます。この場合、各ピンでイネーブルされる機能間に競合がないことを設計者が確認する必要があります。

表 6-1. IO タイプ別のデジタル IO 機能

バッファのタイプ	反転制御	駆動能力制御	ヒステリシス制御	プルアップ抵抗	プルダウン抵抗	ウェークアップロジック
LDIO (低駆動)	Y			Y	Y	
ウェーク付き LDIO (低駆動)	Y			Y	Y	Y
SDIO (標準駆動)	Y			Y	Y	
ウェーク付き SDIO (標準駆動)	Y			Y	Y	Y
HDIO (高駆動)	Y			Y	Y	Y
ODIO (5V 対応のオープンドレイン)	Y		Y		Y	Y

表 6-2. ピン属性 (PM、PT、RGZ、RGE、RHB パッケージ)

PM ピン	PT ピン	RGZ ピン	RGE ピン	RHB ピン	ピン名 /IOMUX REG/I OMUX ADDR	信号名	IOMUX PF	信号のタイプ	バッファのタイプ
38	4	4	2	3	NRST	NRST	(非 IOMUX 1) 0	リセット	リセット
33	1	1	24	1	PA0 PINCM1 0x40428000	PA0	1	IO	ウェーク付き ODIO (5V 対応)
						UC4_PICO_TX	2	IO	
						UC6_SDA	3	IOD	
						TIMA0_C0	4	IO	
						TIMA_FAL1	5	I	
						FCC_IN	6	I	
						ビープ音	8	O	
						TIMG14_C0	9	IO	
						UC7_SDA	11	IOD	
						BSLSDA	(非 IOMUX 1) 0	IOD	
34	2	2	1	2	PA1 PINCM2 0x40428004	PA1	1	IO	ウェーク付き ODIO (5V 対応)
						UC4_SCLK_RX	2	IOD	
						UC6_SCL	3	IOD	
						TIMA0_C1	4	IO	
						TIMA_FAL2	5	I	
						TIMG14_C3	6	IO	
						TIMG14_C2	7	IO	
						TIMG14_C1	9	IO	
						UC7_SCL	11	IOD	
						BSLSCL	(非 IOMUX 1) 0	IOD	

Copyright © 2026 Texas Instruments Incorporated

表 6-2. ピン属性 (PM、PT、RGZ、RGE、RHB パッケージ) (続き)

PM ピン	PT ピン	RGZ ピン	RGE ピン	RHB ピン	ピン名 /IOMUX REG/I OMUX ADDR	信号名	IOMUX PF	信号のタイプ	バッファのタイプ
42	8	8	5	6	PA2 PINCM7 0x40428018	PA2	1	IO	LDIO
						TIMG14_C3	2	IO	
						UC4_CS0_CTS	3	IO	
						TIMG2_C1	4	IO	
						UC8_CS0	5	IO	
						TIMA0_C3N	6	O	
						TIMA0_C2N	7	O	
						TIMA_FAL0	8	I	
						TIMA_FAL1	9	I	
						TIMA0_C0	11	IO	
43	9	9	6	7	PA3 PINCM8 0x4042801c	PA3	1	IO	SDIO (標準)
						TIMG14_C2	2	IO	
						UC7_SDA	4	IOD	
						TIMA0_C1	5	IO	
						COMP0_OUT	6	O	
						TIMG2_C0	7	IO	
						TIMA0_C2	8	IO	
						UC8_PICO_TX	10	IO	
						LFXIN	(非 IOMUX 1) 0	A	
44	10	10	7	8	PA4 PINCM9 0x40428020	PA4	1	IO	SDIO (標準)
						TIMG14_C3	2	IO	
						UC4_POCI_RTS	3	IO	
						UC7_SCL	4	IOD	
						TIMA0_C1N	5	O	
						LFCLKIN	6	I	
						TIMG2_C1	7	IO	
						TIMA0_C3	8	IO	
						UC8_SCLK_RX	10	IOD	
						UC4_CS0_CTS	11	IO	
						LFXOUT	(非 IOMUX 1) 0	A	
45	11	11		9	PA5 PINCM10 0x40428024	PA5	1	IO	LDIO
						TIMG14_C2	2	IO	
						UC4_PICO_TX	3	IO	
						UC7_SDA	4	IOD	
						TIMG14_C0	5	IO	
						FCC_IN	6	I	
						TIMG1_C0	7	IO	
						TIMA_FAL1	8	I	
						UC4_CS0_CTS	9	IO	
						UC8_PICO_TX	11	IO	
						HFXIN	(非 IOMUX 1) 0	A	

Copyright © 2026 Texas Instruments Incorporated

表 6-2. ピン属性 (PM、PT、RGZ、RGE、RHB パッケージ) (続き)

PM ピン	PT ピン	RGZ ピン	RGE ピン	RHB ピン	ピン名 /IOMUX REG/I OMUX ADDR	信号名	IOMUX PF	信号のタイプ	バッファのタイプ
46	12	12		10	PA6 PINCM11 0x40428028	PA6	1	IO	LDIO
						TIMG14_C3	2	IO	
						UC4_SCLK_RX	3	IOD	
						UC7_SCL	4	IOD	
						TIMG14_C1	5	IO	
						HFCLKIN	6	I	
						TIMG1_C1	7	IO	
						TIMA_FAL0	8	I	
						UC4_POCI_RTS	9	IO	
						TIMA0_C2N	10	O	
						UC8_SCLK_RX	11	IOD	
						HFXOUT	(非 IOMUX 1) 0	A	
49	13	13		11	PA7 PINCM14 0x40428034	PA7	1	IO	LDIO
						COMP0_OUT	2	O	
						CLK_OUT	3	O	
						TIMG14_C2	4	IO	
						TIMA0_C2	5	IO	
						TIMG14_C3	6	IO	
						TIMG2_C1	7	IO	
						TIMA0_C1	8	IO	
						FCC_IN	10	I	
						UC4_POCI_RTS	11	IO	
54	16	16		12	PA8 PINCM19 0x40428048	PA8	1	IO	LDIO
						UC8_PICO_TX	2	IO	
						UC4_CS0_CTS	3	IO	
						UC6_SDA	4	IOD	
						TIMA0_C0	5	IO	
						TIMA_FAL2	6	I	
						TIMA_FAL0	7	I	
						TIMG2_C1	9	IO	
						HFCLKIN	10	I	
						UC4_POCI_RTS	11	IO	
55	17	17	8	13	PA9 PINCM20 0x4042804c	PA9	1	IO	LDIO
						UC8_SCLK_RX	2	IOD	
						UC4_PICO_TX	3	IO	
						UC6_SCL	4	IOD	
						TIMA0_C0N	5	O	
						CLK_OUT	6	O	
						TIMA0_C1	7	IO	
						RTC_OUT	8	O	
						TIMG2_C0	9	IO	
						UC4_CS0_CTS	11	IO	

Copyright © 2026 Texas Instruments Incorporated

表 6-2. ピン属性 (PM、PT、RGZ、RGE、RHB パッケージ) (続き)

PM ピン	PT ピン	RGZ ピン	RGE ピン	RHB ピン	ピン名 /IOMUX REG/I OMUX ADDR	信号名	IOMUX PF	信号のタイプ	バッファのタイプ
56	18	18	9	14	PA10 PINCM21 0x40428050	PA10	1	IO	ウェーク付き HDIO (高駆動)
						UC4_PICO_TX	2	IO	
						UC4_POCI_RTS	3	IO	
						UC6_SDA	4	IOD	
						TIMA0_C2	5	IO	
						CLK_OUT	6	O	
						TIMG14_C0	7	IO	
						UC7_SDA	8	IOD	
						TIMA_FAL1	10	I	
						BSLTX	(非 IOMUX 1) 0	O	
57	19	19	10	15	PA11 PINCM22 0x40428054	PA11	1	IO	ウェーク付き HDIO (高駆動)
						UC4_SCLK_RX	2	IOD	
						UC6_SCL	4	IOD	
						TIMA0_C2N	5	O	
						COMP0_OUT	6	O	
						TIMG14_C1	7	IO	
						UC7_SCL	8	IOD	
						TIMA_FAL0	10	I	
						COMP0_DAC_OUT	(非 IOMUX 1) 0	A	
						BSLRX	(非 IOMUX 2) 0	I	
5	27	27		19	PA12 PINCM34 0x40428084	PA12	1	IO	LDIO
						UC4_POCI_RTS	2	IO	
						UC4_SCLK_RX	3	IOD	
						COMP0_OUT	4	O	
						TIMA0_C3	5	IO	
						FCC_IN	6	I	
						TIMG14_C0	7	IO	
						UC7_SCL	8	IOD	
						TIMA0_C2	9	IO	
						ADC0_18	(非 IOMUX 1) 0	A	
6	28	28		20	PA13 PINCM35 0x40428088	PA13	1	IO	LDIO
						TIMA0_C2N	2	O	
						UC4_POCI_RTS	3	IO	
						UC7_SDA	4	IOD	
						TIMA0_C3N	5	O	
						RTC_OUT	6	O	
						TIMG14_C1	7	IO	
						UC8_CS0	8	IO	
						UC8_POCI	9	IO	
						UC11_TX	10	IO	
						COMP0_OUT	11	O	
						ADC0_17	(非 IOMUX 1) 0	A	
						COMP0_IN2-	(非 IOMUX 3) 0	A	

Copyright © 2026 Texas Instruments Incorporated

表 6-2. ピン属性 (PM、PT、RGZ、RGE、RHB パッケージ) (続き)

PM ピン	PT ピン	RGZ ピン	RGE ピン	RHB ピン	ピン名 /IOMUX REG/I OMUX ADDR	信号名	IOMUX PF	信号のタイプ	バッファのタイプ
7	29	29		21	PA14 PINCM36 0x4042808c	PA14	1	IO	LDIO
						UC4_CS0_CTS	2	IO	
						UC4_PICO_TX	3	IO	
						CLK_OUT	6	O	
						UC11_RX	10	IO	
						ADC0_16	(非 IOMUX 1) 0	A	
						COMP0_IN2+	(非 IOMUX 3) 0	A	
8	30	30	11		PA15 PINCM37 0x40428090	PA15	1	IO	LDIO
						UC4_POCI_RTS	2	IO	
						UC7_SCL	4	IOD	
						TIMA0_C2	5	IO	
						TIMG14_C2	7	IO	
						ADC0_15	(非 IOMUX 1) 0	A	
						COMP0_IN3+	(非 IOMUX 2) 0	A	
9	31	31	12		PA16 PINCM38 0x40428094	PA16	1	IO	LDIO
						COMP0_OUT	2	O	
						UC8_POCI	3	IO	
						UC7_SDA	4	IOD	
						TIMA0_C2N	5	O	
						FCC_IN	7	I	
						ADC0_14	(非 IOMUX 1) 0	A	
10	32	32	13	21	PA17 PINCM39 0x40428098	PA17	1	IO	LDIO (ウェーク付き)
						UC8_PICO_TX	2	IO	
						UC8_SCLK_RX	3	IOD	
						UC7_SCL	4	IOD	
						TIMA0_C3	5	IO	
						TIMG2_C0	6	IO	
						TIMG14_C2	7	IO	
						ADC0_13	(非 IOMUX 1) 0	A	
						COMP0_IN1-	(非 IOMUX 2) 0	A	
11	33	33	14	22	PA18 PINCM40 0x4042809c	PA18	1	IO	LDIO (ウェーク付き)
						UC8_SCLK_RX	2	IOD	
						UC8_PICO_TX	3	IO	
						UC7_SDA	4	IOD	
						TIMA0_C3N	5	O	
						TIMG2_C1	6	IO	
						TIMG14_C3	7	IO	
						UC4_CS0_CTS	9	IO	
						ADC0_12	(非 IOMUX 1) 0	A	
						COMP0_IN1+	(非 IOMUX 2) 0	A	
						BSL_INVOKE	(非 IOMUX 3) 0	I	
12	34	34	15	23	PA19 PINCM41 0x404280a0	PA19	1	IO	LDIO
						SWDIO	2	IO	
						UC8_POCI	3	IO	
						UC7_SDA	4	IOD	
						TIMA0_C2	5	IO	
						TIMG14_C0	6	IO	

Copyright © 2026 Texas Instruments Incorporated

表 6-2. ピン属性 (PM、PT、RGZ、RGE、RHB パッケージ) (続き)

PM ピン	PT ピン	RGZ ピン	RGE ピン	RHB ピン	ピン名 /IOMUX REG/I OMUX ADDR	信号名	IOMUX PF	信号のタイプ	バッファのタイプ
13	35	35	16	24	PA20 PINCM42 0x404280a4	PA20	1	IO	SDIO (標準)
						SWCLK	2	I	
						UC8_SCLK_RX	3	IOD	
						UC7_SCL	4	IOD	
						TIMA0_C2N	5	O	
						TIMG14_C1	6	IO	
17	39	39	17	25	PA21 PINCM46 0x404280b4	PA21	1	IO	LDIO
						UC11_TX	2	IO	
						TIMA0_C0	5	IO	
						TIMG1_C0	6	IO	
						TIMG14_C2	10	IO	
						ADC0_8	(非 IOMUX 1) 0	A	
						ADC0_VREF-	(非 IOMUX 2) 0	A	
18	40	40	18	26	PA22 PINCM47 0x404280b8	PA22	1	IO	LDIO
						UC11_RX	2	IO	
						TIMA0_C0N	5	O	
						TIMG1_C1	6	IO	
						TIMA0_C1	7	IO	
						CLK_OUT	8	O	
						UC6_SCL	9	IOD	
						TIMG14_C3	10	IO	
						ADC0_7	(非 IOMUX 1) 0	A	
24	43	43	19	27	PA23 PINCM53 0x404280d0	PA23	1	IO	LDIO
						UC11_TX	2	IO	
						TIMA0_C3	5	IO	
						TIMG14_C2	6	IO	
						TIMG2_C0	7	IO	
						TIMG14_C0	9	IO	
						ADC0_VREF+	(非 IOMUX 1) 0	A	
25	44	44	20	28	PA24 PINCM54 0x404280d4	PA24	1	IO	LDIO
						UC11_RX	2	IO	
						TIMA0_C3N	5	O	
						TIMG14_C3	6	IO	
						TIMG2_C1	7	IO	
						TIMG14_C1	9	IO	
						ADC0_3	(非 IOMUX 1) 0	A	
26	45	45	21	29	PA25 PINCM55 0x404280d8	PA25	1	IO	LDIO
						TIMA0_C3	5	IO	
						TIMA0_C1N	6	O	
						COMP0_OUT	7	O	
						TIMG1_C0	10	IO	
						ADC0_2	(非 IOMUX 1) 0	A	

Copyright © 2026 Texas Instruments Incorporated

表 6-2. ピン属性 (PM、PT、RGZ、RGE、RHB パッケージ) (続き)

PM ピン	PT ピン	RGZ ピン	RGE ピン	RHB ピン	ピン名 /IOMUX REG/I OMUX ADDR	信号名	IOMUX PF	信号のタイプ	バッファのタイプ
30	46	46	22	30	PA26 PINCM59 0x404280e8	PA26	1	IO	LDIO
						UC8_CS0	3	IO	
						TIMG14_C2	4	IO	
						TIMA_FAL0	5	I	
						TIMA0_C3N	6	O	
						TIMG2_C0	7	IO	
						TIMG1_C1	10	IO	
						ADC0_1	(非 IOMUX 1) 0	A	
						COMP0_IN0+	(非 IOMUX 2) 0	A	
31	47	47		31	PA27 PINCM60 0x404280ec	PA27	1	IO	LDIO
						TIMG14_C3	4	IO	
						TIMA_FAL2	5	I	
						CLK_OUT	6	O	
						TIMG2_C1	7	IO	
						RTC_OUT	8	O	
						COMP0_OUT	9	O	
						ADC0_0	(非 IOMUX 1) 0	A	
						COMP0_IN0-	(非 IOMUX 2) 0	A	
35	3	3			PA28 PINCM3 0x40428008	PA28	1	IO	ウェーク付き HDIO (高駆動)
						UC4_PICO_TX	2	IO	
						UC6_SDA	3	IOD	
						TIMA0_C3	4	IO	
						TIMA_FAL0	5	I	
						TIMG2_C0	6	IO	
						TIMA0_C1	7	IO	
36					PA29 PINCM4 0x4042800c	PA29	1	IO	LDIO
						UC7_SCL	2	IOD	
						TIMG14_C2	4	IO	
						TIMG1_C0	5	IO	
						UC4_CS0_CTS	7	IO	
37					PA30 PINCM5 0x40428010	PA30	1	IO	LDIO
						UC7_SDA	2	IOD	
						TIMG14_C3	4	IO	
						TIMG1_C1	5	IO	
						UC4_POCI_RTS	7	IO	
39	5	5			PA31 PINCM6 0x40428014	PA31	1	IO	LDIO
						UC4_SCLK_RX	2	IOD	
						UC6_SCL	3	IOD	
						TIMA0_C3N	4	O	
						CLK_OUT	6	O	
						TIMG2_C1	7	IO	
47					PB0 PINCM12 0x4042802c	PB0	1	IO	SDIO (標準)
						UC4_PICO_TX	2	IO	
						UC6_SCL	4	IOD	
						TIMA0_C2	5	IO	
						TIMG14_C0	6	IO	

Copyright © 2026 Texas Instruments Incorporated

表 6-2. ピン属性 (PM、PT、RGZ、RGE、RHB パッケージ) (続き)

PM ピン	PT ピン	RGZ ピン	RGE ピン	RHB ピン	ピン名 /IOMUX REG/I OMUX ADDR	信号名	IOMUX PF	信号のタイプ	バッファのタイプ
48					PB1 PINCM13 0x40428030	PB1	1	IO	SDIO (標準)
						UC4_SCLK_RX	2	IOD	
						UC6_SDA	4	IOD	
						TIMA0_C2N	5	O	
						TIMG14_C1	6	IO	
50	14	14			PB2 PINCM15 0x40428038	PB2	1	IO	LDIO
						UC7_SCL	4	IOD	
						TIMA0_C3	5	IO	
						TIMG1_C0	7	IO	
						UC11_TX	8	IO	
						HFCLKIN	10	I	
						UC4_PICO_TX	11	IO	
51	15	15			PB3 PINCM16 0x4042803c	PB3	1	IO	LDIO
						UC7_SDA	4	IOD	
						TIMA0_C3N	5	O	
						TIMG1_C1	7	IO	
						UC11_RX	8	IO	
						TIMA0_C0	10	IO	
						UC4_SCLK_RX	11	IOD	
52					PB4 PINCM17 0x40428040	PB4	1	IO	LDIO
						UC8_PICO_TX	2	IO	
						TIMA0_C1	4	IO	
						TIMA0_C2	5	IO	
						TIMG14_C0	6	IO	
						TIMG1_C0	7	IO	
53					PB5 PINCM18 0x40428044	PB5	1	IO	LDIO
						UC8_SCLK_RX	2	IOD	
						TIMA0_C1N	4	O	
						TIMA0_C2N	5	O	
						TIMG14_C1	6	IO	
						TIMG1_C1	7	IO	
58	20	20			PB6 PINCM23 0x40428058	PB6	1	IO	LDIO
						UC8_PICO_TX	2	IO	
						UC8_CS0	3	IO	
						TIMG14_C2	5	IO	
						TIMG1_C0	7	IO	
						TIMA_FAL2	8	I	
59	21	21			PB7 PINCM24 0x4042805c	PB7	1	IO	LDIO
						UC8_SCLK_RX	2	IOD	
						UC8_POCI	3	IO	
						TIMG14_C3	5	IO	
						TIMG1_C1	7	IO	
60	22	22			PB8 PINCM25 0x40428060	PB8	1	IO	LDIO
						UC8_PICO_TX	3	IO	
						TIMA0_C0	5	IO	
						COMP0_OUT	6	O	
						TIMG1_C0	7	IO	

Copyright © 2026 Texas Instruments Incorporated

表 6-2. ピン属性 (PM、PT、RGZ、RGE、RHB パッケージ) (続き)

PM ピン	PT ピン	RGZ ピン	RGE ピン	RHB ピン	ピン名 /IOMUX REG/I OMUX ADDR	信号名	IOMUX PF	信号のタイプ	バッファのタイプ
61	23	23			PB9 PINCM26 0x40428064	PB9	1	IO	LDIO
						UC8_SCLK_RX	3	IOD	
						TIMA0_C0N	5	O	
						TIMA0_C1	6	IO	
						TIMG1_C1	7	IO	
62					PB10 PINCM27 0x40428068	PB10	1	IO	LDIO
						TIMG14_C0	2	IO	
						TIMG14_C2	3	IO	
						COMP0_OUT	4	O	
						TIMG1_C0	5	IO	
63					PB11 PINCM28 0x4042806c	PB11	1	IO	LDIO
						TIMG14_C1	2	IO	
						TIMG14_C3	3	IO	
						CLK_OUT	4	O	
						TIMG1_C1	5	IO	
64					PB12 PINCM29 0x40428070	PB12	1	IO	LDIO
						TIMA0_C2	3	IO	
						TIMA_FAL1	4	I	
						TIMA0_C1	5	IO	
1					PB13 PINCM30 0x40428074	PB13	1	IO	LDIO
						TIMA0_C3	3	IO	
						TIMA0_C1N	5	O	
						UC8_CS0	7	IO	
2	24	24		16	PB14 PINCM31 0x40428078	PB14	1	IO	LDIO
						UC8_SCLK_RX	2	IOD	
						UC8_POCI	3	IO	
						FCC_IN	4	I	
						TIMA0_C0	5	IO	
						TIMG14_C2	6	IO	
						TIMG14_C0	7	IO	
						COMP0_OUT	10	O	
						ADC0_21	(非 IOMUX 1) 0	A	
3	25	25		17	PB15 PINCM32 0x4042807c	PB15	1	IO	LDIO
						UC11_TX	2	IO	
						UC8_PICO_TX	3	IO	
						UC4_POCI_RTS	4	IO	
						TIMG14_C2	5	IO	
						TIMG2_C0	6	IO	
						TIMA0_C3N	7	O	
						RTC_OUT	8	O	
						TIMG14_C1	9	IO	
						UC8_CS0	10	IO	
						ADC0_20	(非 IOMUX 1) 0	A	

Copyright © 2026 Texas Instruments Incorporated

表 6-2. ピン属性 (PM、PT、RGZ、RGE、RHB パッケージ) (続き)

PM ピン	PT ピン	RGZ ピン	RGE ピン	RHB ピン	ピン名 /IOMUX REG/I OMUX ADDR	信号名	IOMUX PF	信号のタイプ	バッファのタイプ
4	26	26		18	PB16 PINCM33 0x40428080	PB16	1	IO	LDIO
						UC11_RX	2	IO	
						UC8_SCLK_RX	3	IOD	
						UC4_CS0_CTS	4	IO	
						TIMG14_C3	5	IO	
						TIMG2_C1	6	IO	
						UC4_PICO_TX	7	IO	
						CLK_OUT	8	O	
						ADC0_19	(非 IOMUX 1) 0	A	
14	36	36			PB17 PINCM43 0x404280a8	PB17	1	IO	LDIO
						UC11_TX	2	IO	
						UC4_PICO_TX	3	IO	
						UC6_SCL	4	IOD	
						TIMA0_C2	5	IO	
						TIMG14_C0	6	IO	
						TIMG1_C0	9	IO	
						ADC0_11	(非 IOMUX 1) 0	A	
15	37	37			PB18 PINCM44 0x404280ac	PB18	1	IO	LDIO
						UC11_RX	2	IO	
						UC4_SCLK_RX	3	IOD	
						UC6_SDA	4	IOD	
						TIMA0_C2N	5	O	
						TIMG14_C1	6	IO	
						TIMG1_C1	9	IO	
						ADC0_10	(非 IOMUX 1) 0	A	
16	38	38			PB19 PINCM45 0x404280b0	PB19	1	IO	LDIO
						COMP0_OUT	2	O	
						UC4_POCI_RTS	3	IO	
						UC4_CS0_CTS	5	IO	
						TIMG2_C1	6	IO	
						TIMG14_C2	7	IO	
						ADC0_9	(非 IOMUX 1) 0	A	
19	41	41			PB20 PINCM48 0x404280bc	PB20	1	IO	LDIO
						UC8_CS0	3	IO	
						TIMA0_C2	5	IO	
						TIMA_FAL1	6	I	
						TIMA0_C1	7	IO	
						UC6_SDA	9	IOD	
						ADC0_6	(非 IOMUX 1) 0	A	
20					PB21 PINCM49 0x404280c0	PB21	1	IO	LDIO
						UC8_POCI	3	IO	
						UC6_SCL	4	IOD	
						TIMG14_C2	5	IO	
						UC8_PICO_TX	6	IO	
						ADC0_25	(非 IOMUX 1) 0	A	

Copyright © 2026 Texas Instruments Incorporated

表 6-2. ピン属性 (PM、PT、RGZ、RGE、RHB パッケージ) (続き)

PM ピン	PT ピン	RGZ ピン	RGE ピン	RHB ピン	ピン名 /IOMUX REG/I OMUX ADDR	信号名	IOMUX PF	信号のタイプ	バッファのタイプ
21					PB22 PINCM50 0x404280c4	PB22	1	IO	LDIO
						UC8_PICO_TX	3	IO	
						UC6_SDA	4	IOD	
						TIMG14_C3	5	IO	
						UC8_SCLK_RX	6	IOD	
						ADC0_24	(非 IOMUX 1) 0	A	
22					PB23 PINCM51 0x404280c8	PB23	1	IO	LDIO
						UC8_SCLK_RX	3	IOD	
						TIMA_FAL0	4	I	
						COMP0_OUT	5	O	
23	42	42			PB24 PINCM52 0x404280cc	PB24	1	IO	LDIO
						TIMA0_C3	5	IO	
						TIMA0_C1N	6	O	
						ADC0_5	(非 IOMUX 1) 0	A	
27					PB25 PINCM56 0x404280dc	PB25	1	IO	LDIO
						UC4_CS0_CTS	2	IO	
						TIMA_FAL0	4	I	
						TIMA_FAL1	5	I	
						TIMA_FAL2	6	I	
						COMP0_OUT	7	O	
						FCC_IN	8	I	
						ADC0_4	(非 IOMUX 1) 0	A	
28					PB26 PINCM57 0x404280e0	PB26	1	IO	LDIO
						UC4_POCI_RTS	2	IO	
						TIMA0_C0	4	IO	
						TIMA0_C3	5	IO	
						TIMG1_C0	6	IO	
						COMP0_OUT	7	O	
						FCC_IN	8	I	
						ADC0_23	(非 IOMUX 1) 0	A	
29					PB27 PINCM58 0x404280e4	PB27	1	IO	LDIO
						COMP0_OUT	2	O	
						TIMA0_C0N	4	O	
						TIMA0_C3N	5	O	
						TIMG1_C1	6	IO	
						ADC0_22	(非 IOMUX 1) 0	A	
32	48	48	23	32	VCORE	VCORE	(非 IOMUX 1) 0	PWR	PWR
40	6	6	3	4	VDD	VDD	(非 IOMUX 1) 0	PWR	PWR
41	7	7	4	5	VSS	VSS	(非 IOMUX 1) 0	PWR	PWR

6.3 信号の説明

表 6-3. A/D コンバータ (ADC) 信号の説明

信号名	ピンの種類	説明	PM ピン	PT ピン	RGZ ピン	RGE ピン	RHB ピン
ADC0_VREF+	A	ADC0 電圧リファレンス (VREF) 電源	24	43	43	19	27
ADC0_VREF-	A	ADC0 電圧リファレンス (VREF) グランド電源	17	39	39	17	25

Copyright © 2026 Texas Instruments Incorporated

表 6-3. A/D コンバータ (ADC) 信号の説明 (続き)

信号名	ピンの種類	説明	PM ピン	PT ピン	RGZ ピン	RGE ピン	RHB ピン
ADC0_0	A	ADC0 アナログ入力チャンネル 0	31	47	47		31
ADC0_1	A	ADC0 アナログ入力チャンネル 1	30	46	46	22	30
ADC0_2	A	ADC0 アナログ入力チャンネル 2	26	45	45	21	29
ADC0_3	A	ADC0 アナログ入力チャンネル 3	25	44	44	20	28
ADC0_4	A	ADC0 アナログ入力チャンネル 4	27				
ADC0_5	A	ADC0 アナログ入力チャンネル 5	23	42	42		
ADC0_6	A	ADC0 アナログ入力チャンネル 6	19	41	41		
ADC0_7	A	ADC0 アナログ入力チャンネル 7	18	40	40	18	26
ADC0_8	A	ADC0 アナログ入力チャンネル 8	17	39	39	17	25
ADC0_9	A	ADC0 アナログ入力チャンネル 9	16	38	38		
ADC0_10	A	ADC0 アナログ入力チャンネル 10	15	37	37		
ADC0_11	A	ADC0 アナログ入力チャンネル 11	14	36	36		
ADC0_12	A	ADC0 アナログ入力チャンネル 12	11	33	33	14	22
ADC0_13	A	ADC0 アナログ入力チャンネル 13	10	32	32	13	21
ADC0_14	A	ADC0 アナログ入力チャンネル 14	9	31	31	12	
ADC0_15	A	ADC0 アナログ入力チャンネル 15	8	30	30	11	
ADC0_16	A	ADC0 アナログ入力チャンネル 16	7	29	29		21
ADC0_17	A	ADC0 アナログ入力チャンネル 17	6	28	28		20
ADC0_18	A	ADC0 アナログ入力チャンネル 18	5	27	27		19
ADC0_19	A	ADC0 アナログ入力チャンネル 19	4	26	26		18
ADC0_20	A	ADC0 アナログ入力チャンネル 20	3	25	25		17
ADC0_21	A	ADC0 アナログ入力チャンネル 21	2	24	24		16
ADC0_22	A	ADC0 アナログ入力チャンネル 22	29				
ADC0_23	A	ADC0 アナログ入力チャンネル 23	28				
ADC0_24	A	ADC0 アナログ入力チャンネル 24	21				
ADC0_25	A	ADC0 アナログ入力チャンネル 25	20				

表 6-4. フラッシュ ブートストラップ ローダ (BSL) 信号の説明

信号名	ピンの種類	説明	PM ピン	PT ピン	RGZ ピン	RGE ピン	RHB ピン
BSLRX	I	BSL UART 受信信号 (RXD)	57	19	19	10	15
BSLSCL	IOD	BSL I2C クロック信号 (SCL)	34	2	2	1	2
BSLSDA	IOD	BSL I2C データ信号 (SDA)	33	1	1	24	1
BSLTX	O	BSL UART の送信信号 (TXD)	56	18	18	9	14
BSL_INVOKE	I	BSL 起動信号 (BSL がイネーブルの場合、BSL エントリの間は BOOTRST 中は High、BSL エントリを防止するために BOOTRST 中は Low になっている必要があります)	11	33	33	14	22

Copyright © 2026 Texas Instruments Incorporated

表 6-5. クロック モジュール (CKM) 信号の説明

信号名	ピンの種類	説明	PM ピン	PT ピン	RGZ ピン	RGE ピン	RHB ピン
CLK_OUT	O	PMCU の CLK_OUT デジタル クロック出力	18、31、39、4、49、55、56、63, 7	13、17、18、26、29、40、47、5	13、17、18、26、29、40、47、5	18、8、9	11、13、14、18、21、26、31
FCC_IN	I	周波数クロック カウンタ (FCC) 入力信号	2、27、28、33、45、49、5、9	1、11、13、24、27、31	1、11、13、24、27、31	12、24	1、11、16、19、9
HFCLKIN	I	高周波数デジタル クロック入力信号	46、50、54	12、14、16	12、14、16		10、12
HFXIN	A	高周波数水晶発振器 (HFXT) 信号	45	11	11		9
HFXOUT	A	高周波数水晶発振器 (HFXT) 信号	46	12	12		10
LFCLKIN	I	低周波数デジタル クロック入力信号	44	10	10	7	8
LFXIN	A	低周波数水晶発振器 (LFXT) 信号	43	9	9	6	7
LFXOUT	A	低周波数水晶発振器 (LFXT) 信号	44	10	10	7	8

表 6-6. コンパレータ (COMP) 信号の説明

信号名	ピンの種類	説明	PM ピン	PT ピン	RGZ ピン	RGE ピン	RHB ピン
COMP0_DAC_OUT	A	COMP0 DAC 出力	57	19	19	10	15
COMP0_OUT	O	COMP0 出力	16、2、22、26、27、28、29、31、43、49、5、57、6、60、62、9	13、19、22、24、27、28、31、38、45、47、9	13、19、22、24、27、28、31、38、45、47、9	10、12、21、6	11、15、16、19、20、29、31、7
COMP0_IN0+	A	COMP0 非反転入力 0	30	46	46	22	30
COMP0_IN0-	A	COMP0 反転入力 0	31	47	47		31
COMP0_IN1+	A	COMP0 非反転入力 1	11	33	33	14	22
COMP0_IN1-	A	COMP0 反転入力 1	10	32	32	13	21
COMP0_IN2+	A	COMP0 非反転入力 2	7	29	29		21
COMP0_IN2-	A	COMP0 反転入力 2	6	28	28		20
COMP0_IN3+	A	COMP0 非反転入力 3	8	30	30	11	

表 6-7. 汎用入出力モジュール信号の説明

信号名	ピンの種類	説明	PM ピン	PT ピン	RGZ ピン	RGE ピン	RHB ピン
PA0	IO	GPIO ポート A 入出力 0	33	1	1	24	1
PA1	IO	GPIO ポート A 入出力 1	34	2	2	1	2
PA2	IO	GPIO ポート A 入出力 2	42	8	8	5	6
PA3	IO	GPIO ポート A 入出力 3	43	9	9	6	7
PA4	IO	GPIO ポート A 入出力 4	44	10	10	7	8
PA5	IO	GPIO ポート A 入出力 5	45	11	11		9
PA6	IO	GPIO ポート A 入出力 6	46	12	12		10
PA7	IO	GPIO ポート A 入出力 7	49	13	13		11

Copyright © 2026 Texas Instruments Incorporated

表 6-7. 汎用入出力モジュール信号の説明 (続き)

信号名	ピンの種類	説明	PM ピン	PT ピン	RGZ ピン	RGE ピン	RHB ピン
PA8	IO	GPIO ポート A 入出力 8	54	16	16		12
PA9	IO	GPIO ポート A 入出力 9	55	17	17	8	13
PA10	IO	GPIO ポート A 入出力 10	56	18	18	9	14
PA11	IO	GPIO ポート A 入出力 11	57	19	19	10	15
PA12	IO	GPIO ポート A 入出力 12	5	27	27		19
PA13	IO	GPIO ポート A 入出力 13	6	28	28		20
PA14	IO	GPIO ポート A 入出力 14	7	29	29		21
PA15	IO	GPIO ポート A 入出力 15	8	30	30	11	
PA16	IO	GPIO ポート A 入出力 16	9	31	31	12	
PA17	IO	GPIO ポート A 入出力 17	10	32	32	13	21
PA18	IO	GPIO ポート A 入出力 18	11	33	33	14	22
PA19	IO	GPIO ポート A 入出力 19	12	34	34	15	23
PA20	IO	GPIO ポート A 入出力 20	13	35	35	16	24
PA21	IO	GPIO ポート A 入出力 21	17	39	39	17	25
PA22	IO	GPIO ポート A 入出力 22	18	40	40	18	26
PA23	IO	GPIO ポート A 入出力 23	24	43	43	19	27
PA24	IO	GPIO ポート A 入出力 24	25	44	44	20	28
PA25	IO	GPIO ポート A 入出力 25	26	45	45	21	29
PA26	IO	GPIO ポート A 入出力 26	30	46	46	22	30
PA27	IO	GPIO ポート A 入出力 27	31	47	47		31
PA28	IO	GPIO ポート A 入出力 28	35	3	3		
PA29	IO	GPIO ポート A 入出力 29	36				
PA30	IO	GPIO ポート A 入出力 30	37				
PA31	IO	GPIO ポート A 入出力 31	39	5	5		
PB0	IO	GPIO ポート B 入出力 0	47				
PB1	IO	GPIO ポート B 入出力 1	48				
PB2	IO	GPIO ポート B 入出力 2	50	14	14		
PB3	IO	GPIO ポート B 入出力 3	51	15	15		
PB4	IO	GPIO ポート B 入出力 4	52				
PB5	IO	GPIO ポート B 入出力 5	53				
PB6	IO	GPIO ポート B 入出力 6	58	20	20		
PB7	IO	GPIO ポート B 入出力 7	59	21	21		
PB8	IO	GPIO ポート B 入出力 8	60	22	22		
PB9	IO	GPIO ポート B 入出力 9	61	23	23		
PB10	IO	GPIO ポート B 入出力 10	62				
PB11	IO	GPIO ポート B 入出力 11	63				
PB12	IO	GPIO ポート B 入出力 12	64				
PB13	IO	GPIO ポート B 入出力 13	1				
PB14	IO	GPIO ポート B 入出力 14	2	24	24		16
PB15	IO	GPIO ポート B 入出力 15	3	25	25		17
PB16	IO	GPIO ポート B 入出力 16	4	26	26		18
PB17	IO	GPIO ポート B 入出力 17	14	36	36		

Copyright © 2026 Texas Instruments Incorporated

表 6-7. 汎用入出力モジュール信号の説明 (続き)

信号名	ピンの種類	説明	PM ピン	PT ピン	RGZ ピン	RGE ピン	RHB ピン
PB18	IO	GPIO ポート B 入出力 18	15	37	37		
PB19	IO	GPIO ポート B 入出力 19	16	38	38		
PB20	IO	GPIO ポート B 入出力 20	19	41	41		
PB21	IO	GPIO ポート B 入出力 21	20				
PB22	IO	GPIO ポート B 入出力 22	21				
PB23	IO	GPIO ポート B 入出力 23	22				
PB24	IO	GPIO ポート B 入出力 24	23	42	42		
PB25	IO	GPIO ポート B 入出力 25	27				
PB26	IO	GPIO ポート B 入出力 26	28				
PB27	IO	GPIO ポート B 入出力 27	29				

表 6-8. リアルタイム クロック (RTC) 信号の説明

信号名	ピンの種類	説明	PM ピン	PT ピン	RGZ ピン	RGE ピン	RHB ピン
RTC_OUT	O	リアルタイム クロックの出力信号	3、31、55、6	17、25、28、47	17、25、28、47	8	13、17、20、31

表 6-9. シリアル ワイヤ デバッグ (SWD) 信号の説明

信号名	ピンの種類	説明	PM ピン	PT ピン	RGZ ピン	RGE ピン	RHB ピン
SWCLK	I	シリアル ワイヤ デバッグ インターフェイス クロック入力信号	13	35	35	16	24
SWDIO	IO	シリアル ワイヤ デバッグ インターフェイス データ入力 / 出力信号	12	34	34	15	23

表 6-10. システム コントローラ (SYSCTL) 信号の説明

信号名	ピンの種類	説明	PM ピン	PT ピン	RGZ ピン	RGE ピン	RHB ピン
ビープ音	O	ビープ音出力	33	1	1	24	1
NRST	リセット	アクティブ LOW のリセット信号 (ロジックを high にする必要があります。そうしないと、デバイスを起動できません)	38	4	4	2	3
VCORE	PWR	VCORE コンデンサの接続	32	48	48	23	32
VDD	PWR	VDD 電源	40	6	6	3	4
VSS	PWR	VSS (グランド)	41	7	7	4	5

表 6-11. タイマ (TIMx) 信号の説明

信号名	ピンの種類	説明	PM ピン	PT ピン	RGZ ピン	RGE ピン	RHB ピン
TIMA0_C0	IO	TIMA0 キャプチャ / 比較 0 信号	17、2、28、33、42、51、54、60	1、15、16、22、24、39、8	1、15、16、22、24、39、8	17、24、5	1、12、16、25、6

Copyright © 2026 Texas Instruments Incorporated

表 6-11. タイマ (TIMx) 信号の説明 (続き)

信号名	ピンの種類	説明	PM ピン	PT ピン	RGZ ピン	RGE ピン	RHB ピン
TIMA0_C1	IO	TIMA0 キャプチャ / 比較 1 信号	18、19、34、35、43、49、52、55、61、64	13、17、2、23、3、40、41、9	13、17、2、23、3、40、41、9	1、18、6、8	11、13、2、26、7
TIMA0_C2	IO	TIMA0 キャプチャ / 比較 2 信号	12、14、19、43、47、49、5、52、56、64、8	13、18、27、30、34、36、41、9	13、18、27、30、34、36、41、9	11、15、6、9	11、14、19、23、7
TIMA0_C3	IO	TIMA0 キャプチャ / 比較 3 信号	1、10、23、24、26、28、35、44、5、50	10、14、27、3、32、42、43、45	10、14、27、3、32、42、43、45	13、19、21、7	19、21、27、29、8
TIMA0_C0N	O	TIMA0 キャプチャ / 比較 0 相補出力	18、29、55、61	17、23、40	17、23、40	18、8	13、26
TIMA0_C1N	O	TIMA0 キャプチャ / 比較 1 相補出力	1、23、26、44、53	10、42、45	10、42、45	21、7	29、8
TIMA0_C2N	O	TIMA0 キャプチャ / 比較 2 相補出力	13、15、42、46、48、53、57、6, 9	12、19、28、31、35、37、8	12、19、28、31、35、37、8	10、12、16、5	10、15、20、24、6
TIMA0_C3N	O	TIMA0 キャプチャ / 比較 3 相補出力	11、25、29、3、30、39、42、51, 6	15、25、28、33、44、46、5、8	15、25、28、33、44、46、5、8	14、20、22、5	17、20、22、28、30、6
TIMA_FAL0	I	TIMA フォルト入力 0	22、27、30、35、42、46、54、57	12、16、19、3、46、8	12、16、19、3、46、8	10、22、5	10、12、15、30、6
TIMA_FAL1	I	TIMA フォルト入力 1	19、27、33、42、45、56、64	1、11、18、41、8	1、11、18、41、8	24、5、9	1、14、6、9
TIMA_FAL2	I	TIMA フォルト入力 2	27、31、34、54、58	16、2、20、47	16、2、20、47	1	12、2、31
TIMG14_C0	IO	TIMG14 キャプチャ / 比較 0 信号	12、14、2、24、33、45、47、5、52、56、62	1、11、18、24、27、34、36、43	1、11、18、24、27、34、36、43	15、19、24、9	1、14、16、19、23、27、9
TIMG14_C1	IO	TIMG14 キャプチャ / 比較 1 信号	13、15、25、3、34、46、48、53、57、6、63	12、19、2、25、28、35、37、44	12、19、2、25、28、35、37、44	1、10、16、20	10、15、17、2、20、24、28

Copyright © 2026 Texas Instruments Incorporated

表 6-11. タイマ (TIMx) 信号の説明 (続き)

信号名	ピンの種類	説明	PM ピン	PT ピン	RGZ ピン	RGE ピン	RHB ピン
TIMG14_C2	IO	TIMG14 キャプチャ / 比較 2 信号	10、16、17、2、20、24、3、30、34、36、43、45、49、58、62、8	11、13、2、20、24、25、30、32、38、39、43、46、9	11、13、2、20、24、25、30、32、38、39、43、46、9	1、11、13、17、19、22、6	11、16、17、2、21、25、27、30、7、9
TIMG14_C3	IO	TIMG14 キャプチャ / 比較 3 信号	11、18、21、25、31、34、37、4、42、44、46、49、59、63	10、12、13、2、21、26、33、40、44、47、8	10、12、13、2、21、26、33、40、44、47、8	1、14、18、20、5、7	10、11、18、2、22、26、28、31、6、8
TIMG1_C0	IO	TIMG1 キャプチャ / 比較 0 信号	14、17、26、28、36、45、50、52、58、60、62	11、14、20、22、36、39、45	11、14、20、22、36、39、45	17、21	25、29、9
TIMG1_C1	IO	TIMG1 キャプチャ / 比較 1 信号	15、18、29、30、37、46、51、53、59、61、63	12、15、21、23、37、40、46	12、15、21、23、37、40、46	18、22	10、26、30
TIMG2_C0	IO	TIMG2 キャプチャ / 比較 0 信号	10、24、3、30、35、43、55	17、25、3、32、43、46、9	17、25、3、32、43、46、9	13、19、22、6、8	13、17、21、27、30、7
TIMG2_C1	IO	TIMG2 キャプチャ / 比較 1 信号	11、16、25、31、39、4、42、44、49、54	10、13、16、26、33、38、44、47、5、8	10、13、16、26、33、38、44、47、5、8	14、20、5、7	11、12、18、22、28、31、6、8

表 6-12. Unified Communication Module (UniComm) 信号の説明

信号名	ピンの種類	説明	PM ピン	PT ピン	RGZ ピン	RGE ピン	RHB ピン
UC4_PICO_TX	IO	ユニファイド コミュニケーション モジュール UC4:SPI PICO または UART TX 信号	14、33、35、4、45、47、50、55、56、7	1、11、14、17、18、26、29、3, 36	1、11、14、17、18、26、29、3, 36	24、8、9	1、13、14、18、21、9
UC4_POCI_RTS	IO	ユニファイド コミュニケーション モジュール UC4:SPI POCI または UART RTS 信号	16、28、3、37、44、46、49、5、54、56、6、8	10、12、13、16、18、25、27、28、30、38	10、12、13、16、18、25、27、28、30、38	11、7、9	10、11、12、14、17、19、20、8

Copyright © 2026 Texas Instruments Incorporated

表 6-12. Unified Communication Module (UniComm) 信号の説明 (続き)

信号名	ピンの種類	説明	PM ピン	PT ピン	RGZ ピン	RGE ピン	RHB ピン
UC4_SCLK_RX	IOD	ユニファイド コミュニケーション モジュール UC4:SPI SCLK または UART RX 信号	15、34、39、46、48、5、51、57	12、15、19、2、27、37、5	12、15、19、2、27、37、5	1、10	10、15、19、2
UC6_SCL	IOD	ユニファイド コミュニケーション モジュール UC6:I2C SCL 信号	14、18、20、34、39、47、55、57	17、19、2、36、40、5	17、19、2、36、40、5	1、10、18、8	13、15、2、26
UC6_SDA	IOD	ユニファイド コミュニケーション モジュール UC6:I2C SDA 信号	15、19、21、33、35、48、54、56	1、16、18、3、37、41	1、16、18、3、37、41	24、9	1、12、14
UC7_SCL	IOD	ユニファイド コミュニケーション モジュール UC7:I2C SCL 信号	10、13、34、36、44、46、5、50、57、8	10、12、14、19、2、27、30、32、35	10、12、14、19、2、27、30、32、35	1、10、11、13、16、7	10、15、19、2、21、24、8
UC7_SDA	IOD	ユニファイド コミュニケーション モジュール UC7:I2C SDA 信号	11、12、33、37、43、45、51、56、6、9	1、11、15、18、28、31、33、34、9	1、11、15、18、28、31、33、34、9	12、14、15、24、6、9	1、14、20、22、23、7、9
UC8_PICO_TX	IO	ユニファイド コミュニケーション モジュール UC8:SPI PICO または UART TX 信号	10、11、20、21、3、43、45、52、54、58、60	11、16、20、22、25、32、33、9	11、16、20、22、25、32、33、9	13、14、6	12、17、21、22、7、9
UC8_POCI	IO	ユニファイド コミュニケーション モジュール UC8:SPI POCI 信号	12、2、20、59、6、9	21、24、28、31、34	21、24、28、31、34	12、15	16、20、23
UC8_SCLK_RX	IOD	ユニファイド コミュニケーション モジュール UC8:SPI SCLK または UART RX 信号	10、11、13、2、21、22、4、44、46、53、55、59、61	10、12、17、21、23、24、26、32、33、35	10、12、17、21、23、24、26、32、33、35	13、14、16、7、8	10、13、16、18、21、22、24、8
UC11_RX	IO	ユニファイド コミュニケーション モジュール UC11:UART RX 信号	15、18、25、4、51、7	15、26、29、37、40、44	15、26、29、37、40、44	18、20	18、21、26、28
UC11_TX	IO	ユニファイド コミュニケーション モジュール UC11:UART TX 信号	14、17、24、3、50、6	14、25、28、36、39、43	14、25、28、36、39、43	17、19	17、20、25、27
UC4_CS0_CTS	IO	ユニファイド コミュニケーション モジュール UC4:SPI CS0 または UART CTS 信号	11、16、27、36、4、42、44、45、54、55、7	10、11、16、17、26、29、33、38、8	10、11、16、17、26、29、33、38、8	14、5、7、8	12、13、18、21、22、6、8、9
UC8_CS0	IO	ユニファイド コミュニケーション モジュール UC8:SPI CS0 信号	1、19、3、30、42、58、6	20、25、28、41、46、8	20、25、28、41、46、8	22、5	17、20、30、6

Copyright © 2026 Texas Instruments Incorporated

7 仕様

7.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り) (1)

			最小値	最大値	単位
VDD	電源電圧	VDD ピンで、VSS を基準として	-0.3	4.1	V
V_I	入力電圧	すべての 5V 許容オープン ドレイン ピンに印加	-0.3	V_{DD} + 3.6 (最大 5.5)	V
V_I	入力電圧	任意の通常耐圧ピンに印加	-0.3	V_{DD} + 0.3 (最大 4.1)	V
I_{VDD}	VDD ピンに流れ込む電流 (ソース)	-40℃ ≦ Tj ≦ 130℃		80	mA
		-40℃ ≦ Tj ≦ 85℃		100	
I_{VSS}	VSS ピンから流れ出す電流 (シンク)	-40℃ ≦ Tj ≦ 130℃		80	mA
		-40℃ ≦ Tj ≦ 85℃		100	
I_{IO}	LDIO ピンの電流	LDIO ピンによってシンクまたはソースされる電流		3	mA
	SDIO ピンの電流	SDIO ピンによってシンクまたはソースされる電流		6	
	HDIO ピンの電流	HDIO ピンによってシンクまたはソースされる電流		20	
	ODIO ピンの電流	ODIO ピンによってシンクされる電流		20	
I_D	サポートされているダイオード電流	LDIO ピンおよび HDIO ピンのダイオード電流	-2	2	mA
		SDIO ピンのダイオード電流	-2	0.05	
Tj	接合部温度		-40	130	°C
T_{stg}	保存温度(2)		-40	150	°C

(1) 「絶対最大定格」の範囲外の動作は、デバイスの永続的な損傷の原因となる可能性があります。「絶対最大定格」は、これらの条件において、または「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを意味するものではありません。「絶対最大定格」の範囲内であっても「推奨動作条件」の範囲外で使用すると、デバイスが完全に機能しない可能性があり、デバイスの信頼性、機能、性能に影響を及ぼし、デバイスの寿命を縮める可能性があります。

(2) ボード製造時の半田付けでは、現在の JEDEC J-STD-020 仕様に従い、ピーク リフロー温度が梱包箱またはリール上のデバイス ラベルに記載されている分類を超えなければ、より高い温度になってもかまいません。

7.2 ESD 定格

			値	単位
$V_{(ESD)}$	静電放電	人体モデル (HBM)、AEC-Q100-002 準拠(1)	±2000	V
		デバイス帯電モデル (CDM)、AEC Q100-011 準拠、すべてのピン	±500	V
		デバイス帯電モデル (CDM)、AEC Q100-011 準拠、コーナー ピン	±750	V

(1) AEC Q100-002 は、HBM ストレス試験を ANSI / ESDA / JEDEC JS-001 仕様に従って実施しなければならないと規定しています。

7.3 推奨動作条件

自由気流での動作温度範囲内 (特に記述のない限り)

		最小値	公称値	最大値	単位
VDD	電源電圧	1.62		3.6	V
VCORE	VCORE ピンの電圧 (2)		1.35		V
C_{VDD}	VDD と VSS の間に配置されたコンデンサ (1)		10		µF
C_{VCORE}	VCORE と VSS の間に配置されたコンデンサ (1) (2)		470		nF
T_A	周辺温度	-40		125	°C
T_J	最大接合部温度			130	°C

Copyright © 2026 Texas Instruments Incorporated

自由気流での動作温度範囲内 (特に記述のない限り)

		最小値	公称値	最大値	単位
f_{MCLK}	MCLK、CPUCLK、ULPCLK 周波数、1 フラッシュ待機状態 (3)			32	MHz
f_{MCLK}	MCLK、CPUCLK、ULPCLK 周波数、0 フラッシュ待機状態 (3)			24	MHz

(1) C_{VDD} と C_{VCORE} は、それぞれ VDD/VSS 間と VCORE/VSS 間に、本デバイスのピンにできる限り近づけて接続します。C_{VDD} には、容量値の誤差が ±20% までの精度の低 ESR コンデンサを使う必要があります。
(2) VCORE ピンは、CVCORE にのみ接続する必要があります。電圧を供給したり、VCORE ピンに外部負荷を加えたりしないでください。
(3) 待機状態はシステム コントローラ (SYSCTL) によって自動的に管理されるため、アプリケーション ソフトウェアで設定する必要はありません。

7.4 熱に関する情報

熱評価基準(1)		パッケージ	値	単位
$R_{\theta JA}$	接合部から周囲への熱抵抗	LQFP-64 (PM)	56.3	°C/W
$R_{\theta JC(top)}$	接合部からケース (上面) への熱抵抗		24.9	°C/W
$R_{\theta JB}$	接合部から基板への熱抵抗		37.7	°C/W
Ψ_{JT}	接合部から上面への特性パラメータ		2.0	°C/W
Ψ_{JB}	接合部から基板への特性パラメータ		37.4	°C/W
$R_{\theta JC(bot)}$	接合部からケース (底面) への熱抵抗		該当なし	°C/W
$R_{\theta JA}$	接合部から周囲への熱抵抗	LQFP-48 (PT)	63.3	°C/W
$R_{\theta JC(top)}$	接合部からケース (上面) への熱抵抗		29.5	°C/W
$R_{\theta JB}$	接合部から基板への熱抵抗		41.0	°C/W
Ψ_{JT}	接合部から上面への特性パラメータ		3.2	°C/W
Ψ_{JB}	接合部から基板への特性パラメータ		40.5	°C/W
$R_{\theta JC(bot)}$	接合部からケース (底面) への熱抵抗		該当なし	°C/W
$R_{\theta JA}$	接合部から周囲への熱抵抗	VQFN-48 (RGZ)	31.6	°C/W
$R_{\theta JC(top)}$	接合部からケース (上面) への熱抵抗		22.7	°C/W
$R_{\theta JB}$	接合部から基板への熱抵抗		14.9	°C/W
Ψ_{JT}	接合部から上面への特性パラメータ		1.0	°C/W
Ψ_{JB}	接合部から基板への特性パラメータ		14.9	°C/W
$R_{\theta JC(bot)}$	接合部からケース (底面) への熱抵抗		6.6	°C/W
$R_{\theta JA}$	接合部から周囲への熱抵抗	VQFN-32 (RHB)	35.7	°C/W
$R_{\theta JC(top)}$	接合部からケース (上面) への熱抵抗		27.4	°C/W
$R_{\theta JB}$	接合部から基板への熱抵抗		16.3	°C/W
Ψ_{JT}	接合部から上面への特性パラメータ		0.9	°C/W
Ψ_{JB}	接合部から基板への特性パラメータ		16.2	°C/W
$R_{\theta JC(bot)}$	接合部からケース (底面) への熱抵抗		6.6	°C/W
$R_{\theta JA}$	接合部から周囲への熱抵抗	VQFN-24 (RGE)	44.3	°C/W
$R_{\theta JC(top)}$	接合部からケース (上面) への熱抵抗		37.3	°C/W
$R_{\theta JB}$	接合部から基板への熱抵抗		30.5	°C/W
Ψ_{JT}	接合部から上面への特性パラメータ		1.2	°C/W
Ψ_{JB}	接合部から基板への特性パラメータ		30.5	°C/W
$R_{\theta JC(bot)}$	接合部からケース (底面) への熱抵抗		6.8	°C/W

(1) 従来および最新の熱評価基準の詳細については、『半導体および IC パッケージの熱評価基準』アプリケーション レポートを参照してください。

Copyright © 2026 Texas Instruments Incorporated

7.5 電源電流特性

7.5.1 RUN/SLEEP モード

VDD = 3.3V。すべての入力は、0V または VDD に接続されています。出力は、電流のソースまたはシンクを行いません。すべてのペリフェラルはディセーブルです。

パラメータ		MCLK	-40°C		25°C		85°C		105°C		125℃		単位
			標準値	最大値	標準値	最大値	標準値	最大値	標準値	最大値	標準値	最大値	
RUN モード													
IDD_{RUN}	MCLK=SYSOSC、CoreMark、フラッシュから実行	32MHz	3.1		3.1		3.1		3.2		3.2		mA
IDD_{RUN}、MHz あたり	MCLK=SYSOSC、While(1)、フラッシュから実行	32MHz	52	59	52	59	53	59	53	59	54	60	µA/MHz
	MCLK=SYSOSC、CoreMark、フラッシュから実行	32MHz	97		98		98		98		99		
SLEEP モード													
IDD_{SLEEP}	MCLK=SYSOSC、CPU 停止	32MHz	1265	1426	1284	1429	1310	1481	1317	1488	1329	1472	µA
IDD_{SLEEP}	MCLK = LFCLK、CPU 停止	32kHz	262	303	266	304	299	358	307	366	322	381	µA

7.5.2 STOP/STANDBY モード

特に記述のない限り、VDD=3.3V。すべての入力は、0V または VDD に接続されています。出力は、電流のソースまたはシンクを行いません。特に記述のないすべてのペリフェラルはディセーブルです。

パラメータ		ULPCLK	-40°C		25°C		85°C		105°C		125℃		単位
			標準値	最大値	標準値	最大値	標準値	最大値	標準値	最大値	標準値	最大値	
STOP モード													
IDD_{STOP0}	SYSOSC = 32MHz、USE4MHZSTOP = 0、DISABLESTOP = 0	4MHz	397	447	403	451	411	455	414	458	418	463	µA
IDD_{STOP2}	SYSOSC オフ、DISABLESTOP=1、ULPCLK=LFCLK	32kHz	45	56	47	59	50	82	53	85	62	90	
STANDBY モード													
IDD_{STBY0}	LFXT および RTC がイネーブル	32kHz	2.14	3.5	2.14	3.5	3.7	24.3	6.3	27.0	15.0	33.1	µA
	LFOSC および IWDT がイネーブル		1.9	2.3	2.0	2.4	3.6	25.6	6.3	28.5	15.0	34.4	µA
	LFXT および RTC がイネーブル、IWDT がイネーブル		2.5	3.5	2.5	3.5	4.0	24.9	6.7	27.6	15.1	33.1	µA
	STOPCLKSTBY=0、TIMG14 イネーブル		1.9	2.3	2.0	2.4	3.6	25.6	6.3	28.5	15.0	34.4	
IDD_{STBY1}	STOPCLKSTBY=1、TIMG14 イネーブル		1.5	1.8	1.6	1.9	3.2	24.8	5.9	27.7	14.6	34.0	µA
	STOPCLKSTBY=1、GPIOA イネーブル		1.5	1.9	1.6	1.9	3.2	24.8	5.9	27.7	14.7	34.0	

Copyright © 2026 Texas Instruments Incorporated

7.5.3 SHUTDOWN モード

すべての入力は、0V または VDD に接続されています。出力は、電流のソースまたはシンクを行いません。コア レギュレータはパワーダウンされています。

パラメータ		VDD	-40°C		25°C		85°C		105°C		125℃		単位
			標準値	最大値	標準値	最大値	標準値	最大値	標準値	最大値	標準値	最大値	
IDD_{SHDN}	SHUTDOWN モードの電源電流	3.3V	46		81		669		1414		3606		nA

7.6 電源シーケンス

7.6.1 電源ランプ

図 7-1 に、パワーアップ / パワーダウン時の POR-、POR+、BOR0-、BOR0+ の関係を示します。



図 7-1. パワー サイクルの POR/BOR 条件 - VDO

7.6.2 POR と BOR

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
dVDD/dt	VDD (電源電圧) のスルーレート	立ち上がり			0.1	V/µs
		立ち下がり (1)			0.01	
dVDD/dt		立ち下がり、STANDBY			0.1	V/ms
V_{POR+}	パワーオン リセット電圧レベル	立ち上がり	0.95	1.30	1.60	V
V_{POR-}		立ち下がり	0.9	1.25	1.55	V
$V_{HYS, POR}$	POR ヒステリシス		30	58	74	mV
$V_{BOR0+, COLD}$	ブラウンアウト リセット電圧レベル 0 (デフォルトのレベル)	-40°C ≤ T_j ≤ 125°C コールド スタート、上昇	1.40	1.48	1.61	V
V_{BOR1+}	ブラウンアウト リセット電圧レベル 1	立ち上がり (1)	2.13	2.17	2.21	V
V_{BOR1-}		立ち下がり (1)	2.10	2.14	2.18	
$V_{BOR1, STBY}$	ブラウンアウト リセット電圧レベル 1	STANDBY モード	2.06	2.13	2.20	V
V_{BOR2+}	ブラウンアウト リセット電圧レベル 2	立ち上がり (1)	2.73	2.77	2.82	V
V_{BOR2-}		立ち下がり (1)	2.7	2.74	2.79	
$V_{BOR2, STBY}$	ブラウンアウト リセット電圧レベル 2	STANDBY モード	2.62	2.71	2.80	V

Copyright © 2026 Texas Instruments Incorporated

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
V_{BOR3+}	ブラウンアウト リセット電圧レベル 3	立ち上がり (1)	2.88	2.96	3.04	V
V_{BOR3-}		立ち下がり (1)	2.85	2.93	3.01	
$V_{BOR3, STBY}$	ブラウンアウト リセット電圧レベル 3	STANDBY モード	2.82	2.92	3.02	V
$V_{HYS, BOR}$	ブラウンアウト リセットのヒステリシス	レベル 0		15	21	mV
		レベル 1 ～ 3		34	40	
$T_{PD, BOR}$	BOR 伝搬遅延	RUN/SLEEP/STOP モード			10	us
		STANDBY モード			100	us

(1) デバイスは RUN、SLEEP、STOP モードで動作しています。

7.7 フラッシュ メモリの特性

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
電源						
$VDD_{PGM/ERASE}$	書き込みと消去の電源電圧		1.62		3.6	V
IDD_{ERASE}	消去動作中の VDD からの電源電流	電源電流の差分			10	mA
IDD_{PGM}	書き込み動作中の VDD からの電源電流	電源電流の差分			10	mA
耐久性						
$NWEC_{(HI_ENDURANCE)}$	選択された 32 セクタのフラッシュに対する消去 / 書き込みサイクル耐久性 (1)		100			k サイクル
$NWEC_{(NORMAL_ENDURANCE)}$	消去 / 書き込みサイクル耐久性 (HI_ENDUSTRY にフラッシュを使用しない) (1)		10			k サイクル
$NE_{(MAX)}$	故障に至るまでの全消去動作回数 (2)		802			k 回の消去動作
$NW_{(MAX)}$	セクタが消去されるまでのワード線あたりの書き込み動作回数 (3)				83	書き込み動作
保持						
t_{RET_85}	フラッシュ メモリのデータ保持	-40℃ ≦T_j ≦ 85℃	60			年
t_{RET_105}	フラッシュ メモリのデータ保持	-40℃ ≦T_j ≦ 105℃	11.4			年
書き込みと消去のタイミング						
$t_{PROG (WORD, 64)}$	フラッシュ ワードの書き込み時間 (4) (6)			50	275	µs
$t_{PROG (SEC, 64)}$	1KB セクタの書き込み時間 (5) (6)			6.4		ms
$t_{ERASE (SEC)}$	セクタの消去時間	2k 以下の消去 / 書き込みサイクル、T_j≧25℃		4	20	ms
$t_{ERASE (SEC)}$	セクタの消去時間	10k 以下の消去 / 書き込みサイクル、T_j≧25℃		20	150	ms
$t_{ERASE (SEC)}$	セクタの消去時間	10k 以下の消去 / 書き込みサイクル		20	200	ms
$t_{ERASE (BANK)}$	バンクの消去時間	10k 以下の消去 / 書き込みサイクル		22	220	ms

(1) MAIN フラッシュ バンクまたはデータ バンクから、最大 32 のアプリケーション選択セクタを高耐久性セクタとして使用できます。これにより、EEPROM エミュレーションなどのフラッシュ データを頻繁に更新するアプリケーションが可能になります。
(2) 故障に至るまでにフラッシュによってサポートされる消去動作の累積回数。セクタ消去またはバンク消去動作は、1 回の消去動作と見なします。
(3) ワード線を消去するまでに、許容されるワード線あたりの書き込み動作の最大回数。同じワード線への追加書き込みが必要な場合、ワード線あたりの書き込み動作の最大回数に達すると、セクタ消去が必要です。

Copyright © 2026 Texas Instruments Incorporated

(4) 書き込み時間は、書き込みコマンドがトリガされてから、フラッシュ コントローラでコマンド完了割り込みフラグがセットされるまでの時間として定義されます。
(5) セクタ書き込み時間は、最初のワード書き込みコマンドがトリガされてから、最後のワード書き込みコマンドが完了し、フラッシュ コントローラで割り込みフラグがセットされるまでの時間として定義されます。 この時間には、セクタの書き込み中にソフトウェアが (最初のフラッシュ ワードの後に) 各フラッシュ ワードをフラッシュ コントローラに読み込むために必要な時間が含まれます。
(6) フラッシュ ワード サイズは 64 データ ビット (8 バイト) です。ECC 付きデバイスの場合、フラッシュ ワード サイズの合計は 72 ビット (64 データ ビット + 8 ECC ビット) です。

7.8 タイミング特性

VDD=3.3V、T_a=25℃ (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
ウェークアップ タイミング						
$t_{WAKE、SLEEP}$	SLEEP0 から RUN までのウェークアップ時間 (1)			2		サイクル
	SLEEP1 から RUN までのウェークアップ時間 (1)			1.6		us
	SLEEP2 から RUN までのウェークアップ時間 (1)			2.2		us
$t_{WAKE、STOP}$	STOP0 から RUN までのウェークアップ時間 (SYSOSC イネーブル) (1)			7.2		us
	STOP2 から RUN までのウェークアップ時間 (SYSOSC ディセーブル) (1)			8.1		us
$t_{WAKE、STBY}$	STANDBY0 から RUN までのウェークアップ時間 (1)			10		us
	STANDBY1 から RUN までのウェークアップ時間 (1)			10		
	SHUTDOWN から RUN までのウェークアップ時間 (2)	高速ブートがイネーブル		283		us
		高速ブートがディセーブル		310		us
非同期高速クロック要求タイミング						
t_{DELAY}	非同期要求のエッジから最初の 32MHz MCLK エッジまでの遅延時間	モードは SLEEP1		0.3		
		モードは SLEEP2		0.9		us
		モードは STOP0		0.9		us
		モードは STOP2		0.9		us
		モードは STANDBY1		3.1		us
		モードは STANDBY0		3.1		us
スタートアップ タイミング						
$t_{START、RESET}$	リセット / パワーアップからのデバイスのコールド スタートアップ時間 (3)	高速ブートがイネーブル		284		us
		高速ブートがディセーブル		325		us
NRST のタイミング						
$t_{RST、BOOTRST}$	BOOTRST を生成するための NRST ピンの最小パルス幅	ULPCLK≧4MHz		2		us
		ULPCLK=32kHz		100		us
$t_{RST、POR}$	POR を生成するための NRST ピンの最小パルス幅			1		s

(1) ウェークアップ時間は、GPIO グリッチ フィルタは無効 (FILTEREN = 0x0)、高速ウェークアップは有効 (FASTWAKEONLY = 1) の条件で、外部信号のエッジ (GPIO ウェークアップ イベント) から、最初の CPU 命令が実行されるまでの時間として測定されます。
(2) ウェークアップ時間は、外部ウェークアップ信号 (IOMUX ウェークアップ イベント) のエッジから、ユーザー プログラムの最初の命令が実行されるまでの時間として測定されます。
(3) 起動時間は、VDD が VBOR0+ と交差 (コールド スタートアップ) した時刻から、ユーザー プログラムの最初の命令が実行された時刻までの時間として測定されます。

Copyright © 2026 Texas Instruments Incorporated

7.9 クロック仕様

7.9.1 システム発振器 (SYSOSC)

自由気流での動作温度範囲内 (特に記述のない限り)。テスト条件は、記載された条件での寿命動作を示しています。

パラメータ		テスト条件	最小値	標準値	最大値	単位
f_{SYSOSC}	出荷時に調整された SYSOSC 周波数	SYSOSCCFG.FREQ=00 (ベース)		32		MHz
f_{SYSOSC}	周波数補正ループ (FCL) が有効のときの SYSOSC 周波数精度 (2) (3)	SETUSEFCL=1、T_a = 25℃	0		1	%
f_{SYSOSC}		SETUSEFCL=1、-40℃ ≦ T_a ≦ 125℃	-2.1		1.6	
f_{SYSOSC}	周波数補正ループ (FCL) がディセーブルのときの SYSOSC 精度、32MHz	SETUSEFCL=0、SYSOSCCFG.FREQ=00、-40℃ ≦ T_a ≦ 125℃	-2.6		1.8	%
$t_{settle, SYSOSC}$	目標精度に達するまでのセトリング タイム (1)	SETUSEFCL=1			30	us

(1) SYSOSC がウェークアップするとき (たとえば、低消費電力モードを終了するとき)、FCL がイネーブルなら、SYSOSC は最初に目標周波数 f_{SYSOSC} を、時間 $t_{settle,SYSOSC}$ にわたって、追加誤差だけアンダーシュートします。この時間後に目標の精度が達成されます。
(2) SYSOSC の精度は、デフォルトの電源オン状態で、MCLK = SYSOSC、かつ CPU が while(1) ループを実行しているときに測定されます。
(3) SYSOSC は、外部の 1ms パルスを測定トリガとして使用し、内部の FCC カウンタで測定されます。

7.9.2 低周波数発振器 (LFOSC)

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
f_{LFOSC}	LFOSC 周波数			32768		Hz
f_{LFOSC}	LFOSC 精度	-40℃ ≦ T_a ≦ 125℃	-5		5	%
f_{LFOSC}		-40℃ ≦ T_a ≦ 85℃	-3		3	%
I_{LFOSC}	LFOSC 消費電流			300		nA
$t_{start, LFOSC}$	LFOSC スタートアップ時間			1		ms

7.9.3 低周波数クリスタル / クロック

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
低周波数水晶発振器 (LFXT)						
f_{LFXT}	LFXT 周波数			32768		Hz
DC_{LFXT}	LFXT デューティ サイクル		30		70	%
OA_{LFXT}	LFXT 水晶発振余裕度			419		kΩ
$C_{L, eff}$	内部実効負荷容量(1)			1		pF
$t_{start, LFXT}$	LFXT スタートアップ時間(2)			200		ms
I_{LFXT}	LFXT 消費電流	XT1DRIVE = 0、LOWCAP = 1		200		nA
低周波数デジタル クロック入力 (LFCLK_IN)						
f_{LFIN}	LFCLK_IN 周波数 (3)	SETUSEEXLF = 1	29491	32768	36045	Hz
DC_{LFIN}	LFCLK_IN デューティ サイクル(3)	SETUSEEXLF = 1	40		60	%
LFCLK モニタ						
$f_{FAULTLF}$	LFCLK モニタ フォルト周波数 (4)	MONITOR=1	2800	4200	8400	Hz

(1) これには、寄生結合およびパッケージ容量 (ピンごとに約 2 pF) が含まれ、$C_{LFXIN} \times C_{LFXOUT} / (C_{LFXIN} + C_{LFXOUT})$ として計算されます。ここで、C_{LFXIN} および C_{LFXOUT} は、それぞれ LFXIN および LFXOUT における合計容量です。

Copyright © 2026 Texas Instruments Incorporated

(2) ユーザーは水晶が起動時の駆動負荷（例：0.1uW）をサポートできる適切な定格であることを確認する必要があります
(3) デジタル クロック入力 (LFCLK_IN) は、ロジック レベルの方形波クロックを受け入れます。
(4) LFCLK モニタは、LFXT または LFCLK_IN の監視に使用できます。 最小フォルト周波数を下回る場合には必ずフォルトが発生し、最大フォルト周波数を超える場合には決してフォルトは発生しません。

7.9.4 高周波数クリスタル / クロック

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
高周波数水晶発振器 (HFXT)						
f_{HFXT}	HFXT 周波数	HFXTRSEL=00	4		8	MHz
f_{HFXT}	HFXT 周波数	HFXTRSEL=01	8.01		16	MHz
f_{HFXT}	HFXT 周波数	HFXTRSEL=10	16.01		32	MHz
DC_{HFXT}	HFXT デューティ サイクル	HFXTRSEL=00	40		65	%
DC_{HFXT}	HFXT デューティ サイクル	HFXTRSEL=01	40		60	%
DC_{HFXT}	HFXT デューティ サイクル	HFXTRSEL=10	40		60	%
OA_{HFXT}	HFXT 水晶発振余裕度	HFXTRSEL=00 (4～8MHz の範囲)		2		kΩ
$C_{L, eff}$	内部実効負荷容(1)			1		pF
$t_{start, HFXT}$	HFXT スタートアップ時間(2)	HFXTRSEL=10、32MHz 水晶振動子		0.5		ms
I_{HFXT}	HFXT 消費電流(2)	f_{HFXT}= 4MHz、R_m= 300Ω、C_L= 12pF		100		µA
I_{HFXT}	HFXT 消費電流(2)	f_{HFXT}=32MHz、R_m=30Ω、C_L=12pF、C_m=6.26fF、L_m=1.76mH		600		µA
高周波数デジタル クロック入力 (HFCLK_IN)						
f_{HFIN}	HFCLK_IN 周波数 (3)	USEEXTHFCLK = 1	4		32	MHz
DC_{HFIN}	HFCLK_IN デューティ サイクル(3)	USEEXTHFCLK = 1	40		60	%

(1) これには、寄生結合およびパッケージ容量 (ピンごとに約 2 pF) が含まれ、$C_{HFXIN} \times C_{HFXOUT}/(C_{HFXIN}+C_{HFXOUT})$ として計算されます。ここで、C_{HFXIN} および C_{HFXOUT} は、それぞれ HFXIN および HFXOUT における合計容量です。
(2) HFXT スタートアップ時間 ($t_{start, HFXT}$) は、HFXT がイネーブルになってから、標準的な水晶振動子の安定した発振までの時間で測定されます。 スタートアップ時間は、水晶の周波数および水晶振動子の仕様に依存します。『MSPM0 H シリーズ 32MHz マイクロコントローラ テクニカル リファレンス マニュアル』の HFXT セクションを参照してください。RSEL が大きいほど消費電流が増加し、RSEL が大きいほど起動時間が減少します。
(3) デジタル クロック入力 (HFCLK_IN) は、ロジック レベルの方形波クロックを受け入れます。

7.10 デジタル IO

Copyright © 2026 Texas Instruments Incorporated

7.10.1 電気的特性

電源電圧が推奨範囲内で、自由気流の動作温度範囲内のとき (特に記述のない限り)。

パラメータ		テスト条件		最小値	標準値	最大値	単位
V_{IH}	High レベル入力電圧	ODIO (1)	VDD≧1.62V	0.7*VDD		5.5	V
			VDD≧2.7V	2		5.5	
		すべての I/O (ODIO とリセットを除く)	VDD≧1.62V	0.7*VDD		VDD+0.3	
V_{IL}	Low レベル入力電圧	ODIO	VDD≧1.62V	-0.3		0.3*VDD	V
			VDD≧2.7V	-0.3		0.8	
		すべての I/O (ODIO とリセットを除く)	VDD≧1.62V	-0.3		0.3*VDD	
V_{HYS}	ヒステリシス	ODIO		0.05*VDD			V
		すべての I/O (ODIO を除く)		0.1*VDD			
I_{lkg}	ハイ インピーダンスのリーク電流	LDIO (PA12 を除く)(2) (3)				±100(4)	nA
I_{lkg}	ハイ インピーダンスのリーク電流	LDIO (PA12 のみ)				±300(4)	nA
I_{lkg}	ハイ インピーダンスのリーク電流	SDIO(2) (3)	V_pad ≤ VDD			±130(4)	nA
R_{PU}	プルアップ抵抗	すべての I/O (ODIO を除く)			40		kΩ
R_{PD}	プルダウン抵抗				40		kΩ
V_{OH}	High レベル出力電圧	LDIO	VDD≥2.7V、$\|I_{IO}\|_{,max}$=3mA VDD≥1.71V、$\|I_{IO}\|_{,max}$=1mA VDD≥1.62V、$\|I_{IO}\|_{,max}$=0.75mA	VDD-0.4			V
		SDIO	VDD≥2.7V、$\|I_{IO}\|_{,max}$=6mA VDD≥1.71V、$\|I_{IO}\|_{,max}$=2mA VDD≥1.62V、$\|I_{IO}\|_{,max}$=1.5mA	VDD-0.4			V
		HDIO	VDD ≥ 2.7V、DRV= 1、$\|I_{IO}\|_{,max}$ = 20mA VDD ≥ 2.7V、DRV= 0、$\|I_{IO}\|_{,max}$ = 6mA VDD ≥ 1.71V、DRV= 1、$\|I_{IO}\|_{,max}$ = 10mA VDD ≥ 1.71V、DRV= 0、$\|I_{IO}\|_{,max}$ = 2mA	VDD-0.4			V

Copyright © 2026 Texas Instruments Incorporated

電源電圧が推奨範囲内で、自由気流の動作温度範囲内のとき (特に記述のない限り)。

パラメータ		テスト条件		最小値	標準値	最大値	単位
V_{OL}	Low レベル出力電圧	ODIO	VDD ≧ 2.7V、$I_{OL,max}$ = 8mA VDD ≧ 1.71V、$I_{OL,max}$ = 4mA			0.4	V
		SDIO	VDD≥2.7V、$\|I_{IO}\|_{,max}$=6mA VDD≥1.71V、$\|I_{IO}\|_{,max}$=2mA VDD≥1.62V、$\|I_{IO}\|_{,max}$=1.5mA			0.4	
		HDIO	VDD ≥ 2.7V、DRV= 1、$\|I_{IO}\|_{,max}$ = 20mA VDD ≥ 2.7V、DRV= 0、$\|I_{IO}\|_{,max}$ = 6mA VDD ≥ 1.71V、DRV= 1、$\|I_{IO}\|_{,max}$ = 10mA VDD ≥ 1.71V、DRV= 0、$\|I_{IO}\|_{,max}$ = 2mA			0.4	
		LDIO	VDD≥2.7V、$\|I_{IO}\|_{,max}$=3mA VDD≥1.71V、$\|I_{IO}\|_{,max}$=1mA VDD≥1.62V、$\|I_{IO}\|_{,max}$=0.75mA			0.4	

(1) I/O タイプ:ODIO = 5V 対応オープンドレイン、LDIO = 低駆動、SDIO = 標準駆動、HDIO = 高駆動
(2) リーク電流は、対応するピンに VSS または VDD を印加して計測されます (特に記述のない限り)。
(3) デジタル ポート ピンのリーク電流は個別に計測されます。ポート ピンは入力として選択され、プルアップ / プルダウン抵抗は無効化されています。
(4) この値は、IO がアナログ入力と多重化されていない場合の値です。アナログ入力と多重化されている場合、リーク電流は最大 100nA になる可能性があります。

7.10.2 スイッチング特性

電源電圧が推奨範囲内で、自由気流の動作温度範囲内のとき (特に記述のない限り)。

パラメータ		テスト条件		最小値	標準値	最大値	単位
f_{max}	ポート出力周波数	ODIO	VDD ≧ 1.71V、FM+、CL = 20pF～100pF			1	MHz
		LDIO(1)	VDD ≧ 1.71V、C_L = 20pF			8	
			VDD ≧ 2.7V、CL = 20pF			16	
		SDIO (1)	VDD ≧ 1.71V、C_L = 20pF			16	
			VDD ≧ 2.7V、CL = 20pF			32	
		HDIO(1)	VDD ≥ 2.7V、DRV = 1、CL = 20pF			20	
			VDD ≥ 2.7V、DRV = 0、CL = 20pF			20	
			VDD ≥ 1.7V、DRV = 1、CL = 20pF			16	
			VDD ≥ 1.7V、DRV = 0、CL = 20pF			16	
t_r、t_f	出力立ち上がり / 立ち下がり時間	ODIO を除くすべての出力ポート	VDD ≥ 1.71V			0.3/f_{max}	ns
t_f	出力立ち下がり時間	ODIO	VDD ≧ 1.71V、FM+、CL = 20pF～100pF	20*VDD/5.5		120	ns

(1) I/O タイプ:ODIO = 5V 対応オープンドレイン、LDIO = 低駆動、SDIO = 標準駆動、HDIO = 高駆動

Copyright © 2026 Texas Instruments Incorporated

7.11 アナログ マルチプレクサ VBOOST

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
I_{VBST}	VBOOST 電流加算器	MCLK/ULPCLK は LFCLK		0.8		μA
		MCLK/ULPCLK は LFCLK ではなく、SYSOSC の周波数は 32MHz		30		
$t_{START,VBST}$	VBOOST 起動時間			12		us

7.12 *ADC*

7.12.1 電気的特性

電源電圧が推奨範囲内で、自由気流の動作温度範囲内のとき (特に記述のない限り)。すべての代表値は 25℃で測定されており、すべての精度パラメータは 12 ビット分解能モードを使用して測定されています (特に記述のない限り)。

パラメータ		テスト条件	最小値	標準値	最大値	単位
$Vin_{(ADC)}$	アナログ入力電圧範囲(1)	すべての ADC アナログ入力ピンに適用されます	0		VDD	V
V_{R+}	正の ADC リファレンス電圧	VDD から供給される V_{R+}		VDD		V
		外部リファレンス電圧ピン (VREF+) から供給される V_{R+}	1.4		VDD	V
		内部リファレンス電圧 (VREF) から供給される V_{R+}		VREF		V
V_{R-}	負の ADC リファレンス電圧			0		V
F_S	ADC サンプリング周波数	RES = 0x0 (12 ビット モード)、外部基準電圧			1.6	Msps
F_S	ADC サンプリング周波数	RES = 0x1 (10 ビット モード)、外部基準電圧			1.7	Msps
F_S	ADC サンプリング周波数	RES = 0x2 (8 ビット モード)、外部基準電圧			1.9	Msps
$I_{(ADC)}$	VDD 端子に流れ込む動作電源電流	F_S = 1MSPS、内部リファレンス電圧はオフ、V_{R+} = VDD		350		μA
		F_S = 500ksps、内部リファレンス電圧はオン、V_{R+} = VREF = 2.5V		300		
$C_{S/H}$	ADC サンプル ホールド容量			0.22		pF
Rin	ADC サンプリング スイッチ抵抗			15		kΩ
ENOB	有効ビット数	内部リファレンス、V_{R+} = VREF = 2.5V、F_{in} = 10KHz	9.4	10		ビット
		外部リファレンス電圧、F_{in} = 10kHz (2)	10	10.6		
ENOB	有効ビット数	外部リファレンス電圧、ハードウェア平均化イネーブル (16 サンプル)、F_{in} = 10kHz (2)		11.8		ビット
SNR	信号対雑音比	外部リファレンス電圧 (2)		67		dB
		内部リファレンス電圧、V_{R+} = VREF = 2.5V		65		
SNR	信号対雑音比	外部リファレンス電圧 (2)、ハードウェア平均化イネーブル (16 サンプル)		75		dB
$PSRR_{DC}$	電源除去比、DC	外部リファレンス電圧 (2)、VDD = $VDD_{(min)}$～$VDD_{(max)}$		68		dB
		VDD = $VDD_{(min)}$～$VDD_{(max)}$ 内部リファレンス電圧、V_{R+} = VREF = 2.5V		61		
$PSRR_{AC}$	電源除去比、AC	外部リファレンス電圧 (2)、ΔVDD = 0.1V (1kHz 時)		61		dB
		ΔVDD = 0.1V (1kHz 時) 内部リファレンス電圧、V_{R+} = VREF = 2.5V		49		
T_{wakeup}	ADC ウェークアップ時間	内部リファレンス電圧はオンであると仮定			5	us
$V_{SupplyMon}$	電源モニタ分圧器 (VDD/3) の精度	ADC の入力チャネル: 電源モニタ (3)	-1.5		+1.5	%
$I_{SupplyMon}$	電源モニタ分圧器の消費電流	ADC の入力チャネル: 電源モニタ		10		μA

(1) 有効な変換結果を得るには、選択された ADC リファレンス電圧の範囲内 (V_{R+}～V_{R-}) にアナログ入力電圧範囲が含まれている必要があります。
(2) 外部リファレンス電圧のすべての仕様は、V_{R+} = VREF+ = VDD = 3.3V かつ V_{R-} = VREF- = VSS = 0V の条件で、VREF+ ピンの外部容量 1uF として測定されたものです。

Copyright © 2026 Texas Instruments Incorporated

(3) アナログ電源モニタ。チャネル 31 のアナログ入力は切り離されており、分圧器 (VDD/3) と内部的に接続されています。

7.12.2 スイッチング特性

電源電圧が推奨範囲内で、自由気流の動作温度範囲内のとき (特に記述のない限り)。

パラメータ		テスト条件		最小値	標準値	最大値	単位
f_{ADCCLK}	ADC クロック周波数			4		32	MHz
$t_{ADC\ trigger}$	ソフトウェア トリガの最小幅			3			ADCCLK のサイクル数
t_{Sample_step}	サンプリング時間 (ステップ入力)	12 ビット モード、R_S = 50Ω、C_{pext} = 10pF		0.188			µs
t_{Sample_VREF}	内部 VREF 入力によるサンプリング時間		ADC CHANNEL = 29、12 ビット モード、リファレンス電圧として VDD	10			
$t_{Sample_SupplyMon}$	サンプリング時間 (電源モニタ (VDD/3) あり)	12 ビット モード		5			µs

7.12.3 直線性パラメータ

電源電圧が推奨範囲内で、自由気流の動作温度範囲内のとき (特に記述のない限り)。すべての代表値は 25℃で測定されており、すべての直線性パラメータは 12 ビット分解能モードを使用して測定されています (特に記述のない限り)。(1)

パラメータ		テスト条件	最小値	標準値	最大値	単位
E_I	積分直線性誤差 (INL)	外部リファレンス電圧 (2)	-2.0		+2.0	LSB
E_D	微分直線性誤差 (DNL) ミッシング コードなしを保証	外部リファレンス電圧 (2)	-1.0		+1.0	LSB
		外部リファレンス電圧 (2)、HW 平均化イネーブル、16 サンプル、有効な 14b 分解能		1		
E_O	オフセット誤差	外部リファレンス電圧 (2)	-5		5	mV
E_G	ゲイン誤差	外部リファレンス電圧 (2)	-6		6	LSB

(1) し総合未調整誤差 (TUE) は、次の式を使用して、E_I、E_O、E_G から計算できます。$TUE = \sqrt{(E_I^2 + |E_O|^2 + E_G^2)}$
注: 上記の式が正確であるためには、すべての誤差を同じ単位 (通常は LSB) に変換する必要があります。
(2) 外部リファレンス電圧のすべての仕様は、VR+ = VREF+ = VDD = 3.3V かつ VR- = VREF- = VSS = 0V の条件で、VREF+ ピンの外部容量 1uF として測定されたものです。

7.12.4 代表的な接続図



図 7-2. ADC 入力ネットワーク

1. R_{in} と $C_{S/H}$ の値については、セクション 7.12.1 を参照してください。
2. C_I の値については、「デジタル IO 電気的特性」を参照してください。
3. C_{par} と R_{par} は外部 ADC 入力回路の寄生容量および抵抗を表します。

次の式を使用して、ADC 変換に必要な最小サンプリング時間 (T) を求めます。

1. $Tau = (R_{par} + R_{in}) * C_{S/H} + R_{par} * (C_{par} + C_I)$
2. $K = \ln(2^n$ / セトリング誤差) - $\ln((C_{par} + C_I) / C_{S/H})$
3. T (最小サンプリング時間) = K * Tau

Copyright © 2026 Texas Instruments Incorporated

7.13 温度センサ

自由空気での動作温度範囲内 (特に記述のない限り)(1)

パラメータ		テスト条件	最小値	標準値	最大値	単位
TS_{TRIM}	出荷時調整温度 (2)	ADC および VREF の構成:RES = 0 (12 ビット モード)、VRSEL = 2h (内部 VREF)、BUFCONFIG = 1h (1.4V VREF)、ADC t_{Sample} = 10µs	27	30	33	℃
TS_c	温度係数	-40℃ ≦ T_j ≦ 130℃	-2.05	-1.9	-1.75	mV/℃
$t_{SET、TS}$	温度センサのセトリング タイム (3)	ADC および VREF の構成:RES = 0 (12 ビット モード)、VRSEL = 2h (内部 VREF)、BUFCONFIG = 1h (1.4V VREF)、ADC CHANNEL=28		2.5	10	us

(1) 実際の絶対的な温度精度は、相対的温度精度と調整精度を組み合わせ、すべてのアナログ / デジタル変換誤差を考慮することで計算できます。
(2) ユーザー較正により、より高い絶対精度を実現できます。
(3) これは、ADC で測定したときに温度センサがセトリングするために必要な最大時間です。 温度センサを測定するとき、ADC の最小サンプリング時間を指定するために使用できます。

Copyright © 2026 Texas Instruments Incorporated

7.14 VREF

7.14.1 電圧特性

電源電圧が推奨範囲内で、自由気流の動作温度範囲内のとき (特に記述のない限り)。

パラメータ		テスト条件	最小値	標準値	最大値	単位
VDD_{min}	VREF 動作に必要な最低電源電圧	BUFCONFIG = 1	1.62			V
		BUFCONFIG = 0	2.7			
VREF	リファレンス電圧の出力電圧	BUFCONFIG = 1	1.38	1.4	1.42	V
		BUFCONFIG = 0	2.46	2.5	2.54	

7.14.2 電気的特性

電源電圧が推奨範囲内で、自由気流の動作温度範囲内のとき (特に記述のない限り)。

パラメータ		テスト条件	最小値	標準値	最大値	単位
I_{VREF}	VREF の動作電源電流	BUFCONFIG = {0, 1}、無負荷		80	100	µA
TC_{VREF}	VREF の温度係数 (1)	BUFCONFIG = {0, 1}			80	ppm/°C
TC_{drift}	VREF の長期ドリフト	時間=1000 時間、BUFCONFIG = {0, 1}、T = 25°C			300	ppm
$PSRR_{DC}$	VREF 電源除去比、DC	VDD = 1.7V～VDDmax、BUFCONFIG = 1	60	70		dB
		VDD = 2.7V～VDDmax、BUFCONFIG = 0	49	60		
ADC F_S	サポートされている最大 ADC サンプリング周波数	ADC リファレンスとして VREF を使用			515	ksps
$T_{startup}$	VREF 起動時間	BUFCONFIG = {0, 1}、VDD = 2.8V			30	us

(1) VREF 出力の温度係数は、TC_{VRBUF} と内部バンドギャップ リファレンスの温度係数の和です。

7.15 コンパレータ (COMP)

7.15.1 コンパレータの電気的特性

電源電圧が推奨範囲内で、自由気流の動作温度範囲内のとき (特に記述のない限り)。

パラメータ		テスト条件	最小値	標準値	最大値	単位
コンパレータ電気的特性						
Vcm	コモン モード入力範囲		0		VDD	V
V_{offset}	入力オフセット電圧		-20		20	mV
V_{hys}	DC 入力ヒステリシス	HYST = 00h		0.4		mV
		HYST = 01h		10		
		HYST = 02h		20		
		HYST = 03h		30		
t_{PD_ls}	伝搬遅延時間、応答時間	出力フィルタ オフ、オーバードライブ = 100mV、高速モード		32	50	ns
		出力フィルタ オフ、オーバードライブ = 100mV、低消費電力モード		1.2	4	µs
t_{en}	コンパレータ イネーブル時間	伝播遅延仕様に達するまでのスタートアップ時間、高速モード			5	µs
		伝搬遅延仕様に達するまでのスタートアップ時間、低消費電力モード			10	µs

Copyright © 2026 Texas Instruments Incorporated

電源電圧が推奨範囲内で、自由気流の動作温度範囲内のとき (特に記述のない限り)。

パラメータ		テスト条件	最小値	標準値	最大値	単位
I_{comp}	コンパレータの消費電流	Vcm = VDD/2、100mV オーバードライブ、リファレンス電圧は DAC 出力、VDD が DAC のリファレンス電圧、高速モード		130	200	µA
		Vcm = VDD/2、100mV オーバードライブ、リファレンス電圧は DAC 出力、VDD が DAC のリファレンス電圧、低消費電力モード		0.85	2.7	µA
		Vcm = VDD/2、100mV オーバードライブ、コンパレータのみ。高速モード		120	180	µA
		Vcm = VDD/2、100mV オーバードライブ、コンパレータのみ、低消費電力モード		0.7	2.1	µA
8 ビット DAC 電気的特性						
V_{dac}	DAC の出力範囲		0		VDD	V
$V_{dac-code}$	特定のコードに対する 8 ビット DAC の出力電圧	VIN = 8 ビット DAC に与えるリファレンス電圧、コード n = 0 ～ 255		VIN × (n+1) / 256		V
INL	8 ビット DAC の積分非直線性		-1		1	LSB
DNL	8 ビット DAC の微分非直線性		-1		1	LSB
ゲイン誤差	8 ビット DAC のゲイン誤差	リファレンス電圧 = VDD	-2		2	FSR の %
オフセット誤差	8 ビット DAC のオフセット誤差		-5		5	mV
出力インピーダンス	8 ビット DAC の出力インピーダンス			50		kΩ
t_{dac_settle}	スタティック モードでの 8 ビット DAC のセトリング タイム	DACCODE0 = 0 → 255、DAC 出力精度:1 LSB、ピン PA11 の DAC 出力、Cload = 15pF		6		µs
t_{dac_settle}	スタティック モードでの 8 ビット DAC のセトリング タイム	DACCODE0 = 0 → 255、DAC 出力が 1 LSB まで正確		1.5		µs

7.16 *I2C*

7.16.1 I2C の特性

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	スタンダード モード		ファスト モード		ファスト モード プラス		単位
			最小値	最大値	最小値	最大値	最小値	最大値	
f_{I2C}	I2C 入力クロック周波数	パワー ドメイン 0 の I2C	2	32	8	32	20	32	MHz
f_{SCL}	SCL クロック周波数			0.1		0.4		1	MHz
$t_{HD,STA}$	(リピート) スタート ホールド時間		4		0.6		0.26		us
t_{LOW}	SCL クロックの Low 期間		4.7		1.3		0.5		us
t_{HIGH}	SCL クロックの High 期間		4		0.6		0.26		us
$t_{SU,STA}$	反復 START のセットアップ時間		4.7		0.6		0.26		us
$t_{HD,DAT}$	データ ホールド時間		0		0		0		ns
$t_{SU,DAT}$	データ セットアップ時間		250		100		50		ns
$t_{SU,STO}$	ストップ セットアップ時間		4		0.6		0.26		us
t_{BUF}	STOP 条件と START 条件の間のバス フリー時間		4.7		1.3		0.5		us
$t_{VD;DAT}$	データ有効時間			3.45		0.9		0.45	us
$t_{VD;ACK}$	データ有効アクノリッジ時間			3.45		0.9		0.45	us

Copyright © 2026 Texas Instruments Incorporated

7.16.2 I2C フィルタ

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
f_{SP}	入力フィルタにより抑制されるスパイクのパルス持続時間	AGFSELx = 0		6		ns
		AGFSELx = 1		14	35	ns
		AGFSELx = 2		22	60	ns
		AGFSELx = 3		35	90	ns

7.16.3 I²C のタイミング図



図 7-3. I2C タイミング図

7.17 SPI

7.17.1 SPI

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
SPI						
f_{SPI}	SPI クロック周波数	最大クロック速度 = 32MHz 1.62 < VDD < 3.6V ペリフェラルまたはコントローラ モード			16(4)	MHz
DC_{SCK}	SCK のデューティ サイクル		40	50	60	%
コントローラ						
$t_{SCLK_H/L}$	SCLK High または Low 時間		(tSPI/2) - 1	tSPI/2	(tSPI/2) + 1	ns
$t_{CS.LEAD}$	CS 進み時間、CS アクティブからクロックまで	SPH=0	1 SPI クロック			ns
	CS 進み時間、CS アクティブからクロックまで	SPH=1	1/2 SPI クロック			
$t_{CS.LAG}$	CS 遅れ時間、最後のクロックから CS 非アクティブまで	SPH=0	1/2 SPI クロック			ns
	CS 遅れ時間、最後のクロックから CS 非アクティブまで	SPH=1	1 SPI クロック			
$t_{CS.ACC}$	CS アクセス時間、CS アクティブから PICO データ出力まで				1/2 SPI クロック	ns
$t_{CS.DIS}$	CS ディセーブル時間、CS 非アクティブから PICO 高インピーダンスまで				1 SPI クロック	ns

Copyright © 2026 Texas Instruments Incorporated

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
$t_{SU.CI}$	POCI 入力データのセットアップ時間 (1)	2.7 < VDD < 3.6V、遅延サンプリングがイネーブル	1			ns
		1.62 < VDD < 2.7V、遅延サンプリングがイネーブル	8			
	POCI 入力データのセットアップ時間 (1)	2.7 < VDD < 3.6V、遅延サンプリングなし	30			
		1.62 < VDD < 2.7V、遅延サンプリングなし	39			
$t_{HD.CI}$	POCI 入力データ ホールド時間		0			ns
$t_{VALID.CO}$	PICO 出力データの有効時間 (2)				16	ns
$t_{HD.CO}$	PICO 出力データのホールド時間 (3)		1			ns
ペリフェラル						
$t_{CS.LEAD}$	CS 進み時間、CS アクティブからクロックまで		13.5			ns
$t_{CS.LAG}$	CS 遅れ時間、最後のクロックから CS 非アクティブまで		1			ns
$t_{CS.ACC}$	CS アクセス時間、CS アクティブから POCI データ出力まで				41	ns
$t_{CS.DIS}$	CS ディセーブル時間、CS 非アクティブから POCI 高インピーダンスまで				41	ns
$t_{SU.PI}$	PICO 入力データ セットアップ時間		15			ns
$t_{HD.PI}$	PICO 入力データ ホールド時間		2.9			ns
$t_{VALID.PO}$	POCI 出力データの有効時間 (2)	2.7 < VDD < 3.6V			31	ns
		1.62 < VDD < 2.7V			41	
$t_{HD.PO}$	POCI 出力データのホールド時間 (3)		5.5			ns

(1) 遅延サンプリング機能がイネーブルのとき、POCI 入力データのセットアップ時間を完全に補償できます。
(2) 出力が SCLK クロック エッジを変更した後、次の有効なデータを出力に駆動する時間を規定します。
(3) 出力が SCLK クロック エッジを変更した後、出力のデータが有効である間の時間を規定します。
(4) fSPIclk = 1/2tLO/HI。ただし、tLO/HI = max(tVALID, CO + tSU, PI, tSU, CI + tVALID, PO)。

7.17.2 SPI タイミング図



図 7-4. SPI のタイミング図 - コントローラ モード



図 7-5. SPI のタイミング図 - ペリフェラル モード

7.18 UART

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
f_{UART}	UART 入力クロック周波数				32	MHz
f_{BITCLK}	BITCLK クロック周波数 (MBaud のボー レートに等しい)				4	MHz
t_{SP}	入力フィルタにより抑制されるスパイクのパルス持続時間(1)	AGFSELx = 0		6		ns
		AGFSELx = 1		14	35	
		AGFSELx = 2		22	60	
		AGFSELx = 3		35	90	

(1) UART 受信入力 (RX) に印加された、UART 受信グリッチ除去時間よりも短いパルスは抑制されます。そのため、選択されたグリッチ除去時間によって、使用可能な最大ボーレートが制限されることがあります。パルスが正しく認識されるようにするには、グリッチ除去時間の仕様の最大値よりもパルスの持続時間を長くする必要があります。

7.19 TIMx

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
t_{res}	タイマ分解能時間	$f_{TIMxCLK}$ = 32MHz	31.25			ns
			1			$t_{TIMxCLK}$
t_{res}	タイマ分解能時間	16 ビット カウンタ付き TIMx			16	ビット
$t_{COUNTER}$	16 ビット カウンタのクロック周期	$f_{TIMxCLK}$ = 32MHz	0.03125		2048	us
			1		65536	$t_{TIMxCLK}$

7.20 エミュレーションおよびデバッグ

7.20.1 SWD タイミング

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
f_{SWD}	SWD 周波数				10	MHz

Copyright © 2026 Texas Instruments Incorporated

8 詳細説明

以降のセクションでは、このデータシートのデバイスを構成するすべてのコンポーネントについて説明します。これらのデバイスに内蔵されているペリフェラルは、メモリ マップ レジスタ (MMR) を介してソフトウェアで設定されます。詳細については、MSPM0 L シリーズ 32MHz マイクロコントローラ テクニカル リファレンス マニュアルの対応する章を参照してください。

8.1 CPU

CPU サブシステム (MCPUSS) は、Arm Cortex-M0+ CPU、命令プリフェッチおよびキャッシュ、システム タイマ、割り込み管理機能を実装しています。Arm Cortex-M0+ は、組込みアプリケーションに高性能と低消費電力を提供する、コスト最適化された 32 ビット CPU です。CPU サブシステムの主な特長は次のとおりです。

- Arm Cortex-M0+ CPU は最大 32kHz のクロック周波数をサポート
  - ARMv6-M Thumb 命令セット (リトル エンディアン)、32 サイクル 32×32 乗算命令付き
- シーケンシャル コード実行を改善するためのプリフェッチ ロジック、2 つの 64 ビット キャッシュ ラインを備えた I キャッシュ
- 24 ビットのダウン カウンタと自動リロード機能を備えたシステム タイマ (SysTick)
- 4 つのプログラム可能な優先レベルとテール チェーンを備えたネスト型ベクタ割り込みコントローラ (NVIC)

詳細については、『MSPM0 L シリーズ 32MHz マイコン テクニカル リファレンス マニュアル』の「CPU」の章を参照してください。

8.2 動作モード

MSPM0 MCU には 5 つのメイン動作モード (電力モード) があり、アプリケーションの要件に基づいてデバイスの消費電力を最適化できます。消費電力を低減するためのモードは次のとおりです。RUN、SLEEP、STOP、STANDBY、SHUTDOWN。CPU は RUN モードではコードをアクティブに実行しています。ペリフェラル割り込みイベントにより、デバイスを SLEEP、STOP、または STANDBY モードから RUN モードにウェークアップできます。SHUTDOWN モードでは、内部コア レギュレータが完全にディセーブルされ、消費電力が最小化されます。また、NRST、SWD、または特定の IO でのロジック レベルの一致によってのみウェークアップが可能です。RUN、SLEEP、STOP、STANDBY の各モードには、複数の構成可能なポリシー オプション (例:RUN.x) も含まれており、性能と消費電力のバランスを確保できます。

性能と消費電力のバランスをさらに高めるために、MSPM0 デバイスには次の 2 つの電力ドメインが実装されています。**PD1** (CPU、メモリ、高性能ペリフェラル用) と **PD0** (低速、低消費電力ペリフェラル用)。

- **PD1** は、RUN モードと SLEEP モードで常に電源が供給されますが、他のすべてのモードではディスエーブルになります。
- **PD0** は、RUN、SLEEP、STOP、STANDBY の各モードで常に電源が供給されます。
- SHUTDOWN モードでは、**PD1** と **PD0** の両方がディスエーブルになります。

8.2.1 動作モード別の機能

各動作モードでサポートされている機能を 表 8-1 に示します。

機能キー:

- **EN**:その機能は、指定されたモードでイネーブルされます。
- **DIS**:その機能は、指定されたモードでディセーブル (クロックまたは電源のどちらかが遮断) されますが、その機能の設定は保持されます。
- **OPT**:その機能は、指定されたモードでは任意であり、イネーブルに設定されている場合はイネーブルのままです。
- **NS**:その機能は、指定されたモードで自動的にはディスエーブルになりませんが、サポートされていません。
- **OFF**:その機能は、指定されたモードで完全に電源がオフになり、設定情報は保持されません。OFF 状態からウェークアップするときは、アプリケーション ソフトウェアですべてのモジュール レジスタを所望の設定に再構成する必要があります。

Copyright © 2026 Texas Instruments Incorporated

表 8-1. 動作モード別のサポートされている機能

動作モード		RUN			SLEEP			ストップ		STANDBY		シャットダウン
		RUN0	RUN1	RUN2	SLEEP0	SLEEP1	SLEEP2	STOP0	STOP2	STANDBY0	STANDBY1	
発振器	SYSOSC	EN	EN	DIS	EN	EN	DIS	OPT[1]	DIS	DIS	DIS	OFF
	LFOSC または LFXT	EN										OFF
	HFXT	EN	DIS	DIS	OPT	DIS						OFF
クロック	CPUCLK	32M	32k	32k	DIS							OFF
	MCLK から PD1 へ	32M	32k	32k	32M	32k	32k	DIS				OFF
	ULPCLK から PD0 へ	32M	32k	32k	32M	32k	32k	4M	32k		DIS	OFF
	ULPCLK から TIMG14、TIMB0、TIMB1、TIMB2、TIMB3 へ	32M	32k	32k	32M	32k	32k	4M	32k			OFF
	RTCCLK	32k										OFF
	MFCLK	OPT	DIS		OPT	DIS		OPT	DIS			OFF
	LFCLK	32k									DIS	OFF
	LFCLK から TIMG14、TIMB0、TIMB1、TIMB2、TIMB3 へ	32k										OFF
	MCLK モニタ	OPT									DIS	OFF
	LFCLK モニタ	OPT										OFF
PMU	POR モニタ	EN										
	BOR モニタ	EN										OFF
	コア レギュレータ	高駆動能力								低駆動能力		OFF
コア機能	CPU	EN			DIS							OFF
	DMA	OPT						NS (トリガをサポート)				OFF
	フラッシュ	EN						OPT		DIS		OFF
	SRAM	EN						OPT		DIS		OFF
PD1 ペリフェラル	CRC	OPT						DIS				OFF
	TIMA0	OPT						DIS				OFF
	UC8	OPT						DIS				OFF
	UC11	OPT						DIS				OFF
	AESADV	OPT						DIS				OFF
	TRNG	OPT						OFF				OFF
PD0 ペリフェラル	TIMG14	OPT									OPT[2]	OFF
	TIMG1	OPT									OPT[2]	OFF
	TIMG2	OPT									OPT[2]	OFF
	UC4	OPT									OPT[2]	OFF
	UC6	OPT									OPT[2]	OFF
	UC7	OPT									OPT[2]	OFF
	GPIOA	OPT									OPT[2]	OFF

Copyright © 2026 Texas Instruments Incorporated

表 8-1. 動作モード別のサポートされている機能 (続き)

動作モード		RUN			SLEEP			ストップ		STANDBY		シャットダウン
		RUN0	RUN1	RUN2	SLEEP0	SLEEP1	SLEEP2	STOP0	STOP2	STANDBY0	STANDBY1	
	GPIOB	OPT									OPT[2]	OFF
	WWDT0	OPT									DIS	OFF
	キーストア	OPT										OFF
LFSS 周辺機器	IWDT	OPT										OFF
	RTC_B	OPT										OFF
アナログ	ADC0	OPT							NS (トリガをサポート)			OFF
	VREF	OPT							NS			OFF
	COMP0	OPT										OFF
	温度センサ	OTP								OFF		OFF
IOMUX および IO ウェークアップ		EN										DIS (ウェーク付き)
ウェーク ソース		該当なし			任意の IRQ			PD0 IRQ				IOMUX、NRST、SWD

(1) RUN1 から STOP0 に遷移した場合 (SYSOSC がイネーブルで、MCLK は LFCLK から供給)、RUN1 のときと同様に SYSOSC はイネーブルに維持され、ULPCLK は 32kHz に維持されます。RUN2 から STOP0 に遷移した場合 (SYSOSC がディセーブルで、MCLK は LFCLK から供給)、RUN2 のときと同様に SYSOSC はディセーブルに維持され、ULPCLK は 32kHz に維持されます。

(2) STANDBY に STANDBY1 のポリシーを使用する場合、TIMG14 と TIMB0/1/2/3 のみがクロック駆動されます。その他の PD0 ペリフェラルは、外部アクティビティが発生した際に非同期高速クロック要求を生成できますが、アクティブにクロック供給されません。

8.3 パワー マネージメント ユニット (PMU)

パワー マネージメント ユニット (PMU) は、本デバイスのための内部的に安定化されたコア電源を生成し、また外部電源 (VDD) の監視を行います。PMU は、PMU 自体とアナログ ペリフェラルで使用されるバンドギャップ基準電圧も内蔵しています。PMU の主な特長は次のとおりです。

- パワーオン リセット (POR) 電源モニタ
- ブラウンアウト リセット (BOR) 電源モニタ、プログラム可能な 3 つのスレッショルドを使った早期警告機能付き
- RUN、SLEEP、STOP、STANDBY モードをサポートするコア レギュレータにより、性能と消費電力のバランスを動的に最適化
- パリティ保護されたトリムにより、パワー マネージメント トリムが破損した際、パワーオン リセット (POR) を直ちに生成
- 4 バイトのシャットダウン メモリ

詳細については、『MSPM0 L シリーズ 32MHz マイコン テクニカル リファレンス マニュアル』の「PMU」の章を参照してください。

8.4 クロック モジュール (CKM)

クロック モジュールは以下に示す発振器を備えています。

- **LFOSC**: 内部低周波数発振器 (32kHz)
- **SYSOSC**: 内部高周波数発振器 (32MHz は出荷時に調整済み)
- **LFXT/LFCKIN**: 低周波数の外部水晶発振器またはデジタル クロック入力 (32kHz)
- **HFXT/HFCKIN**: 高周波数の外部水晶発振器またはデジタル クロック入力 (4MHz ～ 32MHz)

プロセッサ、バス、ペリフェラルで使用するために、クロック モジュールによって以下に示すクロックが分配されます。

Copyright © 2026 Texas Instruments Incorporated

- **MCLK**:PD1 ペリフェラルのメイン システム クロック。SYSOSC、LFCLK または HSCLK から生成。RUN および SLEEP モードでアクティブ。
- **CPUCLK**:プロセッサのクロック (MCLK から生成)。RUN モードでアクティブ。
- **ULPCLK**:PD0 ペリフェラル用の超低消費電力クロック。RUN、SLEEP、STOP、STANDBY モードでアクティブ。
- **MFCLK**:ペリフェラル用 4MHz 固定の中周波数クロック。RUN、SLEEP、STOP モードで使用可能。
- **LFCLK**:ペリフェラルまたは MCLK 用 32kHz 固定の低周波数クロック。RUN、SLEEP、STOP、STANDBY モードでアクティブ。
- **ADCCLK**:ADC のクロック。RUN、SLEEP、STOP モードで使用可能。
- **RTCCLK**:RTC に直接接続される 32kHz の固定クロック
- **CLK_OUT**:クロックを外部に出力するために使用。RUN、SLEEP、STOP、STANDBY モードで使用可能。
- **HFCLK**:HFXT または HFCLK_IN から生成される高周波数クロック。RUN および SLEEP モードで使用可能。
- **HSCLK**:HFCLK から生成される高速クロック。RUN および SLEEP モードで使用可能

詳細については、MSPM0 L シリーズ 32MHz マイコン テクニカル リファレンス マニュアルの CKM の章を参照してください。

8.5 DMA のトリガの割り当て

ダイレクト メモリ アクセス (DMA) コントローラを使うと、CPU を介さずに、いずれかのメモリ アドレスから別のメモリ アドレスにデータを移動できます。たとえば、DMA を使って ADC 変換メモリから SRAM にデータを移動できます。DMA を使用すると、ペリフェラルとの間でデータをやりとりするとき、CPU をウェークアップする必要がなく、低消費電力モードのまま維持できるため、システムの消費電力を削減できます。

これらのデバイスの DMA は、以下の主な機能をサポートしています。

- 3 つの DMA 転送チャネル
  - 2 つのフル機能チャネル、繰り返し転送モードをサポートします
  - 1 つの基本チャネル、シングル転送モードをサポートします
- DMA チャネルの優先度を設定可能
- ADC、UART、SPI、またはタイマトリガで DMA トリガへの直接ペリフェラルがサポートされています。
- バイト (8 ビット)、ショート ワード (16 ビット)、ワード (32 ビット)、またはバイトとワードの混合の転送機能
- 最大 64k のブロック サイズのすべてのデータ タイプの転送をサポートする転送カウンタ
- DMA 転送トリガの選択を設定可能
- 他のチャネルにサービスを提供するためのアクティブ チャネル割り込み
- ピンポン バッファ アーキテクチャのための早期割り込み生成
- 他のチャネルでのアクティビティ完了時のチャネルのカスケード化
- データの再構成をサポートするためのストライド モード (3 相測定アプリケーションなど)
- 収集モード

表 8-2 に、サポートされている DMA 機能と、対応する DMA チャネル番号を示します。

表 8-2. DMA_B チャネル機能

DMA 機能	DMA_B	
	フル機能チャネル	ベーシック チャネル
チャネル数	0	1、2
リピータ モード	✓	–
テーブルとフィル モード	✓	–
収集モード	✓	–
早期 IRQ 通知	✓	–
オート イネーブル	✓	✓
ロング ロング (128 ビット) 転送	✓	✓
ストライド モード	✓	✓

Copyright © 2026 Texas Instruments Incorporated

表 8-2. DMA_B チャネル機能 (続き)

DMA 機能	DMA_B	
	フル機能チャネル	ベーシック チャネル
カスケード チャネルのサポート	✓	✓

表 8-3 に、DMA メモリ マップ レジスタの DMATCTL.DMATSEL 制御ビットを使って設定された DMA で利用可能なトリガの一覧を示します。

表 8-3. DMA のトリガの割り当て

DMACTL.DMATSEL	トリガ ソース
0	ソフトウェア
1	一般サブスクライバ 0 (FSUB_0)
2	一般サブスクライバ 0 (FSUB_1)
3	AESADV PUBLISHER 1
4	AESADV PUBLISHER 2
5	UC4.PUBLISHER_1
6	UC4.PUBLISHER_2
7	UC6.PUBLISHER_1
8	UC6.PUBLISHER_2
9	UC7.PUBLISHER_1
10	UC7.PUBLISHER_2
11	UC8.PUBLISHER_1
12	UC8.PUBLISHER_2
13	ADC0 DMA トリガ

詳細については、MSPM0 L シリーズ 32MHz マイコン テクニカル リファレンス マニュアルの DMA の章を参照してください。

8.6 イベント

イベント マネージャは、1 つのエンティティ (ペリフェラルなど) から別のエンティティ (第 2 のペリフェラル、DMA、CPU など) にデジタル イベントを転送します。イベント マネージャは、静的なルートとプログラマブルなルートの組み合わせを含むイベント ファブリックによって相互接続された一連の定義済みイベント パブリッシャ (ジェネレータ) およびサブスクライバ (レシーバ) によるイベント転送を実装しています。

イベント マネージャによって転送されるイベントには、以下が含まれます。

- 割り込み要求 (IRQ) として CPU に転送されるペリフェラル イベント (静的イベント)
  - 例:CPU に送られる RTC 割り込み
- DMA トリガとして DMA に転送されるペリフェラル イベント (DMA イベント)
  - 例:DMA 転送を要求するための、DMA への UART データ受信トリガ
- ハードウェアでの動作を直接トリガするため、別のペリフェラルに転送されるペリフェラル イベント (汎用イベント)
  - 例:TIMx タイマ ペリフェラルが ADC サブスクライバ ポートに周期的イベントを発行し、ADC がこのイベントを使ってサンプリング開始をトリガする。

詳細については、MSPM0 L シリーズ 32MHz マイコン テクニカル リファレンス マニュアルのイベントの章を参照してください。

Copyright © 2026 Texas Instruments Incorporated

表 8-4. 汎用イベント チャネル

汎用ルートは、1:1 ルートと 1:2 スプリッタ ルートのどちらかです。これらのルートでは、イベントを発行しているペリフェラルは、利用可能な複数の汎用ルート チャネルの 1 つを使ってそのイベントを別の 1 つのエンティティ (スプリッタ ルートの場合は複数のエンティティ) に公開するように構成されています。ここでエンティティとは、別のペリフェラル、汎用 DMA トリガイベント、または汎用 CPU イベントです。

CHANID	汎用ルート チャネルの選択	チャネル タイプ
0	汎用イベント チャネルが選択されていない。	該当なし
1	汎用イベント チャネル 1 が選択されている。	1:1
2	汎用イベント チャネル 2 が選択されている。	1:1
3	汎用イベント チャネル 3 が選択されている。	1:1
4	汎用イベント チャネル 4 が選択されている。	1:1
5	汎用イベント チャネル 5 が選択されている。	1:1
6	汎用イベント チャネル 6 が選択されている。	1:1
7	汎用イベント チャネル 7 が選択されている。	1:1
8	汎用イベント チャネル 8 が選択されている。	1:1
9	汎用イベント チャネル 9 が選択されている。	1:1
10	汎用イベント チャネル 10 が選択されている。	1:1
11	汎用イベント チャネル 11 が選択されている。	1:1
12	汎用イベント チャネル 12 が選択されている。	1:2 (スプリッタ)
13	汎用イベント チャネル 13 が選択されている。	1:2 (スプリッタ)
14	汎用イベント チャネル 14 が選択されている。	1:2 (スプリッタ)
15	汎用イベント チャネル 15 が選択されている。	1:2 (スプリッタ)

8.7 メモリ

8.7.1 メモリ構成

本デバイスのメモリ マップを、表 8-5 に示します。メモリ領域の詳細については、MSPM0 L シリーズ 32MHz マイコン テクニカル リファレンス マニュアルのプラットフォーム メモリ マップのセクションを参照してください。

表 8-5. メモリ構成の概要

メモリ領域	サブ領域	MSPM0L1127	MSPM0L1126
コード (フラッシュ バンク 0)	フラッシュ メイン ECC 訂正あり	128KB	64KB
		0x00000000～0x0001FFFF	0x00000000～0x0000FFFF
	フラッシュ メイン ECC 訂正なし	0x00400000～0x0041FFFF	0x00400000～0x0040FFFF
	フラッシュ メイン ECC コード	0x41800000～0x4181FFFF	0x41800000～0x4180FFFF
SRAM (SRAM)	SRAM のデフォルト	12KB	12KB
		0x20000000～0x20002FFF	0x20000000～0x20002FFF
	SRAM パリティ チェック	0x20100000～0x20102FFF	0x20100000～0x20102FFF
	SRAM チェックなし	0x20200000～0x20202FFF	0x20200000～0x20202FFF
	SRAM パリティ ECC コード	0x20300000～0x20302FFF	0x20300000～0x20302FFF
ペリフェラル	NONMAIN(2)	2KB	2KB
		0x41C00000～0x41C007FF	0x41C00000～0x41C007FF
	FACTORY	1KB	1KB
		0x41C40000～0x41C403FF	0x41C40000～0x41C403FF
サブシステム		0x6000.0000～0x7FFF.FFFF	0x6000.0000～0x7FFF.FFFF
システム PPB		0xE000.0000～0xE00F.FFFF	0xE000.0000～0xE00F.FFFF

Copyright © 2026 Texas Instruments Incorporated

8.7.2 ペリフェラルのまとめ

表 8-6. ペリフェラルのまとめ

ペリフェラル名	ベース アドレス	サイズ
ADC0	0x40004000	0x00002000
COMP0	0x40008000	0x00001F00
VREF	0x40030000	0x00001F00
WWDT0	0x40080000	0x00001500
TIMG14	0x40084000	0x00001F00
TIMG1	0x40086000	0x00001F00
TIMG2	0x40088000	0x00001F00
LFSS	0x40094000	0x00001600
GPIOA	0x400A0000	0x00001F00
GPIOB	0x400A2000	0x00001F00
KEYSTORECTL	0x400AC000	0x00002000
SYSCTL	0x400AF000	0x00003100
TIMB0	0x400B8000	0x00001C00
TIMB1	0x400BA000	0x00001C00
TIMB2	0x400BC000	0x00001C00
TIMB3	0x400BE000	0x00001C00
DEBUGSS	0x400C7000	0x00001F00
EVENTLP	0x400C9000	0x00003000
FLASHCTL	0x400CD000	0x00002000
CPUSS	0x40400000	0x00001F00
WUC	0x40424000	0x00000500
IOMUX	0x40428000	0x00002000
DMA	0x4042A000	0x00001F00
CRC0	0x40440000	0x00002000
AESADV	0x40442000	0x00001200
ADC0_SVT	0x4055A000	0x00001000
TIMA0	0x40860000	0x00001F00
UC4_UART	0x40A00000	0x00001500
UC6_I2CC	0x40A22000	0x00023500
UC7_I2CT	0x40A44000	0x00045500
UC4_SPI	0x40A60000	0x00061200
UC4	0x40A80000	0x00081C00
UC6	0x40A82000	0x00082A00
UC7	0x40A84000	0x00084A00
SPG0	0x40A9F000	0x000A0C00
UC8_UART	0x40B00000	0x00001500
UC11_UART	0x40B02000	0x00003500
UC8_SPI	0x40B60000	0x00061200
UC8	0x40B80000	0x00081C00
UC11	0x40B82000	0x00082A00

Copyright © 2026 Texas Instruments Incorporated

8.7.3 割り込みベクタ番号

表 8-7. 割り込みベクタ番号

ペリフェラル名	NVIC IRQ
SYSCTL	0
DEBUGSS	1
UC6	3
ADC0	4
TIMB0	5
TIMB1	6
COMP0	7
UC7	8
UC8	9
TIMB2	13
TIMB3	14
UC4	15
TIMG14	16
TIMG2	17
TIMA0	18
TIMG1	19
GPIOA	22
GPIOB	23
UC11	24
AESADV	26
FLASHCTL	27
WWDT0	29
LFSS	30
DMA	31

8.8 フラッシュ メモリ

実行可能なプログラム コードとアプリケーション データを格納するため、1 バンクの不揮発性フラッシュ メモリが備わっています。

フラッシュの主な特長は次のとおりです。

- ハードウェア ECC 保護 (エンコードおよびデコード)、シングル ビット誤り訂正およびダブル ビット誤り検出機能付き
- 推奨電源電圧範囲全体にわたって、インサーキットでの書き込み / 消去動作をサポート
- 1KB の小さなセクタ サイズ (1KB の最小消去分解能)
- フラッシュ メモリの選択された 32 セクターで最大 100,000 回の書き込み / 消去サイクル、残りのフラッシュ メモリで最大 10,000 回の書き込み / 消去サイクルをサポート (32kB のデバイスでは、フラッシュ メモリ全体で 100,000 サイクルをサポート)

詳細については、『MSPM0 L シリーズ 32MHz マイコン テクニカル リファレンス マニュアル』の「NVM」の章を参照してください。

8.9 SRAM

MSPM0Lxx MCU には、低消費電力の高性能 SRAM が搭載されており、デバイスでサポートされている CPU 周波数範囲全体にわたってゼロ待機状態に対応します。また、MSPM0Lxx マイコンは、ハードウェア パリティ付きで最大 128KB の ECC 保護 SRAM も備えています。SRAM は、コードに加えて、呼び出しスタック、ヒープ、グローバル データなどの揮発性情報を格納するために使用できます。SRAM の内容は、RUN、SLEEP、STOP、STANDBY 動作モードでは完

Copyright © 2026 Texas Instruments Incorporated

全に保持され、SHUTDOWN モードでは失われます。書き込み保護メカニズムが搭載されているため、アプリケーションは 1KB の分解能で SRAM を動的に書き込み保護できます。書き込み保護は、実行可能コードを SRAM に配置する際、CPU と DMA のどちらかが意図せずコードを上書きしないように保護するのに役立ちます。SRAM にコードを配置すると、ゼロ ウェイト状態動作と低消費電力を実現することで、重要なループの性能を向上できます。

8.10 GPIO

汎用入出力 (GPIO) ペリフェラルを使用すると、アプリケーションは本デバイスのピンを経由してデータを読み書きできます。ポート A およびポート B GPIO ペリフェラルを使用することで、これらのデバイスは最大 60 本の GPIO ピンをサポートします。

GPIO モジュールの主な特長は次のとおりです。

- ソフトウェアでのリード モディファイ ライト構造を必要とせずに、複数のビットのセット、クリア、トグルが可能
- 「ウェークアップ機能付きの標準」駆動機能を持つ GPIO により、デバイスを SHUTDOWN モードからウェークアップ可能
- 任意の GPIO ポートによる、STOP および STANDBY モードからの低消費電力ウェークアップを可能にする「FastWake」機能
- ユーザー制御の入力フィルタリング

詳細については、『MSPM0 L シリーズ 32MHz マイコン テクニカル リファレンス マニュアル』の「GPIO」の章を参照してください。

8.11 IOMUX

IOMUX ペリフェラルは IO パッド構成を可能にし、デバイス ピンを出入りするデジタル データの流れを制御します。IOMUX の主な特長は次のとおりです。

- IO パッド構成レジスタにより、プログラム可能な駆動強度、速度、プルアップまたはプルダウンなどを実現
- デジタル ピン多重化により、複数のペリフェラル信号を同じ IO パッドに接続可能
- PINCM レジスタを使って、ピンの機能と能力をユーザー設定可能

詳細については、MSPM0 L シリーズ 32MHz マイコン テクニカル リファレンス マニュアルの IOMUX の章を参照してください。

8.12 ADC

これらのデバイスの 12 ビット アナログ / デジタル コンバータ (ADC) モジュールは、シングルエンド入力による高速 12 ビット変換をサポートしています。

ADC の主な特長は次のとおりです。

- 12 ビット出力分解能、最大 1.6Msps、10.6 ビット ENOB
- 最大 26 の外部入力チャネル
- 温度センシング、電源監視、アナログ信号チェーンのための内部チャネル
- ソフトウェアで選択可能なリファレンス電圧:
  - 1.4V または 2.5V に設定可能な ADC 専用の内部リファレンス電圧 (VREF)
  - MCU 電源電圧 (VDD)
  - VREF+/- デバイス ピンでの外部リファレンス取り込みをサポート
  - 適切な動作のために、VREF+/- ピンにデカップリング コンデンサを配置する必要があります。
- RUN、SLEEP、STOP モードで動作し、STANDBY モードからのトリガをサポート

表 8-8. ADC0 のチャネル割り当て

CHANNEL[0:7]	信号名	CHANNEL[8:15]	信号名
0	A0	16	A16
1	A1	17	A17
2	A2	18	A18

Copyright © 2026 Texas Instruments Incorporated

表 8-8. ADC0 のチャネル割り当て (続き)

CHANNEL[0:7]	信号名	CHANNEL[8:15]	信号名
3	A3	19	A19
4	A4	20	A20
5	A5	21	A21
6	A6	22	A22
7	A7	23	A23
8	A8	24	A24
9	A9	25	A25
10	A10	26	-
11	A11	27	予約済み
12	A12	28	*温度センサ*
13	A13	29	VREFINT
14	A14	30	予約済み
15	A15	31	*電源 / バッテリ モニタ*

信号名が斜体で記載された信号は、SoC の内部の信号です。これらの信号は、内部ペリフェラルの相互接続に使用されます。

詳細については、MSPM0 L シリーズ 32MHz マイコン テクニカル リファレンス マニュアルの ADC の章を参照してください。

8.13 温度センサ

温度センサは、デバイス温度に対して直線的に変化する電圧を出力します。温度センサの出力は、温度からデジタルへの変換を可能にするため、ADC 入力チャネルの 1 つに内部的に接続されています。

温度センサのユニットごとの 1 点キャリブレーション値は、ファクトリ定数メモリ領域に格納されています。このキャリブレーション値は、工場調整温度 (TS_{TRIM}) において 1.4V 内部 VREF を使用して 12 ビット モードで測定された温度センサ値に対応する ADC 変換結果 (ADC コード形式) を表します。このキャリブレーション値を温度センサの温度係数 (TS_c) と組み合わせて使用することで、本デバイスの温度を推定できます。出荷時調整値を使って本デバイスの温度を推定する方法については、MSPM0 L シリーズ 32MHz マイコン テクニカル リファレンス マニュアルの温度センサのセクションを参照してください。

8.14 LFSS

低周波サブシステム (LFSS) は、複数の機能周辺機器を 1 つの共通サブシステムに統合したものです。これらのペリフェラルは、低周波数クロック (LFCLK) によってクロック供給されるか、低消費電力モードではアクティブにする必要があります。低周波クロックは、標準周波数が 32kHz で、主に長期的な時間管理を目的としています。

このデバイスの LFSS には、次のコンポーネントが含まれています。

- 追加のプリスケーラ拡張機能とタイムスタンプ キャプチャ機能を備えたリアルタイム クロック (RTC_B)
- 非同期独立型ウォッチドッグ タイマ (IWDT)

詳細については、MSPM0 L シリーズ 32MHz マイコン テクニカル リファレンス マニュアルの LFSS の章を参照してください。

8.15 IWDT

LFSS の独立したウォッチ ドッグ タイマ (IWDT) は、デバイスに依存しないスーパー バイザであり、コードの実行と、デバイスの全体的なハング アップシナリオを監視します。LFSS の性質上、この IWDT には独自のシステム独立クロックソース

Copyright © 2026 Texas Instruments Incorporated

があります。アプリケーション ソフトウェアがプログラムされた時間内にウォッチ ドッグを正常にリセットしなかった場合、ウォッチ ドッグはデバイスに POR リセットを生成します。

IWDT の主な特長は次のとおりです。

- クローズ ウィンドウとオープン ウィンドウを備えた 25 ビット カウンタ
- プログラマブル クロック デバイダを使用して LFOSC (固定 32kHz クロック パス) でカウンタを駆動します
- 選択可能な 8 つのウォッチドッグ タイマ期間

詳細については、MSPM0 L シリーズ 32MHz マイコン テクニカル リファレンス マニュアルの IWDT の章を参照してください。

8.16 RTC_B

リアルタイム クロック の RTC B は、32kHz の入力クロック ソース (通常は低周波数の水晶振動子) で動作し、CPU への割り込み用の複数のオプションを備えたタイム ベースをアプリケーションに提供します。RTC_B は、低周波数サブシステム (LFSS) に関連する一般的な主要な機能を提供します。

RTC_B の一般的な主な特長は次のとおりです。

- 秒、分、時、曜日、日、月、年のカウンタ
- バイナリまたは BCD フォーマット
- うるう年の取り扱い
- 分、時、曜日、日に基づいてカスタマイズ可能な 1 つのアラーム割り込み
- 1 分ごと、1 時間ごと、深夜 12 時、または正午にウェークアップするインターバル アラーム割り込み
- インターバル アラーム割り込みによる 4096、2048、1024、512、256、128Hz の周期的なウェークアップ
- インターバル アラーム割り込みによる 64、32、16、8、4、2、1、0.5Hz の周期的なウェークアップ
- 水晶振動子オフセット誤差の較正 (最大 ±240ppm)
- 温度ドリフトの補償 (最大 ±240ppm)
- キャリブレーション用に RTC クロックをピンに出力

このデバイスでサポートされている RTC 機能を、表 8-9 に示します。

表 8-9. RTC_B の主な特長

RTC の機能	RTC_B
パワー イネーブル レジスタ	-
秒、分、時間、曜日、日、月、年を提供するリアルタイム クロックおよびカレンダー モード	あり
2 進または 2 進化 10 進 (BCD) 形式を選択可能	あり
うるう年補正 (1901 年から 2099 年まで有効)	あり
分、時、曜日、日に基づいてカスタマイズ可能な 2 つのカレンダ アラーム割り込み	あり
1 分ごと、1 時間ごと、深夜 12 時、または正午にウェークアップするインターバル アラーム割り込み	あり
4096、2048、1024、512、256、または 128Hz でウェイクするための定期的な割り込み	あり
64、32、16、8、4、2、1、0.5Hz でウェイクするための定期的な割り込み	あり
スタンバイ モードまでの割り込み機能、STOPCLKSTBY による	あり
水晶振動子オフセット誤差と水晶振動子の温度ドリフトのキャリブレーション (合計で最大 ±240ppm)	あり
キャリブレーション用に RTC クロックをピンに出力 (GPIO)	あり

Copyright © 2026 Texas Instruments Incorporated

表 8-9. RTC_B の主な特長 (続き)

RTC の機能	RTC_B
キャリブレーション用に RTC クロックをピンに出力 (TIO)	-
割り込み生成機能付きハートビート機能用 3 ビット プリスケーラ	-
RTC 外部クロックは、トリムされていない 32kHz、トリムされた 512Hz、256Hz、1Hz のいずれかを選択可能	-
以下を含むタイマ スタンプ イベント検出時の RTC タイム スタンプ キャプチャ • TIO イベント • VDD 障害イベント	-
RTC カウンタ ロック機能	-

詳細については、『MSPM0 G シリーズ 80MHz マイコン テクニカル リファレンス マニュアル』と『MSPM0 L シリーズ 32MHz マイコン テクニカル リファレンス マニュアル』の「RTC」の章を参照してください。

8.17 VREF

リファレンス電圧モジュール (VREF) は、オンボード ADC 専用の構成可能なリファレンス電圧バッファを内蔵しています。これらのデバイスは、より高い精度を必要とするアプリケーション向けに、外部リファレンス電圧の接続にも対応しています。

VREF の主な特長は次のとおりです。

- ユーザー選択可能な 1.4V および 2.5V の内部リファレンス。
- 内部リファレンス電圧は、最大 515ksps の ADC 動作をサポート
- VREF+ および VREF- デバイス ピンでの外部リファレンス取り込みをサポート
- 正常な動作のため、デカップリング コンデンサは必要ありません。詳細については、図 8-1 を参照してください



図 8-1. VREF モジュール

詳細については、MSPM0 L シリーズ 32MHz マイコン テクニカル リファレンス マニュアルの VREF の章を参照してください。

Copyright © 2026 Texas Instruments Incorporated

8.18 COMP

本デバイスのコンパレータ ペリフェラルは、2 つの入力端子の電圧レベルを比較し、この比較に基づいてデジタル信号を出力します。COMP は、以下の主な機能をサポートしています。

- プログラマブル ヒステリシス
- リファレンス電圧をプログラム可能:
  - 外部リファレンス電圧 (VREF IO)
  - 内蔵ル 8 ビット リファレンス DAC
- 動作モードを設定可能:
  - 高速モード
  - 低消費電力モード
- 出力グリッチ フィルタ遅延をプログラム可能
- TIMx インスタンスからの 6 つのブランキング ソースをサポート (表 8-10 を参照)
- すべての低消費電力モードからの、デバイスの出力ウェークアップをサポート
- 先進のタイマ フォルト処理機能に接続された出力
- コンパレータ レジスタの IPSEL および IMSEL ビットを使用して、デバイス ピンからコンパレータ チャネル入力を選択可能
- 8 ビット リファレンス DAC は、デバイス ピンに出力可能

表 8-10. COMP0 入力チャネル選択

IPSEL / IMSEL ビット	正端子入力	負端子入力
0x0	COMP0_IN0+	COMP0_IN0-
0x1	COMP0_IN1+	COMP0_IN1-
0x2	COMP0_IN2+	COMP0_IN2-
0x3	COMP0_IN3+	-
0x5	-	温度センサ

表 8-11. COMP0 ブランキング ソース表

CTL2.BLANKSRC	ブランキング ソースの選択
1	TIMA0.CC2
2	TIMA0.CC3
3	TIMA0.CC1
4	TIMG14.CC1
5	TIMG1.CC1
6	TIMG2.CC1

デバイスのアナログ接続の詳細については、デバイス アナログ接続 を参照してください。

詳細については、MSPM0 L シリーズ 32MHz マイコン テクニカル リファレンス マニュアルの COMP の章を参照してください。

8.19 セキュリティ

このデバイスは、次のような複数のセキュリティ機能を備えています。

- デバッグ セキュリティ
- デバイス識別
- GCM/GMAC、CCM/CBC-MAC、CBC、CTR をサポートする AES-128/256 アクセラレータ
- コードおよびデータ保護用のフレキシブルなファイアウォール
  - フラッシュ書き込み消去保護
  - フラッシュ読み取り実行保護
  - フラッシュ IP 保護

Copyright © 2026 Texas Instruments Incorporated

  - SRAM 書き込み実行の相互排他
- セキュア ブート
- ファームウェアのセキュア更新
- 最大 2 つの 128 ビット AES キーを格納可能なセキュア キー ストレージ
- 顧客のセキュア コード
- カスタム多項式をサポートする巡回冗長性検査 (CRC-16)

詳細については、MSPM0 L シリーズ 32MHz マイコン テクニカル リファレンス マニュアルのセキュリティの章を参照してください。

8.20 AESADV

AES 高度な (AESADV) アクセラレータ モジュールは、AES (Advanced Encryption Standard) に従って 128 ビットまたは 256 ビットのキーをハードウェアに配置し、128 ビットのデータ ブロックの暗号化と復号化を実行します。AES は、FIPS PUB 197 で規定されている対称キー ブロック暗号アルゴリズムです。

AESADV アクセラレータには、次のような機能があります。

- 128 ビットと 256 ビットのキーによる AES 動作
- ハードウェア内でのキー スケジューリング
- ENC /復号化のみのモード:CBC、CFB-1、CFB-8、CFB-128、OFB-128、CTR/ICM
- 認証専用モード:CBC-MAC、CMAC
- AES-CCM (AES-CTR モードと AES-CBC-MAC を使用)
- AES-GCM (AES-CTR モードと GHASH を使用、暗号化なしを選択した場合、基本的な GHASH 動作をサポート)
- AES-CCM および AES-GCM モードは、ペイロード データのホールド / レジュームによる継続をサポートしています
- 32 ビット ワードのアクセスにより、キー データ、入力データ、および出力データを供給
- AESADV 準備完了割り込み
- 入出力データの DMA トリガ
- RUN および SLEEP をサポート (セクション 8.2l を参照)

詳細については、『MSPM0 L シリーズ 32MHz マイコン テクニカル リファレンス マニュアル』の「AESADV」の章を参照してください。

8.21 CRC

巡回冗長検査 (CRC) モジュールは入力データ シーケンスのシグネチャを提供します。CRC モジュールの主な特長は次のとおりです。

- CRC16-CCITT に基づく 16 ビット CRC をサポート
- ビット リバーサルをサポート

詳細については、MSPM0 L シリーズ 32MHz マイコン テクニカル リファレンス マニュアルの CRC の章を参照してください。

8.22 キーストア

キーストア コントローラは、Advanced Encryption Engine (AES) キーの安全な管理を提供します。キーストア コントローラの使用モデルは、顧客のセキュア コードの実行中にキーを安全に格納し、その後 AES エンジンがオブザーバーにキーデータを漏らさずに安全な方法でそれらにアクセスすることです。2 つの 128 ビットまたは 1 つの 256 ビットのキーは、キーストアのキー スロットに格納できます。キーストアと AES エンジンとの相互作用は、部分的なキー変更攻撃を阻止するなど、安全な操作を可能にするように設計されています。

詳細については、MSPM0 L シリーズ 32MHz マイコン テクニカル リファレンス マニュアルの KEYSTORE の章を参照してください。

Copyright © 2026 Texas Instruments Incorporated

8.23 UNICOMM (UART/I²C/SPI)

UNICOMM は、UART、SPI、I²C コントローラ、または I² C ターゲット機能として構成できる柔軟性の高いペリフェラルです。ユーザーは、構成およびデータ転送の前に、シリアル インターフェイスのいずれかを選択できます。ペリフェラルは、インスタンスごとに共通の FIFO を使用し、動作状態に基づいてデバイス機能を最大化します。シリアル ペリフェラルグ ループは、I²C ループバックのような特殊機能用に 1 つ以上の UNICOMM を組み合わせたもので、オプションの構成です。表 8-12UNICOMM、使用可能なペリフェラル シリアル インターフェイス、FIFO の深さのグループ化について説明します。

表 8-12. UNICOMM (UCx) シリアル ペリフェラル

シリアル ペリフェラル グループ	UNICOMM インスタンス	ローカル UCx インデックス	グローバル UCx インデックス	UART	I²C コントローラ	I²C ターゲット	SPI	FIFO の深度
SPG0 (PD0)	UC4	0	4	あり	-	-	あり	4
	UC6	1	6	-	あり	-	-	4
	UC7	2	7	-	-	あり	-	4
SPG1 (PD1)	UC8	0	8	あり	-	-	あり	4
	UC11	1	11	あり	-	-	-	1

8.23.1 UART (UNICOMM)

UART ペリフェラルの主な機能を次に示します。

- スタート、ストップ、およびパリティ用の標準非同期通信ビット
- プログラマブルなシリアル インターフェイス
  - 5、6、7、または 8 データ ビット
  - 偶数パリティ ビット、奇数パリティ ビット、スティック パリティ ビット、およびパリティなしビットの生成 / 検出
  - 1 または 2 ストップ ビットの生成
  - 改行の検出
  - プログラマブルなボーレート生成 (16/8/3 倍オーバーサンプリング機能付き)
  - ローカル相互接続ネットワーク (LIN) モードのサポート
- 送信および受信ループバック モード動作をサポート
- サポートされているプロトコルの詳細については、表 8-13 を参照してください

表 8-13. UART (UNICOMM) の特長

サポートされている機能	UC4.UART	UC8.UART、UC11.UART
停止およびスタンバイ モードでアクティブ	あり	-
ハードウェア フロー制御をサポート	あり	あり
9 ビット構成をサポート	あり	あり
LIN モードをサポート	あり	-
DALI をサポート	あり	-
IrDA をサポート	あり	-
ISO7816 スマート カードをサポート	あり	-
マンチェスター符号化をサポート	あり	-

詳細については、MSPM0 L シリーズ 32MHz マイコン テクニカル リファレンス マニュアル の UART (UNICOMM) の章を参照してください

8.23.2 I2C (UNICOMM)

これらのデバイスの I²C (Inter-Integrated Circuit Interface) ペリフェラルは、バス上のその他の I2C デバイスとの双方向データ転送を行い、次の主な機能をサポートしています。

- 複数の 7 ビット ターゲット アドレスによる 7 ビットおよび 10 ビット アドレッシング モード
- マルチ コントローラ トランスミッタ / レシーバ モード
- 設定可能クロック ストレッチング付きターゲット レシーバ / トランスミッタ モード
- 標準モード (Sm) をサポート (最大 100kbit/s のビット レート)
- 高速モード (Fm) をサポート (最大 400kbit/s のビット レート)
- 高速プラス モード (Fm+) をサポート (最大 1Mbit/s のビット レート)
  - オープンドレイン IO (ODIO) およびハイドライブ IO (HDIO) にのみ対応
- 独立した送信および受信 FIFO による DMA データ転送のサポート
- アドレス一致で低消費電力モードからウェークアップ
- 入力信号のグリッチを抑制するためのデジタル グリッチ フィルタをサポートします
- コントローラとターゲットの機能でサポートされている機能の詳細については、表 8-14 と 表 8-15 を参照してください

表 8-14. I2C コントローラ (UNICOMM) の特長

サポートされている機能	UC6.I2C、
標準モード (Sm) をサポート	あり
高速モード (Fm) をサポート	あり
高速モード プラス (Fm+) をサポート	あり
アナログ グリッチ フィルタをサポート	あり
デジタル グリッチ フィルタをサポート	-
バースト モードをサポート	あり
SMBus モードをサポート	あり

表 8-15. I2C ターゲット (UNICOMM) の特長

サポートされている機能	UC7.I2C
標準モード (Sm) をサポート	あり
高速モード (Fm) をサポート	あり
高速モード プラス (Fm+) をサポート	あり
アナログ グリッチ フィルタをサポート	あり
デジタル グリッチ フィルタをサポート	-
2 番目のターゲット アドレスとマスクをサポート	あり
SMBus モードをサポート	あり
低消費電力ウェイクアップをサポート	あり

詳細については、MSPM0 L シリーズ テクニカル リファレンス マニュアル の I2C (UNICOMM) の章を参照してください。

8.23.3 SPI (UNICOMM)

シリアル ペリフェラル インターフェイス (SPI) ペリフェラルは、以下の主な機能をサポートしています。

- コントローラ モードとペリフェラル モードの両方で、ULPCLK/2 のビット レートと最大 16Mbit/s をサポートします。
- コントローラまたはペリフェラルとして構成可能
- 送信および受信用に 1 つのパリティをサポートします

Copyright © 2026 Texas Instruments Incorporated

- プログラマブルなクロック プリスケーラおよびビット レート
- データ フレーム サイズを 4 ビット～16 ビット (コントローラ モード)、7 ビット～16 ビット (ペリフェラル モード) にプログラム可能
- DMA データ転送をサポートする送信および受信 FIFO (エントリごとに 16 ビットの 4 エントリ)
- TI モードおよび Motorola モードをサポート
- 送信パスと受信パスの両方でシングル ビット パリティをサポート
- サポートされている機の詳細については、表 8-16 を参照してください

表 8-16. SPI (UNICOMM) の特長

サポートされている機能	UC4.SPI、UC8.SPI
コントローラ モードとペリフェラル モード	あり
パリティ機能をサポート	あり
反復モードの転送をサポート	-
受信タイムアウトをサポート	-
コマンド/データ制御をサポート	-
4 つのチップ セレクトをサポート	-

詳細については、MSPM0 L マイコン テクニカル リファレンス マニュアル の SPI (UNICOMM) 章を参照してください。

8.24 WWDT

ウィンドウ付きウォッチドッグ タイマ (WWDT) は、本デバイスの動作 (特にコードの実行) を監視するために使えます。WWDT は、アプリケーション ソフトウェアが規定された時間の範囲内にウォッチドッグを正常にリセットしなかった場合に、リセットまたは割り込みを生成するために使用できます。WWDT の主な特長は次のとおりです。

- 25 ビット カウンタ
- プログラマブルなクロック分周回路
- ソフトウェアで選択可能な 8 つのウォッチドッグ タイマ期間
- ソフトウェアで選択可能な 8 つのウィンドウ サイズ
- SLEEP モードに入った際の WWDT の自動停止をサポート
- ウォッチドッグ機能を必要としないアプリケーションのためのインターバル タイマ モード

詳細については、MSPM0 L シリーズ 32MHz マイコン テクニカル リファレンス マニュアルの WWDT の章を参照してください。

8.25 タイマ (TIMx)

これらのデバイスには 2 種類のタイマ ペリフェラルがあり、以下の主な機能をサポートしています：TIMBx (ベーシック タイマ)、TIMGx (汎用タイマ)、および TIMAx (アドバンスト タイマ)。TIMGx は TIMAx のサブセットであるため、これらのタイマはソフトウェア互換の多くの一般的な機能を共有しています。構成の詳細については、表 8-17 を参照してください：

汎用タイマ **(TIMGx)** 特有の機能には以下が含まれます。

- 16 ビット タイマおよび 32 ビット タイマ、アップ、ダウン、またはアップダウンのカウント モードと反復リロード モード付き
- 選択可能 / 構成可能なクロック ソース
- カウンタ クロック周波数を分周するための 8 ビット プログラマブル プリスケーラ
- 以下のための 2 つの独立した CC チャネル
  - 出力の比較
  - 入力のキャプチャ
  - PWM 出力
  - ワンショット モード
- 同一電力ドメイン内の異なる TIMx インスタンス間の同期とクロストリガをサポート
- 割り込み / DMA トリガ生成とクロス ペリフェラル (ADC など) トリガ機能をサポート

Copyright © 2026 Texas Instruments Incorporated

高度制御タイマ **(TIMAx)** 特有の機能には以下が含まれます。

- 16 ビット タイマ、アップ、ダウン、またはアップダウンのカウント モードと反復リロード モード付き
- 選択可能 / 構成可能なクロック ソース
- カウンタ クロック周波数を分周するための 8 ビット プログラマブル プリスケーラ
- カウンタで所定のサイクル数が経過した後にのみ割り込みまたはイベントを生成する、リピート カウンタ
- 以下のための最大 4 つの独立した CC チャネル
  - 出力の比較
  - 入力のキャプチャ
  - PWM 出力
  - ワンショット モード
- 内部イベント用の 2 つの追加キャプチャ / 比較チャネル (CC4/CC5)
- データ保存および CC レジスタ用のシャドウ レジスタ、TIMA0 で利用可能
- 相補出力 PWM
- デッドバンド挿入をプログラム可能な非対称 PWM
- フォルト状況が発生したときに、ユーザー定義による安全な状態の出力信号を確保するためのフォルト処理メカニズム
- 同一電力ドメイン内の異なる TIMx インスタンス間の同期とクロス トリガをサポート
- 割り込みおよび DMA トリガ生成とクロス ペリフェラル (ADC など) トリガ機能をサポート
- 内部イベント用の 2 つの追加キャプチャ / 比較チャネル

基本ソフトウェア タイマ **(TIMBx)** 特有の機能には以下が含まれます:

- 4 つのカウンタを含むカウンタアレイをサポート
- 各カウンタは 16 ビットのカウンタです
- バス クロックからクロック供給されます
- 2 つ以上のカウンタを連結して、より長い時間を作成できます
- 外部事象のタイミング特性を測定する機能
  - 1 つのイベント上で 2 パルスの間の持続時間
  - イベントの数を数える
  - 外部イベントまたは内部イベントに基づいてカウンタを開始/停止できる機能

表 8-17. TIMx インスタンスの構成

インスタンス	パワードメイン	カウンタ分解能	プリスケーラ	リピート カウンタ	CCP チャネル (外部 /内部)	外部 PWM チャネル	位相負荷	シャドウ負荷	シャドウ CC	デッドバンド	フォールト ハンドラ	QEI /ホール入力モード
TIMB3	PD0	16 ビット	–	–	–	–	–	–	–	–	–	–
TIMB2	PD0	16 ビット	–	–	–	–	–	–	–	–	–	–
TIMB1	PD0	16 ビット	–	–	–	–	–	–	–	–	–	–
TIMB0	PD0	16 ビット	–	–	–	–	–	–	–	–	–	–
TIMG2	PD0	16 ビット	8 ビット	–	2	–	–	–	–	–	–	–
TIMG1	PD0	16 ビット	8 ビット	–	2	–	–	–	–	–	-	–
TIMG14	PD0	16 ビット	8bit	–	4	–	–	–	–	–	–	–
TIMA0	PD1	16 ビット	8 ビット	8 ビット	4	あり	あり	あり	あり	あり	–	–

表 8-18. TIMx クロス トリガ マップ

TSEL.ETSEL の選択	TIMA0	TIMG14	TIMG1	TIMG2
0	TIMA0.TRIG0	TIMA0.TRIG0	TIMA0.TRIG0	TIMA0.TRIG0
1	TIMG14.TRIG0	TIMG14.TRIG0	TIMG14.TRIG0	TIMG14.TRIG0
2	TIMG1.TRIG0	TIMG1.TRIG0	TIMG1.TRIG0	TIMG1.TRIG0
3	TIMG2.TRIG0	TIMG2.TRIG0	TIMG2.TRIG0	TIMG2.TRIG0
4～31	予約済み			

Copyright © 2026 Texas Instruments Incorporated

表 8-19. TIMBx クロック ソースの選択

CTRREGSx.CTL0.CLKSEL	イベント ソースからのカウンタ アップデート
0	バス クロック
1	カウンタ 0 からのオーバーフロー
2	カウンタ 1 からのオーバーフロー
3	カウンタ 2 からのオーバーフロー
4～8	予約済み
9	GPIO0 パブリッシャ 1
10	GPIO0 パブリッシャ 2
11	GPIO1 パブリッシャ 1
12	GPIO1 パブリッシャ 2
13～15	予約済み

表 8-20. TIMBx のスタート/ストップ/リセット ソースの選択

CTRREGSx.CTL0.STARTSEL CTRREGSx.CTL0.STOPSEL CTRREGSx.CTL0.RESETSEL	イベント ソースからの開始/停止/リセット
0	動作なし
1	カウンタ 0 からのオーバーフロー
2	カウンタ 1 からのオーバーフロー
3	カウンタ 2 からのオーバーフロー
4～8	予約済み
9	GPIO0 パブリッシャ 1
10	GPIO0 パブリッシャ 2
11	GPIO1 パブリッシャ 1
12	GPIO1 パブリッシャ 2
13～15	予約済み

詳細については、MSPM0 L シリーズ 32MHz マイコン テクニカル リファレンス マニュアルの TIMx の章を参照してください。

Copyright © 2026 Texas Instruments Incorporated

8.26 デバイスのアナログ接続

本デバイスの内部アナログ接続を、図 8-2 に示します。



図 8-2. デバイスのアナログ接続

Copyright © 2026 Texas Instruments Incorporated

8.27 入力 / 出力の回路図

IOMUX は、デジタル IO で使用するペリフェラル機能の選択を管理します。また、出力ドライバ、入力パス、SHUTDOWN モードからのウェークアップ ロジックの制御機能も備えています。詳細については、MSPM0 L シリーズ 32MHz マイコン テクニカル リファレンス マニュアルの IOMUX のセクションを参照してください。

図 8-3 に、フル機能 IO ピンのミクスト シグナル IO ピン スライスの回路図を示します。すべてのピンに対して、アナログ機能、ウェークアップ ロジック、駆動強度制御、プルアップまたはプルダウン抵抗が利用可能であるとは限りません。特定のピンでサポートされている機能の詳細については、デバイスごとのデータシートを参照してください。



図 8-3. 入力 / 出力の回路図 (上位セット)

8.28 DEBUGSS

デバッグ サブシステム (DEBUGSS) は、ARM シリアル ワイヤ デバッグ (SWD) の 2 線式物理インターフェイスを、デバイス内の複数のデバッグ機能に接続します。MSPM0 デバイスは、プロセッサの実行およびデバイスの状態のデバッグをサポートしています。DEBUGSS は、SWD を介してソフトウェアと通信するためのメールボックス システムも提供します。

デバッグ サブシステムで提供される主な機能は次のとおりです:

- ARM シリアル ワイヤ デバッグ (SWD) は 2 本線 (SWDIO、SWCLK) のデバッグ インターフェイスであり、TI 製およびサード パーティ製のデバッグ プローブの両方と互換性があります
  - SWDIO および SWCLK 用のオンチップ プルアップ抵抗とプルダウン抵抗は、それぞれデフォルトで有効になっています
  - SWD 機能を無効化し、SWD ピンを汎用入出力ピンとして使用できるようにサポート
  - すべての低消費電力モードでのデバッグをサポート
- プロセッサのデバッグ
  - 実行、停止、およびステップ実行のデバッグをサポート
  - 2 個のハードウェア ブレークポイント (BPU)
  - 1 個のハードウェア ウォッチポイント (DWT)
  - ソフトウェア ブレークポイントをサポート
- プロセッサ デバッグ中のペリフェラル動作をソフトウェアで設定可能
  - デバッグ停止中に選択したペリフェラルをフリー ランさせる機能
  - デバッグ停止時に選択したペリフェラルを停止させる機能
  - PMCU に対してリセットおよびモード変更を要求する機能
- SWD インターフェイスとブート ROM (およびアプリケーション ソフトウェア) 間でデータや制御信号を受け渡すためのメールボックス (DSSM)
- SWD ロックアウトやパスワード認証を使用したデバッグなど、さまざまなセキュリティ機能のサポート

詳細については、MSPM0 L シリーズ 32MHz マイコン テクニカル リファレンス マニュアルの DEBUGSS の章を参照してください。

8.29 シリアル ワイヤ デバッグ インターフェイス

本デバイス内の各種デバッグ機能を利用できるように、Arm 互換シリアル ワイヤ デバッグ ポート (SW-DP) を利用したシリアル ワイヤ デバッグ (SWD) 2 線式インターフェイスが備わっています。

表 8-21. シリアル ワイヤ デバッグ ピンの要件と機能

デバイス信号	方向	SWD 機能
SWCLK	入力	デバッグ プローブからのシリアル ワイヤ クロック
SWDIO	入力 / 出力	双方向 (共有) シリアル ワイヤ データ

MSPM0 デバイスが備えるデバッグ機能の詳細な説明については、MSPM0 L シリーズ 32MHz マイコン テクニカル リファレンス マニュアルのデバッグの章を参照してください。

8.30 ブートストラップ ローダ (BSL)

ブートストラップ ローダ (BSL) を使用すると、デバイスの構成も、デバイス メモリのプログラミングも、UART または I2C シリアル インターフェイスを介して行うことができます。BSL によるデバイス メモリへのアクセスと構成は、256 ビットのユーザー定義パスワードで保護されており、必要に応じて、デバイス構成の中で BSL を完全に無効化できます。量産プログラミング用に BSL を使用できるように、テキサス・インスツルメンツ出荷時、BSL はデフォルトで有効化されています。

BSL を使用するには、最低 2 本のピンが必要です。それは、BSLRX および BSLTX 信号 (UART の場合) または BSLSCL および BSLSDA 信号 (I^2C の場合) です。さらに、1 本または 2 本の追加ピン (BSL_invoke と NRST) を、外部ホストによるブートローダの制御された呼び出しのために使うこともできます。

有効化されている場合、BSL は次の方法で起動 (開始) されます。

Copyright © 2026 Texas Instruments Incorporated

- BSL_invoke ピンの状態が、定義された BSL_invoke のロジック レベルと一致している場合、ブート プロセス中に BSL が呼び出されます。本デバイスの高速ブート モードが有効化されている場合、この呼び出しチェックは省略されます。外部ホストは、呼び出し条件をアサートし、NRST ピンにリセット パルスを印加して BOOSTRST をトリガすることによって、本デバイスが BSL を実行するように指示できます。その後、本デバイスは再起動プロセス中に呼び出し条件を検証し、呼び出し条件が期待されるロジック レベルと一致している場合、BSL を開始します。
- リセット ベクタとスタック ポインタがプログラミングされていない場合、BSL はブート プロセス中に自動的に呼び出されます。したがって、テキサス・インスツルメンツから出荷されたブランク デバイスは、ブート プロセス中に BSL を呼び出します。BSL_invoke ピンにハードウェア呼び出し条件を与える必要はありません。そのため、シリアル インターフェイス信号のみで量産プログラミングが可能です。
- 実行時にアプリケーション ソフトウェアから BSL を呼び出すためには、BSL エントリ コマンドを使用して SYSRST を発行することもできます。

表 8-22. BSL ピンの要件と機能

デバイス信号	接続	BSL 機能
BSLRX	UART に必要	UART の受信信号 (RXD)、入力
BSLTX	UART に必要	UART の送信信号 (TXD)、出力
BSLSCL	I2C に必要	I^2C の BSL クロック信号 (SCL)
BSLSDA	I2C に必要	I^2C の BSL データ信号 (SDA)
BSL_invoke	オプション	ブート時に BSL を開始するために使用されるアクティブ High のデジタル入力
NRST	オプション	リセットのトリガとその後の呼び出し信号 (BSL_invoke) のチェックのために使用されるアクティブ Low のリセット ピン

BSL の機能とコマンド セットの詳細な説明については、MSPM0 ブート ストラップ ローダ ユーザー ガイドを参照してください。

8.31 デバイス ファクトリ定数

すべてのデバイスは、アプリケーション ソフトウェア用に、デバイスの機能を説明する読み出し専用データと、工場から提供された調整情報とを、メモリ内に割り当てられた FACTORY 領域に格納しています。詳細については、MSPM0 L シリーズ 32MHz マイコン テクニカル リファレンス マニュアルのファクトリ定数の章を参照してください。

表 8-23. DEVICEID

DEVICEID アドレスは 0x41C4.0004、PARTNUM はビット 12～27、MANUFACTURER はビット 1～11 です。

デバイス	PARTNUM	製造元
MSPM0L1126	0xBBC7	0x17
MSPM0L1127	0xBBC7	0x17

表 8-24. USERID

USERID アドレスは 0x41C4.0008、PART はビット 0～15、VARIANT はビット 16～23 です。

デバイス	部品	バリアント
M0L1127QPMQ1	8420	31
M0L1127QPTQ1	8420	33
M0L1127QRGZQ1	8420	34
M0L1127QRHBQ1	8420	35
M0L1127QRGEQ1	8420	38
M0L1126QPMQ1	1893	39
M0L1126QPTQ1	1893	41
M0L1126QRGZQ1	1893	42
M0L1126QRHBQ1	1893	43

Copyright © 2026 Texas Instruments Incorporated

表 8-24. USERID (続き)

USERID アドレスは 0x41C4.0008、PART はビット 0～15、VARIANT はビット 16～23 です。

デバイス	部品	バリアント
M0L1126QRGEQ1	1893	46

8.32 識別

リビジョンおよびデバイス識別

ハードウェア リビジョンとデバイスの識別値は、メモリ内に割り当てられた FACTORY 領域に格納されています (「デバイス ファクトリ定数」セクションを参照)。この領域は、アプリケーション ソフトウェア用に、デバイスの機能を説明する読み出し専用データと、工場から提供された調整情報とを提供します。詳細については、MSPM0 L シリーズ 32MHz マイコン テクニカル リファレンス マニュアルのファクトリ定数の章を参照してください。

デバイス リビジョンおよび識別情報は、デバイス パッケージの上面マーキングの一部としても記載されています。デバイスごとのエラッタ シートに、これらのマーキングが記載されています (セクション 10.4 を参照)。

Copyright © 2026 Texas Instruments Incorporated

9 アプリケーション、実装、およびレイアウト

9.1 代表的なアプリケーション

注

以下のアプリケーション セクションにある情報は、TI の製品仕様に含まれるものではなく、TI はその正確性も完全性も保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。また、お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

9.1.1 回路図

テキサス インスツルメンツでは、10µF と 0.1µF の低 ESR セラミック デカップリング コンデンサを組み合わせて VDD および VSS ピンに接続することを推奨しています。より値の大きいコンデンサを使用することもできますが、電源レールの立ち上がり時間に影響を及ぼす可能性があります。デカップリング コンデンサは、デカップリングするピンのできるだけ近くに配置する必要があります (数 mm 以内)。

NRST リセット ピンは、外部の 47kΩ プルアップ抵抗を 1000pF のプルダウン コンデンサに接続するために必要です。

VCORE ピンには 0.47µF のタンク コンデンサが必要であり、デバイスのグランドとの距離を最小限に抑えてデバイスの近くに配置する必要があります。他の回路は VCORE ピンに接続しないでください。

外部水晶振動子をサポートするデバイスでは、水晶発振器ピン用の外部バイパス コンデンサが必要です。コンデンサの値の計算方法については、MSPM0 L シリーズ 32MHz マイコン テクニカル リファレンス マニュアルを参照してください。

5V 対応のオープン ドレイン IO (ODIO) では、ロジック "High" 信号を出力するためにプルアップ抵抗が必要です。ODIO を使用する場合、I²C および UART 機能に必要です。



図 9-1. 代表的なアプリケーション回路図

10 デバイスおよびドキュメントのサポート

テキサス・インスツルメンツでは、幅広い開発ツールを提供しています。デバイスの性能の評価、コードの生成、ソリューションの開発を行うためのツールとソフトウェアを以下で紹介します。

10.1 入門と次のステップ

MSP 低消費電力マイクロコントローラ、および開発に役立つツールやライブラリの詳細については、テキサス・インスツルメンツの「Arm Cortex-M0+ MCUs」ページを参照してください。

10.2 デバイスの命名規則

製品開発サイクルの段階を示すために、TI は MSP MCU デバイスとサポート ツールのすべての型番に接頭辞を割り当てています。MSP MCU 商用ファミリの各番号には、MSP、X のいずれかの接頭辞があります。これらの接頭辞は、エンジニアリング プロトタイプ (X) から、完全に認定済みの量産版デバイス (MSP) まで、製品開発の段階を表しています。

X – 実験的デバイスであり、最終デバイスの電気的特性を必ずしも表しません。

MSP — 完全に認定済みの量産版デバイス

X デバイスは、次の免責事項付きで出荷されます:

「開発中の製品は、社内での評価用です。」MSP デバイスの特性は完全に明確化されており、デバイスの品質と信頼性が十分に示されています。テキサス・インスツルメンツの標準保証が適用されます。プロトタイプ デバイス (X) は、標準的な製品版デバイスに比べて故障率が大きいと予測されます。これらのデバイスは、予測される最終使用時の故障率が未定義であるため、テキサス・インスツルメンツはそれらのデバイスを量産システムで使用しないよう推奨しています。認定済みの量産デバイスのみを使用する必要があります。

TI デバイスの項目表記には、デバイス ファミリ名の接尾辞も含まれます。この接尾辞は、温度範囲、パッケージ タイプ、配布形式を示しています。デバイス名の各部の読み方を、図 10-1 に示します。



図 10-1. デバイスの命名規則

表 10-1. デバイスの命名規則

プロセッサ ファミリ	MSP = ミックスド シグナル プロセッサ X = 検証用半導体
MCU プラットフォーム	M0 = Arm ベース 32 ビット M0+
製品ファミリ	L = 周波数 32MHz
デバイス サブファミリ	1126/7 = 32MHz 周波数、ADC、CMP
フラッシュ メモリ	6 = 64KB 7/128 KB
温度範囲	Q = -40°C～125°C、AEC-Q100 認定済み
パッケージ タイプ	「デバイス比較」セクションおよび https://www.ti.com/packaging を参照してください
配布形式	R = 大型リール マーキングなし = チューブまたはトレイ

各種パッケージ タイプの MSP デバイスの注文可能な部品番号については、このデータシートの末尾にあるパッケージ注文情報または ti.com を参照するか、テキサス・インスツルメンツの販売代理店にお問い合わせください。

Copyright © 2026 Texas Instruments Incorporated

10.3 ツールとソフトウェア

設計キットと評価モジュール

MSPM0 LaunchPad (LP) ボード: LP-MSPM0L2117	業界で最も優れたアナログ機能を内蔵し、コストを最適化した汎用 MSPM0 MCU ファミリの開発をただちに開始できます。すべてのデバイス ピンと機能が見えるようなります。複数の内蔵回路、すぐに使用できるソフトウェア デモ、オンボード XDS110 デバッグ プローブ (プログラミング、デバッグ、EnergyTrace 用) が含まれています。 LP エコシステムには、機能を拡張するための多数の BoosterPack スタッカブル プラグイン モジュールが含まれています。

組込みソフトウェア

MSPM0 ソフトウェア開発キット (SDK)	ソフトウェア ドライバ、ミドルウェア ライブラリ、資料、ツール、すべての MSPM0 デバイスのための使いやすく簡単なユーザー体験を実現するサンプル コードが含まれています。

ソフトウェア開発ツール

TI クラウド ツール	Web ブラウザ上で評価と開発を開始できます。インストールは不要です。クラウド ツールには、ダウンロード可能なオフライン バージョンもあります。
TI Resource Explorer	TI SDK へのオンライン ポータル。CCS IDE または TI クラウド ツールからアクセスできます。
SysConfig	デバイスとペリフェラルの構成、システム競合の解消、構成コードの生成、ピン多重化設定の自動化のための直感的な GUI。CCS IDE または TI クラウド ツールからアクセスできます。(オフライン バージョン)
MSP Academy	さまざまなトピックを網羅するトレーニング モジュールを使用して MSPM0 MCU プラットフォームについて学習するための優れた出発点です。TIRex の一部です。
GUI Composer	コードをまったく必要としない完全統合型アナログ信号チェーンの構成と監視など、特定の MSPM0 機能の評価を簡素化する GUI。

IDE およびコンパイラ ツールチェーン

Code Composer Studio™ (CCS)	TI Arm-Clang コンパイラが含まれています。テキサス・インスツルメンツのすべての Arm Cortex MCU をサポートしており、競争力のあるコード サイズ性能、高速コンパイル時間、コード カバレッジのサポート、安全性認定のサポート、完全に無料で使用できることを特長としています。
IAR Embedded Workbench® IDE	
Keil® MDK IDE	
GNU Arm Embedded Toolchain	

10.4 ドキュメントのサポート

ドキュメントの更新についての通知を受け取るには、ti.com のデバイス製品フォルダを開いてください。[更新の通知を受け取る] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、修正されたドキュメントに含まれている改訂履歴をご覧ください。

以下のドキュメントでは、MSPM0 MCU について記載しています。これらのドキュメントは、インターネット上の www.ti.com から入手可能です。

Copyright © 2026 Texas Instruments Incorporated

テクニカル リファレンス マニュアル

『MSPM0 L シリーズ 32MHz マイクロコントローラ テクニカル リファレンス マニュアル』	このマニュアルは、デバイス ファミリのモジュールおよびペリフェラルについて解説しています。それぞれの説明は、モジュールまたはペリフェラルを一般的な意味で示しています。すべてのデバイスについて、すべてのモジュールまたはペリフェラルのすべての特長や機能を示しているわけではありません。さらに、モジュールやペリフェラルは、異なるデバイスに対して、全く同じように実装されているとは限りません。ピンの機能、内部信号の接続、および動作パラメータはデバイスによって異なります。詳細については、デバイス固有のデータシートを参照してください。

エラッタ

MSPM0L112 および MSPM0L211x マイクロコントローラ エラッタ	この文書では、機能仕様に対する既知の例外 (アドバイザリ) について説明します。

10.5 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計で必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの使用条件を参照してください。

10.6 商標

LaunchPad™, Code Composer Studio™, TI E2E™, and テキサス・インスツルメンツ E2E™ are trademarks of Texas Instruments.
Arm® and Cortex® are registered trademarks of Arm Limited.
すべての商標は、それぞれの所有者に帰属します。

10.7 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

10.8 用語集

テキサス・インスツルメンツ用語集	この用語集には、用語や略語の一覧および定義が記載されています。

11 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

日付	改訂	注
August 2026	1.0	初版リリース

Copyright © 2026 Texas Instruments Incorporated

12 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

12.1 メカニカル データ

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。



PACKAGE OUTLINE

PT0048A

LQFP - 1.6 mm max height

LOW PROFILE QUAD FLATPACK



NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Reference JEDEC registration MS-026.
4. This may also be a thermally enhanced plastic package with leads conected to the die pads.

Copyright © 2026 Texas Instruments Incorporated

EXAMPLE BOARD LAYOUT

PT0048A

LQFP - 1.6 mm max height

LOW PROFILE QUAD FLATPACK



NOTES: (continued)

5. Publication IPC-7351 may have alternate designs.
6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

Copyright © 2026 Texas Instruments Incorporated

EXAMPLE STENCIL DESIGN

PT0048A

LQFP - 1.6 mm max height

LOW PROFILE QUAD FLATPACK



SOLDER PASTE EXAMPLE
BASED ON 0.1 mm THICK STENCIL
SCALE: 10X

4215159/A 12/2021

NOTES: (continued)

7. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
8. Board assembly site may have different recommendations for stencil design.

Copyright © 2026 Texas Instruments Incorporated

GENERIC PACKAGE VIEW

RHB 32

VQFN - 1 mm max height

5 x 5, 0.5 mm pitch

PLASTIC QUAD FLATPACK - NO LEAD



Images above are just a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.

4224745/A

Copyright © 2026 Texas Instruments Incorporated

PACKAGE OUTLINE

RHB0032E

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

Copyright © 2026 Texas Instruments Incorporated

EXAMPLE BOARD LAYOUT

RHB0032E

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



NOTES: (continued)

4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

Copyright © 2026 Texas Instruments Incorporated

EXAMPLE STENCIL DESIGN

RHB0032E — **VQFN - 1 mm max height**

PLASTIC QUAD FLATPACK - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD 33:
75% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE
SCALE:20X

4223442/B 08/2019

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

Copyright © 2026 Texas Instruments Incorporated

PACKAGE OUTLINE



DGS0028A

VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



PowerPAD is a trademark of Texas Instruments.

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. No JEDEC registration as of September 2020.
5. Features may differ or may not be present.

Copyright © 2026 Texas Instruments Incorporated

EXAMPLE BOARD LAYOUT

DGS0028A

VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
SCALE: 13X



SOLDER MASK DETAILS

4226365/A 10/2020

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
8. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature numbers SLMA002 (www.ti.com/lit/slma002) and SLMA004 (www.ti.com/lit/slma004).
9. Size of metal pad may vary due to creepage requirement.
10. Vias are optional depending on application, refer to device data sheet. It is recommended that vias under paste be filled, plugged or tented.

Copyright © 2026 Texas Instruments Incorporated

EXAMPLE STENCIL DESIGN

DGS0028A

VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 13X

4226365/A 10/2020

NOTES: (continued)

11. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
12. Board assembly site may have different recommendations for stencil design.

Copyright © 2026 Texas Instruments Incorporated

GENERIC PACKAGE VIEW

RGE 24 VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



Images above are just a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.

4204104/H

Copyright © 2026 Texas Instruments Incorporated

PACKAGE OUTLINE

RGE0024B

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

Copyright © 2026 Texas Instruments Incorporated

EXAMPLE BOARD LAYOUT

RGE0024B

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



NOTES: (continued)

4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

Copyright © 2026 Texas Instruments Incorporated

EXAMPLE STENCIL DESIGN

RGE0024B

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD 25
78% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE
SCALE:20X

4219013/A 05/2017

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

Copyright © 2026 Texas Instruments Incorporated

PACKAGE OUTLINE

RGZ0048F

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

www.ti.com

Copyright © 2026 Texas Instruments Incorporated

EXAMPLE BOARD LAYOUT

RGZ0048F — **VQFN - 1 mm max height**

PLASTIC QUAD FLATPACK - NO LEAD



NOTES: (continued)

4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

Copyright © 2026 Texas Instruments Incorporated

EXAMPLE STENCIL DESIGN

RGZ0048F — **VQFN - 1 mm max height**

PLASTIC QUAD FLATPACK - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD 49
73% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE
SCALE:12X

4229427/A 02/2023

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

Copyright © 2026 Texas Instruments Incorporated

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package | Pins	Package qty | Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
M0L1126QPMRQ1	Active	Production	LQFP (PM) | 64	1000 | LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-	M0L1126Q
M0L1126QPTRQ1	Active	Production	LQFP (PT) | 48	1000 | LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-	M0L1126Q
M0L1126QRGERQ1	Active	Production	VQFN (RGE) | 24	5000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-	MSPM0 L1126Q
M0L1126QRGZRQ1	Active	Production	VQFN (RGZ) | 48	4000 | LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-	MSPM0 L1126Q
M0L1126QRHBRQ1	Active	Production	VQFN (RHB) | 32	5000 | LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-	MSPM0 L1126Q
M0L1127QPMRQ1	Active	Production	LQFP (PM) | 64	1000 | LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-	M0L1127Q
M0L1127QPTRQ1	Active	Production	LQFP (PT) | 48	1000 | LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-	M0L1127Q
M0L1127QRGERQ1	Active	Production	VQFN (RGE) | 24	5000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-	MSPM0 L1127Q
M0L1127QRGZRQ1	Active	Production	VQFN (RGZ) | 48	4000 | LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-	MSPM0 L1127Q
M0L1127QRHBRQ1	Active	Production	VQFN (RHB) | 32	5000 | LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-	MSPM0 L1127Q

(1) **Status:** For more details on status, see our product life cycle.

(2) **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

(3) **RoHS values:** Yes, No, RoHS Exempt. See the TI RoHS Statement for additional information and value definition.

(4) **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

(5) **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

(6) **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF MSPM0L1126-Q1, MSPM0L1127-Q1 :

- Catalog : MSPM0L1126, MSPM0L1127

NOTE: Qualified Version Definitions:

- Catalog - TI's standard catalog product

GENERIC PACKAGE VIEW

RGZ 48

VQFN - 1 mm max height

7 x 7, 0.5 mm pitch

PLASTIC QUADFLAT PACK- NO LEAD



Images above are just a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.

4224671/A

RGZ0048F

PACKAGE OUTLINE

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:12X



SOLDER MASK DETAILS

4229427/A 02/2023

NOTES: (continued)

4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD 49
73% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE
SCALE:12X

4229427/A 02/2023

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

PACKAGE OUTLINE

PT0048A

LQFP - 1.6 mm max height

LOW PROFILE QUAD FLATPACK



NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Reference JEDEC registration MS-026.
4. This may also be a thermally enhanced plastic package with leads conected to the die pads.



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE 10.000



SOLDER MASK DETAILS

4215159/B 11/2023

NOTES: (continued)

5. Publication IPC-7351 may have alternate designs.
6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.



SOLDER PASTE EXAMPLE
BASED ON 0.1 mm THICK STENCIL
SCALE: 10X

4215159/B 11/2023

NOTES: (continued)

7. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
8. Board assembly site may have different recommendations for stencil design.

GENERIC PACKAGE VIEW

RGE 24 VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



Images above are just a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.

4204104/H



NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for optimal thermal and mechanical performance.



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 18X



SOLDER MASK DETAILS

4224736/A 12/2018

NOTES: (continued)

4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD
78% PRINTED COVERAGE BY AREA
SCALE: 18X

4224736/A 12/2018

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

GENERIC PACKAGE VIEW

RHB 32

VQFN - 1 mm max height

5 x 5, 0.5 mm pitch

PLASTIC QUAD FLATPACK - NO LEAD



Images above are just a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.

4224745/A

RHB0032T

PACKAGE OUTLINE

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.



LAND PATTERN EXAMPLE

EXPOSED METAL SHOWN

SCALE:18X



SOLDER MASK DETAILS

4224744/A 01/2019

NOTES: (continued)

4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD 33:
75% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE
SCALE:20X

4224744/A 01/2019

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

PACKAGE OUTLINE

PM0064A

LQFP - 1.6 mm max height

PLASTIC QUAD FLATPACK



4215162/A 03/2017

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. Reference JEDEC registration MS-026.



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:8X



SOLDER MASK DETAILS

4215162/A 03/2017

NOTES: (continued)

5. Publication IPC-7351 may have alternate designs.
6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
7. For more information, see Texas Instruments literature number SLMA004 (www.ti.com/lit/slma004).



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:8X

4215162/A 03/2017

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、 TI の販売条件 、 TI の総合的な品質ガイドライン 、 ti.com または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。 TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2026, Texas Instruments Incorporated

最終更新日：2025 年 10 月