SNx4AHC157 クワッド、2 ライン入力 1 ライン出力、データ セレクタ / マルチプレクサ

1 特長

- 動作範囲:2V～5.5V
- JESD 17 準拠で 250mA 超のラッチアップ性能
- JESD 22 を超える ESD 保護:
  - 2000V、人体モデル (A114-A)
  - 200V、マシン モデル (A115-A)
  - 1000V、デバイス帯電モデル (C101)

2 概要

このクワッド、2 ライン入力 1 ライン出力、データ セレクタ / マルチプレクサは、2V～5.5V の V_{CC} で動作するよう設計されたています。

SNx4AHC157 デバイスには、共通のストローブ ($\overline{G}$) 入力があります。ストローブが HIGH のとき、すべての出力は LOW になります。ストローブが LOW のとき、2 つのソースのどちらか 1 つから 4 ビット ワードが選択され、4 つの出力に転送されます。本デバイスは、真のデータを提供します。

製品情報

部品番号	パッケージ (1)	パッケージ サイズ(2)	本体サイズ (3)
SNx4AHC157	D (SOIC、16)	9.90mm × 6mm	9.90mm × 3.90mm
	DB (SSOP、16)	6.20mm × 7.8mm	6.20mm × 5.30mm
	N (PDIP、16)	19.31mm × 9.4mm	19.31mm × 6.35mm
	NS (SOP、16)	5mm × 6.4mm	5mm × 4.4mm
	PW (TSSOP、16)	5.00mm × 6.4mm	5.00mm × 4.40mm
	DGV (TVSOP、16)	3.6mm × 6.4mm	3.6mm × 4.4mm
	RGY (VQFN、16)	4mm × 3.5mm	4mm × 3.5mm

(1) 詳細については、セクション 10 を参照してください。
(2) パッケージ サイズ (長さ × 幅) は公称値であり、該当する場合はピンも含まれます。
(3) 本体サイズ (長さ×幅) は公称値であり、ピンは含まれません。



ここに示すピン番号は D、DB、DGV、J、N、NS、PW、RGY、W の各パッケージのものです。

論理図 (正論理)

目次

1 特長 1
2 概要 1
3 ピン構成および機能 3
4 仕様 5
4.1 絶対最大定格 5
4.2 ESD 定格 5
4.3 推奨動作条件 5
4.4 熱に関する情報 6
4.5 電気的特性 6
4.6 スイッチング特性、V_{CC} = 3.3V ± 0.3V 6
4.7 スイッチング特性、V_{CC} = 5V ± 0.5V 7
4.8 ノイズ特性 7
4.9 動作特性 7
4.10 代表的特性 8
5 パラメータ測定情報 9
6 詳細説明 10
6.1 機能ブロック図 10
6.2 デバイスの機能モード 10
7 アプリケーションと実装 11
7.1 電源に関する推奨事項 11
7.2 レイアウト 11
8 デバイスおよびドキュメントのサポート 12
8.1 ドキュメントのサポート (アナログ) 12
8.2 ドキュメントの更新通知を受け取る方法 12
8.3 サポート・リソース 12
8.4 商標 12
8.5 静電気放電に関する注意事項 12
8.6 用語集 12
9 改訂履歴 12
10 メカニカル、パッケージ、および注文情報 13

Copyright © 2024 Texas Instruments Incorporated

3 ピン構成および機能



図 3-1. SN54AHC157 J または W パッケージ、SN74AHC157 D、DB、DGV、N、NS、または PW パッケージ (上面図)



図 3-2. SN74AHC157 RGY パッケージ、(上面図)



NC − No internal connection

図 3-3. SN54AHC157 FK パッケージ、(上面図)

表 3-1. ピンの機能

ピン		種類 (1)	説明
名称	番号		
$\overline{A}$/B	1	I	アドレス選択
1A	2	I	チャネル 1、データ入力 A
1B	3	I	チャネル 1、データ入力 B
1Y	4	O	チャネル 1、データ出力
2A	5	I	チャネル 2、データ入力 A
2B	6	I	チャネル 2、データ入力 B
2Y	7	O	チャネル 2、データ出力
GND	8	G	グランド
3Y	9	O	チャネル 3、データ出力
3B	10	I	チャネル 3、データ入力 B
3A	11	I	チャネル 3、データ入力 A
4Y	12	O	チャネル 4、データ出力
4B	13	I	チャネル 4、データ入力 B
4A	14	I	チャネル 4、データ入力 A
$\overline{G}$	15	I	出力ストローブ、アクティブ Low
V_{CC}	16	P	正電源
放熱パッド(2)		—	サーマル パッドは GND に接続するか、フローティングのままにすることができます。他の信号や電源には接続しないでください。

(1) 信号タイプ：I：入力、O：出力、I/O：入力または出力、P：電源、G = グランド。
(2) WBQB パッケージのみ。

Copyright © 2024 Texas Instruments Incorporated

4 仕様

4.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り) (1)

			最小値	最大値	単位
V_{CC}	電源電圧範囲		-0.5	7	V
V_I (2)	入力電圧範囲		-0.5	7	V
V_O (2)	出力電圧範囲		-0.5	V_{CC} + 0.5	V
I_{IK}	入力クランプ電流	(V_I < 0)		-20	mA
I_{OK}	出力クランプ電流	(V_O < 0 または V_O > V_{CC})		±20	mA
I_O	連続出力電流	(V_O = 0～V_{CC})		±25	mA
	V_{CC} または GND を通過する連続電流			±50	mA
T_{stg}	保管温度範囲		-65	150	℃

(1) 「絶対最大定格」に示された値を上回るストレスが加わった場合、デバイスに永続的な損傷が発生する可能性があります。これらは、ストレス定格のみを示すものであり、これらの条件や「推奨動作条件」に示された値を超える条件で、本製品が機能することを意味するものではありません。絶対最大定格の状態が長時間続くと、デバイスの信頼性に影響を与える可能性があります。
(2) 入力と出力の電流定格を順守しても、入力と出力の電圧定格を超えることがあります。

4.2 ESD 定格

			値	単位
$V_{(ESD)}$	静電気放電	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 準拠	±2000	V
		荷電デバイス モデル (CDM)、JEDEC 仕様 JESD22-C101 準拠	±1000	

4.3 推奨動作条件

自由気流での動作温度範囲内 (特に記述のない限り) (1)

			SN54AHC157		SN74AHC157		単位
			最小値	最大値	最小値	最大値	
V_{CC}	電源電圧		2	5.5	2	5.5	V
V_{IH}	High レベル入力電圧	V_{CC} = 2 V	1.5		1.5		V
		V_{CC} = 3V	2.1		2.1		
		V_{CC} = 5.5V	3.85		3.85		
V_{IL}	Low レベル入力電圧	V_{CC} = 2 V		0.5		0.5	V
		V_{CC} = 3 V		0.9		0.9	
		V_{CC} = 5.5V		1.65		1.65	
V_I	入力電圧		0	5.5	0	5.5	V
V_O	出力電圧		0	V_{CC}	0	V_{CC}	V
I_{OH}	High レベル出力電流	V_{CC} = 2 V		-0.05		-0.05	μA
		V_{CC} = 3.3V±0.3V		-4		-4	
		V_{CC} = 5 V±0.5 V		-8		-8	
I_{OL}	Low レベル出力電流	V_{CC} = 2 V		0.05		0.05	μA
		V_{CC} = 3.3V±0.3V		4		4	
		V_{CC} = 5 V±0.5 V		8		8	
Δt/Δv	入力遷移の立ち上がりまたは立ち下がりレート	V_{CC} = 3.3V±0.3V		100		100	ns/V
		V_{CC} = 5 V±0.5 V		20		20	
T_A	自由空気での動作温度		-55	125	-40	125	℃

(1) デバイスが適切に動作するように、デバイスの未使用の入力はすべて、V_{CC} または GND に固定する必要があります。テキサス・インスツルメンツのアプリケーション レポート『低速またはフローティング CMOS 入力の影響』(文献番号 SCBA004) を参照してください。

Copyright © 2024 Texas Instruments Incorporated

4.4 熱に関する情報

熱評価基準(1)		SNx4AHC157							単位
		D	DB	DGV	N	NS	PW	RGY	
		16							
$R_{\theta JA}$	接合部から周囲への熱抵抗	93.8	82	120	67	64	135.9	52.9	℃/W

(1) 従来および最新の熱評価基準の詳細については、『半導体および IC パッケージの熱評価基準』アプリケーション レポートを参照してください。

4.5 電気的特性

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ	テスト条件	V_{CC}	T_A = 25℃			T_A = -55℃～125℃		T_A = -40℃～85℃		T_A = -40℃～125℃ 推奨		単位
						SN54AHC157		SN74AHC157		SN74AHC157		
			最小値	代表値	最大値	最小値	最大値	最小値	最大値	最小値	最大値	
V_{OH}	I_{OH} = -50 μA	2 V	1.9	2		1.9		1.9		1.9		V
		3 V	2.9	3		2.9		2.9		2.9		
		4.5V	4.4	4.5		4.4		4.4		4.4		
	I_{OH} = -4 mA	3 V	2.58			2.48		2.48		2.48		
	I_{OH} = -8 mA	4.5V	3.94			3.8		3.8		3.8		
V_{OL}	I_{OL} = 50 μA	2 V			0.1		0.1		0.1		0.1	V
		3 V			0.1		0.1		0.1		0.1	
		4.5V			0.1		0.1		0.1		0.1	
	I_{OH} = 4 mA	3 V			0.36		0.5		0.44		0.5	
	I_{OH} = 8 mA	4.5V			0.36		0.5		0.44		0.5	
I_I	V_I = 5.5 V または GND	0 V～5.5 V			±0.1		±1(1)		±1		±1	μA
I_{CC}	V_I = V_{CC} または GND、 I_O = 0	5.5 V			4		40		40		40	μA
C_i	V_I = V_{CC} または GND	5 V		2	10				10			pF

(1) MIL-PRF-38535 に準拠した製品では、このパラメータについては、VCC = 0V で出荷時のテストは行っていません。

4.6 スイッチング特性、V_{CC} = 3.3V ± 0.3V

自由気流での推奨動作温度範囲内、V_{CC} = 3.3V±0.3V (特に記述のない限り) (負荷回路および電圧波形を参照)

パラメータ	始点 (入力)	終点 (出力)	負荷容量	T_A = 25℃		T_A = -55℃～125℃		T_A = -40℃～85℃		T_A = -40℃～125℃ 推奨		単位
						SN54AHC157		SN74AHC157		SN74AHC157		
				標準値	最大値	最小値	最大値	最小値	最大値	最小値	最大値	
t_{PLH}	A または B	Y	C_L = 15pF	6.2(1)	9.7(1)	1(1)	11.5(1)	1	11.5	1	11.5	ns
t_{PHL}				6.2(1)	9.7(1)	1(1)	11.5(1)	1	11.5	1	11.5	
t_{PLH}	$\overline{A}$/ $\overline{B}$	Y	C_L = 15pF	8.4(1)	13.2(1)	1(1)	15.5(1)	1	15.5	1	15.5	ns
t_{PHL}				8.4(1)	13.2(1)	1(1)	15.5(1)	1	15.5	1	15.5	
t_{PLH}	$\overline{G}$	Y	C_L = 15pF	8.7(1)	13.6(1)	1(1)	16(1)	1	16	1	16	ns
t_{PHL}				8.7(1)	13.6(1)	1(1)	16(1)	1	16	1	16	
t_{PLH}	A または B	Y	C_L = 50pF	8.7	13.2	1	15	1	15	1	15	ns
t_{PHL}				8.7	13.2	1	15	1	15	1	15	
t_{PLH}	$\overline{A}$/ $\overline{B}$	Y	C_L = 50pF	10.9	16.7	1	19	1	19	1	19	ns
t_{PHL}				10.9	16.7	1	19	1	19	1	19	

Copyright © 2024 Texas Instruments Incorporated

自由気流での推奨動作温度範囲内、V_{CC} = 3.3V±0.3V (特に記述のない限り) (負荷回路および電圧波形を参照)

パラメータ	始点 (入力)	終点 (出力)	負荷容量	T_A = 25℃		T_A = -55℃～125℃		T_A = -40℃～85℃		T_A = -40℃～125℃ 推奨		単位
						SN54AHC157		SN74AHC157		SN74AHC157		
				標準値	最大値	最小値	最大値	最小値	最大値	最小値	最大値	
t_{PLH}	$\overline{G}$	Y	C_L = 50pF	11.2	17.1	1	19.5	1	19.5	1	19.5	ns
t_{PHL}				11.2	17.1	1	19.5	1	19.5	1	19.5	

(1) MIL-PRF-38535 に準拠した製品では、このパラメータについては、出荷時のテストは行っていません。

4.7 スイッチング特性、V_{CC} = 5V ± 0.5V

自由気流での推奨動作温度範囲内、V_{CC} = 5V±0.5V (特に記述のない限り) (負荷回路および電圧波形を参照)

パラメータ	始点 (入力)	終点 (出力)	負荷容量	T_A = 25℃		T_A = -55℃～125℃		T_A = -40℃～85℃		T_A = -40℃～125℃ 推奨		単位
						SN54AHC157		SN74AHC157		SN74AHC157		
				標準値	最大値	最小値	最大値	最小値	最大値	最小値	最大値	
t_{PLH}	A または B	Y	C_L = 15pF	4.1(1)	6.4(1)	1(1)	7.5(1)	1	7.5	1	7.5	ns
t_{PHL}				4.1(1)	6.4(1)	1(1)	7.5(1)	1	7.5	1	7.5	
t_{PLH}	$\overline{A}$/ $\overline{B}$	Y	C_L = 15pF	5.3(1)	8.1(1)	1(1)	9.5(1)	1	9.5	1	9.5	ns
t_{PHL}				5.3(1)	8.1(1)	1(1)	9.5(1)	1	9.5	1	9.5	
t_{PLH}	$\overline{G}$	Y	C_L = 15pF	5.6(1)	8.6(1)	1(1)	10(1)	1	10	1	10	ns
t_{PHL}				5.6(1)	8.6(1)	1(1)	10(1)	1	10	1	10	
t_{PLH}	A または B	Y	C_L = 50pF	5.6(1)	8.4(1)	1(1)	9.5(1)	1	9.5	1	9.5	ns
t_{PHL}				5.6(1)	8.4(1)	1(1)	9.5(1)	1	9.5	1	9.5	
t_{PLH}	$\overline{A}$/ $\overline{B}$	Y	C_L = 50pF	6.8(1)	10.1(1)	1(1)	11.5(1)	1	11.5	1	11.5	ns
t_{PHL}				6.8(1)	10.1(1)	1(1)	11.5(1)	1	11.5	1	11.5	
t_{PLH}	$\overline{G}$	Y	C_L = 50pF	7.1(1)	10.6(1)	1(1)	12(1)	1	12	1	12	ns
t_{PHL}				7.1(1)	10.6(1)	1(1)	12(1)	1	12	1	12	

4.8 ノイズ特性

V_{CC} = 5 V、C_L = 50pF、T_A = 25℃(1)

パラメータ		SN74AHC157			単位
		最小値	代表値	最大値	
$V_{OL(P)}$	低ノイズ出力、最大動的電圧 V_{OL}			0.8	V
$V_{OL(V)}$	低ノイズ出力、最小動的電圧 V_{OL}			-0.8	V
$V_{OH(V)}$	低ノイズ出力、最小動的電圧 V_{OH}		4.8		V
$V_{IH(D)}$	High レベル動的入力電圧	3.5			V
$V_{IL(D)}$	Low レベル動的入力電圧			1.5	V

(1) 特性は表面実装パッケージのみが対象です。

4.9 動作特性

V_{CC} = 5V、T_A = 25℃

パラメータ		テスト条件		標準値	単位
C_{pd}	電力散逸容量	無負荷	f = 1 MHz	11	pF

Copyright © 2024 Texas Instruments Incorporated

4.10 代表的特性

T_A = 25℃ (特に記述のない限り)



図 4-1. 電源電流と電源電圧との関係



図 4-2. Low 状態における出力電圧と電流との関係、5V 電源



図 4-3. Low 状態における出力電圧と電流との関係、3.3V 電源



図 4-4. Low 状態における出力電圧と電流との関係、2.5V 電源

Copyright © 2024 Texas Instruments Incorporated

5 パラメータ測定情報



LOAD CIRCUIT FOR
TOTEM-POLE OUTPUTS



LOAD CIRCUIT FOR
3-STATE AND OPEN-DRAIN OUTPUTS

TEST	S1
t_{PLH}/t_{PHL}	Open
t_{PLZ}/t_{PZL}	V_{CC}
t_{PHZ}/t_{PZH}	GND
Open Drain	V_{CC}



VOLTAGE WAVEFORMS
PULSE DURATION



VOLTAGE WAVEFORMS
SETUP AND HOLD TIMES



VOLTAGE WAVEFORMS
PROPAGATION DELAY TIMES
INVERTING AND NONINVERTING OUTPUTS



VOLTAGE WAVEFORMS
ENABLE AND DISABLE TIMES
LOW- AND HIGH-LEVEL ENABLING

A. C_L にはプローブと治具の容量が含まれます。

B. 波形 1 は、出力が Low になるような内部条件を持つ出力についてのものです。ただし、出力制御によってディスエーブルされている場合は除きます。
波形 2 は、出力が High になるような内部条件を持つ出力についてのものです。ただし、出力制御によってディスエーブルされている場合は除きます。

C. すべての入力パルスは、以下の特性を持つジェネレータによって供給されます。PRR ≦ 1MHz、Z_O = 50Ω、t_r ≦ 3 ns、t_f ≦ 3 ns。

D. 出力は一度に 1 つずつ測定され、測定するたびに入力が 1 回遷移します。

E. すべてのパラメータと波形が、すべてのデバイスに適用できるわけではありません。

図 5-1. 負荷回路および電圧波形

Copyright © 2024 Texas Instruments Incorporated

6 詳細説明

6.1 機能ブロック図



ここに示すピン番号は D、DB、DGV、J、N、NS、PW、RGY、W の各パッケージのものです。

図 6-1. 論理図 (正論理)

6.2 デバイスの機能モード

表 6-1. 機能表

入力				出力
$\overline{G}$	$\overline{A}$/B	A	B	Y
H	X	X	X	L
L	L	L	X	L
L	L	H	X	H
L	H	X	L	L
L	H	X	H	H

Copyright © 2024 Texas Instruments Incorporated

7 アプリケーションと実装

注

以下のアプリケーション情報は、テキサス・インスツルメンツの製品仕様に含まれるものではなく、テキサス・インスツルメンツはその正確性も完全性も保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。また、お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

7.1 電源に関する推奨事項

電源には、「セクション 4.3」に記載された電源電圧定格の最小値と最大値の間の任意の電圧を使用できます。

電源の障害を防止するため、各 V_{CC} ピンに適切なバイパス コンデンサを配置する必要があります。単一電源のデバイスの場合は、0.1µF を推奨します。複数の V_{CC} ピンがある場合は、各電源ピンに対して 0.01µF または 0.022µF を推奨します。複数のバイパス コンデンサを並列に配置して、異なる周波数のノイズを除去することが許容されます。一般的に、0.1µf と 1µf のコンデンサを並列に使用します。最良の結果を得るため、バイパス コンデンサは電源ピンのできるだけ近くに配置してください。

7.2 レイアウト

7.2.1 レイアウトのガイドライン

多ビット ロジック デバイスを使用する場合、入力をフローティングにしないでください。多くの場合、デジタル ロジック デバイスの機能または機能の一部は使用されません。例えば、トリプル入力 AND ゲートの 2 入力のみを使用する場合や、4 バッファ ゲートのうち 3 入力のみを使用する場合です。このような入力ピンを未接続のままにしないでください。外部接続の電圧が未確定の場合、動作状態が不定になるためです。レイアウト図に示された仕様は、あらゆる状況で遵守する必要があります。デジタル ロジック デバイスの未使用の入力はすべて、フローティングにならないように、High または Low バイアスに接続する必要があります。特定の未使用の入力に対して適用が必要となるロジック レベルは、デバイスの機能により異なります。一般に、GND または V_{CC} のうち、より適切であるかより利便性の高い方に接続されます。本部品がトランシーバでない限り、出力をフローティングにすることが許容されます。トランシーバに出力イネーブル ピンがある場合、アサートされると本部品の出力セクションがディセーブルになります。これによって I/O の入力セクションはディセーブルされないため、ディセーブル時にもフローティングにできません。

7.2.2 レイアウト例



図 7-1. SNx4AHC157 のレイアウト例

8 デバイスおよびドキュメントのサポート

8.1 ドキュメントのサポート (アナログ)

8.1.1 関連リンク

次の表に、クイック アクセス リンクを示します。カテゴリには、技術資料、サポートおよびコミュニティ リソース、ツールとソフトウェア、およびサンプル注文またはご購入へのクイック アクセスが含まれます。

表 8-1. 関連リンク

製品	プロダクト フォルダ	サンプルとご購入	技術資料	ツールとソフトウェア	サポートとコミュニティ
SN54AHC157	こちらをクリック	こちらをクリック	こちらをクリック	こちらをクリック	こちらをクリック
SN74AHC157	こちらをクリック	こちらをクリック	こちらをクリック	こちらをクリック	こちらをクリック

8.2 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。 変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

8.3 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計で必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの使用条件を参照してください。

8.4 商標

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.
すべての商標は、それぞれの所有者に帰属します。

8.5 静電気放電に関する注意事項

この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

8.6 用語集

テキサス・インスツルメンツ用語集　　この用語集には、用語や略語の一覧および定義が記載されています。

9 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision K (April 2024) to Revision L (July 2024) **Page**

- RθJA の熱特性値を更新：D = 73～93.8、RGY = 39～52.9、値はすべて℃/W 6

Changes from Revision J (June 2013) to Revision K (April 2024) **Page**

- 「製品情報」表、「ピンの機能」表、「ESD 定格」表、「熱に関する情報」表、「代表的特性」、「デバイスの機能モード」、「アプリケーションと実装」セクション、「デバイスおよびドキュメントのサポート」セクション、「メカニカル、パッケージ、および注文情報」セクションを追加 1

Copyright © 2024 Texas Instruments Incorporated

- I_{OH} の最大値を -50mA から -0.05µA に変更 5
- 「推奨動作条件」表で、I_{OH} および I_{OL} の mA (ミリアンペア) を µA (マイクロアンペア) に変更 5
- I_{OL} の最大値を 50 mA から 0.05 µA に変更 5
- PW パッケージの熱特性値を RθJA = 108 から 135.9 に更新、値はすべて℃/W 6

10 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報はそのデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

Copyright © 2024 Texas Instruments Incorporated

重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、テキサス・インスツルメンツの販売条件、または ti.com やかかる テキサス・インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所:Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2024, Texas Instruments Incorporated

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package | Pins	Package qty | Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
5962-9764201Q2A	Active	Production	LCCC (FK) | 20	55 | TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	5962-9764201Q2A SNJ54AHC157FK
5962-9764201QEA	Active	Production	CDIP (J) | 16	25 | TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	5962-9764201QEA SNJ54AHC157J
5962-9764201QFA	Active	Production	CFP (W) | 16	25 | TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	5962-9764201QFA SNJ54AHC157W
SN74AHC157D	Obsolete	Production	SOIC (D) | 16	-	-	Call TI	Call TI	-40 to 125	AHC157
SN74AHC157DBR	Active	Production	SSOP (DB) | 16	2000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	HA157
SN74AHC157DBR.A	Active	Production	SSOP (DB) | 16	2000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	HA157
SN74AHC157DGVR	Active	Production	TVSOP (DGV) | 16	2000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	HA157
SN74AHC157DGVR.A	Active	Production	TVSOP (DGV) | 16	2000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	HA157
SN74AHC157DR	Active	Production	SOIC (D) | 16	2500 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	AHC157
SN74AHC157DR.A	Active	Production	SOIC (D) | 16	2500 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	AHC157
SN74AHC157N	Active	Production	PDIP (N) | 16	25 | TUBE	Yes	NIPDAU	N/A for Pkg Type	-40 to 125	SN74AHC157N
SN74AHC157N.A	Active	Production	PDIP (N) | 16	25 | TUBE	Yes	NIPDAU	N/A for Pkg Type	-40 to 125	SN74AHC157N
SN74AHC157NSR	Active	Production	SOP (NS) | 16	2000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	AHC157
SN74AHC157NSR.A	Active	Production	SOP (NS) | 16	2000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	AHC157
SN74AHC157PW	Obsolete	Production	TSSOP (PW) | 16	-	-	Call TI	Call TI	-40 to 125	HA157
SN74AHC157PWR	Active	Production	TSSOP (PW) | 16	2000 | LARGE T&R	Yes	NIPDAU | SN	Level-1-260C-UNLIM	-40 to 125	HA157
SN74AHC157PWR.A	Active	Production	TSSOP (PW) | 16	2000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	HA157
SN74AHC157PWRG3	Active	Production	TSSOP (PW) | 16	2000 | LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	HA157
SN74AHC157PWRG3.A	Active	Production	TSSOP (PW) | 16	2000 | LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	HA157
SN74AHC157RGYR	Active	Production	VQFN (RGY) | 16	3000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	HA157
SN74AHC157RGYR.A	Active	Production	VQFN (RGY) | 16	3000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	HA157
SNJ54AHC157FK	Active	Production	LCCC (FK) | 20	55 | TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	5962-9764201Q2A SNJ54AHC157FK

Orderable part number	Status (1)	Material type (2)	Package | Pins	Package qty | Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
SNJ54AHC157FK.A	Active	Production	LCCC (FK) | 20	55 | TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	5962-9764201Q2A SNJ54AHC 157FK
SNJ54AHC157J	Active	Production	CDIP (J) | 16	25 | TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	5962-9764201QE A SNJ54AHC157J
SNJ54AHC157J.A	Active	Production	CDIP (J) | 16	25 | TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	5962-9764201QE A SNJ54AHC157J
SNJ54AHC157W	Active	Production	CFP (W) | 16	25 | TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	5962-9764201QF A SNJ54AHC157W
SNJ54AHC157W.A	Active	Production	CFP (W) | 16	25 | TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	5962-9764201QF A SNJ54AHC157W

(1) **Status:** For more details on status, see our product life cycle.

(2) **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

(3) **RoHS values:** Yes, No, RoHS Exempt. See the TI RoHS Statement for additional information and value definition.

(4) **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

(5) **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

(6) **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF SN54AHC157, SN74AHC157 :

- Catalog : SN74AHC157
- Automotive : SN74AHC157-Q1, SN74AHC157-Q1
- Military : SN54AHC157

NOTE: Qualified Version Definitions:

- Catalog - TI's standard catalog product
- Automotive - Q100 devices qualified for high-reliability automotive applications targeting zero defects
- Military - QML certified for Military and Defense Applications

TAPE AND REEL INFORMATION

REEL DIMENSIONS



TAPE DIMENSIONS



A0	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
SN74AHC157DBR	SSOP	DB	16	2000	330.0	16.4	8.35	6.6	2.4	12.0	16.0	Q1
SN74AHC157DGVR	TVSOP	DGV	16	2000	330.0	12.4	6.8	4.0	1.6	8.0	12.0	Q1
SN74AHC157DR	SOIC	D	16	2500	330.0	16.4	6.5	10.3	2.1	8.0	16.0	Q1
SN74AHC157DR	SOIC	D	16	2500	330.0	12.4	3.75	3.75	1.15	8.0	12.0	Q1
SN74AHC157NSR	SOP	NS	16	2000	330.0	16.4	8.1	10.4	2.5	12.0	16.0	Q1
SN74AHC157PWR	TSSOP	PW	16	2000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1
SN74AHC157PWRG3	TSSOP	PW	16	2000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1
SN74AHC157RGYR	VQFN	RGY	16	3000	330.0	12.4	3.8	4.3	1.5	8.0	12.0	Q1

TAPE AND REEL BOX DIMENSIONS



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
SN74AHC157DBR	SSOP	DB	16	2000	353.0	353.0	32.0
SN74AHC157DGVR	TVSOP	DGV	16	2000	353.0	353.0	32.0
SN74AHC157DR	SOIC	D	16	2500	353.0	353.0	32.0
SN74AHC157DR	SOIC	D	16	2500	340.5	336.1	32.0
SN74AHC157NSR	SOP	NS	16	2000	353.0	353.0	32.0
SN74AHC157PWR	TSSOP	PW	16	2000	353.0	353.0	32.0
SN74AHC157PWRG3	TSSOP	PW	16	2000	364.0	364.0	27.0
SN74AHC157RGYR	VQFN	RGY	16	3000	360.0	360.0	36.0

TUBE



*All dimensions are nominal

Device	Package Name	Package Type	Pins	SPQ	L (mm)	W (mm)	T (µm)	B (mm)
5962-9764201Q2A	FK	LCCC	20	55	506.98	12.06	2030	NA
5962-9764201QFA	W	CFP	16	25	506.98	26.16	6220	NA
SN74AHC157N	N	PDIP	16	25	506	13.97	11230	4.32
SN74AHC157N	N	PDIP	16	25	506	13.97	11230	4.32
SN74AHC157N.A	N	PDIP	16	25	506	13.97	11230	4.32
SN74AHC157N.A	N	PDIP	16	25	506	13.97	11230	4.32
SNJ54AHC157FK	FK	LCCC	20	55	506.98	12.06	2030	NA
SNJ54AHC157FK.A	FK	LCCC	20	55	506.98	12.06	2030	NA
SNJ54AHC157W	W	CFP	16	25	506.98	26.16	6220	NA
SNJ54AHC157W.A	W	CFP	16	25	506.98	26.16	6220	NA

N (R–PDIP–T**)

PLASTIC DUAL–IN–LINE PACKAGE

16 PINS SHOWN



DIM \ PINS **	14	16	18	20
A MAX	0.775 (19,69)	0.775 (19,69)	0.920 (23,37)	1.060 (26,92)
A MIN	0.745 (18,92)	0.745 (18,92)	0.850 (21,59)	0.940 (23,88)
MS–001 VARIATION (C)	AA	BB	AC	AD



4040049/E 12/2002

NOTES:
A. All linear dimensions are in inches (millimeters).
B. This drawing is subject to change without notice.
C. Falls within JEDEC MS–001, except 18 and 20 pin minimum body length (Dim A).
D. The 20 pin end lead shoulder width is a vendor option, either half or full width.

DGV (R-PDSO-G)** **PLASTIC SMALL-OUTLINE**

24 PINS SHOWN



DIM \ PINS **	14	16	20	24	38	48	56
A MAX	3,70	3,70	5,10	5,10	7,90	9,80	11,40
A MIN	3,50	3,50	4,90	4,90	7,70	9,60	11,20

4073251/E 08/00

NOTES: A. All linear dimensions are in millimeters.
B. This drawing is subject to change without notice.
C. Body dimensions do not include mold flash or protrusion, not to exceed 0,15 per side.
D. Falls within JEDEC: 24/48 Pins – MO-153
14/16/20/56 Pins – MO-194

W (R–GDFP–F16) CERAMIC DUAL FLATPACK



NOTES:
A. All linear dimensions are in inches (millimeters).
B. This drawing is subject to change without notice.
C. This package can be hermetically sealed with a ceramic lid using glass frit.
D. Index point is provided on cap for terminal identification only.
E. Falls within MIL STD 1835 GDFP2–F16

GENERIC PACKAGE VIEW

FK 20

LCCC - 2.03 mm max height

8.89 x 8.89, 1.27 mm pitch

LEADLESS CERAMIC CHIP CARRIER

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.



4229370VA\

J (R–GDIP–T**)

14 LEADS SHOWN

CERAMIC DUAL IN–LINE PACKAGE



DIM \ PINS **	14	16	18	20
A	0.300 (7,62) BSC	0.300 (7,62) BSC	0.300 (7,62) BSC	0.300 (7,62) BSC
B MAX	0.785 (19,94)	.840 (21,34)	0.960 (24,38)	1.060 (26,92)
B MIN	—	—	—	—
C MAX	0.300 (7,62)	0.300 (7,62)	0.310 (7,87)	0.300 (7,62)
C MIN	0.245 (6,22)	0.245 (6,22)	0.220 (5,59)	0.245 (6,22)



4040083/F 03/03

NOTES:
A. All linear dimensions are in inches (millimeters).
B. This drawing is subject to change without notice.
C. This package is hermetically sealed with a ceramic lid using glass frit.
D. Index point is provided on cap for terminal identification only on press ceramic glass frit seal only.
E. Falls within MIL STD 1835 GDIP1–T14, GDIP1–T16, GDIP1–T18 and GDIP1–T20.

PACKAGE OUTLINE

PW0016A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-153.



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 10X



SOLDER MASK DETAILS

4220204/B 12/2023

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 10X

4220204/B 12/2023

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.



NOTES:

1. All linear dimensions are in millimeters. Dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm, per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm, per side.



LAND PATTERN EXAMPLE
SCALE:7X



SOLDER MASK DETAILS

4220735/A 12/2021

NOTES: (continued)

5. Publication IPC-7351 may have alternate designs.
6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:7X

4220735/A 12/2021

NOTES: (continued)

7. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
8. Board assembly site may have different recommendations for stencil design.

RGY0016A

PACKAGE OUTLINE

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 20X



SOLDER MASK DETAILS

4225140/A 07/2019

NOTES: (continued)

4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.



SOLDER PASTE EXAMPLE
BASED ON 0.125 MM THICK STENCIL
SCALE: 20X

EXPOSED PAD 17
80% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE

4225140/A 07/2019

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

D (R–PDSO–G16) PLASTIC SMALL OUTLINE



NOTES:
A. All linear dimensions are in inches (millimeters).
B. This drawing is subject to change without notice.
C. Body length does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.006 (0,15) each side.
D. Body width does not include interlead flash. Interlead flash shall not exceed 0.017 (0,43) each side.
E. Reference JEDEC MS–012 variation AC.

PACKAGE OUTLINE

DB0016A

SSOP - 2 mm max height

SMALL OUTLINE PACKAGE



NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. Reference JEDEC registration MO-150.



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 10X



SOLDER MASK DETAILS

4220763/A 05/2022

NOTES: (continued)

5. Publication IPC-7351 may have alternate designs.
6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DB0016A

SSOP - 2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 10X

4220763/A 05/2022

NOTES: (continued)

7. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
8. Board assembly site may have different recommendations for stencil design.

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、 TI の販売条件 、 TI の総合的な品質ガイドライン 、 ti.com または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。 TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2026, Texas Instruments Incorporated

最終更新日：2025 年 10 月