

SN74AVC2T45-Q1 車載用、デュアル、8 ビット 電源 バス トランシーバ 、構成可能電圧変換、3 ステート出力搭載

1 特長

- 車載アプリケーション認定済み
- 制御入力 of V_{IH}/V_{IL} レベルは V_{CCA} 電圧を基準
- 完全に構成可能なデュアル レール設計により、1.2V ~ 3.6V の電源電圧の全範囲にわたって各ポートが動作可能
- 動作温度範囲: -40°C ~ 105°C
- I/O は 4.6V 許容です
- I_{off} により部分的パワーダウン モードでの動作をサポート
- 最大データ レート
 - 500Mbps (1.8V から 3.3V への変換)
 - 320Mbps (<1.8V から 3.3V への変換)
 - 320Mbps (2.5V または 1.8V への変換)
 - 280Mbps (1.5V への変換)
 - 240Mbps (1.2V への変換)
- JESD 78、Class II 準拠で 100mA 超のラッチアップ性能
- JESD 22 を上回る ESD 保護
 - 8000V、人体モデル (A114-A)
 - 200V、マシン モデル (A115-A)
 - 1000V、デバイス帯電モデル (C101)

2 アプリケーション

- スマートフォン
- サーバー
- デスクトップ PC とノートパソコン
- その他の携帯機器

3 概要

この 2 ビット非反転バス トランシーバは、設定可能な 2 本の独立した電源レールを使用します。A ポートは V_{CCA} に追従するように設計されています。 V_{CCA} ピンには、1.2V ~ 3.6V の電源電圧を入力できます。B ポートは、 V_{CCB} に追従する設計になっています。 V_{CCB} ピンには、1.2V ~ 3.6V の電源電圧を入力できます。これにより、1.2V、1.5V、1.8V、2.5V、3.3V の任意の電圧ノード間での自在な低電圧双方向変換が可能です。

SN74AVC2T45 は、データ バス間の非同期通信用に設計されています。方向制御 (DIR) 入力のロジックレベルにより、B ポート出力と A ポート出力のどちらかがアクティブになります。本デバイスは、B ポート出力をアクティブにした場合、A バスから B バスにデータを送信し、A ポート出力をアクティブにした場合、B バスから A バスにデータを送信します。A ポートと B ポートの入力回路はどちらも常にアクティブであるため、 I_{CC} と I_{CCZ} が流れすぎないように、論理 High または Low レベルを印加する必要があります。

SN74AVC2T45 は、DIR 入力 that V_{CCA} によって給電されるように設計されています。

このデバイスは、 I_{off} を使用する部分的パワーダウン アプリケーション用の動作が完全に規定されています。 I_{off} 回路が出力をディセーブルにするため、電源切断時にデバイスに電流が逆流して損傷に至ることを回避できます。


V_{CC} 絶縁機能は、どちらかの V_{CC} 入力 that GND レベルになった場合、両方のポートを確実に高インピーダンス状態にします。

パッケージ情報

部品番号	パッケージ ⁽¹⁾	パッケージ サイズ ⁽²⁾
SN74AVC2T45DCU	DCU (VSSOP, 8)	2mm × 3.1mm
SN74AVC2T45DTT	DTT (SON, 8)	1.95mm × 1.00mm

- (1) 詳細については、[セクション 11](#) を参照してください。
- (2) パッケージ サイズ (長さ × 幅) は公称値であり、該当する場合はピンも含まれます。





論理図 (正論理)

Table of Contents

1 特長	1	7.1 Overview	15
2 アプリケーション	1	7.2 Functional Block Diagram	15
3 概要	1	7.3 Feature Description	16
4 Pin Configuration and Functions	4	7.4 Device Functional Modes	16
5 Specifications	5	8 Application and Implementation	17
5.1 Absolute Maximum Ratings.....	5	8.1 Application Information.....	17
5.2 ESD Ratings.....	5	8.2 Typical Applications.....	17
5.3 Recommended Operating Conditions.....	6	8.3 Power Supply Recommendations.....	19
5.4 Thermal Information.....	7	8.4 Layout.....	20
5.5 Electrical Characteristics.....	8	9 Device and Documentation Support	21
5.6 Switching Characteristics: $V_{CCA} = 1.2V$	9	9.1 ドキュメントの更新通知を受け取る方法.....	21
5.7 Switching Characteristics: $V_{CCA} = 1.5V$	9	9.2 サポート・リソース.....	21
5.8 Switching Characteristics: $V_{CCA} = 1.8V$	10	9.3 Trademarks.....	21
5.9 Switching Characteristics: $V_{CCA} = 2.5V$	10	9.4 静電気放電に関する注意事項.....	21
5.10 Switching Characteristics: $V_{CCA} = 3.3V$	11	9.5 用語集.....	21
5.11 Operating Characteristics.....	11	10 Revision History	21
5.12 Typical Characteristics.....	12	11 Mechanical, Packaging, and Orderable Information	22
6 Parameter Measurement Information	14		
7 Detailed Description	15		

4 Pin Configuration and Functions



✎ 4-1. DCU (8-Pin VSSOP) and DTT (8-Pin SON) Package (Top View)

PIN		TYPE ⁽¹⁾	DESCRIPTION
NAME	NO.		
VCCA	1	—	Supply Voltage A
VCCB	8	—	Supply Voltage B
GND	4	—	Ground
A1	2	I/O	Output or input depending on state of DIR. Output level depends on V _{CCA} .
A2	3	I/O	Output or input depending on state of DIR. Output level depends on V _{CCA} .
B1	7	I/O	Output or input depending on state of DIR. Output level depends on V _{CCB} .
B2	6	I/O	Output or input depending on state of DIR. Output level depends on V _{CCB} .
DIR	5	I	Direction Pin, Connect to GND or to VCCA

(1) I = input, O = output

5 Specifications

5.1 Absolute Maximum Ratings

over operating free-air temperature range (unless otherwise noted)⁽¹⁾

			MIN	MAX	UNIT
V_{CCA} V_{CCB}	Supply voltage range		−0.5	4.6	V
V_I	Input voltage range ⁽²⁾	I/O ports (A port)	−0.5	4.6	V
		I/O ports (B port)	−0.5	4.6	
		Control inputs	−0.5	4.6	
V_O	Voltage range applied to any output in the high-impedance or power-off state ⁽²⁾	A port	−0.5	4.6	V
		B port	−0.5	4.6	
V_O	Voltage range applied to any output in the high or low state ^{(2) (3)}	A port	−0.5	$V_{CCA} + 0.5$	V
		B port	−0.5	$V_{CCB} + 0.5$	
I_{IK}	Input clamp current	$V_I < 0$		−50	mA
I_{OK}	Output clamp current	$V_O < 0$		−50	mA
I_O	Continuous output current			±50	mA
	Continuous current through V_{CCA} , V_{CCB} , or GND			±100	mA
θ_{JA}	Package thermal impedance ⁽⁴⁾	DCU package		227	°C/W
T_{stg}	Storage temperature range		−65	150	°C

- (1) Stresses beyond those listed under "absolute maximum ratings" may cause permanent damage to the device. These are stress ratings only, and functional operation of the device at these or any other conditions beyond those indicated under "recommended operating conditions" is not implied. Exposure to absolute-maximum-rated conditions for extended periods may affect device reliability.
- (2) The input negative-voltage and output voltage ratings may be exceeded if the input and output current ratings are observed.
- (3) The output positive-voltage rating may be exceeded up to 4.6V maximum if the output current ratings are observed.
- (4) The package thermal impedance is calculated in accordance with JESD 51-7.

5.2 ESD Ratings

		VALUE	UNIT
$V_{(ESD)}$	Electrostatic discharge	Human body model (HBM), per ANSI/ESDA/JEDEC JS-001 ⁽¹⁾	±8000
		Charged-device model (CDM), per JEDEC specification JESD22-C101 ⁽²⁾	±1000
		Machine Model (MM), Per JEDEC specification JESD22-A115-A	±200

- (1) JEDEC document JEP155 states that 500V HBM allows safe manufacturing with a standard ESD control process.
- (2) JEDEC document JEP157 states that 250V CDM allows safe manufacturing with a standard ESD control process.

5.3 Recommended Operating Conditions

See (1) (2) (3) (4) (5)

			V _{CCI}	V _{CCO}	MIN	MAX	UNIT
V _{CCA}	Supply voltage				1.2	3.6	V
V _{CCB}	Supply voltage				1.2	3.6	V
V _{IH}	High-level input voltage	Data inputs (4)	1.2V to 1.95V		V _{CCI} × 0.65		V
			1.95V to 2.7V		1.6		
			2.7V to 3.6V		2		
V _{IL}	Low-level input voltage	Data inputs (4)	1.2V to 1.95V		V _{CCI} × 0.35		V
			1.95V to 2.7V		0.7		
			2.7V to 3.6V		0.8		
V _{IH}	High-level input voltage	DIR (referenced to V _{CCA}) (5)	1.2V to 1.95V		V _{CCA} × 0.65		V
			1.95V to 2.7V		1.6		
			2.7V to 3.6V		2		
V _{IL}	Low-level input voltage	DIR (referenced to V _{CCA}) (5)	1.2V to 1.95V		V _{CCA} × 0.35		V
			1.95V to 2.7V		0.7		
			2.7V to 3.6V		0.8		
V _I	Input voltage				0	3.6	V
V _O	Output voltage	Active state			0	V _{CCO}	V
		3-state			0	3.6	
I _{OH}	High-level output current			1.2V		–3	mA
				1.4V to 1.6V		–6	
				1.65V to 1.95V		–8	
				2.3V to 2.7V		–9	
				3V to 3.6V		–12	
I _{OL}	Low-level output current			1.2V		3	mA
				1.4V to 1.6V		6	
				1.65V to 1.95V		8	
				2.3V to 2.7V		9	
				3V to 3.6V		12	
Δt/Δv	Input transition rise or fall rate					5	ns/V
T _A	Operating free-air temperature				–40	105	°C

(1) V_{CCI} is the V_{CC} associated with the input port.

(2) V_{CCO} is the V_{CC} associated with the output port.

(3) All unused data inputs of the device must be held at V_{CCI} or GND to ensure proper device operation. See the TI application report, [Implications of Slow or Floating CMOS Inputs](#).

(4) For V_{CCI} values not specified in the data sheet, V_{IH} min = V_{CCI} × 0.7V, V_{IL} max = V_{CCI} × 0.3V.

(5) For V_{CCI} values not specified in the data sheet, V_{IH} min = V_{CCA} × 0.7V, V_{IL} max = V_{CCA} × 0.3V.

5.4 Thermal Information

THERMAL METRIC ⁽¹⁾		SN74AVC2T45-Q1		UNIT
		DCU (VSSOP)	DTT (QFN)	
		8 PINS	8 PINS	
$R_{\theta JA}$	Junction-to-ambient thermal resistance	246.9	216.6	°C/W
$R_{\theta JC(top)}$	Junction-to-case (top) thermal resistance	95.2	149.5	°C/W
$R_{\theta JB}$	Junction-to-board thermal resistance	158.4	114.6	°C/W
Ψ_{JT}	Junction-to-top characterization parameter	34.1	21.1	°C/W
Ψ_{JB}	Junction-to-board characterization parameter	157.5	114.3	°C/W

- (1) For more information about traditional and new thermal metrics, see the [Semiconductor and IC Package Thermal Metrics](#) application note.

5.5 Electrical Characteristics

over recommended operating free-air temperature range (unless otherwise noted)^{(1) (2)}

PARAMETER		TEST CONDITIONS		V _{CCA}	V _{CCB}	T _A = 25°C			−40°C to 105°C		UNIT
						MIN	TYP	MAX	MIN	MAX	
V _{OH}		I _{OH} = −100μA	V _I = V _{IH}	1.2V to 3.6V	1.2V to 3.6V				V _{CCO} − 0.2V	V	
		I _{OH} = −3mA		1.2V	1.2V	0.95					
		I _{OH} = −6mA		1.4V	1.4V	1.05					
		I _{OH} = −8mA		1.65V	1.65V	1.2					
		I _{OH} = −9mA		2.3V	2.3V	1.75					
		I _{OH} = −12mA		3V	3V	2.3					
V _{OL}		I _{OL} = 100μA	V _I = V _{IL}	1.2V to 3.6V	1.2V to 3.6V				0.2	V	
		I _{OL} = 3mA		1.2V	1.2V	0.25					
		I _{OL} = 6mA		1.4V	1.4V	0.35					
		I _{OL} = 8mA		1.65V	1.65V	0.45					
		I _{OL} = 9mA		2.3V	2.3V	0.55					
		I _{OL} = 12mA		3V	3V	0.7					
I _I	DIR	V _I = V _{CCA} or GND		1.2V to 3.6V	1.2V to 3.6V	±0.025	±0.25	±1		μA	
I _{off}	A port	V _I or V _O = 0 to 3.6V		0V	0 to 3.6V	±0.1	±1	±5		μA	
	B port			0 to 3.6V	0V	±0.1	±1	±5			
I _{OZ}	B port	V _O = V _{CCO} or GND, V _I = V _{CCI} or GND		0V	3.6V	±0.5	±2.5	±5		μA	
	A port			3.6V	0V	±0.5	±2.5	±5			
I _{CCA}		V _I = V _{CCI} or GND, I _O = 0		1.2V to 3.6V	1.2V to 3.6V				10	μA	
				0V	3.6V				−2		
				3.6V	0V				10		
I _{CCB}		V _I = V _{CCI} or GND, I _O = 0		1.2V to 3.6V	1.2V to 3.6V				10	μA	
				0V	3.6V				10		
				3.6V	0V				−2		
I _{CCA} + I _{CCB} (see 表 8-3)		V _I = V _{CCI} or GND, I _O = 0		1.2V to 3.6V	1.2V to 3.6V				20	μA	
C _I	Control inputs	V _I = 3.3V or GND		3.3V	3.3V	2.5				pF	
C _{io}	A or B port	V _O = 3.3V or GND		3.3V	3.3V	6				pF	

(1) V_{CCO} is the V_{CC} associated with the output port.

(2) V_{CCI} is the V_{CC} associated with the input port.

5.6 Switching Characteristics: $V_{CCA} = 1.2V$

over recommended operating free-air temperature range, $V_{CCA} = 1.2V$ (see [図 6-1](#))

PARAMETER	FROM (INPUT)	TO (OUTPUT)	$V_{CCB} = 1.2V$	$V_{CCB} = 1.5V$	$V_{CCB} = 1.8V$	$V_{CCB} = 2.5V$	$V_{CCB} = 3.3V$	UNIT
			TYP	TYP	TYP	TYP	TYP	
t_{PLH}	A	B	3.1	2.6	2.4	2.2	2.2	ns
t_{PHL}			3.1	2.6	2.4	2.2	2.2	
t_{PLH}	B	A	3.4	3.1	3	2.9	2.9	ns
t_{PHL}			3.4	3.1	3	2.9	2.9	
t_{PHZ}	DIR	A	5.2	5.2	5.1	5	4.8	ns
t_{PLZ}			5.2	5.2	5.1	5	4.8	
t_{PHZ}	DIR	B	5	4	3.8	2.8	3.2	ns
t_{PLZ}			5	4	3.8	2.8	3.2	
$t_{PZH}^{(1)}$	DIR	A	8.4	7.1	6.8	5.7	6.1	ns
$t_{PZL}^{(1)}$			8.4	7.1	6.8	5.7	6.1	
$t_{PZH}^{(1)}$	DIR	B	8.3	7.8	7.5	7.2	7	ns
$t_{PZL}^{(1)}$			8.3	7.8	7.5	7.2	7	

(1) The enable time is a calculated value, derived using the formula shown in the [セクション 8.2.2.2.1](#) section.

5.7 Switching Characteristics: $V_{CCA} = 1.5V$

over recommended operating free-air temperature range, $V_{CCA} = 1.5V \pm 0.1V$ (see [図 6-1](#))

PARAMETER	FROM (INPUT)	TO (OUTPUT)	$V_{CCB} = 1.2V$	$V_{CCB} = 1.5V \pm 0.1V$		$V_{CCB} = 1.8V \pm 0.15V$		$V_{CCB} = 2.5V \pm 0.2V$		$V_{CCB} = 3.3V \pm 0.3V$		UNIT
			TYP	MIN	MAX	MIN	MAX	MIN	MAX	MIN	MAX	
t_{PLH}	A	B	2.8	0.7	5.6	0.5	4.8	0.4	3.9	0.3	3.7	ns
t_{PHL}			2.8	0.7	5.6	0.5	4.8	0.4	3.9	0.3	3.7	
t_{PLH}	B	A	2.7	0.8	5.6	0.7	5.4	0.6	5.1	0.5	4.9	ns
t_{PHL}			2.7	0.8	5.6	0.7	5.4	0.6	5.1	0.5	4.9	
t_{PHZ}	DIR	A	3.9	1.3	8.7	1.3	8	1.1	7.9	1.4	7.8	ns
t_{PLZ}			3.9	1.3	8.7	1.3	8	1.1	7.9	1.4	7.8	
t_{PHZ}	DIR	B	4.7	1.1	7.2	1.4	7.1	1.2	7.1	1.7	7.3	ns
t_{PLZ}			4.7	1.1	7.2	1.4	7.1	1.2	7.1	1.7	7.3	
$t_{PZH}^{(1)}$	DIR	A	7.4		12.6		12.3		12		12	ns
$t_{PZL}^{(1)}$			7.4		12.6		12.3		12		12	
$t_{PZH}^{(1)}$	DIR	B	6.7		14.1		12.6		11.6		11.3	ns
$t_{PZL}^{(1)}$			6.7		14.1		12.6		11.6		11.3	

(1) The enable time is a calculated value, derived using the formula shown in the [セクション 8.2.2.2.1](#) section.

5.8 Switching Characteristics: $V_{CCA} = 1.8V$

over recommended operating free-air temperature range, $V_{CCA} = 1.8V \pm 0.15V$ (see [Figure 6-1](#))

PARAMETER	FROM (INPUT)	TO (OUTPUT)	$V_{CCB} = 1.2V$	$V_{CCB} = 1.5V \pm 0.1V$		$V_{CCB} = 1.8V \pm 0.15V$		$V_{CCB} = 2.5V \pm 0.2V$		$V_{CCB} = 3.3V \pm 0.3V$		UNIT
			TYP	MIN	MAX	MIN	MAX	MIN	MAX	MIN	MAX	
t_{PLH}	A	B	2.7	0.5	5.4	0.4	4.5	0.2	3.6	0.2	3.3	ns
t_{PHL}			2.7	0.5	5.4	0.4	4.5	0.2	3.6	0.2	3.3	
t_{PLH}	B	A	2.4	0.7	4.9	0.5	4.6	0.5	4.2	0.4	4	ns
t_{PHL}			2.4	0.7	4.9	0.5	4.6	0.5	4.2	0.4	4	
t_{PHZ}	DIR	A	3.7	1.3	8.3	0.7	7.1	1.4	5.5	1.1	5.4	ns
t_{PLZ}			3.7	1.3	8.3	0.7	7.1	1.4	5.5	1.1	5.4	
t_{PHZ}	DIR	B	4.4	1.3	6	1.3	6.1	0.8	5.9	1.5	6.1	ns
t_{PLZ}			4.4	1.3	6	1.3	6.1	0.8	5.9	1.5	6.1	
$t_{PZH}^{(1)}$	DIR	A	6.8		10.7		10.5		9.9		9.9	ns
$t_{PZL}^{(1)}$			6.8		10.7		10.5		9.9		9.9	
$t_{PZH}^{(1)}$	DIR	B	6.4		13.5		11.4		8.9		8.5	ns
$t_{PZL}^{(1)}$			6.4		13.5		11.4		8.9		8.5	

(1) The enable time is a calculated value, derived using the formula shown in the [Section 8.2.2.2.1](#) section.

5.9 Switching Characteristics: $V_{CCA} = 2.5V$

over recommended operating free-air temperature range, $V_{CCA} = 2.5V \pm 0.2V$ (see [Figure 6-1](#))

PARAMETER	FROM (INPUT)	TO (OUTPUT)	$V_{CCB} = 1.2V$	$V_{CCB} = 1.5V \pm 0.1V$		$V_{CCB} = 1.8V \pm 0.15V$		$V_{CCB} = 2.5V \pm 0.2V$		$V_{CCB} = 3.3V \pm 0.3V$		UNIT
			TYP	MIN	MAX	MIN	MAX	MIN	MAX	MIN	MAX	
t_{PLH}	A	B	2.6	0.4	5.1	0.2	4.2	0.2	3.2	0.2	2.8	ns
t_{PHL}			2.6	0.4	5.1	0.2	4.2	0.2	3.2	0.2	2.8	
t_{PLH}	B	A	2.1	0.6	4	0.5	3.6	0.4	3.2	0.3	3	ns
t_{PHL}			2.1	0.6	4	0.5	3.6	0.4	3.2	0.3	3	
t_{PHZ}	DIR	A	2.4	0.7	8.1	0.8	6.6	0.8	5.2	0.5	4.5	ns
t_{PLZ}			2.4	0.7	8.1	0.8	6.6	0.8	5.2	0.5	4.5	
t_{PHZ}	DIR	B	3.8	1	4.5	0.6	4.5	0.5	4.4	1.1	4.3	ns
t_{PLZ}			3.8	1	4.5	0.6	4.5	0.5	4.4	1.1	4.3	
$t_{PZH}^{(1)}$	DIR	A	5.9		8.7		7.9		7.4		7.1	ns
$t_{PZL}^{(1)}$			5.9		8.7		7.9		7.4		7.1	
$t_{PZH}^{(1)}$	DIR	B	5		13		10.6		8.2		7.1	ns
$t_{PZL}^{(1)}$			5		13		10.6		8.2		7.1	

(1) The enable time is a calculated value, derived using the formula shown in the [Section 8.2.2.2.1](#) section.

5.10 Switching Characteristics: $V_{CCA} = 3.3V$

over recommended operating free-air temperature range, $V_{CCA} = 3.3V \pm 0.3V$ (see [図 6-1](#))

PARAMETER	FROM (INPUT)	TO (OUTPUT)	$V_{CCB} = 1.2V$	$V_{CCB} = 1.5V$ $\pm 0.1V$		$V_{CCB} = 1.8V$ $\pm 0.15V$		$V_{CCB} = 2.5V$ $\pm 0.2V$		$V_{CCB} = 3.3V$ $\pm 0.3V$		UNIT
			TYP	MIN	MAX	MIN	MAX	MIN	MAX	MIN	MAX	
t_{PLH}	A	B	2.5	0.3	4.9	0.2	4	0.2	3	0.2	2.6	ns
t_{PHL}			2.5	0.3	4.9	0.2	4	0.2	3	0.2	2.6	
t_{PLH}	B	A	2.1	0.6	3.8	0.4	3.3	0.3	2.8	0.3	2.6	ns
t_{PHL}			2.1	0.6	3.8	0.4	3.3	0.3	2.8	0.3	2.6	
t_{PHZ}	DIR	A	2.9	1.1	8.2	1	6.7	1.3	4.9	1.2	4.2	ns
t_{PLZ}			2.9	1.1	8.2	1	6.7	1.3	4.9	1.2	4.2	
t_{PHZ}	DIR	B	3.4	0.5	6.8	0.3	5.8	0.3	4.8	1.1	4.4	ns
t_{PLZ}			3.4	0.5	6.8	0.3	5.8	0.3	4.8	1.1	4.4	
$t_{PZH}^{(1)}$	DIR	A	5.5		10.4		8.9		7.4		6.8	ns
$t_{PZL}^{(1)}$			5.5		10.4		8.9		7.4		6.8	
$t_{PZH}^{(1)}$	DIR	B	5.4		12.9		10.5		7.7		6.6	ns
$t_{PZL}^{(1)}$			5.4		12.9		10.5		7.7		6.6	

(1) The enable time is a calculated value, derived using the formula shown in the [セクション 8.2.2.2.1](#) section.

5.11 Operating Characteristics

$T_A = 25^\circ C$

PARAMETER		TEST CONDITIONS	$V_{CCA} =$ $V_{CCB} = 1.2V$	$V_{CCA} =$ $V_{CCB} = 1.5V$	$V_{CCA} =$ $V_{CCB} = 1.8V$	$V_{CCA} =$ $V_{CCB} = 2.5V$	$V_{CCA} =$ $V_{CCB} = 3.3V$	UNIT
			TYP	TYP	TYP	TYP	TYP	
$C_{pdA}^{(1)}$	A-port input, B-port output	$C_L = 0,$ $f = 10MHz,$ $t_r = t_f = 1ns$	3	3	3	3	4	pF
	B-port input, A-port output		12	13	13	14	15	
$C_{pdB}^{(1)}$	A-port input, B-port output	$C_L = 0,$ $f = 10MHz,$ $t_r = t_f = 1ns$	12	13	13	14	15	pF
	B-port input, A-port output		3	3	3	3	4	

(1) Power-dissipation capacitance per transceiver

5.12 Typical Characteristics




図 5-1. TYPICAL PROPAGATION DELAY (A to B) vs LOAD CAPACITANCE,
 $T_A = 25^\circ\text{C}$, $V_{CCA} = 1.2\text{V}$




図 5-2. TYPICAL PROPAGATION DELAY (A to B) vs LOAD CAPACITANCE,
 $T_A = 25^\circ\text{C}$, $V_{CCA} = 1.2\text{V}$




図 5-3. TYPICAL PROPAGATION DELAY (A to B) vs LOAD CAPACITANCE,
 $T_A = 25^\circ\text{C}$, $V_{CCA} = 1.5\text{V}$




図 5-4. TYPICAL PROPAGATION DELAY (A to B) vs LOAD CAPACITANCE,
 $T_A = 25^\circ\text{C}$, $V_{CCA} = 1.5\text{V}$




図 5-5. TYPICAL PROPAGATION DELAY (A to B) vs LOAD CAPACITANCE,
 $T_A = 25^\circ\text{C}$, $V_{CCA} = 1.8\text{V}$




図 5-6. TYPICAL PROPAGATION DELAY (A to B) vs LOAD CAPACITANCE,
 $T_A = 25^\circ\text{C}$, $V_{CCA} = 1.8\text{V}$

5.12 Typical Characteristics (continued)




図 5-7. TYPICAL PROPAGATION DELAY (A to B) vs LOAD CAPACITANCE,
 $T_A = 25^\circ\text{C}$, $V_{CCA} = 2.5\text{V}$




図 5-8. TYPICAL PROPAGATION DELAY (A to B) vs LOAD CAPACITANCE,
 $T_A = 25^\circ\text{C}$, $V_{CCA} = 2.5\text{V}$




図 5-9. TYPICAL PROPAGATION DELAY (A to B) vs LOAD CAPACITANCE,
 $T_A = 25^\circ\text{C}$, $V_{CCA} = 3.3\text{V}$








図 5-10. TYPICAL PROPAGATION DELAY (A to B) vs LOAD CAPACITANCE,
 $T_A = 25^\circ\text{C}$, $V_{CCA} = 3.3\text{V}$

6 Parameter Measurement Information



V_{CCO}	C_L	R_L	V_{TP}
1.2 V	15 pF	2 k Ω	0.1 V
1.5 V $\pm$ 0.1 V	15 pF	2 k Ω	0.1 V
1.8 V $\pm$ 0.15 V	15 pF	2 k Ω	0.15 V
2.5 V $\pm$ 0.2 V	15 pF	2 k Ω	0.15 V
3.3 V $\pm$ 0.3 V	15 pF	2 k Ω	0.3 V

TEST	S1
t_{pd}	Open
t_{PLZ}/t_{PZL}	$2 \times V_{CCO}$
t_{PHZ}/t_{PZH}	GND



- NOTES:
- A. C_L includes probe and jig capacitance.
 - B. Waveform 1 is for an output with internal conditions such that the output is low, except when disabled by the output control. Waveform 2 is for an output with internal conditions such that the output is high, except when disabled by the output control.
 - C. All input pulses are supplied by generators having the following characteristics: $PRR \leq 10$ MHz, $Z_O = 50 \Omega$, $dv/dt \geq 1$ V/ns.
 - D. The outputs are measured one at a time, with one transition per measurement.
 - E. t_{PLZ} and t_{PHZ} are the same as t_{dis} .
 - F. t_{PZL} and t_{PZH} are the same as t_{en} .
 - G. t_{PLH} and t_{PHL} are the same as t_{pd} .
 - H. V_{CCI} is the V_{CC} associated with the input port.
 - I. V_{CCO} is the V_{CC} associated with the output port.

图 6-1. Load Circuit and Voltage Waveforms

7 Detailed Description

7.1 Overview

This dual-bit noninverting bus transceiver uses two separate configurable power-supply rails. The A port is designed to track V_{CCA} and accepts any supply voltage from 1.2V to 3.6V. The B port is designed to track V_{CCB} and accepts any supply voltage from 1.2V to 3.6V. This allows for universal low-voltage bidirectional translation and level-shifting between any of the 1.2V, 1.5V, 1.8V, 2.5V, and 3.3V voltage nodes.

The device is designed for asynchronous communication between two data buses. The logic levels of the direction-control (DIR) input activate either the B-port outputs or the A-port outputs. The device transmits data from the A bus to the B bus when the B-port outputs are activated and from the B bus to the A bus when the A-port outputs are activated. The input circuitry on both A and B ports always is active and must have a logic HIGH or LOW level applied to prevent excess internal leakage of the CMOS.


The device is designed so that the DIR input is powered by supply voltage from V_{CCA} .

This device is fully specified for partial-power-down applications using off output current (I_{off}). The I_{off} circuitry disables the outputs, preventing damaging current backflow through the device when powered down.

The V_{CC} isolation feature makes sure that if either VCC input is at GND, both ports are put in a high-impedance state. This action prevents a false high or low logic being presented at the output.

NanoFree package technology is a major breakthrough in IC packaging concepts, using the die as the package.

7.2 Functional Block Diagram



Pin numbers are for the DCT and DCU packages only.

7.3 Feature Description

7.3.1 VCC Isolation

The V_{CC} isolation feature make sure that if either V_{CCA} or V_{CCB} are at GND, both ports are in a high-impedance state (I_{OZ} shown in [セクション 5.5](#)). This action prevents false logic levels from being presented to either bus.

7.3.2 2-Rail Design

Fully configurable 2-rail design allows each port to operate over the full 1.2V to 3.6V power-supply range.

7.3.3 IO Ports are 4.6V Tolerant

The IO ports are up to 4.6V tolerant.

7.3.4 Partial-Power-Down Mode

This device is fully specified for partial-power-down applications using off output current (I_{off}). The I_{off} circuitry disables the outputs, preventing damaging current backflow through the device when the device is powered down.

7.4 Device Functional Modes

[表 7-1](#) shows the functional modes of the SN74AVC2T45-Q1.

**表 7-1. Function Table
(Each Transceiver)**

INPUT DIR	OPERATION
L	B data to A bus
H	A data to B bus

8 Application and Implementation

注

以下のアプリケーション情報は、TI の製品仕様に含まれるものではなく、TI ではその正確性または完全性を保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

8.1 Application Information

The SN74AVC2T45 is used to shift IO voltage levels from one voltage domain to another. Bus A and bus B have independent power supplies, and a direction pin is used to control the direction of data flow. Unused data ports must not be floating; tie the unused port input and output to ground directly.

8.2 Typical Applications

8.2.1 Unidirectional Logic Level-Shifting Application

図 8-1 is an example circuit of the SN74AVC2T45 used in a unidirectional logic level-shifting application.




図 8-1. Unidirectional Logic Level-Shifting Application

8.2.1.1 Design Requirements

表 8-1 lists the pins and pin descriptions of the SN74AVC2T45 connections with SYSTEM-1 and SYSTEM-2.


表 8-1. SN74AVC2T45 Pin Connections With SYSTEM-1 and SYSTEM-2

PIN	NAME	DESCRIPTION
1	VCCA	SYSTEM-1 supply voltage (1.2V to 3.6V)
2	A1	Output level depends on V_{CCA} .
3	A2	Output level depends on V_{CCA} .
4	GND	Device GND
5	DIR	The GND (low-level) determines B-port to A-port direction.
6	B2	Input threshold value depends on V_{CCB} .
7	B1	Input threshold value depends on V_{CCB} .
8	VCCB	SYSTEM-2 supply voltage (1.2V to 3.6V)

8.2.1.2 Detailed Design Procedure

This device uses drivers which are enabled depending on the state of the DIR pin. The designer must know the intended flow of data and take care not to violate any of the high or low logic levels. Unused data inputs must not be floating, as this can cause excessive internal leakage on the input CMOS structure. Make sure to tie any unused input and output ports directly to ground.

8.2.1.3 Application Curve



D001

图 8-2. 3.3V to 1.8V Level-Shifting With 1MHz Square Wave

8.2.2 Bidirectional Logic Level-Shifting Application

图 8-3 shows the SN74AVC2T45 used in a bidirectional logic level-shifting application.




图 8-3. Bidirectional Logic Level-Shifting Application

8.2.2.1 Design Requirements

The SN74AVC2T45 does not have an output-enable (OE) pin, the system designer must take precautions to avoid bus contention between SYSTEM-1 and SYSTEM-2 when changing directions.

8.2.2.2 Detailed Design Procedure

表 8-2 shows a sequence that illustrates data transmission from SYSTEM-1 to SYSTEM-2 and then from SYSTEM-2 to SYSTEM-1.

表 8-2. Data Transmission Sequence

STATE	DIR CTRL	IO-1	IO-2	DESCRIPTION
1	H	Output	Input	SYSTEM-1 data to SYSTEM-2
2	H	Hi-Z	Hi-Z	SYSTEM-2 is getting ready to send data to SYSTEM-1. IO-1 and IO-2 are disabled. The bus-line state depends on pullup or pulldown. ⁽¹⁾
3	L	Hi-Z	Hi-Z	DIR bit is flipped. IO-1 and IO-2 still are disabled. The bus-line state depends on pullup or pulldown. ⁽¹⁾
4	L	Input	Output	SYSTEM-2 data to SYSTEM-1

(1) SYSTEM-1 and SYSTEM-2 must use the same conditions, that is, both pullup or both pulldown.

8.2.2.2.1 Enable Times

Calculate the enable times for the SN74AVC2T45 using the following formulas:

- $t_{PZH} \text{ (DIR to A)} = t_{PLZ} \text{ (DIR to B)} + t_{PLH} \text{ (B to A)}$
- $t_{PZL} \text{ (DIR to A)} = t_{PHZ} \text{ (DIR to B)} + t_{PHL} \text{ (B to A)}$
- $t_{PZH} \text{ (DIR to B)} = t_{PLZ} \text{ (DIR to A)} + t_{PLH} \text{ (A to B)}$
- $t_{PZL} \text{ (DIR to B)} = t_{PHZ} \text{ (DIR to A)} + t_{PHL} \text{ (A to B)}$

In a bidirectional application, these enable times provide the maximum delay from the time the DIR bit is switched until an output is expected. For example, if the SN74AVC2T45 initially is transmitting from A to B, then the DIR bit is switched; the B port of the device must be disabled before presenting the device with an input. After the B port has been disabled, an input signal applied to the port appears on the corresponding A port after the specified propagation delay.

8.3 Power Supply Recommendations

Follow a proper power-up sequence always to avoid excessive supply current, bus contention, oscillations, or other anomalies. To guard against such power-up problems, take the following precautions:

1. Connect ground before any supply voltage is applied.
2. Power up V_{CCA} .
3. V_{CCB} can be ramped up along with or after V_{CCA} .

表 8-3. Typical Total Static Power Consumption ($I_{CCA} + I_{CCB}$)

V_{CCB}	V_{CCA}						UNIT
	0V	1.2V	1.5V	1.8V	2.5V	3.3V	
0V	0	< 0.5	< 0.5	< 0.5	< 0.5	< 0.5	μA
1.2V	< 0.5	< 1	< 1	< 1	< 1	1	
1.5V	< 0.5	< 1	< 1	< 1	< 1	1	
1.8V	< 0.5	< 1	< 1	< 1	< 1	< 1	
2.5V	< 0.5	1	< 1	< 1	< 1	< 1	
3.3V	< 0.5	1	< 1	< 1	< 1	< 1	

8.4 Layout

8.4.1 Layout Guidelines

To verify the reliability of the device, follow common printed-circuit board layout guidelines.

- Bypass capacitors can be used on power supplies. Place the capacitors as close as possible to the VCCA, VCCB pin and GND pin.
- Short trace lengths can be used to avoid excessive loading.

8.4.2 Layout Example




图 8-4. SN74AVC2T45-Q1 (DCU) Layout Example

9 Device and Documentation Support

9.1 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

9.2 サポート・リソース

[テキサス・インスツルメンツ E2E™ サポート・フォーラム](#)は、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計に必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの[使用条件](#)を参照してください。

9.3 Trademarks

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

9.4 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

9.5 用語集

[テキサス・インスツルメンツ用語集](#) この用語集には、用語や略語の一覧および定義が記載されています。

10 Revision History

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision * (June 2010) to Revision A (February 2025)	Page
• ドキュメント全体にわたって表、図、相互参照の採番方法を更新.....	1
• ドキュメントを TI (テキサス インスツルメンツ) の最新フォーマットに更新.....	1
• データシートに DTT パッケージ オプションを追加.....	1
• Updated DCU thermal information.....	7

11 Mechanical, Packaging, and Orderable Information

The following pages include mechanical, packaging, and orderable information. This information is the most current data available for the designated devices. This data is subject to change without notice and revision of this document. For browser-based versions of this data sheet, refer to the left-hand navigation.

重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または [ti.com](https://www.ti.com) やかかる テキサス・インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2025, Texas Instruments Incorporated

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
CAVC2T45QDTRQ1	Active	Production	X1SON (DTT) 8	5000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 105	1TK
CAVC2T45TDCURQ1	Active	Production	VSSOP (DCU) 8	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 105	(E52T45TDCURQ1-HFT FAT, SBUI)
CAVC2T45TDCURQ1.A	Active	Production	VSSOP (DCU) 8	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 105	(E52T45TDCURQ1-HFT FAT, SBUI)
CAVC2T45TDCURQ1.B	Active	Production	VSSOP (DCU) 8	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 105	(E52T45TDCURQ1-HFT FAT, SBUI)

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "-" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF SN74AVC2T45-Q1 :

- Catalog : [SN74AVC2T45](#)

NOTE: Qualified Version Definitions:

- Catalog - TI's standard catalog product

TAPE AND REEL INFORMATION



*All dimensions are nominal


Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
CAVC2T45QDTTRQ1	X1SON	DTT	8	5000	180.0	8.4	1.15	2.1	0.48	4.0	8.0	Q1
CAVC2T45TDCURQ1	VSSOP	DCU	8	3000	180.0	8.4	2.25	3.35	1.05	4.0	8.0	Q3
CAVC2T45TDCURQ1	VSSOP	DCU	8	3000	178.0	9.0	2.25	3.35	1.05	4.0	8.0	Q3

TAPE AND REEL BOX DIMENSIONS



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
CAVC2T45QDTTRQ1	X1SON	DTT	8	5000	210.0	185.0	35.0
CAVC2T45TDCURQ1	VSSOP	DCU	8	3000	202.0	201.0	28.0
CAVC2T45TDCURQ1	VSSOP	DCU	8	3000	180.0	180.0	18.0



4225266/A 09/2014

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. Reference JEDEC registration MO-187 variation CA.

EXAMPLE BOARD LAYOUT


DCU0008A

VSSOP - 0.9 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 25X



4225266/A 09/2014

NOTES: (continued)

5. Publication IPC-7351 may have alternate designs.


6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DCU0008A

VSSOP - 0.9 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 25X

4225266/A 09/2014

NOTES: (continued)

7. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
8. Board assembly site may have different recommendations for stencil design.




TEXAS
INSTRUMENTS
www.ti.com

EXAMPLE BOARD LAYOUT


DTT0008A

X1SON - 0.5 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



LAND PATTERN EXAMPLE
1:1 RATIO WITH PKG SOLDER PADS
EXPOSED METAL SHOWN
SCALE:40X



SOLDER MASK DETAILS

4226960/B 08/2021

NOTES: (continued)


3. For more information, see QFN/SON PCB application report in literature No. SLUA271 (www.ti.com/lit/sluea271).

EXAMPLE STENCIL DESIGN

DTT0008A

X1SON - 0.5 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.075 - 0.1 mm THICK STENCIL
SCALE:40X

4226960/B 08/2021

NOTES: (continued)

4. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含みいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとし、TI は一切の責任を拒否します。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2026, Texas Instruments Incorporated

最終更新日：2025 年 10 月