# SNx4HCT273 クリア搭載、オクタル D タイプ・フリップ・フロップ

## 1 特長

- 4.5V～5.5V の動作電源電圧範囲
- 出力は最大 10 個の LSTTL 負荷を駆動可能
- 低い消費電力、$I_{CC}$ 最大値 80µA
- $t_{pd}$ = 12ns (標準値)
- 5V で ±4mA の出力駆動能力
- 低い入力電流:最大値 1µA
- 入力は TTL 電圧互換
- 8 つの D タイプ フリップ フロップを内蔵
- 直接クリア入力

## 2 アプリケーション

- バッファ・レジスタまたはストレージ・レジスタ
- シフト・レジスタ
- パターン・ジェネレータ


## 3 概要

これらのデバイスは、共通イネーブル入力付きポジティブ エッジ トリガ D タイプ フリップ フロップです。HCT273 デバイスは HCT377 デバイスと類似していますが、ラッチ クロックではなく、共通のクリア イネーブル ($\overline{CLR}$) 入力を備えています。


**製品情報**

| 部品番号 | パッケージ (1) | パッケージ サイズ(2) | 本体サイズ (3) |
|---|---|---|---|
| SNx4HCT273 | DB (SSOP、20) | 7.2mm × 7.8mm | 7.2mm × 5.3mm |
| | DW (SOIC、20) | 12.80mm × 10.3mm | 12.8mm × 7.5mm |
| | N (PDIP、20) | 24.33 mm × 9.4mm | 24.33mm × 6.35mm |
| | NS (SOP、20) | 12.6mm × 7.8mm | 12.6mm × 5.3mm |
| | PW (TSSOP、20) | 6.5mm × 6.4mm | 6.5mm × 4.4mm |

(1) 詳細については、「メカニカル、パッケージ、および注文情報」を参照してください。
(2) パッケージ サイズ (長さ×幅) は公称値であり、該当する場合はピンも含まれます。
(3) 本体サイズ (長さ×幅) は公称値であり、ピンは含まれません。




**論理図 (正論理)**




**論理図、各フリップ フロップ (正論理)**


このリソースの元の言語は英語です。翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

# 目次


**1 特長**.....1
**2 アプリケーション**.....1
**3 概要**.....1
**4 ピン構成および機能**.....3
**5 仕様**.....4
5.1 絶対最大定格.....4
5.2 推奨動作条件.....4
5.3 熱に関する情報.....4
5.4 電気的特性.....5
5.5 タイミング要件.....5
5.6 スイッチング特性、SN54HCT273.....6
5.7 スイッチング特性、SN74HCT273.....6
5.8 動作特性.....6
**6 パラメータ測定情報**.....7
**7 詳細説明**.....8
7.1 概要.....8
7.2 機能ブロック図.....8
7.3 デバイスの機能モード.....8
**8 アプリケーションと実装**.....10
8.1 電源に関する推奨事項.....10
8.2 レイアウト.....10
**9 デバイスおよびドキュメントのサポート**.....11
9.1 ドキュメントの更新通知を受け取る方法.....11
9.2 サポート・リソース.....11
9.3 商標.....11
9.4 静電気放電に関する注意事項.....11
9.5 用語集.....11
**10 改訂履歴**.....11
**11 メカニカル、パッケージ、および注文情報**.....11


Copyright © 2025 Texas Instruments Incorporated

# 4 ピン構成および機能




**DB、DW、N、NS、または PW パッケージ**
**20 ピン SSOP、SOIC、PDIP、SO、または TSSOP**
**（上面図）**




**FK パッケージ、**
**20 ピン LCCC**
**(上面図)**

**表 4-1. ピンの機能**

| ピン | | タイプ | 説明 |
|---|---|---|---|
| 名称 | 番号 | | |
| $\overline{CLR}$ | 1 | 入力 | 全チャネルのクリア、アクティブ Low |
| 1Q | 2 | 出力 | チャネル 1 の出力 |
| 1D | 3 | 入力 | チャネル 1 の入力 |
| 2D | 4 | 入力 | チャネル 2 の入力 |
| 2Q | 5 | 出力 | チャネル 2 の出力 |
| 3Q | 6 | 出力 | チャネル 3 の出力 |
| 3D | 7 | 入力 | チャネル 3 の入力 |
| 4D | 8 | 入力 | チャネル 4 の入力 |
| 4Q | 9 | 出力 | チャネル 4 の出力 |
| GND | 10 | — | グランド |
| CLK | 11 | 入力 | 全チャネルのクロック、立ち上がりエッジが トリガーされる |
| 5Q | 12 | 出力 | チャネル 5 の出力 |
| 5D | 13 | 入力 | チャネル 5 の入力 |
| 6D | 14 | 入力 | チャネル 6 の入力 |
| 6Q | 15 | 出力 | チャネル 6 の出力 |
| 7Q | 16 | 出力 | チャネル 7 の出力 |
| 7D | 17 | 入力 | チャネル 7 の入力 |
| 8D | 18 | 入力 | チャネル 8 の入力 |
| 8Q | 19 | 出力 | チャネル 8 の出力 |
| $V_{CC}$ | 20 | — | 正電源 |
| サーマル パッド 1 | | — | サーマル パッドは GND に接続するか、フローティングのままにすることができます。他の信号や電源には接続しないでください。 |

1. I = 入力、O = 出力、P = 電源、FB = フィードバック、GND = グランド、N/A = 該当なし

Copyright © 2025 Texas Instruments Incorporated

# 5 仕様

## 5.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り) (1)

| | | | 最小値 | 最大値 | 単位 |
|---|---|---|---|---|---|
| $V_{CC}$ | 電源電圧範囲 | | -0.5 | 7 | V |
| $I_{IK}$ | 入力クランプ電流(2) | $V_I < 0$ または $V_I > V_{CC}$ | | ±20 | mA |
| $I_{OK}$ | 出力クランプ電流(2) | $V_O < 0$ または $V_O > V_{CC}$ | | ±20 | mA |
| $I_O$ | 連続出力電流 | $V_O = 0 \sim V_{CC}$ | | ±25 | mA |
| | $V_{CC}$ または GND を通過する連続電流 | | | ±50 | mA |
| $T_J$ | 接合部温度 | | | 150 | ℃ |
| $T_{stg}$ | 保管温度範囲 | | -65 | 150 | ℃ |

(1) 絶対最大定格を上回るストレスが加わった場合、デバイスに永続的な損傷が発生する可能性があります。これらはあくまでもストレス評価であり、データシートの「推奨動作条件」に示された値と等しい、またはそれを超える条件で本製品が正しく動作することを暗黙的に示すものではありません。絶対最大定格の状態が長時間続くと、デバイスの信頼性に影響を与える可能性があります。
(2) 入力電流と出力電流の定格を遵守していても、入力と出力の負電圧の定格を超える可能性があります。

## 5.2 推奨動作条件

自由空気での推奨動作温度範囲内 (特に記述のない限り)(1)

| | | | SN54HCT273(2) | | | SN74HCT273 | | | 単位 |
|---|---|---|---|---|---|---|---|---|---|
| | | | 最小値 | 公称値 | 最大値 | 最小値 | 公称値 | 最大値 | |
| $V_{CC}$ | 電源電圧 | | 4.5 | 5 | 5.5 | 4.5 | 5 | 5.5 | V |
| $V_{IH}$ | High レベル入力電圧 | $V_{CC}$ = 4.5V～5.5V | 2 | | | 2 | | | V |
| $V_{IL}$ | Low レベル入力電圧 | $V_{CC}$ = 4.5V～5.5V | | | 0.8 | | | 0.8 | V |
| $V_I$ | 入力電圧 | | 0 | | $V_{CC}$ | 0 | | $V_{CC}$ | V |
| $V_O$ | 出力電圧 | | 0 | | $V_{CC}$ | 0 | | $V_{CC}$ | V |
| $\Delta t/\Delta v$ | 入力遷移の立ち上がりまたは立ち下がりレート | | | | 500 | | | 500 | ns/V |
| $T_A$ | 自由空気での動作温度 | | -40 | | 125 | -40 | | 85 | ℃ |

(1) デバイスが適切に動作するように、デバイスの未使用の入力はすべて、$V_{CC}$ または GND に固定する必要があります。テキサス・インスツルメンツのアプリケーション レポート『低速またはフローティング CMOS 入力の影響』(文献番号 SCBA004) を参照してください。
(2) 製品プレビュー

## 5.3 熱に関する情報

| 熱評価基準 | | DW (SOIC) 20 ピン | DB (SSOP) 20 ピン | N (PDIP) 20 ピン | NS (SO) 20 ピン | PW (TSSOP) 20 ピン | 単位 |
|---|---|---|---|---|---|---|---|
| $R_{\theta JA}$ | 接合部から周囲への熱抵抗 (1) | 109.1 | 122.7 | 84.6 | 113.4 | 131.8 | ℃/W |
| $R_{\theta JC(top)}$ | 接合部からケース (上面) への熱抵抗 | 76 | 81.6 | 72.5 | 78.6 | 72.2 | ℃/W |
| $R_{\theta JB}$ | 接合部から基板への熱抵抗 | 77.6 | 77.5 | 65.3 | 78.4 | 82.8 | ℃/W |
| $\Psi_{JT}$ | 接合部から上面への特性パラメータ | 51.5 | 46.1 | 55.3 | 47.1 | 21.5 | ℃/W |
| $\Psi_{JB}$ | 接合部から基板への特性パラメータ | 77.1 | 77.1 | 65.2 | 78.1 | 82.4 | ℃/W |
| $R_{\theta JC(bot)}$ | 接合部からケース (底面) への熱抵抗 | 該当なし | 該当なし | 該当なし | 該当なし | 該当なし | ℃/W |

(1) 従来および最新の熱評価基準の詳細については、『半導体および IC パッケージの熱評価基準』アプリケーション レポートを参照してください。


Copyright © 2025 Texas Instruments Incorporated

## 5.4 電気的特性

自由空気での推奨動作温度範囲内 (特に記述のない限り)

| パラメータ | テスト条件 | | $V_{CC}$ | $T_A$ = 25℃ | | | -40～125℃(1) | | -40～85 ℃ | | 単位 |
|---|---|---|---|---|---|---|---|---|---|---|---|
| | | | | 最小値 | 標準値 | 最大値 | 最小値 | 最大値 | 最小値 | 最大値 | |
| $V_{OH}$ | $V_I$ = $V_{IH}$ または $V_{IL}$ | $I_{OH}$ = -20μA | 4.5 V | 4.4 | 4.499 | | 4.4 | | 4.4 | | V |
| | | $I_{OH}$ = -4mA | 4.5 V | 3.98 | 4.30 | | 3.7 | | 3.84 | | |
| $V_{OL}$ | $V_I$ = $V_{IH}$ または $V_{IL}$ | $I_{OL}$ = 20μA | 4.5 V | | 0.001 | 0.1 | | 0.1 | | 0.1 | V |
| | | $I_{OL}$ = 4mA | 4.5 V | | 0.17 | 0.26 | | 0.4 | | 0.33 | |
| $I_I$ | $V_I$ = $V_{CC}$ または 0 | | 5.5 V | | ±0.1 | ±100 | | ±1000 | | ±1000 | nA |
| $I_{CC}$ | $V_I$ = $V_{CC}$ または 0、 | $I_O$ = 0 | 5.5 V | | | 8 | | 160 | | 80 | μA |
| $\Delta I_{CC}$ (2) | 0.5V または 2.4V での 1 つの入力は、0 V または $V_{CC}$ でのその他の入力 | | 5.5V | | 1.4 | 2.4 | | 3 | | 2.9 | mA |
| $C_i$ | | | 4.5 V～5V | | 3 | 10 | | 10 | | 10 | pF |

(1) 製品プレビュー
(2) これは、0V や $V_{CC}$ ではなく、規定された TTL 電圧レベルのいずれかにおける各入力の電源電流の増加量です。

## 5.5 タイミング要件

自由空気での推奨動作温度範囲内 (特に記述のない限り)

| パラメータ | | | $V_{CC}$ | $T_A$ = 25℃ | | -40～125℃(1) | | -40～85 ℃ | | 単位 |
|---|---|---|---|---|---|---|---|---|---|---|
| | | | | 最小値 | 最大値 | 最小値 | 最大値 | 最小値 | 最大値 | |
| $f_{clock}$ | クロック周波数 | | 4.5 V | | 25 | | 16 | | 20 | MHz |
| | | | 5.5 V | | 28 | | 19 | | 23 | |
| $t_w$ | パルス幅 | CLK が High または Low | 4.5 V | 20 | | 30 | | 25 | | ns |
| | | | 5.5 V | 18 | | 25 | | 22 | | |
| | | $\overline{CLR}$ が Low | 4.5 V | 16 | | 24 | | 20 | | |
| | | | 5.5 V | 14 | | 20 | | 17 | | |
| $t_{su}$ | CLK↑前のセットアップ時間 | データ | 4.5 V | 20 | | 30 | | 25 | | ns |
| | | | 5.5 V | 17 | | 25 | | 21 | | |
| | | $\overline{CLR}$ 非アクティブ | 4.5 V | 20 | | 30 | | 25 | | |
| | | | 5.5 V | 17 | | 25 | | 21 | | |
| $t_h$ | ホールド時間、CLK↑後のデータ | | 4.5 V | 0 | | 0 | | 0 | | ns |
| | | | 5.5 V | 0 | | 0 | | 0 | | |

(1) 製品プレビュー

## 5.6 スイッチング特性、SN54HCT273

自由空気での推奨動作温度範囲内、$V_{CC}$ = 5 V ± 0.5 V (特に記述のない限り) (「パラメータ測定情報」を参照)

| パラメータ | 始点 (入力) | 終点 (出力) | $V_{CC}$ | $T_A$ = 25℃ | | | -40～125℃(1) | | 単位 |
|---|---|---|---|---|---|---|---|---|---|
| | | | | 最小値 | 標準値 | 最大値 | 最小値 | 最大値 | |
| $f_{max}$ | | | 4.5 V | 25 | 31 | | 16 | | MHz |
| | | | 5.5 V | 28 | 37 | | 19 | | |
| $t_{pd}$ | $\overline{CLR}$ | 任意 | 4.5 V | | 15 | 34 | | 50 | ns |
| | | | 5.5 V | | 12 | 29 | | 42 | |
| $t_{PHL}$ | $\overline{CLR}$ | 任意 | 4.5 V | | 17 | 15 | | 50 | ns |
| | | | 5.5 V | | 15 | 34 | | 42 | |
| $t_t$ | | 任意 | 4.5 V | | 8 | 18 | | 22 | ns |
| | | | 5.5 V | | 7 | 19 | | 21 | |

(1) 製品プレビュー

## 5.7 スイッチング特性、SN74HCT273

自由気流での推奨動作温度範囲、$V_{CC}$ = 5 V ± 0.5 V (特に記述のない限り) (「パラメータ測定情報」を参照)

| パラメータ | 始点 (入力) | 終点 (出力) | $V_{CC}$ | $T_A$ = 25℃ | | | -40～85 ℃ | | 単位 |
|---|---|---|---|---|---|---|---|---|---|
| | | | | 最小値 | 標準値 | 最大値 | 最小値 | 最大値 | |
| $f_{max}$ | | | 4.5 V | 25 | 31 | | 20 | | MHz |
| | | | 5.5 V | 28 | 37 | | 23 | | |
| $t_{pd}$ | $\overline{CLR}$ | 任意 | 4.5 V | | 15 | 34 | | 42 | ns |
| | | | 5.5 V | | 12 | 29 | | 36 | |
| $t_{PHL}$ | $\overline{CLR}$ | 任意 | 4.5 V | | 17 | 34 | | 42 | ns |
| | | | 5.5 V | | 15 | 29 | | 36 | |
| $t_t$ | | 任意 | 4.5 V | | 8 | 15 | | 19 | ns |
| | | | 5.5 V | | 7 | 14 | | 17 | |

## 5.8 動作特性

$V_{CC}$ = 5V、$T_A$ = 25℃

| パラメータ | | テスト条件 | 標準値 | 単位 |
|---|---|---|---|---|
| $C_{pd}$ | 電力散逸容量 | 無負荷 | 30 | pF |



Copyright © 2025 Texas Instruments Incorporated

# 6 パラメータ測定情報

波形間の位相関係は、任意に選択されています。すべての入力パルスは、以下の特性を持つジェネレータによって供給されます。PRR ≦ 1MHz、$Z_O$ = 50Ω、$t_t$ < 6ns。

クロック入力の $f_{max}$ は、入力デューティ サイクルが 50% のときの測定値です。

出力は一度に 1 つずつ測定され、測定するたびに入力が 1 回遷移します。




(1) $C_L$ にはプローブとテスト装置の容量が含まれます。

**図 6-1. プッシュプル出力のための負荷回路**





**図 6-2. 電圧波形、TTL 互換 CMOS 入力パルス幅**






**図 6-3. 電圧波形、TTL 互換 CMOS 入力のセットアップ時間とホールド時間**




(1) $t_{PLH}$ と $t_{PHL}$ の大きい方が $t_{pd}$ に相当します。

**図 6-4. 電圧波形、TTL 互換入力の伝搬遅延**

# 7 詳細説明

## 7.1 概要

これらのデバイスは、共通イネーブル入力付きポジティブ エッジ トリガ D タイプ フリップ フロップです。HCT273 デバイスは HCT377 デバイスと類似していますが、ラッチ クロックではなく、共通のクリア イネーブル ($\overline{CLR}$) 入力を備えています。

データ (D) 入力のデータがセットアップ時間の要件と合致していれば、クロック パルス (CLK) の立ち上がりエッジでデータが Q 出力へ転送されます。クロックのトリガは、特定の電圧レベルで発生し、正方向パルスとは直接関係しません。CLK が HIGH レベルまたは LOW レベルのとき、D 入力は出力に影響を与えません。これらの回路は、$\overline{CLR}$ でへの遷移による誤まったクロッキングを防ぐよう設計されています。

## 7.2 機能ブロック図





**図 7-1. 論理図 (正論理)**





**図 7-2. 各フリップ フロップの論理図 (正論理)**

## 7.3 デバイスの機能モード

**表 7-1. 機能表**
**(各フリップ フロップ)**

| 入力 | | | 出力 |
|---|---|---|---|
| $\overline{CLR}$ | CLK | D | Q |
| L | X | X | L |
| H | ↑ | H | H |


Copyright © 2025 Texas Instruments Incorporated

**表 7-1. 機能表**
**(各フリップ フロップ) (続き)**

| 入力 | | | 出力 |
|---|---|---|---|
| **$\overline{CLR}$** | **CLK** | **D** | **Q** |
| H | ↑ | L | L |
| H | L | X | $Q_0$ |

# 8 アプリケーションと実装

注

以下のアプリケーション情報は、TI の製品仕様に含まれるものではなく、TI ではその正確性または完全性を保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

## 8.1 電源に関する推奨事項

電源には、「推奨動作条件」に記載された電源電圧定格の最小値と最大値の間の任意の電圧を使用できます。電源の外乱を防止するため、各 $V_{CC}$ 端子に適切なバイパス コンデンサを配置する必要があります。このデバイスには 0.1µF のコンデンサを推奨します。複数のバイパス コンデンサを並列に配置して、異なる周波数のノイズを除去することが許容されます。一般的に、0.1µF と 1µF のコンデンサは並列に使用されます。バイパス コンデンサを電源端子のできるだけ近くに配置すると最適な結果が得られます。

## 8.2 レイアウト

### *8.2.1 レイアウトのガイドライン*

マルチ入力およびマルチチャネルのロジック デバイスを使用する場合、入力をフローティングのままにしてはいけません。多くの場合、デジタル論理デバイスの機能または機能の一部は使用されません (たとえば、トリプル入力 AND ゲートの 2 つの入力のみを使用する場合や 4 つのバッファ ゲートのうちの 3 つのみを使用する場合)。このような未使用の入力ピンを未接続のままにすることはできません。外部接続の電圧が未確定の場合、動作状態が不定になるためです。デジタル ロジック デバイスの未使用入力はすべて、入力電圧の仕様で定義されるロジック High またはロジック Low 電圧に接続して、それらがフローティングにならないようにする必要があります。特定の未使用入力に適用する必要があるロジック レベルは、デバイスの機能によって異なります。一般に入力は、GND または $V_{CC}$ のうち、ロジックの機能にとってより適切であるかより利便性の高い方に接続されます。


Copyright © 2025 Texas Instruments Incorporated

# 9 デバイスおよびドキュメントのサポート

テキサス・インスツルメンツでは、幅広い開発ツールを提供しています。デバイスの性能の評価、コードの生成、ソリューションの開発を行うためのツールとソフトウェアを以下で紹介します。

## 9.1 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。 変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

## 9.2 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計で必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの使用条件を参照してください。

## 9.3 商標

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.
すべての商標は、それぞれの所有者に帰属します。

## 9.4 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

## 9.5 用語集

テキサス・インスツルメンツ用語集　　この用語集には、用語や略語の一覧および定義が記載されています。

# 10 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

| Changes from Revision G (July 2022) to Revision H (February 2025) | Page |
|---|---|
| • 製品情報の表にパッケージ サイズを追加 | 1 |
| • *「ピン機能」の表を、ピン構成および機能」*のセクションに追加 | 3 |
| • *「推奨動作条件」*の表における自由気流での動作温度を更新 | 4 |

| Changes from Revision F (February 2022) to Revision G (July 2022) | Page |
|---|---|
| • 接合部から周囲への熱抵抗の値を以下のように増加。DW は 58 から 109.1、DB は 70 から 122.7、N は 69 から 84.6、NS は 60 から 113.4、PW は 83 から 131.8 | 4 |

# 11 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

Copyright © 2025 Texas Instruments Incorporated

# 重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、テキサス・インスツルメンツの販売条件、または ti.com やかかる テキサス・インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所:Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2025, Texas Instruments Incorporated

## PACKAGING INFORMATION

| Orderable part number | Status (1) | Material type (2) | Package \| Pins | Package qty \| Carrier | RoHS (3) | Lead finish/ Ball material (4) | MSL rating/ Peak reflow (5) | Op temp (°C) | Part marking (6) |
|---|---|---|---|---|---|---|---|---|---|
| SN74HCT273DBR | Active | Production | SSOP (DB) \| 20 | 2000 \| LARGE T&R | Yes | NIPDAU | Level-1-260C-UNLIM | -40 to 85 | HT273 |
| SN74HCT273DBR.A | Active | Production | SSOP (DB) \| 20 | 2000 \| LARGE T&R | Yes | NIPDAU | Level-1-260C-UNLIM | -40 to 85 | HT273 |
| SN74HCT273DW | Obsolete | Production | SOIC (DW) \| 20 | - | - | Call TI | Call TI | -40 to 85 | HCT273 |
| SN74HCT273DWR | Active | Production | SOIC (DW) \| 20 | 2000 \| LARGE T&R | Yes | NIPDAU | Level-1-260C-UNLIM | -40 to 85 | HCT273 |
| SN74HCT273DWR.A | Active | Production | SOIC (DW) \| 20 | 2000 \| LARGE T&R | Yes | NIPDAU | Level-1-260C-UNLIM | -40 to 85 | HCT273 |
| SN74HCT273DWRG4 | Active | Production | SOIC (DW) \| 20 | 2000 \| LARGE T&R | Yes | NIPDAU | Level-1-260C-UNLIM | -40 to 85 | HCT273 |
| SN74HCT273N | Active | Production | PDIP (N) \| 20 | 20 \| TUBE | Yes | NIPDAU | N/A for Pkg Type | -40 to 85 | SN74HCT273N |
| SN74HCT273N.A | Active | Production | PDIP (N) \| 20 | 20 \| TUBE | Yes | NIPDAU | N/A for Pkg Type | -40 to 85 | SN74HCT273N |
| SN74HCT273NSR | Active | Production | SOP (NS) \| 20 | 2000 \| LARGE T&R | Yes | NIPDAU | Level-1-260C-UNLIM | -40 to 85 | HCT273 |
| SN74HCT273NSR.A | Active | Production | SOP (NS) \| 20 | 2000 \| LARGE T&R | Yes | NIPDAU | Level-1-260C-UNLIM | -40 to 85 | HCT273 |
| SN74HCT273PW | Obsolete | Production | TSSOP (PW) \| 20 | - | - | Call TI | Call TI | -40 to 85 | HT273 |
| SN74HCT273PWR | Active | Production | TSSOP (PW) \| 20 | 2000 \| LARGE T&R | Yes | NIPDAU | Level-1-260C-UNLIM | -40 to 85 | HT273 |
| SN74HCT273PWR.A | Active | Production | TSSOP (PW) \| 20 | 2000 \| LARGE T&R | Yes | NIPDAU | Level-1-260C-UNLIM | -40 to 85 | HT273 |
| SN74HCT273PWT | Obsolete | Production | TSSOP (PW) \| 20 | - | - | Call TI | Call TI | -40 to 85 | HT273 |

(1) **Status:** For more details on status, see our product life cycle.

(2) **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

(3) **RoHS values:** Yes, No, RoHS Exempt. See the TI RoHS Statement for additional information and value definition.

(4) **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

(5) **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

(6) **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.


Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

**Important Information and Disclaimer:**The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.


In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

## TAPE AND REEL INFORMATION

**REEL DIMENSIONS**





**TAPE DIMENSIONS**




| | |
|---|---|
| A0 | Dimension designed to accommodate the component width |
| B0 | Dimension designed to accommodate the component length |
| K0 | Dimension designed to accommodate the component thickness |
| W | Overall width of the carrier tape |
| P1 | Pitch between successive cavity centers |


**QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE**




*All dimensions are nominal

| Device | Package Type | Package Drawing | Pins | SPQ | Reel Diameter (mm) | Reel Width W1 (mm) | A0 (mm) | B0 (mm) | K0 (mm) | P1 (mm) | W (mm) | Pin1 Quadrant |
|---|---|---|---|---|---|---|---|---|---|---|---|---|
| SN74HCT273DBR | SSOP | DB | 20 | 2000 | 330.0 | 16.4 | 8.2 | 7.5 | 2.5 | 12.0 | 16.0 | Q1 |
| SN74HCT273DWR | SOIC | DW | 20 | 2000 | 330.0 | 24.4 | 10.9 | 13.3 | 2.7 | 12.0 | 24.0 | Q1 |
| SN74HCT273NSR | SOP | NS | 20 | 2000 | 330.0 | 24.4 | 8.4 | 13.0 | 2.5 | 12.0 | 24.0 | Q1 |
| SN74HCT273PWR | TSSOP | PW | 20 | 2000 | 330.0 | 16.4 | 6.95 | 7.0 | 1.4 | 8.0 | 16.0 | Q1 |


TAPE AND REEL BOX DIMENSIONS




*All dimensions are nominal

| Device | Package Type | Package Drawing | Pins | SPQ | Length (mm) | Width (mm) | Height (mm) |
|---|---|---|---|---|---|---|---|
| SN74HCT273DBR | SSOP | DB | 20 | 2000 | 353.0 | 353.0 | 32.0 |
| SN74HCT273DWR | SOIC | DW | 20 | 2000 | 356.0 | 356.0 | 45.0 |
| SN74HCT273NSR | SOP | NS | 20 | 2000 | 356.0 | 356.0 | 45.0 |
| SN74HCT273PWR | TSSOP | PW | 20 | 2000 | 353.0 | 353.0 | 32.0 |

## TUBE




*All dimensions are nominal


| Device | Package Name | Package Type | Pins | SPQ | L (mm) | W (mm) | T (µm) | B (mm) |
|---|---|---|---|---|---|---|---|---|
| SN74HCT273N | N | PDIP | 20 | 20 | 506 | 13.97 | 11230 | 4.32 |
| SN74HCT273N.A | N | PDIP | 20 | 20 | 506 | 13.97 | 11230 | 4.32 |

# PACKAGE OUTLINE

## PW0020A


## TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE




NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-153.




LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 10X





SOLDER MASK DETAILS

4220206/A 02/2017

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.




SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 10X

4220206/A 02/2017

NOTES: (continued)


8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

# PACKAGE OUTLINE

## DB0020A


## SSOP - 2 mm max height

SMALL OUTLINE PACKAGE





NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-150.




LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 10X




SOLDER MASK DETAILS

4214851/B 08/2019

NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

# EXAMPLE STENCIL DESIGN

## DB0020A

## SSOP - 2 mm max height

SMALL OUTLINE PACKAGE




SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 10X

4214851/B 08/2019


NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

## MECHANICAL DATA

**NS (R-PDSO-G**)** **PLASTIC SMALL-OUTLINE PACKAGE**

**14-PINS SHOWN**




| DIM \ PINS ** | 14 | 16 | 20 | 24 |
|---|---|---|---|---|
| A MAX | 10,50 | 10,50 | 12,90 | 15,30 |
| A MIN | 9,90 | 9,90 | 12,30 | 14,70 |


4040062/C 03/03

NOTES:
A. All linear dimensions are in millimeters.
B. This drawing is subject to change without notice.
C. Body dimensions do not include mold flash or protrusion, not to exceed 0,15.


## N (R–PDIP–T**)

## PLASTIC DUAL–IN–LINE PACKAGE

16 PINS SHOWN





| DIM \ PINS ** | 14 | 16 | 18 | 20 |
|---|---|---|---|---|
| A MAX | 0.775 (19,69) | 0.775 (19,69) | 0.920 (23,37) | 1.060 (26,92) |
| A MIN | 0.745 (18,92) | 0.745 (18,92) | 0.850 (21,59) | 0.940 (23,88) |
| MS–001 VARIATION (C) | AA | BB | AC | AD |




4040049/E 12/2002

NOTES:
A. All linear dimensions are in inches (millimeters).
B. This drawing is subject to change without notice.
C. Falls within JEDEC MS–001, except 18 and 20 pin minimum body length (Dim A).
D. The 20 pin end lead shoulder width is a vendor option, either half or full width.




# PACKAGE OUTLINE

## DW0020A


## SOIC - 2.65 mm max height

SOIC





NOTES:

1. All linear dimensions are in millimeters. Dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.43 mm per side.
5. Reference JEDEC registration MS-013.




LAND PATTERN EXAMPLE
SCALE:6X





SOLDER MASK DETAILS

4220724/A 05/2016

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.




SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:6X

4220724/A 05/2016

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

# 重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、 TI の販売条件 、 TI の総合的な品質ガイドライン 、 ti.com または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。 TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2026, Texas Instruments Incorporated

最終更新日：2025 年 10 月