

SN74LVC540A 3 ステート出力、オクタルバッファ / ドライバ

1 特長

- 1.65V～3.6V で動作
- 5.5V までの入力電圧に対応
- 5.3ns の最大 t_{pd} (3.3V 時)
- 標準 V_{OLP} (出力グランド バウンス) $< 0.8V$ ($V_{CC} = 3.3V$, $T_A = 25^\circ C$)
- 標準 V_{OHV} (出力 V_{OH} アンダーシュート) $> 2V$ ($V_{CC} = 3.3V$, $T_A = 25^\circ C$)
- すべてのポートで混在モード シグナル動作をサポート (3.3V V_{CC} で 5V の入出力電圧)
- I_{off} により活線挿抜、部分的パワーダウン モード、バックドライブ保護をサポート
- JESD 78 準拠で 100mA 超のラッチアップ性能

2 アプリケーション

- インジケータ LED の駆動
- デジタル信号の再駆動
- 伝送線路の駆動
- コントローラ リセット時の信号保持


3 説明

SN74LVC540A は 3 ステート出力を備えた 8 個のインバータを搭載しています。540 の機能は 240 の機能と同じで、フロースルーピン配置があります。アクティブ Low の出力イネーブル ピン ($\overline{OE1}$ 、 $\overline{OE2}$) は 8 つのチャネルをすべて制御し、この両方が Low のときのみ出力がアクティブになるよう構成されています。

パッケージ情報

部品番号	パッケージ (1)	パッケージ サイズ (2)	本体サイズ (3)
SN74LVC540A	PW (TSSOP、20)	6.5mm × 6.4mm	6.5mm × 4.4mm
	DW (SOIC、20)	12.80mm × 10.3mm	12.8mm × 7.5mm
	DB (SSOP、20)	7.2mm × 7.8mm	7.50mm × 5.3mm
	NS (SOP、20)	12.6mm × 7.8mm	12.6mm × 5.3mm
	DGS (VSSOP、20)	5.1mm × 4.9mm	5.1mm × 3.0mm
	RKS (VQFN、20)	4.5mm × 2.5mm	4.5mm × 2.5mm
	DGV (TVSOP、20)	5.0mm × 6.4mm	5.0mm × 4.4mm

- (1) 詳細については、「[メカニカル、パッケージ、および注文情報](#)」を参照してください。
- (2) パッケージ サイズ (長さ × 幅) は公称値であり、該当する場合はピンも含まれます。
- (3) 本体サイズ (長さ × 幅) は公称値であり、ピンは含まれません。



機能ブロック図



目次

1 特長	1	7.3 機能説明	9
2 アプリケーション	1	7.4 デバイスの機能モード	10
3 説明	1	8 アプリケーションと実装	11
4 ピン構成および機能	3	8.1 アプリケーション情報	11
5 仕様	4	8.2 代表的なアプリケーション	11
5.1 絶対最大定格.....	4	8.3 電源に関する推奨事項	13
5.2 ESD 定格.....	4	8.4 レイアウト	13
5.3 推奨動作条件.....	5	9 デバイスおよびドキュメントのサポート	16
5.4 熱に関する情報.....	5	9.1 ドキュメントのサポート.....	16
5.5 電気的特性.....	6	9.2 ドキュメントの更新通知を受け取る方法.....	16
5.6 スイッチング特性、SN74LVC540A.....	6	9.3 サポート・リソース.....	16
5.7 動作特性.....	6	9.4 商標.....	16
5.8 代表的特性.....	7	9.5 静電気放電に関する注意事項.....	16
6 パラメータ測定情報	8	9.6 用語集.....	16
7 詳細説明	9	10 改訂履歴	16
7.1 概要.....	9	11 メカニカル、パッケージ、および注文情報	18
7.2 機能ブロック図.....	9		

4 ピン構成および機能




図 4-1. SN74LVC540A RKS パッケージ (上面図)




図 4-2. SN74LVC540A PW、DW、NS、DB、DGS、DGV パッケージ (上面図)

ピンの機能

ピン		タイプ ⁽¹⁾	説明
名称	番号		
A1	2	I	チャンネル 1 の入力
A2	3	I	チャンネル 2 の入力
A3	4	I	チャンネル 3 の入力
A4	5	I	チャンネル 4 の入力
A5	6	I	チャンネル 5 の入力
A6	7	I	チャンネル 6 の入力
A7	8	I	チャンネル 7 の入力
A8	9	I	チャンネル 8 の入力
GND	10	G	グラウンド
OE1	1	I	出力イネーブル 1、アクティブ Low
OE2	19	I	出力イネーブル 2、アクティブ Low
サーマル パッド ⁽²⁾		—	サーマル パッドは GND に接続するか、フローティングのままにすることができます。他の信号や電源には接続しないでください。
V _{CC}	20	P	正電源
Y1	18	O	チャンネル 1 の出力
Y2	17	O	チャンネル 2 の出力
Y3	16	O	チャンネル 3 の出力
Y4	15	O	チャンネル 4 の出力
Y5	14	O	チャンネル 5 の出力
Y6	13	O	チャンネル 6 の出力
Y7	12	O	チャンネル 7 の出力
Y8	11	O	チャンネル 8 の出力

(1) 信号タイプ: I = 入力、O = 出力、G = グラウンド、P = 電源。

(2) RKS パッケージのみ。

5 仕様

5.1 絶対最大定格

自由空気での動作温度範囲内 (特に記述のない限り)⁽¹⁾

		最小値	最大値	単位
V_{CC}	電源電圧範囲	-0.5	6.5	V
V_I	入力電圧範囲 ⁽²⁾	-0.5	6.5	V
V_O	高インピーダンスまたは電源オフ状態で出力に印加される電圧範囲 ⁽²⁾	-0.5	6.5	V
V_O	High または Low 状態にある任意の出力に印加される電圧範囲 ^{(2) (3)}	-0.5	$V_{CC} + 0.5$	V
I_{IK}	入力クランプ電流	$V_I < 0$	-50	mA
I_{OK}	出力クランプ電流	$V_O < 0$	-50	mA
I_O	連続出力電流		±50	mA
	V_{CC} または GND を通過する連続電流		±100	mA
T_{stg}	保存温度	-65	150	°C

- (1) 「絶対最大定格」外での操作は、デバイスに恒久的な損傷を引き起こす可能性があります。「絶対最大定格」は、これらの条件において、また「推奨動作条件」に示された値を超える他のいかなる条件においても、本デバイスが動作することを暗黙に示すものではありません。「推奨動作条件」の範囲外でも、「絶対最大定格」の範囲内であれば、一時的な動作によってデバイスが損傷するとは限りませんが、完全には機能しない可能性があります。この方法でデバイスを動作させると、デバイスの信頼性、機能性、性能に影響を及ぼし、デバイスの寿命を短縮する可能性があります。
- (2) 入力と出力の電流の定格を順守しても、入力の負電圧と出力電圧の定格を超えることがあります。
- (3) V_{CC} の値は、「推奨動作条件」の表に記載されています。

5.2 ESD 定格

			値	単位
$V_{(ESD)}$	静電放電	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 準拠 ⁽¹⁾	±2000	V
		デバイス帯電モデル (CDM)、ANSI/ESDA/JEDEC JS-002 準拠 ⁽²⁾	±1000	

- (1) JEDEC のドキュメント JEP155 に、500V HBM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。
- (2) JEDEC のドキュメント JEP157 に、250V CDM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。

5.3 推奨動作条件

自由気流での動作温度範囲内 (特に記述のない限り) ⁽¹⁾

		SN74LVC540A		単位
		最小値	最大値	
V _{CC}	電源電圧	動作	1.65	3.6
		データ保持のみ	1.5	V
V _{IH}	High レベル入力電圧	V _{CC} = 1.65V~1.95V	0.65 × V _{CC}	V
		V _{CC} = 2.3V~2.7V	1.7	
		V _{CC} = 2.7V~3.6V	2	
V _{IL}	Low レベル入力電圧	V _{CC} = 1.65V~1.95V	0.35 × V _{CC}	V
		V _{CC} = 2.3V~2.7V	0.7	
		V _{CC} = 2.7V~3.6V	0.8	
V _I	入力電圧		0	5.5
V _O	出力電圧	High または Low 状態	0	V _{CC}
		3 ステート	0	5.5
I _{OH}	High レベル出力電流	V _{CC} = 1.65V		-4
		V _{CC} = 2.3V		-8
		V _{CC} = 2.7V		-12
		V _{CC} = 3V		-24
I _{OL}	Low レベル出力電流	V _{CC} = 1.65V		4
		V _{CC} = 2.3V		8
		V _{CC} = 2.7V		12
		V _{CC} = 3V		24
T _A	自由空気での動作温度		-40	125

(1) デバイスが適切に動作することを確認するには、デバイスの未使用の入力はすべて、V_{CC} または GND に固定する必要があります。TI のアプリケーション ノート『低速またはフローティング CMOS 入力の影響』を参照してください。SCBA004

5.4 熱に関する情報

パッケージ	ピン	熱評価基準 ⁽¹⁾						単位
		R _{θJA}	R _{θJC(top)}	R _{θJB}	Ψ _{JT}	Ψ _{JB}	R _{θJC(bot)}	
PW (TSSOP)	20	120.3	62.5	82.4	16.0	81.5	該当なし	°C/W
DGS (VSSOP)	20	129.9	72.4	86.1	18.6	85.8	該当なし	°C/W
RKS (VQFN)	20	87.2	93.4	59.8	24.9	59.6	44.3	°C/W
DB (SSOP)	20	94.5	56.2	49.7	18.1	49.2	該当なし	°C/W
DW (SOIC)	20	114.8	84.1	88.8	55.8	87.8	該当なし	°C/W
NS (SOP)	20	74.7	40.5	42.3	14.3	41.9	該当なし	°C/W
DGV (TVSOP)	20	114.7	29.8	56.2	0.8	55.5	該当なし	°C/W

(1) 従来および最新の熱評価基準の詳細については、『半導体および IC パッケージの熱評価基準』アプリケーション ノートを参照してください。

5.5 電気的特性

自由空気での推奨動作温度範囲内 (特に記述のない限り)

パラメータ	テスト条件	V _{CC}	最小値 標準値 ⁽¹⁾ 最大値	単位
V _{OH}	I _{OH} = -100μA	1.65V ~ 3.6V	V _{CC} - 0.2	V
		2.7V ~ 3.6V		
	I _{OH} = -4mA	1.65V	1.2	
	I _{OH} = -8mA	2.3V	1.7	
	I _{OH} = -12mA	2.7V	2.2	
		3V	2.4	
	I _{OH} = -24mA	3V	2.2	
V _{OL}	I _{OL} = 100μA	1.65V ~ 3.6V	0.2	V
		2.7V ~ 3.6V		
	I _{OL} = 4mA	1.65V	0.45	
	I _{OL} = 8mA	2.3V	0.7	
	I _{OL} = 12mA	2.7V	0.4	
	I _{OL} = 24mA	3V	0.55	
I _I	V _I = 0 ~ 5.5V	3.6V	±5	μA
I _{off}	V _I または V _O = 5.5V	0	±10	μA
I _{OZ}	V _O = 0 ~ 5.5V	3.6V	±10	μA
I _{CC}	V _I = V _{CC} または GND	3.6V	10	μA
	3.6V ≤ V _I ≤ 5.5V ⁽²⁾		10	
ΔI _{CC}	1つの入力は V _{CC} - 0.6V、 その他の入力は V _{CC} または GND	2.7V ~ 3.6V	500	μA
C _i	V _I = V _{CC} または GND	3.3V	4	pF
C _O	V _O = V _{CC} または GND	3.3V	5.5	pF

(1) 代表値はすべて、V_{CC} = 3.3V、T_A = 25°Cにおける値です。

(2) これは、ディセーブル状態でのみ適用されます。

5.6 スイッチング特性、SN74LVC540A

自由空気での推奨動作温度範囲内 (特に記述のない限り) (セクション 6 を参照)

パラメータ	始点 (入力)	終点 (出力)	V _{CC} = 1.8V ± 0.15V		V _{CC} = 2.5V ± 0.2V		V _{CC} = 2.7V		V _{CC} = 3.3V ± 0.3V		単位
			最小値	最大値	最小値	最大値	最小値	最大値	最小値	最大値	
t _{pd}	A	Y	1	16.4	1	7.8	1	7.1	1.4	5.3	ns
t _{en}	OE	Y	1	16.5	1	10.5	1	8	1.1	6.6	ns
t _{dis}	OE	Y	1	15.9	1	9	1	8.2	1.8	7.4	ns
t _{sk(o)}									1		ns

5.7 動作特性

T_A = 25°C

パラメータ		テスト 条件	V _{CC} = 1.8V	V _{CC} = 2.5V	V _{CC} = 3.3V	単位
			標準値	標準値	標準値	
C _{pd}	バッファ/ドライバあたりの消費電力 容量	f = 10MHz	63	56	31	pF
			3	3	3	

5.8 代表的特性




図 5-1. 25°C での全温度範囲にわたる TPD





図 5-2. 3.3V での全温度範囲にわたる TPD





6 パラメータ測定情報



LOAD CIRCUIT

TEST	S1
t_{PLH}/t_{PHL}	Open
t_{PLZ}/t_{PZL}	V_{LOAD}
t_{PHZ}/t_{PZH}	GND

V_{CC}	INPUTS		V_M	V_{LOAD}	C_L	R_L	V_{Δ}
	V_I	t_r/t_f					
$1.8\text{ V} \pm 0.15\text{ V}$	V_{CC}	$\leq 2\text{ ns}$	$V_{CC}/2$	$2 \times V_{CC}$	30 pF	1 k Ω	0.15 V
$2.5\text{ V} \pm 0.2\text{ V}$	V_{CC}	$\leq 2\text{ ns}$	$V_{CC}/2$	$2 \times V_{CC}$	30 pF	500 Ω	0.15 V
2.7 V	2.7 V	$\leq 2.5\text{ ns}$	1.5 V	6 V	50 pF	500 Ω	0.3 V
$3.3\text{ V} \pm 0.3\text{ V}$	2.7 V	$\leq 2.5\text{ ns}$	1.5 V	6 V	50 pF	500 Ω	0.3 V

VOLTAGE WAVEFORMS
PULSE DURATIONVOLTAGE WAVEFORMS
SETUP AND HOLD TIMESVOLTAGE WAVEFORMS
PROPAGATION DELAY TIMES
INVERTING AND NONINVERTING OUTPUTSVOLTAGE WAVEFORMS
ENABLE AND DISABLE TIMES
LOW- AND HIGH-LEVEL ENABLING

- NOTES: A. C_L includes probe and jig capacitance.
- B. Waveform 1 is for an output with internal conditions such that the output is low, except when disabled by the output control. Waveform 2 is for an output with internal conditions such that the output is high, except when disabled by the output control.
- C. All input pulses are supplied by generators having the following characteristics: PRR $\leq 10\text{ MHz}$, $Z_O = 50\text{ }\Omega$.
- D. The outputs are measured one at a time, with one transition per measurement.
- E. t_{PLZ} and t_{PHZ} are the same as t_{dis} .
- F. t_{PZL} and t_{PZH} are the same as t_{en} .
- G. t_{PLH} and t_{PHL} are the same as t_{pd} .
- H. All parameters and waveforms are not applicable to all devices.

図 6-1. 負荷回路および電圧波形

6.1

7 詳細説明

7.1 概要

SN74LVC540A には、と 3 ステート出力が搭載された 8 つの個別の反転バッファが含まれています。

各インバータは、ブール論理関数 $xYn = \overline{xAn}$ を実行します。x はバンク番号、n はチャンネル番号です。

両方の出力イネーブル ($\overline{xOE}$) は 8 つすべてのインバータを制御します。インバータをアクティブにするには、両方の $\overline{xOE}$ ピンを Low 状態にする必要があります。 $\overline{xOE}$ ピンのいずれか、または両方が High 状態のとき、すべてのインバータの出力がディセーブルになります。ディセーブルされた出力はすべて高インピーダンス状態になります。

電源投入または電源切断時に確実に高インピーダンス状態にするため、両方の $\overline{xOE}$ ピンをプルアップ抵抗経由で V_{CC} に接続する必要があります。この抵抗の最小値は、「電気的特性」表に定義されているドライバの電流シンク能力とピンのリーク電流によって決定されます。

7.2 機能ブロック図




図 7-1. 論理図 (正論理)

7.3 機能説明

7.3.1 平衡化された CMOS 3 ステート出力

このデバイスには、平衡化された CMOS 3-state 出力 (High 駆動、Low 駆動、ハイ インピーダンス) が内蔵されています。「平衡化」という用語は、デバイスが同様の電流をシンクおよびソースできることを示します。このデバイスの駆動能力により、軽負荷に高速エッジが生成される場合があるため、リングングを防ぐために配線と負荷の条件を考慮してください。さらに、このデバイスの出力は、デバイスを損傷することなく維持できるレベルよりも大きな電流を駆動できます。過電流による損傷を防止するため、デバイスの出力電力を制限します。「絶対最大定格」で定義されている電気的および熱的制限を常に順守してください。

ハイ インピーダンス状態に移行したとき、出力は電流のソースとシンクのどちらも行いません。ただし、「電気的特性」表に定義されている小さなリーク電流は例外です。ハイ インピーダンス状態では、デバイスは出力電圧を制御しません。出力電流は、外部要因に依存します。フローティング ノードは、他のドライバが接続されていないノードであり、電圧は不明です。出力にプルアップ抵抗またはプルダウン抵抗を接続することで、デバイスがハイ インピーダンス状態の出力に既知の電圧を供給できます。抵抗の値は、寄生容量や消費電力の制限など複数の要因に依存します。通常、10kΩ 抵抗を使用すると、これらの要件を満たすことができます。

未使用の 3-state CMOS 出力は未接続のままにします。

7.3.2 部分的パワー ダウン (I_{off})

このデバイスには、電源ピンが 0V に保持されているときにすべての出力をディセーブルにする回路が搭載されています。ディセーブルになっているときは、入力電圧に関係なく、出力は電流のソースとシンクのどちらも行いません。各出力のリーク電流の量は、「電気的特性」表の I_{off} 仕様によって定義されます。

7.3.3 標準 CMOS 入力

このデバイスには、標準 CMOS 入力 that 搭載されています。標準 CMOS 入力は高インピーダンスであり、通常は電気的特性に示されている入力容量と並列の抵抗としてモデル化されます。ワースト ケースの抵抗は、「絶対最大定格」に示されている最大入力電圧と、「電気的特性」に示されている最大入力リーク電流からオームの法則 ($R = V \div I$) を使用して計算されます。

標準 CMOS 入力では、「推奨動作条件」表の入力遷移時間またはレートで定義されるように、有効なロジック状態間で入力信号を迅速に遷移させる必要があります。この仕様を満たさなければ、消費電力が過剰になり、発振を引き起こす可能性があります。詳細については、『低速またはフローティング CMOS 入力の影響』を参照してください。

動作中は、標準 CMOS 入力をフローティングのままにしないでください。未使用の入力は V_{CC} または GND に終端させます。システムが常に入力を駆動していない場合は、有効な入力電圧を与えるために、プルアップ抵抗またはプルダウン抵抗を追加することを検討してください。抵抗値は複数の要因によって異なりますが、推奨される値である 10k Ω を使用すれば、通常はすべての要件を満たすことができます。

7.3.4 クランプ ダイオード構造

図 7-2 は、このデバイスの入力と出力には負のクランプ ダイオードのみがあることを示しています。

注意

絶対最大定格表に規定されている値を超える電圧は、デバイスに損傷を与える可能性があります。入力と出力のクランプ電流の定格を順守しても、入力と出力の電圧定格を超えることがあります。




図 7-2. 各入力と出力に対するクランプ ダイオードの電気的配置

7.4 デバイスの機能モード

表 7-1. 機能表

入力 ⁽¹⁾			出力 ⁽²⁾
OE1	OE2	A	Y
L	L	L	H
L	L	H	L
H	X	X	Z
X	H	X	Z

(1) L = 入力 Low、H = 入力 High、X = ドントケア

(2) L = 出力 Low、H = 出力 High、Z = 高インピーダンス

8 アプリケーションと実装

注

以下のアプリケーション情報は、TI の製品仕様に含まれるものではなく、TI ではその正確性または完全性を保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

8.1 アプリケーション情報

SN74LVC540A は出力ドライブまたは PCB パターン長が懸念される多くのバス インターフェイス タイプのアプリケーションで使える高駆動能力の CMOS デバイスです。

8.2 代表的なアプリケーション




図 8-1. アプリケーション回路図

8.2.1 設計要件

8.2.1.1 電源に関する考慮事項

求める電源電圧が「電気的特性」で規定されている範囲内であることを確認します。「電気的特性」セクションに記載されているように、電源電圧はデバイスの電気的特性を設定します。

正電圧の電源は、SN74LVC540A のすべての出力によってソースされる総電流、「電気的特性」に記載された静的消費電流 (I_{CC}) の最大値、スイッチングに必要な任意の過渡電流の合計に等しい電流を供給する必要があります。ロジック デバイスは、正の電源から供給される電流のみをソースできます。「絶対最大定格」に記載された V_{CC} 総電流の最大値を超えていないことを確認してください。

グランドは、SN74LVC540A のすべての出力によってシンクされる総電流、「電気的特性」に記載された消費電流 (I_{CC}) の最大値、スイッチングに必要な任意の過渡電流の合計に等しい電流をシンクする必要があります。ロジック デバイスは、グランド接続にシンクできる電流のみをシンクできます。「絶対最大定格」に記載された GND 総電流の最大値を超えないようにしてください。

SN74LVC540A は、データシートの仕様をすべて満たしながら、合計容量 50pF 以下の負荷を駆動できます。より大きな容量性負荷を印加することもできますが、50pF を超えてはいけません。

SN74LVC540A は、合計抵抗が $R_L \geq V_O / I_O$ で表される負荷を駆動することができ、出力電圧と電流は「電気的特性」表で定義されている V_{OH} および V_{OL} を使用します。High 状態で出力する場合、この式の出力電圧は、測定した出力電圧と V_{CC} ピンの電源電圧の差として定義されます。

総消費電力は、CMOS の消費電力と Cpd の計算アプリケーション ノートに記載された情報を使って計算できます。

温度の上昇は、標準リニアおよびロジック (SLL) パッケージおよびデバイスの熱特性 アプリケーション ノートに記載された情報を使って計算できます。

注意

絶対最大定格に記載された最大接合部温度 ($T_{J(max)}$) は、本デバイスの損傷を防止するための追加の制限値です。「絶対最大定格」に記載されたすべての値を必ず満たすようにしてください。これらの制限値は、デバイスへの損傷を防ぐために規定されています。

8.2.1.2 入力に関する考慮事項

入力信号は、 $V_{IL(max)}$ を超えるとロジック LOW と見なされ、 $V_{IH(min)}$ を超えるとロジック HIGH と見なされます。「絶対最大定格」に記載された最大入力電圧範囲を超えないようにしてください。

未使用の入力は、 V_{CC} またはグランドに終端させる必要があります。入力がまったく使用されていない場合は、未使用の入力を直接終端させることができます。入力が常時ではなく、時々使用される場合は、プルアップ抵抗かプルダウン抵抗と接続することも可能です。デフォルト状態が High の場合にはプルアップ抵抗、デフォルト状態が Low の場合にはプルダウン抵抗を使用します。コントローラの駆動電流、SN74LVC540A へのリーク電流（「電気的特性」で規定）、および必要な入力遷移レートによって抵抗のサイズが制限されます。こうした要因により 10k Ω の抵抗値がしばしば使用されます。

SN74LVC540A は CMOS 入力を備えているため、正しく動作するには、「電気的特性」の表で定義されているように、速い入力遷移が必要です。入力遷移が遅いと発振が発生し、消費電力の増大やデバイスの信頼性の低下を招くことがあります。

このデバイスの入力の詳細については、「機能説明」を参照してください。

8.2.1.3 出力に関する考慮事項

正の電源電圧を使用して、出力 HIGH 電圧を生成します。出力から電流を引き出すと、「電気的特性」の V_{OH} 仕様で規定されたように出力電圧が低下します。グランド電圧を使用して、出力 LOW 電圧を生成します。出力に電流をシンクすると、「電気的特性」の V_{OL} 仕様で規定されたように出力電圧が上昇します。

非常に短い期間であっても、逆の状態になる可能性があるプッシュプル出力は、互いに直接接続しないでください。これは、過電流やデバイスへの損傷を引き起こす可能性があります。

同じ入力信号を持つ同一デバイス内の 2 つのチャネルを並列に接続することにより、出力駆動の強度を高めることができます。

未使用の出力はフローティングのままにできます。出力を V_{CC} またはグランドに直接接続しないようにしてください。

本デバイスの出力の詳細については、「機能説明」セクションを参照してください。

8.2.2 詳細な設計手順

1. V_{CC} と GND の間にデカップリング コンデンサを追加します。このコンデンサは、物理的にデバイスの近く、かつ V_{CC} ピンと GND ピンの両方に電氣的に近づけて配置する必要があります。レイアウト例を「レイアウト」セクションに示します。
2. 出力の容量性負荷は、必ず 50pF 以下になるようにします。低負荷キャパシタンスは、SN74LVC540A から受信デバイスまでのトレースを短く適切なサイズにすることで実現できます。
3. 出力の抵抗性負荷を $(V_{CC} / I_{O(max)})\Omega$ より大きくします。「絶対最大定格」の最大出力電流を超えないようにしてください。ほとんどの CMOS 入力は、M Ω 単位で測定される抵抗性負荷を備えています。これは、上記で計算される最小値よりはるかに大きい値です。
4. 熱の問題がロジック ゲートにとって問題となることはほとんどありません。ただし、消費電力と熱の上昇は、『CMOS 消費電力と CPD 計算のアプリケーション レポート』に記載されている手順を使用して計算できます。

8.2.3 アプリケーション曲線




図 8-2. 異なるダンピング抵抗 (R_d) 値を使用してレシーバでのシグナル インテグリティをシミュレート

8.3 電源に関する推奨事項

電源には、「推奨動作条件」に記載された電源電圧定格の最小値と最大値の間の任意の電圧を使用できます。電源の障害を防止するため、各 V_{CC} 端子に適切なバイパス コンデンサを配置する必要があります。

このデバイスには 0.1 μ F のコンデンサを推奨します。複数のバイパス コンデンサを並列に配置して、異なる周波数のノイズを除去することが許容されます。一般的に、0.1 μ F と 1 μ F のコンデンサは並列に使用されます。最良の結果を得るため、バイパス コンデンサは電源端子にできるだけ近づけて配置してください。

8.4 レイアウト

8.4.1 レイアウトのガイドライン

- バイパス コンデンサの配置
 - デバイスの正電源端子の近くに配置
 - 電氣的に短いグランド帰還パスを提供
 - インピーダンスを最小化するため、広いパターンを使用
 - 可能な場合はいつでも、ボードの同じ側にデバイス、コンデンサ、パターンを配置
- 信号トレースの形状
 - 8mil～12mil のトレース幅
 - 伝送ラインの影響を最小化する 12cm 未満の長さ

- 信号トレースの 90° のコーナーは避ける
- 信号トレースの下に、途切れないグランド プレーンを使用
- 信号トレース周辺の領域をグランドでフラッド フィル
- 平行配線は、3 倍以上の誘電体厚で分離する必要があります
- 12cm を超えるパターン用
 - インピーダンス制御トレースを使用
 - 出力の近くに直列ダンピング抵抗を使用して、ソース終端
 - 分岐を回避。個別に分岐が必要なバッファ信号

8.4.2 レイアウト例




図 8-3. シグナル インテグリティ向上のためのサンプル パターンのコーナー




図 8-4. TSSOP や類似のパッケージに対応するバイパス コンデンサの配置例




図 8-5. WQFN や類似のパッケージに対応するバイパス コンデンサの配置例




図 8-6. SOT、SC70、および類似のパッケージに対応するバイパス コンデンサの配置例




図 8-7. シグナル インテグリティ 向上のためのダンピング抵抗の配置例

9 デバイスおよびドキュメントのサポート

テキサス・インスツルメンツは、幅広い開発ツールを提供しています。デバイスの性能の評価、コードの生成、ソリューションの開発を行うためのツールとソフトウェアを以下で紹介します。

9.1 ドキュメントのサポート

9.1.1 関連資料

関連資料については、以下を参照してください。

- テキサス・インスツルメンツ、『[CMOS の消費電力と \$C_{pd}\$ の計算](#)』アプリケーション ノート
- テキサス・インスツルメンツ、『[ロジック設計](#)』アプリケーション ノート
- テキサス・インスツルメンツ、『[標準リニアおよびロジック \(SLL\) パッケージおよびデバイスの熱特性](#)』アプリケーション ノート

9.2 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

9.3 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計に必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの[使用条件](#)を参照してください。

9.4 商標

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

9.5 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

9.6 用語集

[テキサス・インスツルメンツ用語集](#)

この用語集には、用語や略語の一覧および定義が記載されています。

10 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from MAY 1, 2014 to JUNE 25, 2026 (from Revision N (May 2014) to Revision O (June 2026))

Page

• ドキュメント全体にわたって表、図、相互参照の採番方法を更新.....	1
• ESD レーティングを「ESD レーティング」表に移動	1
• ラッチアップ定格を最新の標準に更新.....	1
• ミリタリーに関する免責事項を削除.....	1
• 「製品情報」のフォーマットを更新し、パッケージ サイズを追加	1

• 概略回路図を更新	1
• 「アプリケーション」を更新.....	1
• DGS および RKS パッケージ情報を追加.....	1
• 「熱に関する情報」表に DGS および RKS パッケージを追加。.....	5
• DW パッケージの RθJA を以下のとおり変更: 88.3°C/W >> 114.8°C/W.....	5
• DW パッケージの RθJC(top) を以下のとおり変更: 51.1°C/W >> 84.1°C/W.....	5
• DW パッケージの ΨJT を以下のとおり変更: 50.9°C/W >> 88.8°C/W.....	5
• DW パッケージの ΨJB を以下のとおり変更: 20°C/W >> 55.8°C/W.....	5
• DW パッケージの RθJC(bot) を以下のとおり変更: 50.5°C/W >> 87.8°C/W.....	5
• PW パッケージの RθJA を以下のとおり変更: 102.5°C/W >> 120.3°C/W.....	5
• PW パッケージの RθJC(top) を以下のとおり変更: 35.9°C/W >> 62.5°C/W.....	5
• PW パッケージの ΨJT を以下のとおり変更: 53.5°C/W >> 82.4°C/W.....	5
• PW パッケージの ΨJB を以下のとおり変更: 2.2°C/W >> 16°C/W.....	5
• PW パッケージの RθJC(bot) を以下のとおり変更: 52.9°C/W >> 81.5°C/W.....	5
• レイアウトのガイドラインに並列トレース間隔の推奨事項を追加。「分岐を回避します。別々に分岐する必要のある信号をバッファする」の表現を「分岐を回避します。個別に分岐する必要がある各信号をバッファする」に変更.....	13

Changes from Revision M (May 2005) to Revision N (May 2014)	Page
• ドキュメントを新しいデータシート規格に更新.....	1
• 「注文情報」表を削除.....	1
• 「特長」リストにミタリー利用についての免責事項を追加.....	1
• 「製品情報」表を追加。.....	1
• 最高周囲温度を 125°C に変更。.....	5
• 「熱に関する情報」表を追加.....	5
• 「代表的特性」を追加.....	7
• ESD の警告を追加.....	8
• 「メカニカル、パッケージ、および注文情報」を追加。.....	8

11 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
SN74LVC540ADBR	Active	Production	SSOP (DB) 20	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	LC540A
SN74LVC540ADBR.B	Active	Production	SSOP (DB) 20	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	LC540A
SN74LVC540ADBRG4	Active	Production	SSOP (DB) 20	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	LC540A
SN74LVC540ADBRG4.B	Active	Production	SSOP (DB) 20	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	LC540A
SN74LVC540ADGSR	Active	Production	VSSOP (DGS) 20	5000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	C540A
SN74LVC540ADGVR	Active	Production	TVSOP (DGV) 20	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	LC540A
SN74LVC540ADGVR.B	Active	Production	TVSOP (DGV) 20	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	LC540A
SN74LVC540ADW	Active	Production	SOIC (DW) 20	25 TUBE	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	LVC540A
SN74LVC540ADW.B	Active	Production	SOIC (DW) 20	25 TUBE	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	LVC540A
SN74LVC540ADWG4	Active	Production	SOIC (DW) 20	25 TUBE	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	LVC540A
SN74LVC540ADWR	Active	Production	SOIC (DW) 20	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	LVC540A
SN74LVC540ADWR.A	Active	Production	SOIC (DW) 20	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	LVC540A
SN74LVC540ADWR.B	Active	Production	SOIC (DW) 20	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	LVC540A
SN74LVC540ANSR	Active	Production	SOP (NS) 20	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	LVC540A
SN74LVC540ANSR.B	Active	Production	SOP (NS) 20	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	LVC540A
SN74LVC540APW	Active	Production	TSSOP (PW) 20	70 TUBE	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	LC540A
SN74LVC540APW.B	Active	Production	TSSOP (PW) 20	70 TUBE	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	LC540A
SN74LVC540APWR	Active	Production	TSSOP (PW) 20	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	LC540A
SN74LVC540APWR.A	Active	Production	TSSOP (PW) 20	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	LC540A
SN74LVC540APWR.B	Active	Production	TSSOP (PW) 20	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	LC540A
SN74LVC540APWRE4	Active	Production	TSSOP (PW) 20	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	LC540A
SN74LVC540APWRG4	Active	Production	TSSOP (PW) 20	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	LC540A
SN74LVC540APWT	Active	Production	TSSOP (PW) 20	250 SMALL T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	LC540A
SN74LVC540APWT.B	Active	Production	TSSOP (PW) 20	250 SMALL T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	LC540A

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF SN74LVC540A :

- Automotive : [SN74LVC540A-Q1](#)
- Enhanced Product : [SN74LVC540A-EP](#)

NOTE: Qualified Version Definitions:

- Automotive - Q100 devices qualified for high-reliability automotive applications targeting zero defects
- Enhanced Product - Supports Defense, Aerospace and Medical Applications

TAPE AND REEL INFORMATION



*All dimensions are nominal


Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
SN74LVC540ADBR	SSOP	DB	20	2000	330.0	16.4	8.2	7.5	2.5	12.0	16.0	Q1
SN74LVC540ADBRG4	SSOP	DB	20	2000	330.0	16.4	8.2	7.5	2.5	12.0	16.0	Q1
SN74LVC540ADGSR	VSSOP	DGS	20	5000	330.0	16.4	5.4	5.4	1.45	8.0	16.0	Q1
SN74LVC540ADGVR	TVSOP	DGV	20	2000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1
SN74LVC540ADWR	SOIC	DW	20	2000	330.0	24.4	10.8	13.3	2.7	12.0	24.0	Q1
SN74LVC540ANSR	SOP	NS	20	2000	330.0	24.4	8.4	13.0	2.5	12.0	24.0	Q1
SN74LVC540APWR	TSSOP	PW	20	2000	330.0	16.4	6.95	7.0	1.4	8.0	16.0	Q1
SN74LVC540APWT	TSSOP	PW	20	250	330.0	16.4	6.95	7.0	1.4	8.0	16.0	Q1

TAPE AND REEL BOX DIMENSIONS



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
SN74LVC540ADBR	SSOP	DB	20	2000	353.0	353.0	32.0
SN74LVC540ADBRG4	SSOP	DB	20	2000	353.0	353.0	32.0
SN74LVC540ADGSR	VSSOP	DGS	20	5000	353.0	353.0	32.0
SN74LVC540ADGVR	TVSOP	DGV	20	2000	353.0	353.0	32.0
SN74LVC540ADWR	SOIC	DW	20	2000	356.0	356.0	45.0
SN74LVC540ANSR	SOP	NS	20	2000	356.0	356.0	45.0
SN74LVC540APWR	TSSOP	PW	20	2000	353.0	353.0	32.0
SN74LVC540APWT	TSSOP	PW	20	250	353.0	353.0	32.0

TUBE


*All dimensions are nominal

Device	Package Name	Package Type	Pins	SPQ	L (mm)	W (mm)	T (μm)	B (mm)
SN74LVC540ADW	DW	SOIC	20	25	507	12.83	5080	6.6
SN74LVC540ADW.B	DW	SOIC	20	25	507	12.83	5080	6.6
SN74LVC540ADWG4	DW	SOIC	20	25	507	12.83	5080	6.6
SN74LVC540APW	PW	TSSOP	20	70	530	10.2	3600	3.5
SN74LVC540APW.B	PW	TSSOP	20	70	530	10.2	3600	3.5

EXAMPLE BOARD LAYOUT

PW0020A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 10X



4220206/A 02/2017

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.

7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

PW0020A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 10X

4220206/A 02/2017

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.



4226367/A 10/2020

NOTES:

PowerPAD is a trademark of Texas Instruments.

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. No JEDEC registration as of September 2020.
5. Features may differ or may not be present.

EXAMPLE BOARD LAYOUT

DGS0020A

VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



4226367/A 10/2020

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
8. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature numbers SLMA002 (www.ti.com/lit/slma002) and SLMA004 (www.ti.com/lit/slma004).
9. Size of metal pad may vary due to creepage requirement.
10. Vias are optional depending on application, refer to device data sheet. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

DGS0020A

VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 16X

4226367/A 10/2020


NOTES: (continued)

11. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
12. Board assembly site may have different recommendations for stencil design.



SSOP - 2 mm max height

SMALL OUTLINE PACKAGE



4214851/B 08/2019

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-150.

EXAMPLE BOARD LAYOUT

DB0020A

SSOP - 2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 10X



SOLDER MASK DETAILS

4214851/B 08/2019

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.

7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DB0020A

SSOP - 2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 10X

4214851/B 08/2019

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

MECHANICAL DATA

NS (R-PDSO-G**)

PLASTIC SMALL-OUTLINE PACKAGE

14-PINS SHOWN




- NOTES:
- A. All linear dimensions are in millimeters.
 - B. This drawing is subject to change without notice.
 - C. Body dimensions do not include mold flash or protrusion, not to exceed 0,15.


DGV (R-PDSO-G**)

PLASTIC SMALL-OUTLINE

24 PINS SHOWN



- NOTES: A. All linear dimensions are in millimeters.
 B. This drawing is subject to change without notice.
 C. Body dimensions do not include mold flash or protrusion, not to exceed 0,15 per side.
 D. Falls within JEDEC: 24/48 Pins – MO-153
 14/16/20/56 Pins – MO-194



NOTES:


1. All linear dimensions are in millimeters. Dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.43 mm per side.
5. Reference JEDEC registration MS-013.

EXAMPLE BOARD LAYOUT



DW0020A

SOIC - 2.65 mm max height

SOIC



LAND PATTERN EXAMPLE
SCALE:6X



SOLDER MASK DETAILS

4220724/A 05/2016

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.


7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DW0020A

SOIC - 2.65 mm max height

SOIC



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:6X

4220724/A 05/2016

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含みいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとし、TI は一切の責任を拒否します。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](https://www.ti.com) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2026, Texas Instruments Incorporated

最終更新日：2025 年 10 月