
SN74LVCH8T245 8 ビット デュアル電源 バス・トランシーバ、構成可能レベルシフト、電圧変換、3 ステート出力

1 特長

- 完全に構成可能なデュアル レール設計
- 堅牢でグリッチの発生しない電源シーケンシング
- 制御入力 (DIR および $\overline{OE}$) の V_{IH} および V_{IL} レベルは V_{CCA} 基準
- データ入力のバス ホールド機能により、外付けプルアップ / プルダウン抵抗が不要
- V_{CC} 絶縁機能および V_{CC} 切断機能
  - どちらかの V_{CC} 入力が 100mV 未満またはフローティング状態の場合、すべての I/O 出力がディセーブルになり、高インピーダンス状態に移行
- I_{off} により部分的パワーダウン モードでの動作をサポート
- JESD 78、Class II 準拠で 100mA 超のラッチアップ性能
- JESD 22 を上回る ESD 保護

2 アプリケーション

- ビデオ監視
- スマート メーター
- 半導体製造
- データ通信
- 有線ネットワーク
- グリッド インフラ
- 医療用



論理図 (正論理)

3 説明

SN74LVCH8T245 は、設定可能な 2 本の独立した電源レールを採用した 8 ビット非反転バス トランシーバです。A ポートは V_{CCA} (1.65V～5.5V の任意の電源電圧を入力できます) に追従するように設計されています。同様に B ポートは V_{CCB} (1.65V～5.5V の任意の電源電圧を入力できます) に追従するように設計されています。これにより、1.8V、2.5V、3.3V、5.5V の任意の電圧ノード間での低電圧双方向変換が可能です。

SN74LVCH8T245 は、2 つのデータ バス間の非同期通信用に設計されています。方向制御 (DIR) 入力および出力イネ ーブル ($\overline{OE}$) 入力のロジック レベルに応じて、B ポート出力もしくは A ポート出力のいずれかがアクティブになるか、または、両方の出力ポートが高インピーダンス状態になります。本デバイスは、B ポート出力がアクティブになった場合、A バスから B バスへデータを転送し、A ポート出力がアクティブになった場合、B バスから A バスへデータを転送します。A ポートおよび B ポートの入力回路は、どちらも常にアクティブです。

アクティブなバス ホールド回路により、使用されていない、または駆動されていないピンは、有効なロジック状態に保持されます。プルアップまたはプルダウン抵抗とバス ホールド回路との併用は推奨しません。このデバイスは、I_{off} を使用する部分的パワーダウン アプリケーション用の動作が完全に規定されています。I_{off} 回路が出力をディセーブルにするため、デバイスに電流が逆流して損傷に至ることを回避できます。V_{CC} 絶縁機能は、V_{CCA} または V_{CCB} のいずれかが GND レベルになった場合、出力を確実に高インピーダンス状態になるように設定されています。電源投入または電源オフの間にデバイスを高インピーダンス状態にするには、$\overline{OE}$ をプルアップ抵抗を介して V_{CCA} に接続します。この抵抗の最小値は、ドライバの電流シンク能力によって決まります。

SN74LVCH8T245 は、制御ピン (DIR および $\overline{OE}$) が V_{CCA} を基準とするよう設計されています。

パッケージ情報

部品番号	パッケージ (1)	パッケージ サイズ (2)
SN74LVCH8T245	DB (SSOP、24)	8.2mm × 7.8mm
	DGV (TVSOP、24)	5mm × 6.4mm
	PW (TSSOP、24)	7.8mm × 6.4mm
	RHL (VQFN、24)	5.5mm × 3.5mm

(1) 詳細については、セクション 11 を参照してください。
(2) パッケージ サイズ (長さ × 幅) は公称値であり、該当する場合はピンも含まれます。

このリソースの元の言語は英語です。翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

目次

1 特長.....1
2 アプリケーション.....1
3 説明.....1
4 ピン構成および機能.....3
5 仕様.....4
5.1 絶対最大定格.....4
5.2 ESD 定格.....4
5.3 推奨動作条件.....4
5.4 熱に関する情報.....5
5.5 電気的特性.....6
5.6 スイッチング特性：V_{CCA} = 1.8V ± 0.15V.....7
5.7 スイッチング特性：V_{CCA} = 2.5V ± 0.2V.....8
5.8 スイッチング特性：V_{CCA} = 3.3V ± 0.3V.....9
5.9 スイッチング特性：V_{CCA} = 5V ± 0.5V.....10
5.10 動作特性.....11
5.11 代表的特性.....11
6 パラメータ測定情報.....12
7 詳細説明.....13
7.1 概要.....13
7.2 機能ブロック図.....13
7.3 機能説明.....13
7.4 デバイスの機能モード.....14
8 アプリケーションと実装.....15
8.1 使用上の注意.....15
8.2 代表的なアプリケーション.....15
8.3 電源に関する推奨事項.....17
8.4 レイアウト.....17
9 デバイスおよびドキュメントのサポート.....19
9.1 ドキュメントのサポート.....19
9.2 ドキュメントの更新通知を受け取る方法.....19
9.3 サポート・リソース.....19
9.4 商標.....19
9.5 静電気放電に関する注意事項.....19
9.6 用語集.....19
10 改訂履歴.....19
11 メカニカル、パッケージ、および注文情報.....20

Copyright © 2026 Texas Instruments Incorporated

4 ピン構成および機能




図 4-1. DB、DGV、または PW パッケージ、 24 ピン SSOP、TVSOP、または TSSOP (上面図)




図 4-2. RHL パッケージ、 24 ピン VQFN (上面図)

表 4-1. ピンの機能

ピン			タイプ(1)	説明
名称	SSOP、TVSOP、TSSOP	VQFN		
A1	3	3	I/O	入力 / 出力 A1。V_{CCA} を基準とする。
A2	4	4	I/O	入力 / 出力 A2。V_{CCA} を基準とする。
A3	5	5	I/O	入力 / 出力 A3。V_{CCA} を基準とする。
A4	6	6	I/O	入力 / 出力 A4。V_{CCA} を基準とする。
A5	7	7	I/O	入力 / 出力 A5。V_{CCA} を基準とする。
A6	8	8	I/O	入力 / 出力 A6。V_{CCA} を基準とする。
A7	9	9	I/O	入力 / 出力 A7。V_{CCA} を基準とする。
A8	10	10	I/O	入力 / 出力 A8。V_{CCA} を基準とする。
B1	21	21	I/O	入力 / 出力 B1。V_{CCB} を基準とする。
B2	20	20	I/O	入力 / 出力 B2。V_{CCB} を基準とする。
B3	19	19	I/O	入力 / 出力 B3。V_{CCB} を基準とする。
B4	18	18	I/O	入力 / 出力 B4。V_{CCB} を基準とする。
B5	17	17	I/O	入力 / 出力 B5。V_{CCB} を基準とする。
B6	16	16	I/O	入力 / 出力 B6。V_{CCB} を基準とする。
B7	15	15	I/O	入力 / 出力 B7。V_{CCB} を基準とする。
B8	14	14	I/O	入力 / 出力 B8。V_{CCB} を基準とする。
DIR	2	2	I	方向制御信号。V_{CCA} を基準とする。
$\overline{OE}$	22	22	I	3 ステート出力モード イネーブル。$\overline{OE}$ を high にすると、すべての出力が 3-state モードになります。V_{CCA} を基準とする。
V_{CCA}	1	1	—	A ポートの電源電圧。$1.65V \le V_{CCA} \le 5.5V$
V_{CCB}	23、24	23、24	—	B ポートの電源電圧。$1.65V \le V_{CCA} \le 5.5V$
GND	11、12、13	11、12、13	—	グランド

(1) I = 入力、O = 出力

Copyright © 2026 Texas Instruments Incorporated

5 仕様

5.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り) (1)

		最小値	最大値	単位
電源電圧	V_{CCA} と V_{CCB}	-0.5	6.5	V
入力電圧(2)	I/O ポート (A ポート)	-0.5	6.5	V
	I/O ポート (B ポート)	-0.5	6.5	
	制御入力	-0.5	6.5	
高インピーダンスまたは電源オフ状態で出力に印加される電圧範囲(2)	A ポート	-0.5	6.5	V
	B ポート	-0.5	6.5	
High または Low 状態にある任意の出力に印加される電圧範囲(2) (3)	A ポート	-0.5	V_{CCA} + 0.5	V
	B ポート	-0.5	V_{CCB} + 0.5	
入力クランプ電流	V_I < 0		-50	mA
出力クランプ電流	V_O < 0		-50	mA
連続出力電流、I_O			±50	mA
連続貫通電流	V_{CCA}、V_{CCB}、および GND		±100	mA
接合部温度、T_J		-40	150	°C
保管温度、T_{stg}		-65	150	°C

(1) 「絶対最大定格」で示す値を上回るストレスが加わった場合、デバイスに永続的な損傷が発生する可能性があります。これらはストレスの定格のみについて示してあり、これらの条件で、または セクション 5.3 に示されている条件を超える他の条件で、デバイスの機能的な動作を保証するものではありません。絶対最大定格の状態が長時間続くと、デバイスの信頼性に影響を与える可能性があります。
(2) 入力電流と出力電流の定格を遵守していても、入力と出力の負電圧の定格を超える可能性があります。
(3) 出力電流の定格を順守しても、出力の正電圧の定格を最大 6.5V 超過することがあります。

5.2 ESD 定格

			値	単位
$V_{(ESD)}$	静電放電	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 準拠(1)	±4000	V
		デバイス帯電モデル (CDM)、JEDEC 仕様 JESD22-C101 に準拠(2)	±1000	

(1) JEDEC のドキュメント JEP155 に、500V HBM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。
(2) JEDEC のドキュメント JEP157 に、250V CDM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。

5.3 推奨動作条件

自由気流での動作温度範囲内 (特に記述のない限り)(1) (2) (3)

				最小値	最大値	単位
V_{CCA}	電源電圧			1.65	5.5	V
V_{CCB}				1.65	5.5	
V_{IH}	High レベル入力電圧 (1)	データ入力 (4)	V_{CCI} = 1.65V ～ 4.5V	V_{CCI} × 0.65		V
			V_{CCI} = 2.3V ～ 2.7V	1.7		
			V_{CCI} = 3V ～ 3.6V	2		
			V_{CCI} = 4.5V ～ 5.5V	V_{CCI} × 0.7		
V_{IL}	Low レベル入力電圧 (1)	データ入力 (4)	V_{CCI} = 1.65V ～ 4.5V		V_{CCI} × 0.35	V
			V_{CCI} = 2.3V ～ 2.7V		0.7	
			V_{CCI} = 3V ～ 3.6V		0.8	
			V_{CCI} = 4.5V ～ 5.5V		V_{CCI} × 0.3	

Copyright © 2026 Texas Instruments Incorporated

5.3 推奨動作条件 (続き)

自由気流での動作温度範囲内 (特に記述のない限り)(1) (2) (3)

				最小値	最大値	単位
V_{IH}	High レベル入力電圧	制御入力 (V_{CCA} を基準とする)(5)	V_{CCI} = 1.65V ～ 4.5V	V_{CCA} × 0.65		V
			V_{CCI} = 2.3V ～ 2.7V	1.7		
			V_{CCI} = 3V ～ 3.6V	2		
			V_{CCI} = 4.5V ～ 5.5V	V_{CCA} × 0.7		
V_{IL}	Low レベル入力電圧	制御入力 (V_{CCA} を基準とする)(5)	V_{CCI} = 1.65V ～ 4.5V		V_{CCA} × 0.35	V
			V_{CCI} = 2.3V ～ 2.7V		0.7	
			V_{CCI} = 3V ～ 3.6V		0.8	
			V_{CCI} = 4.5V ～ 5.5V		V_{CCA} × 0.3	
V_I	入力電圧	制御入力(3)		0	5.5	V
$V_{I/O}$	入力 / 出力電圧 (2)	アクティブ状態		0	V_{CCO}	V
		3 ステート		0	5.5	
I_{OH}	High レベル出力電流		V_{CCO} = 1.65V ～ 4.5V		-4	mA
			V_{CCO} = 2.3V～2.7V		-8	
			V_{CCO} = 3V～3.6V		-24	
			V_{CCO} = 4.5V～5.5V		-32	
I_{OL}	Low レベル出力電流		V_{CCO} = 1.65V ～ 4.5V		4	mA
			V_{CCO} = 2.3V～2.7V		8	
			V_{CCO} = 3V～3.6V		24	
			V_{CCO} = 4.5V～5.5V		32	
Δt/Δv	入力遷移の立ち上がりまたは立ち下がりレート	データ入力	V_{CCI} = 1.65V ～ 4.5V		20	ns/V
			V_{CCI} = 2.3V ～ 2.7V		20	
			V_{CCI} = 3V ～ 3.6V		10	
			V_{CCI} = 4.5V ～ 5.5V		5	
T_A	自由空気での動作温度			-40	85	°C

(1) V_{CCI} はデータ入力ポートに関連付けられた V_{CC} です。
(2) V_{CCO} は出力ポートに関連付けられた V_{CC} です。
(3) デバイスが適切に動作し、消費電力を最小限に抑えるように、デバイスの未使用の制御入力はすべて、V_{CCA} または GND に固定する必要があります。『低速またはフローティング CMOS 入力の影響』を参照してください。
(4) データ シートに規定されていない V_{CCI} 値の場合、V_{IH} min = V_{CCI} × 0.7V、V_{IL} (max) = V_{CCI} × 0.3V となります。
(5) データ シートに規定されていない V_{CCA} 値の場合、V_{IH} min = V_{CCA} × 0.7V、V_{IL} (max) = V_{CCA} × 0.3V となります。

5.4 熱に関する情報

熱評価基準(1)		SN74LVCH8T245				単位
		DB (SSOP)	DGV (TVSOP)	PW (TSSOP)	RHL (VQFN)	
		24 ピン	24 ピン	24 ピン	24 ピン	
$R_{\theta JA}$	接合部から周囲への熱抵抗	88.5	91.1	100.6	37.4	°C/W
$R_{\theta JC(top)}$	接合部からケース (上面) への熱抵抗	48.7	23.7	44.7	38.1	°C/W
$R_{\theta JB}$	接合部から基板への熱抵抗	44.1	44.5	55.8	15.2	°C/W
ψ_{JT}	接合部から上面への特性パラメータ	12.8	0.6	6.8	0.7	°C/W
ψ_{JB}	接合部から基板への特性パラメータ	43.6	44.1	55.4	15.2	°C/W
$R_{\theta JC(bot)}$	接合部からケース (底面) への熱抵抗	—	—	—	4.3	°C/W

(1) 従来および最新の熱評価基準の詳細については、*半導体および IC パッケージの熱評価基準*アプリケーション ノートを参照してください。

Copyright © 2026 Texas Instruments Incorporated

5.5 電気的特性

制限値のすべての標準値は T_A = 25℃ に対して適用され、すべての最大値と最小値は T_A = –40℃ ～ 85℃ に対して適用されます (特に記述のない限り)。(1) (2)

パラメータ		テスト条件				最小値	標準値	最大値	単位
V_{OH}	High レベル出力電圧(1)	I_{OH} = –100μA、V_I = V_{IH}		V_{CCA} = V_{CCB} = 1.65V ～ 4.5V		V_{CCO} -0.1			V
		I_{OH} = –4mA、V_I = V_{IH}		V_{CCA} = V_{CCB} = 1.65V		1.2			
		I_{OH} = –8mA、V_I = V_{IH}		V_{CCA} = V_{CCB} = 2.3V		1.9			
		I_{OH} = –24mA、V_I = V_{IH}		V_{CCA} = V_{CCB} = 3V		2.4			
		I_{OH} = –32mA、V_I = V_{IH}		V_{CCA} = V_{CCB} = 4.5V		3.8			
V_{OL}	Low レベル出力電圧	I_{OL} = 100μA、V_I = V_{IL}		V_{CCA} = V_{CCB} = 1.65V ～ 4.5V				0.1	V
		I_{OL} = 4mA、V_I = V_{IL}		V_{CCA} = V_{CCB} = 1.65V				0.45	
		I_{OL} = 8mA、V_I = V_{IL}		V_{CCA} = V_{CCB} = 2.3V				0.3	
		I_{OL} = 24mA、V_I = V_{IL}		V_{CCA} = V_{CCB} = 3V				0.55	
		I_{OL} = 32mA、V_I = V_{IL}		V_{CCA} = V_{CCB} = 4.5V				0.55	
I_I	制御入力	V_I = V_{CCA} または GND		V_{CCA} = V_{CCB} = 1.65V ～ 4.5V			±0.5	±2	μA
I_{BHL} (3)	バス ホールド low 維持電流	V_I = 0.58V		V_{CCA} = V_{CCB} = 1.65V		15			μA
		V_I = 0.7V		V_{CCA} = V_{CCB} = 2.3V		45			
		V_I = 0.8V		V_{CCA} = V_{CCB} = 3V		75			
		V_I = 1.35V		V_{CCA} = V_{CCB} = 4.5V		100			
I_{BHH} (4)	バス ホールド high 維持電流	V_I = 1.07V		V_{CCA} = V_{CCB} = 1.65V		-15			μA
		V_I = 1.7V		V_{CCA} = V_{CCB} = 2.3V		-45			
		V_I = 2V		V_{CCA} = V_{CCB} = 3V		-75			
		V_I = 3.15V		V_{CCA} = V_{CCB} = 4.5V		-100			
I_{BHLO} (5)	バス ホールド low オーバードライブ電流	V_I = 0～V_{CC}		V_{CCA} = V_{CCB} = 1.95V		200			μA
				V_{CCA} = V_{CCB} = 2.7V		300			
				V_{CCA} = V_{CCB} = 3.6V		500			
				V_{CCA} = V_{CCB} = 5.5V		900			
I_{BHHO} (6)	バス ホールド high オーバードライブ電流	V_I = 0～V_{CC}		V_{CCA} = V_{CCB} = 1.95V		-200			μA
				V_{CCA} = V_{CCB} = 2.7V		-300			
				V_{CCA} = V_{CCB} = 3.6V		-500			
				V_{CCA} = V_{CCB} = 5.5V		-900			
I_{off}	入力および出力電源オフ リーク電流	V_I または V_O = 0～5.5V		V_{CCA} = 0V、V_{CCB} = 0 ～ 5.5V	A ポート		±0.5	±2	μA
				V_{CCA} = 0 ～ 5.5V、V_{CCB} = 0V	B ポート		±0.5	±2	
I_{OZ}	オフ状態の出力電流	V_O = V_{CCO} または GND、V_I = V_{CCI} または GND	$\overline{OE}$ = V_{IH}	V_{CCA} = V_{CCB} = 1.65V ～ 4.5V	A ポート、B ポート			±2	μA
			$\overline{OE}$ = X	V_{CCA} = 0V、V_{CCB} = 5.5V	B ポート			±2	
				V_{CCA} = 5.5V、V_{CCB} = 0V	A ポート			±2	
I_{CCA}	電源電流 A ポート	V_I = V_{CCI} または GND、I_O = 0		V_{CCA} = V_{CCB} = 1.65V ～ 4.5V				8	μA
				V_{CCA} = 5V、V_{CCB} = 0V				8	
				V_{CCA} = 0V、V_{CCB} = 5V				-2	

Copyright © 2026 Texas Instruments Incorporated

5.5 電気的特性 (続き)

制限値のすべての標準値は T_A = 25℃ に対して適用され、すべての最大値と最小値は T_A = –40℃ ～ 85℃ に対して適用されます (特に記述のない限り)。(1) (2)

パラメータ		テスト条件		最小値	標準値	最大値	単位
I_{CCB}	電源電流 B ポート	V_I = V_{CCI} または GND、I_O = 0	V_{CCA} = V_{CCB} = 1.65V ～ 4.5V			8	μA
			V_{CCA} = 5V、V_{CCB} = 0V			-2	
			V_{CCA} = 0V、V_{CCB} = 5V			8	
I_{CCA} + I_{CCB}	複合電源電流	V_I = V_{CCI} または GND、I_O = 0	V_{CCA} = V_{CCB} = 1.65V ～ 4.5V			12	μA
ΔI_{CCA}	電源電流の変化 DIR	DIR (V_{CCA} – 0.6V)、 B ポート = オープン、 A ポートは V_{CCA} または GND	V_{CCA} = V_{CCB} = 3 ～ 5.5V			50	μA
C_i	入力容量制御入力	V_I = V_{CCA} または GND	V_{CCA} = V_{CCB} = 3.3V		4	5	pF
C_{io}	入力および出力容量 A または B ポート	V_O = $V_{CCA/B}$ または GND	V_{CCA} = V_{CCB} = 3.3V		8.5	10	pF

(1) V_{CCO} は出力ポートに関連付けられた V_{CC} です。
(2) V_{CCI} は入力ポートに関連付けられた V_{CC} です。
(3) バスホールド回路は、少なくとも V_{IL} の最大値での最小 low 維持電流をシンクできます。I_{BHL} は、V_{IN} を GND まで下げてから、V_{IL} の最大値まで上げて測定する必要があります。
(4) バス ホールド回路は、少なくとも V_{IH} min での最小 high 維持電流をソースできます。I_{BHH} は、V_{IN} を V_{CC} まで上げ、次に V_{IH} min まで下げてから測定する必要があります。
(5) このノードを Low から High に切り替えるには、外部ドライバは少なくとも I_{BHLO} をソースする必要があります。
(6) このノードを High から Low に切り替えるには、外部ドライバは少なくとも I_{BHHO} をシンクする必要があります。

5.6 スイッチング特性：V_{CCA} = 1.8V ± 0.15V

自由気流での推奨動作温度範囲内、V_{CCA} = 1.8 V±0.15 V (特に記述のない限り) (図 6-1 を参照)

パラメータ	始点 (入力)	終点 (出力)	テスト条件	最小値	最大値	単位
t_{PLH}、t_{PHL}	A	B	V_{CCB} = 1.8V ± 0.15V	1.7	21.9	ns
			V_{CCB} = 2.5 V ± 0.2 V	1.3	9.2	
			V_{CCB} = 3.3 V ± 0.3 V	1	7.4	
			V_{CCB} = 5 V ± 0.5 V	0.4	7.1	
t_{PLH}、t_{PHL}	B	A	V_{CCB} = 1.8V ± 0.15V	0.9	23.8	ns
			V_{CCB} = 2.5 V ± 0.2 V	0.8	23.6	
			V_{CCB} = 3.3 V ± 0.3 V	0.7	23.4	
			V_{CCB} = 5 V ± 0.5 V	0.7	23.4	
t_{PHZ}、t_{PLZ}	$\overline{OE}$	A	V_{CCB} = 1.8V ± 0.15V	1.5	29.6	ns
			V_{CCB} = 2.5 V ± 0.2 V	1.5	29.4	
			V_{CCB} = 3.3 V ± 0.3 V	1.5	29.3	
			V_{CCB} = 5 V ± 0.5 V	1.4	29.2	
t_{PHZ}、t_{PLZ}	$\overline{OE}$	B	V_{CCB} = 1.8V ± 0.15V	2.4	32.2	ns
			V_{CCB} = 2.5 V ± 0.2 V	1.9	13.1	
			V_{CCB} = 3.3 V ± 0.3 V	1.7	12	
			V_{CCB} = 5 V ± 0.5 V	1.3	10.3	
t_{PZH}、t_{PZL}	$\overline{OE}$	A	V_{CCB} = 1.8V ± 0.15V	0.4	24	ns
			V_{CCB} = 2.5 V ± 0.2 V	0.4	23.8	
			V_{CCB} = 3.3 V ± 0.3 V	0.4	23.7	
			V_{CCB} = 5 V ± 0.5 V	0.4	23.7	

Copyright © 2026 Texas Instruments Incorporated

自由気流での推奨動作温度範囲内、V_{CCA} = 1.8 V±0.15 V (特に記述のない限り) (図 6-1 を参照)

パラメータ	始点 (入力)	終点 (出力)	テスト条件	最小値	最大値	単位
t_{PZH}、t_{PZL}	$\overline{OE}$	B	V_{CCB} = 1.8V ± 0.15V	1.8	32	ns
			V_{CCB} = 2.5 V ± 0.2 V	1.5	16	
			V_{CCB} = 3.3 V ± 0.3 V	1.2	12.6	
			V_{CCB} = 5 V ± 0.5 V	0.9	10.8	

5.7 スイッチング特性：V_{CCA} = 2.5V ± 0.2V

自由気流での推奨動作温度範囲内、V_{CCA} = 2.5 V±0.2 V (特に記述のない限り) (図 6-1 を参照)

パラメータ	始点 (入力)	終点 (出力)	テスト条件	最小値	最大値	単位
t_{PLH}、t_{PHL}	A	B	V_{CCB} = 1.8V ± 0.15V	1.5	21.4	ns
			V_{CCB} = 2.5 V ± 0.2 V	1.2	9	
			V_{CCB} = 3.3 V ± 0.3 V	0.8	6.2	
			V_{CCB} = 5 V ± 0.5 V	0.6	4.8	
t_{PLH}、t_{PHL}	B	A	V_{CCB} = 1.8V ± 0.15V	1.2	9.3	ns
			V_{CCB} = 2.5 V ± 0.2 V	1	9.1	
			V_{CCB} = 3.3 V ± 0.3 V	1	8.9	
			V_{CCB} = 5 V ± 0.5 V	0.9	8.8	
t_{PHZ}、t_{PLZ}	$\overline{OE}$	A	V_{CCB} = 1.8V ± 0.15V	1.4	9	ns
			V_{CCB} = 2.5 V ± 0.2 V	1.4	9	
			V_{CCB} = 3.3 V ± 0.3 V	1.4	9	
			V_{CCB} = 5 V ± 0.5 V	1.4	9	
t_{PHZ}、t_{PLZ}	$\overline{OE}$	B	V_{CCB} = 1.8V ± 0.15V	2.3	29.6	ns
			V_{CCB} = 2.5 V ± 0.2 V	1.8	11	
			V_{CCB} = 3.3 V ± 0.3 V	1.7	9.3	
			V_{CCB} = 5 V ± 0.5 V	0.9	6.9	
t_{PZH}、t_{PZL}	$\overline{OE}$	A	V_{CCB} = 1.8V ± 0.15V	1	10.9	ns
			V_{CCB} = 2.5 V ± 0.2 V	1	10.9	
			V_{CCB} = 3.3 V ± 0.3 V	1	10.9	
			V_{CCB} = 5 V ± 0.5 V	1	10.9	
t_{PZH}、t_{PZL}	$\overline{OE}$	B	V_{CCB} = 1.8V ± 0.15V	1.7	28.2	ns
			V_{CCB} = 2.5 V ± 0.2 V	1.5	12.9	
			V_{CCB} = 3.3 V ± 0.3 V	1.2	9.4	
			V_{CCB} = 5 V ± 0.5 V	1	6.9	

Copyright © 2026 Texas Instruments Incorporated

5.8 スイッチング特性：V_{CCA} = 3.3V ± 0.3V

自由気流での推奨動作温度範囲内、V_{CCA} = 3.3 V±0.3 V (特に記述のない限り) (図 6-1 を参照)

パラメータ	始点 (入力)	終点 (出力)	テスト条件	最小値	最大値	単位
t_{PLH}、t_{PHL}	A	B	V_{CCB} = 1.8V ± 0.15V	1.5	21.2	ns
			V_{CCB} = 2.5 V ± 0.2 V	1.1	8.8	
			V_{CCB} = 3.3 V ± 0.3 V	0.8	6.2	
			V_{CCB} = 5 V ± 0.5 V	0.5	4.4	
t_{PLH}、t_{PHL}	B	A	V_{CCB} = 1.8V ± 0.15V	0.8	7.2	ns
			V_{CCB} = 2.5 V ± 0.2 V	0.8	6.2	
			V_{CCB} = 3.3 V ± 0.3 V	0.7	6.1	
			V_{CCB} = 5 V ± 0.5 V	0.6	6	
t_{PHZ}、t_{PLZ}	$\overline{OE}$	A	V_{CCB} = 1.8V ± 0.15V	1.6	8.2	ns
			V_{CCB} = 2.5 V ± 0.2 V	1.6	8.2	
			V_{CCB} = 3.3 V ± 0.3 V	1.6	8.2	
			V_{CCB} = 5 V ± 0.5 V	1.6	8.2	
t_{PHZ}、t_{PLZ}	$\overline{OE}$	B	V_{CCB} = 1.8V ± 0.15V	2.1	29	ns
			V_{CCB} = 2.5 V ± 0.2 V	1.7	10.3	
			V_{CCB} = 3.3 V ± 0.3 V	1.5	8.6	
			V_{CCB} = 5 V ± 0.5 V	0.8	6.3	
t_{PZH}、t_{PZL}	$\overline{OE}$	A	V_{CCB} = 1.8V ± 0.15V	0.8	8.1	ns
			V_{CCB} = 2.5 V ± 0.2 V	0.8	8.1	
			V_{CCB} = 3.3 V ± 0.3 V	0.8	8.1	
			V_{CCB} = 5 V ± 0.5 V	0.8	8.1	
t_{PZH}、t_{PZL}	$\overline{OE}$	B	V_{CCB} = 1.8V ± 0.15V	1.8	27.7	ns
			V_{CCB} = 2.5 V ± 0.2 V	1.4	12.4	
			V_{CCB} = 3.3 V ± 0.3 V	1.1	8.5	
			V_{CCB} = 5 V ± 0.5 V	0.9	6.4	

Copyright © 2026 Texas Instruments Incorporated

5.9 スイッチング特性：V_{CCA} = 5V ± 0.5V

自由気流での推奨動作温度範囲内、V_{CCA} = 5V ± 0.5V (特に記述のない限り) (図 6-1 を参照)

パラメータ	始点 (入力)	終点 (出力)	テスト条件	最小値	最大値	単位
t_{PLH}、t_{PHL}	A	B	V_{CCB} = 1.8V ± 0.15V	1.5	21.4	ns
			V_{CCB} = 2.5 V ± 0.2 V	1	8.8	
			V_{CCB} = 3.3 V ± 0.3 V	0.7	6	
			V_{CCB} = 5 V ± 0.5 V	0.4	4.2	
t_{PLH}、t_{PHL}	B	A	V_{CCB} = 1.8V ± 0.15V	0.7	7	ns
			V_{CCB} = 2.5 V ± 0.2 V	0.4	4.8	
			V_{CCB} = 3.3 V ± 0.3 V	0.3	4.5	
			V_{CCB} = 5 V ± 0.5 V	0.3	4.3	
t_{PHZ}、t_{PLZ}	$\overline{OE}$	A	V_{CCB} = 1.8V ± 0.15V	0.3	5.4	ns
			V_{CCB} = 2.5 V ± 0.2 V	0.3	5.4	
			V_{CCB} = 3.3 V ± 0.3 V	0.3	5.4	
			V_{CCB} = 5 V ± 0.5 V	0.3	5.4	
t_{PHZ}、t_{PLZ}	$\overline{OE}$	B	V_{CCB} = 1.8V ± 0.15V	2	28.7	ns
			V_{CCB} = 2.5 V ± 0.2 V	1.6	9.7	
			V_{CCB} = 3.3 V ± 0.3 V	1.4	8	
			V_{CCB} = 5 V ± 0.5 V	0.7	5.7	
t_{PZH}、t_{PZL}	$\overline{OE}$	A	V_{CCB} = 1.8V ± 0.15V	0.7	6.4	ns
			V_{CCB} = 2.5 V ± 0.2 V	0.7	6.4	
			V_{CCB} = 3.3 V ± 0.3 V	0.7	6.4	
			V_{CCB} = 5 V ± 0.5 V	0.7	6.4	
t_{PZH}、t_{PZL}	$\overline{OE}$	B	V_{CCB} = 1.8V ± 0.15V	1.5	27.6	ns
			V_{CCB} = 2.5 V ± 0.2 V	1.3	11.4	
			V_{CCB} = 3.3 V ± 0.3 V	1	8.1	
			V_{CCB} = 5 V ± 0.5 V	0.9	6.5	

Copyright © 2026 Texas Instruments Incorporated

5.10 動作特性

T_A = 25℃

パラメータ (1)		テスト条件		標準値	単位
C_{pdA} (2)	A ポート入力、B ポート出力	C_L = 0、f = 10MHz、t_r = t_f = 1ns	V_{CCA} = V_{CCB} = 1.8V	2	pF
			V_{CCA} = V_{CCB} = 2.5V	2	
			V_{CCA} = V_{CCB} = 3.3V	2	
			V_{CCA} = V_{CCB} = 5V	3	
	B ポート入力、A ポート出力	C_L = 0、f = 10MHz、t_r = t_f = 1ns	V_{CCA} = V_{CCB} = 1.8V	12	
			V_{CCA} = V_{CCB} = 2.5V	13	
			V_{CCA} = V_{CCB} = 3.3V	13	
			V_{CCA} = V_{CCB} = 5V	16	
C_{pdB} (2)	A ポート入力、B ポート出力	C_L = 0、f = 10MHz、t_r = t_f = 1ns	V_{CCA} = V_{CCB} = 1.8V	13	pF
			V_{CCA} = V_{CCB} = 2.5V	13	
			V_{CCA} = V_{CCB} = 3.3V	14	
			V_{CCA} = V_{CCB} = 5V	16	
	B ポート入力、A ポート出力	C_L = 0、f = 10MHz、t_r = t_f = 1ns	V_{CCA} = V_{CCB} = 1.8V	2	
			V_{CCA} = V_{CCB} = 2.5V	2	
			V_{CCA} = V_{CCB} = 3.3V	2	
			V_{CCA} = V_{CCB} = 5V	3	

(1) 『CMOS の消費電力と Cpd の計算』、SCAA035 を参照してください。
(2) トランシーバあたりの電力散逸容量。

5.11 代表的特性




図 5-1. 電圧と電流との関係





図 5-2. 電圧と電流との関係


6 パラメータ測定情報




TEST	S1
t_{pd}	Open
t_{PLZ}/t_{PZL}	2 × V_{CCO}
t_{PHZ}/t_{PZH}	GND

LOAD CIRCUIT


V_{CCO}	C_L	R_L	V_{TP}
1.8 V ± 0.15 V	15 pF	2 kW	0.15 V
2.5 V ± 0.2 V	15 pF	2 kW	0.15 V
3.3 V ± 0.3 V	15 pF	2 kW	0.3 V
5 V ± 0.5 V	15 pF	2 kW	0.3 V



VOLTAGE WAVEFORMS
PULSE DURATION



VOLTAGE WAVEFORMS
PROPAGATION DELAY TIMES



VOLTAGE WAVEFORMS
ENABLE AND DISABLE TIMES

NOTES: A. C_L includes probe and jig capacitance.
B. Waveform 1 is for an output with internal conditions such that the output is low, except when disabled by the output control. Waveform 2 is for an output with internal conditions such that the output is high, except when disabled by the output control.
C. All input pulses are supplied by generators having the following characteristics: PRR 10 MHz, Z_O = 50 W, dv/dt ≥ 1 V/ns.
D. The outputs are measured one at a time, with one transition per measurement.
E. t_{PLZ} and t_{PHZ} are the same as t_{dis}.
F. t_{PZL} and t_{PZH} are the same as t_{en}.
G. t_{PLH} and t_{PHL} are the same as t_{pd}.
H. V_{CCI} is the V_{CC} associated with the input port.
I. V_{CCO} is the V_{CC} associated with the output port.
J. All parameters and waveforms are not applicable to all devices.

図 6-1. 負荷回路および電圧波形


Copyright © 2026 Texas Instruments Incorporated

7 詳細説明

7.1 概要

SN74LVCH8T245 は、8 ビット、デュアル電源、非反転電圧レベル トランスレータです。ピン A1 ～ A4 で、制御ピン (DIR および $\overline{OE}$) は V_{CCA} を基準とし、ピン B1 ～ B4 は V_{CCB} を基準としています。A ポートと B ポートはどちらも、1.65V～5.5V の範囲の I/O 電圧に対応しています。グリッチの発生しない電源シーケンシングにより、堅牢な電源シーケンシング性能が得られると同時に、どちらの電源レールも任意の順序で電源オン / オフできます。DIR を High にすると、ポート A からポート B にデータが転送され、DIR を Low にすると、ポート B からポート A にデータが転送されます。詳細については、『AVC ロジック ファミリの技術と応用』を参照してください。

7.2 機能ブロック図



7.3 機能説明

7.3.1 完全に構成可能なデュアル レール設計により、

V_{CCA} ピンと V_{CCB} ピンは 1.65V ～ 5.5V の任意の電圧で供給できるため、このデバイスは任意の電圧ノード間での変換に適しています。1.8V、2.5V、3.3V、5V。

7.3.2 により部分的パワーダウン モード動作をサポート

I_{off} 回路が出力をディセーブルにするため、電源切断時にデバイスに電流が逆流して損傷に至ることを回避できます。これは、消費電力を低減するためにシステムの一部分がパワーダウン (部分的パワーダウン) されるアプリケーションで発生する可能性があります。デバイス上の任意の入力や出力との間の最大リーケージは、「電気的特性」の I_{off} で規定されます。

7.3.3 グリッチの発生しない電源シーケンシング

どちらの電源レールも、I/O にグリッチを発生させることなく任意の順番で電源をオンまたはオフにすることができます (つまり、Low に保持すべき出力が誤って VCC に遷移したり、あるいはその逆の現象が発生したりすることはありません)。この性質のグリッチは、周辺装置から有効なデータ ビットと誤って解釈される可能性があり、周辺装置のデバイス リセットやデバイス構成を誤ってトリガしたり、周辺装置のデータを誤って初期化する可能性もあります。

7.3.4 アクティブ バス ホールド回路

アクティブ バス ホールド回路は、未使用または未駆動の入力を有効なロジック状態に保持します。これは、基板面積の節約と部品コストの低減に役立ちます。バスホールド機能が不要になるため、プルアップまたはプルダウン抵抗とバスホールド回路との併用は推奨しません。

7.3.5 バランスのとれた高駆動能力の CMOS プッシュプル出力

バランスのとれた出力により、このデバイスは同程度の電流をシンクおよびソースすることができます。このデバイスは高駆動能力を備えており、軽負荷に高速エッジが生成されるため、リンギングを防ぐために配線と負荷の条件を考慮する必要があります。さらに、このデバイスの出力は、デバイスを損傷することなく維持できる以上に大きな電流を駆動できます。2

Copyright © 2026 Texas Instruments Incorporated

つの出力を互いに接続することで、出力駆動能力を 2 倍に高めることができます。「絶対最大定格」で定義されている電気的および熱的制限を常に順守してください。

7.3.6 V_{CC} 絶縁および V_{CC} 切断

どちらかの電源が 100mV 未満かフローティング (接続解除) のままでも、もう片方の電源がデバイスに接続されている場合、I/O はハイ インピーダンス状態に入ります。どちらかの電源がフローティング (接続解除) になるまで、このデバイスの I/O は駆動させないか、ロジック Low 状態を維持しておくことを推奨します。デバイス上の任意の入力や出力との間の最大リーケージは、*電気的特性*の I_{off} で規定されます。

7.4 デバイスの機能モード

表 7-1 に、SN74LVCH8T245 の機能モードを示します。

表 7-1. 機能表 (各 8 ビット セクション)

制御入力 (1)		出力回路		動作
$\overline{OE}$	DIR	A ポート	B ポート	
L	L	有効	ハイ インピーダンス	B データを A バスへ
L	H	ハイ インピーダンス	有効	A データを B バスへ
H	X	ハイ インピーダンス	ハイ インピーダンス	絶縁

(1) データ I/O の入力回路は常に機能しています。

Copyright © 2026 Texas Instruments Incorporated

8 アプリケーションと実装

注

以下のアプリケーション情報は、TI の製品仕様に含まれるものではなく、TI ではその正確性または完全性を保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

8.1 使用上の注意

SN74LVCH8T245 デバイスは、相互に異なるインターフェイス電圧で動作するデバイスまたはシステムのインターフェイスのレベル変換アプリケーションで使用できます。デバイスに 5V 電源が供給されている場合、最大出力電流は 32mA まで可能になります。

8.2 代表的なアプリケーション




図 8-1. 代表的なアプリケーション回路

8.2.1 設計要件

この設計例では、表 8-1 に記載されているパラメータを使用します。

表 8-1. 設計パラメータ

パラメータ	値
入力電圧	1.65V ～ 5.5V
出力電圧	1.65V ～ 5.5V

8.2.2 詳細な設計手順

設計プロセスを開始するには、以下を決定する必要があります。

- 入力電圧範囲
  - SN74LVCH8T245 を駆動しているデバイスの電源電圧を使用して、入力電圧範囲を決定します。有効なロジック high の場合、値は入力ポートの V_{IH} を超えている必要があります。有効なロジック Low の場合、値は入力ポートの V_{IL} 未満である必要があります。
- 出力電圧範囲
  - SN74LVCH8T245 が駆動しているデバイスの電源電圧を使用して、出力電圧範囲を決定します。

8.2.2.1 イネーブル時間

式 1、式 2、式 3 および 式 4 の式を使用して、SN74LVCH8T245 のイネーブル時間を計算します。

$$t_{PZH}\text{ (DIR to A)} = t_{PLZ}\text{ (DIR to B)} + t_{PLH}\text{ (B to A)} \quad (1)$$

$$t_{PZL}\text{ (DIR to A)} = t_{PHZ}\text{ (DIR to B)} + t_{PHL}\text{ (B to A)} \quad (2)$$

$$t_{PZH}\text{ (DIR to B)} = t_{PLZ}\text{ (DIR to A)} + t_{PLH}\text{ (A to B)} \quad (3)$$

$$t_{PZL}\text{ (DIR to B)} = t_{PHZ}\text{ (DIR to A)} + t_{PHL}\text{ (A to B)} \quad (4)$$

双方向アプリケーションでは、これらのイネーブル時間から、DIR ビットが切り替わってから出力が得られるまでの遅延の最大値が得られます。たとえば、デバイスが最初に A から B に送信しており、その後に DIR ビットが切り替わる場合、デバイスの B ポートはそれが入力として指定される前にディセーブルにする必要があります。B ポートがディセーブルになると、このポートに印加されていた入力信号は、指定の伝搬遅延を経過した後に対応する A ポートで確認できるようになります。

8.2.3 アプリケーション曲線




図 8-2. 2.5MHz での昇圧変換 (1.8V→5V)

Copyright © 2026 Texas Instruments Incorporated

8.3 電源に関する推奨事項

GND ピンには最初に必ずグランド リファレンス電圧を印加してください。このデバイスは、ランプ順序要件なしで、グリッチの発生しない電源シーケンシング用に設計されています。

このデバイスは、セクション 7.3.3 で説明されているように、さまざまな電源シーケンシング手法を考慮して設計されており、ダウンストリーム デバイスの意図しないトリガ防止に役立ちます。

8.4 レイアウト

8.4.1 レイアウトのガイドライン

デバイスの信頼性を確保するため、TI では、一般的なプリント基板レイアウトのガイドラインに従うことを推奨しています。

- 電源にはバイパス コンデンサを使用する必要があります。
- 過度の負荷を避けるため、配線長を短くする必要があります。
- システム要件に応じて信号の立ち上がり時間と立ち下がり時間を調整するのに便利なように、負荷コンデンサまたはプルアップ抵抗の信号パスにパッドを配置します

Copyright © 2026 Texas Instruments Incorporated

8.4.2 レイアウト例




図 8-3. SN74LVCH8T245 レイアウト

Copyright © 2026 Texas Instruments Incorporated

9 デバイスおよびドキュメントのサポート

9.1 ドキュメントのサポート

9.1.1 関連資料

関連資料については、以下を参照してください。

- テキサス インスツルメンツ、『SN74LVCXT245 および SN74LVCHXT245 方向制御型電圧トランスレータ / レベルシフタ ファミリによる設計』
- テキサス インスツルメンツ、『バスホールド回路』
- テキサス インスツルメンツ、『AVC ロジック ファミリの技術と応用』
- テキサス・インスツルメンツ、『CMOS の消費電力と Cpd の計算』

9.2 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。 変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

9.3 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計で必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの使用条件を参照してください。

9.4 商標

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.
すべての商標は、それぞれの所有者に帰属します。

9.5 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

9.6 用語集

テキサス・インスツルメンツ用語集　　この用語集には、用語や略語の一覧および定義が記載されています。

10 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision C (December 2022) to Revision D (May 2026)	Page
• 追加機能を追加	1
• 電気的特性セクションを更新	6
• セクション 7.3.3 を追加	13
• 「電源に関する推奨事項」セクションを更新	17

Copyright © 2026 Texas Instruments Incorporated

Changes from Revision B (January 2016) to Revision C (December 2022) **Page**

- ドキュメント全体にわたって表、図、相互参照の採番方法を更新 1
- PW パッケージの熱を更新。 5
- 「高速変換をサポート」を削除し、「平衡高駆動 CMOS プッシュプル出力」セクションを追加 13

11 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

Copyright © 2026 Texas Instruments Incorporated

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package | Pins	Package qty | Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
74LVCH8T245DGVRG4	Active	Production	TVSOP (DGV) | 24	2000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	NJ245
74LVCH8T245DGVRG4.B	Active	Production	TVSOP (DGV) | 24	2000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	NJ245
74LVCH8T245RHLRG4	Active	Production	VQFN (RHL) | 24	1000 | LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	NJ245
74LVCH8T245RHLRG4.B	Active	Production	VQFN (RHL) | 24	1000 | LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	NJ245
SN74LVCH8T245DBR	Active	Production	SSOP (DB) | 24	2000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	NJ245
SN74LVCH8T245DBR.B	Active	Production	SSOP (DB) | 24	2000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	NJ245
SN74LVCH8T245DBRG4	Active	Production	SSOP (DB) | 24	2000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	NJ245
SN74LVCH8T245DBRG4.B	Active	Production	SSOP (DB) | 24	2000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	NJ245
SN74LVCH8T245DGVR	Active	Production	TVSOP (DGV) | 24	2000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	NJ245
SN74LVCH8T245DGVR.B	Active	Production	TVSOP (DGV) | 24	2000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	NJ245
SN74LVCH8T245PW	Active	Production	TSSOP (PW) | 24	60 | TUBE	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	NJ245
SN74LVCH8T245PW.B	Active	Production	TSSOP (PW) | 24	60 | TUBE	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	NJ245
SN74LVCH8T245PWE4	Active	Production	TSSOP (PW) | 24	60 | TUBE	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	NJ245
SN74LVCH8T245PWR	Active	Production	TSSOP (PW) | 24	2000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	NJ245
SN74LVCH8T245PWR.A	Active	Production	TSSOP (PW) | 24	2000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	NJ245
SN74LVCH8T245PWRG4	Active	Production	TSSOP (PW) | 24	2000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	NJ245
SN74LVCH8T245PWRG4.A	Active	Production	TSSOP (PW) | 24	2000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	NJ245
SN74LVCH8T245RHLR	Active	Production	VQFN (RHL) | 24	1000 | LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	NJ245
SN74LVCH8T245RHLR.B	Active	Production	VQFN (RHL) | 24	1000 | LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	NJ245

(1) **Status:** For more details on status, see our product life cycle.

(2) **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

(3) **RoHS values:** Yes, No, RoHS Exempt. See the TI RoHS Statement for additional information and value definition.

(4) **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

(5) **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

(6) **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.


Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.


In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

TAPE AND REEL INFORMATION

REEL DIMENSIONS




TAPE DIMENSIONS



A0	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers


QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
74LVCH8T245DGVRG4	TVSOP	DGV	24	2000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1
74LVCH8T245RHLRG4	VQFN	RHL	24	1000	180.0	12.4	3.8	5.8	1.2	8.0	12.0	Q1
SN74LVCH8T245DBR	SSOP	DB	24	2000	330.0	16.4	8.2	8.8	2.5	12.0	16.0	Q1
SN74LVCH8T245DBRG4	SSOP	DB	24	2000	330.0	16.4	8.2	8.8	2.5	12.0	16.0	Q1
SN74LVCH8T245DGVR	TVSOP	DGV	24	2000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1
SN74LVCH8T245PWR	TSSOP	PW	24	2000	330.0	16.4	6.95	8.3	1.6	8.0	16.0	Q1
SN74LVCH8T245PWRG4	TSSOP	PW	24	2000	330.0	16.4	6.95	8.3	1.6	8.0	16.0	Q1
SN74LVCH8T245RHLR	VQFN	RHL	24	1000	180.0	12.4	3.8	5.8	1.2	8.0	12.0	Q1


TAPE AND REEL BOX DIMENSIONS



*All dimensions are nominal


Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
74LVCH8T245DGVRG4	TVSOP	DGV	24	2000	353.0	353.0	32.0
74LVCH8T245RHLRG4	VQFN	RHL	24	1000	213.0	191.0	35.0
SN74LVCH8T245DBR	SSOP	DB	24	2000	353.0	353.0	32.0
SN74LVCH8T245DBRG4	SSOP	DB	24	2000	353.0	353.0	32.0
SN74LVCH8T245DGVR	TVSOP	DGV	24	2000	353.0	353.0	32.0
SN74LVCH8T245PWR	TSSOP	PW	24	2000	353.0	353.0	32.0
SN74LVCH8T245PWRG4	TSSOP	PW	24	2000	353.0	353.0	32.0
SN74LVCH8T245RHLR	VQFN	RHL	24	1000	213.0	191.0	35.0

TUBE




*All dimensions are nominal

Device	Package Name	Package Type	Pins	SPQ	L (mm)	W (mm)	T (µm)	B (mm)
SN74LVCH8T245PW	PW	TSSOP	24	60	530	10.2	3600	3.5
SN74LVCH8T245PW.B	PW	TSSOP	24	60	530	10.2	3600	3.5
SN74LVCH8T245PWE4	PW	TSSOP	24	60	530	10.2	3600	3.5




NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for optimal thermal and mechanical performance.



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 18X




SOLDER MASK DETAILS

4225250/C 06/2026

NOTES: (continued)

4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271) .
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD
80% PRINTED COVERAGE BY AREA
SCALE: 18X

4225250/C 06/2026

NOTES: (continued)


6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

PACKAGE OUTLINE

PW0024A


TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE




NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-153.



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 10X




SOLDER MASK DETAILS

4220208/A 02/2017

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 10X

4220208/A 02/2017

NOTES: (continued)


8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

PACKAGE OUTLINE

DGV0024A


TVSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE




NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-153.



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 12X




SOLDER MASK DETAILS

4229221/A 12/2022

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 12X

4229221/A 12/2022


NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

MSSO002E – JANUARY 1995 – REVISED DECEMBER 2001

DB (R-PDSO-G)** **PLASTIC SMALL-OUTLINE**

28 PINS SHOWN



DIM \ PINS **	14	16	20	24	28	30	38
A MAX	6,50	6,50	7,50	8,50	10,50	10,50	12,90
A MIN	5,90	5,90	6,90	7,90	9,90	9,90	12,30

4040065 /E 12/01

NOTES: A. All linear dimensions are in millimeters.
B. This drawing is subject to change without notice.
C. Body dimensions do not include mold flash or protrusion not to exceed 0,15.
D. Falls within JEDEC MO-150

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、 TI の販売条件 、 TI の総合的な品質ガイドライン 、 ti.com または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。 TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2026, Texas Instruments Incorporated

最終更新日：2025 年 10 月