

SN74LXC8T245、構成可能なレベル・シフト機能搭載、3 ステート出力、8 ビット、デュアル電源バス・トランシーバ

1 特長

- 完全に構成可能なデュアル・レール設計により、各ポートは 1.1V~5.5V で動作可能
- 堅牢でグリッチの発生しない電源シーケンシング
- 3.3V~5.0V で最高 420Mbps をサポート
- シュミット・トリガ入力により低速またはノイズの多い入力に対応
- ダイナミック・プルダウン抵抗を内蔵した I/O により、外付け部品数の削減が可能
- スタティック・プルダウン抵抗を内蔵した制御入力により、制御入力のフローティングが可能
- 高い駆動強度 (5V で最大 32mA)
- 低い消費電力:
 - 最大 4μA (25°C)
 - 最大 12μA (-40°C~125°C)
- V_{CC} 絶縁および V_{CC} 切断 (I_{off-float}) 機能
 - どちらかの V_{CC} 電源が 100mV 未満になった場合または切断された場合、すべての I/O がプルダウンされた後に高インピーダンス状態に移行
- I_{off} により部分的パワーダウン・モードでの動作をサポート
- LVC ファミリのレベル・シフタと互換
- 制御ロジック (DIR および OE) は V_{CCA} 基準
- 動作温度範囲: -40°C~+125°C
- JESD 78、Class II 準拠で 100mA 超のラッチアップ性能
- JESD 22 を上回る ESD 保護
 - 人体モデルで 4000V
 - 荷電デバイス・モデルで 1000V

2 アプリケーション

- 低速またはノイズの多い入力信号の除去
- インジケータ LED またはブザーの駆動
- メカニカル・スイッチのデバウンス
- 汎用 I/O レベル・シフト
- プッシュプル・レベル・シフト (UART、SPI、JTAG など)


3 説明

SN74LXC8T245 は、8 ビット、デュアル電源、非反転双方向電圧レベル変換デバイスです。Ax ピンおよび制御ピン (DIR および OE) は V_{CCA} ロジック・レベルを基準とし、Bx ピンは V_{CCB} ロジック・レベルを基準としています。A ポートは、1.1V~5.5V の範囲の I/O 電圧を受け入れ、B ポートは 1.1V~5.5V の I/O 電圧に対応できます。OE を LOW に設定すると、DIR が HIGH のときは A から B へ、DIR が LOW のときは B から A へデータが転送されます。OE を HIGH に設定すると、Ax ピンと Bx ピンの両方がハイ・インピーダンス状態になります。制御ロジックの動作の概要については、「デバイスの機能モード」を参照してください。

パッケージ情報 (1)

部品番号	パッケージ	本体サイズ (公称)
SN74LXC8T245	PW (TSSOP, 24)	7.80mm × 6.40mm
	DGS (VSSOP, 24)	6.10mm × 3.00mm
	RHL (VQFN, 24)	5.50mm × 3.50mm
	RJW (UQFN, 24)	4.00mm × 2.00 mm

(1) 利用可能なすべてのパッケージについては、このデータシートの末尾にある注文情報を参照してください。



機能ブロック図



目次

1 特長.....	1	7.1 負荷回路および電圧波形.....	18
2 アプリケーション.....	1	8 詳細説明.....	20
3 説明.....	1	8.1 概要.....	20
4 改訂履歴.....	2	8.2 機能ブロック図.....	20
5 ピン構成および機能.....	3	8.3 機能説明.....	21
6 仕様.....	4	8.4 デバイスの機能モード.....	23
6.1 絶対最大定格.....	4	9 アプリケーションと実装.....	24
6.2 ESD 定格.....	4	9.1 アプリケーション情報.....	24
6.3 推奨動作条件.....	5	9.2 代表的なアプリケーション.....	24
6.4 熱に関する情報.....	5	10 電源に関する推奨事項.....	25
6.5 電気的特性.....	6	11 レイアウト.....	25
6.6 スイッチング特性、 $V_{CCA} = 1.2 \pm 0.1V$	9	11.1 レイアウトのガイドライン.....	25
6.7 スイッチング特性、 $V_{CCA} = 1.5 \pm 0.1V$	10	11.2 レイアウト例.....	25
6.8 スイッチング特性、 $V_{CCA} = 1.8 \pm 0.15V$	11	12 デバイスおよびドキュメントのサポート.....	26
6.9 スイッチング特性、 $V_{CCA} = 2.5 \pm 0.2V$	12	12.1 デバイスのサポート.....	26
6.10 スイッチング特性、 $V_{CCA} = 3.3 \pm 0.3V$	13	12.2 ドキュメントの更新通知を受け取る方法.....	26
6.11 スイッチング特性、 $V_{CCA} = 5.0 \pm 0.5V$	14	12.3 サポート・リソース.....	26
6.12 スイッチング特性: T_{sk} 、 T_{MAX}	15	12.4 商標.....	26
6.13 動作特性.....	15	12.5 静電気放電に関する注意事項.....	26
6.14 代表的特性.....	16	12.6 用語集.....	26
7 パラメータ測定情報.....	18	13 メカニカル、パッケージ、および注文情報.....	26

4 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision * (November 2022) to Revision A (March 2023)

Page

• データシートに DGS パッケージ情報を追加.....	1
-------------------------------	---

5 ピン構成および機能




図 5-1. PW および DGS パッケージ、24 ピン TSSOP および VSSOP (それぞれ上面図)




図 5-2. RHL および RJW パッケージ、24 ピン VQFN および UQFN (透過上面図)




表 5-1. ピン機能

ピン			タイプ ⁽¹⁾	説明
名称	PW, DGS, RHL	RJW		
V _{CCA}	1	24	—	A ポートの電源電圧。1.1V ≤ V _{CCA} ≤ 5.5V。
DIR	2	1	I	すべてのポートの方向制御信号。V _{CCA} を基準とする。
A1	3	2	I/O	入力 / 出力 A1。V _{CCA} を基準とする。
A2	4	3	I/O	入力 / 出力 A2。V _{CCA} を基準とする。
A3	5	4	I/O	入力 / 出力 A3。V _{CCA} を基準とする。
A4	6	5	I/O	入力 / 出力 A4。V _{CCA} を基準とする。
A5	7	6	I/O	入力 / 出力 A5。V _{CCA} を基準とする。
A6	8	7	I/O	入力 / 出力 A6。V _{CCA} を基準とする。
A7	9	8	I/O	入力 / 出力 A7。V _{CCA} を基準とする。
A8	10	9	I/O	入力 / 出力 A8。V _{CCA} を基準とする。
GND	11	10	—	グラウンド。
	12	11	—	グラウンド。
	13	12	—	グラウンド。
B8	14	13	I/O	入力 / 出力 B8。V _{CCB} を基準とする。
B7	15	14	I/O	入力 / 出力 B7。V _{CCB} を基準とする。
B6	16	15	I/O	入力 / 出力 B6。V _{CCB} を基準とする。
B5	17	16	I/O	入力 / 出力 B5。V _{CCB} を基準とする。
B4	18	17	I/O	入力 / 出力 B4。V _{CCB} を基準とする。
B3	19	18	I/O	入力 / 出力 B3。V _{CCB} を基準とする。
B2	20	19	I/O	入力 / 出力 B2。V _{CCB} を基準とする。
B1	21	20	I/O	入力 / 出力 B1。V _{CCB} を基準とする。
OE	22	21	I	出力イネーブル。すべての出力をイネーブルするには、GND にプルダウンする。すべての出力を高インピーダンス・モードにするには、V _{CCA} にプルダウンする。V _{CCA} を基準とする。
V _{CCB}	23	22	—	B ポートの電源電圧。1.1V ≤ V _{CCB} ≤ 5.5V
	24	23	—	B ポートの電源電圧。1.1V ≤ V _{CCB} ≤ 5.5V
PAD	—	—	—	サーマル・パッド。グラウンド接続 (推奨) またはフローティングのままにすることができます。

(1) I = 入力、O = 出力

6 仕様

6.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り)⁽¹⁾

			最小値	最大値	単位
V_{CCA}	電源電圧 A		-0.5	6.5	V
V_{CCB}	電源電圧 B		-0.5	6.5	V
V_I	入力電圧 ⁽²⁾	I/O ポート (A ポート)	-0.5	6.5	V
		I/O ポート (B ポート)	-0.5	6.5	
		制御入力	-0.5	6.5	
V_O	高インピーダンスまたは電源オフ状態で出力に印加される電圧 ⁽²⁾	A ポート	-0.5	6.5	V
		B ポート	-0.5	6.5	
V_O	High または Low 状態で出力に印加される電圧 ^{(2) (3)}	A ポート	-0.5	$V_{CCA} + 0.5$	V
		B ポート	-0.5	$V_{CCB} + 0.5$	
I_{IK}	入力クランプ電流	$V_I < 0$	-50		mA
I_{OK}	出力クランプ電流	$V_O < 0$	-50		mA
I_O	連続出力電流		-50	50	mA
	V_{CC} または GND を通過する連続電流		-200	200	mA
T_J	接合部温度			150	°C
T_{stg}	保存温度		-65	150	°C

- (1) 「絶対最大定格」を上回るストレスが加わった場合、デバイスに永続的な損傷が発生する可能性があります。これはストレスの定格のみについて示しており、このような条件や、「推奨動作条件」に記載されている条件を超える条件でデバイスが機能するということを意味するわけではありません。「推奨動作条件」に記載されている制限を超えた状態に晒されることにより、デバイスの信頼性に影響を及ぼす可能性があります。
- (2) 入力電流と出力電流の定格を順守しても、入力電圧と出力の負電圧の定格を超えることがあります。
- (3) 出力電流の定格を順守しても、出力の正電圧の定格を最大 6.5V 超過することがあります。

6.2 ESD 定格

			値	単位
$V_{(ESD)}$	静電気放電	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 準拠 ⁽¹⁾	±4000	V
		デバイス帯電モデル (CDM)、JEDEC 仕様 JESD22-C101 準拠 ⁽²⁾	±1000	

- (1) JEDEC のドキュメント JEP155 には、500V HBM であれば標準的な ESD 管理プロセスで安全な製造が可能であると記載されています。
- (2) JEDEC のドキュメント JEP157 には、250V CDM であれば標準的な ESD 管理プロセスで安全な製造が可能であると記載されています。

6.3 推奨動作条件

自由気流での動作温度範囲内 (特に記述のない限り) ⁽¹⁾ ⁽²⁾ ⁽³⁾

			最小値	最大値	単位
V _{CCA}	電源電圧 A		1.08	5.5	V
V _{CCB}	電源電圧 B		1.08	5.5	V
I _{OH}	High レベル出力電流	V _{CCO} = 1.1V		-0.1	mA
		V _{CCO} = 1.4V		-4	
		V _{CCO} = 1.65V		-8	
		V _{CCO} = 2.3V		-12	
		V _{CCO} = 3V		-24	
		V _{CCO} = 4.5V		-32	
I _{OL}	Low レベル出力電流	V _{CCO} = 1.1V		0.1	mA
		V _{CCO} = 1.4V		4	
		V _{CCO} = 1.65V		8	
		V _{CCO} = 2.3V		12	
		V _{CCO} = 3V		24	
		V _{CCO} = 4.5V		32	
V _I	入力電圧 ⁽³⁾		0	5.5	V
V _O	出力電圧	アクティブ状態	0	V _{CCO}	V
		トライステート	0	5.5	
T _A	自由気流での動作温度		-40	125	°C

(1) V_{CCI} は入力ポートに関連付けられた V_{CC} です。

(2) V_{CCO} は出力ポートに関連付けられた V_{CC} です。

(3) このデバイスのすべての制御入力とデータ I/O には、デバイスへの外部接続が未定義の場合に配線がフローティングにならないように弱いプルダウンが搭載されています。この弱いプルダウンからの入力リーク電流は、「電気的特性」に記載された I_I の仕様によって定義されます。

6.4 熱に関する情報

熱評価基準 ⁽¹⁾		SN74LXC8T245				単位
		PW (TSSOP)	RHL (VQFN)	DGS (VSSOP)	RJW (UQFN)	
		24 ピン	24 ピン	24 ピン	24 ピン	
R _{θJA}	接合部から周囲への熱抵抗	99.6	47.4	86.2	118.4	°C/W
R _{θJC(top)}	接合部からケース (上面) への熱抵抗	43.7	42.6	34.6	61.2	°C/W
R _{θJB}	接合部から基板への熱抵抗	54.7	25.1	47.2	49.9	°C/W
Y _{JT}	接合部から上面への特性パラメータ	6.4	2.7	1.5	3.3	°C/W
Y _{JB}	接合部から基板への特性パラメータ	54.3	25.1	46.9	49.7	°C/W
R _{θJC(bottom)}	接合部からケース (底面) への熱抵抗	該当なし	14.9	該当なし	該当なし	°C/W

(1) 従来および最新の熱評価基準の詳細については、『[半導体および IC パッケージの熱評価基準](#)』アプリケーション・レポートを参照してください。

6.5 電氣的特性

自由気流での動作温度範囲内 (特に記述のない限り)^{(1) (2)}

パラメータ		テスト条件	V _{CCA}	V _{CCB}	自由気流での動作温度 (T _A)									単位
					25℃			-40℃～85℃			-40℃～125℃			
					最小 値	標準 値	最大 値	最小 値	標準 値	最大 値	最小 値	標準 値	最大 値	
V _{T+}	正方向の入力 スレッシュホールド 電圧	データ入力 (Ax, Bx) (V _{CCI} を基準とする)	1.1V	1.1V				0.44		0.88	0.44		0.88	V
			1.4V	1.4V				0.60		0.98	0.60		0.98	
			1.65V	1.65V				0.76		1.13	0.76		1.13	
			2.3V	2.3V				1.08		1.56	1.08		1.56	
			3V	3V				1.48		1.92	1.48		1.92	
			4.5V	4.5V				2.19		2.74	2.19		2.74	
			5.5V	5.5V				2.65		3.33	2.65		3.33	
		制御入力 (OE、DIR) (V _{CCA} を基準とする)	1.1V	1.1V				0.44		0.88	0.44		0.88	V
			1.4V	1.4V				0.60		0.98	0.60		0.98	
			1.65V	1.65V				0.76		1.13	0.76		1.13	
			2.3V	2.3V				1.08		1.56	1.08		1.56	
			3V	3V				1.48		1.92	1.48		1.92	
			4.5V	4.5V				2.19		2.74	2.19		2.74	
			5.5V	5.5V				2.65		3.33	2.65		3.33	
V _{T-}	負方向の入力 スレッシュホールド 電圧	データ入力 (Ax, Bx) (V _{CCI} を基準とする)	1.1V	1.1V				0.17		0.48	0.17		0.48	V
			1.4V	1.4V				0.28		0.59	0.28		0.59	
			1.65V	1.65V				0.35		0.69	0.35		0.69	
			2.3V	2.3V				0.56		0.97	0.56		0.97	
			3V	3V				0.89		1.5	0.89		1.5	
			4.5V	4.5V				1.51		1.97	1.51		1.97	
			5.5V	5.5V				1.88		2.4	1.88		2.4	
		制御入力 (OE、DIR) (V _{CCA} を基準とする)	1.1V	1.1V				0.17		0.48	0.17		0.48	V
			1.4V	1.4V				0.28		0.6	0.28		0.6	
			1.65V	1.65V				0.35		0.71	0.35		0.71	
			2.3V	2.3V				0.56		1	0.56		1	
			3V	3V				0.89		1.5	0.89		1.5	
			4.5V	4.5V				1.51		2	1.51		2	
			5.5V	5.5V				1.88		2.46	1.88		2.46	

6.5 電気的特性 (continued)

自由気流での動作温度範囲内 (特に記述のない限り)^{(1) (2)}

パラメータ		テスト条件	V _{CCA}	V _{CCB}	自由気流での動作温度 (T _A)									単位
					25℃			-40℃～85℃			-40℃～125℃			
					最小値	標準値	最大値	最小値	標準値	最大値	最小値	標準値	最大値	
ΔV _T	入力スレッシュホールドのヒステリシス (V _{T+} - V _{T-})	データ入力 (Ax, Bx) (V _{CCI} を基準とする)	1.1V	1.1V				0.2	0.4	0.2	0.4	V		
			1.4V	1.4V				0.25	0.5	0.25	0.5			
			1.65V	1.65V				0.3	0.55	0.3	0.55			
			2.3V	2.3V				0.38	0.65	0.38	0.65			
			3V	3V				0.46	0.72	0.46	0.72			
			4.5V	4.5V				0.58	0.93	0.58	0.93			
			5.5V	5.5V				0.69	1.06	0.69	1.06			
		制御入力 (OE, DIR) (V _{CCA} を基準とする)	1.1V	1.1V				0.2	0.4	0.2	0.4	V		
			1.4V	1.4V				0.25	0.5	0.25	0.5			
			1.65V	1.65V				0.3	0.55	0.3	0.55			
			2.3V	2.3V				0.38	0.65	0.38	0.65			
			3V	3V				0.46	0.72	0.46	0.72			
			4.5V	4.5V				0.58	0.93	0.58	0.93			
			5.5V	5.5V				0.69	1.06	0.69	1.06			
V _{OH}	High レベル出力電圧 (3)	I _{OH} = -100μA	1.1V～5.5V	1.1V～5.5V			V _{CCO} - 0.1		V _{CCO} - 0.1		V			
		I _{OH} = -4mA	1.4V	1.4V			1		1					
		I _{OH} = -8mA	1.65V	1.65V			1.2		1.2					
		I _{OH} = -12mA	2.3V	2.3V			1.9		1.9					
		I _{OH} = -24mA	3V	3V			2.4		2.4					
		I _{OH} = -32mA	4.5V	4.5V			3.8		3.8					
V _{OL}	Low レベル出力電圧 (4)	I _{OL} = 100μA	1.1V～5.5V	1.1V～5.5V				0.1		0.1	V			
		I _{OL} = 4mA	1.4V	1.4V				0.3		0.3				
		I _{OL} = 8mA	1.65V	1.65V				0.45		0.45				
		I _{OL} = 12mA	2.3V	2.3V				0.3		0.3				
		I _{OL} = 24mA	3V	3V				0.55		0.55				
		I _{OL} = 32mA	4.5V	4.5V				0.55		0.55				
I _I	入力リーク電流	制御入力 (DIR, OE) V _I = V _{CCA} または GND	1.1V～5.5V	1.1V～5.5V	-0.1	1.5	-0.1	2	-0.1	2	μA			
		データ入力 (Ax, Bx) V _I = V _{CCI} または GND	1.1V～5.5V	1.1V～5.5V	-0.3	0.3	-1	1	-2	2	μA			
I _{off}	部分的パワーダウン電流	A ポートまたは B ポート V _I または V _O = 0V～5.5V	0V	0V～5.5V	-1.5	1.5	-2	2	-2.5	2.5	μA			
			0V～5.5V	0V	-1.5	1.5	-2	2	-2.5	2.5				
I _{off-float}	フローティング電源の部分的パワーダウン電流	A ポートまたは B ポート V _I または V _O = GND	フローティング (6)	0V～5.5V	-1.5	1.5	-2	2	-2.5	2.5	μA			
			0V～5.5V	フローティング (6)	-1.5	1.5	-2	2	-2.5	2.5				

6.5 電気的特性 (continued)

自由気流での動作温度範囲内 (特に記述のない限り)^{(1) (2)}

パラメータ		テスト条件	V _{CCA}	V _{CCB}	自由気流での動作温度 (T _A)									単位		
					25℃			-40℃～85℃			-40℃～125℃					
					最小値	標準値	最大値	最小値	標準値	最大値	最小値	標準値	最大値			
I _{OZ}	トライステート出力電流 (5)	A または B ポート: V _I = V _{CCI} または GND V _O = V _{CCO} または GND OE = V _{T+(MAX)}	1.1V～5.5V	1.1V～5.5V	-0.3		0.3		-1		1		-2		2	μA
I _{CCA}	V _{CCA} の電源電流	V _I = V _{CCI} または GND	1.1V～5.5V	1.1V～5.5V			2				4				8	μA
		I _O = 0	0V	5.5V			-0.2			-0.5			-1			
			5.5V	0V				1				2			4	
		V _I = GND I _O = 0	5.5V	フローティング (6)				2				4			8	
I _{CCB}	V _{CCB} の電源電流	V _I = V _{CCI} または GND	1.1V～5.5V	1.1V～5.5V			2				4				8	μA
		I _O = 0	0V	5.5V				1				2			4	
			5.5V	0V			-0.2			-0.5			-1			
		V _I = GND I _O = 0	フローティング (6)	5.5V				2				4			8	
I _{CCA} + I _{CCB}	複合電源電流	V _I = V _{CCI} または GND I _O = 0	1.1V～5.5V	1.1V～5.5V			4				8				12	μA
ΔI _{CCA}	入力ごとに追加する V _{CCA} の電源電流	制御入力 (DIR、OE): V _I = V _{CCA} - 0.6V A ポート = V _{CCA} または GND B ポート = オープン	3.0V～5.5V	3.0V～5.5V							50				75	μA
		A ポート: V _I = V _{CCA} - 0.6V DIR = V _{CCA} 、B ポート = オープン	3.0V～5.5V	3.0V～5.5V								50				
ΔI _{CCB}	入力ごとに追加する V _{CCB} の電源電流	B ポート: V _I = V _{CCB} - 0.6V DIR = GND、A ポート = オープン	3.0V～5.5V	3.0V～5.5V							50				75	μA
C _i	制御入力容量	V _I = 3.3V または GND	3.3V	3.3V			2.6				5				5	pF
C _{io}	データ I/O 容量	OE = V _{CCA} 、V _O = 1.65V DC + 1MHz - 16dBm 正弦波	3.3V	3.3V			5.8				10				10	pF

(1) V_{CCI} は入力ポートに関連付けられた V_{CC} です。

(2) V_{CCO} は出力ポートに関連付けられた V_{CC} です。

(3) $V_I = V_{T+}(MAX)$ の条件でテスト済み。

(4) $V_I = V_{T-}(MIN)$ の条件でテスト済み。

(5) I/O ポートの場合、パラメータ I_{OZ} には入力リーク電流が含まれます。

(6) フローティングは、外部デバイスによるアクティブ駆動はなく、10nA 以上のリーク電流がないノードとして定義されます。

6.6 スイッチング特性、 $V_{CCA} = 1.2 \pm 0.1V$

テスト回路と負荷については、[図 7-1](#) および [表 7-1](#) を参照してください。測定波形については、[図 7-2](#)、[図 7-3](#) および [図 7-4](#) を参照してください。

パラメータ		送信元	送信先	テスト条件	B ポート電源電圧 (V _{CCB})																		単位
					1.2 ± 0.1V			1.5 ± 0.1V			1.8 ± 0.15V			2.5 ± 0.2V			3.3 ± 0.3V			5.0 ± 0.5V			
					最小値	標準値	最大値	最小値	標準値	最大値	最小値	標準値	最大値	最小値	標準値	最大値	最小値	標準値	最大値	最小値	標準値	最大値	
t _{pd}	伝搬遅延	A	B	-40℃～85℃	10		65	10		31	7		25	7		24	5		22	5		21	ns
				-40℃～125℃	10		70	10		33	7		27	7		26	5		24	5		23	
		B	A	-40℃～85℃	10		62	10		55	10		49	8		42	8		40	8		39	
				-40℃～125℃	10		68	10		60	10		54	8		47	8		45	8		44	
t _{dis}	ディセーブル時間	OE	A	-40℃～85℃	20		64	20		64	20		64	20		64	20		64	20		64	ns
				-40℃～125℃	20		69	20		69	20		69	20		69	20		69	20		69	
		OE	B	-40℃～85℃	20		80	20		62	20		54	20		48	20		47	20		45	
				-40℃～125℃	20		85	20		67	20		59	20		52	20		50	20		48	
t _{en}	イネーブル時間	OE	A	-40℃～85℃	20		90	20		91	20		91	20		91	20		90	20		90	ns
				-40℃～125℃	20		97	20		98	20		97	20		96	20		96	20		96	
		OE	B	-40℃～85℃	20		95	20		57	15		48	10		38	10		36	10		36	
				-40℃～125℃	20		100	20		61	15		53	10		42	10		39	10		39	

6.7 スイッチング特性、 $V_{CCA} = 1.5 \pm 0.1V$

テスト回路と負荷については、[図 7-1](#) および [表 7-1](#) を参照してください。測定波形については、[図 7-2](#)、[図 7-3](#) および [図 7-4](#) を参照してください。

パラメータ		送信元	送信先	テスト条件	B ポート電源電圧 (V _{CCB})																		単位
					1.2 ± 0.1V			1.5 ± 0.1V			1.8 ± 0.15V			2.5 ± 0.2V			3.3 ± 0.3V			5.0 ± 0.5V			
					最小値	標準値	最大値	最小値	標準値	最大値	最小値	標準値	最大値	最小値	標準値	最大値	最小値	標準値	最大値	最小値	標準値	最大値	
t _{pd}	伝搬遅延	A	B	-40℃～85℃	10		52	5		25	5		23	5		17	5		14	3		13	ns
				-40℃～125℃	10		57	5		26	5		23	5		18	5		16	3		14	
		B	A	-40℃～85℃	8		36	7		28	7		26	5		20	5		18	5		17	
				-40℃～125℃	8		40	7		29	7		26	5		22	5		20	5		18	
t _{dis}	ディセーブル時間	OE	A	-40℃～85℃	15		40	15		40	15		40	15		40	15		40	15		40	ns
				-40℃～125℃	15		44	15		44	15		44	15		44	15		44	15		44	
		OE	B	-40℃～85℃	20		69	20		50	15		45	15		35	15		34	14		31	
				-40℃～125℃	20		74	20		54	15		48	15		39	15		37	14		33	
t _{en}	イネーブル時間	OE	A	-40℃～85℃	15		48	15		48	15		48	15		48	15		48	15		48	ns
				-40℃～125℃	15		52	15		52	15		52	15		52	15		52	15		52	
		OE	B	-40℃～85℃	20		85	15		50	15		40	10		31	10		26	10		24	
				-40℃～125℃	20		91	15		54	15		44	10		33	10		29	10		26	

6.8 スイッチング特性、 $V_{CCA} = 1.8 \pm 0.15V$

テスト回路と負荷については、[図 7-1](#) および [表 7-1](#) を参照してください。測定波形については、[図 7-2](#)、[図 7-3](#) および [図 7-4](#) を参照してください。

パラメータ		送信元	送信先	テスト条件	B ポート電源電圧 (V _{CCB})																		単位
					1.2 ± 0.1V			1.5 ± 0.1V			1.8 ± 0.15V			2.5 ± 0.2V			3.3 ± 0.3V			5.0 ± 0.5V			
					最小値	標準値	最大値	最小値	標準値	最大値	最小値	標準値	最大値	最小値	標準値	最大値	最小値	標準値	最大値	最小値	標準値	最大値	
t _{pd}	伝搬遅延	A	B	-40℃～85℃	8		50	6		21	6		18	4		14	4		11	2		10	ns
				-40℃～125℃	8		53	6		23	6		20	4		15	4		12	2		11	
		B	A	-40℃～85℃	5		32	5		21	5		19	4		17	4		15	4		15	
				-40℃～125℃	5		33	5		23	5		21	4		18	4		16	4		16	
t _{dis}	ディセーブル時間	OE	A	-40℃～85℃	10		34	10		33	10		33	10		33	10		33	10		33	ns
				-40℃～125℃	10		36	10		35	10		35	10		35	10		35	10		35	
		OE	B	-40℃～85℃	20		64	15		45	15		40	12		31	12		31	10		26	
				-40℃～125℃	20		69	15		49	15		44	12		33	12		38	10		28	
t _{en}	イネーブル時間	OE	A	-40℃～85℃	10		38	10		38	10		38	10		38	10		38	10		38	ns
				-40℃～125℃	10		40	10		40	10		40	10		40	10		40	10		40	
		OE	B	-40℃～85℃	20		84	15		47	10		38	10		29	10		25	8		23	
				-40℃～125℃	20		89	15		51	10		42	10		30	10		26	8		25	

6.9 スイッチング特性、 $V_{CCA} = 2.5 \pm 0.2V$

テスト回路と負荷については、[図 7-1](#) および [表 7-1](#) を参照してください。測定波形については、[図 7-2](#)、[図 7-3](#) および [図 7-4](#) を参照してください。

パラメータ		送信元	送信先	テスト条件	B ポート電源電圧 (V _{CCB})																		単位
					1.2 ± 0.1V			1.5 ± 0.1V			1.8 ± 0.15V			2.5 ± 0.2V			3.3 ± 0.3V			5.0 ± 0.5V			
					最小値	標準値	最大値	最小値	標準値	最大値	最小値	標準値	最大値	最小値	標準値	最大値	最小値	標準値	最大値	最小値	標準値	最大値	
t _{pd}	伝搬遅延	A	B	-40℃～85℃	7		40	5		21	4		16	3		12	3		10	3		8	ns
				-40℃～125℃	7		45	5		22	4		17	3		13	3		11	3		9	
		B	A	-40℃～85℃	5		26	5		16	5		15	4		12	3		11	3		10	
				-40℃～125℃	5		28	5		17	5		15	4		13	3		12	3		11	
t _{dis}	ディセーブル時間	OE	A	-40℃～85℃	10		24	10		24	10		24	10		24	10		22	10		24	ns
				-40℃～125℃	10		26	10		26	10		24	10		24	10		24	10		24	
		OE	B	-40℃～85℃	15		56	15		41	12		34	12		25	10		24	10		21	
				-40℃～125℃	15		62	15		44	12		37	12		29	10		26	10		22	
t _{en}	イネーブル時間	OE	A	-40℃～85℃	8		25	8		25	8		25	8		25	8		25	8		25	ns
				-40℃～125℃	8		27	8		27	8		27	8		27	8		27	8		27	
		OE	B	-40℃～85℃	20		80	15		46	10		34	10		25	5		23	5		18	
				-40℃～125℃	20		86	15		48	10		37	10		27	5		25	5		20	

6.10 スイッチング特性、 $V_{CCA} = 3.3 \pm 0.3V$

テスト回路と負荷については、[図 7-1](#) および [表 7-1](#) を参照してください。測定波形については、[図 7-2](#)、[図 7-3](#) および [図 7-4](#) を参照してください。

パラメータ		送信元	送信先	テスト条件	B ポート電源電圧 (V _{CCB})															単位			
					1.2 ± 0.1V			1.5 ± 0.1V			1.8 ± 0.15V			2.5 ± 0.2V			3.3 ± 0.3V				5.0 ± 0.5V		
					最小値	標準値	最大値	最小値	標準値	最大値	最小値	標準値	最大値	最小値	標準値	最大値	最小値	標準値	最大値		最小値	標準値	最大値
t _{pd}	伝搬遅延	A	B	-40℃～85℃	8		41	6		19	4		15	3		10	3		9	2		6.5	ns
				-40℃～125℃	8		43	6		21	4		16	3		11	3		10	2		7.5	
		B	A	-40℃～85℃	5		22	5		15	4		12	3		10	3		9	3		8.5	
				-40℃～125℃	5		24	5		16	4		13	3		11	3		10	3		9	
t _{dis}	ディセーブル時間	OE	A	-40℃～85℃	9		19	9		19	9		19	8		19	8		19	8		19	ns
				-40℃～125℃	9		20	9		20	9		20	8		20	8		20	8		20	
		OE	B	-40℃～85℃	15		52	15		38	12		32	10		23	10		22	9		18	
				-40℃～125℃	15		59	15		41	12		35	10		26	10		23	9		20	
t _{en}	イネーブル時間	OE	A	-40℃～85℃	5		20	5		20	5		20	5		20	5		20	5		20	ns
				-40℃～125℃	5		22	5		22	5		22	5		22	5		22	5		22	
		OE	B	-40℃～85℃	20		80	15		43	10		34	5		24	5		19	5		16	
				-40℃～125℃	20		85	15		46	10		36	5		27	5		21	5		18	

6.11 スイッチング特性、 $V_{CCA} = 5.0 \pm 0.5V$

テスト回路と負荷については、[図 7-1](#) および [表 7-1](#) を参照してください。測定波形については、[図 7-2](#)、[図 7-3](#) および [図 7-4](#) を参照してください。

パラメータ		送信元	送信先	テスト条件	B ポート電源電圧 (V _{CCB})																		単位
					1.2 ± 0.1V			1.5 ± 0.1V			1.8 ± 0.15V			2.5 ± 0.2V			3.3 ± 0.3V			5.0 ± 0.5V			
					最小値	標準値	最大値	最小値	標準値	最大値	最小値	標準値	最大値	最小値	標準値	最大値	最小値	標準値	最大値	最小値	標準値	最大値	
t _{pd}	伝搬遅延	A	B	-40℃～85℃	8		38	6		15	3		14	3		9.5	2		8	2		6	ns
				-40℃～125℃	8		42	6		17	3		15	3		10.5	2		8.5	2		7	
		B	A	-40℃～85℃	5		22	4		13	3		10.5	3		8	2		7.5	2		7	
				-40℃～125℃	5		24	4		15	3		11.5	3		8.5	2		8	2		7.5	
t _{dis}	ディセーブル時間	OE	A	-40℃～85℃	7		15	5		15	5		15	5		15	5		14	5		14	ns
				-40℃～125℃	7		16	5		16	5		16	5		16	5		15	5		15	
		OE	B	-40℃～85℃	15		52	12		33	10		31	10		22	10		21	5		16	
				-40℃～125℃	15		56	12		37	10		35	10		24	10		23	5		18	
t _{en}	イネーブル時間	OE	A	-40℃～85℃	5		15	5		15	5		15	5		15	5		15	5		15	ns
				-40℃～125℃	5		16	5		16	5		16	5		16	5		16	5		16	
		OE	B	-40℃～85℃	20		80	15		44	10		33	5		24	5		18	5		15	
				-40℃～125℃	20		85	15		48	10		35	5		26	5		20	5		17	

6.12 スイッチング特性 : T_{sk} 、 T_{MAX}

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ	テスト条件		V _{CCI}	V _{CCO}	動作温度 (T _A)			単位
					-40℃～125℃			
					最小値	標準値	最大値	
T _{MAX} - 最大データ・レート	50% デューティ・サイクル 入力 1 チャネル・スイッチング パルスの 20% > 0.7*V _{CCO} パルスの 20% < 0.3*V _{CCO}	昇圧変換	3.0V～3.6V	4.5V～5.5V	200	420	Mbps	
			1.65V～1.95V	4.5V～5.5V	100	200		
			1.1V～1.3V	4.5V～5.5V	20	40		
			1.65V～1.95V	3.0V～3.6V	100	210		
			1.1V～1.3V	3.0V～3.6V	10	20		
			1.1V～1.3V	1.65V～1.95V	5	10		
		降圧変換	4.5V～5.5V	3.0V～3.6V	100	210		
			4.5V～5.5V	1.65V～1.95V	50	75		
			4.5V～5.5V	1.1V～1.3V	15	30		
			3.0V～3.6V	1.65V～1.95V	40	75		
			3.0V～3.6V	1.1V～1.3V	10	20		
			1.65V～1.95V	1.1V～1.3V	5	10		
t _{sk} - 出力スキュー	同じデバイス内の任意の 2 つのスイッチング出力間の タイミング・スキュー	昇圧変換	3.0V～3.6V	4.5V～5.5V		0.5	ns	
			1.65V～1.95V	4.5V～5.5V		1		
			1.1V～1.3V	4.5V～5.5V		1.5		
			1.65V～1.95V	3.0V～3.6V		1		
			1.1V～1.3V	3.0V～3.6V		1.5		
			1.1V～1.3V	1.65V～1.95V		2		
		降圧変換	4.5V～5.5V	3.0V～3.6V		0.5		
			4.5V～5.5V	1.65V～1.95V		1		
			4.5V～5.5V	1.1V～1.3V		1.5		
			3.0V～3.6V	1.65V～1.95V		1		
			3.0V～3.6V	1.1V～1.3V		1.5		
			1.65V～1.95V	1.1V～1.3V		2		

6.13 動作特性

$T_A = 25^\circ\text{C}$ (1)





パラメータ		テスト条件	電源電圧 ($V_{CCB} = V_{CCA}$)						単位
			1.2 ± 0.1V	1.5 ± 0.1V	1.8 ± 0.15V	2.5 ± 0.2V	3.3 ± 0.3V	5.0 ± 0.5V	
			標準値	標準値	標準値	標準値	標準値	標準値	
C_{pdA} (2)	A から B: 出力イネーブル	A ポート CL = 0、RL = オー プン f = 10MHz $t_{rise} = t_{fall} = 1\text{ns}$	2	2	2	2	2	3	pF
	A から B: 出力ディセーブル		2	2	2	2	2	3	
	B から A: 出力イネーブル		12	12	12	13	13	16	
	B から A: 出力ディセーブル		2	2	2	2	2	3	

$T_A = 25^\circ\text{C}$ (1)

パラメータ		テスト条件	電源電圧 ($V_{CCB} = V_{CCA}$)						単位
			1.2 ± 0.1V	1.5 ± 0.1V	1.8 ± 0.15V	2.5 ± 0.2V	3.3 ± 0.3V	5.0 ± 0.5V	
			標準値	標準値	標準値	標準値	標準値	標準値	
C_{pdB} (2)	A から B: 出力イネーブル	B ポート $CL = 0$, $RL = \text{オープン}$ $f = 10\text{MHz}$ $t_{rise} = t_{fall} = 1\text{ns}$	12	12	12	13	13	16	pF
	A から B: 出力ディセーブル		2	2	2	2	2	3	
	B から A: 出力イネーブル		2	2	2	2	2	3	
	B から A: 出力ディセーブル		2	2	2	2	2	3	

(1) 消費電力容量の詳細については、『CMOS の消費電力と C_{pd} の計算』アプリケーション・レポートを参照してください。(2) C_{pdA} と C_{pdB} はそれぞれ、トランシーバあたりの A ポートと B ポートの消費電力容量です。

6.14 代表的特性

図 6-1. 標準 ($T_A=25^\circ\text{C}$) 出力高電圧 (V_{OH}) とソース電流 (I_{OH}) との関係図 6-2. 標準 ($T_A=25^\circ\text{C}$) 出力高電圧 (V_{OH}) とソース電流 (I_{OH}) との関係図 6-3. 標準 ($T_A=25^\circ\text{C}$) 出力低電圧 (V_{OL}) とシンク電流 (I_{OL}) との関係図 6-4. 標準 ($T_A=25^\circ\text{C}$) 出力低電圧 (V_{OL}) とシンク電流 (I_{OL}) との関係

6.14 代表的特性 (continued)




図 6-5. 標準 (T_A=25°C) 電源電流 (I_{CC}) と入力電圧 (V_{IN}) との関係





図 6-6. 標準 (T_A=25°C) 電源電流 (I_{CC}) と入力電圧 (V_{IN}) との関係

7 パラメータ測定情報

7.1 負荷回路および電圧波形

特に記述のない限り、すべての入力パルスは、以下の特性を持つジェネレータで生成されます。

- $f = 1\text{MHz}$
- $Z_O = 50\Omega$
- $\Delta t/\Delta V \leq 1\text{ns/V}$






1. C_L にはプローブと治具の容量が含まれます。

図 7-1. 負荷回路

表 7-1. 負荷回路の条件

パラメータ	V_{CCO}	R_L	C_L	S_1	V_{TP}
t_{pd} 伝搬 (遅延) 時間	1.1V~5.5V	2k Ω	15pF	オープン	該当なし
t_{en} , t_{dis} イネーブル時間、ディセーブル時間	1.1V~1.6V	2k Ω	15pF	$2 \times V_{CCO}$	0.1V
	1.65V~2.7V	2k Ω	15pF	$2 \times V_{CCO}$	0.15V
	3.0V~5.5V	2k Ω	15pF	$2 \times V_{CCO}$	0.3V
t_{en} , t_{dis} イネーブル時間、ディセーブル時間	1.1V~1.6V	2k Ω	15pF	GND	0.1V
	1.65V~2.7V	2k Ω	15pF	GND	0.15V
	3.0V~5.5V	2k Ω	15pF	GND	0.3V





1. 入力有効なロジック **Low** に駆動されたときの出力波形。
2. 入力有効なロジック **High** に駆動されたときの出力波形。
3. V_{CCO} は、出力ポートに関連付けられた電源ピンです。
4. V_{OH} と V_{OL} は、指定した R_L 、 C_L 、 S_1 における標準出力電圧レベルです。

図 7-4. イネーブル時間とディセーブル時間

8 詳細説明

8.1 概要

SN74LXC8T245 は、個別に構成可能な 2 つの電源レールを使用した 8 ビット変換トランシーバです。このデバイスの V_{CCA} および V_{CCB} 電源は、どちらも最低 1.1V、最高 5.5V で動作します。また、 $V_{CCA} = V_{CCB}$ でも動作します。A ポートは V_{CCA} を追跡し、B ポートは V_{CCB} を追跡するように設計されています。


SN74LXC8T245 デバイスは、データ・バス間の非同期通信用に設計されており、方向制御入力 (DIR) のロジック・レベルに応じて、A バスから B バスへ、または B バスから A バスへデータを送信します。出力イネーブル入力 ($\overline{OE}$) を使用すると、出力をディスエーブルして、バスを実質的に絶縁できます。SN74LXC8T245 (DIR および $\overline{OE}$) の制御ピンは、 V_{CCA} を基準としています。電源オンまたは電源オフ時にレベル・シフタ I/O を高インピーダンス状態にするには、プルアップ抵抗を介して $\overline{OE}$ ピンを V_{CCA} に接続する必要があります。

このデバイスは、 I_{off} 電流を使用する部分的パワーダウン・アプリケーション用に完全に動作が規定されています。 I_{off} 保護回路により、デバイスの電源オフ時に、入力、出力、または I/O から過剰な電流が流れたり、逆に過剰な電流が供給されることはありません。

V_{CC} 絶縁機能と V_{CC} 切断機能により、推奨動作条件でどちらかの V_{CC} が 100mV 未満になるか、または補完電源から切断されると、I/O ポートはどちらも弱くプルダウンされ、電源電流が維持されている間は出力をディセーブルすることにより、高インピーダンス状態に設定されます。 $I_{off-float}$ 回路により、電源がフローティング状態のときに、入力、出力、または I/O から過剰な電流が流れたり、逆に過剰な電流が供給されることはありません。

グリッチの発生しない電源シーケンシングにより、堅牢な電源シーケンシング性能が得られると同時に、どちらの電源レールも任意の順序で電源オン/オフできます。

8.2 機能ブロック図



8.3 機能説明

8.3.1 プルダウン内蔵の CMOS シュミット・トリガ入力

標準 CMOS 入力は高インピーダンスであり、通常は「電気的特性」に示されている入力容量と並列の抵抗としてモデル化されます。ワーストケースの抵抗は「絶対最大定格」に示されている最大入力電圧と、「電気的特性」に示されている最大入力リーク電流からオームの法則 ($R = V \div I$) を使用して計算します。

シュミット・トリガ入力アーキテクチャのヒステリシスは、「電気的特性」の ΔV_T で定義されるため、このデバイスは低速またはノイズの多い入力に対する耐性が非常に優れています。入力を低速で駆動すると、デバイスの動的な電流消費が増加します。シュミット・トリガ入力の詳細については、『シュミット・トリガについて』アプリケーション・ブリーフを参照してください。

8.3.1.1 ダイナミック・プルダウン抵抗内蔵の I/O

データ I/O の入力回路は、デバイスがディセーブルでも常にアクティブです。大電流消費を防ぐため、I/O で有効な電圧レベルを維持することを推奨します。ディセーブル時に I/O のフローティング入力を防止するため、このデバイスのすべてのデータ I/O には標準で 100kΩ の弱いダイナミック・プルダウンが内蔵されています。デバイスがディセーブルになると、ダイナミック・プルダウンはわずかな時間だけ動作して、デバイスの I/O が高インピーダンスになる前にフローティング入力を駆動して、Low に維持されるようにします。デバイスがディセーブルになってから I/O の配線をフローティングにする場合は、外付けのプルダウンを使用して、これらを有効な入力電圧レベルに維持することをお勧めします。この機能は、30pF 以下の負荷に最適です。容量性負荷がこれより大きい場合は、外付けのプルダウンを推奨します。外付けのプルアップが必要な場合、内蔵の 100kΩ のプルダウンとの競合を避けるため、15kΩ 以上にはしないでください。

8.3.1.2 スタティック・プルダウン抵抗内蔵の制御入力

データ I/O と同様、フローティング制御入力によって消費電流が大きくなる可能性があります。このデバイスには、この問題を回避するために、制御入力 (DIR および $\overline{OE}$) に標準値 5mΩ の弱い静的プルダウンが内蔵されています。これらのプルダウンは常に有効です。たとえば、DIR ピンがフローティングのままになっていると、B ポートは入力として、A ポートは出力として構成されます。

8.3.2 バランスのとれた高駆動能力の CMOS プッシュプル出力

バランスのとれた出力により、このデバイスは同程度の電流をシンクおよびソースすることができます。このデバイスは高駆動能力を備えており、軽負荷に高速エッジが生成されるため、リングングを防ぐために配線と負荷の条件を考慮する必要があります。さらに、このデバイスの出力は、デバイスを損傷することなく維持できる以上に大きな電流を駆動することができます。「絶対最大定格」で定義されている電気的および熱的制限を常に順守してください。

8.3.3 部分的パワーダウン (I_{off})

デバイスがパワーダウンすると、このデバイスの入力と出力は高インピーダンス状態に入り、デバイスへの電流の逆流が抑止されます。デバイス上の任意の入力や出力との間の最大リーク電流は、「電気的特性」の I_{off} で規定されます。

8.3.4 V_{CC} の絶縁および V_{CC} の接続解除 ($I_{off\text{-}float}$)

このデバイスには、**動的なプルダウン抵抗が内蔵された I/O** が搭載されています。どちらかの電源が 100mV 未満かフローティング (接続解除) のままでも、もう片方の電源がデバイスに接続されている場合、I/O はプルダウンされて、高インピーダンス状態に入ります。どちらかの電源がフローティング (接続解除) になるまで、このデバイスの I/O は駆動せず、ロジック Low 状態を維持しておくことを推奨します。

「電気的特性」に記載されているように、最大電源電流は I_{CCx} で規定され、 V_{CCx} はフローティングになります。デバイスの任意の入力ピンまたは出力ピンとの間の最大リーク電流は、「電気的特性」に記載されている $I_{off(float)}$ で規定されます。




図 8-1. V_{CC} 接続解除機能

8.3.5 過電圧許容入力

このデバイスへの入力信号は、「推奨動作条件」に記載されている最大入力電圧値を下回っている限り、電源電圧以上で駆動できます。

8.3.6 グリッチの発生しない電源シーケンシング

どちらの電源レールも、I/O にグリッチを発生させることなく任意の順番で電源をオンまたはオフにすることができます (つまり、 V_{CC} を Low に保持する必要がある場合に、出力が誤って V_{CC} に遷移したり、その逆もあります)。この性質のグリッチは、周辺装置から有効なデータ・ビットと誤って解釈される可能性があり、周辺装置のデバイス・リセットやデバイス構成を誤ってトリガしたり、周辺装置のデータを誤って初期化する可能性もあります。

8.3.7 負のクランプ・ダイオード

図 8-2 に、このデバイスの入力と出力に負のクランプ・ダイオードを接続する方法を示します。

注意

「絶対最大定格」表に規定されている値を超える電圧は、デバイスに損傷を与える可能性があります。入力と出力のクランプ電流の定格を順守しても、入力の負電圧と出力電圧の定格を超えることがあります。




図 8-2. 各入力と出力に対するクランプ・ダイオードの電氣的配置

8.3.8 フル構成可能なデュアル・レール設計

V_{CCA} ピンと V_{CCB} ピンはどちらも 1.1V~5.5V の任意の電圧で供給できるため、このデバイスは任意の電圧ノード間 (1.2V、1.5V、1.8V、3.3V、5.0V) での変換に適しています。

8.3.9 高速変換をサポート

SN74LXC8T245 デバイスは、高データ・レートのアプリケーションをサポートできます。信号が 3.3V から 5.0V に変換された場合、変換された信号のデータ・レートは最大 420Mbps になります。

8.4 デバイスの機能モード

表 8-1. 機能表⁽¹⁾

制御入力		ポートのステータス		動作
OE	DIR	A ポート	B ポート	
L	L	出力 (イネーブル)	入力 (ハイ・インピーダンス)	B データを A バスへ
L	H	入力 (ハイ・インピーダンス)	出力 (イネーブル)	A データを B バスへ
H	X	入力 (ハイ・インピーダンス)	入力 (ハイ・インピーダンス)	絶縁

(1) データ I/O の入力回路は常にアクティブであり、有効なロジック・レベルに維持する必要があります。

9 アプリケーションと実装

注

以下のアプリケーション情報は、TI の製品仕様に含まれるものではなく、TI ではその正確性または完全性を保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

9.1 アプリケーション情報

SN74LXC8T245 デバイスは、相互に異なるインターフェイス電圧で動作するデバイスまたはシステムのインターフェイスのレベル変換アプリケーションで使用できます。SN74LXC8T245 デバイスは、プッシュプル・ドライバがデータ I/O に接続されているアプリケーションでの使用に最適です。デバイスが信号を 3.3V から 5.0V に変換すると、最大データ・レートは 420Mbps まで可能になります。

9.2 代表的なアプリケーション




図 9-1. LED ドライバ・アプリケーション

9.2.1 設計要件

この設計例では、表 9-1 に記載されているパラメータを使用します。

表 9-1. 設計パラメータ

設計パラメータ	例の値
入力電圧範囲	1.1V~5.5V
出力電圧範囲	1.1V~5.5V

9.2.2 詳細な設計手順

設計プロセスを開始するには、以下を決定する必要があります。

- 入力電圧範囲
 - SN74LXC8T245 デバイスを駆動している電源電圧を使用して、入力電圧範囲を決定します。有効なロジック High の場合、値は入力ポートの正方向の入力スレッショルド電圧 (V_{t+}) 以上である必要があります。有効なロジック Low の場合、値は入力ポートの負方向の入力スレッショルド電圧 (V_{t-}) 未満である必要があります。
- 出力電圧範囲
 - SN74LXC8T245 デバイスが駆動している電源電圧を使用して、出力電圧範囲を決定します。

10 電源に関する推奨事項

GND ピンには最初に必ずグランド・リファレンス電圧を印加してください。このデバイスは、グリッチの発生しない電源シーケンシング用に設計されており、ランプの順序やランプ・レートなどの電源シーケンシング要件はありません。

このデバイスはさまざまな電源シーケンシング手法を使用して設計されており、「[グリッチの発生しない電源シーケンシング](#)」に記載されているように、ダウンストリーム・デバイスの意図しないトリガ防止に役立ちます。

11 レイアウト

11.1 レイアウトのガイドライン

デバイスの信頼性を確保するため、一般的なプリント基板レイアウトのガイドラインに従うことを推奨します。

- 電源ピンにバイパス・コンデンサを使用し、デバイスのできる限り近くに配置します。**0.1μF** のコンデンサを推奨しますが、バイパス・コンデンサとして **1μF** と **0.1μF** のコンデンサを並列に使用することで、過渡性能が向上します。
- このデバイスは高駆動能力を備えており、軽負荷に高速エッジが生成されるため、リンギングを防ぐために配線と負荷の条件を考慮する必要があります。

11.2 レイアウト例




図 11-1. レイアウト例 - SN74LXC8T245RJW

12 デバイスおよびドキュメントのサポート

12.1 デバイスのサポート

12.1.1 規制要件

このデバイスに適用される法規制要件はありません。

この製品には特殊特性はありません。

12.2 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、[ti.com](https://www.ti.com) のデバイス製品フォルダを開いてください。「更新の通知を受け取る」をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取れます。変更の詳細については、修正されたドキュメントに含まれている改訂履歴をご覧ください。

12.3 サポート・リソース

[TI E2E™ サポート・フォーラム](#)は、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計に必要な支援を迅速に得ることができます。

リンクされているコンテンツは、該当する貢献者により、現状のまま提供されるものです。これらは TI の仕様を構成するものではなく、必ずしも TI の見解を反映したものではありません。TI の[使用条件](#)を参照してください。

12.4 商標

TI E2E™ is a trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

12.5 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

12.6 用語集

[テキサス・インスツルメンツ用語集](#) この用語集には、用語や略語の一覧および定義が記載されています。

13 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスについて利用可能な最新のデータです。このデータは、予告なしに、また、ドキュメントの改訂なしに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
SN74LXC8T245DGSR	Active	Production	VSSOP (DGS) 24	5000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	L8T245
SN74LXC8T245DGSR.A	Active	Production	VSSOP (DGS) 24	5000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	L8T245
SN74LXC8T245PWR	Active	Production	TSSOP (PW) 24	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	LX8T245
SN74LXC8T245PWR.A	Active	Production	TSSOP (PW) 24	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	LX8T245
SN74LXC8T245PWRG4	Active	Production	TSSOP (PW) 24	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	LX8T245
SN74LXC8T245PWRG4.A	Active	Production	TSSOP (PW) 24	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	LX8T245
SN74LXC8T245RHRL	Active	Production	VQFN (RHL) 24	3000 LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	LX8T245
SN74LXC8T245RHRL.A	Active	Production	VQFN (RHL) 24	3000 LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	LX8T245
SN74LXC8T245RHRLRG4	Active	Production	VQFN (RHL) 24	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	LX8T245
SN74LXC8T245RHRLRG4.A	Active	Production	VQFN (RHL) 24	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	LX8T245

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative

and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.


In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF SN74LXC8T245 :

- Automotive : [SN74LXC8T245-Q1](#)


NOTE: Qualified Version Definitions:

- Automotive - Q100 devices qualified for high-reliability automotive applications targeting zero defects



NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for optimal thermal and mechanical performance.




NOTES: (continued)

- This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/sluea271).
- Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

RHL0024A

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK- NO LEAD





SOLDER PASTE EXAMPLE BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD
80% PRINTED COVERAGE BY AREA
SCALE: 18X

4225250/C 06/2026

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.



4220208/A 02/2017

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-153.

EXAMPLE BOARD LAYOUT


PW0024A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 10X



4220208/A 02/2017

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.


7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

PW0024A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE




SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 10X

4220208/A 02/2017

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.



4226366/A 10/2020

NOTES:

PowerPAD is a trademark of Texas Instruments.


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. No JEDEC registration as of September 2020.
5. Features may differ or may not be present.

EXAMPLE BOARD LAYOUT


DGS0024A

VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
SCALE: 15X



SOLDER MASK DETAILS

4226366/A 10/2020

NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
8. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature numbers SLMA002 (www.ti.com/lit/slma002) and SLMA004 (www.ti.com/lit/slma004).
9. Size of metal pad may vary due to creepage requirement.
10. Vias are optional depending on application, refer to device data sheet. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

DGS0024A

VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 15X

4226366/A 10/2020

NOTES: (continued)

11. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
12. Board assembly site may have different recommendations for stencil design.

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含みいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとし、TI は一切の責任を拒否します。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](https://www.ti.com) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2026, Texas Instruments Incorporated

最終更新日：2025 年 10 月