

SN74UVP1G07-Q1 オープン ドレイン出力の低消費電力シングル バッファ / ドライバ

1 特長

- 車載アプリケーション用に AEC-Q100 認定済み:
 - デバイス温度グレード 1: $-40^{\circ}\text{C} \sim +125^{\circ}\text{C}$
 - デバイス HBM ESD 分類レベル 2
 - デバイス CDM ESD 分類レベル C4B
- 0.63V $\sim$ 3.6V の電源電圧範囲に対応する拡張低電圧動作
- 拡張動作温度範囲: $-40^{\circ}\text{C} \sim 125^{\circ}\text{C}$
- 低消費電力
 - $I_{CC} = 10\text{nA}$ (標準値)
 - 入力リーク電流 $I_I = 3\text{nA}$ (標準値)
 - 出力オフ状態リーク電流 $I_{OZ} = 100\text{nA}$ (標準値)
 - 部分的パワーダウン $I_{OFF} 0.2\mu\text{A}$ (標準値)
- 3.6V 許容入力で降圧変換に対応
- 9.5ns の最大 t_{pd} (3.3V 時)
- AUP1G ファミリーとのドロップイン互換性、および V_{CC} が 0.8V から 0.63V に拡張

2 アプリケーション

- 先進運転支援システム (ADAS)
- ボディ エレクトロニクスおよび照明
- インフォテインメントおよびクラスタ

3 説明

SN74UVP1G07-Q1 は、オープン ドレイン出力のシングル バッファ ゲートです。

パッケージ情報

部品番号	パッケージ (1)	パッケージ サイズ(2)
SN74UVP1G07-Q1	DBV (SOT-23, 5)	2.90mm $\times$ 1.60mm
	DCK (SC-70, 5)	2.00mm $\times$ 1.25mm
	DTX (X2SON, 5)	1.10mm $\times$ 0.85mm
	DRY (USON, 6)	1.45mm $\times$ 1.00mm
	DSF (X2SON, 6)	1.00mm $\times$ 1.00mm
	DPW (X2SON, 5)	0.80mm $\times$ 0.80mm

- (1) 詳細については、[セクション 11](#) を参照してください。
 (2) 本体サイズ (長さ $\times$ 幅) は公称値であり、ピンは含まれません。



概略回路図



目次

1 特長.....	1	8 アプリケーションと実装.....	9
2 アプリケーション.....	1	8.1 使用上の注意.....	9
3 説明.....	1	8.2 代表的なアプリケーション.....	9
4 ピン構成および機能.....	3	8.3 電源に関する推奨事項.....	9
5 仕様.....	4	8.4 レイアウト.....	10
5.1 絶対最大定格.....	4	9 デバイスおよびドキュメントのサポート.....	11
5.2 ESD 定格.....	4	9.1 ドキュメントのサポート.....	11
5.3 推奨動作条件.....	4	9.2 ドキュメントの更新通知を受け取る方法.....	11
5.4 熱に関する情報.....	5	9.3 サポート・リソース.....	11
5.5 電気的特性.....	6	9.4 商標.....	11
5.6 スイッチング特性.....	6	9.5 静電気放電に関する注意事項.....	11
6 パラメータ測定情報.....	7	9.6 用語集.....	11
7 詳細説明.....	8	10 改訂履歴.....	11
7.1 概要.....	8	11 メカニカル、パッケージ、および注文情報.....	12
7.2 機能ブロック図.....	8	11.1 テープおよびリール情報.....	12
7.3 機能説明.....	8	11.2 メカニカル データ.....	14
7.4 デバイスの機能モード.....	8		

4 ピン構成および機能




図 4-1. DBV または DCK パッケージ、
5 ピン SOT-23 または SC-70
(上面図)




図 4-2. DPW または DTX パッケージ、
5 ピン X2SON
(上面図)

表 4-1. ピンの機能

名称	ピン		タイプ ⁽¹⁾	説明
	DBV、DCK、DTX	DPW		
N.C.	1	1	—	内部接続なし
A	2	2	I	
GND	3	3	G	グラウンド ピン
Y	4	4	O	出力 Y (オープンドレイン)
VCC	5	5	P	パワー ピン

(1) I = 入力、O = 出力、G = グランド、P = 電源




図 4-3. DRY または DSF パッケージ、
5 ピン USON または X2SON
(上面図)

表 4-2. ピンの機能

名称	ピン		タイプ ⁽¹⁾	説明
	DSF、DRY			
N.C.	1, 5	—		内部接続なし
A	2	I		入力 A
GND	3	G		グラウンド ピン
Y	4	O		出力 Y (オープンドレイン)
VCC	6	P		パワー ピン

(1) I = 入力、O = 出力、G = グランド、P = 電源

5 仕様

5.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り) ⁽¹⁾

		最小値	最大値	単位
V _{CC}	電源電圧範囲	-0.5	6	V
V _I	入力電圧範囲 ⁽²⁾	-0.5	6	V
V _O	出力電圧範囲 ⁽²⁾	-0.5	V _{CC} + 0.5	V
V _O	出力電圧範囲 ⁽²⁾	-0.5	6	V
I _{IK}	入力クランプ電流	V _I < 0V		-50 mA
I _{OK}	出力クランプ電流	V _O < 0V		-50 mA
I _O	連続出力電流			±50 mA
I _O	V _{CC} または GND を通過する連続出力電流			±100 mA
T _J	接合部温度	-65	150	°C
T _{stg}	保存温度	-65	150	°C

- (1) 「絶対最大定格」外での操作は、デバイスに恒久的な損傷を引き起こす可能性があります。「絶対最大定格」は、これらの条件において、また「推奨動作条件」に示された値を超える他のいかなる条件においても、本デバイスが動作することを暗黙に示すものではありません。「推奨動作条件」の範囲外でも、「絶対最大定格」の範囲内であれば、一時的な動作によってデバイスが損傷するとは限りませんが、完全には機能しない可能性があります。この方法でデバイスを動作させると、デバイスの信頼性、機能性、性能に影響を及ぼし、デバイスの寿命を短縮する可能性があります。
- (2) 入力と出力の電流定格を順守しても、入力と出力の電圧定格を超えることがあります。

5.2 ESD 定格

		値	単位
V _(ESD)	静電放電	人体モデル (HBM)、AEC Q100-002 HBM ESD 分類レベル 2 準拠 ⁽¹⁾	±2000
		デバイス帯電モデル (CDM)、AEC Q100-011 CDM ESD 分類レベル C4B 準拠	±1000

- (1) AEC Q100-002 には、HBM ストレス試験は ANSI/ESDA/JEDEC JS-001 仕様に従って実施することと規定されています。

5.3 推奨動作条件

自由気流での動作温度範囲内 (特に記述のない限り)

仕様	説明	条件	最小値	最大値	単位
V _{CC}	電源電圧		0.63	3.6	V
V _I	入力電圧		0	5.5	V
V _O	出力電圧		0	5.5	V
V _{IH}	High レベル入力電圧	V _{CC} = 0.63V～0.77V	0.65 x V _{CC}		V
		V _{CC} = 0.72V～0.88V	0.65 x V _{CC}		
		V _{CC} = 0.9V～1.1V	0.65 x V _{CC}		
		V _{CC} = 1.08V～1.32V	0.65 x V _{CC}		
		V _{CC} = 1.35V～1.65V	0.65 x V _{CC}		
		V _{CC} = 1.62V～1.98V	0.65 x V _{CC}		
		V _{CC} = 2.3V～2.7V	1.7		
		V _{CC} = 3.0V～3.6V	2		

5.3 推奨動作条件 (続き)

自由気流での動作温度範囲内 (特に記述のない限り)

仕様	説明	条件	最小値	最大値	単位
V _{IL}	Low レベル入力電圧	V _{CC} = 0.63V~0.77V		0.35 x V _{CC}	V
		V _{CC} = 0.72V~0.88V		0.35 x V _{CC}	
		V _{CC} = 0.9V~1.1V		0.35 x V _{CC}	
		V _{CC} = 1.08V~1.32V		0.35 x V _{CC}	
		V _{CC} = 1.35V~1.65V		0.35 x V _{CC}	
		V _{CC} = 1.62V~1.98V		0.35 x V _{CC}	
		V _{CC} = 2.3V~2.7V		0.7	
		V _{CC} = 3.0V~3.6V		0.8	
I _{OL}	Low レベル出力電流	V _{CC} = 0.63V		0.2	mA
		V _{CC} = 0.72V		0.5	
		V _{CC} = 0.9V		0.7	
		V _{CC} = 1.08V		1.1	
		V _{CC} = 1.35V		1.7	
		V _{CC} = 1.62V		1.9	
		V _{CC} = 2.3V		3.1	
		V _{CC} = 3.0V		4	
Δt/Δv	入力遷移の立ち上がりまたは立ち下がりレート	V _{CC} = 0.65V ~ 3.6V		200	ns/V
T _A	自由空気での動作温度		-40	125	°C

5.4 熱に関する情報

パッケージ	ピン	熱評価基準 ⁽¹⁾						単位
		R _{θJA}	R _{θJC(top)}	R _{θJB}	Ψ _{JT}	Ψ _{JB}	R _{θJC(bot)}	
DBV (SOT-23, 5)	5	298.6	240.2	134.6	114.5	133.9	該当なし	°C/W
DCK (SC-70, 5)	5	314.4	128.7	100.6	7.1	99.8	該当なし	°C/W
DTX (X2SON, 5)	5							°C/W
DRY (USON, 6)	6	554.9	385.4	388.2	159.0	384.1	該当なし	°C/W
DSF (X2SON, 6)	6	407.1	232.0	306.9	40.3	306.0	該当なし	°C/W
DPW (X2SON, 5)	5	291.8	224.2	245.8	31.4	245.6	195.4	°C/W

(1) 従来および最新の熱評価基準の詳細については、『[半導体および IC パッケージの熱評価基準](#)』アプリケーション ノートを参照してください。

5.5 電氣的特性

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ	テスト条件	V _{CC}	最小値	標準値	最大値	単位
V _{OL}	I _{OL} = 20μA	0.63V ~ 3.6V			0.15	V
	I _{OH} = 0.7mA	1.0V			0.35	
	I _{OH} = 1.1mA	1.2V			0.25	
	I _{OH} = 1.7mA	1.5V			0.23	
	I _{OH} = 1.9mA	1.65V			0.23	
	I _{OH} = 3.1mA	2.3V			0.26	
	I _{OH} = 3.5mA	2.7V			0.27	
	I _{OH} = 4mA	3V			0.29	
I _I	V _I = V _{CC} または GND	V _{CC} = 0V ~ 3.6V	±0.003		±0.5	μA
I _{OFF}	V _I または V _O = V _{CC}	V _{CC} = 0V	±0.2		±1	μA
I _{OZ}	V _O = V _{CC} または GND	3.6V	±0.1		±1.5	μA
I _{CC}	V _I = V _{CC} または GND、I _O = 0	V _{CC} = 0.63V~3.6V	0.01		1.4	μA
ΔI _{CC}	1 つの入力は V _{CC} - 0.6V、その他の入力は V _{CC} または GND	3.3V			60	μA
C _I	V _I = V _{CC} または GND	3.3V		4.4		pF
C _O	V _O = V _{CC} または GND	3.3V		2.59		pF

5.6 スイッチング特性

自由空気での動作温度範囲内、T_A = 25°Cで測定した代表値 (特に記述のない限り)。「パラメータ測定情報」を参照


パラメータ	始点 (入力)	終点 (出力)	負荷条件	V _{CC}	最小値	標準値	最大値	単位
t _{pd}	A	Y	C _L = 5pF	0.7V ± 0.07V			320	ns
				0.8V ± 0.08V			117.3	ns
			C _L = 10pF	1.0V ± 0.1V			28.4	ns
				1.2V ± 0.12V			16.4	ns
			C _L = 15pF	1.5V ± 0.15V			6.3	ns
				1.8V ± 0.18V			5.9	ns
			C _L = 30pF	2.5V ± 0.2V			6.6	ns
				3.3V ± 0.3V			9.5	ns
C _{pd}			f = 10MHz	0.7V		0.67		pF
				0.8V		0.67		pF
				1.0V		0.70		pF
				1.2V		0.71		pF
				1.5V		0.72		pF
				1.8V		0.75		pF
				2.5V		0.95		pF
				3.3V		1.23		pF

6 パラメータ測定情報

以下の表に示す例では、波形間の位相関係を任意に選択しました。すべての入力パルスは、以下の特性を持つジェネレータによって供給されます。PRR ≤ 1MHz、 $Z_O = 50\Omega$ 、 $t_f < 3ns$ 。


出力は個別に測定され、測定するたびに入力が 1 回遷移します。

TEST	R_L	C_L	ΔV	V_{CC}
t_{pd}	20K Ω	5pF	0.07V	0.7V
			0.08V	0.8V
		10pF	0.1V	1.0V
	5K Ω	10pF	0.12V	1.2V
		15pF	0.15V	1.5V
			0.18V	1.8V
		30pF	0.2V	2.5V
			0.3V	3.3V



- (1) C_L にはプローブとテスト装置の容量が含まれます。
 (2) $R_L = 5k\Omega$ または $20k\Omega$ で、イネーブルおよびディスエーブル時間測定を行います。 $R_L = 1M\Omega$ の伝搬遅延、セットアップ時間とホールド時間、パルス幅の測定を行います。

図 6-1. オープン ドレイン出力の負荷回路



- (1) $R_L = 5k\Omega$ の場合、 t_{PLZ} と t_{PZL} との間の時間は、ディスエーブルおよびイネーブル時間と同じになります。
 (2) $R_L = 1M\Omega$ の場合、 t_{PLZ} と t_{PZL} が t_{pd} に相当します。

図 6-2. 電圧波形、伝搬遅延

7 詳細説明

7.1 概要

SN74UVP1G07-Q1 は、オープンドレイン出力のシングル バッファ ゲートです。このシングル バッファ / ドライバの出力はオープンドレインであり、他のオープンドレイン出力に接続してアクティブ "Low" のワイヤード OR 関数またはアクティブ "High" のワイヤード AND 関数を実装できます。

このデバイスは、 I_{off} を使用する部分的パワーダウン アプリケーション用の動作が完全に規定されています。 I_{off} 回路が出力をディセーブルにするため、電源切断時にデバイスに電流が逆流して損傷に至ることを回避できます。

7.2 機能ブロック図



7.3 機能説明

- 広い動作 V_{CC} 範囲: 0.63V ~ 3.6V
- 3.6V I/O 許容で降圧変換に対応
- 入力ヒステリシスにより、低速な入力遷移と、入力のスイッチング ノイズ耐性強化を実現
- I_{OFF} 機能により、 V_{CC} が 0V のときに入力と出力に電圧をかけることが可能
- 低速エッジ レートによる低ノイズ

7.4 デバイスの機能モード

機能表

入力 A	出力 Y
H	H/Z
L	L

8 アプリケーションと実装

注

以下のアプリケーション情報は、TI の製品仕様に含まれるものではなく、TI ではその正確性または完全性を保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

8.1 使用上の注意

UVP ファミリーは、バッテリー駆動のポータブル アプリケーションに対する低消費電力ニーズに応える最適ソリューションです。このファミリーは、 V_{CC} 範囲全体にわたって静的消費電力および動的消費電力を抑えることによりバッテリー寿命を延長します。また、この製品はシグナル インテグリティを良好に維持します。小さなヒステリシスが内蔵されているため、低速またはノイズの多い入力信号にも対応できます。駆動が低下するとエッジが低速になり、出力のオーバーシュートとアンダーシュートが防止されます。

8.2 代表的なアプリケーション




図 8-1. 代表的なアプリケーション回路図

8.2.1 設計要件

このデバイスは CMOS 技術を採用しており、平衡型出力ドライバを備えています。上限値を超える電流が流れる可能性があるため、バスが競合しないように注意が必要です。

8.2.2 詳細な設計手順

- 推奨入力条件
 - 立ち上がり時間と立ち下がり時間の仕様。($\Delta t/\Delta V$) を参照: [セクション 5.3](#)
 - High レベルと Low レベルを規定。(V_{IH} と V_{IL}) を参照: [セクション 5.3](#)
 - 入力は過電圧許容で、任意の有効な V_{CC} において最大 3.6 V に対応できます。
- 推奨出力条件
 - 負荷電流は、出力で 20mA、部品の合計で 50mA を超えないようにする必要があります。

8.3 電源に関する推奨事項

電源には、[セクション 5.3](#) 表に記載された電源電圧定格の最小値と最大値の間の任意の電圧を使用できます。

電源の障害を防止するため、各 V_{CC} ピンに適切なバイパス コンデンサを配置する必要があります。単一電源のデバイスの場合は、0.1μF を推奨します。複数の V_{CC} ピンがある場合は、各電源ピンに対して 0.01μF または 0.022μF を推奨します。複数のバイパス コンデンサを並列に配置して、異なる周波数のノイズを除去することが許容されます。一般的に、0.1μF と 1μF のコンデンサを並列に使用します。最良の効果をj得るために、バイパス コンデンサを電源ピンのできるだけ近くに取り付けます。

8.4 レイアウト

8.4.1 レイアウトのガイドライン

多くの場合、デジタル ロジック デバイスの機能または機能の一部は使用されません (たとえば、3 入力 AND ゲートの 2 つの入力のみを使用したり、4 つのバッファ ゲートのうち 3 つのみを使用したりする場合)。このような入力ピンを未接続のままにしないでください。外部接続の電圧が未確定の場合、動作状態が不定になるためです。図 8-2 の仕様は、あらゆる状況で遵守する必要があります。デジタル ロジック デバイスの未使用の入力はすべて、フローティングにならないように、High または Low バイアスに接続する必要があります。特定の未使用の入力に対して適用が必要となるロジックレベルは、デバイスの機能により異なります。一般に、GND または V_{CC} のうち、より適切であるかより利便性の高い方に接続されます。本部品がトランシーバでない限り、一般的に、出力をフローティングにすることが許容されます。トランシーバに出力イネーブル ピンがある場合、アサートされると本部品の出力セクションがディセーブルになります。この場合、I/O の入力セクションはディセーブルされないため、ディセーブル時にもフローティングにできません。

8.4.2 レイアウト例




図 8-2. レイアウトの図

9 デバイスおよびドキュメントのサポート

テキサス・インスツルメンツは、幅広い開発ツールを提供しています。デバイスの性能の評価、コードの生成、ソリューションの開発を行うためのツールとソフトウェアを以下で紹介します。

9.1 ドキュメントのサポート

9.1.1 関連資料

関連資料については、以下を参照してください。

- テキサス・インスツルメンツ、『[CMOS の消費電力と \$C_{pd}\$ の計算](#)』アプリケーション ノート
- テキサス・インスツルメンツ、『[ロジック設計](#)』アプリケーション ノート
- テキサス・インスツルメンツ、『[標準リニアおよびロジック \(SLL\) パッケージおよびデバイスの熱特性](#)』アプリケーション ノート

9.2 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

9.3 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計に必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの[使用条件](#)を参照してください。

9.4 商標

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.
すべての商標は、それぞれの所有者に帰属します。

9.5 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

9.6 用語集

[テキサス・インスツルメンツ用語集](#) この用語集には、用語や略語の一覧および定義が記載されています。

10 改訂履歴


資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

日付	改訂	注
June 2026	*	初版リリース


11 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

11.1 テープおよびリール情報




QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE



デバイス	パッケージ タイプ	パッケージ図	ピン	SPQ	リール 直径 (mm)	リール 幅 W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	ピン 1 の 象限
PSN74UVP1G07-Q1DBVRQ1	SOT-23	DBV	5	3000	178.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
PSN74UVP1G07-Q1DCKRQ1	SC70	DCK	5	3000	178.0	8.4	2.25	2.45	1.2	4.0	8.0	Q3
PSN74UVP1G07-Q1DPWRQ1	X2SON	DPW	5	3000	178.0	8.4	0.91	0.91	0.5	2.0	8.0	Q3
PSN74UVP1G07-Q1DRYRQ1	USON	DRY	5	5000	180.0	9.5	1.15	1.6	0.75	4.0	8.0	Q1
PSN74UVP1G07-Q1DSFRQ1	USON	DSF	5	5000	180.0	8.4	1.16	1.16	0.5	4.0	8.0	Q2
PSN74UVP1G07-Q1DTRQ1	X2SON	DTX	5	3000	180.0	8.4	1.0	1.25	0.48	2.0	8.0	Q1


TAPE AND REEL BOX DIMENSIONS



デバイス	パッケージ タイプ	パッケージ図	ピン	SPQ	長さ (mm)	幅 (mm)	高さ (mm)
PSN74UVP1G07-Q1DBVRQ1	SOT-23	DBV	5	3000	208.0	191.0	35.0
PSN74UVP1G07-Q1DCKRQ1	SC70	DCK	5	3000	208.0	191.0	35.0
PSN74UVP1G07-Q1DPWRQ1	X2SON	DPW	5	3000	205.0	200.0	33.0
PSN74UVP1G07-Q1DRYRQ1	USON	DRY	5	5000	184.0	184.0	19.0
PSN74UVP1G07-Q1DSFRQ1	USON	DSF	5	5000	210.0	185.0	35.0
PSN74UVP1G07-Q1DTXRQ1	X2SON	DTX	5	3000	210.0	185.0	35.0

ADVANCE INFORMATION

11.2 メカニカル データ




EXAMPLE BOARD LAYOUT

DTX0005A

X2SON - 0.4 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



NOTES: (continued)


4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slue271).

EXAMPLE STENCIL DESIGN

DTX0005A

X2SON - 0.4 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.1 mm THICK STENCIL
SCALE: 40X

PRINTED SOLDER PASTE COVERAGE BY AREA UNDER PACKAGE
PAD 5: 92%

4229388/B 05/2023

NOTES: (continued)


5. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.



DBV0005A

PACKAGE OUTLINE
SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Reference JEDEC MO-178.
4. Body dimensions do not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.25 mm per side.
5. Support pin may differ or may not be present.

EXAMPLE BOARD LAYOUT

DBV0005A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DBV0005A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.




DCK0005A

PACKAGE OUTLINE

SOT - 1.1 max height

SMALL OUTLINE TRANSISTOR

ADVANCE INFORMATION



NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Reference JEDEC MO-203.
4. Support pin may differ or may not be present.

EXAMPLE BOARD LAYOUT



DCK0005A

SOT - 1.1 max height

SMALL OUTLINE TRANSISTOR



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:18X



SOLDER MASK DETAILS

4214834/C 03/2023

NOTES: (continued)


4. Publication IPC-7351 may have alternate designs.
5. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DCK0005A

SOT - 1.1 max height

SMALL OUTLINE TRANSISTOR



SOLDER PASTE EXAMPLE
BASED ON 0.125 THICK STENCIL
SCALE:18X

4214834/C 03/2023

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
7. Board assembly site may have different recommendations for stencil design.




DPW0005A

PACKAGE OUTLINE

X2SON - 0.4 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The size and shape of this feature may vary.

EXAMPLE BOARD LAYOUT

DPW0005A

X2SON - 0.4 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



NOTES: (continued)


4. This package is designed to be soldered to a thermal pad on the board. For more information, refer to QFN/SON PCB application note in literature No. SLUA271 (www.ti.com/lit/sluea271).

EXAMPLE STENCIL DESIGN

DPW0005A

X2SON - 0.4 mm max height


PLASTIC SMALL OUTLINE - NO LEAD



NOTES: (continued)

5. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.


ADVANCE INFORMATION



DSF0006A

PACKAGE OUTLINE
X2SON - 0.4 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



4220597/A 06/2017

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Reference JEDEC registration MO-287, variation X2AAF.


www.ti.com

EXAMPLE BOARD LAYOUT

DSF0006A

X2SON - 0.4 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



NOTES: (continued)

4. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/sluea271).


www.ti.com

EXAMPLE STENCIL DESIGN

DSF0006A

X2SON - 0.4 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE
SCALE:40X

4220597/A 06/2017

4. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

www.ti.com




PACKAGE OUTLINE

DRY0006A

USON - 0.6 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



ADVANCE INFORMATION

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.

EXAMPLE BOARD LAYOUT

DRY0006A

USON - 0.6 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



NOTES: (continued)


3. For more information, see QFN/SON PCB application report in literature No. SLUA271 (www.ti.com/lit/sluea271).

EXAMPLE STENCIL DESIGN

DRY0006A

USON - 0.6 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



4222894/A 01/2018

NOTES: (continued)

4. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
PSN74UVP1G07DBVRQ1	Active	Preproduction	SOT-23 (DBV) 5	3000 LARGE T&R	-	Call TI	Call TI	-	
PSN74UVP1G07DCKRQ1	Active	Preproduction	SC70 (DCK) 5	3000 LARGE T&R	-	Call TI	Call TI	-	
PSN74UVP1G07DRYRQ1	Active	Preproduction	SON (DRY) 6	3000 LARGE T&R	-	Call TI	Call TI	-	
PSN74UVP1G07DTXRQ1	Active	Preproduction	X2SON (DTX) 5	3000 LARGE T&R	-	Call TI	Call TI	-	

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF SN74UVP1G07-Q1 :

- Catalog : [SN74UVP1G07](#)

NOTE: Qualified Version Definitions:

- Catalog - TI's standard catalog product

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとし、TI は一切の責任を拒否します。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2026, Texas Instruments Incorporated

最終更新日：2025 年 10 月