

SN5545xB、SN7545xB、大電流、高速スイッチング向けデュアルペリフェラルドライバ

1 特長

- 300mA 用に特性評価されています
- 高電圧出力 (最大 30V)
- 20V で出力ラッチアップなし (300mA 導通後)
- 高速スイッチング
- オープンコレクタ出力
- さまざまなアプリケーションに対応する回路の柔軟性
- TTL 互換ダイオード クランプ入力
- 標準電源電圧

2 アプリケーション

- 高速ロジック バッファ
- パワー ドライバ
- ランプドライバ
- LED ドライバ
- ラインドライバ
- メモリドライバ

3 説明

SN5545xB および SN7545xB デバイスは、TTL ロジックを採用したシステムで使用するよう設計されたデュアルペリフェラルドライバです。このファミリーは、以前製造された SN75450 ファミリーおよび SN75450A ファミリーのデバイスと機能的に互換性があり、それらと交換可能です。デバイスの速度は SN75450 ファミリーと等しく、これらの製品はラッチアップが発生しないように設計されています。ダイオード クランプ入力を使用して、回路設計を簡素化できます。


SNx5451B、SNx5452B、SNx5453B、SNx5454B デバイスは、それぞれデュアル ペリフェラル AND、NAND、OR、NOR ドライバであり (正論理と仮定)、論理ゲートの出力は NPN 出力トランジスタのベースに内部的に接続されています。

SN5545xB ドライバは、ミリタリー範囲 ($-55^{\circ}\text{C} \sim 125^{\circ}\text{C}$) 全体にわたって動作が規定されています。SN7545xB ドライバは、 0°C から 70°C の範囲で動作することが規定されています。

製品情報

部品番号	パッケージ (1)	本体サイズ (公称)
SN7545xBP	PDIP (8)	9.81mm × 6.35mm
SN7545xBD	SOIC (8)	4.90mm × 3.90mm
SN7545xBPS	SO (8)	6.20mm × 5.30mm
SN5545xBJG	CDIP (8)	9.60mm × 6.67mm
SN5545xBFK	LCCC (20)	8.89mm × 8.89mm

(1) 利用可能なすべてのパッケージについては、データシートの末尾にある注文情報を参照してください。



Copyright © 2016 Texas Instruments Incorporated

SN75451B の論理図



目次

1 特長.....	1	8.3 機能説明.....	10
2 アプリケーション.....	1	8.4 デバイスの機能モード.....	10
3 説明.....	1	9 アプリケーションと実装.....	13
4 デバイス比較表.....	3	9.1 使用上の注意.....	13
5 ピン構成および機能.....	3	9.2 代表的なアプリケーション.....	13
6 仕様.....	4	10 電源に関する推奨事項.....	14
6.1 絶対最大定格.....	4	11 レイアウト.....	14
6.2 推奨動作条件.....	4	11.1 レイアウトのガイドライン.....	14
6.3 熱に関する情報.....	4	11.2 レイアウト例.....	14
6.4 電気的特性.....	5	12 デバイスおよびドキュメントのサポート.....	15
6.5 スイッチング特性、 $V_{CC} = 5V$ 、 $T_A = 25^{\circ}C$	5	12.1 ドキュメントの更新通知を受け取る方法.....	15
6.6 損失定格.....	5	12.2 サポート・リソース.....	15
6.7 代表的特性.....	6	12.3 商標.....	15
7 パラメータ測定情報.....	6	12.4 静電気放電に関する注意事項.....	15
8 詳細説明.....	9	12.5 用語集.....	15
8.1 概要.....	9	13 改訂履歴.....	15
8.2 機能ブロック図.....	9	14 メカニカル、パッケージ、および注文情報.....	15

4 デバイス比較表

デバイス	回路全体のロジック	動作自由気体温度範囲
SN55451B	AND	-55°C ~ 125°C
SN55452B	NAND	-55°C ~ 125°C
SN55453B	または	-55°C ~ 125°C
SN55454B	NOR	-55°C ~ 125°C
SN75451B	AND	0°C ~ 70°C
SN75452B	NAND	0°C ~ 70°C
SN75453B	または	0°C ~ 70°C
SN75454B	NOR	0°C ~ 70°C

5 ピン構成および機能





図 5-1. JG、D、P、または PS パッケージ 8 ピン
CDIP、SOIC、PDIP、または SO 上面図



NC – No internal connection

図 5-2. FK パッケージ 20 ピン LCCC 上面図

表 5-1. ピンの機能

名称	ピン		I/O	説明
	CDIP、SOIC、 PDIP、SO	LCCC		
1A	1	2	I	チャンネル 1 ロジック入力 A
1B	2	5	I	チャンネル 1 ロジック入力 B
1Y	3	7	O	チャンネル 1 ドライバ
2A	6	15	I	チャンネル 2 ロジック入力 A
2B	7	17	I	チャンネル 2 ロジック入力 B
2Y	5	12	O	チャンネル 2 ドライバ
GND	4	10	—	グラウンド
NC	—	1、3、4、6、 8、9、11、 13、14、16、 18、19	—	内部接続なし
VCC	8	20	—	電源電圧

6 仕様

6.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り) ⁽¹⁾

		最小値	最大値	単位	
V _{CC}	電源電圧、 ⁽²⁾ を参照		7	V	
V _I	入力電圧		5.5	V	
	エミッタ間電圧 (注 ⁽³⁾ を参照)		5.5	V	
V _O	オフ状態出力電圧		30	V	
I _{OK}	連続コレクタまたは出力電流、(注 ⁽⁴⁾ を参照)		400	mA	
	ピーク コレクタまたは出力電流、II (tw ≤ 10ms、デューティサイクル ≤ 50%、注 ⁽⁵⁾ を参照)		500	mA	
	連続総許容損失	「損失定格」を参照してください			
T _A	自由空気での動作温度	SN5545xB	-55	125	°C
		SN7545xB	0	70	
	60 秒間のケース温度	SN5545xB FK パッケージ		260	°C
	リード温度: ケースから 1.6mm (1/16 インチ) 離れた点で 60 秒間	SN5545xB JG パッケージ		100	°C
	リード温度: ケースから 1.6mm (1/16 インチ) 離れた点で 10 秒間	SN7545xB D または P パッケージ		260	°C
T _J	動作時の仮想接合部温度		150	°C	
T _{stg}	保存温度	-65	150	°C	

- (1) 「絶対最大定格」で示す値を上回るストレスが加わった場合、デバイスに永続的な損傷が発生する可能性があります。これらはストレスの定格のみについてであり、絶対最大定格において、またはこのデータシートの「推奨動作条件」に示された値を超える他のいかなる条件でも、このデバイスが正しく動作することを意味するものではありません。絶対最大定格の状態が長時間続くと、デバイスの信頼性に影響を与える可能性があります。
- (2) 特に明記されていない限り、電圧値はネットワーク GND に対する値です。
- (3) これは、マルチ エミッタトランジスタの 2 つのエミッタ間の電圧です。
- (4) この値は、ベース エミッタ抵抗 (RBE) が 500Ω 以下の場合に適用されます。
- (5) これらのデュアル回路のどちらの半分も定格電流を同時に伝導させることができます。ただし、短時間の間隔で平均化される消費電力は連続的な許容損失定格内に収まる必要があります。

6.2 推奨動作条件

自由気流での動作温度範囲内 (特に記述のない限り)

		最小値	公称値	最大値	単位	
V _{CC}	電源電圧	SN5545xB	4.5	5	5.5	V
		SN7545xB	4.75	5	5.25	
V _{IH}	High レベル入力電圧	2			V	
V _{IL}	Low レベル入力電圧				0.8	V
T _A	自由空気での動作温度	SN5545xB	-50	125	°C	
		SN7545xB	0	70		

6.3 熱に関する情報

熱評価基準 ⁽¹⁾	SN7545xB			単位	
	D (SOIC)	P (PDIP)	PS (SO)		
	8 ピン	8 ピン	8 ピン		
R _{θJA}	接合部から周囲への熱抵抗	122.2	63.7	119.6	°C/W
R _{θJC(top)}	接合部からケース (上面) への熱抵抗	68.4	53.6	71.5	°C/W
R _{θJB}	接合部から基板への熱抵抗	62.4	40.8	68.7	°C/W
Ψ _{JT}	接合部から上面への特性パラメータ	23.2	31.1	31.6	°C/W
Ψ _{JB}	接合部から基板への特性パラメータ	62.0	40.8	67.7	°C/W

- (1) 従来および最新の熱評価基準の詳細については、『半導体および IC パッケージの熱評価基準』アプリケーション レポートを参照してください。 [spra953](#)

6.4 電気的特性

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ	テスト条件	最小値	標準値	最大値	単位
V_{IK} 入力クランプ電圧	$V_{CC} = \text{MIN}, I_I = -12\text{mA}$		-1.2	-1.5	V
V_{OL} Low レベル出力電圧	$V_{CC} = \text{MIN}, V_{IL} = 0.8\text{V}, I_{OL} = 100\text{mA}$	SN5545xB	0.25	0.5	V
		SN7545xB	0.25	0.4	
	$V_{CC} = \text{MIN}, V_{IL} = 0.8\text{V}, I_{OL} = 300\text{mA}$	SN5545xB	0.5	0.8	
		SN7545xB	0.5	0.7	
I_{OH} High レベル出力電流	$V_{CC} = \text{MIN}, V_{IH} = \text{MIN}, V_{OH} = 30\text{V}$	SN5545xB		300	μA
		SN7545xB		100	
I_I 最大入力電圧での入力電流	$V_{CC} = \text{MAX}, V_I = 5.5\text{V}$			1	mA
I_{IH} High レベル入力電流	$V_{CC} = \text{MAX}, V_I = 2.4\text{V}$			40	μA
I_{IL} Low レベル入力電流	$V_{CC} = \text{MAX}, V_I = 0.4\text{V}$		-1	-1.6	mA
I_{CCH} 電源消費電流、出力 High	$V_{CC} = \text{MAX}, V_I = 5\text{V}$	SNx5451B	7	11	mA
		SNx5453B	8	11	
	$V_{CC} = \text{MAX}, V_I = 0\text{V}$	SNx5452B	11	14	
		SNx5454B	13	17	
I_{CCL} 電源消費電流、出力 Low	$V_{CC} = \text{MAX}, V_I = 0\text{V}$	SNx5451B	52	65	mA
		SNx5453B	54	68	
	$V_{CC} = \text{MAX}, V_I = 5\text{V}$	SNx5452B	56	71	
		SNx5454B	61	79	

6.5 スイッチング特性、 $V_{CC} = 5\text{V}$ 、 $T_A = 25^\circ\text{C}$

自由気流での動作温度範囲内 (特に記述のない限り)


パラメータ	テスト条件 ⁽¹⁾	最小値	標準値 ⁽²⁾	最大値	単位
t_{PLH} 伝搬遅延時間、出力立ち上がり	$I_O \approx 200\text{mA}, C_L = 15\text{pF}, R_L = 50\Omega, L$ (図 7-1 を参照)	SNx5451B、 SNx5453B	18	25	ns
		SNx5452B	26	35	
		SNx5454B	27	35	
t_{PHL} 伝搬遅延時間、出力立ち下がり	$I_O \approx 200\text{mA}, C_L = 15\text{pF}, R_L = 50\Omega, L$ (図 7-1 を参照)	SNx5451B、 SNx5453B	18	25	ns
		SNx5452B、 SNx5454B	24	35	
t_{TLH} 遷移時間、Low レベルから High レベル出力まで	$I_O \approx 200\text{mA}, C_L = 15\text{pF}, R_L = 50\Omega, L$ (図 7-1 を参照)		5	8	
t_{THL} 遷移時間、High レベルから Low レベル出力まで	$I_O \approx 200\text{mA}, C_L = 15\text{pF}, R_L = 50\Omega, L$ (図 7-1 を参照)		7	12	
V_{OH} スイッチング後の High レベル出力電圧	$V_S = 20\text{V}, I_O 9\ 300\text{mA},$ 図 7-1 を参照	SN5545xB	$V_S - 6.5$		mV
		SN7545xB	$V_S - 6.5$		

- (1) 最小値または最大値として示されている条件については、推奨動作条件で指定されている適切な値を使用します。
(2) 代表値はすべて、 $V_{CC} = 5\text{V}$ 、 $T_A = 25^\circ\text{C}$ における値です。

6.6 損失定格

パッケージ	$T_A \leq 25^\circ\text{C}$ 電力定格	$T_A = 25^\circ\text{C}$ を超える場合の デレーティング係数	$T_A = 70^\circ\text{C}$ 電力定格	$T_A = 125^\circ\text{C}$ 電力定格
D	725mW	5.8 mW/°C	464	—
FK	1375mW	11.0 mW/°C	880	275mW
JG	1050mW	8.4 mW/°C	672	210mW
P	1000mW	8.0 mW/°C	640	—


6.7 代表的特性



NOTE A: These parameters must be measured using pulse techniques, $t_w = 300 \mu\text{s}$, duty cycle $\leq 2\%$.


図 6-1. トランジスタ、コレクタ-エミッタ間の飽和電圧とコレクタ電流との関係

7 パラメータ測定情報




- A. パルスジェネレータの特性は、以下のとおりです。PRR $\leq 1\text{MHz}$ 、 $Z_0 = 50\Omega$ 。
- B. C_L にはプローブと治具の容量が含まれます。

図 7-1. テスト回路、ドライバ全体




- A. パルスジェネレータの特性は、以下のとおりです。PRR \leq 1MHz、 $Z_O = 50\Omega$ 。
B. C_L にはプローブと治具の容量が含まれます。

図 7-2. 波形、ドライバ全体



- A. パルスジェネレータの特性は、以下のとおりです。PRR \leq 12.5kHz、 $Z_O = 50\Omega$ 。
B. C_L にはプローブと治具の容量が含まれます。

図 7-3. ドライバ全体のラッチアップテストのテスト回路



- A. パルス ジェネレータの特性は、以下のとおりです。PRR $\leq 12.5\text{kHz}$ 、 $Z_0 = 50\Omega$ 。
- B. CL にはプローブと治具の容量が含まれます。


図 7-4. ドライバ全体のラッチアップ テストの電圧波形

8 詳細説明

8.1 概要


SN7545xB および SN5545xB デバイスは、AND、NAND、NOR、OR ロジック入力によりデュアル出力ドライバを備えています。各ロジック入力が適切な電圧レベルに設定されている場合、出力ドライバはオンになり、ドライバをグランドにプルダウンして電流を流すことができます。

8.2 機能ブロック図




Copyright © 2016 Texas Instruments Incorporated

図 8-1. SNx5451B の論理図 (正論理)




Copyright © 2016 Texas Instruments Incorporated

図 8-2. SNx5452B の論理図 (正論理)



Copyright © 2016 Texas Instruments Incorporated

図 8-3. SNx5453B の論理図 (正論理)



Copyright © 2016 Texas Instruments Incorporated

図 8-4. SNx5454B の論理図 (正論理)

8.3 機能説明

SNx5451B デバイスは、最大 300mA までの大電流駆動が可能です。このファミリのデバイスは、AND、NAND、OR、または NOR 入力ロジックゲートを搭載しており、幅広いアプリケーションに対応できます。SN7545xB デバイスは 0°C ~ 70°C の商業用温度範囲定格で、SN5545xB デバイスはミリタリー温度範囲 -65°C ~ 125°C 定格が規定されています。

8.4 デバイスの機能モード

SNx545xB の機能モードを、表 8-1、表 8-2、表 8-3、および表 8-4 に示します。



図 8-5. SNx5451B ロジック シンボル

表 8-1. SNx5451B の機能表

A	B	Y ⁽¹⁾
L	L	L (オン状態)
L	H	L (オン状態)
H	L	L (オン状態)
H	H	H (オフ状態)

(1) 正論理: $Y = AB$ または $\text{NOT}(\bar{A} + \bar{B})$



図 8-6. SNx5452B ロジック シンボル

表 8-2. SNx5452B の機能表

A	B	Y ⁽¹⁾
L	L	H (オフ状態)
L	H	H (オフ状態)
H	L	H (オフ状態)
H	H	L (オン状態)

(1) 正論理: $Y = \overline{AB}$ または $\overline{A} + \overline{B}$



図 8-7. SNx5453B ロジック シンボル

表 8-3. SNx5453B の機能表

A	B	Y ⁽¹⁾
L	L	L (オン状態)
L	H	H (オフ状態)
H	L	H (オフ状態)
H	H	H (オフ状態)

(1) 正論理: $Y = A+B$ または $\text{NOT}(\overline{A}\overline{B})$




図 8-8. SNx5454B ロジック シンボル

表 8-4. SNx5454B の機能表

A	B	Y ⁽¹⁾
L	L	H (オフ状態)
L	H	L (オン状態)
H	L	L (オン状態)
H	H	L (オン状態)

(1) 正論理: $Y = \overline{A+B}$ または $\overline{A}\overline{B}$




図 8-9. SNx5451B 回路図 (各ドライバ)




図 8-10. SNx5452B 回路図 (各ドライバ)




図 8-11. SNx5453B 回路図 (各ドライバ)




図 8-12. SNx5454B 回路図 (各ドライバ)

9 アプリケーションと実装


注

以下のアプリケーション情報は、TI の製品仕様に含まれるものではなく、TI ではその正確性または完全性を保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくこととなります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

9.1 使用上の注意

通常、SN75451B デバイスは、これらの条件を許容できない MCU または論理デバイスから高電圧または大電流ペリフェラルを駆動します。以下の設計は、SN75451B デバイスの一般的なアプリケーションであり、1 つのチャンネルと、もう 1 つのチャンネルを使用して LED を駆動します。この構成では、高電圧ペリフェラルがオンになると常に LED が点灯します。

9.2 代表的なアプリケーション



Copyright © 2016, Texas Instruments Incorporated

図 9-1. SN75451B は LED と高電圧ペリフェラルを駆動する

9.2.1 設計要件

論理ゲートへの各入力は、フローティングにしないでください。入力のいずれかがフローティングになっている場合、論理ゲートは不明な状態になる可能性があります。必ず、グランドまたは V_{CC} を未使用の入力チャンネルに接続してください。

9.2.2 詳細な設計手順

- 推奨入力条件:
 - 規定された High および Low レベルについては、「[推奨動作条件](#)」の (V_{IH} および V_{IL}) を参照してください。
 - 入力電圧は、「[絶対最大定格](#)」に規定された V_I を超えないようにする必要があります。
- 推奨出力条件:
 - 負荷電流が 300mA を超えないようにすることを推奨します。
 - 負荷電流は、「[絶対最大定格](#)」に記載された I_{OK} を超えないようにする必要があります。

9.2.3 アプリケーション曲線




図 9-2. SN75451B、電源電流 (標準値) と電源電圧との関係




図 9-3. SN75451B、Low レベル出力電圧 (標準値) とコレクタ電流との関係

10 電源に関する推奨事項

電源には、「推奨動作条件」に記載された電源電圧定格の最小値と最大値の間の任意の電圧を使用できます。電源の障害を防止するため、各 V_{CC} ピンに適切なバイパス コンデンサを配置してください。このデバイスには $0.1\mu\text{F}$ のコンデンサが適切です。

11 レイアウト

11.1 レイアウトのガイドライン

SNx545xB デバイスの駆動に使用される低電流ロジックにより、入力には細かいパターンを使用できます。クロストークを除去するため、入力チャンネルを分離するよう注意してください。これらのパターンは、出力が大電流を駆動できるようにすることを推奨します。グランドまたは V_{CC} を未使用の入力チャンネルに接続し、 V_{CC} ピンにバイパス コンデンサを使用して電力グリッチを防止してください。

11.2 レイアウト例




図 11-1. SN75451BD のレイアウト

12 デバイスおよびドキュメントのサポート

12.1 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

12.2 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計に必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの[使用条件](#)を参照してください。

12.3 商標

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.
すべての商標は、それぞれの所有者に帰属します。

12.4 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

12.5 用語集

[テキサス・インスツルメンツ用語集](#) この用語集には、用語や略語の一覧および定義が記載されています。

13 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision D (January 2017) to Revision E (May 2026)	Page
• ドキュメント全体にわたって表、図、相互参照の採番方法を更新.....	1

Changes from Revision C (May 2016) to Revision D (January 2017)	Page
• 画像「SN75451B の論理図」を置き換え	1

Changes from Revision B (January 1999) to Revision C (May 2016)	Page
• 「ESD 定格」表、「機能説明」セクション、「デバイスの機能モード」セクション、「アプリケーションと実装」セクション、「電源に関する推奨事項」セクション、「レイアウト」セクション、「デバイスおよびドキュメントのサポート」セクション、「メカニカル データ、パッケージ、および注文情報」セクションを追加しました。	1

14 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
5962-9563301Q2A	Active	Production	LCCC (FK) 20	55 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	5962- 9563301Q2A SNJ55 453BFB
5962-9563301QPA	Active	Production	CDIP (JG) 8	50 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	9563301QPA SNJ55453B
77049012A	Active	Production	LCCC (FK) 20	55 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	77049012A SNJ55 452BFB
7704901PA	Active	Production	CDIP (JG) 8	50 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	7704901PA SNJ55452B
77049022A	Active	Production	LCCC (FK) 20	55 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	77049022A SNJ55 451BFB
7704902PA	Active	Production	CDIP (JG) 8	50 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	7704902PA SNJ55451B
JM38510/12902BPA	Active	Production	CDIP (JG) 8	50 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	JM38510 /12902BPA
JM38510/12902BPA.A	Active	Production	CDIP (JG) 8	50 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	JM38510 /12902BPA
JM38510/12903BPA	Active	Production	CDIP (JG) 8	50 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	JM38510 /12903BPA
JM38510/12903BPA.A	Active	Production	CDIP (JG) 8	50 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	JM38510 /12903BPA
JM38510/12905BPA	Active	Production	CDIP (JG) 8	50 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	JM38510 /12905BPA
JM38510/12905BPA.A	Active	Production	CDIP (JG) 8	50 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	JM38510 /12905BPA
M38510/12902BPA	Active	Production	CDIP (JG) 8	50 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	JM38510 /12902BPA
M38510/12903BPA	Active	Production	CDIP (JG) 8	50 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	JM38510 /12903BPA
M38510/12905BPA	Active	Production	CDIP (JG) 8	50 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	JM38510 /12905BPA

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
SN55451BJG	Active	Production	CDIP (JG) 8	50 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	SN55451BJG
SN55451BJG.A	Active	Production	CDIP (JG) 8	50 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	SN55451BJG
SN55452BJG	Active	Production	CDIP (JG) 8	50 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	SN55452BJG
SN55452BJG.A	Active	Production	CDIP (JG) 8	50 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	SN55452BJG
SN55453BJG	Active	Production	CDIP (JG) 8	50 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	SN55453BJG
SN55453BJG.A	Active	Production	CDIP (JG) 8	50 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	SN55453BJG
SN55454BJG	Active	Production	CDIP (JG) 8	50 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	SN55454BJG
SN55454BJG.A	Active	Production	CDIP (JG) 8	50 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	SN55454BJG
SN75451BD	Active	Production	SOIC (D) 8	75 TUBE	Yes	NIPDAU	Level-1-260C-UNLIM	0 to 70	75451B
SN75451BD.A	Active	Production	SOIC (D) 8	75 TUBE	Yes	NIPDAU	Level-1-260C-UNLIM	0 to 70	75451B
SN75451BDE4	Active	Production	SOIC (D) 8	75 TUBE	Yes	NIPDAU	Level-1-260C-UNLIM	0 to 70	75451B
SN75451BDR	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	0 to 70	75451B
SN75451BDR.A	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	0 to 70	75451B
SN75451BDRE4	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	0 to 70	75451B
SN75451BDRG4	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	0 to 70	75451B
SN75451BP	Active	Production	PDIP (P) 8	50 TUBE	Yes	NIPDAU	N/A for Pkg Type	0 to 70	SN75451BP
SN75451BP.A	Active	Production	PDIP (P) 8	50 TUBE	Yes	NIPDAU	N/A for Pkg Type	0 to 70	SN75451BP
SN75451BPE4	Active	Production	PDIP (P) 8	50 TUBE	Yes	NIPDAU	N/A for Pkg Type	0 to 70	SN75451BP
SN75451BPS	Active	Production	SO (PS) 8	80 TUBE	Yes	NIPDAU	Level-1-260C-UNLIM	-	A451B
SN75451BPS.A	Active	Production	SO (PS) 8	80 TUBE	Yes	NIPDAU	Level-1-260C-UNLIM	0 to 70	A451B
SN75451BPSR	Active	Production	SO (PS) 8	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	0 to 70	A451B
SN75451BPSR.A	Active	Production	SO (PS) 8	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	0 to 70	A451B
SN75452BD	Active	Production	SOIC (D) 8	75 TUBE	Yes	NIPDAU	Level-1-260C-UNLIM	0 to 70	75452B
SN75452BD.A	Active	Production	SOIC (D) 8	75 TUBE	Yes	NIPDAU	Level-1-260C-UNLIM	0 to 70	75452B
SN75452BDE4	Active	Production	SOIC (D) 8	75 TUBE	Yes	NIPDAU	Level-1-260C-UNLIM	0 to 70	75452B
SN75452BDR	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	0 to 70	75452B
SN75452BDR.A	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	0 to 70	75452B
SN75452BDRE4	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	0 to 70	75452B
SN75452BDRG4	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	0 to 70	75452B
SN75452BP	Active	Production	PDIP (P) 8	50 TUBE	Yes	NIPDAU	N/A for Pkg Type	0 to 70	SN75452BP
SN75452BP.A	Active	Production	PDIP (P) 8	50 TUBE	Yes	NIPDAU	N/A for Pkg Type	0 to 70	SN75452BP

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
SN75452BPE4	Active	Production	PDIP (P) 8	50 TUBE	Yes	NIPDAU	N/A for Pkg Type	0 to 70	SN75452BP
SN75452BPS	Active	Production	SO (PS) 8	80 TUBE	Yes	NIPDAU	Level-1-260C-UNLIM	-	A452B
SN75452BPS.A	Active	Production	SO (PS) 8	80 TUBE	Yes	NIPDAU	Level-1-260C-UNLIM	0 to 70	A452B
SN75452BPSR	Active	Production	SO (PS) 8	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	0 to 70	A452B
SN75452BPSR.A	Active	Production	SO (PS) 8	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	0 to 70	A452B
SN75452BPSRG4	Active	Production	SO (PS) 8	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	0 to 70	A452B
SN75453BD	Active	Production	SOIC (D) 8	75 TUBE	Yes	NIPDAU	Level-1-260C-UNLIM	0 to 70	75453B
SN75453BD.A	Active	Production	SOIC (D) 8	75 TUBE	Yes	NIPDAU	Level-1-260C-UNLIM	0 to 70	75453B
SN75453BDR	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	0 to 70	75453B
SN75453BDR.A	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	0 to 70	75453B
SN75453BDRG4	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	0 to 70	75453B
SN75453BP	Active	Production	PDIP (P) 8	50 TUBE	Yes	NIPDAU	N/A for Pkg Type	0 to 70	SN75453BP
SN75453BP.A	Active	Production	PDIP (P) 8	50 TUBE	Yes	NIPDAU	N/A for Pkg Type	0 to 70	SN75453BP
SN75453BPE4	Active	Production	PDIP (P) 8	50 TUBE	Yes	NIPDAU	N/A for Pkg Type	0 to 70	SN75453BP
SN75453BPSR	Active	Production	SO (PS) 8	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	0 to 70	A453B
SN75453BPSR.A	Active	Production	SO (PS) 8	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	0 to 70	A453B
SN75454BD	Active	Production	SOIC (D) 8	75 TUBE	Yes	NIPDAU	Level-1-260C-UNLIM	0 to 70	75454B
SN75454BD.A	Active	Production	SOIC (D) 8	75 TUBE	Yes	NIPDAU	Level-1-260C-UNLIM	0 to 70	75454B
SN75454BDR	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	0 to 70	75454B
SN75454BDR.A	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	0 to 70	75454B
SN75454BP	Active	Production	PDIP (P) 8	50 TUBE	Yes	NIPDAU	N/A for Pkg Type	0 to 70	SN75454BP
SN75454BP.A	Active	Production	PDIP (P) 8	50 TUBE	Yes	NIPDAU	N/A for Pkg Type	0 to 70	SN75454BP
SN75454BPE4	Active	Production	PDIP (P) 8	50 TUBE	Yes	NIPDAU	N/A for Pkg Type	0 to 70	SN75454BP
SN75454BPSR	Active	Production	SO (PS) 8	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	0 to 70	A454B
SN75454BPSR.A	Active	Production	SO (PS) 8	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	0 to 70	A454B
SNJ5451BFBK	Active	Production	LCCC (FK) 20	55 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	77049022A SNJ55 451BFBK
SNJ5451BFBK.A	Active	Production	LCCC (FK) 20	55 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	77049022A SNJ55 451BFBK

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
SNJ55451BJG	Active	Production	CDIP (JG) 8	50 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	7704902PA SNJ55451B
SNJ55451BJG.A	Active	Production	CDIP (JG) 8	50 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	7704902PA SNJ55451B
SNJ55452BFK	Active	Production	LCCC (FK) 20	55 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	77049012A SNJ55 452BFK
SNJ55452BFK.A	Active	Production	LCCC (FK) 20	55 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	77049012A SNJ55 452BFK
SNJ55452BJG	Active	Production	CDIP (JG) 8	50 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	7704901PA SNJ55452B
SNJ55452BJG.A	Active	Production	CDIP (JG) 8	50 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	7704901PA SNJ55452B
SNJ55453BFK	Active	Production	LCCC (FK) 20	55 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	5962- 9563301Q2A SNJ55 453BFK
SNJ55453BFK.A	Active	Production	LCCC (FK) 20	55 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	5962- 9563301Q2A SNJ55 453BFK
SNJ55453BJG	Active	Production	CDIP (JG) 8	50 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	9563301QPA SNJ55453B
SNJ55453BJG.A	Active	Production	CDIP (JG) 8	50 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	9563301QPA SNJ55453B
SNJ55454BJG	Active	Production	CDIP (JG) 8	50 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	SNJ55 454BJG
SNJ55454BJG.A	Active	Production	CDIP (JG) 8	50 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	SNJ55 454BJG

(1) **Status:** For more details on status, see our [product life cycle](#).

(2) **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

(3) **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

(4) **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

(5) **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

(6) **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF SN55451B, SN55452B, SN55453B, SN55454B, SN75451B, SN75452B, SN75453B, SN75454B :

- Catalog : [SN75451B](#), [SN75452B](#), [SN75453B](#), [SN75454B](#)
- Military : [SN55451B](#), [SN55452B](#), [SN55453B](#), [SN55454B](#)

NOTE: Qualified Version Definitions:

- Catalog - TI's standard catalog product
- Military - QML certified for Military and Defense Applications

TAPE AND REEL INFORMATION

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
SN75451BDR	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
SN75451BPSR	SO	PS	8	2000	330.0	16.4	8.35	6.6	2.4	12.0	16.0	Q1
SN75452BDR	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
SN75452BPSR	SO	PS	8	2000	330.0	16.4	8.35	6.6	2.4	12.0	16.0	Q1
SN75453BDR	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
SN75453BPSR	SO	PS	8	2000	330.0	16.4	8.35	6.6	2.4	12.0	16.0	Q1
SN75454BDR	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
SN75454BPSR	SO	PS	8	2000	330.0	16.4	8.35	6.6	2.4	12.0	16.0	Q1

TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
SN75451BDR	SOIC	D	8	2500	353.0	353.0	32.0
SN75451BPSR	SO	PS	8	2000	353.0	353.0	32.0
SN75452BDR	SOIC	D	8	2500	353.0	353.0	32.0
SN75452BPSR	SO	PS	8	2000	353.0	353.0	32.0
SN75453BDR	SOIC	D	8	2500	353.0	353.0	32.0
SN75453BPSR	SO	PS	8	2000	353.0	353.0	32.0
SN75454BDR	SOIC	D	8	2500	353.0	353.0	32.0
SN75454BPSR	SO	PS	8	2000	353.0	353.0	32.0

TUBE


*All dimensions are nominal

Device	Package Name	Package Type	Pins	SPQ	L (mm)	W (mm)	T (µm)	B (mm)
5962-9563301Q2A	FK	LCCC	20	55	506.98	12.06	2030	NA
77049012A	FK	LCCC	20	55	506.98	12.06	2030	NA
77049022A	FK	LCCC	20	55	506.98	12.06	2030	NA
SN75451BD	D	SOIC	8	75	507	8	3940	4.32
SN75451BD.A	D	SOIC	8	75	507	8	3940	4.32
SN75451BDE4	D	SOIC	8	75	507	8	3940	4.32
SN75451BP	P	PDIP	8	50	506	13.97	11230	4.32
SN75451BP.A	P	PDIP	8	50	506	13.97	11230	4.32
SN75451BPE4	P	PDIP	8	50	506	13.97	11230	4.32
SN75451BPS	PS	SOP	8	80	530	10.5	4000	4.1
SN75451BPS.A	PS	SOP	8	80	530	10.5	4000	4.1
SN75452BD	D	SOIC	8	75	507	8	3940	4.32
SN75452BD.A	D	SOIC	8	75	507	8	3940	4.32
SN75452BDE4	D	SOIC	8	75	507	8	3940	4.32
SN75452BP	P	PDIP	8	50	506	13.97	11230	4.32
SN75452BP.A	P	PDIP	8	50	506	13.97	11230	4.32
SN75452BPE4	P	PDIP	8	50	506	13.97	11230	4.32
SN75452BPS	PS	SOP	8	80	530	10.5	4000	4.1
SN75452BPS.A	PS	SOP	8	80	530	10.5	4000	4.1
SN75453BD	D	SOIC	8	75	507	8	3940	4.32
SN75453BD.A	D	SOIC	8	75	507	8	3940	4.32
SN75453BP	P	PDIP	8	50	506	13.97	11230	4.32
SN75453BP.A	P	PDIP	8	50	506	13.97	11230	4.32
SN75453BPE4	P	PDIP	8	50	506	13.97	11230	4.32
SN75454BD	D	SOIC	8	75	507	8	3940	4.32
SN75454BD.A	D	SOIC	8	75	507	8	3940	4.32
SN75454BP	P	PDIP	8	50	506	13.97	11230	4.32
SN75454BP.A	P	PDIP	8	50	506	13.97	11230	4.32
SN75454BPE4	P	PDIP	8	50	506	13.97	11230	4.32

Device	Package Name	Package Type	Pins	SPQ	L (mm)	W (mm)	T (μm)	B (mm)
SNJ55451BFK	FK	LCCC	20	55	506.98	12.06	2030	NA
SNJ55451BFK.A	FK	LCCC	20	55	506.98	12.06	2030	NA
SNJ55452BFK	FK	LCCC	20	55	506.98	12.06	2030	NA
SNJ55452BFK.A	FK	LCCC	20	55	506.98	12.06	2030	NA
SNJ55453BFK	FK	LCCC	20	55	506.98	12.06	2030	NA
SNJ55453BFK.A	FK	LCCC	20	55	506.98	12.06	2030	NA

GENERIC PACKAGE VIEW

FK 20

LCCC - 2.03 mm max height

8.89 x 8.89, 1.27 mm pitch

LEADLESS CERAMIC CHIP CARRIER

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.



4229370VA\



D0008A

PACKAGE OUTLINE

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



4214825/C 02/2019

NOTES:

1. Linear dimensions are in inches [millimeters]. Dimensions in parenthesis are for reference only. Controlling dimensions are in inches. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed $.006$ [0.15] per side.
4. This dimension does not include interlead flash.
5. Reference JEDEC registration MS-012, variation AA.

EXAMPLE BOARD LAYOUT

D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



LAND PATTERN EXAMPLE
 EXPOSED METAL SHOWN
 SCALE:8X



SOLDER MASK DETAILS

4214825/C 02/2019

NOTES: (continued)

- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



SOLDER PASTE EXAMPLE
BASED ON .005 INCH [0.125 MM] THICK STENCIL
SCALE:8X

4214825/C 02/2019


NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

MECHANICAL DATA

PS (R-PDSO-G8)


PLASTIC SMALL-OUTLINE PACKAGE



- NOTES:
- A. All linear dimensions are in millimeters.
 - B. This drawing is subject to change without notice.
 - C. Body dimensions do not include mold flash or protrusion, not to exceed 0,15.

PS (R-PDSO-G8)

PLASTIC SMALL OUTLINE



- NOTES:
- All linear dimensions are in millimeters.
 - This drawing is subject to change without notice.
 - Publication IPC-7351 is recommended for alternate designs.
 - Laser cutting apertures with trapezoidal walls and also rounding corners will offer better paste release. Customers should contact their board assembly site for stencil design recommendations. Refer to IPC-7525 for other stencil recommendations.
 - Customers should contact their board fabrication site for solder mask tolerances between and around signal pads.

P (R-PDIP-T8)

PLASTIC DUAL-IN-LINE PACKAGE




- NOTES:
- A. All linear dimensions are in inches (millimeters).
 - B. This drawing is subject to change without notice.
 - C. Falls within JEDEC MS-001 variation BA.

PACKAGE OUTLINE

JG0008A

CDIP - 5.08 mm max height

CERAMIC DUAL IN-LINE PACKAGE



NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This package can be hermetically sealed with a ceramic lid using glass frit.
4. Index point is provided on cap for terminal identification.
5. Falls within MIL STD 1835 GDIP1-T8

EXAMPLE BOARD LAYOUT

JG0008A

CDIP - 5.08 mm max height

CERAMIC DUAL IN-LINE PACKAGE



LAND PATTERN EXAMPLE
NON SOLDER MASK DEFINED
SCALE: 9X

4230036/A 09/2023

重要なお知らせと免責事項

TI は、技術データと信頼性データ(データシートを含みます)、設計リソース(リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとし、

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2026, Texas Instruments Incorporated

最終更新日 : 2025 年 10 月