

TDA4VPE-Q1, TDA4APE-Q1 Jacinto™ 車載用プロセッサ

1 特長

プロセッサ コア:

- 最大 3 つの浮動小数点、ベクタ C7™ DSP、最高 1.0GHz、240GFLOPS、768GOPS
- 最大 2 つのディープラーニング用マトリクス乗算アクセラレータ (MMAv2)、1.0GHz で最大 16TOPS (8b)
- 最大 2 つの画像信号プロセッサ (ISP) 搭載ビジョン処理アクセラレータ (VPAC) と複数のビジョン支援アクセラレータ
- 深度およびモーション処理アクセラレータ (DMPAC)
- 4 つの Arm® Cortex®-A72 マイクロプロセッサ サブシステム、最大 2.0GHz
 - クワッドコア Cortex®-A72 クラスごとに 2MB の共有 L2 キャッシュ
 - Cortex®-A72 コアごとに 32KB L1 D キャッシュと 48KB L1 I キャッシュ
- 8 つの最大 1.0GHz の Arm® Cortex®-R5F MCU
 - 32K I キャッシュ、32K D キャッシュ、64K L2 TCM
 - 分離された MCU サブシステムに 2 つの Arm® Cortex®-R5F MCU
 - 汎用コンピューティングパーティションに 6 つの Arm® Cortex®-R5F MCU
- GPU IMG BXS-4-64、256KB キャッシュ、最大 800MHz、50GFLOPS、4GTexels/s (TDA4VPE)
- ほぼ最大限の処理権限をサポートするカスタム設計された相互接続構造

メモリ サブシステム:

- 最大 8MB のオンチップ L3 RAM、ECC およびコヒーレンス機能付き
 - ECC エラー保護
 - 共有コヒーレント キャッシュ
 - 内部 DMA エンジンをサポート
- 最大 2 つの外部メモリ インターフェイス (EMIF) モジュール、ECC 付き
 - LPDDR4 メモリタイプをサポート
 - 最大 4266MT/s の速度をサポート
 - 最高 34GB/s、最大 2 本の 32 ビットバス、インライン ECC 付き
- 汎用メモリコントローラ (GPMC)
- メインドメインの 3x512KB のオンチップ SRAM、ECC 保護付き

機能安全:

- 機能安全準拠製品向け (一部の部品番号でのみ対応)
 - 機能安全アプリケーション向けに開発
 - ISO 26262/IEC 61508 に準拠した機能安全システム設計 (ASIL D/SIL 3 を) を支援するためのドキュメントが利用可能です
 - 決定論的対応能力、ASIL-D/SIL-3 まで
 - ハードウェア整合性、マイコンドメイン向け ASIL-D/SIL-3 まで
 - ハードウェア整合性、メインドメイン向け ASIL-B/SIL-2 まで
 - ハードウェア整合性、メインドメインの拡張 マイコン (EMCU) 部分向け ASIL-D/SIL-3 まで
- 安全関連の認証
 - ISO 26262/ IEC 61508 に基づく ASIL D/ SIL 3 までの認証を、TÜV SÜD によって
- 部品番号の末尾が Q1 のバリエーションについては AEC-Q100 認定済み

デバイスのセキュリティ (一部の部品番号のみ):

- セキュアランタイム サポートによるセキュア ブート
- お客様がプログラム可能なルートキー (RSA-4K または ECC-512 まで)
- 組み込みハードウェア セキュリティ モジュール
- 暗号化ハードウェア アクセラレータ – ECC 付き PKA、AES、SHA、RNG、DES、3DES

高速シリアル インターフェイス:

- 外部ポートをサポートする内蔵イーサネット スイッチ
 - 2 つのポートが 5Gb、10Gb USXGMII/XFI をサポート
 - すべてのポートが 1Gb、2.5Gb SGMII をサポート
 - すべてのポートが QSGMII をサポート可能。最大 1 つの QSGMII をイネーブルにでき、4 つの内部レーンすべてを使用
- 最大 2 つの 2L/1x4L PCI-Express® (PCIe) Gen3 コントローラ
 - Gen1 (2.5GT/s)、Gen2 (5.0GT/s)、Gen3 (8.0GT/s) で動作 (オートネゴシエーション付き)
- 1 つの USB 3.0 デュアルロール デバイス (DRD) サブシステム
 - Enhanced SuperSpeed Gen1 ポート
 - Type-C スwitchングをサポート
 - USB ホスト、USB ペリフェラル、USB DRD として個別に構成可能
- 3 つの CSI2.0 4L カメラ シリアル インターフェース RX (CSI-RX) と、DPHY 付きの 2 つの CSI2.0 4L TX (CSI-TX)



- MIPI CSI 1.3 準拠 + MIPI-DPHY 1.2
- CSI-RX は各レーンで最大 2.5Gbps の 1、2、3、4 データレーン モードをサポート
- CSI-TX は各レーンで最大 2.5Gbps の 1、2、4 データレーン モードをサポート

イーサネット:

- 2 つの RGMII/RMII インターフェイス

車載インターフェイス:

- CAN-FD をフルサポートする 20 個のモジュラー コントローラ エリア ネットワーク (MCAN) モジュール

ディスプレイ サブシステム:

- 2 つの DSI 4L TX (最大 2.5K)
- 1 つの eDP/DP インターフェイス (マルチ ディスプレイ サポート (MST) 付き)
- 1 つの DPI

オーディオ インターフェイス:

- 5 個のマルチチャネル オーディオ シリアル ポート (MCASP) モジュール

ビデオ アクセラレーション:

- H.264/H.265 エンコード / デコード (最大 960MP/s)

2 アプリケーション

- 車載用:
- 先進のサラウンド ビューおよび駐車支援システム
- カメラ、レーダー、LIDAR センサを含む自律的センサ フュージョン / 認識システム
- 単一センサおよびマルチセンサのフロント カメラ システム
- 次世代電子ミラー システム
- オフハイウェイ車両向け制御機能
- ADAS ドメイン コントローラ

フラッシュ メモリ インターフェイス:

- 組み込み MultiMediaCard インターフェイス (eMMC™ 5.1)
- 1 つの Secure Digital® 3.0/Secure Digital Input Output 3.0 インターフェイス (SD3.0/SDIO3.0)
- 2 つのレーンを持つユニバーサル フラッシュ ストレージ (UFS 2.1) インターフェイス
- 2 つの独立したフラッシュ インターフェイスを以下のように構成
 - 1 つの OSPI または HyperBus™ または QSPI フラッシュ インターフェイス、および
 - 1 つの QSPI フラッシュ インターフェイス

システム オン チップ (SoC) アーキテクチャ:

- 16nm FinFET テクノロジ
- 27mm × 27mm、0.8mm ピッチ、1063 ピンの FCBGA (AND)、IPC クラス 3 PCB 配線に対応

TPS6594-Q1 コンパニオン パワー マネージメント IC (PMIC):

- ASIL D/SIL 3 までを機能安全対応サポートを提供
- 柔軟なマッピングにより各種の使用事例をサポート

3 説明

TDA4VPE-Q1 TDA4APE-Q1 プロセッサ ファミリーは、画期的な Jacinto™ 7 アーキテクチャを基礎とし、ADAS および自律走行車 (AV) アプリケーションを対象としており、ADAS プロセッサ市場においてテキサス・インスツルメンツがリーダーとして 10 年以上蓄積した膨大な市場知識の上に構築されています。TDA4VPE-Q1 TDA4APE-Q1 デバイスは、機能安全準拠の対象アーキテクチャにおける、高性能コンピューティング、ディープ ラーニング エンジン、信号処理および画像処理専用のアクセラレータの独自の組み合わせにより、以下のようなさまざまなイメージング、ビジョン、レーダー、センサフュージョンおよび AI アプリケーションに最適です。ロボット、移動機械、オフハイウェイ車両コントローラ、マシン ビジョン、AI ボックス、ゲートウェイ、小売オートメーション、医療用画像処理など。TDA4VPE-Q1 TDA4APE-Q1 は、高度なシステム統合によって、従来型とディープ ラーニングの両方のアルゴリズムを業界最高の電力 / 性能比で高精度計算し、集中 ECU またはスタンドアロン センサの複数センサ方式をサポートする先進車載用プラットフォームの拡張とコスト低減を実現できます。主要なコアとして、スカラーおよびベクター コアを持つ次世代 DSP、ディープ ラーニング専用および従来型アルゴリズム用アクセラレータ、汎用計算用の最新の Arm および GPU プロセッサ、統合型次世代イメージング サブシステム (ISP)、ビデオ コーデック、イーサネット ハブ、分離された MCU アイランドが含まれています。これらはすべて、車載グレードの安全性とセキュリティ ハードウェア アクセラレータにより保護されています。

主要な高性能コアの概要

次世代 C7™ DSP は、テキサス インスツルメンツの業界最先端の DSP と EVE コアを 1 つの高性能コアに統合し、浮動小数点ベクトル計算機能を追加することで、ソフトウェアのプログラミングを簡単にしながら従来のコードとの後方互換性を確保しています。新しい「MMAv2」ディープ ラーニング アクセラレータの 1 つのインスタンスは、一般的な車載用の最も厳しい接合部温度である 125°C で動作する場合でも、業界最小の電力エンベロップ内で最大 8TOPS の性能を達成できます。専用 ADAS/AV ハードウェア アクセラレータは、システム性能に影響を及ぼさずに、ビジョン前処理と測距およびモーション処理を実行します。

汎用コンピューティング コアと統合の概要

Arm® Cortex®-A72 の独立 4 コア クラスタ構成を使うと、ソフトウェア ハイパーバイザの必要性を最小限に抑えながらマルチ OS アプリケーションを簡単に実現できます。4 つの Arm® Cortex®-R5F サブシステムが低レベルのタイム クリティカルなタスクを処理し、Arm® Cortex®-A72 のコアに負荷がかからないようにしてアプリケーションの実行に備えます。内蔵の IMG BXS-4-64 GPU は最高 50GFLOPS の性能を備えており、拡張表示アプリケーションの動的 3D レンダリングを可能にします。既存の世界最先端の ISP に基づいて構築された テキサス・インスツルメンツの第 7 世代 ISP は、より広範なセンサスイートを処理する柔軟性、より深いビット深度のサポート、分析アプリケーションを対象とした機能を備えています。内蔵セキュリティ機能が現代の攻撃からデータを保護する一方で、内蔵の診断および安全機能は ASIL-D/SIL-3 レベルまでの動作をサポートしています。大きなデータ帯域幅を要求するシステムに対応するため、PCIe ハブとギガビットイーサネットスイッチが内蔵されており、多くのセンサ入力に必要なスループットをサポートするための CSI-2 ポートも内蔵されています。さらに高度な統合のため、TDA4VPE-Q1 TDA4APE-Q1 ファミリーには MCU アイランドも内蔵されているため、外部のシステム マイクロプロセッサは不要です。

パッケージ情報

部品番号	パッケージ (1)	パッケージ サイズ (2)
TDA4VPE-Q1	AND (FCBGA, 1063)	27mm x 27mm
TDA4APE-Q1	AND (FCBGA, 1063)	27mm x 27mm
XJ742S2	AND (FCBGA, 1063)	27mm x 27mm

(1) 詳細については、[セクション 10](#)、「メカニカル、パッケージ、および注文情報」を参照してください。

(2) パッケージ サイズ (長さ × 幅) は公称値であり、該当する場合はピンも含まれます。

3.1 機能ブロック図

図 3-1 は、このデバイスの機能ブロック図です。

注

テキサス・インスツルメンツのソフトウェア開発キット (SDK) が現在サポートしているデバイス機能の詳細については、[TDA4VH ソフトウェア ビルド シート \(PROCESSOR-SDK-J742S2\)](#) を参照してください。




図 3-1. 機能ブロック図

目次

1 特長	1	6.7 ワンタイム プログラマブル (OTP) eFuse の VPP 仕様	132
2 アプリケーション	2	6.8 熱抵抗特性	134
3 説明	3	6.9 温度センサの特性	135
3.1 機能ブロック図.....	4	6.10 タイミングおよびスイッチング特性	136
4 デバイスの比較	6	7 アプリケーション、実装、およびレイアウト	263
4.1 関連製品.....	9	7.1 デバイスの接続およびレイアウトの基礎.....	263
5 端子構成および機能	10	7.2 ペリフェラルおよびインターフェイス固有の設計情報.....	263
5.1 ピン配置図.....	10	8 デバイスおよびドキュメントのサポート	270
5.2 ピン属性.....	11	8.1 デバイスの命名規則.....	270
5.3 信号の説明.....	73	8.2 ツールとソフトウェア.....	273
5.4 ピン接続要件.....	117	8.3 サポート リソース.....	273
6 仕様	121	8.4 商標.....	273
6.1 絶対最大定格.....	121	8.5 静電気放電に関する注意事項.....	273
6.2 ESD 定格.....	123	8.6 用語集.....	273
6.3 パワー オン時間 (POH) の制限.....	123	9 改訂履歴	273
6.4 推奨動作条件.....	123	10 メカニカル、パッケージ、および注文情報	275
6.5 動作性能ポイント.....	125	10.1 パッケージ情報.....	275
6.6 電気的特性.....	126		

4 デバイスの比較

表 4-1 に、SoC の機能を示します。

注

テキサス・インスツルメンツのソフトウェア開発キット (SDK) が現在サポートしているデバイス機能の詳細については、[TDA4VH ソフトウェア ビルド シート \(PROCESSOR-SDK-J742S2\)](#) を参照してください。

表 4-1. デバイスの比較

特長 ⁽¹⁰⁾	参照 名	TDA4VPE6	TDA4APE6	TDA4VPE4	TDA4APE4
特長					
WKUP_CTRL_MMR_CFG0_JTAG_USER_ID[31:16]DEVICE_ID レジスタのビット フィールド値 ⁽⁹⁾ ⁽¹⁰⁾		0x2BEA	0x2BEB	0x2BE8	0x2BE9
プロセッサおよびアクセラレータ					
速度グレード		T	T	T	T
Arm Cortex-A72 マイクロプロセッサ サブシステム	Arm A72	クワッド コア ⁽¹³⁾			
ARM Cortex-R5F	Arm R5F	オクタル コア			
	ロックステップ	オプション ⁽¹⁾			
セキュリティ管理	SMS	あり			
セキュリティ アクセラレータ	SA	あり			
浮動小数点、ベクタ C7™ DSP	C7 DSP	トリプル コア			
ディープ ラーニング アクセラレータ	MMA	デュアル コア			
グラフィックス アクセラレータ IMG BXS-4-64	GPU	あり	なし	あり	なし
深度およびモーション処理アクセラレータ	DMPAC	あり			
ビジョン処理アクセラレータ	VPAC	2		1	
ビデオ エンコーダ / デコーダ	VENC/VDEC	Enc/Dec 960MP/s		Enc/Dec 480MP/s	
安全およびセキュリティ					
安全を対象	安全	オプション ⁽¹⁾		オプション ⁽¹⁾	
デバイスのセキュリティ	セキュリティ	オプション ⁽²⁾		オプション ⁽²⁾	
AEC-Q100 認定済み	Q1	オプション ⁽³⁾		オプション ⁽³⁾	
プログラムおよびデータ ストレージ					
MAIN ドメインのオンチップ共有メモリ (RAM)	OCSRAM	3 × 512KB SRAM		3 × 512KB SRAM	
MCU ドメインのオンチップ共有メモリ (RAM)	MCU_MSRAM	1MB SRAM		1MB SRAM	
マルチコア共有メモリ コントローラ	MSMC	8MB (ECC 付きのオンチップ SRAM)		4MB (ECC 付きのオンチップ SRAM)	
LPDDR4 DDR サブシステム	DDRSS0 ⁽⁵⁾	32 ビット、インライン ECC 付き		32 ビット、インライン ECC 付き	
	DDRSS1 ⁽⁵⁾	32 ビット、インライン ECC 付き		32 ビット、インライン ECC 付き	
	DDRSS2 ⁽⁴⁾ ⁽⁵⁾	なし			
	DDRSS3 ⁽⁴⁾ ⁽⁵⁾	なし			
	SECEDED	7 ビット			
汎用メモリ コントローラ	GPMC	あり			
ペリフェラル					
ディスプレイ サブシステム	DSS	あり		あり	
	DSI 4L TX	2		2	
	eDP 4L	1		1	
	DPI	1		1	

表 4-1. デバイスの比較 (続き)

特長 ⁽¹⁰⁾	参照 名	TDA4VPE6	TDA4APE6	TDA4VPE4	TDA4APE4
モジュール式コントローラ エリア ネットワーク インターフェイス、CAN-FD フル サポート	MCAN	20		20	
汎用 I/O	GPIO	155		155	
集積回路間インターフェイス	I2C	10		10	
改良版集積回路間インターフェイス	I3C	1		1	
A/D コンバータ	ADC	2		2	
キャプチャ サブシステム、カメラ シリアル インターフェイス (CSI2) 付き	CSI2.0 4L RX	3		3	
	CSI2.0 4L TX	2		2	
マルチチャネル シリアル ペリフェラル インターフェイス	MCSPi	11		11	
マルチチャネル オーディオ シリアル ポート	MCASP0	16 個のシリアルライザ		16 個のシリアルライザ	
	MCASP1	5 個のシリアルライザ		5 個のシリアルライザ	
	MCASP2	5 個のシリアルライザ		5 個のシリアルライザ	
	MCASP3	3 個のシリアルライザ		3 個のシリアルライザ	
	MCASP4	5 個のシリアルライザ		5 個のシリアルライザ	
マルチメディア カード / セキュア デジタル インターフェイス	MMCSD0	eMMC (8 ビット)		eMMC (8 ビット)	
	MMCSD1	SD/SDIO (4 ビット)		SD/SDIO (4 ビット)	
ユニバーサル フラッシュ ストレージ	UFS 2L	あり		あり	
フラッシュ サブシステム (FSS)	OSPI0	8 ビット ⁽⁸⁾		8 ビット ⁽⁸⁾	
	OSPI1 ⁽¹¹⁾	4 ビット		4 ビット	
	HyperBus	あり ⁽⁸⁾		あり ⁽⁸⁾	
PHY 内蔵 PCI Express ポート × 4	PCIE	1×4L または 2×2L ^{(6) (12)}		1×4L または 2×2L ^{(6) (12)}	
イーサネット インターフェイス	MCU CPSW2G	RMII または RGMII		RMII または RGMII	
	MAIN CPSW2G	RMII または RGMII		RMII または RGMII	
	CPSW9G	4 ポート SERDES ^{(7) (6)}		4 ポート SERDES ^{(7) (6)}	
汎用タイマー	TIMER	30		30	
改良型高分解能パルス幅変調器モジュール	eHRPWM	6		6	
拡張キャプチャ モジュール	eCAP	3		3	
拡張直交エンコーダ パルス モジュール	eQEP	3		3	
汎用非同期レシーバ / トランスミッタ	UART	12		12	
ユニバーサル シリアル バス (USB3.1) SuperSpeed デュアル ロール デバイス (DRD) ポート、SS PHY 付き	USB0	あり ⁽⁶⁾		あり ⁽⁶⁾	

- (1) R5F ロックステップおよび SIL/ASIL 定格などの安全機能は、**項目名の説明の表**のデバイス タイプ (Y) 識別子で示されている型番バリエーションを選択する場合にのみ適用されます。
- (2) セキュア ブートや顧客がプログラム可能なキーなどのデバイス セキュリティ機能は、**項目名の説明の表**のデバイス タイプ (Y) 識別子で示されている型番バリエーションを選択する場合にのみ適用されます。
- (3) AEC-Q100 認定は、**項目名の説明の表**の車載識別記号 (Q1) 識別子で示されている型番バリエーションを選択する場合にのみ適用されます。
- (4) DDRSS2 および DDRSS3 は、この SoC の 27mm パッケージ バリエーションでは利用できません。27mm パッケージを使用するシステムとのソフトウェア互換性が必要な場合は、DDR2/DDR3 を使用しないでください。
- (5) DDRSS0 と DDRSS1 は常に増分の順序で使用する必要があります。たとえば、単一の LPDDR 部品を使用する場合は、DDR0_* インターフェイスに接続する必要があります。2 つの LPDDR 部品を使用する場合は、DDR0_* および DDR1_* インターフェイスに接続する必要があります。
- (6) DP、SGMII、USB3.0、PCIE で合計 8 または 12 の SerDes レーンを共有しています。
 - TDA4xPE6 は SERDES2 レーンをサポートしていません。
 - TDA4xPE4 は、SERDES0 および SERDES2 レーンをサポートしていません

- TDA4xPE4 には、利用可能な SERDES レーンでの PCIe および SGMII について、追加の多重化制限があります。SERDES およびマルチプレクサの制限を「ピン属性」表の「VPE4 APE4」列に示します。

(7) **TDA4xPE CPSW** は最大 4 つのポートをサポートします。

- TDA4xPE6 では、TDA4xPE4 に比べてピン多重化の柔軟性が向上します
- TDA4xPE6 を使用すると、システム設計者は利用可能な任意のポートに基づいて選択できますが、使用するポートの合計数は 4 個以下に制限する必要があります
- TDA4xPE4 は、「ピン属性」表の「VPE4 APE4」列に示すように、ピン多重化の利用可能性を低減します

以下のインスタンスと信号、および動作モードは、8 つのポートで利用できます。

- ポート 1 信号: SGMII1、モード: 5Gb、10Gb USXGMII/XFI、2.5Gb SGMII/XAUI、1Gb SGMII、5Gb QSGMII のいずれか
- ポート 2 信号: SGMII2、モード: 5Gb、10Gb USXGMII/XFI、2.5Gb SGMII/XAUI、1Gb SGMII、5Gb QSGMII のいずれか
- PORTn (n=3~8) 信号: SGMII n、モード: 2.5Gb SGMII/XAUI、1Gb SGMII、5Gb QSGMII のいずれか

QSGMII が SGMII ポート 1~4 のいずれかで使用されている場合、4 つの内部 CPSW ポートはすべて選択された QSGMII SERDES ポートにマップされるため、イーサネット機能に SGMII1/2/3/4 を使用することはできません。

QSGMII が SGMII ポート 5~8 のいずれかで使用されている場合、4 つの内部 CPSW ポートはすべて選択された QSGMII SERDES ポートにマップされるため、イーサネット機能に SGMII5/6/7/8 を使用することはできません。

- (8) 2 つの同時フラッシュ インターフェイスは OSPI0 と OSPI1、または HyperBus と OSPI1 として構成。
- (9) WKUP_CTRL_MMR_CFG0_JTAG_USER_ID レジスタおよび DEVICE_ID ビットフィールドの詳細については、デバイスのテクニカル リファレンス マニュアルを参照してください。
- (10) J742S2 はスーパーセット デバイスの基本型番です。ソフトウェアは、目的の量産デバイスに合わせて、使用する機能に制約を加える必要があります。(WKUP_CTRL_MMR_CFG0_JTAG_USER_ID[31:16] "DEVICE_ID" レジスタのビットフィールド値: 0x2B25。)
- (11) OSPI1 モジュールは 4 本のピンのみを配置しており、文脈によっては QSPI と呼ばれます。
- (12) **TDA4xPE PCIe** は 1 × 4L または 2 × 2L のオプションをサポートしています。
 - TDA4xPE6 では、TDA4xPE4 デバイスに比べて、ピン多重化の柔軟性が向上します
 - TDA4xPE6 を使用すると、システム設計者は、利用可能な任意の PCIe インスタンスまたは利用可能なポートを選択できますが、最大 1 × 4L または 2 × 2L に制限する必要があります
 - TDA4xPE4 は、「ピン属性」表の「VPE4 APE4」列に示すように、ピン多重化の利用可能性を低減します
- (13) A72SS クワッド コア バリエーションには、A72SS0_CORE[3:0] という単一のクワッド コア クラスタがあります。

4.1 関連製品

車載運転支援 SoC は、エントリ レベルからプレミアム レベルまでの運転ソリューションに適した、安全でスケーラブルかつ効率的な AI SoC です。自動車については、AI と路上での安全性の強化に対する需要が高まっています。車載運転支援システム オン チップ (SoC) ファミリーは、次世代の C7 デジタル信号プロセッサ (DSP) と NPU アーキテクチャを活用し、高度に統合された効率的な AI を導入して、より迅速な認識と反応を実現することで、業界で最も困難な問題を解決します。カメラとレーダーの多数の接続や、多数の通信インターフェイスから、自動車全体をシームレスに統合できます。車載運転支援ファミリーは、ISO26262 および ASIL D までの安全性認証をサポートすることで、すべてのドライバーに安心感をもたらします。

TDA4VPE および TDA4APE 評価基板 J742S2XH01EVM 評価基板 (EVM) は、自動車および産業用市場全体におけるビジョン分析とネットワーク活用の応用について、TDA4VPE-Q1 と TDA4APE-Q1 の各プロセッサを評価するためのプラットフォームです。これらのプロセッサは、マルチカメラ、センサ フュージョン、ADAS (先進運転支援システム) ドメイン制御の各アプリケーションで、特に優れた性能を発揮します。J742S2XH01EVM は、プロセッサ SDK のサポート対象です。この評価基板には、基礎的なドライバ、コンピューティングとビジョン向けのカーネル、Jacinto™ 7 プロセッサの強力な異種アーキテクチャを利用する方法を提示するサンプル アプリケーションのフレームワークとデモが付属しています。

TDA4APE-Q1 および TDA4VPE-Q1 向けソフトウェア開発キット (SDK) J742S2 プロセッサ ソフトウェア開発キット リアルタイム オペレーティング システム (RTOS) を、プロセッサ SDK Linux® またはプロセッサ SDK QNX® と組み合わせると、テキサス インストルメンツの Jacinto™ プラットフォームに属する TDA4APE-Q1 と TDA4VPE-Q1 の各システム オン チップ (SoC) に適したマルチプロセッサ ソフトウェア開発プラットフォームを形成できます。J742S2-PROCESSOR-SDK は、各種ソフトウェア ツールとコンポーネントで構成された包括的なセットを提供し、アプリケーションの開発と、サポート対象の J742S2 SoC への導入を支援します。プロセッサ SDK RTOS と、プロセッサ SDK Linux またはプロセッサ SDK QNX のどちらかを組み合わせて使用すると、ロボット、ビジョン、ファクトリ (工場) オートメーション、ビル オートメーション、車載の ADAS (先進運転支援システム) で、さまざまな使用事例を実装できます。

設計を完成させるための製品:

- ミリ波レーダー センサ
- FPD-Link SerDes
- イーサネット PHY
- パワー マネージメント / PMIC
- クロック / タイミング
- パワー スイッチ
- CAN トランシーバ
- ESD 保護

これらのデバイスをシステム設計で実装する方法の詳細と、推奨される特定の部品番号の部品表については、評価基盤の回路図を参照してください。

5.1 ピン配置図

「ボール」、「ピン」、「端子」という用語は、ドキュメント全体で同じ意味で使用されています。物理的なパッケージに言及する場合にのみ「ボール」が使用されています。

[illegible]

図 5-1. AND FCBGA-N1063 のピン配置図 (上面図)

5.2 ピン属性

次のリストに、表 5-1「ピン属性 (AND パッケージ)」表の各列の内容を示します。

1. **ボール番号:** ボール グリッド アレイ パッケージの各端子に割り当てられたボール番号。
2. **ボール名:** ボール グリッド アレイ パッケージの各端子に割り当てられたボール名 (通常はプライマリ MUXMODE 0 信号機能からつけた名前)。
3. **信号名:** ボールに関連付けられているすべての専用およびピン多重化信号機能の信号名。

注

多くのデバイス ピンは複数の信号機能をサポートしています。一部の信号機能は、ピンに関連付けられた単一層のマルチプレクサで選択されます。他の信号機能は 2 層以上のマルチプレクサで選択され、ある層はピンに関連付けられ、他の層はペリフェラル ロジック機能に関連付けられます。

表 5-1「ピン属性 (AND パッケージ)」表では、ピンでの信号多重化のみが定義されています。ピンでの信号多重化の詳細については、デバイスのテクニカル リファレンス マニュアルで「デバイス構成」の章にある「パッド構成レジスタ」セクションを参照してください。ペリフェラル信号の多重化に関する情報については、デバイスのテクニカル リファレンス マニュアルで該当するペリフェラルの章を参照してください。

4. **多重化モード:** 各ピンの多重化信号機能に関連付けられた MUXMODE 値:
 - a. MUXMODE 0 は、プライマリ ピンの多重化信号機能です。ただし、プライマリ ピンの多重化信号機能は、必ずしもデフォルトのピン多重化信号機能とは限りません。

注

「リセット後の MUX モード」列の値は、MCU_PORz がアサート解除されたときに選択されるデフォルトのピン多重化信号機能を定義します。

- b. ピン多重化信号機能には、MUXMODE の値 1~15 を使用できます。ただし、すべての MUXMODE 値が実装されているわけではありません。有効な MUXMODE 値は、「ピン属性」表でピン多重化された信号機能として定義された値のみです。MUXMODE の有効な値のみを使用する必要があります。
- c. 空欄は該当しないことを意味します。

注

デバイスを適切に動作させるには、以下の MUXMODE の構成を避ける必要があります。

- 複数のピンを同じピン多重化信号機能への入力として動作するように構成すると、予期しない結果が生じる可能性があるため、この構成はサポートされていません。
- ピンを未定義のピン多重化モードに設定すると、ピンの動作が未定義になります。

5. **VPE4 APE4: TDA4VPE4, TDA4APE4** デバイスでサポートされている MUXMODE を示します。「No」は、この MUXMODE がサポートされていないことを意味します。空欄はサポートされていることを意味します。
6. **タイプ:** 信号の種類と方向:
 - I = 入力
 - O = 出力
 - OD = 出力、オープンドレイン出力機能付き
 - IO = 入力、出力、または同時に入力と出力
 - IOD = 入力、出力、または同時に入力と出力、オープンドレイン出力機能付き
 - IOZ = 入力、出力、または同時に入力と出力、3 ステート出力機能付き
 - OZ = 出力、3 ステート出力機能付き
 - A = アナログ
 - PWR = 電源

- GND = グランド
 - CAP = LDO コンデンサ。
7. **DSIS: 選択解除入力状態 (DSIS)** は、MUXMODE によってピン多重化信号機能が選択されていないとき、サブシステム入力 (ロジック「0」、ロジック「1」、または「パッド」レベル) に駆動される状態を示します。
- 0: ロジック 0 がサブシステム入力に駆動されます。
 - 1: ロジック 1 がサブシステム入力に駆動されます。
 - パッド: パッドのロジック状態がサブシステム入力に駆動されます。
 - 空欄は該当しないことを意味します。
8. **リセット時のボールの状態 (RX/TX/PULL):** MCU_PORz がアサートされているときの端子の状態。ここで、RX は入力バッファの状態、TX は出力バッファの状態、PULL は内部プル抵抗の状態を定義します。
- RX (入力バッファ)
 - オフ: 入力バッファは無効です。
 - オン: 入力バッファは有効です。
 - TX (出力バッファ)
 - オフ: 出力バッファは無効です。
 - Low: 出力バッファは有効であり、V_{OL} を駆動します。
 - High: 出力バッファは有効であり、V_{OH} を駆動します。
 - PULL (内部プル抵抗)
 - オフ: 内部プル抵抗はオフになっています。
 - アップ: 内部プルアップ抵抗がオンになっています。
 - ダウン: 内部プルダウン抵抗がオンになっています。
 - NA: 該当なし。
 - 空欄は該当しないことを意味します。
9. **リセット後のボールの状態 (RX/TX/PULL):** MCU_PORz がアサート解除された後の端子の状態。ここで、RX は入力バッファの状態、TX は出力バッファの状態、PULL は内部プル抵抗の状態を定義します。
- RX (入力バッファ)
 - オフ: 入力バッファは無効です。
 - オン: 入力バッファは有効です。
 - TX (出力バッファ)
 - オフ: 出力バッファは無効です。
 - SS: MUXMODE で選択されたサブシステムによって、出力バッファの状態が決まります。
 - PULL (内部プル抵抗)
 - オフ: 内部プル抵抗はオフになっています。
 - アップ: 内部プルアップ抵抗がオンになっています。
 - ダウン: 内部プルダウン抵抗がオンになっています。
 - NA: 該当なし。
 - 空欄、NA、「-」は該当しないことを意味します。
10. **リセット後の多重化モード:** この列の値は、MCU_PORz がアサート解除された後のデフォルトのピン多重化信号機能を定義します。
- 空欄、NA、「-」は該当しないことを意味します。
11. **I/O 電圧値:** この列は、それぞれの電源の I/O 動作電圧オプションについて説明します (該当する場合)。
- 空欄は該当しないことを意味します。
- 詳細については、[セクション 6.4](#)「推奨動作条件」で各電源に定義されている有効な動作電圧範囲を参照してください。
12. **電源:** 関連付けられている I/O の電源 (該当する場合)。

空欄は該当しないことを意味します。

13. **HYS:** この I/O に関連付けられている入力バッファにヒステリシスがあるかどうかを示します。

- はい: ヒステリシス付き
- いいえ: ヒステリシスなし
- 空欄は該当しないことを意味します。

詳細については、[セクション 6.6](#)「電気的特性」のヒステリシスの値を参照してください。

14. **バッファのタイプ:** この列は、端末に関連付けられたバッファのタイプを定義します。この情報を使用して、適用可能な電気的特性の表を決定できます。

空欄は該当しないことを意味します。

電気的特性については、[セクション 6.6](#)「電気的特性」の適切なバッファ タイプの表を参照してください。

15. **プルアップ / ダウン タイプ:** 内部プルアップまたはプルダウン抵抗が存在することを示します。プルアップおよびプルダウン抵抗は、ソフトウェアによって有効化または無効化できます。

- PU: 内部プルアップ
- PD: 内部プルダウン
- PU/PD: 内部プルアップおよびプルダウン
- 空欄は内部プル抵抗がないことを意味します。

注

同じピン多重化信号機能に 2 つのピンを構成すると、予期しない結果が生じる可能性があるため、この構成はサポートされていません。この問題は、正しいソフトウェア構成を使用すると簡単に防止できます。

ピン多重化で定義されない多重化モードにパッドが設定されたとき、そのパッドの挙動は未定義になります。これは避ける必要があります。

16. **PADCONFIG レジスタ:** ボールに関連付けられた IO パッド構成レジスタの名前。

17. **PADCONFIG アドレス:** ボールに関連付けられた IO パッド構成レジスタの物理アドレス。

表 5-1. ピン属性 (AND パッケージ)

ボール 番号 [1]	ボール名 [2] PADCONFIG レジスタ [16] PADCONFIG アドレス [17]	信号名 [3]	多重化 モード [4]	VPE4 APE4 [5]	タイプ [6]	DSIS [7]	リセット 時のボール の状態 (RX/TX/PULL) [8]	リセット 後のボール の状態 (RX/TX/PULL) [9]	リセット 後の 多重化 モード [10]	I/O 動作 電圧 [11]	電源 [12]	HYS [13]	バッファ タイプ [14]	プル アップ/ダウ ン タイプ [15]
T27	CAP_VDDSD0	CAP_VDDSD0			CAP									
J25	CAP_VDDSD0_MCU	CAP_VDDSD0_MCU			CAP									
J23	CAP_VDDSD1_MCU	CAP_VDDSD1_MCU			CAP									
P27	CAP_VDDSD2	CAP_VDDSD2			CAP									
J24	CAP_VDDSD2_MCU	CAP_VDDSD2_MCU			CAP									
M27	CAP_VDDSD5	CAP_VDDSD5			CAP									
AH33	CSI0_RXCLKN	CSI0_RXCLKN			I					1.8 V	VDDA_0P8_CSIRX0_1/ VDDA_1P8_CSIRX0_1		D-PHY	
AH32	CSI0_RXCLKP	CSI0_RXCLKP			I					1.8 V	VDDA_0P8_CSIRX0_1/ VDDA_1P8_CSIRX0_1		D-PHY	
AH31	CSI0_RXRCALIB	CSI0_RXRCALIB			A					1.8 V	VDDA_0P8_CSIRX0_1/ VDDA_1P8_CSIRX0_1		D-PHY	
AE29	CSI1_RXCLKN	CSI1_RXCLKN			I					1.8 V	VDDA_0P8_CSIRX0_1/ VDDA_1P8_CSIRX0_1		D-PHY	
AF29	CSI1_RXCLKP	CSI1_RXCLKP			I					1.8 V	VDDA_0P8_CSIRX0_1/ VDDA_1P8_CSIRX0_1		D-PHY	
AJ33	CSI1_RXRCALIB	CSI1_RXRCALIB			A					1.8 V	VDDA_0P8_CSIRX0_1/ VDDA_1P8_CSIRX0_1		D-PHY	
AC29	CSI2_RXCLKN	CSI2_RXCLKN			I					1.8 V	VDDA_0P8_CSIRX2 / VDDA_1P8_CSIRX2		D-PHY	
AB29	CSI2_RXCLKP	CSI2_RXCLKP			I					1.8 V	VDDA_0P8_CSIRX2 / VDDA_1P8_CSIRX2		D-PHY	
AH29	CSI2_RXRCALIB	CSI2_RXRCALIB			A					1.8 V	VDDA_0P8_CSIRX2 / VDDA_1P8_CSIRX2		D-PHY	
AL32	CSI0_RXN0	CSI0_RXN0			I					1.8 V	VDDA_0P8_CSIRX0_1/ VDDA_1P8_CSIRX0_1		D-PHY	
AM31	CSI0_RXN1	CSI0_RXN1			I					1.8 V	VDDA_0P8_CSIRX0_1/ VDDA_1P8_CSIRX0_1		D-PHY	

表 5-1. ピン属性 (AND パッケージ) (続き)

ボール 番号 [1]	ボール名 [2] PADCONFIG レジスタ [16] PADCONFIG アドレス [17]	信号名 [3]	多重化 モード [4]	VPE4 APE4 [5]	タイプ [6]	DSIS [7]	リセット 時のボール の状態 (RX/TX/PULL) [8]	リセット 後のボール の状態 (RX/TX/PULL) [9]	リセット 後の 多重化 モード [10]	I/O 動作 電圧 [11]	電源 [12]	HYS [13]	バッファ タイプ [14]	プル アップ/ダウ ン タイプ [15]
AN30	CSI0_RXN2	CSI0_RXN2			I					1.8 V	VDDA_0P8_CSIRX0_1/ VDDA_1P8_CSIRX0_1		D-PHY	
AK33	CSI0_RXN3	CSI0_RXN3			I					1.8 V	VDDA_0P8_CSIRX0_1/ VDDA_1P8_CSIRX0_1		D-PHY	
AL31	CSI0_RXP0	CSI0_RXP0			I					1.8 V	VDDA_0P8_CSIRX0_1/ VDDA_1P8_CSIRX0_1		D-PHY	
AM30	CSI0_RXP1	CSI0_RXP1			I					1.8 V	VDDA_0P8_CSIRX0_1/ VDDA_1P8_CSIRX0_1		D-PHY	
AN29	CSI0_RXP2	CSI0_RXP2			I					1.8 V	VDDA_0P8_CSIRX0_1/ VDDA_1P8_CSIRX0_1		D-PHY	
AK32	CSI0_RXP3	CSI0_RXP3			I					1.8 V	VDDA_0P8_CSIRX0_1/ VDDA_1P8_CSIRX0_1		D-PHY	
AF30	CSI1_RXN0	CSI1_RXN0			I					1.8 V	VDDA_0P8_CSIRX0_1/ VDDA_1P8_CSIRX0_1		D-PHY	
AE33	CSI1_RXN1	CSI1_RXN1			I					1.8 V	VDDA_0P8_CSIRX0_1/ VDDA_1P8_CSIRX0_1		D-PHY	
AE31	CSI1_RXN2	CSI1_RXN2			I					1.8 V	VDDA_0P8_CSIRX0_1/ VDDA_1P8_CSIRX0_1		D-PHY	
AF32	CSI1_RXN3	CSI1_RXN3			I					1.8 V	VDDA_0P8_CSIRX0_1/ VDDA_1P8_CSIRX0_1		D-PHY	
AG30	CSI1_RXP0	CSI1_RXP0			I					1.8 V	VDDA_0P8_CSIRX0_1/ VDDA_1P8_CSIRX0_1		D-PHY	
AF33	CSI1_RXP1	CSI1_RXP1			I					1.8 V	VDDA_0P8_CSIRX0_1/ VDDA_1P8_CSIRX0_1		D-PHY	

表 5-1. ピン属性 (AND パッケージ) (続き)

ボール 番号 [1]	ボール名 [2] PADCONFIG レジスタ [16] PADCONFIG アドレス [17]	信号名 [3]	多重化 モード [4]	VPE4 APE4 [5]	タイプ [6]	DSIS [7]	リセット 時のボール の状態 (RX/TX/PULL) [8]	リセット 後のボール の状態 (RX/TX/PULL) [9]	リセット 後の 多重化 モード [10]	I/O 動作 電圧 [11]	電源 [12]	HYS [13]	バッファ タイプ [14]	プル アップ/ダウ ン タイプ [15]
AF31	CSI1_RXP2	CSI1_RXP2			I					1.8 V	VDDA_0P8_CSIRX0_1 / VDDA_1P8_CSIRX0_1		D-PHY	
AG32	CSI1_RXP3	CSI1_RXP3			I					1.8 V	VDDA_0P8_CSIRX0_1 / VDDA_1P8_CSIRX0_1		D-PHY	
AC30	CSI2_RXN0	CSI2_RXN0			I					1.8 V	VDDA_0P8_CSIRX2 / VDDA_1P8_CSIRX2		D-PHY	
AB31	CSI2_RXN1	CSI2_RXN1			I					1.8 V	VDDA_0P8_CSIRX2 / VDDA_1P8_CSIRX2		D-PHY	
AC32	CSI2_RXN2	CSI2_RXN2			I					1.8 V	VDDA_0P8_CSIRX2 / VDDA_1P8_CSIRX2		D-PHY	
AB33	CSI2_RXN3	CSI2_RXN3			I					1.8 V	VDDA_0P8_CSIRX2 / VDDA_1P8_CSIRX2		D-PHY	
AD30	CSI2_RXP0	CSI2_RXP0			I					1.8 V	VDDA_0P8_CSIRX2 / VDDA_1P8_CSIRX2		D-PHY	
AC31	CSI2_RXP1	CSI2_RXP1			I					1.8 V	VDDA_0P8_CSIRX2 / VDDA_1P8_CSIRX2		D-PHY	
AD32	CSI2_RXP2	CSI2_RXP2			I					1.8 V	VDDA_0P8_CSIRX2 / VDDA_1P8_CSIRX2		D-PHY	
AC33	CSI2_RXP3	CSI2_RXP3			I					1.8 V	VDDA_0P8_CSIRX2 / VDDA_1P8_CSIRX2		D-PHY	
Y2	DDR0_CKN	DDR0_CKN			IO					1.1 V	VDDS_DDR / VDDS_DDR_C0		DDR	
AA1	DDR0_CKP	DDR0_CKP			IO					1.1 V	VDDS_DDR / VDDS_DDR_C0		DDR	
W7	DDR0_RESETh	DDR0_RESETh			IO					1.1 V	VDDS_DDR / VDDS_DDR_C0		DDR	
AC7	DDR0_RET	DDR0_RET			I					1.1 V	VDDS_DDR / VDDS_DDR_C0		DDR	
H1	DDR1_CKN	DDR1_CKN			IO					1.1 V	VDDS_DDR / VDDS_DDR_C1		DDR	
J2	DDR1_CKP	DDR1_CKP			IO					1.1 V	VDDS_DDR / VDDS_DDR_C1		DDR	
G5	DDR1_RESETh	DDR1_RESETh			IO					1.1 V	VDDS_DDR / VDDS_DDR_C1		DDR	
G8	DDR1_RET	DDR1_RET			I					1.1 V	VDDS_DDR / VDDS_DDR_C1		DDR	
AA3	DDR0_CA0	DDR0_CA0			IO					1.1 V	VDDS_DDR / VDDS_DDR_C0		DDR	
Y4	DDR0_CA1	DDR0_CA1			IO					1.1 V	VDDS_DDR / VDDS_DDR_C0		DDR	
AA4	DDR0_CA2	DDR0_CA2			IO					1.1 V	VDDS_DDR / VDDS_DDR_C0		DDR	

表 5-1. ピン属性 (AND パッケージ) (続き)

ボール 番号 [1]	ボール名 [2] PADCONFIG レジスタ [16] PADCONFIG アドレス [17]	信号名 [3]	多重化 モード [4]	VPE4 APE4 [5]	タイプ [6]	DSIS [7]	リセット 時のボール の状態 (RX/TX/PULL) [8]	リセット 後のボール の状態 (RX/TX/PULL) [9]	リセット 後の 多重化 モード [10]	I/O 動作 電圧 [11]	電源 [12]	HYS [13]	バッファ タイプ [14]	プル アップ/ダウ ン タイプ [15]
AB3	DDR0_CA3	DDR0_CA3			IO					1.1 V	VDDSDDR / VDDSDDR_C0		DDR	
Y3	DDR0_CA4	DDR0_CA4			IO					1.1 V	VDDSDDR / VDDSDDR_C0		DDR	
AB5	DDR0_CA5	DDR0_CA5			IO					1.1 V	VDDSDDR / VDDSDDR_C0		DDR	
R7	DDR0_CAL0	DDR0_CAL0			A					1.1 V	VDDSDDR / VDDSDDR_C0		DDR	
AB6	DDR0_CKE0	DDR0_CKE0			IO					1.1 V	VDDSDDR / VDDSDDR_C0		DDR	
AB7	DDR0_CKE1	DDR0_CKE1			IO					1.1 V	VDDSDDR / VDDSDDR_C0		DDR	
AA6	DDR0_CSn0_0	DDR0_CSn0_0			IO					1.1 V	VDDSDDR / VDDSDDR_C0		DDR	
Y5	DDR0_CSn0_1	DDR0_CSn0_1			IO					1.1 V	VDDSDDR / VDDSDDR_C0		DDR	
Y7	DDR0_CSn1_0	DDR0_CSn1_0			IO					1.1 V	VDDSDDR / VDDSDDR_C0		DDR	
AA7	DDR0_CSn1_1	DDR0_CSn1_1			IO					1.1 V	VDDSDDR / VDDSDDR_C0		DDR	
U6	DDR0_DM0	DDR0_DM0			IO					1.1 V	VDDSDDR / VDDSDDR_C0		DDR	
V2	DDR0_DM1	DDR0_DM1			IO					1.1 V	VDDSDDR / VDDSDDR_C0		DDR	
AE2	DDR0_DM2	DDR0_DM2			IO					1.1 V	VDDSDDR / VDDSDDR_C0		DDR	
AF6	DDR0_DM3	DDR0_DM3			IO					1.1 V	VDDSDDR / VDDSDDR_C0		DDR	
R5	DDR0_DQ0	DDR0_DQ0			IO					1.1 V	VDDSDDR / VDDSDDR_C0		DDR	
R4	DDR0_DQ1	DDR0_DQ1			IO					1.1 V	VDDSDDR / VDDSDDR_C0		DDR	
R2	DDR0_DQ2	DDR0_DQ2			IO					1.1 V	VDDSDDR / VDDSDDR_C0		DDR	
T4	DDR0_DQ3	DDR0_DQ3			IO					1.1 V	VDDSDDR / VDDSDDR_C0		DDR	
U5	DDR0_DQ4	DDR0_DQ4			IO					1.1 V	VDDSDDR / VDDSDDR_C0		DDR	
T3	DDR0_DQ5	DDR0_DQ5			IO					1.1 V	VDDSDDR / VDDSDDR_C0		DDR	
T6	DDR0_DQ6	DDR0_DQ6			IO					1.1 V	VDDSDDR / VDDSDDR_C0		DDR	
T7	DDR0_DQ7	DDR0_DQ7			IO					1.1 V	VDDSDDR / VDDSDDR_C0		DDR	

表 5-1. ピン属性 (AND パッケージ) (続き)

ボール 番号 [1]	ボール名 [2] PADCONFIG レジスタ [16] PADCONFIG アドレス [17]	信号名 [3]	多重化 モード [4]	VPE4 APE4 [5]	タイプ [6]	DSIS [7]	リセット 時のボール の状態 (RX/TX/PULL) [8]	リセット 後のボール の状態 (RX/TX/PULL) [9]	リセット 後の 多重化 モード [10]	I/O 動作 電圧 [11]	電源 [12]	HYS [13]	パッファ タイプ [14]	プル アップ/ダウ ン タイプ [15]
V4	DDR0_DQ8	DDR0_DQ8			IO					1.1 V	VDDS_DDR / VDDS_DDR_C0		DDR	
V7	DDR0_DQ9	DDR0_DQ9			IO					1.1 V	VDDS_DDR / VDDS_DDR_C0		DDR	
W3	DDR0_DQ10	DDR0_DQ10			IO					1.1 V	VDDS_DDR / VDDS_DDR_C0		DDR	
V5	DDR0_DQ11	DDR0_DQ11			IO					1.1 V	VDDS_DDR / VDDS_DDR_C0		DDR	
W6	DDR0_DQ12	DDR0_DQ12			IO					1.1 V	VDDS_DDR / VDDS_DDR_C0		DDR	
U2	DDR0_DQ13	DDR0_DQ13			IO					1.1 V	VDDS_DDR / VDDS_DDR_C0		DDR	
W4	DDR0_DQ14	DDR0_DQ14			IO					1.1 V	VDDS_DDR / VDDS_DDR_C0		DDR	
U3	DDR0_DQ15	DDR0_DQ15			IO					1.1 V	VDDS_DDR / VDDS_DDR_C0		DDR	
AD5	DDR0_DQ16	DDR0_DQ16			IO					1.1 V	VDDS_DDR / VDDS_DDR_C0		DDR	
AC3	DDR0_DQ17	DDR0_DQ17			IO					1.1 V	VDDS_DDR / VDDS_DDR_C0		DDR	
AE3	DDR0_DQ18	DDR0_DQ18			IO					1.1 V	VDDS_DDR / VDDS_DDR_C0		DDR	
AB2	DDR0_DQ19	DDR0_DQ19			IO					1.1 V	VDDS_DDR / VDDS_DDR_C0		DDR	
AC4	DDR0_DQ20	DDR0_DQ20			IO					1.1 V	VDDS_DDR / VDDS_DDR_C0		DDR	
AD2	DDR0_DQ21	DDR0_DQ21			IO					1.1 V	VDDS_DDR / VDDS_DDR_C0		DDR	
AC6	DDR0_DQ22	DDR0_DQ22			IO					1.1 V	VDDS_DDR / VDDS_DDR_C0		DDR	
AD4	DDR0_DQ23	DDR0_DQ23			IO					1.1 V	VDDS_DDR / VDDS_DDR_C0		DDR	
AG4	DDR0_DQ24	DDR0_DQ24			IO					1.1 V	VDDS_DDR / VDDS_DDR_C0		DDR	
AG2	DDR0_DQ25	DDR0_DQ25			IO					1.1 V	VDDS_DDR / VDDS_DDR_C0		DDR	
AF3	DDR0_DQ26	DDR0_DQ26			IO					1.1 V	VDDS_DDR / VDDS_DDR_C0		DDR	
AE5	DDR0_DQ27	DDR0_DQ27			IO					1.1 V	VDDS_DDR / VDDS_DDR_C0		DDR	
AE6	DDR0_DQ28	DDR0_DQ28			IO					1.1 V	VDDS_DDR / VDDS_DDR_C0		DDR	
AG5	DDR0_DQ29	DDR0_DQ29			IO					1.1 V	VDDS_DDR / VDDS_DDR_C0		DDR	

表 5-1. ピン属性 (AND パッケージ) (続き)

ボール 番号 [1]	ボール名 [2] PADCONFIG レジスタ [16] PADCONFIG アドレス [17]	信号名 [3]	多重化 モード [4]	VPE4 APE4 [5]	タイプ [6]	DSIS [7]	リセット 時のボール の状態 (RX/TX/PULL) [8]	リセット 後のボール の状態 (RX/TX/PULL) [9]	リセット 後の 多重化 モード [10]	I/O 動作 電圧 [11]	電源 [12]	HYS [13]	バッファ タイプ [14]	プル アップ/ダウ ン タイプ [15]
AF4	DDR0_DQ30	DDR0_DQ30			IO					1.1 V	VDDSDDR / VDDSDDR_C0		DDR	
AH6	DDR0_DQ31	DDR0_DQ31			IO					1.1 V	VDDSDDR / VDDSDDR_C0		DDR	
T1	DDR0_DQS0N	DDR0_DQS0N			IO					1.1 V	VDDSDDR / VDDSDDR_C0		DDR	
R1	DDR0_DQS0P	DDR0_DQS0P			IO					1.1 V	VDDSDDR / VDDSDDR_C0		DDR	
W1	DDR0_DQS1N	DDR0_DQS1N			IO					1.1 V	VDDSDDR / VDDSDDR_C0		DDR	
V1	DDR0_DQS1P	DDR0_DQS1P			IO					1.1 V	VDDSDDR / VDDSDDR_C0		DDR	
AC1	DDR0_DQS2N	DDR0_DQS2N			IO					1.1 V	VDDSDDR / VDDSDDR_C0		DDR	
AD1	DDR0_DQS2P	DDR0_DQS2P			IO					1.1 V	VDDSDDR / VDDSDDR_C0		DDR	
AF1	DDR0_DQS3N	DDR0_DQS3N			IO					1.1 V	VDDSDDR / VDDSDDR_C0		DDR	
AG1	DDR0_DQS3P	DDR0_DQS3P			IO					1.1 V	VDDSDDR / VDDSDDR_C0		DDR	
J4	DDR1_CA0	DDR1_CA0			IO					1.1 V	VDDSDDR / VDDSDDR_C1		DDR	
H3	DDR1_CA1	DDR1_CA1			IO					1.1 V	VDDSDDR / VDDSDDR_C1		DDR	
G2	DDR1_CA2	DDR1_CA2			IO					1.1 V	VDDSDDR / VDDSDDR_C1		DDR	
J3	DDR1_CA3	DDR1_CA3			IO					1.1 V	VDDSDDR / VDDSDDR_C1		DDR	
G3	DDR1_CA4	DDR1_CA4			IO					1.1 V	VDDSDDR / VDDSDDR_C1		DDR	
H4	DDR1_CA5	DDR1_CA5			IO					1.1 V	VDDSDDR / VDDSDDR_C1		DDR	
F8	DDR1_CAL0	DDR1_CAL0			A					1.1 V	VDDSDDR / VDDSDDR_C1		DDR	
E7	DDR1_CKE0	DDR1_CKE0			IO					1.1 V	VDDSDDR / VDDSDDR_C1		DDR	
H6	DDR1_CKE1	DDR1_CKE1			IO					1.1 V	VDDSDDR / VDDSDDR_C1		DDR	
G6	DDR1_CS0_0	DDR1_CS0_0			IO					1.1 V	VDDSDDR / VDDSDDR_C1		DDR	
G7	DDR1_CS0_1	DDR1_CS0_1			IO					1.1 V	VDDSDDR / VDDSDDR_C1		DDR	
H7	DDR1_CS1_0	DDR1_CS1_0			IO					1.1 V	VDDSDDR / VDDSDDR_C1		DDR	

表 5-1. ピン属性 (AND パッケージ) (続き)

ボール 番号 [1]	ボール名 [2] PADCONFIG レジスタ [16] PADCONFIG アドレス [17]	信号名 [3]	多重化 モード [4]	VPE4 APE4 [5]	タイプ [6]	DSIS [7]	リセット 時のボール の状態 (RX/TX/PULL) [8]	リセット 後のボール の状態 (RX/TX/PULL) [9]	リセット 後の 多重化 モード [10]	I/O 動作 電圧 [11]	電源 [12]	HYS [13]	パッファ タイプ [14]	プル アップ/ダウ ン タイプ [15]
F6	DDR1_CSn1_1	DDR1_CSn1_1			IO					1.1 V	VDDS_DDR / VDDS_DDR_C1		DDR	
A3	DDR1_DM0	DDR1_DM0			IO					1.1 V	VDDS_DDR / VDDS_DDR_C1		DDR	
F3	DDR1_DM1	DDR1_DM1			IO					1.1 V	VDDS_DDR / VDDS_DDR_C1		DDR	
L2	DDR1_DM2	DDR1_DM2			IO					1.1 V	VDDS_DDR / VDDS_DDR_C1		DDR	
P2	DDR1_DM3	DDR1_DM3			IO					1.1 V	VDDS_DDR / VDDS_DDR_C1		DDR	
A6	DDR1_DQ0	DDR1_DQ0			IO					1.1 V	VDDS_DDR / VDDS_DDR_C1		DDR	
C6	DDR1_DQ1	DDR1_DQ1			IO					1.1 V	VDDS_DDR / VDDS_DDR_C1		DDR	
A5	DDR1_DQ2	DDR1_DQ2			IO					1.1 V	VDDS_DDR / VDDS_DDR_C1		DDR	
C4	DDR1_DQ3	DDR1_DQ3			IO					1.1 V	VDDS_DDR / VDDS_DDR_C1		DDR	
B4	DDR1_DQ4	DDR1_DQ4			IO					1.1 V	VDDS_DDR / VDDS_DDR_C1		DDR	
B2	DDR1_DQ5	DDR1_DQ5			IO					1.1 V	VDDS_DDR / VDDS_DDR_C1		DDR	
C3	DDR1_DQ6	DDR1_DQ6			IO					1.1 V	VDDS_DDR / VDDS_DDR_C1		DDR	
B5	DDR1_DQ7	DDR1_DQ7			IO					1.1 V	VDDS_DDR / VDDS_DDR_C1		DDR	
E5	DDR1_DQ8	DDR1_DQ8			IO					1.1 V	VDDS_DDR / VDDS_DDR_C1		DDR	
D2	DDR1_DQ9	DDR1_DQ9			IO					1.1 V	VDDS_DDR / VDDS_DDR_C1		DDR	
E2	DDR1_DQ10	DDR1_DQ10			IO					1.1 V	VDDS_DDR / VDDS_DDR_C1		DDR	
F4	DDR1_DQ11	DDR1_DQ11			IO					1.1 V	VDDS_DDR / VDDS_DDR_C1		DDR	
D6	DDR1_DQ12	DDR1_DQ12			IO					1.1 V	VDDS_DDR / VDDS_DDR_C1		DDR	
E4	DDR1_DQ13	DDR1_DQ13			IO					1.1 V	VDDS_DDR / VDDS_DDR_C1		DDR	
D3	DDR1_DQ14	DDR1_DQ14			IO					1.1 V	VDDS_DDR / VDDS_DDR_C1		DDR	
D5	DDR1_DQ15	DDR1_DQ15			IO					1.1 V	VDDS_DDR / VDDS_DDR_C1		DDR	
M3	DDR1_DQ16	DDR1_DQ16			IO					1.1 V	VDDS_DDR / VDDS_DDR_C1		DDR	

表 5-1. ピン属性 (AND パッケージ) (続き)

ボール 番号 [1]	ボール名 [2] PADCONFIG レジスタ [16] PADCONFIG アドレス [17]	信号名 [3]	多重化 モード [4]	VPE4 APE4 [5]	タイプ [6]	DSIS [7]	リセット 時のボール の状態 (RX/TX/PULL) [8]	リセット 後のボール の状態 (RX/TX/PULL) [9]	リセット 後の 多重化 モード [10]	I/O 動作 電圧 [11]	電源 [12]	HYS [13]	バッファ タイプ [14]	プル アップ/ダウ ン タイプ [15]
K4	DDR1_DQ17	DDR1_DQ17			IO					1.1 V	VDDSDDR / VDDSDDR_C1		DDR	
M2	DDR1_DQ18	DDR1_DQ18			IO					1.1 V	VDDSDDR / VDDSDDR_C1		DDR	
L5	DDR1_DQ19	DDR1_DQ19			IO					1.1 V	VDDSDDR / VDDSDDR_C1		DDR	
J5	DDR1_DQ20	DDR1_DQ20			IO					1.1 V	VDDSDDR / VDDSDDR_C1		DDR	
K3	DDR1_DQ21	DDR1_DQ21			IO					1.1 V	VDDSDDR / VDDSDDR_C1		DDR	
L4	DDR1_DQ22	DDR1_DQ22			IO					1.1 V	VDDSDDR / VDDSDDR_C1		DDR	
K6	DDR1_DQ23	DDR1_DQ23			IO					1.1 V	VDDSDDR / VDDSDDR_C1		DDR	
N6	DDR1_DQ24	DDR1_DQ24			IO					1.1 V	VDDSDDR / VDDSDDR_C1		DDR	
P4	DDR1_DQ25	DDR1_DQ25			IO					1.1 V	VDDSDDR / VDDSDDR_C1		DDR	
N3	DDR1_DQ26	DDR1_DQ26			IO					1.1 V	VDDSDDR / VDDSDDR_C1		DDR	
M5	DDR1_DQ27	DDR1_DQ27			IO					1.1 V	VDDSDDR / VDDSDDR_C1		DDR	
M6	DDR1_DQ28	DDR1_DQ28			IO					1.1 V	VDDSDDR / VDDSDDR_C1		DDR	
P5	DDR1_DQ29	DDR1_DQ29			IO					1.1 V	VDDSDDR / VDDSDDR_C1		DDR	
N4	DDR1_DQ30	DDR1_DQ30			IO					1.1 V	VDDSDDR / VDDSDDR_C1		DDR	
P6	DDR1_DQ31	DDR1_DQ31			IO					1.1 V	VDDSDDR / VDDSDDR_C1		DDR	
C1	DDR1_DQS0N	DDR1_DQS0N			IO					1.1 V	VDDSDDR / VDDSDDR_C1		DDR	
B1	DDR1_DQS0P	DDR1_DQS0P			IO					1.1 V	VDDSDDR / VDDSDDR_C1		DDR	
F1	DDR1_DQS1N	DDR1_DQS1N			IO					1.1 V	VDDSDDR / VDDSDDR_C1		DDR	
E1	DDR1_DQS1P	DDR1_DQS1P			IO					1.1 V	VDDSDDR / VDDSDDR_C1		DDR	
K1	DDR1_DQS2N	DDR1_DQS2N			IO					1.1 V	VDDSDDR / VDDSDDR_C1		DDR	
L1	DDR1_DQS2P	DDR1_DQS2P			IO					1.1 V	VDDSDDR / VDDSDDR_C1		DDR	
N1	DDR1_DQS3N	DDR1_DQS3N			IO					1.1 V	VDDSDDR / VDDSDDR_C1		DDR	

表 5-1. ピン属性 (AND パッケージ) (続き)

ボール 番号 [1]	ボール名 [2] PADCONFIG レジスタ [16] PADCONFIG アドレス [17]	信号名 [3]	多重化 モード [4]	VPE4 APE4 [5]	タイプ [6]	DSIS [7]	リセット 時のボール の状態 (RX/TX/PULL) [8]	リセット 後のボール の状態 (RX/TX/PULL) [9]	リセット 後の 多重化 モード [10]	I/O 動作 電圧 [11]	電源 [12]	HYS [13]	バッファ タイプ [14]	プル アップ / ダウ ン タイプ [15]
P1	DDR1_DQS3P	DDR1_DQS3P			IO					1.1 V	VDDS_DDR / VDDS_DDR_C1		DDR	
AJ25	DP0_AUXN	DP0_AUXN			IO					1.8 V	VDDA_1P8_SERDES 2_4		AUX-PHY	
AJ24	DP0_AUXP	DP0_AUXP			IO					1.8 V	VDDA_1P8_SERDES 2_4		AUX-PHY	
AJ28	DSI0_TXCLKN	DSI0_TXCLKN			O					1.8 V	VDDA_0P8_DSITX / VDDA_0P8_DSITX_C / VDDA_1P8_DSITX		D-PHY	
		CSI0_TXCLKN			O									
AJ27	DSI0_TXCLKP	CSI0_TXCLKP			O					1.8 V	VDDA_0P8_DSITX / VDDA_0P8_DSITX_C / VDDA_1P8_DSITX		D-PHY	
		DSI0_TXCLKP			O									
AH25	DSI0_TXRCALIB	DSI0_TXRCALIB			A					1.8 V	VDDA_0P8_DSITX / VDDA_0P8_DSITX_C / VDDA_1P8_DSITX		D-PHY	
AJ31	DSI1_TXCLKN	CSI1_TXCLKN			O					1.8 V	VDDA_0P8_DSITX / VDDA_0P8_DSITX_C / VDDA_1P8_DSITX		D-PHY	
		DSI1_TXCLKN			O									
AJ30	DSI1_TXCLKP	DSI1_TXCLKP			O					1.8 V	VDDA_0P8_DSITX / VDDA_0P8_DSITX_C / VDDA_1P8_DSITX		D-PHY	
		CSI1_TXCLKP			O									
AH27	DSI1_TXRCALIB	DSI1_TXRCALIB			A					1.8 V	VDDA_0P8_DSITX / VDDA_0P8_DSITX_C / VDDA_1P8_DSITX		D-PHY	
AL26	DSI0_TXN0	CSI0_TXN0			O					1.8 V	VDDA_0P8_DSITX / VDDA_0P8_DSITX_C / VDDA_1P8_DSITX		D-PHY	
		DSI0_TXN0			IO									
AK27	DSI0_TXN1	CSI0_TXN1			O					1.8 V	VDDA_0P8_DSITX / VDDA_0P8_DSITX_C / VDDA_1P8_DSITX		D-PHY	
		DSI0_TXN1			O									
AM25	DSI0_TXN2	DSI0_TXN2			O					1.8 V	VDDA_0P8_DSITX / VDDA_0P8_DSITX_C / VDDA_1P8_DSITX		D-PHY	
		CSI0_TXN2			O									
AN24	DSI0_TXN3	DSI0_TXN3			O					1.8 V	VDDA_0P8_DSITX / VDDA_0P8_DSITX_C / VDDA_1P8_DSITX		D-PHY	
		CSI0_TXN3			O									
AL25	DSI0_TXP0	CSI0_TXP0			O					1.8 V	VDDA_0P8_DSITX / VDDA_0P8_DSITX_C / VDDA_1P8_DSITX		D-PHY	
		DSI0_TXP0			IO									
AK26	DSI0_TXP1	DSI0_TXP1			O					1.8 V	VDDA_0P8_DSITX / VDDA_0P8_DSITX_C / VDDA_1P8_DSITX		D-PHY	
		CSI0_TXP1			O									
AM24	DSI0_TXP2	DSI0_TXP2			O					1.8 V	VDDA_0P8_DSITX / VDDA_0P8_DSITX_C / VDDA_1P8_DSITX		D-PHY	
		CSI0_TXP2			O									
AN23	DSI0_TXP3	CSI0_TXP3			O					1.8 V	VDDA_0P8_DSITX / VDDA_0P8_DSITX_C / VDDA_1P8_DSITX		D-PHY	
		DSI0_TXP3			O									

表 5-1. ピン属性 (AND パッケージ) (続き)

ボール 番号 [1]	ボール名 [2] PADCONFIG レジスタ [16] PADCONFIG アドレス [17]	信号名 [3]	多重化 モード [4]	VPE4 APE4 [5]	タイプ [6]	DSIS [7]	リセット 時のボール の状態 (RX/TX/PULL) [8]	リセット 後のボール の状態 (RX/TX/PULL) [9]	リセット 後の 多重化 モード [10]	I/O 動作 電圧 [11]	電源 [12]	HYS [13]	バッファ タイプ [14]	プル アップ/ダウ ン タイプ [15]
AK30	DSI1_TXN0	CSI1_TXN0			O					1.8 V	VDDA_0P8_DSITX / VDDA_0P8_DSITX_C / VDDA_1P8_DSITX		D-PHY	
		DSI1_TXN0			IO									
AL29	DSI1_TXN1	DSI1_TXN1			O					1.8 V	VDDA_0P8_DSITX / VDDA_0P8_DSITX_C / VDDA_1P8_DSITX		D-PHY	
		CSI1_TXN1			O									
AM28	DSI1_TXN2	CSI1_TXN2			O					1.8 V	VDDA_0P8_DSITX / VDDA_0P8_DSITX_C / VDDA_1P8_DSITX		D-PHY	
		DSI1_TXN2			O									
AN27	DSI1_TXN3	CSI1_TXN3			O					1.8 V	VDDA_0P8_DSITX / VDDA_0P8_DSITX_C / VDDA_1P8_DSITX		D-PHY	
		DSI1_TXN3			O									
AK29	DSI1_TXP0	CSI1_TXP0			O					1.8 V	VDDA_0P8_DSITX / VDDA_0P8_DSITX_C / VDDA_1P8_DSITX		D-PHY	
		DSI1_TXP0			IO									
AL28	DSI1_TXP1	CSI1_TXP1			O					1.8 V	VDDA_0P8_DSITX / VDDA_0P8_DSITX_C / VDDA_1P8_DSITX		D-PHY	
		DSI1_TXP1			O									
AM27	DSI1_TXP2	CSI1_TXP2			O					1.8 V	VDDA_0P8_DSITX / VDDA_0P8_DSITX_C / VDDA_1P8_DSITX		D-PHY	
		DSI1_TXP2			O									
AN26	DSI1_TXP3	DSI1_TXP3			O					1.8 V	VDDA_0P8_DSITX / VDDA_0P8_DSITX_C / VDDA_1P8_DSITX		D-PHY	
		CSI1_TXP3			O									
L31	ECAP0_IN_APWM_OUT PADCONFIG PADCONFIG_49 0x0011C0C4	ECAP0_IN_APWM_OUT	0		IO	0	オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV2	あり	LVCMOS	PU/PD
		MCASP4_AXR2	1		IO	0								
		CPTS0_RFT_CLK	2		I	0								
		MCAN12_TX	4		O									
		VOU0_DATA23	5		O									
		GPMC0_AD5	6		IO	0								
		GPIO0_49	7		IO	バッド								
		SPI6_D0	8		IO	0								
		SYNC0_OUT	9		O									
		TRC_DATA1	10		O									
		UART2_CTSn	11		I	1								
		CPTS0_HW1TSPUSH	12		I	0								
		I2C1_SCL	13		IOD	1								
		UART3_RXD	14		I	1								
F19	EMU0 PADCONFIG WKUP_PADCONFIG_75 0x4301C12C	EMU0	0		IO		オン / オフ / アップ	オン / オフ / アップ	0	1.8V/3.3V	VDDSHV0_MCU	あり	LVCMOS	PU/PD

表 5-1. ピン属性 (AND パッケージ) (続き)

ボール 番号 [1]	ボール名 [2] PADCONFIG レジスタ [16] PADCONFIG アドレス [17]	信号名 [3]	多重化 モード [4]	VPE4 APE4 [5]	タイプ [6]	DSIS [7]	リセット 時のボール の状態 (RX/TX/PULL) [8]	リセット 後のボール の状態 (RX/TX/PULL) [9]	リセット 後の 多重化 モード [10]	I/O 動作 電圧 [11]	電源 [12]	HYS [13]	パッファ タイプ [14]	プル アップ/ダウ ン タイプ [15]
E17	EMU1 PADCONFIG WKUP_PADCONFIG_76 0x4301C130	EMU1	0		IO		オン / オフ / アップ	オン / オフ / アップ	0	1.8V/3.3V	VDDSHV0_MCU	あり	LVC MOS	PU/PD
Y29	EXTINTn PADCONFIG PADCONFIG_0 0x0011C000	EXTINTn	0		I	1	オフ / オフ / NA	オフ / SS / NA	7	1.8V/3.3V	VDDSHV0	あり	I2C オープ ンドレイン	
		GPIO0_0	7		IO	パッド								
J33	EXT_REFCLK1 PADCONFIG PADCONFIG_50 0x0011C0C8	EXT_REFCLK1	0		I	0	オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV2	あり	LVC MOS	PU/PD
		MCASP4_ACLKX	1		IO	0								
		VOU0_DATA16	2		O									
		MCAN1_RX	4		I	1								
		GPMC0_AD6	6		IO	0								
		GPIO0_50	7		IO	パッド								
		SYNC1_OUT	9		O									
		TRC_CLK	10		O									
		UART2_RTSn	11		O									
		CPTS0_HW2TSPUSH	12		I	0								
		I2C1_SDA	13		IOD	1								
P32	GPIO0_11 PADCONFIG PADCONFIG_11 0x0011C02C	UART3_TXD	14		O		オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV2	あり	LVC MOS	PU/PD
		MCAN17_TX	0		O									
		VOU0_DATA18	2		O									
		GPMC0_A14	6		OZ									
		GPIO0_11	7		IO	パッド								
		SPI7_CS3	8		IO	1								
		TRC_DATA25	10		O									
		GPMC0_CSn2	12		O									
		UART7_RXD	13		I	1								
		USB0_DRVVBUS	14		O									

表 5-1. ピン属性 (AND パッケージ) (続き)

ボール 番号 [1]	ボール名 [2] PADCONFIG レジスタ [16] PADCONFIG アドレス [17]	信号名 [3]	多重化 モード [4]	VPE4 APE4 [5]	タイプ [6]	DSIS [7]	リセット 時のボール の状態 (RX/TX/PULL) [8]	リセット 後のボール の状態 (RX/TX/PULL) [9]	リセット 後の 多重化 モード [10]	I/O 動作 電圧 [11]	電源 [12]	HYS [13]	バッファ タイプ [14]	プル アップ/ダウ ン タイプ [15]
E33	GPIO0_12 PADCONFIG PADCONFIG_12 0x0011C030	MCAN12_RX	0		I	1	オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV2	あり	LVCMOS	PU/PD
		VOOUT0_DATA17	2		O									
		VOOUT0_DATA22	5		O									
		GPMC0_AD4	6		IO	0								
		GPIO0_12	7		IO	パッド								
		SPI6_CLK	8		IO	0								
		EQEP1_I	9		IO	0								
		TRC_DATA2	10		O									
		UART9_CTSn	11		I	1								
		UART6_RXD	12		I	1								
AA30	I2C0_SCL PADCONFIG PADCONFIG_56 0x0011C0E0	I2C0_SCL	0		IOD	1	オフ / オフ / NA	オン / SS / NA	7	1.8V/3.3V	VDDSHV0	あり	I2C オープ ンドレイン	
		GPIO0_56	7		IO	パッド								
Y30	I2C0_SDA PADCONFIG PADCONFIG_57 0x0011C0E4	I2C0_SDA	0		IOD	1	オフ / オフ / NA	オン / SS / NA	7	1.8V/3.3V	VDDSHV0	あり	I2C オープ ンドレイン	
		GPIO0_57	7		IO	パッド								
G29	MCAN0_RX PADCONFIG PADCONFIG_26 0x0011C068	MCAN0_RX	0		I	1	オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV2	あり	LVCMOS	PU/PD
		MCASP4_AXR1	1		IO	0								
		VOOUT0_DATA3	2		O									
		GPMC0_AD15	6		IO	0								
		GPIO0_26	7		IO	パッド								
		SPI5_CS0	8		IO	1								
		EHRPWM0_A	9		IO	0								
		TRC_DATA16	10		O									
		UART2_TXD	11		O									
		UART6_RTSn	12		O									
		SPI7_D0	13		IO	0								

表 5-1. ピン属性 (AND パッケージ) (続き)

ボール 番号 [1]	ボール名 [2] PADCONFIG レジスタ [16] PADCONFIG アドレス [17]	信号名 [3]	多重化 モード [4]	VPE4 APE4 [5]	タイプ [6]	DSIS [7]	リセット 時のボール の状態 (RX/TX/PULL) [8]	リセット 後のボール の状態 (RX/TX/PULL) [9]	リセット 後の 多重化 モード [10]	I/O 動作 電圧 [11]	電源 [12]	HYS [13]	パッファ タイプ [14]	プル アップ/ダウ ン タイプ [15]
N33	MCAN0_TX PADCONFIG PADCONFIG_25 0x0011C064	MCAN0_TX	0		O		オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV2	あり	LVCMOS	PU/PD
		MCASP2_AXR2	1		IO	0								
		VOU0_DATA4	2		O									
		GPMC0_AD14	6		IO	0								
		GPIO0_25	7		IO	パッド								
		SPI5_CS1	8		IO	1								
		EHRPWM0_B	9		IO	0								
		TRC_DATA11	10		O									
		UART2_RXD	11		I	1								
		UART6_CTSn	12		I	1								
		I2C3_SCL	13		IOD	1								
H31	MCAN1_RX PADCONFIG PADCONFIG_28 0x0011C070	MCAN1_RX	0		I	1	オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV2	あり	LVCMOS	PU/PD
		MCASP4_AXR3	1		IO	0								
		VOU0_DATA1	2		O									
		VOU0_DATA19	5		O									
		GPMC0_BE0n_CLE	6		O									
		GPIO0_28	7		IO	パッド								
		SPI5_D0	8		IO	0								
		EHRPWM0_SYNCI	9		I	0								
		TRC_DATA5	10		O									
		UART3_RTSn	11		O									
G33	MCAN1_TX PADCONFIG PADCONFIG_27 0x0011C06C	MCAN1_TX	0		O		オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV2	あり	LVCMOS	PU/PD
		MCASP4_AFSX	1		IO	0								
		VOU0_EXTCLKIN	2		I	0								
		DSS_FSYNC0	4		O									
		GPMC0_AD7	6		IO	0								
		GPIO0_27	7		IO	パッド								
		EHRPWM0_TZn_IN5	9		I	0								
		TRC_CTL	10		O									
		UART6_TXD	11		O									

表 5-1. ピン属性 (AND パッケージ) (続き)

ボール 番号 [1]	ボール名 [2] PADCONFIG レジスタ [16] PADCONFIG アドレス [17]	信号名 [3]	多重化 モード [4]	VPE4 APE4 [5]	タイプ [6]	DSIS [7]	リセット 時のボール の状態 (RX/TX/PULL) [8]	リセット 後のボール の状態 (RX/TX/PULL) [9]	リセット 後の 多重化 モード [10]	I/O 動作 電圧 [11]	電源 [12]	HYS [13]	パッファ タイプ [14]	プル アップ/ダウ ン タイプ [15]
F33	MCAN2_RX PADCONFIG PADCONFIG_30 0x0011C078	MCAN2_RX	0		I	1	オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV2	あり	LVCMOS	PU/PD
		AUDIO_EXT_REFCLK1	1		IO	0								
		VOU0_PCLK	2		O									
		GPMC0_CSn1	6		O									
		GPIO0_30	7		IO	パッド								
		SPI6_CS1	8		IO	1								
		EHRPWM4_B	9		IO	0								
		TRC_DATA17	10		O									
		UART3_TXD	11		O									
		GPMC0_DIR	12		O									
		I2C5_SDA	13		IOD	1								
G28	MCAN2_TX PADCONFIG PADCONFIG_29 0x0011C074	MCAN2_TX	0		O		オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV2	あり	LVCMOS	PU/PD
		MCASP2_AXR3	1		IO	0								
		VOU0_DATA0	2		O									
		VOU0_DATA18	5		O									
		GPMC0_WAIT0	6		I	0								
		GPIO0_29	7		IO	パッド								
		SPI6_D1	8		IO	0								
		EHRPWM1_B	9		IO	0								
		TRC_DATA3	10		O									
		UART3_RXD	11		I	1								
		GPMC0_DIR	12		O									
		I2C5_SCL	13		IOD	1								
T29	MCAN12_RX PADCONFIG PADCONFIG_2 0x0011C008	MCAN12_RX	0		I	1	オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV2	あり	LVCMOS	PU/PD
		UART0_DCDn	1		I	1								
		DSS_FSYNC1	3		O									
		GPMC0_A23	6		OZ									
		GPIO0_2	7		IO	パッド								
		TRC_CTL	10		O									
		UART5_RXD	11		I	1								
		GPMC0_CSn3	12		O									

表 5-1. ピン属性 (AND パッケージ) (続き)

ボール 番号 [1]	ボール名 [2] PADCONFIG レジスタ [16] PADCONFIG アドレス [17]	信号名 [3]	多重化 モード [4]	VPE4 APE4 [5]	タイプ [6]	DSIS [7]	リセット 時のボール の状態 (RX/TX/PULL) [8]	リセット 後のボール の状態 (RX/TX/PULL) [9]	リセット 後の 多重化 モード [10]	I/O 動作 電圧 [11]	電源 [12]	HYS [13]	バッファ タイプ [14]	プル アップ/ダウ ン タイプ [15]
P29	MCAN12_TX PADCONFIG PADCONFIG_1 0x0011C004	MCAN12_TX	0		O		オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV2	あり	LVCMOS	PU/PD
		DSS_FSYNC0	3		O									
		GPMC0_A24	6		OZ									
		GPIO0_1	7		IO	パッド								
		TRC_CLK	10		O									
		UART5_TXD	11		O									
		GPMC0_CLK	12		IO	0								
T32	MCAN13_RX PADCONFIG PADCONFIG_4 0x0011C010	MCAN13_RX	0		I	1	オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV2	あり	LVCMOS	PU/PD
		UART0_DTRn	1		O									
		DSS_FSYNC3	3		O									
		GPMC0_A21	6		OZ									
		GPIO0_4	7		IO	パッド								
		I2C4_SDA	8		IOD	1								
		TRC_DATA1	10		O									
T31	MCAN13_TX PADCONFIG PADCONFIG_3 0x0011C00C	MCAN13_TX	0		O		オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV2	あり	LVCMOS	PU/PD
		UART0_DSRn	1		I	1								
		DSS_FSYNC2	3		O									
		GPMC0_A22	6		OZ									
		GPIO0_3	7		IO	パッド								
		TRC_DATA0	10		O									
		UART4_TXD	11		O									
R30	MCAN14_RX PADCONFIG PADCONFIG_6 0x0011C018	GPMC0_WAIT2	12		I	0	オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV2	あり	LVCMOS	PU/PD
		MCAN14_RX	0		I	1								
		VOU0_DATA23	2		O									
		GPMC0_A19	6		OZ									
		GPIO0_6	7		IO	パッド								
		I2C5_SDA	8		IOD	1								
		TRC_DATA3	10		O									
		UART9_TXD	11		O									

表 5-1. ピン属性 (AND パッケージ) (続き)

ボール 番号 [1]	ボール名 [2] PADCONFIG レジスタ [16] PADCONFIG アドレス [17]	信号名 [3]	多重化 モード [4]	VPE4 APE4 [5]	タイプ [6]	DSIS [7]	リセット 時のボール の状態 (RX/TX/PULL) [8]	リセット 後のボール の状態 (RX/TX/PULL) [9]	リセット 後の 多重化 モード [10]	I/O 動作 電圧 [11]	電源 [12]	HYS [13]	バッファ タイプ [14]	プル アップ/ダウ ン タイプ [15]
R33	MCAN14_TX PADCONFIG PADCONFIG_5 0x0011C014	MCAN14_TX	0		O		オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV2	あり	LVCMOS	PU/PD
		UART0_RIn	1		I	1								
		GPMC0_A20	6		OZ									
		GPIO0_5	7		IO	パッド								
		I2C4_SCL	8		IOD	1								
		TRC_DATA2	10		O									
		UART6_RXD	11		I	1								
R31	MCAN15_RX PADCONFIG PADCONFIG_8 0x0011C020	DP0_HPDP	13		I	0	オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV2	あり	LVCMOS	PU/PD
		MCAN15_RX	0		I	1								
		VOU0_DATA21	2		O									
		GPMC0_A17	6		OZ									
		GPIO0_8	7		IO	パッド								
		SPI0_CS2	8		IO	1								
		TRC_DATA22	10		O									
R29	MCAN15_TX PADCONFIG PADCONFIG_7 0x0011C01C	I2C1_SCL	12		IOD	1	オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV2	あり	LVCMOS	PU/PD
		MCAN15_TX	0		O									
		VOU0_DATA22	2		O									
		GPMC0_A18	6		OZ									
		GPIO0_7	7		IO	パッド								
		I2C5_SCL	8		IOD	1								
		TRC_DATA21	10		O									
U30	MCAN16_RX PADCONFIG PADCONFIG_10 0x0011C028	UART9_RXD	11		I	1	オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV2	あり	LVCMOS	PU/PD
		MCAN16_RX	0		I	1								
		VOU0_DATA19	2		O									
		GPMC0_A15	6		OZ									
		GPIO0_10	7		IO	パッド								
		SPI0_CS3	8		IO	1								
		TRC_DATA24	10		O									
G30	MCAN16_TX PADCONFIG PADCONFIG_9 0x0011C024	GPMC0_WAIT1	12		I	0	オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV2	あり	LVCMOS	PU/PD
		MCAN16_TX	0		O									
		VOU0_DATA20	2		O									
		GPMC0_A16	6		OZ									
		GPIO0_9	7		IO	パッド								
		SPI1_CS3	8		IO	1								
		TRC_DATA23	10		O									
		I2C1_SDA	12		IOD	1	オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV2	あり	LVCMOS	PU/PD

表 5-1. ピン属性 (AND パッケージ) (続き)

ボール 番号 [1]	ボール名 [2] PADCONFIG レジスタ [16] PADCONFIG アドレス [17]	信号名 [3]	多重化 モード [4]	VPE4 APE4 [5]	タイプ [6]	DSIS [7]	リセット 時のボール の状態 (RX/TX/PULL) [8]	リセット 後のボール の状態 (RX/TX/PULL) [9]	リセット 後の 多重化 モード [10]	I/O 動作 電圧 [11]	電源 [12]	HYS [13]	パッファ タイプ [14]	プル アップ/ダウ ン タイプ [15]
J30	MCASP0_ACLKX PADCONFIG PADCONFIG_14 0x0011C038	MCAN5_TX	0		O		オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV2	あり	LVCMOS	PU/PD
		MCASP0_ACLKX	1		IO	0								
		VOU0_DATA15	2		O									
		GPMC0_AD0	6		IO	0								
		GPIO0_14	7		IO	パッド								
		EHRPWM_TZn_IN2	9		I	0								
		UART8_RXD	11		I	1								
K31	MCASP0_AFSX PADCONFIG PADCONFIG_15 0x0011C03C	MCAN5_RX	0		I	1	オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV2	あり	LVCMOS	PU/PD
		MCASP0_AFSX	1		IO	0								
		VOU0_DATA14	2		O									
		GPMC0_AD1	6		IO	0								
		GPIO0_15	7		IO	パッド								
		EHRPWM2_B	9		IO	0								
		UART8_TXD	11		O									
U32	MCASP1_ACLKX PADCONFIG PADCONFIG_46 0x0011C0B8	MCAN10_RX	0		I	1	オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV2	あり	LVCMOS	PU/PD
		MCASP1_ACLKX	1		IO	0								
		DP0_HPDP	3		I	0								
		PCIE0_CLKREQn	4		IO	0								
		GPMC0_A11	5		OZ									
		RGMII1_RD0	6		I	0								
		GPIO0_46	7		IO	パッド								
		EQEP0_S	9		IO	0								
		UART4_RTSn	11		O									
		SPI3_CS3	12		IO	1								
		UART9_RTSn	13		O									
N32	MCASP1_AFSX PADCONFIG PADCONFIG_47 0x0011C0BC	MCAN11_TX	0		O		オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV2	あり	LVCMOS	PU/PD
		MCASP1_AFSX	1		IO	0								
		GPMC0_A12	5		OZ									
		MDIO0_MDIO	6		IO	0								
		GPIO0_47	7		IO	パッド								
		SPI3_CS0	8		IO	1								
		EQEP0_I	9		IO	0								
		UART0_RXD	11		I	1								

表 5-1. ピン属性 (AND パッケージ) (続き)

ボール 番号 [1]	ボール名 [2] PADCONFIG レジスタ [16] PADCONFIG アドレス [17]	信号名 [3]	多重化 モード [4]	VPE4 APE4 [5]	タイプ [6]	DSIS [7]	リセット 時のボール の状態 (RX/TX/PULL) [8]	リセット 後のボール の状態 (RX/TX/PULL) [9]	リセット 後の 多重化 モード [10]	I/O 動作 電圧 [11]	電源 [12]	HYS [13]	バッファ タイプ [14]	プル アップ/ダウ ン タイプ [15]
P33	MCASP2_ACLKX PADCONFIG PADCONFIG_21 0x0011C054	MCAN8_RX	0		I	1	オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV2	あり	LVCMOS	PU/PD
		MCASP2_ACLKX	1		IO	0								
		VOOUT0_DATA8	2		O									
		VOOUT0_DATA20	5		O									
		GPMC0_AD10	6		IO	0								
		GPIO0_21	7		IO	パッド								
		SPI5_CS2	8		IO	1								
		EQEP2_S	9		IO	0								
		TRC_DATA4	10		O									
		UART1_RXD	11		I	1								
		SPI7_CS1	13		IO	1								
		SYNC3_OUT	14		O									
G32	MCASP2_AFSX PADCONFIG PADCONFIG_22 0x0011C058	MCAN9_TX	0		O		オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV2	あり	LVCMOS	PU/PD
		MCASP2_AFSX	1		IO	0								
		VOOUT0_DATA7	2		O									
		MDIO1_MDC	4		O									
		GPMC0_AD11	6		IO	0								
		GPIO0_22	7		IO	パッド								
		SPI5_CS3	8		IO	1								
		EHRPWM_SOC_A	9		O									
		TRC_DATA9	10		O									
		UART1_TXD	11		O									
		SPI7_CS2	13		IO	1								
F32	MCASP0_AXR0 PADCONFIG PADCONFIG_16 0x0011C040	MCAN6_TX	0		O		オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV2	あり	LVCMOS	PU/PD
		MCASP0_AXR0	1		IO	0								
		VOOUT0_DATA13	2		O									
		GPMC0_AD2	6		IO	0								
		GPIO0_16	7		IO	パッド								
		SPI2_CS2	8		IO	1								
		EHRPWM2_A	9		IO	0								
		TRC_DATA14	10		O									
		UART4_RXD	11		I	1								
		SPI7_CLK	13		IO	0								
		UART8_CTSn	14		I	1								

表 5-1. ピン属性 (AND パッケージ) (続き)

ボール 番号 [1]	ボール名 [2] PADCONFIG レジスタ [16] PADCONFIG アドレス [17]	信号名 [3]	多重化 モード [4]	VPE4 APE4 [5]	タイプ [6]	DSIS [7]	リセット 時のボール の状態 (RX/TX/PULL) [8]	リセット 後のボール の状態 (RX/TX/PULL) [9]	リセット 後の 多重化 モード [10]	I/O 動作 電圧 [11]	電源 [12]	HYS [13]	バッファ タイプ [14]	プル アップ/ダウ ン タイプ [15]
H32	MCASP0_AXR1 PADCONFIG PADCONFIG_17 0x0011C044	MCAN6_RX	0		I	1	オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV2	あり	LVCMOS	PU/PD
		MCASP0_AXR1	1		IO	0								
		VOUT0_DATA12	2		O									
		OBSCLK1	4		O									
		GPMC0_AD3	6		IO	0								
		GPIO0_17	7		IO	パッド								
		SPI2_CS3	8		IO	1								
		EHRPWM0_SYNCO	9		O									
		TRC_DATA12	10		O									
		UART4_TXD	11		O									
		SPI7_CS0	13		IO	1								
		UART8_RTSn	14		O									
H33	MCASP0_AXR2 PADCONFIG PADCONFIG_18 0x0011C048	MCAN7_TX	0		O		オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV2	あり	LVCMOS	PU/PD
		MCASP0_AXR2	1		IO	0								
		VOUT0_DATA11	2		O									
		GPMC0_ADVn_ALE	6		O									
		GPIO0_18	7		IO	パッド								
		EQEP2_A	9		I	0								
		TRC_DATA10	10		O									
		UART4_CTSn	11		I	1								
		GPMC0_WPn	12		O									
		UART9_CTSn	13		I	1								
F31	MCASP0_AXR3 PADCONFIG PADCONFIG_31 0x0011C07C	MCAN3_TX	0		O		オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV2	あり	LVCMOS	PU/PD
		MCASP0_AXR3	1		IO	0								
		VOUT0_DATA2	2		O									
		GPMC0_BE1n	6		O									
		GPIO0_31	7		IO	パッド								
		SPI5_CLK	8		IO	0								
		EHRPWM_TZn_IN0	9		I	0								
		TRC_DATA7	10		O									
		UART3_CTSn	11		I	1								
		SPI3_CS1	12		IO	1								
		SPI7_D1	13		IO	0								

表 5-1. ピン属性 (AND パッケージ) (続き)

ボール 番号 [1]	ボール名 [2] PADCONFIG レジスタ [16] PADCONFIG アドレス [17]	信号名 [3]	多重化 モード [4]	VPE4 APE4 [5]	タイプ [6]	DSIS [7]	リセット 時のボール の状態 (RX/TX/PULL) [8]	リセット 後のボール の状態 (RX/TX/PULL) [9]	リセット 後の 多重化 モード [10]	I/O 動作 電圧 [11]	電源 [12]	HYS [13]	バッファ タイプ [14]	プル アップ/ダウ ン タイプ [15]
J32	MCASP0_AXR4 PADCONFIG PADCONFIG_32 0x0011C080	MCAN3_RX	0		I	1	オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV2	あり	LVCMOS	PU/PD
		MCASP0_AXR4	1		IO	0								
		VOU0_HSYNC	2		O									
		VOU0_VP0_HSYNC	4		O									
		VOU0_VP2_HSYNC	5		O									
		GPMC0_OEn_REn	6		O									
		GPIO0_32	7		IO	バンド								
		SPI6_CS2	8		IO	1								
		EHRPWM5_B	9		IO	0								
		TRC_DATA18	10		O									
		I2C4_SDA	13		IOD	1								
H30	MCASP0_AXR5 PADCONFIG PADCONFIG_33 0x0011C084	MCAN4_TX	0		O		オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV2	あり	LVCMOS	PU/PD
		MCASP0_AXR5	1		IO	0								
		VOU0_DE	2		O									
		MCASP1_ACLKR	3		IO	0								
		VOU0_VP0_DE	4		O									
		VOU0_VP2_DE	5		O									
		GPMC0_CS0	6		O									
		GPIO0_33	7		IO	バンド								
		SPI6_CS3	8		IO	1								
		EHRPWM5_A	9		IO	0								
		TRC_DATA19	10		O									
		I2C4_SCL	13		IOD	1								
K33	MCASP0_AXR6 PADCONFIG PADCONFIG_34 0x0011C088	MCAN4_RX	0		I	1	オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV2	あり	LVCMOS	PU/PD
		MCASP0_AXR6	1		IO	0								
		VOU0_VSYNC	2		O									
		MCASP1_AFSR	3		IO	0								
		VOU0_VP0_VSYNC	4		O									
		VOU0_VP2_VSYNC	5		O									
		GPMC0_CLKOUT	6		O									
		GPIO0_34	7		IO	バンド								
		SPI3_CS2	8		IO	1								
		EHRPWM_TZn_IN4	9		I	0								
		TRC_DATA20	10		O									
		SPI5_D1	11		IO	0								
		GPMC0_FCLK_MUX	12		O									

表 5-1. ピン属性 (AND パッケージ) (続き)

ボール 番号 [1]	ボール名 [2] PADCONFIG レジスタ [16] PADCONFIG アドレス [17]	信号名 [3]	多重化 モード [4]	VPE4 APE4 [5]	タイプ [6]	DSIS [7]	リセット 時のボール の状態 (RX/TX/PULL) [8]	リセット 後のボール の状態 (RX/TX/PULL) [9]	リセット 後の 多重化 モード [10]	I/O 動作 電圧 [11]	電源 [12]	HYS [13]	パッファ タイプ [14]	プル アップ/ダウ ン タイプ [15]
M31	MCASP0_AXR7 PADCONFIG PADCONFIG_35 0x0011C08C	MCAN5_TX	0		O		オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV2	あり	LVCMOS	PU/PD
		MCASP0_AXR7	1		IO	0								
		MCASP4_ACLKR	3		IO	0								
		GPMC0_A0	5		OZ									
		RGMI1_TD0	6		O									
		GPIO0_35	7		IO	パッド								
		GPMC0_A14	8		OZ									
		EHRPWM3_A	9		IO	0								
		UART4_RXD	11		I	1								
		GPMC0_CS _n 2	12		O									
		USB0_DRVVBUS	14		O									
N30	MCASP0_AXR8 PADCONFIG PADCONFIG_36 0x0011C090	MCAN5_RX	0		I	1	オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV2	あり	LVCMOS	PU/PD
		MCASP0_AXR8	1		IO	0								
		MCASP4_AFSR	3		IO	0								
		GPMC0_A1	5		OZ									
		RGMI1_TD1	6		O									
		GPIO0_36	7		IO	パッド								
		RMII1_RXD0	8		I	0								
		EHRPWM_TZ _n _IN3	9		I	0								
		UART4_TXD	11		O									
T33	MCASP0_AXR9 PADCONFIG PADCONFIG_37 0x0011C094	MCAN6_TX	0		O		オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV2	あり	LVCMOS	PU/PD
		MCASP0_AXR9	1		IO	0								
		MCASP4_AXR4	2		IO	0								
		GPMC0_A2	5		OZ									
		RGMI1_TD2	6		O									
		GPIO0_37	7		IO	パッド								
		RMII1_RXD1	8		I	0								
		EHRPWM3_SYNCO	9		O									
		UART4_CTS _n	11		I	1								

表 5-1. ピン属性 (AND パッケージ) (続き)

ボール 番号 [1]	ボール名 [2] PADCONFIG レジスタ [16] PADCONFIG アドレス [17]	信号名 [3]	多重化 モード [4]	VPE4 APE4 [5]	タイプ [6]	DSIS [7]	リセット 時のボール の状態 (RX/TX/PULL) [8]	リセット 後のボール の状態 (RX/TX/PULL) [9]	リセット 後の 多重化 モード [10]	I/O 動作 電圧 [11]	電源 [12]	HYS [13]	バッファ タイプ [14]	プル アップ/ダウ ン タイプ [15]
L32	MCASP0_AXR10 PADCONFIG PADCONFIG_38 0x0011C098	MCAN6_RX	0		I	1	オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV2	あり	LVCMOS	PU/PD
		MCASP0_AXR10	1		IO	0								
		GPMC0_A3	5		OZ									
		RGMI1_TD3	6		O									
		GPIO0_38	7		IO	パッド								
		RMII1_CRS_DV	8		I	0								
		EHRPWM3_SYNCI	9		I	0								
		UART4_RTSn	11		O									
P30	MCASP0_AXR11 PADCONFIG PADCONFIG_39 0x0011C09C	MCAN7_TX	0		O		オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV2	あり	LVCMOS	PU/PD
		MCASP0_AXR11	1		IO	0								
		DSS_FSYNC2	4		O									
		GPMC0_A4	5		OZ									
		RGMI1_TX_CTL	6		O									
		GPIO0_39	7		IO	パッド								
		RMII1_RX_ER	8		I	0								
		EHRPWM3_B	9		IO	0								
		SPI2_CS1	10		IO	1								
		UART5_RXD	11		I	1								
M32	MCASP0_AXR12 PADCONFIG PADCONFIG_40 0x0011C0A0	MCAN7_RX	0		I	1	オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV2	あり	LVCMOS	PU/PD
		MCASP0_AXR12	1		IO	0								
		MCASP2_ACLKR	3		IO	0								
		DSS_FSYNC3	4		O									
		GPMC0_A5	5		OZ									
		RGMI1_RD1	6		I	0								
		GPIO0_40	7		IO	パッド								
		RMII1_TXD0	8		O									
		EHRPWM_SOCB	9		O									
		SPI2_CLK	10		IO	0								
		UART5_TXD	11		O									

表 5-1. ピン属性 (AND パッケージ) (続き)

ボール 番号 [1]	ボール名 [2] PADCONFIG レジスタ [16] PADCONFIG アドレス [17]	信号名 [3]	多重化 モード [4]	VPE4 APE4 [5]	タイプ [6]	DSIS [7]	リセット 時のボール の状態 (RX/TX/PULL) [8]	リセット 後のボール の状態 (RX/TX/PULL) [9]	リセット 後の 多重化 モード [10]	I/O 動作 電圧 [11]	電源 [12]	HYS [13]	パッファ タイプ [14]	プル アップ/ダウ ン タイプ [15]
L33	MCASP0_AXR13 PADCONFIG PADCONFIG_41 0x0011C0A4	MCAN8_TX	0		O		オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV2	あり	LVCMOS	PU/PD
		MCASP0_AXR13	1		IO	0								
		MCASP2_AFSR	3		IO	0								
		GPMC0_A6	5		OZ									
		RGMI1_RD2	6		I	0								
		GPIO0_41	7		IO	パッド								
		RMII_REF_CLK	8		I	0								
		EHRPWM4_A	9		IO	0								
		SPI2_CS0	10		IO	1								
		UART5_CTSn	11		I	1								
		UART7_RXD	13		I	1								
U31	MCASP0_AXR14 PADCONFIG PADCONFIG_42 0x0011C0A8	MCAN8_RX	0		I	1	オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV2	あり	LVCMOS	PU/PD
		MCASP0_AXR14	1		IO	0								
		MCASP2_AXR4	2		IO	0								
		MCASP0_ACLKR	3		IO	0								
		GPMC0_A7	5		OZ									
		RGMI1_RD3	6		I	0								
		GPIO0_42	7		IO	パッド								
		CLKOUT	8		IO	0								
		EQEP0_A	9		I	0								
		SPI2_D0	10		IO	0								
		UART5_RTSn	11		O									
		UART7_TXD	13		O									
M33	MCASP0_AXR15 PADCONFIG PADCONFIG_43 0x0011C0AC	MCAN9_TX	0		O		オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV2	あり	LVCMOS	PU/PD
		MCASP0_AXR15	1		IO	0								
		MCASP0_AFSR	3		IO	0								
		GPMC0_A8	5		OZ									
		RGMI1_RX_CTL	6		I	0								
		GPIO0_43	7		IO	パッド								
		RMII1_TX_EN	8		O									
		EQEP0_B	9		I	0								
		SPI2_D1	10		IO	0								
		UART8_RXD	11		I	1								
		I2C1_SCL	13		IOD	1								

表 5-1. ピン属性 (AND パッケージ) (続き)

ボール 番号 [1]	ボール名 [2] PADCONFIG レジスタ [16] PADCONFIG アドレス [17]	信号名 [3]	多重化 モード [4]	VPE4 APE4 [5]	タイプ [6]	DSIS [7]	リセット 時のボール の状態 (RX/TX/PULL) [8]	リセット 後のボール の状態 (RX/TX/PULL) [9]	リセット 後の 多重化 モード [10]	I/O 動作 電圧 [11]	電源 [12]	HYS [13]	バッファ タイプ [14]	プル アップ/ダウ ン タイプ [15]
H29	MCASP1_AXR0 PADCONFIG PADCONFIG_48 0x0011C0C0	MCAN11_RX	0		I	1	オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV2	あり	LVCMOS	PU/PD
		MCASP1_AXR0	1		IO	0								
		GPMC0_A13	5		OZ									
		MDIO0_MDC	6		O									
		GPIO0_48	7		IO	パッド								
		SPI3_CLK	8		IO	0								
		EQEP1_S	9		IO	0								
		UART0_TXD	11		O									
		GPMC0_WAIT3	12		I	0								
		SYNC2_OUT	14		O									
G31	MCASP1_AXR1 PADCONFIG PADCONFIG_19 0x0011C04C	MCAN7_RX	0		I	1	オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV2	あり	LVCMOS	PU/PD
		MCASP1_AXR1	1		IO	0								
		VOUT0_DATA10	2		O									
		GPMC0_AD8	6		IO	0								
		GPIO0_19	7		IO	パッド								
		SPI3_D0	8		IO	0								
		EHRPWM_TZn_IN1	9		I	0								
		TRC_DATA8	10		O									
		UART0_CTSn	11		I	1								
		UART9_RXD	12		I	1								
		I2C2_SCL	13		IOD	1								
J31	MCASP1_AXR2 PADCONFIG PADCONFIG_20 0x0011C050	MCAN8_TX	0		O		オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV2	あり	LVCMOS	PU/PD
		MCASP1_AXR2	1		IO	0								
		VOUT0_DATA9	2		O									
		VOUT0_DATA21	5		O									
		GPMC0_AD9	6		IO	0								
		GPIO0_20	7		IO	パッド								
		SPI3_D1	8		IO	0								
		EQEP2_B	9		I	0								
		TRC_DATA6	10		O									
		UART0_RTSn	11		O									
		UART9_TXD	12		O									
		I2C2_SDA	13		IOD	1								

表 5-1. ピン属性 (AND パッケージ) (続き)

ボール 番号 [1]	ボール名 [2] PADCONFIG レジスタ [16] PADCONFIG アドレス [17]	信号名 [3]	多重化 モード [4]	VPE4 APE4 [5]	タイプ [6]	DSIS [7]	リセット 時のボール の状態 (RX/TX/PULL) [8]	リセット 後のボール の状態 (RX/TX/PULL) [9]	リセット 後の 多重化 モード [10]	I/O 動作 電圧 [11]	電源 [12]	HYS [13]	バッファ タイプ [14]	プル アップ/ダウ ン タイプ [15]
P31	MCASP1_AXR3 PADCONFIG PADCONFIG_44 0x0011C0B0	MCAN9_RX	0		I	1	オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV2	あり	LVCMOS	PU/PD
		MCASP1_AXR3	1		IO	0								
		PCIE2_CLKREQn	4	なし	IO	0								
		GPMC0_A9	5		OZ									
		RGMI11_RXC	6		I	0								
		GPIO0_44	7		IO	パッド								
		RMII1_TXD1	8		O									
		EQEP1_A	9		I	0								
		UART8_TXD	11		O									
		I2C1_SDA	13		IOD	1								
N31	MCASP1_AXR4 PADCONFIG PADCONFIG_45 0x0011C0B4	MCAN10_TX	0		O		オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV2	あり	LVCMOS	PU/PD
		MCASP1_AXR4	1		IO	0								
		PCIE3_CLKREQn	4	なし	IO	0								
		GPMC0_A10	5		OZ									
		RGMI11_TXC	6		O									
		GPIO0_45	7		IO	パッド								
		EQEP1_B	9		I	0								
		UART4_RXD	11		I	1								
K32	MCASP2_AXR0 PADCONFIG PADCONFIG_23 0x0011C05C	MCAN9_RX	0		I	1	オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV2	あり	LVCMOS	PU/PD
		MCASP2_AXR0	1		IO	0								
		VOU0_DATA6	2		O									
		MDIO1_MDIO	4		IO	0								
		GPMC0_AD12	6		IO	0								
		GPIO0_23	7		IO	パッド								
		EQEP2_I	9		IO	0								
		TRC_DATA15	10		O									
		UART1_CTSn	11		I	1								
		UART6_RXD	12		I	1								

表 5-1. ピン属性 (AND パッケージ) (続き)

ボール 番号 [1]	ボール名 [2] PADCONFIG レジスタ [16] PADCONFIG アドレス [17]	信号名 [3]	多重化 モード [4]	VPE4 APE4 [5]	タイプ [6]	DSIS [7]	リセット 時のボール の状態 (RX/TX/PULL) [8]	リセット 後のボール の状態 (RX/TX/PULL) [9]	リセット 後の 多重化 モード [10]	I/O 動作 電圧 [11]	電源 [12]	HYS [13]	バッファ タイプ [14]	プル アップ/ダウ ン タイプ [15]
R32	MCASP2_AXR1 PADCONFIG PADCONFIG_24 0x0011C060	MCAN17_RX	0		I	1	オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV2	あり	LVCMOS	PU/PD
		MCASP2_AXR1	1		IO	0								
		VOU0_DATA5	2		O									
		GPMC0_AD13	6		IO	0								
		GPI00_24	7		IO	バッド								
		EHRPWM1_A	9		IO	0								
		TRC_DATA13	10		O									
		UART1_RTSn	11		O									
		UART6_TXD	12		O									
		I2C3_SDA	13		IOD	1								
C26	MCU_ADC0_REFN	MCU_ADC0_REFN			A					1.8 V	VDDA_ADC0		ADC12B	
D25	MCU_ADC0_REFP	MCU_ADC0_REFP			A					1.8 V	VDDA_ADC0		ADC12B	
D29	MCU_ADC1_REFN	MCU_ADC1_REFN			A					1.8 V	VDDA_ADC1		ADC12B	
C30	MCU_ADC1_REFP	MCU_ADC1_REFP			A					1.8 V	VDDA_ADC1		ADC12B	
E26	MCU_ADC0_AIN0	MCU_ADC0_AIN0	0		A				0	1.8 V	VDDA_ADC0		ADC12B	
	PADCONFIG WKUP_PADCONFIG_77 0x4301C134	WKUP_GPI00_71	7 (1)		I	バッド								
F25	MCU_ADC0_AIN1	MCU_ADC0_AIN1	0		A				0	1.8 V	VDDA_ADC0		ADC12B	
	PADCONFIG WKUP_PADCONFIG_78 0x4301C138	WKUP_GPI00_72	7 (1)		I	バッド								
F23	MCU_ADC0_AIN2	MCU_ADC0_AIN2	0		A				0	1.8 V	VDDA_ADC0		ADC12B	
	PADCONFIG WKUP_PADCONFIG_79 0x4301C13C	WKUP_GPI00_73	7 (1)		I	バッド								
A28	MCU_ADC0_AIN3	MCU_ADC0_AIN3	0		A				0	1.8 V	VDDA_ADC0		ADC12B	
	PADCONFIG WKUP_PADCONFIG_80 0x4301C140	WKUP_GPI00_74	7 (1)		I	バッド								
E24	MCU_ADC0_AIN4	MCU_ADC0_AIN4	0		A				0	1.8 V	VDDA_ADC0		ADC12B	
	PADCONFIG WKUP_PADCONFIG_81 0x4301C144	WKUP_GPI00_75	7 (1)		I	バッド								
D27	MCU_ADC0_AIN5	MCU_ADC0_AIN5	0		A				0	1.8 V	VDDA_ADC0		ADC12B	
	PADCONFIG WKUP_PADCONFIG_82 0x4301C148	WKUP_GPI00_76	7 (1)		I	バッド								
A26	MCU_ADC0_AIN6	MCU_ADC0_AIN6	0		A				0	1.8 V	VDDA_ADC0		ADC12B	
	PADCONFIG WKUP_PADCONFIG_83 0x4301C14C	WKUP_GPI00_77	7 (1)		I	バッド								

表 5-1. ピン属性 (AND パッケージ) (続き)

ボール 番号 [1]	ボール名 [2] PADCONFIG レジスタ [16] PADCONFIG アドレス [17]	信号名 [3]	多重化 モード [4]	VPE4 APE4 [5]	タイプ [6]	DSIS [7]	リセット 時のボール の状態 (RX/TX/PULL) [8]	リセット 後のボール の状態 (RX/TX/PULL) [9]	リセット 後の 多重化 モード [10]	I/O 動作 電圧 [11]	電源 [12]	HYS [13]	パッファ タイプ [14]	プル アップ/ダウ ン タイプ [15]
B27	MCU_ADC0_AIN7 PADCONFIG WKUP_PADCONFIG_84 0x4301C150	MCU_ADC0_AIN7	0		A					0	1.8 V	VDDA_ADC0	ADC12B	
		WKUP_GPIO0_78	7 (1)		I	バッド								
C32	MCU_ADC1_AIN0 PADCONFIG WKUP_PADCONFIG_85 0x4301C154	MCU_ADC1_AIN0	0		A					0	1.8 V	VDDA_ADC1	ADC12B	
		WKUP_GPIO0_79	7 (1)		I	バッド								
B33	MCU_ADC1_AIN1 PADCONFIG WKUP_PADCONFIG_86 0x4301C158	MCU_ADC1_AIN1	0		A					0	1.8 V	VDDA_ADC1	ADC12B	
		WKUP_GPIO0_80	7 (1)		I	バッド								
B31	MCU_ADC1_AIN2 PADCONFIG WKUP_PADCONFIG_87 0x4301C15C	MCU_ADC1_AIN2	0		A					0	1.8 V	VDDA_ADC1	ADC12B	
		WKUP_GPIO0_81	7 (1)		I	バッド								
B29	MCU_ADC1_AIN3 PADCONFIG WKUP_PADCONFIG_88 0x4301C160	MCU_ADC1_AIN3	0		A					0	1.8 V	VDDA_ADC1	ADC12B	
		WKUP_GPIO0_82	7 (1)		I	バッド								
D31	MCU_ADC1_AIN4 PADCONFIG WKUP_PADCONFIG_89 0x4301C164	MCU_ADC1_AIN4	0		A					0	1.8 V	VDDA_ADC1	ADC12B	
		WKUP_GPIO0_83	7 (1)		I	バッド								
A32	MCU_ADC1_AIN5 PADCONFIG WKUP_PADCONFIG_90 0x4301C168	MCU_ADC1_AIN5	0		A					0	1.8 V	VDDA_ADC1	ADC12B	
		WKUP_GPIO0_84	7 (1)		I	バッド								
A30	MCU_ADC1_AIN6 PADCONFIG WKUP_PADCONFIG_91 0x4301C16C	MCU_ADC1_AIN6	0		A					0	1.8 V	VDDA_ADC1	ADC12B	
		WKUP_GPIO0_85	7 (1)		I	バッド								
C28	MCU_ADC1_AIN7 PADCONFIG WKUP_PADCONFIG_92 0x4301C170	MCU_ADC1_AIN7	0		A					0	1.8 V	VDDA_ADC1	ADC12B	
		WKUP_GPIO0_86	7 (1)		I	バッド								
D22	MCU_I2C0_SCL PADCONFIG WKUP_PADCONFIG_66 0x4301C108	MCU_I2C0_SCL	0		IOD	1				1.8V/3.3V	VDDSHV0_MCU	あり	I2C オープ ンドレイン	
		WKUP_GPIO0_65	7		IO	バッド	オフ / オフ / NA	オン / SS / NA	0					
A21	MCU_I2C0_SDA PADCONFIG WKUP_PADCONFIG_67 0x4301C10C	MCU_I2C0_SDA	0		IOD	1				1.8V/3.3V	VDDSHV0_MCU	あり	I2C オープ ンドレイン	
		WKUP_GPIO0_87	7		IO	バッド	オフ / オフ / NA	オン / SS / NA	0					

表 5-1. ピン属性 (AND パッケージ) (続き)

ボール 番号 [1]	ボール名 [2] PADCONFIG レジスタ [16] PADCONFIG アドレス [17]	信号名 [3]	多重化 モード [4]	VPE4 APE4 [5]	タイプ [6]	DSIS [7]	リセット 時のボール の状態 (RX/TX/PULL) [8]	リセット 後のボール の状態 (RX/TX/PULL) [9]	リセット 後の 多重化 モード [10]	I/O 動作 電圧 [11]	電源 [12]	HYS [13]	バッファ タイプ [14]	プル アップ/ダウ ン タイプ [15]
C18	MCU_MCAN0_RX PADCONFIG WKUP_PADCONFIG_47 0x4301C0BC	MCU_MCAN0_RX	0		I	0	オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV0_MCU	あり	LVCMOS	PU/PD
		WKUP_GPIO0_61	7		IO	バッド								
E22	MCU_MCAN0_TX PADCONFIG WKUP_PADCONFIG_46 0x4301C0B8	MCU_MCAN0_TX	0		O		オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV0_MCU	あり	LVCMOS	PU/PD
		WKUP_GPIO0_60	7		IO	バッド								
E12	MCU_MDIO0_MDC PADCONFIG WKUP_PADCONFIG_39 0x4301C09C	MCU_MDIO0_MDC	0		O		オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV2_MCU	あり	LVCMOS	PU/PD
		WKUP_GPIO0_53	7		IO	バッド								
F13	MCU_MDIO0_MDIO PADCONFIG WKUP_PADCONFIG_38 0x4301C098	MCU_MDIO0_MDIO	0		IO	0	オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV2_MCU	あり	LVCMOS	PU/PD
		WKUP_GPIO0_52	7		IO	バッド								
D8	MCU_OSPI0_CLK PADCONFIG WKUP_PADCONFIG_0 0x4301C000	MCU_OSPI0_CLK	0		O		オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV1_MCU	あり	LVCMOS	PU/PD
		MCU_HYPERBUS0_CK	1		O									
C10	MCU_OSPI0_DQS PADCONFIG WKUP_PADCONFIG_2 0x4301C008	MCU_OSPI0_DQS	0		I	0	オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV1_MCU	あり	LVCMOS	PU/PD
		MCU_HYPERBUS0_RWDS	1		IO	0								
		WKUP_GPIO0_18	7		IO	バッド								
D10	MCU_OSPI0_LBCLKO PADCONFIG WKUP_PADCONFIG_1 0x4301C004	MCU_OSPI0_LBCLKO	0		IO	0	オフ / オフ / オフ	オン / オフ / オフ	7	1.8V/3.3V	VDDSHV1_MCU	あり	LVCMOS	PU/PD
		MCU_HYPERBUS0_CKn	1		O									
		WKUP_GPIO0_17	7		IO	バッド								
B7	MCU_OSPI1_CLK PADCONFIG WKUP_PADCONFIG_16 0x4301C040	MCU_OSPI1_CLK	0		O		オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV1_MCU	あり	LVCMOS	PU/PD
		WKUP_GPIO0_31	7		IO	バッド								
B9	MCU_OSPI1_DQS PADCONFIG WKUP_PADCONFIG_18 0x4301C048	MCU_OSPI1_DQS	0		I	0	オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV1_MCU	あり	LVCMOS	PU/PD
		MCU_OSPI0_CS _n 3	1		O									
		MCU_HYPERBUS0_INT _n	2		I	1								
		MCU_OSPI0_ECC_FAIL	6		I	1								
		WKUP_GPIO0_33	7		IO	バッド								
B10	MCU_OSPI1_LBCLKO PADCONFIG WKUP_PADCONFIG_17 0x4301C044	MCU_OSPI1_LBCLKO	0		IO	0	オフ / オフ / オフ	オン / オフ / オフ	7	1.8V/3.3V	VDDSHV1_MCU	あり	LVCMOS	PU/PD
		MCU_OSPI0_CS _n 2	1		O									
		MCU_HYPERBUS0_RESETO _n	2		I	1								
		MCU_OSPI0_RESET_OUT0	6		O									
		WKUP_GPIO0_32	7		IO	バッド								

表 5-1. ピン属性 (AND パッケージ) (続き)

ボール 番号 [1]	ボール名 [2] PADCONFIG レジスタ [16] PADCONFIG アドレス [17]	信号名 [3]	多重化 モード [4]	VPE4 APE4 [5]	タイプ [6]	DSIS [7]	リセット 時のボール の状態 (RX/TX/PULL) [8]	リセット 後のボール の状態 (RX/TX/PULL) [9]	リセット 後の 多重化 モード [10]	I/O 動作 電圧 [11]	電源 [12]	HYS [13]	バッファ タイプ [14]	プル アップ/ダウ ン タイプ [15]
F12	MCU_OSPI0_CSn0 PADCONFIG WKUP_PADCONFIG_11 0x4301C02C	MCU_OSPI0_CSn0	0		O		オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV1_MCU	あり	LVCMOS	PU/PD
		MCU_HYPERBUS0_CSn0	1		O									
		WKUP_GPIO0_27	7		IO	バッド								
F11	MCU_OSPI0_CSn1 PADCONFIG WKUP_PADCONFIG_12 0x4301C030	MCU_OSPI0_CSn1	0		O		オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV1_MCU	あり	LVCMOS	PU/PD
		MCU_HYPERBUS0_RESETEn	1		O									
		WKUP_GPIO0_28	7		IO	バッド								
F10	MCU_OSPI0_CSn2 PADCONFIG WKUP_PADCONFIG_14 0x4301C038	MCU_OSPI0_CSn2	0		O		オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV1_MCU	あり	LVCMOS	PU/PD
		MCU_OSPI0_CSn2	1		O									
		MCU_HYPERBUS0_RESETEn	2		I	1								
		MCU_HYPERBUS0_WPn	3		O									
		MCU_HYPERBUS0_CSn1	4		O									
		MCU_OSPI0_RESET_OUT0	6		O									
		WKUP_GPIO0_29	7		IO	バッド								
E11	MCU_OSPI0_CSn3 PADCONFIG WKUP_PADCONFIG_15 0x4301C03C	MCU_OSPI0_CSn3	0		O		オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV1_MCU	あり	LVCMOS	PU/PD
		MCU_OSPI0_CSn3	1		O									
		MCU_HYPERBUS0_INTn	2		I	1								
		MCU_HYPERBUS0_WPn	3		O									
		MCU_OSPI0_RESET_OUT1	5		O									
		MCU_OSPI0_ECC_FAIL	6		I	1								
E10	MCU_OSPI0_D0 PADCONFIG WKUP_PADCONFIG_3 0x4301C00C	MCU_OSPI0_D0	0		IO	0	オン / オフ / オフ	オン / オフ / オフ	7	1.8V/3.3V	VDDSHV1_MCU	あり	LVCMOS	PU/PD
		MCU_HYPERBUS0_DQ0	1		IO	0								
		WKUP_GPIO0_19	7		IO	バッド								
		BOOTMODE00	ブートスト ラップ		I									
F9	MCU_OSPI0_D1 PADCONFIG WKUP_PADCONFIG_4 0x4301C010	MCU_OSPI0_D1	0		IO	0	オン / オフ / オフ	オン / オフ / オフ	7	1.8V/3.3V	VDDSHV1_MCU	あり	LVCMOS	PU/PD
		MCU_HYPERBUS0_DQ1	1		IO	0								
		WKUP_GPIO0_20	7		IO	バッド								
		BOOTMODE01	ブートスト ラップ		I									
E9	MCU_OSPI0_D2 PADCONFIG WKUP_PADCONFIG_5 0x4301C014	MCU_OSPI0_D2	0		IO	0	オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV1_MCU	あり	LVCMOS	PU/PD
		MCU_HYPERBUS0_DQ2	1		IO	0								
		WKUP_GPIO0_21	7		IO	バッド								
D11	MCU_OSPI0_D3 PADCONFIG WKUP_PADCONFIG_6 0x4301C018	MCU_OSPI0_D3	0		IO	0	オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV1_MCU	あり	LVCMOS	PU/PD
		MCU_HYPERBUS0_DQ3	1		IO	0								
		WKUP_GPIO0_22	7		IO	バッド								

表 5-1. ピン属性 (AND パッケージ) (続き)

ボール 番号 [1]	ボール名 [2] PADCONFIG レジスタ [16] PADCONFIG アドレス [17]	信号名 [3]	多重化 モード [4]	VPE4 APE4 [5]	タイプ [6]	DSIS [7]	リセット 時のボール の状態 (RX/TX/PULL) [8]	リセット 後のボール の状態 (RX/TX/PULL) [9]	リセット 後の 多重化 モード [10]	I/O 動作 電圧 [11]	電源 [12]	HYS [13]	バッファ タイプ [14]	プル アップ/ダウ ン タイプ [15]
D9	MCU_OSPI0_D4 PADCONFIG WKUP_PADCONFIG_7 0x4301C01C	MCU_OSPI0_D4	0		IO	0	オン / オフ / オフ	オン / オフ / オフ	7	1.8V/3.3V	VDDSHV1_MCU	あり	LVCMOS	PU/PD
		MCU_HYPERBUS0_DQ4	1		IO	0								
		WKUP_GPIO0_23	7		IO	パッド								
		BOOTMODE02	ブートスト ラップ		I									
C9	MCU_OSPI0_D5 PADCONFIG WKUP_PADCONFIG_8 0x4301C020	MCU_OSPI0_D5	0		IO	0	オン / オフ / オフ	オン / オフ / オフ	7	1.8V/3.3V	VDDSHV1_MCU	あり	LVCMOS	PU/PD
		MCU_HYPERBUS0_DQ5	1		IO	0								
		WKUP_GPIO0_24	7		IO	パッド								
		BOOTMODE03	ブートスト ラップ		I									
C7	MCU_OSPI0_D6 PADCONFIG WKUP_PADCONFIG_9 0x4301C024	MCU_OSPI0_D6	0		IO	0	オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV1_MCU	あり	LVCMOS	PU/PD
		MCU_HYPERBUS0_DQ6	1		IO	0								
		WKUP_GPIO0_25	7		IO	パッド								
C8	MCU_OSPI0_D7 PADCONFIG WKUP_PADCONFIG_10 0x4301C028	MCU_OSPI0_D7	0		IO	0	オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV1_MCU	あり	LVCMOS	PU/PD
		MCU_HYPERBUS0_DQ7	1		IO	0								
		WKUP_GPIO0_26	7		IO	パッド								
A8	MCU_OSPI1_CSn0 PADCONFIG WKUP_PADCONFIG_23 0x4301C05C	MCU_OSPI1_CSn0	0		O		オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV1_MCU	あり	LVCMOS	PU/PD
		WKUP_GPIO0_38	7		IO	パッド								
A9	MCU_OSPI1_CSn1 PADCONFIG WKUP_PADCONFIG_24 0x4301C060	MCU_OSPI1_CSn1	0		O		オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV1_MCU	あり	LVCMOS	PU/PD
		MCU_HYPERBUS0_WPn	1		O									
		MCU_TIMER_I00	2		IO	0								
		MCU_HYPERBUS0_CSn1	3		O									
		MCU_UART0_RTSn	4		O									
		MCU_SPI0_CS2	5		IO	1								
		MCU_OSPI0_RESET_OUT1	6		O									
B8	MCU_OSPI1_D0 PADCONFIG WKUP_PADCONFIG_19 0x4301C04C	MCU_OSPI1_D0	0		IO	0	オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV1_MCU	あり	LVCMOS	PU/PD
		WKUP_GPIO0_34	7		IO	パッド								
B11	MCU_OSPI1_D1 PADCONFIG WKUP_PADCONFIG_20 0x4301C050	MCU_OSPI1_D1	0		IO	0	オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV1_MCU	あり	LVCMOS	PU/PD
		MCU_UART0_RXD	4		I	1								
		MCU_SPI1_CS1	5		IO	1								
		WKUP_GPIO0_35	7		IO	パッド								

表 5-1. ピン属性 (AND パッケージ) (続き)

ボール 番号 [1]	ボール名 [2] PADCONFIG レジスタ [16] PADCONFIG アドレス [17]	信号名 [3]	多重化 モード [4]	VPE4 APE4 [5]	タイプ [6]	DSIS [7]	リセット 時のボール の状態 (RX/TX/PULL) [8]	リセット 後のボール の状態 (RX/TX/PULL) [9]	リセット 後の 多重化 モード [10]	I/O 動作 電圧 [11]	電源 [12]	HYS [13]	バッファ タイプ [14]	プル アップ/ダウ ン タイプ [15]
A11	MCU_OSP11_D2 PADCONFIG WKUP_PADCONFIG_21 0x4301C054	MCU_OSP11_D2	0		IO	0	オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV1_MCU	あり	LVCMOS	PU/PD
		MCU_UART0_TXD	4		O									
		MCU_SPI1_CS2	5		IO	1								
		WKUP_GPIO0_36	7		IO	バッド								
A10	MCU_OSP11_D3 PADCONFIG WKUP_PADCONFIG_22 0x4301C058	MCU_OSP11_D3	0		IO	0	オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV1_MCU	あり	LVCMOS	PU/PD
		MCU_UART0_CTSn	4		I	1								
		MCU_SPI0_CS1	5		IO	1								
		WKUP_GPIO0_37	7		IO	バッド								
C24	MCU_PORz	MCU_PORz			I					1.8 V	VDDA_WKUP	あり	FS_RESET	
E21	MCU_RESETSTATz PADCONFIG WKUP_PADCONFIG_71 0x4301C11C	MCU_RESETSTATz	0		O		オフ / Low / オフ	オフ / SS / オフ	0	1.8V/3.3V	VDDSHV0_MCU	あり	LVCMOS	PU/PD
		WKUP_GPIO0_68	7		IO	バッド								
E20	MCU_RESETz PADCONFIG WKUP_PADCONFIG_70 0x4301C118	MCU_RESETz	0		I		オン / NA / アップ	オン / オフ / アップ	0	1.8V/3.3V	VDDSHV0_MCU	あり	LVCMOS	PU/PD
C14	MCU_RGMII1_RXC PADCONFIG WKUP_PADCONFIG_33 0x4301C084	MCU_RGMII1_RXC	0		I	0	オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV2_MCU	あり	LVCMOS	PU/PD
		MCU_RMII1_REF_CLK	1		I	0								
		WKUP_GPIO0_47	7		IO	バッド								
C12	MCU_RGMII1_RX_CTL PADCONFIG WKUP_PADCONFIG_27 0x4301C06C	MCU_RGMII1_RX_CTL	0		I	0	オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV2_MCU	あり	LVCMOS	PU/PD
		MCU_RMII1_RX_ER	1		I	0								
		WKUP_GPIO0_41	7		IO	バッド								
A14	MCU_RGMII1_TXC PADCONFIG WKUP_PADCONFIG_32 0x4301C080	MCU_RGMII1_TXC	0		O		オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV2_MCU	あり	LVCMOS	PU/PD
		MCU_RMII1_TX_EN	1		O									
		WKUP_GPIO0_46	7		IO	バッド								
B14	MCU_RGMII1_TX_CTL PADCONFIG WKUP_PADCONFIG_26 0x4301C068	MCU_RGMII1_TX_CTL	0		O		オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV2_MCU	あり	LVCMOS	PU/PD
		MCU_RMII1_CRSDV	1		I	0								
		WKUP_GPIO0_40	7		IO	バッド								
E13	MCU_RGMII1_RD0 PADCONFIG WKUP_PADCONFIG_37 0x4301C094	MCU_RGMII1_RD0	0		I	0	オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV2_MCU	あり	LVCMOS	PU/PD
		MCU_RMII1_RXD0	1		I	0								
		WKUP_GPIO0_51	7		IO	バッド								
D14	MCU_RGMII1_RD1 PADCONFIG WKUP_PADCONFIG_36 0x4301C090	MCU_RGMII1_RD1	0		I	0	オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV2_MCU	あり	LVCMOS	PU/PD
		MCU_RMII1_RXD1	1		I	0								
		WKUP_GPIO0_50	7		IO	バッド								

表 5-1. ピン属性 (AND パッケージ) (続き)

ボール 番号 [1]	ボール名 [2] PADCONFIG レジスタ [16] PADCONFIG アドレス [17]	信号名 [3]	多重化 モード [4]	VPE4 APE4 [5]	タイプ [6]	DSIS [7]	リセット 時のボール の状態 (RX/TX/PULL) [8]	リセット 後のボール の状態 (RX/TX/PULL) [9]	リセット 後の 多重化 モード [10]	I/O 動作 電圧 [11]	電源 [12]	HYS [13]	バッファ タイプ [14]	プル アップ/ダウ ン タイプ [15]
D12	MCU_RGMII1_RD2 PADCONFIG WKUP_PADCONFIG_35 0x4301C08C	MCU_RGMII1_RD2	0		I	0	オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV2_MCU	あり	LVCMOS	PU/PD
		MCU_TIMER_IO5	1		IO	0								
		WKUP_GPIO0_62	7		IO	パッド								
D13	MCU_RGMII1_RD3 PADCONFIG WKUP_PADCONFIG_34 0x4301C088	MCU_RGMII1_RD3	0		I	0	オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV2_MCU	あり	LVCMOS	PU/PD
		MCU_TIMER_IO4	1		IO	0								
		WKUP_GPIO0_48	7		IO	パッド								
B13	MCU_RGMII1_TD0 PADCONFIG WKUP_PADCONFIG_31 0x4301C07C	MCU_RGMII1_TD0	0		O		オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV2_MCU	あり	LVCMOS	PU/PD
		MCU_RMII1_TXD0	1		O									
		WKUP_GPIO0_45	7		IO	パッド								
A13	MCU_RGMII1_TD1 PADCONFIG WKUP_PADCONFIG_30 0x4301C078	MCU_RGMII1_TD1	0		O		オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV2_MCU	あり	LVCMOS	PU/PD
		MCU_RMII1_TXD1	1		O									
		WKUP_GPIO0_44	7		IO	パッド								
B12	MCU_RGMII1_TD2 PADCONFIG WKUP_PADCONFIG_29 0x4301C074	MCU_RGMII1_TD2	0		O		オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV2_MCU	あり	LVCMOS	PU/PD
		MCU_TIMER_IO3	1		IO	0								
		MCU_ADC_EXT_TRIGGER1	3		I	0								
		WKUP_GPIO0_43	7		IO	パッド								
A12	MCU_RGMII1_TD3 PADCONFIG WKUP_PADCONFIG_28 0x4301C070	MCU_RGMII1_TD3	0		O		オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV2_MCU	あり	LVCMOS	PU/PD
		MCU_TIMER_IO2	1		IO	0								
		MCU_ADC_EXT_TRIGGER0	3		I	0								
		WKUP_GPIO0_42	7		IO	パッド								
C22	MCU_SAFETY_ERRORn PADCONFIG WKUP_PADCONFIG_69 0x4301C114	MCU_SAFETY_ERRORn	0		IO		オフ / オフ / ダウン	オン / SS / ダウン	0	1.8 V	VDDA_WKUP	あり	LVCMOS	PU/PD
F15	MCU_SPI0_CLK PADCONFIG WKUP_PADCONFIG_40 0x4301C0A0	MCU_SPI0_CLK	0		IO	0	オン / オフ / オフ	オン / オフ / オフ	7	1.8V/3.3V	VDDSHV0_MCU	あり	LVCMOS	PU/PD
		WKUP_GPIO0_54	7		IO	パッド								
		MCU_BOOTMODE00	ブートスト ラップ		I									
E19	MCU_SPI0_CS0 PADCONFIG WKUP_PADCONFIG_43 0x4301C0AC	MCU_SPI0_CS0	0		IO	1	オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV0_MCU	あり	LVCMOS	PU/PD
		MCU_TIMER_IO1	4		IO	0								
		WKUP_GPIO0_70	7		IO	パッド								
E18	MCU_SPI0_D0 PADCONFIG WKUP_PADCONFIG_41 0x4301C0A4	MCU_SPI0_D0	0		IO	0	オン / オフ / オフ	オン / オフ / オフ	7	1.8V/3.3V	VDDSHV0_MCU	あり	LVCMOS	PU/PD
		WKUP_GPIO0_55	7		IO	パッド								
		MCU_BOOTMODE01	ブートスト ラップ		I									

表 5-1. ピン属性 (AND パッケージ) (続き)

ボール 番号 [1]	ボール名 [2] PADCONFIG レジスタ [16] PADCONFIG アドレス [17]	信号名 [3]	多重化 モード [4]	VPE4 APE4 [5]	タイプ [6]	DSIS [7]	リセット 時のボール の状態 (RX/TX/PULL) [8]	リセット 後のボール の状態 (RX/TX/PULL) [9]	リセット 後の 多重化 モード [10]	I/O 動作 電圧 [11]	電源 [12]	HYS [13]	バッファ タイプ [14]	プル アップ/ダウ ン タイプ [15]
E14	MCU_SPI0_D1 PADCONFIG WKUP_PADCONFIG_42 0x4301C0A8	MCU_SPI0_D1	0		IO	0	オン / オフ / オフ	オン / オフ / オフ	7	1.8V/3.3V	VDDSHV0_MCU	あり	LVCMOS	PU/PD
		MCU_TIMER_IO0	4		IO	0								
		WKUP_GPIO0_69	7		IO	パッド								
		MCU_BOOTMODE02	ブートス ラップ		I									
AH2	MMC0_CALPAD	MMC0_CALPAD			A					1.8 V	VDDSD_MMC0		eMMC PHY	
AJ2	MMC0_CLK	MMC0_CLK			O		オン / Low / オフ	オン / SS / オフ		1.8 V	VDDSD_MMC0		eMMC PHY	PU/PD
AL2	MMC0_CMD	MMC0_CMD			IO	1	オン / オフ / アップ	オン / SS / アップ		1.8 V	VDDSD_MMC0		eMMC PHY	PU/PD
AJ1	MMC0_DS	MMC0_DS			IO	1	オン / オフ / ダウン	オン / オフ / ダウン		1.8 V	VDDSD_MMC0		eMMC PHY	PU/PD
D33	MMC1_CLK PADCONFIG PADCONFIG_65 0x0011C104	MMC1_CLK	0		IO	0	オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV5	あり	SDIO	PU/PD
		UART8_RXD	1		I	1								
		TIMER_IO6	3		IO	0								
		EHRPWM2_B	4		IO	0								
		UART4_CTSn	5		I	1								
		EHRPWM5_A	6		IO	0								
		GPIO0_64	7		IO	パッド								
		SPI1_CLK	8		IO	0								
		UART0_RTSn	9		O									
		I2C6_SDA	10		IOD	1								
		MCAN15_TX	11		O									
		PCIE2_CLKREQn	12	なし	IO	0								
E32	MMC1_CMD PADCONFIG PADCONFIG_66 0x0011C108	MMC1_CMD	0		IO	1	オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV5	あり	SDIO	PU/PD
		UART8_TXD	1		O									
		TIMER_IO7	3		IO	0								
		EHRPWM2_A	4		IO	0								
		UART4_RTSn	5		O									
		GPIO0_65	7		IO	パッド								
		SPI1_D1	8		IO	0								
		I2C6_SCL	10		IOD	1								
		MCAN15_RX	11		I	1								
		PCIE3_CLKREQn	12	なし	IO	0								
AM1	MMC0_DAT0	MMC0_DAT0			IO	1	オン / オフ / アップ	オン / SS / アップ		1.8 V	VDDSD_MMC0		eMMC PHY	PU/PD
AK3	MMC0_DAT1	MMC0_DAT1			IO	1	オン / オフ / アップ	オン / SS / アップ		1.8 V	VDDSD_MMC0		eMMC PHY	PU/PD
AL1	MMC0_DAT2	MMC0_DAT2			IO	1	オン / オフ / アップ	オン / SS / アップ		1.8 V	VDDSD_MMC0		eMMC PHY	PU/PD
AK1	MMC0_DAT3	MMC0_DAT3			IO	1	オン / オフ / アップ	オン / SS / アップ		1.8 V	VDDSD_MMC0		eMMC PHY	PU/PD
AJ3	MMC0_DAT4	MMC0_DAT4			IO	1	オン / オフ / アップ	オン / SS / アップ		1.8 V	VDDSD_MMC0		eMMC PHY	PU/PD

表 5-1. ピン属性 (AND パッケージ) (続き)

ボール 番号 [1]	ボール名 [2] PADCONFIG レジスタ [16] PADCONFIG アドレス [17]	信号名 [3]	多重化 モード [4]	VPE4 APE4 [5]	タイプ [6]	DSIS [7]	リセット 時のボール の状態 (RX/TX/PULL) [8]	リセット 後のボール の状態 (RX/TX/PULL) [9]	リセット 後の 多重化 モード [10]	I/O 動作 電圧 [11]	電源 [12]	HYS [13]	パッファ タイプ [14]	プル アップ/ダウ ン タイプ [15]
AH3	MMC0_DAT5	MMC0_DAT5			IO	1	オン / オフ / アップ	オン / SS / アップ		1.8 V	VDDS_MMC0		eMMCPHY	PU/PD
AJ4	MMC0_DAT6	MMC0_DAT6			IO	1	オン / オフ / アップ	オン / SS / アップ		1.8 V	VDDS_MMC0		eMMCPHY	PU/PD
AK2	MMC0_DAT7	MMC0_DAT7			IO	1	オン / オフ / アップ	オン / SS / アップ		1.8 V	VDDS_MMC0		eMMCPHY	PU/PD
F28	MMC1_DAT0 PADCONFIG PADCONFIG_63 0x0011C0FC	MMC1_DAT0	0		IO	1	オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV5	あり	SDIO	PU/PD
		UART7_RTSn	1		O									
		ECAP1_IN_APWM_OUT	2		IO	0								
		TIMER_IO5	3		IO	0								
		EHRPWM1_A	4		IO	0								
		UART4_TXD	5		O									
		GPIO0_63	7		IO	パッド								
		SPI1_D0	8		IO	0								
		UART5_RTSn	9		O									
		I2C4_SCL	10		IOD	1								
		UART2_TXD	11		O									
F29	MMC1_DAT1 PADCONFIG PADCONFIG_62 0x0011C0F8	MMC1_DAT1	0		IO	1	オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV5	あり	SDIO	PU/PD
		UART7_CTSn	1		I	1								
		ECAP0_IN_APWM_OUT	2		IO	0								
		TIMER_IO4	3		IO	0								
		EHRPWM1_B	4		IO	0								
		UART4_RXD	5		I	1								
		EHRPWM4_A	6		IO	0								
		GPIO0_62	7		IO	パッド								
		SPI1_CS2	8		IO	1								
		UART5_CTSn	9		I	1								
		I2C4_SDA	10		IOD	1								
		UART2_RXD	11		I	1								
E30	MMC1_DAT2 PADCONFIG PADCONFIG_61 0x0011C0F4	MMC1_DAT2	0		IO	1	オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV5	あり	SDIO	PU/PD
		UART7_TXD	1		O									
		TIMER_IO3	3		IO	0								
		EHRPWM0_A	4		IO	0								
		GPIO0_61	7		IO	パッド								
		SPI1_CS1	8		IO	1								
		CPTS0_TS_SYNC	9		O									
		I2C3_SDA	10		IOD	1								
		UART5_TXD	11		O									

表 5-1. ピン属性 (AND パッケージ) (続き)

ボール 番号 [1]	ボール名 [2] PADCONFIG レジスタ [16] PADCONFIG アドレス [17]	信号名 [3]	多重化 モード [4]	VPE4 APE4 [5]	タイプ [6]	DSIS [7]	リセット 時のボール の状態 (RX/TX/PULL) [8]	リセット 後のボール の状態 (RX/TX/PULL) [9]	リセット 後の 多重化 モード [10]	I/O 動作 電圧 [11]	電源 [12]	HYS [13]	パッファ タイプ [14]	プル アップ/ダウ ン タイプ [15]
F30	MMC1_DAT3 PADCONFIG PADCONFIG_60 0x0011C0F0	MMC1_DAT3	0		IO	1	オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV5	あり	SDIO	PU/PD
		UART7_RXD	1		I	1								
		PCIE1_CLKREQn	2		IO	0								
		TIMER_IO2	3		IO	0								
		EHRPWM0_B	4		IO	0								
		EHRPWM3_A	6		IO	0								
		GPIO0_60	7		IO	パッド								
		SPI1_CS0	8		IO	1								
		UART0_CTSn	9		I	1								
		I2C3_SCL	10		IOD	1								
		UART5_RXD	11		I	1								
B23	OSC1_XI	OSC1_XI			I					1.8 V	VDDA_OSC1	あり	HFXOSC	
A22	OSC1_XO	OSC1_XO			O					1.8 V	VDDA_OSC1	あり	HFXOSC	
AJ13	PCIE_REFCLK0_N_OUT	PCIE_REFCLK0_N_OUT			O					1.8 V	VDDA_0P8_SERDES_0_1 / VDDA_0P8_SERDES_C0_1 / VDDA_1P8_SERDES_0_1		4L_PHY	
AJ12	PCIE_REFCLK0_P_OUT	PCIE_REFCLK0_P_OUT			O					1.8 V	VDDA_0P8_SERDES_0_1 / VDDA_0P8_SERDES_C0_1 / VDDA_1P8_SERDES_0_1		4L_PHY	
AH14	PCIE_REFCLK1_N_OUT	PCIE_REFCLK1_N_OUT			O					1.8 V	VDDA_0P8_SERDES_0_1 / VDDA_0P8_SERDES_C0_1 / VDDA_1P8_SERDES_0_1		4L_PHY	
AH13	PCIE_REFCLK1_P_OUT	PCIE_REFCLK1_P_OUT			O					1.8 V	VDDA_0P8_SERDES_0_1 / VDDA_0P8_SERDES_C0_1 / VDDA_1P8_SERDES_0_1		4L_PHY	
AH11	PCIE_REFCLK2_N_OUT	PCIE_REFCLK2_N_OUT		なし	O					1.8 V	VDDA_0P8_SERDES_0_1 / VDDA_0P8_SERDES_C0_1 / VDDA_1P8_SERDES_0_1		4L_PHY	

表 5-1. ピン属性 (AND パッケージ) (続き)

ボール 番号 [1]	ボール名 [2] PADCONFIG レジスタ [16] PADCONFIG アドレス [17]	信号名 [3]	多重化 モード [4]	VPE4 APE4 [5]	タイプ [6]	DSIS [7]	リセット 時のボール の状態 (RX/TX/PULL) [8]	リセット 後のボール の状態 (RX/TX/PULL) [9]	リセット 後の 多重化 モード [10]	I/O 動作 電圧 [11]	電源 [12]	HYS [13]	バッファ タイプ [14]	プル アップ/ダウ ン タイプ [15]
AH10	PCIE_REFCLK2_P_OUT	PCIE_REFCLK2_P_OUT		なし	O					1.8 V	VDDA_0P8_SERDES_0_1 / VDDA_0P8_SERDES_C0_1 / VDDA_1P8_SERDES_0_1		4L_PHY	
AJ16	PCIE_REFCLK3_N_OUT	PCIE_REFCLK3_N_OUT		なし	O					1.8 V	VDDA_0P8_SERDES_0_1 / VDDA_0P8_SERDES_C0_1 / VDDA_1P8_SERDES_0_1		4L_PHY	
AJ15	PCIE_REFCLK3_P_OUT	PCIE_REFCLK3_P_OUT		なし	O					1.8 V	VDDA_0P8_SERDES_0_1 / VDDA_0P8_SERDES_C0_1 / VDDA_1P8_SERDES_0_1		4L_PHY	
B16	PMIC_POWER_EN1 PADCONFIG WKUP_PADCONFIG_68 0x4301C110	PMIC_POWER_EN1	0		O		オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV0_MCU	あり	LVCMOS	PU/PD
		MCU_I3C0_SDAPULLEN	5		OD									
		WKUP_GPIO0_88	7		IO	パッド								
T30	PMIC_WAKE0 PADCONFIG PADCONFIG_13 0x0011C034	PMIC_WAKE0	0		O		オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV2	あり	LVCMOS	PU/PD
		MCASP4_AXR0	1		IO	0								
		DSS_FSYNC1	4		O									
		MCAN17_RX	5		I	1								
		GPMC0_WEn	6		O									
		GPIO0_13	7		IO	パッド								
		SPI6_CS0	8		IO	1								
		TRC_DATA0	10		O									
		UART9_RTSn	11		O									
		UART7_TXD	13		O									
		AUDIO_EXT_REFCLK0	14		IO	0								
D24	PORz PADCONFIG WKUP_PADCONFIG_94 0x4301C178	PORz	0		I				0	1.8 V	VDDA_WKUP	あり	FS_RESET	
W32	RESETSTATz PADCONFIG PADCONFIG_67 0x0011C10C	RESETSTATz	0		O		オフ / Low / オフ	オフ / SS / オフ	0	1.8V/3.3V	VDDSHV0	あり	LVCMOS	PU/PD
G20	RESET_REQz PADCONFIG WKUP_PADCONFIG_93 0x4301C174	RESET_REQz	0		I		オン / オフ / アップ	オン / オフ / アップ	0	1.8V/3.3V	VDDSHV0_MCU	あり	LVCMOS	PU/PD

表 5-1. ピン属性 (AND パッケージ) (続き)

ボール 番号 [1]	ボール名 [2] PADCONFIG レジスタ [16] PADCONFIG アドレス [17]	信号名 [3]	多重化 モード [4]	VPE4 APE4 [5]	タイプ [6]	DSIS [7]	リセット 時のボール の状態 (RX/TX/PULL) [8]	リセット 後のボール の状態 (RX/TX/PULL) [9]	リセット 後の 多重化 モード [10]	I/O 動作 電圧 [11]	電源 [12]	HYS [13]	パッファ タイプ [14]	プル アップ/ダウ ン タイプ [15]
AK15	SERDES0_REFCLK_N	SERDES0_REFCLK_N		なし	IO					1.8 V	VDDA_0P8_SERDES _0_1 / VDDA_0P8_SERDES _C0_1 / VDDA_1P8_SERDES _0_1		4L_PHY	
AK14	SERDES0_REFCLK_P	SERDES0_REFCLK_P		なし	IO					1.8 V	VDDA_0P8_SERDES _0_1 / VDDA_0P8_SERDES _C0_1 / VDDA_1P8_SERDES _0_1		4L_PHY	
AG7	SERDES0_REXT	SERDES0_REXT		なし	I					1.8 V	VDDA_0P8_SERDES _0_1 / VDDA_0P8_SERDES _C0_1 / VDDA_1P8_SERDES _0_1		4L_PHY	
AN5	SERDES1_REFCLK_N	SERDES1_REFCLK_N			IO					1.8 V	VDDA_0P8_SERDES _0_1 / VDDA_0P8_SERDES _C0_1 / VDDA_1P8_SERDES _0_1		4L_PHY	
AN6	SERDES1_REFCLK_P	SERDES1_REFCLK_P			IO					1.8 V	VDDA_0P8_SERDES _0_1 / VDDA_0P8_SERDES _C0_1 / VDDA_1P8_SERDES _0_1		4L_PHY	
AH9	SERDES1_REXT	SERDES1_REXT			I					1.8 V	VDDA_0P8_SERDES _0_1 / VDDA_0P8_SERDES _C0_1 / VDDA_1P8_SERDES _0_1		4L_PHY	
AK21	SERDES4_REFCLK_N	SERDES4_REFCLK_N			IO					1.8 V	VDDA_0P8_SERDES _4 / VDDA_0P8_SERDES _C4 / VDDA_1P8_SERDES _4		4L_PHY	
AK20	SERDES4_REFCLK_P	SERDES4_REFCLK_P			IO					1.8 V	VDDA_0P8_SERDES _4 / VDDA_0P8_SERDES _C4 / VDDA_1P8_SERDES _4		4L_PHY	

表 5-1. ピン属性 (AND パッケージ) (続き)

ボール 番号 [1]	ボール名 [2] PADCONFIG レジスタ [16] PADCONFIG アドレス [17]	信号名 [3]	多重化 モード [4]	VPE4 APE4 [5]	タイプ [6]	DSIS [7]	リセット 時のボール の状態 (RX/TX/PULL) [8]	リセット 後のボール の状態 (RX/TX/PULL) [9]	リセット 後の 多重化 モード [10]	I/O 動作 電圧 [11]	電源 [12]	HYS [13]	パッファ タイプ [14]	プル アップ/ダウ ン タイプ [15]
AH23	SERDES4_REXT	SERDES4_REXT			IO					1.8 V	VDDA_0P8_SERDES 4 / VDDA_0P8_SERDES _C4 / VDDA_1P8_SERDES 4		4L_PHY	
AM12	SERDES0_RX0_N	PCIE1_RXN0		なし	I					1.8 V	VDDA_0P8_SERDES 0_1 / VDDA_0P8_SERDES _C0_1 / VDDA_1P8_SERDES 0_1		4L_PHY	
AM13	SERDES0_RX0_P	PCIE1_RXP0		なし	I					1.8 V	VDDA_0P8_SERDES 0_1 / VDDA_0P8_SERDES _C0_1 / VDDA_1P8_SERDES 0_1		4L_PHY	
AL13	SERDES0_RX1_N	PCIE1_RXN1		なし	I					1.8 V	VDDA_0P8_SERDES 0_1 / VDDA_0P8_SERDES _C0_1 / VDDA_1P8_SERDES 0_1		4L_PHY	
AL14	SERDES0_RX1_P	PCIE1_RXP1		なし	I					1.8 V	VDDA_0P8_SERDES 0_1 / VDDA_0P8_SERDES _C0_1 / VDDA_1P8_SERDES 0_1		4L_PHY	
AN15	SERDES0_RX2_N	USB0_SSRX1N		なし	I					1.8 V	VDDA_0P8_SERDES 0_1 / VDDA_0P8_SERDES _C0_1 / VDDA_1P8_SERDES 0_1		4L_PHY	
		PCIE1_RXN2		なし	I									
		PCIE3_RXN0		なし	I									
AN14	SERDES0_RX2_P	USB0_SSRX1P		なし	I					1.8 V	VDDA_0P8_SERDES 0_1 / VDDA_0P8_SERDES _C0_1 / VDDA_1P8_SERDES 0_1		4L_PHY	
		PCIE1_RXP2		なし	I									
		PCIE3_RXP0		なし	I									
AL17	SERDES0_RX3_N	USB0_SSRX2N		なし	I					1.8 V	VDDA_0P8_SERDES 0_1 / VDDA_0P8_SERDES _C0_1 / VDDA_1P8_SERDES 0_1		4L_PHY	
		PCIE3_RXN1		なし	I									
		PCIE1_RXN3		なし	I									

表 5-1. ピン属性 (AND パッケージ) (続き)

ボール 番号 [1]	ボール名 [2] PADCONFIG レジスタ [16] PADCONFIG アドレス [17]	信号名 [3]	多重化 モード [4]	VPE4 APE4 [5]	タイプ [6]	DSIS [7]	リセット 時のボール の状態 (RX/TX/PULL) [8]	リセット 後のボール の状態 (RX/TX/PULL) [9]	リセット 後の 多重化 モード [10]	I/O 動作 電圧 [11]	電源 [12]	HYS [13]	パッファ タイプ [14]	プル アップ/ダウ ン タイプ [15]
AL16	SERDES0_RX3_P	USB0_SSRX2P		なし	I					1.8 V	VDDA_0P8_SERDES_0_1 / VDDA_0P8_SERDES_C0_1 / VDDA_1P8_SERDES_0_1		4L_PHY	
		PCIE3_RXP1		なし	I									
		PCIE1_RXP3		なし	I									
AN11	SERDES0_TX0_N	PCIE1_TXN0		なし	O					1.8 V	VDDA_0P8_SERDES_0_1 / VDDA_0P8_SERDES_C0_1 / VDDA_1P8_SERDES_0_1		4L_PHY	
AN12	SERDES0_TX0_P	PCIE1_TXP0		なし	O					1.8 V	VDDA_0P8_SERDES_0_1 / VDDA_0P8_SERDES_C0_1 / VDDA_1P8_SERDES_0_1		4L_PHY	
AJ19	SERDES0_TX1_N	PCIE1_TXN1		なし	O					1.8 V	VDDA_0P8_SERDES_0_1 / VDDA_0P8_SERDES_C0_1 / VDDA_1P8_SERDES_0_1		4L_PHY	
AJ18	SERDES0_TX1_P	PCIE1_TXP1		なし	O					1.8 V	VDDA_0P8_SERDES_0_1 / VDDA_0P8_SERDES_C0_1 / VDDA_1P8_SERDES_0_1		4L_PHY	
AM16	SERDES0_TX2_N	PCIE1_TXN2		なし	O					1.8 V	VDDA_0P8_SERDES_0_1 / VDDA_0P8_SERDES_C0_1 / VDDA_1P8_SERDES_0_1		4L_PHY	
		USB0_SSTX1N		なし	O									
		PCIE3_TXN0		なし	O									
AM15	SERDES0_TX2_P	USB0_SSTX1P		なし	O					1.8 V	VDDA_0P8_SERDES_0_1 / VDDA_0P8_SERDES_C0_1 / VDDA_1P8_SERDES_0_1		4L_PHY	
		PCIE3_TXP0		なし	O									
		PCIE1_TXP2		なし	O									
AK18	SERDES0_TX3_N	PCIE3_TXN1		なし	O					1.8 V	VDDA_0P8_SERDES_0_1 / VDDA_0P8_SERDES_C0_1 / VDDA_1P8_SERDES_0_1		4L_PHY	
		USB0_SSTX2N		なし	O									
		PCIE1_TXN3		なし	O									

表 5-1. ピン属性 (AND パッケージ) (続き)

ボール 番号 [1]	ボール名 [2] PADCONFIG レジスタ [16] PADCONFIG アドレス [17]	信号名 [3]	多重化 モード [4]	VPE4 APE4 [5]	タイプ [6]	DSIS [7]	リセット 時のボール の状態 (RX/TX/PULL) [8]	リセット 後のボール の状態 (RX/TX/PULL) [9]	リセット 後の 多重化 モード [10]	I/O 動作 電圧 [11]	電源 [12]	HYS [13]	パッファ タイプ [14]	プル アップ/ダウ ン タイプ [15]
AK17	SERDES0_TX3_P	USB0_SSTX2P		なし	O					1.8 V	VDDA_0P8_SERDES _0_1 / VDDA_0P8_SERDES _C0_1 / VDDA_1P8_SERDES _0_1		4L_PHY	
		PCIE1_TXP3		なし	O									
		PCIE3_TXP1		なし	O									
AL10	SERDES1_RX0_N	SGMII3_RXN0			I					1.8 V	VDDA_0P8_SERDES _0_1 / VDDA_0P8_SERDES _C0_1 / VDDA_1P8_SERDES _0_1		4L_PHY	
		PCIE0_RXN0			I									
AL11	SERDES1_RX0_P	SGMII3_RXP0			I					1.8 V	VDDA_0P8_SERDES _0_1 / VDDA_0P8_SERDES _C0_1 / VDDA_1P8_SERDES _0_1		4L_PHY	
		PCIE0_RXP0			I									
AN8	SERDES1_RX1_N	SGMII4_RXN0			I					1.8 V	VDDA_0P8_SERDES _0_1 / VDDA_0P8_SERDES _C0_1 / VDDA_1P8_SERDES _0_1		4L_PHY	
		PCIE0_RXN1			I									
AN9	SERDES1_RX1_P	SGMII4_RXP0			I					1.8 V	VDDA_0P8_SERDES _0_1 / VDDA_0P8_SERDES _C0_1 / VDDA_1P8_SERDES _0_1		4L_PHY	
		PCIE0_RXP1			I									
AM6	SERDES1_RX2_N	PCIE2_RXN0		なし	I					1.8 V	VDDA_0P8_SERDES _0_1 / VDDA_0P8_SERDES _C0_1 / VDDA_1P8_SERDES _0_1		4L_PHY	
		PCIE0_RXN2			I									
		SGMII1_RXN0			I									
AM7	SERDES1_RX2_P	PCIE2_RXP0		なし	I					1.8 V	VDDA_0P8_SERDES _0_1 / VDDA_0P8_SERDES _C0_1 / VDDA_1P8_SERDES _0_1		4L_PHY	
		PCIE0_RXP2			I									
		SGMII1_RXP0			I									
AL7	SERDES1_RX3_N	PCIE2_RXN1		なし	I					1.8 V	VDDA_0P8_SERDES _0_1 / VDDA_0P8_SERDES _C0_1 / VDDA_1P8_SERDES _0_1		4L_PHY	
		SGMII2_RXN0			I									
		PCIE0_RXN3			I									

表 5-1. ピン属性 (AND パッケージ) (続き)

ボール 番号 [1]	ボール名 [2] PADCONFIG レジスタ [16] PADCONFIG アドレス [17]	信号名 [3]	多重化 モード [4]	VPE4 APE4 [5]	タイプ [6]	DSIS [7]	リセット 時のボール の状態 (RX/TX/PULL) [8]	リセット 後のボール の状態 (RX/TX/PULL) [9]	リセット 後の 多重化 モード [10]	I/O 動作 電圧 [11]	電源 [12]	HYS [13]	パッファ タイプ [14]	プル アップ/ダウ ン タイプ [15]
AL8	SERDES1_RX3_P	SGMII2_RXP0			I					1.8 V	VDDA_0P8_SERDES_0_1 / VDDA_0P8_SERDES_C0_1 / VDDA_1P8_SERDES_0_1		4L_PHY	
		PCIE2_RXP1		なし	I									
		PCIE0_RXP3			I									
AK11	SERDES1_TX0_N	PCIE0_TXN0			O					1.8 V	VDDA_0P8_SERDES_0_1 / VDDA_0P8_SERDES_C0_1 / VDDA_1P8_SERDES_0_1		4L_PHY	
		SGMII3_TXN0			O									
AK12	SERDES1_TX0_P	PCIE0_TXP0			O					1.8 V	VDDA_0P8_SERDES_0_1 / VDDA_0P8_SERDES_C0_1 / VDDA_1P8_SERDES_0_1		4L_PHY	
		SGMII3_TXP0			O									
AM9	SERDES1_TX1_N	PCIE0_TXN1			O					1.8 V	VDDA_0P8_SERDES_0_1 / VDDA_0P8_SERDES_C0_1 / VDDA_1P8_SERDES_0_1		4L_PHY	
		SGMII4_TXN0			O									
AM10	SERDES1_TX1_P	SGMII4_TXP0			O					1.8 V	VDDA_0P8_SERDES_0_1 / VDDA_0P8_SERDES_C0_1 / VDDA_1P8_SERDES_0_1		4L_PHY	
		PCIE0_TXP1			O									
AK8	SERDES1_TX2_N	PCIE0_TXN2			O					1.8 V	VDDA_0P8_SERDES_0_1 / VDDA_0P8_SERDES_C0_1 / VDDA_1P8_SERDES_0_1		4L_PHY	
		PCIE2_TXN0		なし	O									
		SGMII1_TXN0			O									
AK9	SERDES1_TX2_P	PCIE0_TXP2			O					1.8 V	VDDA_0P8_SERDES_0_1 / VDDA_0P8_SERDES_C0_1 / VDDA_1P8_SERDES_0_1		4L_PHY	
		PCIE2_TXP0		なし	O									
		SGMII1_TXP0			O									
AJ9	SERDES1_TX3_N	SGMII2_TXN0			O					1.8 V	VDDA_0P8_SERDES_0_1 / VDDA_0P8_SERDES_C0_1 / VDDA_1P8_SERDES_0_1		4L_PHY	
		PCIE2_TXN1		なし	O									
		PCIE0_TXN3			O									

表 5-1. ピン属性 (AND パッケージ) (続き)

ボール 番号 [1]	ボール名 [2] PADCONFIG レジスタ [16] PADCONFIG アドレス [17]	信号名 [3]	多重化 モード [4]	VPE4 APE4 [5]	タイプ [6]	DSIS [7]	リセット 時のボール の状態 (RX/TX/PULL) [8]	リセット 後のボール の状態 (RX/TX/PULL) [9]	リセット 後の 多重化 モード [10]	I/O 動作 電圧 [11]	電源 [12]	HYS [13]	パッファ タイプ [14]	プル アップ/ダウ ン タイプ [15]
AJ10	SERDES1_TX3_P	SGMII2_TXP0			O					1.8 V	VDDA_0P8_SERDES 0_1 / VDDA_0P8_SERDES _C0_1 / VDDA_1P8_SERDES 0_1		4L_PHY	
		PCIE0_TXP3			O									
		PCIE2_TXP1		なし	O									
AN17	SERDES4_RX0_N	SGMII5_RXN0		なし	I					1.8 V	VDDA_0P8_SERDES 4 / VDDA_0P8_SERDES _C4 / VDDA_1P8_SERDES 4		4L_PHY	
AN18	SERDES4_RX0_P	SGMII5_RXP0		なし	I					1.8 V	VDDA_0P8_SERDES 4 / VDDA_0P8_SERDES _C4 / VDDA_1P8_SERDES 4		4L_PHY	
AL19	SERDES4_RX1_N	SGMII6_RXN0		なし	I					1.8 V	VDDA_0P8_SERDES 4 / VDDA_0P8_SERDES _C4 / VDDA_1P8_SERDES 4		4L_PHY	
AL20	SERDES4_RX1_P	SGMII6_RXP0		なし	I					1.8 V	VDDA_0P8_SERDES 4 / VDDA_0P8_SERDES _C4 / VDDA_1P8_SERDES 4		4L_PHY	
AK23	SERDES4_RX2_N	USB0_SSRX1N			I					1.8 V	VDDA_0P8_SERDES 4 / VDDA_0P8_SERDES _C4 / VDDA_1P8_SERDES 4		4L_PHY	
		SGMII7_RXN0		なし	I									
AK24	SERDES4_RX2_P	USB0_SSRX1P			I					1.8 V	VDDA_0P8_SERDES 4 / VDDA_0P8_SERDES _C4 / VDDA_1P8_SERDES 4		4L_PHY	
		SGMII7_RXP0		なし	I									
AM21	SERDES4_RX3_N	USB0_SSRX2N			I					1.8 V	VDDA_0P8_SERDES 4 / VDDA_0P8_SERDES _C4 / VDDA_1P8_SERDES 4		4L_PHY	
		SGMII8_RXN0		なし	I									

表 5-1. ピン属性 (AND パッケージ) (続き)

ボール 番号 [1]	ボール名 [2] PADCONFIG レジスタ [16] PADCONFIG アドレス [17]	信号名 [3]	多重化 モード [4]	VPE4 APE4 [5]	タイプ [6]	DSIS [7]	リセット 時のボール の状態 (RX/TX/PULL) [8]	リセット 後のボール の状態 (RX/TX/PULL) [9]	リセット 後の 多重化 モード [10]	I/O 動作 電圧 [11]	電源 [12]	HYS [13]	パッファ タイプ [14]	プル アップ/ダウ ン タイプ [15]
AM22	SERDES4_RX3_P	SGMII8_RXP0		なし	I					1.8 V	VDDA_0P8_SERDES 4 / VDDA_0P8_SERDES _C4 / VDDA_1P8_SERDES 4		4L_PHY	
		USB0_SSRX2P			I									
AJ21	SERDES4_TX0_N	SGMII5_TXN0		なし	O					1.8 V	VDDA_0P8_SERDES 4 / VDDA_0P8_SERDES _C4 / VDDA_1P8_SERDES 4		4L_PHY	
		DP0_TXN0			O									
AJ22	SERDES4_TX0_P	SGMII5_TXP0		なし	O					1.8 V	VDDA_0P8_SERDES 4 / VDDA_0P8_SERDES _C4 / VDDA_1P8_SERDES 4		4L_PHY	
		DP0_TXP0			O									
AM18	SERDES4_TX1_N	SGMII6_TXN0		なし	O					1.8 V	VDDA_0P8_SERDES 4 / VDDA_0P8_SERDES _C4 / VDDA_1P8_SERDES 4		4L_PHY	
		DP0_TXN1			O									
AM19	SERDES4_TX1_P	DP0_TXP1			O					1.8 V	VDDA_0P8_SERDES 4 / VDDA_0P8_SERDES _C4 / VDDA_1P8_SERDES 4		4L_PHY	
		SGMII6_TXP0		なし	O									
AN20	SERDES4_TX2_N	DP0_TXN2			O					1.8 V	VDDA_0P8_SERDES 4 / VDDA_0P8_SERDES _C4 / VDDA_1P8_SERDES 4		4L_PHY	
		SGMII7_TXN0		なし	O									
		USB0_SSTX1N			O									
AN21	SERDES4_TX2_P	SGMII7_TXP0		なし	O					1.8 V	VDDA_0P8_SERDES 4 / VDDA_0P8_SERDES _C4 / VDDA_1P8_SERDES 4		4L_PHY	
		USB0_SSTX1P			O									
		DP0_TXP2			O									
AL22	SERDES4_TX3_N	SGMII8_TXN0		なし	O					1.8 V	VDDA_0P8_SERDES 4 / VDDA_0P8_SERDES _C4 / VDDA_1P8_SERDES 4		4L_PHY	
		USB0_SSTX2N			O									
		DP0_TXN3			O									

表 5-1. ピン属性 (AND パッケージ) (続き)

ボール 番号 [1]	ボール名 [2] PADCONFIG レジスタ [16] PADCONFIG アドレス [17]	信号名 [3]	多重化 モード [4]	VPE4 APE4 [5]	タイプ [6]	DSIS [7]	リセット 時のボール の状態 (RX/TX/PULL) [8]	リセット 後のボール の状態 (RX/TX/PULL) [9]	リセット 後の 多重化 モード [10]	I/O 動作 電圧 [11]	電源 [12]	HYS [13]	バッファ タイプ [14]	プル アップ/ダウ ン タイプ [15]
AL23	SERDES4_TX3_P	USB0_SSTX2P			O					1.8 V	VDDA_0P8_SERDES 4 / VDDA_0P8_SERDES _C4 / VDDA_1P8_SERDES 4		4L_PHY	
		DP0_TXP3			O									
		SGMII8_TXP0		なし	O									
Y31	SOC_SAFETY_ERRORn PADCONFIG PADCONFIG_68 0x0011C110	SOC_SAFETY_ERRORn	0		IO		オフ / オフ / ダウン	オン / SS / ダウン	0	1.8V/3.3V	VDDSHV0	あり	LVC MOS	PU/PD
V31	SPI0_CLK PADCONFIG PADCONFIG_53 0x0011C0D4	SPI0_CLK	0		IO	0	オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV0	あり	LVC MOS	PU/PD
		UART1_CTSn	1		I	1								
		I2C2_SCL	2		IOD	1								
		MCASP3_AXR0	3		IO	0								
		EHRPWM2_A	5		IO	0								
		GPIO0_53	7		IO	パッド								
Y33	SPI0_CS0 PADCONFIG PADCONFIG_51 0x0011C0CC	UART8_TXD	11		O		オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV0	あり	LVC MOS	PU/PD
		SPI0_CS0	0		IO	1								
		MCASP3_ACLKX	3		IO	0								
		MCASP3_ACLKR	4		IO	0								
		EHRPWM0_A	5		IO	0								
		GPIO0_51	7		IO	パッド								
Y32	SPI0_CS1 PADCONFIG PADCONFIG_52 0x0011C0D0	MCAN14_TX	9		O		オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV0	あり	LVC MOS	PU/PD
		DP0_HPD	12		I	0								
		SPI0_CS1	0		IO	1								
		CPTS0_TS_COMP	1		O									
		UART0_RTSn	2		O									
		MCASP3_AFSX	3		IO	0								
		MCASP3_AFSR	4		IO	0								
		EHRPWM1_A	5		IO	0								
		GPIO0_52	7		IO	パッド								
		MCAN14_RX	9		I	1								
		UART8_RXD	11		I	1								

表 5-1. ピン属性 (AND パッケージ) (続き)

ボール 番号 [1]	ボール名 [2] PADCONFIG レジスタ [16] PADCONFIG アドレス [17]	信号名 [3]	多重化 モード [4]	VPE4 APE4 [5]	タイプ [6]	DSIS [7]	リセット 時のボール の状態 (RX/TX/PULL) [8]	リセット 後のボール の状態 (RX/TX/PULL) [9]	リセット 後の 多重化 モード [10]	I/O 動作 電圧 [11]	電源 [12]	HYS [13]	バッファ タイプ [14]	プル アップ/ダウ ン タイプ [15]
V30	SPI0_D0 PADCONFIG PADCONFIG_54 0x0011C0D8	SPI0_D0	0		IO	0	オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV0	あり	LVCMOS	PU/PD
		UART1_RTSn	1		O									
		I2C2_SDA	2		IOD	1								
		MCASP3_AXR1	3		IO	0								
		EHRPWM3_A	5		IO	0								
		GPIO0_54	7		IO	バッド								
		UART2_RXD	11		I	1								
W31	SPI0_D1 PADCONFIG PADCONFIG_55 0x0011C0DC	SPI0_D1	0		IO	0	オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV0	あり	LVCMOS	PU/PD
		MCASP3_AXR2	3		IO	0								
		EHRPWM4_A	5		IO	0								
		GPIO0_55	7		IO	バッド								
		UART2_TXD	11		O									
F21	TCK PADCONFIG WKUP_PADCONFIG_73 0x4301C124	TCK	0		I		オン / NA / アップ	オン / オフ / アップ	0	1.8V/3.3V	VDDSHV0_MCU	あり	LVCMOS	PU/PD
V33	TDI PADCONFIG PADCONFIG_69 0x0011C114	TDI	0		I		オン / オフ / アップ	オン / オフ / アップ	0	1.8V/3.3V	VDDSHV0	あり	LVCMOS	PU/PD
W33	TDO PADCONFIG PADCONFIG_70 0x0011C118	TDO	0		OZ		オフ / オフ / アップ	オフ / SS / アップ	0	1.8V/3.3V	VDDSHV0	あり	LVCMOS	PU/PD
AA32	TIMER_IO0 PADCONFIG PADCONFIG_58 0x0011C0E8	TIMER_IO0	0		IO	0	オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV0	あり	LVCMOS	PU/PD
		ECAP1_IN_APWM_OUT	1		IO	0								
		SYSCLKOUT0	2		O									
		UART3_RXD	5		I	1								
		PCIE1_CLKREQn	6		IO	0								
		GPIO0_58	7		IO	バッド								
		MMC1_SDCD	8		I	1								
		MCAN13_TX	9		O									
		I2C6_SDA	13		IOD	1								

表 5-1. ピン属性 (AND パッケージ) (続き)

ボール 番号 [1]	ボール名 [2] PADCONFIG レジスタ [16] PADCONFIG アドレス [17]	信号名 [3]	多重化 モード [4]	VPE4 APE4 [5]	タイプ [6]	DSIS [7]	リセット 時のボール の状態 (RX/TX/PULL) [8]	リセット 後のボール の状態 (RX/TX/PULL) [9]	リセット 後の 多重化 モード [10]	I/O 動作 電圧 [11]	電源 [12]	HYS [13]	バッファ タイプ [14]	プル アップ/ダウ ン タイプ [15]
W30	TIMER_I01 PADCONFIG PADCONFIG_59 0x0011C0EC	TIMER_I01	0		IO	0	オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV0	あり	LVCMOS	PU/PD
		ECAP2_IN_APWM_OUT	1		IO	0								
		UART3_TXD	5		O									
		USB0_DRVVBUS	6		O									
		GPIO0_59	7		IO	パッド								
		MMC1_SDWP	8		I	1								
		MCAN13_RX	9		I	1								
		I2C6_SCL	13		IOD	1								
V32	TMS PADCONFIG PADCONFIG_71 0x0011C11C	TMS	0		I		オン / オフ / アップ	オン / オフ / アップ	0	1.8V/3.3V	VDDSHV0	あり	LVCMOS	PU/PD
F17	TRSTn PADCONFIG WKUP_PADCONFIG_74 0x4301C128	TRSTn	0		I		オン / NA / ダウン	オン / オフ / ダウン	0	1.8V/3.3V	VDDSHV0_MCU	あり	LVCMOS	PU/PD
AJ5	UFS0_REF_CLK	UFS0_REF_CLK			O					1.2 V	VDDA_0P8_UFS / VDDA_1P8_UFS		M-PHY	
AJ7	UFS0_RSTn	UFS0_RSTn			O					1.2 V	VDDA_0P8_UFS / VDDA_1P8_UFS		M-PHY	
AK5	UFS0_RX_DN0	UFS0_RX_DN0			I					1.8 V	VDDA_0P8_UFS / VDDA_1P8_UFS		M-PHY	
AL4	UFS0_RX_DN1	UFS0_RX_DN1			I					1.8 V	VDDA_0P8_UFS / VDDA_1P8_UFS		M-PHY	
AK6	UFS0_RX_DP0	UFS0_RX_DP0			I					1.8 V	VDDA_0P8_UFS / VDDA_1P8_UFS		M-PHY	
AL5	UFS0_RX_DP1	UFS0_RX_DP1			I					1.8 V	VDDA_0P8_UFS / VDDA_1P8_UFS		M-PHY	
AN2	UFS0_TX_DN0	UFS0_TX_DN0			O					1.8 V	VDDA_0P8_UFS / VDDA_1P8_UFS		M-PHY	
AM3	UFS0_TX_DN1	UFS0_TX_DN1			O					1.8 V	VDDA_0P8_UFS / VDDA_1P8_UFS		M-PHY	
AN3	UFS0_TX_DP0	UFS0_TX_DP0			O					1.8 V	VDDA_0P8_UFS / VDDA_1P8_UFS		M-PHY	
AM4	UFS0_TX_DP1	UFS0_TX_DP1			O					1.8 V	VDDA_0P8_UFS / VDDA_1P8_UFS		M-PHY	
AH16	USB0_DM	USB0_DM			IO					3.3 V	VDDA_0P8_USB / VDDA_1P8_USB / VDDA_3P3_USB		USB2PHY	
AH17	USB0_DP	USB0_DP			IO					3.3 V	VDDA_0P8_USB / VDDA_1P8_USB / VDDA_3P3_USB		USB2PHY	

表 5-1. ピン属性 (AND パッケージ) (続き)

ボール 番号 [1]	ボール名 [2] PADCONFIG レジスタ [16] PADCONFIG アドレス [17]	信号名 [3]	多重化 モード [4]	VPE4 APE4 [5]	タイプ [6]	DSIS [7]	リセット 時のボール の状態 (RX/TX/PULL) [8]	リセット 後のボール の状態 (RX/TX/PULL) [9]	リセット 後の 多重化 モード [10]	I/O 動作 電圧 [11]	電源 [12]	HYS [13]	パッファ タイプ [14]	プル アップ/ダウ ン タイプ [15]
AH20	USB0_ID	USB0_ID			A					3.3 V	VDDA_0P8_USB / VDDA_1P8_USB / VDDA_3P3_USB		USB2PHY	
AH22	USB0_RCALIB	USB0_RCALIB			A					3.3 V	VDDA_0P8_USB / VDDA_1P8_USB / VDDA_3P3_USB		USB2PHY	
AG19	USB0_VBUS	USB0_VBUS			A					5.0 V	VDDA_0P8_USB / VDDA_1P8_USB / VDDA_3P3_USB		DDR	
AA22、 AD13、 AD16、 AD19、 AE26、AE9、 P23、Y25	VDDAR_CORE	VDDAR_CORE			PWR									
AA14、 AA16、 AA18、 AC10、K19、 L21、P13、 R18、U12、 U19、V17、 V9、Y11	VDDAR_CPU	VDDAR_CPU			PWR									
K25、L22	VDDAR_MCU	VDDAR_MCU			PWR									
AG22	VDDA_0P8_DSITX	VDDA_0P8_DSITX			PWR									
AG23	VDDA_0P8_DSITX_C	VDDA_0P8_DSITX_C			PWR									
AF9	VDDA_0P8_UFS	VDDA_0P8_UFS			PWR									
AG17	VDDA_0P8_USB	VDDA_0P8_USB			PWR									
AG26	VDDA_0P8_CSIRX2	VDDA_0P8_CSIRX2			PWR									
AG24	VDDA_0P8_CSIRX0_1	VDDA_0P8_CSIRX0_1			PWR									
AD7	VDDA_0P8_DLL_MMC0	VDDA_0P8_DLL_MMC0			PWR									
P8	VDDA_0P8_PLL_DDR0	VDDA_0P8_PLL_DDR0			PWR									
J11	VDDA_0P8_PLL_DDR1	VDDA_0P8_PLL_DDR1			PWR									
AG15、AG16	VDDA_0P8_SERDES4	VDDA_0P8_SERDES4			PWR									
AF12、 AG10、AG13	VDDA_0P8_SERDES0_1	VDDA_0P8_SERDES0_1			PWR									
AE15、AF16	VDDA_0P8_SERDES_C4	VDDA_0P8_SERDES_C4			PWR									
AF10、AF13	VDDA_0P8_SERDES_C0_1	VDDA_0P8_SERDES_C0_1			PWR									
AF22、AF23	VDDA_1P8_DSITX	VDDA_1P8_DSITX			PWR									
AG8	VDDA_1P8_UFS	VDDA_1P8_UFS			PWR									
AH19	VDDA_1P8_USB	VDDA_1P8_USB			PWR									
AF27、AG27	VDDA_1P8_CSIRX2	VDDA_1P8_CSIRX2			PWR									

表 5-1. ピン属性 (AND パッケージ) (続き)

ボール 番号 [1]	ボール名 [2] PADCONFIG レジスタ [16] PADCONFIG アドレス [17]	信号名 [3]	多重化 モード [4]	VPE4 APE4 [5]	タイプ [6]	DSIS [7]	リセット 時のボール の状態 (RX/TX/PULL) [8]	リセット 後のボール の状態 (RX/TX/PULL) [9]	リセット 後の 多重化 モード [10]	I/O 動作 電圧 [11]	電源 [12]	HYS [13]	パッファ タイプ [14]	プル アップ/ダウ ン タイプ [15]
AF25、AF26	VDDA_1P8_CSIRX0_1	VDDA_1P8_CSIRX0_1			PWR									
AF15	VDDA_1P8_SERDES4	VDDA_1P8_SERDES4			PWR									
AG11、AG12	VDDA_1P8_SERDES0_1	VDDA_1P8_SERDES0_1			PWR									
AG21	VDDA_1P8_SERDES2_4	VDDA_1P8_SERDES2_4			PWR									
AF17	VDDA_3P3_USB	VDDA_3P3_USB			PWR									
J28	VDDA_ADC0	VDDA_ADC0			PWR									
K28	VDDA_ADC1	VDDA_ADC1			PWR									
K26	VDDA_MCU_PLLGRP0	VDDA_MCU_PLLGRP0			PWR									
K24	VDDA_MCU_TEMP	VDDA_MCU_TEMP			PWR									
L27	VDDA_OSC1	VDDA_OSC1			PWR									
W25	VDDA_PLLGRP0	VDDA_PLLGRP0			PWR									
V25	VDDA_PLLGRP1	VDDA_PLLGRP1			PWR									
AE11	VDDA_PLLGRP2	VDDA_PLLGRP2			PWR									
T12	VDDA_PLLGRP5	VDDA_PLLGRP5			PWR									
N19	VDDA_PLLGRP6	VDDA_PLLGRP6			PWR									
M10	VDDA_PLLGRP7	VDDA_PLLGRP7			PWR									
K13	VDDA_PLLGRP8	VDDA_PLLGRP8			PWR									
V24	VDDA_PLLGRP9	VDDA_PLLGRP9			PWR									
AD20	VDDA_PLLGRP10	VDDA_PLLGRP10			PWR									
W21	VDDA_PLLGRP12	VDDA_PLLGRP12			PWR									
Y24	VDDA_PLLGRP13	VDDA_PLLGRP13			PWR									
L26	VDDA_POR_WKUP	VDDA_POR_WKUP			PWR									
V26	VDDA_TEMP0	VDDA_TEMP0			PWR									
K10	VDDA_TEMP1	VDDA_TEMP1			PWR									
U21	VDDA_TEMP2	VDDA_TEMP2			PWR									
AC11	VDDA_TEMP3	VDDA_TEMP3			PWR									
AB16	VDDA_TEMP4	VDDA_TEMP4			PWR									
J27	VDDA_WKUP	VDDA_WKUP			PWR									
T28	VDDSHV0	VDDSHV0			PWR									
H27	VDDSHV0_MCU	VDDSHV0_MCU			PWR									
G22、H23	VDDSHV1_MCU	VDDSHV1_MCU			PWR									
N28、P28	VDDSHV2	VDDSHV2			PWR									
G24、H25	VDDSHV2_MCU	VDDSHV2_MCU			PWR									
N27	VDDSHV5	VDDSHV5			PWR									

表 5-1. ピン属性 (AND パッケージ) (続き)

ボール 番号 [1]	ボール名 [2] PADCONFIG レジスタ [16] PADCONFIG アドレス [17]	信号名 [3]	多重化 モード [4]	VPE4 APE4 [5]	タイプ [6]	DSIS [7]	リセット 時のボール の状態 (RX/TX/PULL) [8]	リセット 後のボール の状態 (RX/TX/PULL) [9]	リセット 後の 多重化 モード [10]	I/O 動作 電圧 [11]	電源 [12]	HYS [13]	パッファ タイプ [14]	ブル アップ/ダウ ン タイプ [15]
A2, AH1, G10, G12, G14, G16, G18, H11, H13, H15, H17, H9, J10, J14, J16, J8, K7, L8, M7, P7, R8	VDDS_DDR	VDDS_DDR			PWR									
N8	VDDS_DDR_C0	VDDS_DDR_C0			PWR									
J12	VDDS_DDR_C1	VDDS_DDR_C1			PWR									
AE8, AF7	VDDS_MMC0	VDDS_MMC0			PWR									

表 5-1. ピン属性 (AND パッケージ) (続き)

ボール 番号 [1]	ボール名 [2] PADCONFIG レジスタ [16] PADCONFIG アドレス [17]	信号名 [3]	多重化 モード [4]	VPE4 APE4 [5]	タイプ [6]	DSIS [7]	リセット 時のボール の状態 (RX/TX/PULL) [8]	リセット 後のボール の状態 (RX/TX/PULL) [9]	リセット 後の 多重化 モード [10]	I/O 動作 電圧 [11]	電源 [12]	HYS [13]	パッファ タイプ [14]	プル アップ/ダウ ン タイプ [15]
AA24, AA26, AA28, AB23, AB25, AB27, AC22, AC24, AC26, AC28, AD11, AD15, AD17, AD21, AD23, AD25, AD27, AE10, AE12, AE14, AE16, AE18, AE20, AE22, AE24, AE28, AF19, K11, K15, K17, K9, L10, L12, L14, L16, M11, M13, M15, M17, M9, N10, N12, N14, N16, N22, N24, N26, P11, P25, P9, R10, R22, R24, R26, T23, T25, U22, U24, U26, U28, V23, V27, W22, W24, W26, W28, Y23, Y27	VDD_CORE	VDD_CORE			PWR									

表 5-1. ピン属性 (AND パッケージ) (続き)

ボール 番号 [1]	ボール名 [2] PADCONFIG レジスタ [16] PADCONFIG アドレス [17]	信号名 [3]	多重化 モード [4]	VPE4 APE4 [5]	タイプ [6]	DSIS [7]	リセット 時のボール の状態 (RX/TX/PULL) [8]	リセット 後のボール の状態 (RX/TX/PULL) [9]	リセット 後の 多重化 モード [10]	I/O 動作 電圧 [11]	電源 [12]	HYS [13]	パッファ タイプ [14]	プル アップ/ダウ ン タイプ [15]
AA10、 AA12、 AA20、AA8、 AB11、 AB13、 AB15、 AB17、 AB19、 AB21、AB9、 AC12、 AC14、 AC16、 AC18、 AC20、AC8、 AD9、H19、 H21、J18、 J20、L18、 L20、M19、 N18、N20、 P15、P17、 P19、P21、 R12、R20、 T11、T17、 T19、T21、 T9、U10、 U18、U20、 U8、V11、 V19、V21、 W10、W12、 W18、W20、 W8、Y17、 Y19、Y21、 Y9	VDD_CPU	VDD_CPU			PWR									
J22、K21、 K23、L24、 M21、M23、 M25	VDD_MCU	VDD_MCU			PWR									
J26	VDD_MCU_WAKE1	VDD_MCU_WAKE1			PWR									
R27	VDD_WAKE0	VDD_WAKE0			PWR									
G26	VMON1_ER_VSYS	VMON1_ER_VSYS			A									
L25	VMON2_IR_VCPU	VMON2_IR_VCPU			A									
K30	VMON3_IR_VEXT1P8	VMON3_IR_VEXT1P8			A									
M26	VMON4_IR_VEXT1P8	VMON4_IR_VEXT1P8			A									
M29	VMON5_IR_VEXT3P3	VMON5_IR_VEXT3P3			A									
V29	VPP_CORE	VPP_CORE			PWR									
F26	VPP_MCU	VPP_MCU			PWR									

表 5-1. ピン属性 (AND パッケージ) (続き)

ボール 番号 [1]	ボール名 [2] PADCONFIG レジスタ [16] PADCONFIG アドレス [17]	信号名 [3]	多重化 モード [4]	VPE4 APE4 [5]	タイプ [6]	DSIS [7]	リセット 時のボール の状態 (RX/TX/PULL) [8]	リセット 後のボール の状態 (RX/TX/PULL) [9]	リセット 後の 多重化 モード [10]	I/O 動作 電圧 [11]	電源 [12]	HYS [13]	バッファ タイプ [14]	プル アップ/ダウ ン タイプ [15]
E15	WKUP_GPIO0_0 PADCONFIG WKUP_PADCONFIG_48 0x4301C0C0	MCU_SPI1_CLK	0		IO	0	オン / オフ / オフ	オン / オフ / オフ	7	1.8V/3.3V	VDDSHV0_MCU	あり	LVCMOS	PU/PD
		MCU_SPI1_CLK	1		IO	0								
		WKUP_GPIO0_0	7		IO	パッド								
		MCU_BOOTMODE03	ブートスト ラップ		I									
D16	WKUP_GPIO0_1 PADCONFIG WKUP_PADCONFIG_49 0x4301C0C4	MCU_SPI1_D0	0		IO	0	オン / オフ / オフ	オン / オフ / オフ	7	1.8V/3.3V	VDDSHV0_MCU	あり	LVCMOS	PU/PD
		MCU_SPI1_D0	1		IO	0								
		WKUP_GPIO0_1	7		IO	パッド								
		MCU_BOOTMODE04	ブートスト ラップ		I									
D18	WKUP_GPIO0_2 PADCONFIG WKUP_PADCONFIG_50 0x4301C0C8	MCU_SPI1_D1	0		IO	0	オン / オフ / オフ	オン / オフ / オフ	7	1.8V/3.3V	VDDSHV0_MCU	あり	LVCMOS	PU/PD
		MCU_SPI1_D1	1		IO	0								
		WKUP_GPIO0_2	7		IO	パッド								
		MCU_BOOTMODE05	ブートスト ラップ		I									
D19	WKUP_GPIO0_3 PADCONFIG WKUP_PADCONFIG_51 0x4301C0CC	MCU_SPI1_CS0	0		IO	1	オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV0_MCU	あり	LVCMOS	PU/PD
		MCU_SPI1_CS0	1		IO	1								
		WKUP_GPIO0_3	7		IO	パッド								
E16	WKUP_GPIO0_4 PADCONFIG WKUP_PADCONFIG_52 0x4301C0D0	MCU_MCAN1_TX	0		O		オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV0_MCU	あり	LVCMOS	PU/PD
		MCU_MCAN1_TX	1		O									
		MCU_SPI0_CS3	2		IO	1								
		MCU_ADC_EXT_TRIGGER0	3		I	パッド								
		WKUP_GPIO0_4	7		IO	パッド								
D20	WKUP_GPIO0_5 PADCONFIG WKUP_PADCONFIG_53 0x4301C0D4	MCU_MCAN1_RX	0		I	1	オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV0_MCU	あり	LVCMOS	PU/PD
		MCU_MCAN1_RX	1		I	1								
		MCU_SPI1_CS3	2		IO	1								
		MCU_ADC_EXT_TRIGGER1	3		I	パッド								
		WKUP_GPIO0_5	7		IO	パッド								
B15	WKUP_GPIO0_6 PADCONFIG WKUP_PADCONFIG_54 0x4301C0D8	WKUP_UART0_CTSn	0		I	1	オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV0_MCU	あり	LVCMOS	PU/PD
		WKUP_UART0_CTSn	1		I	1								
		MCU_CPTS0_HW1TSPUSH	2		I	0								
		MCU_I2C1_SCL	3		IOD	1								
		WKUP_GPIO0_6	7		IO	パッド								

表 5-1. ピン属性 (AND パッケージ) (続き)

ボール 番号 [1]	ボール名 [2] PADCONFIG レジスタ [16] PADCONFIG アドレス [17]	信号名 [3]	多重化 モード [4]	VPE4 APE4 [5]	タイプ [6]	DSIS [7]	リセット 時のボール の状態 (RX/TX/PULL) [8]	リセット 後のボール の状態 (RX/TX/PULL) [9]	リセット 後の 多重化 モード [10]	I/O 動作 電圧 [11]	電源 [12]	HYS [13]	パッファ タイプ [14]	プル アップ/ダウ ン タイプ [15]
B17	WKUP_GPIO0_7 PADCONFIG WKUP_PADCONFIG_55 0x4301C0DC	WKUP_UART0_RTSn	0		O		オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV0_MCU	あり	LVCMOS	PU/PD
		WKUP_UART0_RTSn	1		O									
		MCU_CPTS0_HW2TSPUSH	2		I	0								
		MCU_I2C1_SDA	3		IOD	1								
		WKUP_GPIO0_7	7		IO	バッド								
B19	WKUP_GPIO0_8 PADCONFIG WKUP_PADCONFIG_56 0x4301C0E0	MCU_I2C1_SCL	0		IOD	1	オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV0_MCU	あり	LVCMOS	PU/PD
		MCU_I2C1_SCL	1		IOD	1								
		MCU_CPTS0_TS_SYNC	2		O									
		MCU_I3C0_SCL	3		IO	1								
		MCU_TIMER_IO6	4		IO	0								
		WKUP_GPIO0_8	7		IO	バッド								
A15	WKUP_GPIO0_9 PADCONFIG WKUP_PADCONFIG_57 0x4301C0E4	MCU_I2C1_SDA	0		IOD	1	オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV0_MCU	あり	LVCMOS	PU/PD
		MCU_I2C1_SDA	1		IOD	1								
		MCU_CPTS0_TS_COMP	2		O									
		MCU_I3C0_SDA	3		IO	1								
		MCU_TIMER_IO7	4		IO	0								
		WKUP_GPIO0_9	7		IO	バッド								
B18	WKUP_GPIO0_10 PADCONFIG WKUP_PADCONFIG_58 0x4301C0E8	MCU_EXT_REFCLK0	0		I	0	オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV0_MCU	あり	LVCMOS	PU/PD
		MCU_EXT_REFCLK0	1		I	0								
		MCU_UART0_TXD	2		O									
		MCU_ADC_EXT_TRIGGER0	3		I	0								
		MCU_CPTS0_RFT_CLK	4		I	0								
		MCU_SYSCLKOUT0	5		O									
		WKUP_GPIO0_10	7		IO	バッド								
B21	WKUP_GPIO0_11 PADCONFIG WKUP_PADCONFIG_59 0x4301C0EC	MCU_OBSCLK0	0		O		オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV0_MCU	あり	LVCMOS	PU/PD
		MCU_OBSCLK0	1		O									
		MCU_UART0_RXD	2		I	1								
		MCU_ADC_EXT_TRIGGER1	3		I	0								
		MCU_TIMER_IO1	4		IO	0								
		MCU_I3C0_SDAPULLEN	5		OD									
		MCU_CLKOUT0	6		OZ									
		WKUP_GPIO0_11	7		IO	バッド								
D17	WKUP_GPIO0_12 PADCONFIG WKUP_PADCONFIG_60 0x4301C0F0	MCU_UART0_TXD	0		O		オン / オフ / オフ	オン / オフ / オフ	7	1.8V/3.3V	VDDSHV0_MCU	あり	LVCMOS	PU/PD
		MCU_SPI0_CS1	1		IO	1								
		WKUP_GPIO0_12	7		IO	バッド								
		MCU_BOOTMODE08	ブートスト ラップ		I									

表 5-1. ピン属性 (AND パッケージ) (続き)

ボール 番号 [1]	ボール名 [2] PADCONFIG レジスタ [16] PADCONFIG アドレス [17]	信号名 [3]	多重化 モード [4]	VPE4 APE4 [5]	タイプ [6]	DSIS [7]	リセット 時のボール の状態 (RX/TX/PULL) [8]	リセット 後のボール の状態 (RX/TX/PULL) [9]	リセット 後の 多重化 モード [10]	I/O 動作 電圧 [11]	電源 [12]	HYS [13]	パッファ タイプ [14]	プル アップ/ダウ ン タイプ [15]
D21	WKUP_GPIO0_13 PADCONFIG WKUP_PADCONFIG_61 0x4301C0F4	MCU_UART0_RXD	0		I	1	オン / オフ / オフ	オン / オフ / オフ	7	1.8V/3.3V	VDDSHV0_MCU	あり	LVCMOS	PU/PD
		MCU_SPI1_CS1	1		IO	1								
		WKUP_GPIO0_13	7		IO	パッド								
		MCU_BOOTMODE09	ブートスト ラップ		I									
D15	WKUP_GPIO0_14 PADCONFIG WKUP_PADCONFIG_62 0x4301C0F8	MCU_UART0_CTSn	0		I	1	オン / オフ / オフ	オン / オフ / オフ	7	1.8V/3.3V	VDDSHV0_MCU	あり	LVCMOS	PU/PD
		MCU_SPI0_CS2	1		IO	1								
		MCU_TIMER_IO8	4		IO	0								
		WKUP_GPIO0_14	7		IO	パッド								
		MCU_BOOTMODE06	ブートスト ラップ		I									
C16	WKUP_GPIO0_15 PADCONFIG WKUP_PADCONFIG_63 0x4301C0FC	MCU_UART0_RTSn	0		O		オン / オフ / オフ	オン / オフ / オフ	7	1.8V/3.3V	VDDSHV0_MCU	あり	LVCMOS	PU/PD
		MCU_SPI1_CS2	1		IO	1								
		MCU_TIMER_IO9	4		IO	0								
		WKUP_GPIO0_15	7		IO	パッド								
		MCU_BOOTMODE07	ブートスト ラップ		I									
A20	WKUP_GPIO0_49 PADCONFIG WKUP_PADCONFIG_100 0x4301C190	PMIC_WAKE1	0		O		オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV0_MCU	あり	LVCMOS	PU/PD
		MCU_EXT_REFCLK0	1		I	0								
		MCU_CPTS0_RFT_CLK	2		I	0								
		WKUP_GPIO0_49	7		IO	パッド								
A19	WKUP_GPIO0_56 PADCONFIG WKUP_PADCONFIG_72 0x4301C120	MCU_TIMER_IO6	4		IO	0	オン / オフ / オフ	オン / オフ / オフ	7	1.8V/3.3V	VDDSHV0_MCU	あり	LVCMOS	PU/PD
		WKUP_GPIO0_56	7		IO	パッド								
		BOOTMODE04	ブートスト ラップ		I									
B20	WKUP_GPIO0_57 PADCONFIG WKUP_PADCONFIG_95 0x4301C17C	MCU_TIMER_IO7	4		IO	0	オン / オフ / オフ	オン / オフ / オフ	7	1.8V/3.3V	VDDSHV0_MCU	あり	LVCMOS	PU/PD
		WKUP_GPIO0_57	7		IO	パッド								
		BOOTMODE05	ブートスト ラップ		I									
A17	WKUP_GPIO0_66 PADCONFIG WKUP_PADCONFIG_96 0x4301C180	WKUP_GPIO0_66	7		IO	パッド	オン / オフ / オフ	オン / オフ / オフ	7	1.8V/3.3V	VDDSHV0_MCU	あり	LVCMOS	PU/PD
		BOOTMODE06	ブートスト ラップ		I									
A18	WKUP_GPIO0_67 PADCONFIG WKUP_PADCONFIG_97 0x4301C184	WKUP_LF_CLKIN	1		I	パッド	オン / オフ / オフ	オン / オフ / オフ	7	1.8V/3.3V	VDDSHV0_MCU	あり	LVCMOS	PU/PD
		WKUP_GPIO0_67	7		IO	パッド								
		BOOTMODE07	ブートスト ラップ		I									

表 5-1. ピン属性 (AND パッケージ) (続き)

ボール 番号 [1]	ボール名 [2] PADCONFIG レジスタ [16] PADCONFIG アドレス [17]	信号名 [3]	多重化 モード [4]	VPE4 APE4 [5]	タイプ [6]	DSIS [7]	リセット 時のボール の状態 (RX/TX/PULL) [8]	リセット 後のボール の状態 (RX/TX/PULL) [9]	リセット 後の 多重化 モード [10]	I/O 動作 電圧 [11]	電源 [12]	HYS [13]	パッファ タイプ [14]	プル アップ/ダウ ン タイプ [15]
A16	WKUP_I2C0_SCL PADCONFIG WKUP_PADCONFIG_64 0x4301C100	WKUP_I2C0_SCL	0		IOD	1	オフ / オフ / NA	オン / SS / NA	0	1.8V/3.3V	VDDSHV0_MCU	あり	I2C オープ ンドレイン	
		WKUP_GPIO0_63	7		IO	パッド								
D23	WKUP_I2C0_SDA PADCONFIG WKUP_PADCONFIG_65 0x4301C104	WKUP_I2C0_SDA	0		IOD	1	オフ / オフ / NA	オン / SS / NA	0	1.8V/3.3V	VDDSHV0_MCU	あり	I2C オープ ンドレイン	
		WKUP_GPIO0_64	7		IO	パッド								
A24	WKUP_OSC0_XI	WKUP_OSC0_XI			I					1.8 V	VDDA_WKUP	あり	HFXOSC	
B25	WKUP_OSC0_XO	WKUP_OSC0_XO			O					1.8 V	VDDA_WKUP	あり	HFXOSC	
C20	WKUP_UART0_RXD PADCONFIG WKUP_PADCONFIG_44 0x4301C0B0	WKUP_UART0_RXD	0		I	1	オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV0_MCU	あり	LVCMOS	PU/PD
		WKUP_GPIO0_58	7		IO	パッド								
C19	WKUP_UART0_TXD PADCONFIG WKUP_PADCONFIG_45 0x4301C0B4	WKUP_UART0_TXD	0		O		オフ / オフ / オフ	オフ / オフ / オフ	7	1.8V/3.3V	VDDSHV0_MCU	あり	LVCMOS	PU/PD
		WKUP_GPIO0_59	7		IO	パッド								

表 5-1. ピン属性 (AND パッケージ) (続き)

ボール 番号 [1]	ボール名 [2] PADCONFIG レジスタ [16] PADCONFIG アドレス [17]	信号名 [3]	多重化 モード [4]	VPE4 APE4 [5]	タイプ [6]	DSIS [7]	リセット 時のボール の状態 (RX/TX/PULL) [8]	リセット 後のボール の状態 (RX/TX/PULL) [9]	リセット 後の 多重化 モード [10]	I/O 動作 電圧 [11]	電源 [12]	HYS [13]	パッファ タイプ [14]	プル アップ/ダウ ン タイプ [15]
A1, A23, A25, A27, A29, A31, A4, A7, AA11, AA13, AA15, AA17, AA19, AA2, AA21, AA23, AA25, AA27, AA29, AA31, AA33, AA5, AA9, AB1, AB10, AB12, AB14, AB18, AB20, AB22, AB24, AB26, AB28, AB30, AB32, AB4, AB8, AC13, AC15, AC17, AC19, AC2, AC21, AC23, AC25, AC27, AC5, AC9, AD10, AD12, AD14, AD18, AD22, AD24, AD26, AD28, AD29, AD3, AD31, AD33, AD6, AD8, AE1, AE13, AE17, AE19, AE21, AE23, AE25, AE27, AE30, AE32, AE4, AE7, AF11, AF14, AF18, AF2, AF20, AF21, AF24, AF28, AF5, AF8, AG14, AG18, AG20, AG25, AG28, AG29, AG3, AG31, AG33, AG6, AG9, AH12, AH15, AH18, AH21, AH24, AH26, AH28, AH30, AH5, AJ11, AJ14, AJ17, AJ20, AJ23, AJ26, AJ29, AJ32, AJ6, AJ8, AK10, AK13,	VSS	VSS			GND									

表 5-1. ピン属性 (AND パッケージ) (続き)

ボール 番号 [1]	ボール名 [2] PADCONFIG レジスタ [16] PADCONFIG アドレス [17]	信号名 [3]	多重化 モード [4]	VPE4 APE4 [5]	タイプ [6]	DSIS [7]	リセット 時のボール の状態 (RX/TX/PULL) [8]	リセット 後のボール の状態 (RX/TX/PULL) [9]	リセット 後の 多重化 モード [10]	I/O 動作 電圧 [11]	電源 [12]	HYS [13]	パッファ タイプ [14]	ブル アップ / ダウ ン タイプ [15]
AK16, AK19, AK22, AK25, AK28, AK31, AK4, AK7, AL12, AL15, AL18, AL21, AL24, AL27, AL3, AL30, AL33, AL6, AL9, AM11, AM14, AM17, AM2, AM20, AM23, AM26, AM29, AM32, AM33, AM5, AM8, AN1, AN10, AN13, AN16														

表 5-1. ピン属性 (AND パッケージ) (続き)

ボール 番号 [1]	ボール名 [2] PADCONFIG レジスタ [16] PADCONFIG アドレス [17]	信号名 [3]	多重化 モード [4]	VPE4 APE4 [5]	タイプ [6]	DSIS [7]	リセット 時のボール の状態 (RX/TX/PULL) [8]	リセット 後のボール の状態 (RX/TX/PULL) [9]	リセット 後の 多重化 モード [10]	I/O 動作 電圧 [11]	電源 [12]	HYS [13]	パッファ タイプ [14]	ブル アップ/ダウ ン タイプ [15]
AN19, AN22, AN25, AN28, AN31, AN32, AN4, AN7, B22, B24, B26, B28, B3, B30, B32, B6, C11, C13, C15, C17, C2, C21, C23, C25, C27, C29, C31, C33, C5, D1, D26, D28, D30, D32, D4, D7, E23, E25, E27, E29, E3, E31, E6, E8, F14, F16, F18, F2, F20, F22, F24, F5, F7, G1, G11, G13, G15, G17, G19, G21, G23, G25, G27, G4, G9, H10, H12, H14, H16, H18, H2, H20, H22, H24, H26, H28, H5, H8, J1, J13, J15, J17, J19, J21, J6, J7, J9, K12, K14, K16, K18, K2, K20, K22, K27, K29, K5, K8, L11, L13, L15, L17, L19, L23, L3, L6, L7, L9, M1, M12, M14, M16, M18, M20, M22, M24, M28, M4, M8, N11, N13, N15, N17, N2, N21, N23, N25, N29,	VSS (続き)	VSS			GND									

表 5-1. ピン属性 (AND パッケージ) (続き)

ボール 番号 [1]	ボール名 [2] PADCONFIG レジスタ [16] PADCONFIG アドレス [17]	信号名 [3]	多重化 モード [4]	VPE4 APE4 [5]	タイプ [6]	DSIS [7]	リセット 時のボール の状態 (RX/TX/PULL) [8]	リセット 後のボール の状態 (RX/TX/PULL) [9]	リセット 後の 多重化 モード [10]	I/O 動作 電圧 [11]	電源 [12]	HYS [13]	パッファ タイプ [14]	プル アップ/ダウ ン タイプ [15]
N5, N7, N9, P10, P12, P14, P16, P18, P20, P22, P24, P26, P3, R11, R17, R19, R21, R23, R25, R28, R3, R6														
R9, T10, T18, T2, T20, T22, T24, T26, T5, T8, U1, U11, U17, U23, U25, U27, U29, U33, U4, U7, U9, V10, V12, V18, V20, V22, V28, V3, V6, V8, W11, W17, W19, W2, W23, W27, W29, W5, W9, Y1, Y10, Y12, Y18, Y20, Y22, Y26, Y28, Y6, Y8	VSS (続き)	VSS			GND									

- (1) MUXMODE フィールドは、このピンの多重化信号機能の選択には使用されません。詳細については、デバイスのテクニカル リファレンス マニュアルで「デバイス構成」の章にある「ADC 統合の詳細」セクションを参照してください。

5.3 信号の説明

ピン多重化オプションのソフトウェア構成に応じて、複数のピンで多くの信号が利用可能です。

次に列ヘッダーについて説明します。

1. **信号名:**ピンを通過する信号の名前。

注

各「信号の説明」表に記載されている信号名と説明は、ピンに実装され、PADCONFIG レジスタで選択されるピン多重化信号機能を表しています。デバイス サブシステムで信号機能の 2 次多重化が可能な場合がありますが、それらについてはこの表には記載されていません。2 次多重化信号機能の詳細については、デバイスのテクニカルリファレンス マニュアルで該当するペリフェラルの章を参照してください。

2. **ピンの種類:**信号の方向と種類:

- I = 入力
- O = 出力
- OD = 出力、オープンドレイン出力機能付き
- IO = 入力、出力、または同時に入力と出力
- IOD = 入力、出力、または同時に入力と出力、オープンドレイン出力機能付き
- IOZ = 入力、出力、または同時に入力と出力、3 ステート出力機能付き
- OZ = 出力、3 ステート出力機能付き
- A = アナログ
- PWR = 電源
- GND = グランド
- CAP = LDO コンデンサ

3. **説明:**信号の説明

4. **ボール:**信号に関連付けられているボール番号

5.3.1 ADC

5.3.1.1 MCU ドメイン

表 5-2. MCU_ADC 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
MCU_ADC_EXT_TRIGGER0	I	ADC トリガ入力	A12、B18、E16
MCU_ADC_EXT_TRIGGER1	I	ADC トリガ入力	B12、B21、D20

表 5-3. MCU_ADC0 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
MCU_ADC0_REFN	A	ADC 基準電圧 (負)	C26
MCU_ADC0_REFP	A	ADC 基準電圧 (正)	D25
MCU_ADC0_AIN0	A	ADC 入力 0	E26
MCU_ADC0_AIN1	A	ADC 入力 1	F25
MCU_ADC0_AIN2	A	ADC 入力 2	F23
MCU_ADC0_AIN3	A	ADC 入力 3	A28
MCU_ADC0_AIN4	A	ADC 入力 4	E24
MCU_ADC0_AIN5	A	ADC 入力 5	D27
MCU_ADC0_AIN6	A	ADC 入力 6	A26

表 5-3. MCU_ADC0 信号の説明 (続き)

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
MCU_ADC0_AIN7	A	ADC 入力 7	B27

表 5-4. MCU_ADC1 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
MCU_ADC1_REFN	A	ADC 基準電圧 (負)	D29
MCU_ADC1_REFP	A	ADC 基準電圧 (正)	C30
MCU_ADC1_AIN0	A	ADC 入力 0	C32
MCU_ADC1_AIN1	A	ADC 入力 1	B33
MCU_ADC1_AIN2	A	ADC 入力 2	B31
MCU_ADC1_AIN3	A	ADC 入力 3	B29
MCU_ADC1_AIN4	A	ADC 入力 4	D31
MCU_ADC1_AIN5	A	ADC 入力 5	A32
MCU_ADC1_AIN6	A	ADC 入力 6	A30
MCU_ADC1_AIN7	A	ADC 入力 7	C28

5.3.2 CPSW2G

5.3.2.1 メイン ドメイン

表 5-5. CPSW2G0 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
CLKOUT	IO	RMII クロック出力	U31
RGMII1_RXC	I	RGMII 受信クロック	P31
RGMII1_RX_CTL	I	RGMII 受信制御	M33
RGMII1_TXC	O	RGMII 送信クロック	N31
RGMII1_TX_CTL	O	RGMII 送信制御	P30
RGMII1_RD0	I	RGMII 受信データ 0	U32
RGMII1_RD1	I	RGMII 受信データ 1	M32
RGMII1_RD2	I	RGMII 受信データ 2	L33
RGMII1_RD3	I	RGMII 受信データ 3	U31
RGMII1_TD0	O	RGMII 送信データ 0	M31
RGMII1_TD1	O	RGMII 送信データ 1	N30
RGMII1_TD2	O	RGMII 送信データ 2	T33
RGMII1_TD3	O	RGMII 送信データ 3	L32
RMII1_CRS_DV	I	RMII キャリア センス / データ有効	L32
RMII1_RX_ER	I	RMII 受信データ エラー	P30
RMII1_TX_EN	O	RMII 送信イネーブル	M33
RMII1_RXD0	I	RMII 受信データ 0	N30
RMII1_RXD1	I	RMII 受信データ 1	T33
RMII1_TXD0	O	RMII 送信データ 0	M32
RMII1_TXD1	O	RMII 送信データ 1	P31
RMII_REF_CLK	I	RMII 基準クロック	L33

5.3.2.2 MCU ドメイン

表 5-6. MCU_CPSW2G0 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
MCU_RGMII1_RXC	I	RGMII 受信クロック	C14
MCU_RGMII1_RX_CTL	I	RGMII 受信制御	C12
MCU_RGMII1_TXC	O	RGMII 送信クロック	A14
MCU_RGMII1_TX_CTL	O	RGMII 送信制御	B14
MCU_RGMII1_RD0	I	RGMII 受信データ 0	E13
MCU_RGMII1_RD1	I	RGMII 受信データ 1	D14
MCU_RGMII1_RD2	I	RGMII 受信データ 2	D12
MCU_RGMII1_RD3	I	RGMII 受信データ 3	D13
MCU_RGMII1_TD0	O	RGMII 送信データ 0	B13
MCU_RGMII1_TD1	O	RGMII 送信データ 1	A13
MCU_RGMII1_TD2	O	RGMII 送信データ 2	B12
MCU_RGMII1_TD3	O	RGMII 送信データ 3	A12
MCU_RMII1_CRD_V	I	RMII キャリア センス / データ有効	B14
MCU_RMII1_REF_CLK	I	RMII 基準クロック	C14
MCU_RMII1_RX_ER	I	RMII 受信データ エラー	C12
MCU_RMII1_TX_EN	O	RMII 送信イネーブル	A14
MCU_RMII1_RXD0	I	RMII 受信データ 0	E13
MCU_RMII1_RXD1	I	RMII 受信データ 1	D14
MCU_RMII1_TXD0	O	RMII 送信データ 0	B13
MCU_RMII1_TXD1	O	RMII 送信データ 1	A13

5.3.3 CPTS

5.3.3.1 メイン ドメイン

表 5-7. CPTS0 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
CPTS0_RFT_CLK	I	CPTS 基準クロック	L31
CPTS0_TS_COMP	O	CPTS タイム スタンプ カウンタ比較	Y32
CPTS0_TS_SYNC	O	CPTS タイム スタンプ カウンタビット	E30
CPTS0_HW1TSPUSH	I	CPTS ハードウェア タイム スタンプ プッシュ 1	L31
CPTS0_HW2TSPUSH	I	CPTS ハードウェア タイム スタンプ プッシュ 2	J33

5.3.3.2 MCU ドメイン

表 5-8. MCU_CPTS0 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
MCU_CPTS0_RFT_CLK	I	CPTS 基準クロック	A20、B18
MCU_CPTS0_TS_COMP	O	CPTS タイム スタンプ カウンタ比較	A15
MCU_CPTS0_TS_SYNC	O	CPTS タイム スタンプ カウンタビット	B19
MCU_CPTS0_HW1TSPUSH	I	CPTS ハードウェア タイム スタンプ プッシュ 1	B15

表 5-8. MCU_CPTS0 信号の説明 (続き)

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
MCU_CPTS0_HW2TSPUSH	I	CPTS ハードウェア タイム スタンプ プッシュ 2	B17

5.3.4 CSI

5.3.4.1 メイン ドメイン

表 5-9. CSI0 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
CSI0_RXCLKN	I	CSI 差動受信クロック入力 (負)	AH33
CSI0_RXCLKP	I	CSI 差動受信クロック入力 (正)	AH32
CSI0_RXRCALIB ⁽¹⁾	A	オンチップ抵抗較正用に外部抵抗に接続する CSI ピン	AH31
CSI0_RXN0	I	CSI 差動受信入力 (負)	AL32
CSI0_RXN1	I	CSI 差動受信入力 (負)	AM31
CSI0_RXN2	I	CSI 差動受信入力 (負)	AN30
CSI0_RXN3	I	CSI 差動受信入力 (負)	AK33
CSI0_RXP0	I	CSI 差動受信入力 (正)	AL31
CSI0_RXP1	I	CSI 差動受信入力 (正)	AM30
CSI0_RXP2	I	CSI 差動受信入力 (正)	AN29
CSI0_RXP3	I	CSI 差動受信入力 (正)	AK32

(1) このピンを使用しない場合でも、このピンと VSS との間に 500Ω ±1% の外付け抵抗を接続する必要があります。

表 5-10. CSI1 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
CSI1_RXCLKN	I	CSI 差動受信クロック入力 (負)	AE29
CSI1_RXCLKP	I	CSI 差動受信クロック入力 (正)	AF29
CSI1_RXRCALIB ⁽¹⁾	A	オンチップ抵抗較正用に外部抵抗に接続する CSI ピン	AJ33
CSI1_RXN0	I	CSI 差動受信入力 (負)	AF30
CSI1_RXN1	I	CSI 差動受信入力 (負)	AE33
CSI1_RXN2	I	CSI 差動受信入力 (負)	AE31
CSI1_RXN3	I	CSI 差動受信入力 (負)	AF32
CSI1_RXP0	I	CSI 差動受信入力 (正)	AG30
CSI1_RXP1	I	CSI 差動受信入力 (正)	AF33
CSI1_RXP2	I	CSI 差動受信入力 (正)	AF31
CSI1_RXP3	I	CSI 差動受信入力 (正)	AG32

(1) このピンを使用しない場合でも、このピンと VSS との間に 500Ω ±1% の外付け抵抗を接続する必要があります。

表 5-11. CSI2 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
CSI2_RXCLKN	I	CSI 差動受信クロック入力 (負)	AC29
CSI2_RXCLKP	I	CSI 差動受信クロック入力 (正)	AB29
CSI2_RXRCALIB ⁽¹⁾	A	オンチップ抵抗較正用に外部抵抗に接続する CSI ピン	AH29
CSI2_RXN0	I	CSI 差動受信入力 (負)	AC30

表 5-11. CSI2 信号の説明 (続き)

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
CSI2_RXN1	I	CSI 差動受信入力 (負)	AB31
CSI2_RXN2	I	CSI 差動受信入力 (負)	AC32
CSI2_RXN3	I	CSI 差動受信入力 (負)	AB33
CSI2_RXP0	I	CSI 差動受信入力 (正)	AD30
CSI2_RXP1	I	CSI 差動受信入力 (正)	AC31
CSI2_RXP2	I	CSI 差動受信入力 (正)	AD32
CSI2_RXP3	I	CSI 差動受信入力 (正)	AC33

(1) このピンを使用しない場合でも、このピンと VSS との間に $500\Omega \pm 1\%$ の外付け抵抗を接続する必要があります。

5.3.5 DDRSS

5.3.5.1 メイン ドメイン

表 5-12. DDRSS0 信号の説明

信号名 [1] (2)	ピンの種類 [2]	説明 [3]	AND ピン [4]
DDR0_CKN	IO	DDRSS 差動クロック (負)	Y2
DDR0_CKP	IO	DDRSS 差動クロック (正)	AA1
DDR0_RESETn	IO	DDRSS のリセット	W7
DDR0_RET	I	DDR 保持イネーブル	AC7
DDR0_CA0	IO	DDRSS コマンド アドレス	AA3
DDR0_CA1	IO	DDRSS コマンド アドレス	Y4
DDR0_CA2	IO	DDRSS コマンド アドレス	AA4
DDR0_CA3	IO	DDRSS コマンド アドレス	AB3
DDR0_CA4	IO	DDRSS コマンド アドレス	Y3
DDR0_CA5	IO	DDRSS コマンド アドレス	AB5
DDR0_CAL0 (1)	A	IO パッド較正抵抗	R7
DDR0_CKE0	IO	DDRSS クロック イネーブル	AB6
DDR0_CKE1	IO	DDRSS クロック イネーブル	AB7
DDR0_CSn0_0	IO	DDRSS チップ セレクト	AA6
DDR0_CSn0_1	IO	DDRSS チップ セレクト	Y5
DDR0_CSn1_0	IO	DDRSS チップ セレクト	Y7
DDR0_CSn1_1	IO	DDRSS チップ セレクト	AA7
DDR0_DM0	IO	DDRSS データ マスク	U6
DDR0_DM1	IO	DDRSS データ マスク	V2
DDR0_DM2	IO	DDRSS データ マスク	AE2
DDR0_DM3	IO	DDRSS データ マスク	AF6
DDR0_DQ0	IO	DDRSS データ	R5
DDR0_DQ1	IO	DDRSS データ	R4
DDR0_DQ2	IO	DDRSS データ	R2
DDR0_DQ3	IO	DDRSS データ	T4
DDR0_DQ4	IO	DDRSS データ	U5
DDR0_DQ5	IO	DDRSS データ	T3
DDR0_DQ6	IO	DDRSS データ	T6

表 5-12. DDRSS0 信号の説明 (続き)

信号名 [1] ⁽²⁾	ピンの種類 [2]	説明 [3]	AND ピン [4]
DDR0_DQ7	IO	DDRSS データ	T7
DDR0_DQ8	IO	DDRSS データ	V4
DDR0_DQ9	IO	DDRSS データ	V7
DDR0_DQ10	IO	DDRSS データ	W3
DDR0_DQ11	IO	DDRSS データ	V5
DDR0_DQ12	IO	DDRSS データ	W6
DDR0_DQ13	IO	DDRSS データ	U2
DDR0_DQ14	IO	DDRSS データ	W4
DDR0_DQ15	IO	DDRSS データ	U3
DDR0_DQ16	IO	DDRSS データ	AD5
DDR0_DQ17	IO	DDRSS データ	AC3
DDR0_DQ18	IO	DDRSS データ	AE3
DDR0_DQ19	IO	DDRSS データ	AB2
DDR0_DQ20	IO	DDRSS データ	AC4
DDR0_DQ21	IO	DDRSS データ	AD2
DDR0_DQ22	IO	DDRSS データ	AC6
DDR0_DQ23	IO	DDRSS データ	AD4
DDR0_DQ24	IO	DDRSS データ	AG4
DDR0_DQ25	IO	DDRSS データ	AG2
DDR0_DQ26	IO	DDRSS データ	AF3
DDR0_DQ27	IO	DDRSS データ	AE5
DDR0_DQ28	IO	DDRSS データ	AE6
DDR0_DQ29	IO	DDRSS データ	AG5
DDR0_DQ30	IO	DDRSS データ	AF4
DDR0_DQ31	IO	DDRSS データ	AH6
DDR0_QS0N	IO	DDRSS 相補データ ストロープ	T1
DDR0_QS0P	IO	DDRSS データ ストロープ	R1
DDR0_QS1N	IO	DDRSS 相補データ ストロープ	W1
DDR0_QS1P	IO	DDRSS データ ストロープ	V1
DDR0_QS2N	IO	DDRSS 相補データ ストロープ	AC1
DDR0_QS2P	IO	DDRSS データ ストロープ	AD1
DDR0_QS3N	IO	DDRSS 相補データ ストロープ	AF1
DDR0_QS3P	IO	DDRSS データ ストロープ	AG1

- (1) このピンと VSS との間に $240\Omega \pm 1\%$ の外付け抵抗を接続する必要があります。このピンに外部電圧を印加しないでください。
- (2) DDRSS0 と DDRSS1 は常に増分の順序で使用する必要があります。たとえば、単一の LPDDR 部品を使用する場合は、DDR0_* インターフェイスに接続する必要があります。2 つの LPDDR 部品を使用する場合は、DDR0_* および DDR1_* インターフェイスに接続する必要があります。

表 5-13. DDRSS1 信号の説明

信号名 [1] ⁽²⁾	ピンの種類 [2]	説明 [3]	AND ピン [4]
DDR1_CKN	IO	DDRSS 差動クロック (負)	H1
DDR1_CKP	IO	DDRSS 差動クロック (正)	J2
DDR1_RESETn	IO	DDRSS のリセット	G5

表 5-13. DDRSS1 信号の説明 (続き)

信号名 [1] (2)	ピンの種類 [2]	説明 [3]	AND ピン [4]
DDR1_RET	I	DDR 保持イネーブル	G8
DDR1_CA0	IO	DDRSS コマンド アドレス	J4
DDR1_CA1	IO	DDRSS コマンド アドレス	H3
DDR1_CA2	IO	DDRSS コマンド アドレス	G2
DDR1_CA3	IO	DDRSS コマンド アドレス	J3
DDR1_CA4	IO	DDRSS コマンド アドレス	G3
DDR1_CA5	IO	DDRSS コマンド アドレス	H4
DDR1_CAL0 (1)	A	IO パッド校正抵抗	F8
DDR1_CKE0	IO	DDRSS クロック イネーブル	E7
DDR1_CKE1	IO	DDRSS クロック イネーブル	H6
DDR1_CSn0_0	IO	DDRSS チップ セレクト	G6
DDR1_CSn0_1	IO	DDRSS チップ セレクト	G7
DDR1_CSn1_0	IO	DDRSS チップ セレクト	H7
DDR1_CSn1_1	IO	DDRSS チップ セレクト	F6
DDR1_DM0	IO	DDRSS データ マスク	A3
DDR1_DM1	IO	DDRSS データ マスク	F3
DDR1_DM2	IO	DDRSS データ マスク	L2
DDR1_DM3	IO	DDRSS データ マスク	P2
DDR1_DQ0	IO	DDRSS データ	A6
DDR1_DQ1	IO	DDRSS データ	C6
DDR1_DQ2	IO	DDRSS データ	A5
DDR1_DQ3	IO	DDRSS データ	C4
DDR1_DQ4	IO	DDRSS データ	B4
DDR1_DQ5	IO	DDRSS データ	B2
DDR1_DQ6	IO	DDRSS データ	C3
DDR1_DQ7	IO	DDRSS データ	B5
DDR1_DQ8	IO	DDRSS データ	E5
DDR1_DQ9	IO	DDRSS データ	D2
DDR1_DQ10	IO	DDRSS データ	E2
DDR1_DQ11	IO	DDRSS データ	F4
DDR1_DQ12	IO	DDRSS データ	D6
DDR1_DQ13	IO	DDRSS データ	E4
DDR1_DQ14	IO	DDRSS データ	D3
DDR1_DQ15	IO	DDRSS データ	D5
DDR1_DQ16	IO	DDRSS データ	M3
DDR1_DQ17	IO	DDRSS データ	K4
DDR1_DQ18	IO	DDRSS データ	M2
DDR1_DQ19	IO	DDRSS データ	L5
DDR1_DQ20	IO	DDRSS データ	J5
DDR1_DQ21	IO	DDRSS データ	K3
DDR1_DQ22	IO	DDRSS データ	L4
DDR1_DQ23	IO	DDRSS データ	K6

表 5-13. DDRSS1 信号の説明 (続き)

信号名 [1] (2)	ピンの種類 [2]	説明 [3]	AND ピン [4]
DDR1_DQ24	IO	DDRSS データ	N6
DDR1_DQ25	IO	DDRSS データ	P4
DDR1_DQ26	IO	DDRSS データ	N3
DDR1_DQ27	IO	DDRSS データ	M5
DDR1_DQ28	IO	DDRSS データ	M6
DDR1_DQ29	IO	DDRSS データ	P5
DDR1_DQ30	IO	DDRSS データ	N4
DDR1_DQ31	IO	DDRSS データ	P6
DDR1_QS0N	IO	DDRSS 相補データ ストローブ	C1
DDR1_QS0P	IO	DDRSS データ ストローブ	B1
DDR1_QS1N	IO	DDRSS 相補データ ストローブ	F1
DDR1_QS1P	IO	DDRSS データ ストローブ	E1
DDR1_QS2N	IO	DDRSS 相補データ ストローブ	K1
DDR1_QS2P	IO	DDRSS データ ストローブ	L1
DDR1_QS3N	IO	DDRSS 相補データ ストローブ	N1
DDR1_QS3P	IO	DDRSS データ ストローブ	P1

- (1) このピンと VSS との間に $240\Omega \pm 1\%$ の外付け抵抗を接続する必要があります。このピンに外部電圧を印加しないでください。
- (2) DDRSS0 と DDRSS1 は常に増分の順序で使用する必要があります。たとえば、単一の LPDDR 部品を使用する場合は、DDR0_* インターフェイスに接続する必要があります。2 つの LPDDR 部品を使用する場合は、DDR0_* および DDR1_* インターフェイスに接続する必要があります。

5.3.6 ディスプレイポート

5.3.6.1 メインドメイン

表 5-14. DP0 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
DP0_AUXN	IO	ディスプレイポート差動補助データ (負)	AJ25
DP0_AUXP	IO	ディスプレイポート差動補助データ (正)	AJ24
DP0_HPDP	I	ディスプレイポートのホットプラグ検出	R33、U32、Y33
DP0_TXN0	O	ディスプレイポート差動送信 (負)	AJ21
DP0_TXN1	O	ディスプレイポート差動送信 (負)	AM18
DP0_TXN2	O	ディスプレイポート差動送信 (負)	AN20
DP0_TXN3	O	ディスプレイポート差動送信 (負)	AL22
DP0_TXP0	O	ディスプレイポート差動送信 (正)	AJ22
DP0_TXP1	O	ディスプレイポート差動送信 (正)	AM19
DP0_TXP2	O	ディスプレイポート差動送信 (正)	AN21
DP0_TXP3	O	ディスプレイポート差動送信 (正)	AL23

5.3.7 DMTIMER

5.3.7.1 メイン ドメイン

表 5-15. DMTIMER 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
TIMER_IO0	IO	タイマ入力および出力 (いずれかのメインドメイン タイマ インスタンスと組み合わせて使用可能)	AA32
TIMER_IO1	IO	タイマ入力および出力 (いずれかのメインドメイン タイマ インスタンスと組み合わせて使用可能)	W30
TIMER_IO2	IO	タイマ入力および出力 (いずれかのメインドメイン タイマ インスタンスと組み合わせて使用可能)	F30
TIMER_IO3	IO	タイマ入力および出力 (いずれかのメインドメイン タイマ インスタンスと組み合わせて使用可能)	E30
TIMER_IO4	IO	タイマ入力および出力 (いずれかのメインドメイン タイマ インスタンスと組み合わせて使用可能)	F29
TIMER_IO5	IO	タイマ入力および出力 (いずれかのメインドメイン タイマ インスタンスと組み合わせて使用可能)	F28
TIMER_IO6	IO	タイマ入力および出力 (いずれかのメインドメイン タイマ インスタンスと組み合わせて使用可能)	D33
TIMER_IO7	IO	タイマ入力および出力 (いずれかのメインドメイン タイマ インスタンスと組み合わせて使用可能)	E32

5.3.7.2 MCU ドメイン

表 5-16. MCU_DMTIMER 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
MCU_TIMER_IO0	IO	タイマ入力および出力 (いずれかの MCU ドメイン タイマ インスタンスと組み合わせて使用可能)	A9、E14
MCU_TIMER_IO1	IO	タイマ入力および出力 (いずれかの MCU ドメイン タイマ インスタンスと組み合わせて使用可能)	B21、E19
MCU_TIMER_IO2	IO	タイマ入力および出力 (いずれかの MCU ドメイン タイマ インスタンスと組み合わせて使用可能)	A12
MCU_TIMER_IO3	IO	タイマ入力および出力 (いずれかの MCU ドメイン タイマ インスタンスと組み合わせて使用可能)	B12
MCU_TIMER_IO4	IO	タイマ入力および出力 (いずれかの MCU ドメイン タイマ インスタンスと組み合わせて使用可能)	D13
MCU_TIMER_IO5	IO	タイマ入力および出力 (いずれかの MCU ドメイン タイマ インスタンスと組み合わせて使用可能)	D12
MCU_TIMER_IO6	IO	タイマ入力および出力 (いずれかの MCU ドメイン タイマ インスタンスと組み合わせて使用可能)	A19、B19
MCU_TIMER_IO7	IO	タイマ入力および出力 (いずれかの MCU ドメイン タイマ インスタンスと組み合わせて使用可能)	A15、B20
MCU_TIMER_IO8	IO	タイマ入力および出力 (いずれかの MCU ドメイン タイマ インスタンスと組み合わせて使用可能)	D15
MCU_TIMER_IO9	IO	タイマ入力および出力 (いずれかの MCU ドメイン タイマ インスタンスと組み合わせて使用可能)	C16

5.3.8 DSI

5.3.8.1 メイン ドメイン

表 5-17. DSI0 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
CSI0_TXCLKN	O	CSI 差動送信クロック出力 (負)	AJ28
CSI0_TXCLKP	O	CSI 差動送信クロック出力 (正)	AJ27
CSI0_TXN0	O	CSI 差動送信出力 (負)	AL26
CSI0_TXN1	O	CSI 差動送信出力 (負)	AK27
CSI0_TXN2	O	CSI 差動送信出力 (負)	AM25
CSI0_TXN3	O	CSI 差動送信出力 (負)	AN24
CSI0_TXP0	O	CSI 差動送信出力 (正)	AL25
CSI0_TXP1	O	CSI 差動送信出力 (正)	AK26
CSI0_TXP2	O	CSI 差動送信出力 (正)	AM24
CSI0_TXP3	O	CSI 差動送信出力 (正)	AN23
DSI0_TXCLKN	O	DSI 送信クロック (負)	AJ28
DSI0_TXCLKP	O	DSI 送信クロック (正)	AJ27
DSI0_TXRCALIB ⁽¹⁾	A	DSI 送信較正抵抗	AH25
DSI0_TXN0	IO	DSI 送信 (負)	AL26
DSI0_TXN1	O	DSI 送信 (負)	AK27
DSI0_TXN2	O	DSI 送信 (負)	AM25
DSI0_TXN3	O	DSI 送信 (負)	AN24
DSI0_TXP0	IO	DSI 送信 (正)	AL25
DSI0_TXP1	O	DSI 送信 (正)	AK26
DSI0_TXP2	O	DSI 送信 (正)	AM24
DSI0_TXP3	O	DSI 送信 (正)	AN23

(1) このピンを使用しない場合でも、このピンと VSS との間に 500Ω ±1% の外付け抵抗を接続する必要があります。

表 5-18. DSI1 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
CSI1_TXCLKN	O	CSI 差動送信クロック出力 (負)	AJ31
CSI1_TXCLKP	O	CSI 差動送信クロック出力 (正)	AJ30
CSI1_TXN0	O	CSI 差動送信出力 (負)	AK30
CSI1_TXN1	O	CSI 差動送信出力 (負)	AL29
CSI1_TXN2	O	CSI 差動送信出力 (負)	AM28
CSI1_TXN3	O	CSI 差動送信出力 (負)	AN27
CSI1_TXP0	O	CSI 差動送信出力 (正)	AK29
CSI1_TXP1	O	CSI 差動送信出力 (正)	AL28
CSI1_TXP2	O	CSI 差動送信出力 (正)	AM27
CSI1_TXP3	O	CSI 差動送信出力 (正)	AN26
DSI1_TXCLKN	O	DSI 送信クロック (負)	AJ31
DSI1_TXCLKP	O	DSI 送信クロック (正)	AJ30
DSI1_TXRCALIB ⁽¹⁾	A	DSI 送信較正抵抗	AH27

表 5-18. DSI1 信号の説明 (続き)

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
DSI1_TXN0	IO	DSI 送信 (負)	AK30
DSI1_TXN1	O	DSI 送信 (負)	AL29
DSI1_TXN2	O	DSI 送信 (負)	AM28
DSI1_TXN3	O	DSI 送信 (負)	AN27
DSI1_TXP0	IO	DSI 送信 (正)	AK29
DSI1_TXP1	O	DSI 送信 (正)	AL28
DSI1_TXP2	O	DSI 送信 (正)	AM27
DSI1_TXP3	O	DSI 送信 (正)	AN26

(1) このピンを使用しない場合でも、このピンと VSS との間に $500\Omega \pm 1\%$ の外付け抵抗を接続する必要があります。

5.3.9 DSS

5.3.9.1 メイン ドメイン

表 5-19. DSS0 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
DSS_FSYNC0	O	ビデオ出力のフレーム同期	G33、P29
DSS_FSYNC1	O	ビデオ出力のフレーム同期	T29、T30
DSS_FSYNC2	O	ビデオ出力のフレーム同期	P30、T31
DSS_FSYNC3	O	ビデオ出力のフレーム同期	M32、T32
VOUT0_DE	O	ビデオ出力データ イネーブル	H30
VOUT0_EXTPCLKIN	I	ビデオ出力の外部ピクセル クロック入力	G33
VOUT0_HSYNC	O	ビデオ出力の水平同期	J32
VOUT0_PCLK	O	ビデオ出力のピクセル クロック出力	F33
VOUT0_VSYNC	O	ビデオ出力の垂直同期	K33
VOUT0_DATA0	O	ビデオ出力データ 0	G28
VOUT0_DATA1	O	ビデオ出力データ 1	H31
VOUT0_DATA2	O	ビデオ出力データ 2	F31
VOUT0_DATA3	O	ビデオ出力データ 3	G29
VOUT0_DATA4	O	ビデオ出力データ 4	N33
VOUT0_DATA5	O	ビデオ出力データ 5	R32
VOUT0_DATA6	O	ビデオ出力データ 6	K32
VOUT0_DATA7	O	ビデオ出力データ 7	G32
VOUT0_DATA8	O	ビデオ出力データ 8	P33
VOUT0_DATA9	O	ビデオ出力データ 9	J31
VOUT0_DATA10	O	ビデオ出力データ 10	G31
VOUT0_DATA11	O	ビデオ出力データ 11	H33
VOUT0_DATA12	O	ビデオ出力データ 12	H32
VOUT0_DATA13	O	ビデオ出力データ 13	F32
VOUT0_DATA14	O	ビデオ出力データ 14	K31
VOUT0_DATA15	O	ビデオ出力データ 15	J30
VOUT0_DATA16	O	ビデオ出力データ 16	J33
VOUT0_DATA17	O	ビデオ出力データ 17	E33

表 5-19. DSS0 信号の説明 (続き)

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
VOUT0_DATA18	O	ビデオ出力データ 18	G28、P32
VOUT0_DATA19	O	ビデオ出力データ 19	H31、U30
VOUT0_DATA20	O	ビデオ出力データ 20	G30、P33
VOUT0_DATA21	O	ビデオ出力データ 21	J31、R31
VOUT0_DATA22	O	ビデオ出力データ 22	E33、R29
VOUT0_DATA23	O	ビデオ出力データ 23	L31、R30
VOUT0_VP0_DE	O	代替出力データ イネーブル	H30
VOUT0_VP0_HSYNC	O	代替出力の水平同期	J32
VOUT0_VP0_VSYNC	O	代替出力の垂直同期	K33
VOUT0_VP2_DE	O	代替出力データ イネーブル	H30
VOUT0_VP2_HSYNC	O	代替出力の水平同期	J32
VOUT0_VP2_VSYNC	O	代替出力の垂直同期	K33

5.3.10 ECAP

5.3.10.1 メイン ドメイン

表 5-20. ECAP0 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
ECAP0_IN_APWM_OUT	IO	拡張キャプチャ (ECAP) 入力または補助 PWM (APWM) 出力	F29、L31

表 5-21. ECAP1 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
ECAP1_IN_APWM_OUT	IO	拡張キャプチャ (ECAP) 入力または補助 PWM (APWM) 出力	AA32、F28

表 5-22. ECAP2 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
ECAP2_IN_APWM_OUT	IO	拡張キャプチャ (ECAP) 入力または補助 PWM (APWM) 出力	W30

5.3.11 EPWM

5.3.11.1 メイン ドメイン

表 5-23. EPWM 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
EHRPWM_SOCA	O	EHRPWM 変換開始 A	G32
EHRPWM_SOCB	O	EHRPWM 変換開始 B	M32
EHRPWM_TZn_IN0	I	EHRPWMトリップ ゾーン入力 0 (アクティブ Low)	F31
EHRPWM_TZn_IN1	I	EHRPWMトリップ ゾーン入力 1 (アクティブ Low)	G31
EHRPWM_TZn_IN2	I	EHRPWMトリップ ゾーン入力 2 (アクティブ Low)	J30
EHRPWM_TZn_IN3	I	EHRPWMトリップ ゾーン入力 3 (アクティブ Low)	N30

表 5-23. EPWM 信号の説明 (続き)

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
EHRPWM_TZn_IN4	I	EHRPWMトリップ ゾーン入力 4 (アクティブ Low)	K33
EHRPWM_TZn_IN5	I	EHRPWMトリップ ゾーン入力 5 (アクティブ Low)	G33

表 5-24. EPWM0 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
EHRPWM0_A	IO	EHRPWM 出力 A	E30、G29、Y33
EHRPWM0_B	IO	EHRPWM 出力 B	F30、N33
EHRPWM0_SYNCI	I	外部ピンから EHRPWM モジュールへの同期入力	H31
EHRPWM0_SYNCO	O	EHRPWM モジュールから外部ピンへの同期出力	H32

表 5-25. EPWM1 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
EHRPWM1_A	IO	EHRPWM 出力 A	F28、R32、Y32
EHRPWM1_B	IO	EHRPWM 出力 B	F29、G28

表 5-26. EPWM2 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
EHRPWM2_A	IO	EHRPWM 出力 A	E32、F32、V31
EHRPWM2_B	IO	EHRPWM 出力 B	D33、K31

表 5-27. EPWM3 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
EHRPWM3_A	IO	EHRPWM 出力 A	F30、M31、V30
EHRPWM3_B	IO	EHRPWM 出力 B	P30
EHRPWM3_SYNCI	I	外部ピンから EHRPWM モジュールへの同期入力	L32
EHRPWM3_SYNCO	O	EHRPWM モジュールから外部ピンへの同期出力	T33

表 5-28. EPWM4 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
EHRPWM4_A	IO	EHRPWM 出力 A	F29、L33、W31
EHRPWM4_B	IO	EHRPWM 出力 B	F33

表 5-29. EPWM5 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
EHRPWM5_A	IO	EHRPWM 出力 A	D33、H30
EHRPWM5_B	IO	EHRPWM 出力 B	J32

5.3.12 EQEP

5.3.12.1 メイン ドメイン

表 5-30. EQEP0 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
EQEP0_A	I	EQEP 直交入力 A	U31
EQEP0_B	I	EQEP 直交入力 B	M33
EQEP0_I	IO	EQEP インデックス	N32
EQEP0_S	IO	EQEP ストロープ	U32

表 5-31. EQEP1 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
EQEP1_A	I	EQEP 直交入力 A	P31
EQEP1_B	I	EQEP 直交入力 B	N31
EQEP1_I	IO	EQEP インデックス	E33
EQEP1_S	IO	EQEP ストロープ	H29

表 5-32. EQEP2 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
EQEP2_A	I	EQEP 直交入力 A	H33
EQEP2_B	I	EQEP 直交入力 B	J31
EQEP2_I	IO	EQEP インデックス	K32
EQEP2_S	IO	EQEP ストロープ	P33

5.3.13 GPIO

5.3.13.1 メイン ドメイン

表 5-33. GPIO0 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
GPIO0_0	IO	汎用入出力	Y29
GPIO0_1	IO	汎用入出力	P29
GPIO0_2	IO	汎用入出力	T29
GPIO0_3	IO	汎用入出力	T31
GPIO0_4	IO	汎用入出力	T32
GPIO0_5	IO	汎用入出力	R33
GPIO0_6	IO	汎用入出力	R30
GPIO0_7	IO	汎用入出力	R29
GPIO0_8	IO	汎用入出力	R31
GPIO0_9	IO	汎用入出力	G30
GPIO0_10	IO	汎用入出力	U30
GPIO0_11	IO	汎用入出力	P32
GPIO0_12	IO	汎用入出力	E33
GPIO0_13	IO	汎用入出力	T30
GPIO0_14	IO	汎用入出力	J30

表 5-33. GPIO0 信号の説明 (続き)

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
GPIO0_15	IO	汎用入出力	K31
GPIO0_16	IO	汎用入出力	F32
GPIO0_17	IO	汎用入出力	H32
GPIO0_18	IO	汎用入出力	H33
GPIO0_19	IO	汎用入出力	G31
GPIO0_20	IO	汎用入出力	J31
GPIO0_21	IO	汎用入出力	P33
GPIO0_22	IO	汎用入出力	G32
GPIO0_23	IO	汎用入出力	K32
GPIO0_24	IO	汎用入出力	R32
GPIO0_25	IO	汎用入出力	N33
GPIO0_26	IO	汎用入出力	G29
GPIO0_27	IO	汎用入出力	G33
GPIO0_28	IO	汎用入出力	H31
GPIO0_29	IO	汎用入出力	G28
GPIO0_30	IO	汎用入出力	F33
GPIO0_31	IO	汎用入出力	F31
GPIO0_32	IO	汎用入出力	J32
GPIO0_33	IO	汎用入出力	H30
GPIO0_34	IO	汎用入出力	K33
GPIO0_35	IO	汎用入出力	M31
GPIO0_36	IO	汎用入出力	N30
GPIO0_37	IO	汎用入出力	T33
GPIO0_38	IO	汎用入出力	L32
GPIO0_39	IO	汎用入出力	P30
GPIO0_40	IO	汎用入出力	M32
GPIO0_41	IO	汎用入出力	L33
GPIO0_42	IO	汎用入出力	U31
GPIO0_43	IO	汎用入出力	M33
GPIO0_44	IO	汎用入出力	P31
GPIO0_45	IO	汎用入出力	N31
GPIO0_46	IO	汎用入出力	U32
GPIO0_47	IO	汎用入出力	N32
GPIO0_48	IO	汎用入出力	H29
GPIO0_49	IO	汎用入出力	L31
GPIO0_50	IO	汎用入出力	J33
GPIO0_51	IO	汎用入出力	Y33
GPIO0_52	IO	汎用入出力	Y32
GPIO0_53	IO	汎用入出力	V31
GPIO0_54	IO	汎用入出力	V30
GPIO0_55	IO	汎用入出力	W31
GPIO0_56	IO	汎用入出力	AA30
GPIO0_57	IO	汎用入出力	Y30
GPIO0_58	IO	汎用入出力	AA32

表 5-33. GPIO0 信号の説明 (続き)

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
GPIO0_59	IO	汎用入出力	W30
GPIO0_60	IO	汎用入出力	F30
GPIO0_61	IO	汎用入出力	E30
GPIO0_62	IO	汎用入出力	F29
GPIO0_63	IO	汎用入出力	F28
GPIO0_64	IO	汎用入出力	D33
GPIO0_65	IO	汎用入出力	E32

5.3.13.2 WKUP ドメイン

表 5-34. WKUP_GPIO0 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
WKUP_GPIO0_0	IO	汎用入出力	E15
WKUP_GPIO0_1	IO	汎用入出力	D16
WKUP_GPIO0_2	IO	汎用入出力	D18
WKUP_GPIO0_3	IO	汎用入出力	D19
WKUP_GPIO0_4	IO	汎用入出力	E16
WKUP_GPIO0_5	IO	汎用入出力	D20
WKUP_GPIO0_6	IO	汎用入出力	B15
WKUP_GPIO0_7	IO	汎用入出力	B17
WKUP_GPIO0_8	IO	汎用入出力	B19
WKUP_GPIO0_9	IO	汎用入出力	A15
WKUP_GPIO0_10	IO	汎用入出力	B18
WKUP_GPIO0_11	IO	汎用入出力	B21
WKUP_GPIO0_12	IO	汎用入出力	D17
WKUP_GPIO0_13	IO	汎用入出力	D21
WKUP_GPIO0_14	IO	汎用入出力	D15
WKUP_GPIO0_15	IO	汎用入出力	C16
WKUP_GPIO0_16	IO	汎用入出力	D8
WKUP_GPIO0_17	IO	汎用入出力	D10
WKUP_GPIO0_18	IO	汎用入出力	C10
WKUP_GPIO0_19	IO	汎用入出力	E10
WKUP_GPIO0_20	IO	汎用入出力	F9
WKUP_GPIO0_21	IO	汎用入出力	E9
WKUP_GPIO0_22	IO	汎用入出力	D11
WKUP_GPIO0_23	IO	汎用入出力	D9
WKUP_GPIO0_24	IO	汎用入出力	C9
WKUP_GPIO0_25	IO	汎用入出力	C7
WKUP_GPIO0_26	IO	汎用入出力	C8
WKUP_GPIO0_27	IO	汎用入出力	F12
WKUP_GPIO0_28	IO	汎用入出力	F11
WKUP_GPIO0_29	IO	汎用入出力	F10
WKUP_GPIO0_30	IO	汎用入出力	E11
WKUP_GPIO0_31	IO	汎用入出力	B7

表 5-34. WKUP_GPIO0 信号の説明 (続き)

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
WKUP_GPIO0_32	IO	汎用入出力	B10
WKUP_GPIO0_33	IO	汎用入出力	B9
WKUP_GPIO0_34	IO	汎用入出力	B8
WKUP_GPIO0_35	IO	汎用入出力	B11
WKUP_GPIO0_36	IO	汎用入出力	A11
WKUP_GPIO0_37	IO	汎用入出力	A10
WKUP_GPIO0_38	IO	汎用入出力	A8
WKUP_GPIO0_39	IO	汎用入出力	A9
WKUP_GPIO0_40	IO	汎用入出力	B14
WKUP_GPIO0_41	IO	汎用入出力	C12
WKUP_GPIO0_42	IO	汎用入出力	A12
WKUP_GPIO0_43	IO	汎用入出力	B12
WKUP_GPIO0_44	IO	汎用入出力	A13
WKUP_GPIO0_45	IO	汎用入出力	B13
WKUP_GPIO0_46	IO	汎用入出力	A14
WKUP_GPIO0_47	IO	汎用入出力	C14
WKUP_GPIO0_48	IO	汎用入出力	D13
WKUP_GPIO0_49	IO	汎用入出力	A20
WKUP_GPIO0_50	IO	汎用入出力	D14
WKUP_GPIO0_51	IO	汎用入出力	E13
WKUP_GPIO0_52	IO	汎用入出力	F13
WKUP_GPIO0_53	IO	汎用入出力	E12
WKUP_GPIO0_54	IO	汎用入出力	F15
WKUP_GPIO0_55	IO	汎用入出力	E18
WKUP_GPIO0_56	IO	汎用入出力	A19
WKUP_GPIO0_57	IO	汎用入出力	B20
WKUP_GPIO0_58	IO	汎用入出力	C20
WKUP_GPIO0_59	IO	汎用入出力	C19
WKUP_GPIO0_60	IO	汎用入出力	E22
WKUP_GPIO0_61	IO	汎用入出力	C18
WKUP_GPIO0_62	IO	汎用入出力	D12
WKUP_GPIO0_63	IO	汎用入出力	A16
WKUP_GPIO0_64	IO	汎用入出力	D23
WKUP_GPIO0_65	IO	汎用入出力	D22
WKUP_GPIO0_66	IO	汎用入出力	A17
WKUP_GPIO0_67	IO	汎用入出力	A18
WKUP_GPIO0_68	IO	汎用入出力	E21
WKUP_GPIO0_69	IO	汎用入出力	E14
WKUP_GPIO0_70	IO	汎用入出力	E19
WKUP_GPIO0_71	I	汎用入出力	E26
WKUP_GPIO0_72	I	汎用入出力	F25
WKUP_GPIO0_73	I	汎用入出力	F23
WKUP_GPIO0_74	I	汎用入出力	A28
WKUP_GPIO0_75	I	汎用入出力	E24

表 5-34. WKUP_GPIO0 信号の説明 (続き)

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
WKUP_GPIO0_76	I	汎用入出力	D27
WKUP_GPIO0_77	I	汎用入出力	A26
WKUP_GPIO0_78	I	汎用入出力	B27
WKUP_GPIO0_79	I	汎用入出力	C32
WKUP_GPIO0_80	I	汎用入出力	B33
WKUP_GPIO0_81	I	汎用入出力	B31
WKUP_GPIO0_82	I	汎用入出力	B29
WKUP_GPIO0_83	I	汎用入出力	D31
WKUP_GPIO0_84	I	汎用入出力	A32
WKUP_GPIO0_85	I	汎用入出力	A30
WKUP_GPIO0_86	I	汎用入出力	C28
WKUP_GPIO0_87	IO	汎用入出力	A21
WKUP_GPIO0_88	IO	汎用入出力	B16

5.3.14 GPMC

5.3.14.1 メイン ドメイン

表 5-35. GPMC0 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
GPMC0_ADVn_ALE	O	GPMC アドレス有効 (アクティブ Low) またはアドレス ラッチ イネーブル	H33
GPMC0_CLK	IO	GPMC クロック	P29
GPMC0_CLKOUT	O	外部同期用に生成された GPMC クロック	K33
GPMC0_DIR	O	GPMC データ バス信号方向制御	F33、G28
GPMC0_OEn_REn	O	GPMC 出力イネーブル (アクティブ Low) または読み出しイネーブル (アクティブ Low)	J32
GPMC0_WEn	O	GPMC 書き込みイネーブル (アクティブ Low)	T30
GPMC0_WPn	O	GPMC フラッシュ書き込み保護 (アクティブ Low)	H33
GPMC0_A0	OZ	GPMC アドレス 0 出力。8 ビット データ非多重化メモリを効果的にアドレス指定するためにのみ使用されます。	M31
GPMC0_A1	OZ	GPMC アドレス 1 出力 (A/D 非多重化モード) およびアドレス 17 (A/D 多重化モード)	N30
GPMC0_A2	OZ	GPMC アドレス 2 出力 (A/D 非多重化モード) およびアドレス 18 (A/D 多重化モード)	T33
GPMC0_A3	OZ	GPMC アドレス 3 出力 (A/D 非多重化モード) およびアドレス 19 (A/D 多重化モード)	L32
GPMC0_A4	OZ	GPMC アドレス 4 出力 (A/D 非多重化モード) およびアドレス 20 (A/D 多重化モード)	P30
GPMC0_A5	OZ	GPMC アドレス 5 出力 (A/D 非多重化モード) およびアドレス 21 (A/D 多重化モード)	M32
GPMC0_A6	OZ	GPMC アドレス 6 出力 (A/D 非多重化モード) およびアドレス 22 (A/D 多重化モード)	L33
GPMC0_A7	OZ	GPMC アドレス 7 出力 (A/D 非多重化モード) およびアドレス 23 (A/D 多重化モード)	U31
GPMC0_A8	OZ	GPMC アドレス 8 出力 (A/D 非多重化モード) およびアドレス 24 (A/D 多重化モード)	M33

表 5-35. GPMC0 信号の説明 (続き)

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
GPMC0_A9	OZ	GPMC アドレス 9 出力 (A/D 非多重化モード) およびアドレス 25 (A/D 多重化モード)	P31
GPMC0_A10	OZ	GPMC アドレス 10 出力 (A/D 非多重化モード) およびアドレス 26 (A/D 多重化モード)	N31
GPMC0_A11	OZ	GPMC アドレス 11 出力 (A/D 非多重化モード) (A/D 多重化モードでは未使用)	U32
GPMC0_A12	OZ	GPMC アドレス 12 出力 (A/D 非多重化モード) (A/D 多重化モードでは未使用)	N32
GPMC0_A13	OZ	GPMC アドレス 13 出力 (A/D 非多重化モード) (A/D 多重化モードでは未使用)	H29
GPMC0_A14	OZ	GPMC アドレス 14 出力 (A/D 非多重化モード) (A/D 多重化モードでは未使用)	M31、P32
GPMC0_A15	OZ	GPMC アドレス 15 出力 (A/D 非多重化モード) (A/D 多重化モードでは未使用)	U30
GPMC0_A16	OZ	GPMC アドレス 16 出力 (A/D 非多重化モード) (A/D 多重化モードでは未使用)	G30
GPMC0_A17	OZ	GPMC アドレス 17 出力 (A/D 非多重化モード) (A/D 多重化モードでは未使用)	R31
GPMC0_A18	OZ	GPMC アドレス 18 出力 (A/D 非多重化モード) (A/D 多重化モードでは未使用)	R29
GPMC0_A19	OZ	GPMC アドレス 19 出力 (A/D 非多重化モード) (A/D 多重化モードでは未使用)	R30
GPMC0_A20	OZ	GPMC アドレス 20 出力 (A/D 非多重化モード) (A/D 多重化モードでは未使用)	R33
GPMC0_A21	OZ	GPMC アドレス 21 出力 (A/D 非多重化モード) (A/D 多重化モードでは未使用)	T32
GPMC0_A22	OZ	GPMC アドレス 22 出力 (A/D 非多重化モード) (A/D 多重化モードでは未使用)	T31
GPMC0_A23	OZ	GPMC アドレス 23 出力 (A/D 非多重化モード) (A/D 多重化モードでは未使用)	T29
GPMC0_A24	OZ	GPMC アドレス 24 出力 (A/D 非多重化モード) (A/D 多重化モードでは未使用)	P29
GPMC0_AD0	IO	GPMC データ 0 入出力 (A/D 非多重化モード) および追加アドレス 1 出力 (A/D 多重化モード)	J30
GPMC0_AD1	IO	GPMC データ 1 入出力 (A/D 非多重化モード) および追加アドレス 2 出力 (A/D 多重化モード)	K31
GPMC0_AD2	IO	GPMC データ 2 入出力 (A/D 非多重化モード) および追加アドレス 3 出力 (A/D 多重化モード)	F32
GPMC0_AD3	IO	GPMC データ 3 入出力 (A/D 非多重化モード) および追加アドレス 4 出力 (A/D 多重化モード)	H32
GPMC0_AD4	IO	GPMC データ 4 入出力 (A/D 非多重化モード) および追加アドレス 5 出力 (A/D 多重化モード)	E33
GPMC0_AD5	IO	GPMC データ 5 入出力 (A/D 非多重化モード) および追加アドレス 6 出力 (A/D 多重化モード)	L31
GPMC0_AD6	IO	GPMC データ 6 入出力 (A/D 非多重化モード) および追加アドレス 7 出力 (A/D 多重化モード)	J33
GPMC0_AD7	IO	GPMC データ 7 入出力 (A/D 非多重化モード) および追加アドレス 8 出力 (A/D 多重化モード)	G33

表 5-35. GPMC0 信号の説明 (続き)

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
GPMC0_AD8	IO	GPMC データ 8 入出力 (A/D 非多重化モード) および追加アドレス 9 出力 (A/D 多重化モード)	G31
GPMC0_AD9	IO	GPMC データ 9 入出力 (A/D 非多重化モード) および追加アドレス 10 出力 (A/D 多重化モード)	J31
GPMC0_AD10	IO	GPMC データ 10 入出力 (A/D 非多重化モード) および追加アドレス 11 出力 (A/D 多重化モード)	P33
GPMC0_AD11	IO	GPMC データ 11 入出力 (A/D 非多重化モード) および追加アドレス 12 出力 (A/D 多重化モード)	G32
GPMC0_AD12	IO	GPMC データ 12 入出力 (A/D 非多重化モード) および追加アドレス 13 出力 (A/D 多重化モード)	K32
GPMC0_AD13	IO	GPMC データ 13 入出力 (A/D 非多重化モード) および追加アドレス 14 出力 (A/D 多重化モード)	R32
GPMC0_AD14	IO	GPMC データ 14 入出力 (A/D 非多重化モード) および追加アドレス 15 出力 (A/D 多重化モード)	N33
GPMC0_AD15	IO	GPMC データ 15 入出力 (A/D 非多重化モード) および追加アドレス 16 出力 (A/D 多重化モード)	G29
GPMC0_BE0n_CLE	O	GPMC 下位バイト イネーブル (アクティブ Low) またはコマンドラッチ イネーブル	H31
GPMC0_BE1n	O	GPMC 上位バイト イネーブル (アクティブ Low)	F31
GPMC0_CSn0	O	GPMC チップ セレクト 0 (アクティブ Low)	H30
GPMC0_CSn1	O	GPMC チップ セレクト 1 (アクティブ Low)	F33
GPMC0_CSn2	O	GPMC チップ セレクト 2 (アクティブ Low)	M31、P32
GPMC0_CSn3	O	GPMC チップ セレクト 3 (アクティブ Low)	T29
GPMC0_WAIT0	I	GPMC ウェイト外部表示	G28
GPMC0_WAIT1	I	GPMC ウェイト外部表示	U30
GPMC0_WAIT2	I	GPMC ウェイト外部表示	T31
GPMC0_WAIT3	I	GPMC ウェイト外部表示	H29

5.3.15 HYPERBUS

5.3.15.1 MCU ドメイン

表 5-36. MCU_HYPERBUS0 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
MCU_HYPERBUS0_CK	O	Hyperbus 差動クロック (正)	D8
MCU_HYPERBUS0_CKn	O	Hyperbus 差動クロック (負)	D10
MCU_HYPERBUS0_INTn	I	Hyperbus 割り込み (アクティブ Low)	B9、E11
MCU_HYPERBUS0_RESETn	O	Hyperbus リセット (アクティブ Low) 出力	F11
MCU_HYPERBUS0_RESETOn	I	Hyperbus メモリからの Hyperbus リセット ステータス インジケータ (アクティブ Low)	B10、F10
MCU_HYPERBUS0_RWDS	IO	Hyperbus 読み取り / 書き込みデータ ストロープ	C10
MCU_HYPERBUS0_WPn	O	Hyperbus 書き込み保護 (未使用)	A9、E11、F10
MCU_HYPERBUS0_CSn0	O	Hyperbus チップ セレクト 0	F12
MCU_HYPERBUS0_CSn1	O	Hyperbus チップ セレクト 1	A9、F10
MCU_HYPERBUS0_DQ0	IO	Hyperbus データ 0	E10
MCU_HYPERBUS0_DQ1	IO	Hyperbus データ 1	F9

表 5-36. MCU_HYPERBUS0 信号の説明 (続き)

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
MCU_HYPERBUS0_DQ2	IO	Hyperbus データ 2	E9
MCU_HYPERBUS0_DQ3	IO	Hyperbus データ 3	D11
MCU_HYPERBUS0_DQ4	IO	Hyperbus データ 4	D9
MCU_HYPERBUS0_DQ5	IO	Hyperbus データ 5	C9
MCU_HYPERBUS0_DQ6	IO	Hyperbus データ 6	C7
MCU_HYPERBUS0_DQ7	IO	Hyperbus データ 7	C8

5.3.16 I2C

5.3.16.1 メイン ドメイン

表 5-37. I2C0 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
I2C0_SCL	IOD	I2C クロック	AA30
I2C0_SDA	IOD	I2C データ	Y30

表 5-38. I2C1 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
I2C1_SCL	IOD	I2C クロック	L31、M33、R31
I2C1_SDA	IOD	I2C データ	G30、J33、P31

表 5-39. I2C2 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
I2C2_SCL	IOD	I2C クロック	G31、V31
I2C2_SDA	IOD	I2C データ	J31、V30

表 5-40. I2C3 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
I2C3_SCL	IOD	I2C クロック	F30、N33
I2C3_SDA	IOD	I2C データ	E30、R32

表 5-41. I2C4 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
I2C4_SCL	IOD	I2C クロック	F28、H30、R33
I2C4_SDA	IOD	I2C データ	F29、J32、T32

表 5-42. I2C5 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
I2C5_SCL	IOD	I2C クロック	G28、R29

表 5-42. I2C5 信号の説明 (続き)

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
I2C5_SDA	IOD	I2C データ	F33、R30

表 5-43. I2C6 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
I2C6_SCL	IOD	I2C クロック	E32、W30
I2C6_SDA	IOD	I2C データ	AA32、D33

5.3.16.2 MCU ドメイン

表 5-44. MCU_I2C0 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
MCU_I2C0_SCL	IOD	I2C クロック	D22
MCU_I2C0_SDA	IOD	I2C データ	A21

表 5-45. MCU_I2C1 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
MCU_I2C1_SCL	IOD	I2C クロック	B15、B19
MCU_I2C1_SDA	IOD	I2C データ	A15、B17

5.3.16.3 WKUP ドメイン

表 5-46. WKUP_I2C0 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
WKUP_I2C0_SCL	IOD	I2C クロック	A16
WKUP_I2C0_SDA	IOD	I2C データ	D23

5.3.17 I3C

5.3.17.1 MCU ドメイン

表 5-47. MCU_I3C0 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
MCU_I3C0_SCL	IO	I3C クロック	B19
MCU_I3C0_SDA	IO	I3C データ	A15
MCU_I3C0_SDAPULLEN	OD	I3C データプル イネーブル	B16、B21

5.3.18 MCAN

5.3.18.1 メイン ドメイン

表 5-48. MCAN0 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
MCAN0_RX	I	MCAN 受信データ	G29

表 5-48. MCAN0 信号の説明 (続き)

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
MCAN0_TX	O	MCAN 送信データ	N33

表 5-49. MCAN1 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
MCAN1_RX	I	MCAN 受信データ	H31、J33
MCAN1_TX	O	MCAN 送信データ	G33

表 5-50. MCAN2 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
MCAN2_RX	I	MCAN 受信データ	F33
MCAN2_TX	O	MCAN 送信データ	G28

表 5-51. MCAN3 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
MCAN3_RX	I	MCAN 受信データ	J32
MCAN3_TX	O	MCAN 送信データ	F31

表 5-52. MCAN4 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
MCAN4_RX	I	MCAN 受信データ	K33
MCAN4_TX	O	MCAN 送信データ	H30

表 5-53. MCAN5 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
MCAN5_RX	I	MCAN 受信データ	K31、N30
MCAN5_TX	O	MCAN 送信データ	J30、M31

表 5-54. MCAN6 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
MCAN6_RX	I	MCAN 受信データ	H32、L32
MCAN6_TX	O	MCAN 送信データ	F32、T33

表 5-55. MCAN7 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
MCAN7_RX	I	MCAN 受信データ	G31、M32
MCAN7_TX	O	MCAN 送信データ	H33、P30

表 5-56. MCAN8 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
MCAN8_RX	I	MCAN 受信データ	P33、U31
MCAN8_TX	O	MCAN 送信データ	J31、L33

表 5-57. MCAN9 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
MCAN9_RX	I	MCAN 受信データ	K32、P31
MCAN9_TX	O	MCAN 送信データ	G32、M33

表 5-58. MCAN10 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
MCAN10_RX	I	MCAN 受信データ	U32
MCAN10_TX	O	MCAN 送信データ	N31

表 5-59. MCAN11 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
MCAN11_RX	I	MCAN 受信データ	H29
MCAN11_TX	O	MCAN 送信データ	N32

表 5-60. MCAN12 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
MCAN12_RX	I	MCAN 受信データ	E33、T29
MCAN12_TX	O	MCAN 送信データ	L31、P29

表 5-61. MCAN13 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
MCAN13_RX	I	MCAN 受信データ	T32、W30
MCAN13_TX	O	MCAN 送信データ	AA32、T31

表 5-62. MCAN14 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
MCAN14_RX	I	MCAN 受信データ	R30、Y32
MCAN14_TX	O	MCAN 送信データ	R33、Y33

表 5-63. MCAN15 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
MCAN15_RX	I	MCAN 受信データ	E32、R31
MCAN15_TX	O	MCAN 送信データ	D33、R29

表 5-64. MCAN16 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
MCAN16_RX	I	MCAN 受信データ	U30
MCAN16_TX	O	MCAN 送信データ	G30

表 5-65. MCAN17 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
MCAN17_RX	I	MCAN 受信データ	R32、T30
MCAN17_TX	O	MCAN 送信データ	P32

5.3.18.2 MCU ドメイン

表 5-66. MCU_MCAN0 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
MCU_MCAN0_RX	I	MCAN 受信データ	C18
MCU_MCAN0_TX	O	MCAN 送信データ	E22

表 5-67. MCU_MCAN1 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
MCU_MCAN1_RX	I	MCAN 受信データ	D20
MCU_MCAN1_TX	O	MCAN 送信データ	E16

5.3.19 MCASP

5.3.19.1 メイン ドメイン

表 5-68. MCASP0 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
MCASP0_ACLKR	IO	MCASP 受信ビット クロック	U31
MCASP0_ACLKX	IO	MCASP 送信ビット クロック	J30
MCASP0_AFSR	IO	MCASP 受信フレーム同期	M33
MCASP0_AFSX	IO	MCASP 送信フレーム同期	K31
MCASP0_AXR0	IO	MCASP シリアル データ (入力 / 出力)	F32
MCASP0_AXR1	IO	MCASP シリアル データ (入力 / 出力)	H32
MCASP0_AXR2	IO	MCASP シリアル データ (入力 / 出力)	H33
MCASP0_AXR3	IO	MCASP シリアル データ (入力 / 出力)	F31
MCASP0_AXR4	IO	MCASP シリアル データ (入力 / 出力)	J32
MCASP0_AXR5	IO	MCASP シリアル データ (入力 / 出力)	H30
MCASP0_AXR6	IO	MCASP シリアル データ (入力 / 出力)	K33
MCASP0_AXR7	IO	MCASP シリアル データ (入力 / 出力)	M31
MCASP0_AXR8	IO	MCASP シリアル データ (入力 / 出力)	N30
MCASP0_AXR9	IO	MCASP シリアル データ (入力 / 出力)	T33
MCASP0_AXR10	IO	MCASP シリアル データ (入力 / 出力)	L32
MCASP0_AXR11	IO	MCASP シリアル データ (入力 / 出力)	P30

表 5-68. MCASP0 信号の説明 (続き)

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
MCASP0_AXR12	IO	MCASP シリアル データ (入力 / 出力)	M32
MCASP0_AXR13	IO	MCASP シリアル データ (入力 / 出力)	L33
MCASP0_AXR14	IO	MCASP シリアル データ (入力 / 出力)	U31
MCASP0_AXR15	IO	MCASP シリアル データ (入力 / 出力)	M33

表 5-69. MCASP1 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
MCASP1_ACLKR	IO	MCASP 受信ビット クロック	H30
MCASP1_ACLKX	IO	MCASP 送信ビット クロック	U32
MCASP1_AFSR	IO	MCASP 受信フレーム同期	K33
MCASP1_AFSX	IO	MCASP 送信フレーム同期	N32
MCASP1_AXR0	IO	MCASP シリアル データ (入力 / 出力)	H29
MCASP1_AXR1	IO	MCASP シリアル データ (入力 / 出力)	G31
MCASP1_AXR2	IO	MCASP シリアル データ (入力 / 出力)	J31
MCASP1_AXR3	IO	MCASP シリアル データ (入力 / 出力)	P31
MCASP1_AXR4	IO	MCASP シリアル データ (入力 / 出力)	N31

表 5-70. MCASP2 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
MCASP2_ACLKR	IO	MCASP 受信ビット クロック	M32
MCASP2_ACLKX	IO	MCASP 送信ビット クロック	P33
MCASP2_AFSR	IO	MCASP 受信フレーム同期	L33
MCASP2_AFSX	IO	MCASP 送信フレーム同期	G32
MCASP2_AXR0	IO	MCASP シリアル データ (入力 / 出力)	K32
MCASP2_AXR1	IO	MCASP シリアル データ (入力 / 出力)	R32
MCASP2_AXR2	IO	MCASP シリアル データ (入力 / 出力)	N33
MCASP2_AXR3	IO	MCASP シリアル データ (入力 / 出力)	G28
MCASP2_AXR4	IO	MCASP シリアル データ (入力 / 出力)	U31

表 5-71. MCASP3 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
MCASP3_ACLKR	IO	MCASP 受信ビット クロック	Y33
MCASP3_ACLKX	IO	MCASP 送信ビット クロック	Y33
MCASP3_AFSR	IO	MCASP 受信フレーム同期	Y32
MCASP3_AFSX	IO	MCASP 送信フレーム同期	Y32
MCASP3_AXR0	IO	MCASP シリアル データ (入力 / 出力)	V31
MCASP3_AXR1	IO	MCASP シリアル データ (入力 / 出力)	V30
MCASP3_AXR2	IO	MCASP シリアル データ (入力 / 出力)	W31

表 5-72. MCASP4 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
MCASP4_ACLKR	IO	MCASP 受信ビット クロック	M31
MCASP4_ACLKX	IO	MCASP 送信ビット クロック	J33
MCASP4_AFSR	IO	MCASP 受信フレーム同期	N30
MCASP4_AFSX	IO	MCASP 送信フレーム同期	G33
MCASP4_AXR0	IO	MCASP シリアル データ (入力 / 出力)	T30
MCASP4_AXR1	IO	MCASP シリアル データ (入力 / 出力)	G29
MCASP4_AXR2	IO	MCASP シリアル データ (入力 / 出力)	L31
MCASP4_AXR3	IO	MCASP シリアル データ (入力 / 出力)	H31
MCASP4_AXR4	IO	MCASPI シリアル データ (入力 / 出力)	T33

5.3.20 MCSPI

5.3.20.1 メイン ドメイン

表 5-73. MCSPI0 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
SPI0_CLK	IO	SPI クロック	V31
SPI0_CS0	IO	SPI チップ セレクト 0	Y33
SPI0_CS1	IO	SPI チップ セレクト 1	Y32
SPI0_CS2	IO	SPI チップ セレクト 2	R31
SPI0_CS3	IO	SPI チップ セレクト 3	U30
SPI0_D0	IO	SPI データ 0	V30
SPI0_D1	IO	SPI データ 1	W31

表 5-74. MCSPI1 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
SPI1_CLK	IO	SPI クロック	D33
SPI1_CS0	IO	SPI チップ セレクト 0	F30
SPI1_CS1	IO	SPI チップ セレクト 1	E30
SPI1_CS2	IO	SPI チップ セレクト 2	F29
SPI1_CS3	IO	SPI チップ セレクト 3	G30
SPI1_D0	IO	SPI データ 0	F28
SPI1_D1	IO	SPI データ 1	E32

表 5-75. MCSPI2 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
SPI2_CLK	IO	SPI クロック	M32
SPI2_CS0	IO	SPI チップ セレクト 0	L33
SPI2_CS1	IO	SPI チップ セレクト 1	P30
SPI2_CS2	IO	SPI チップ セレクト 2	F32
SPI2_CS3	IO	SPI チップ セレクト 3	H32
SPI2_D0	IO	SPI データ 0	U31

表 5-75. MCSPI2 信号の説明 (続き)

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
SPI2_D1	IO	SPI データ 1	M33

表 5-76. MCSPI3 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
SPI3_CLK	IO	SPI クロック	H29
SPI3_CS0	IO	SPI チップ セレクト 0	N32
SPI3_CS1	IO	SPI チップ セレクト 1	F31
SPI3_CS2	IO	SPI チップ セレクト 2	K33
SPI3_CS3	IO	SPI チップ セレクト 3	U32
SPI3_D0	IO	SPI データ 0	G31
SPI3_D1	IO	SPI データ 1	J31

表 5-77. MCSPI5 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
SPI5_CLK	IO	SPI クロック	F31
SPI5_CS0	IO	SPI チップ セレクト 0	G29
SPI5_CS1	IO	SPI チップ セレクト 1	N33
SPI5_CS2	IO	SPI チップ セレクト 2	P33
SPI5_CS3	IO	SPI チップ セレクト 3	G32
SPI5_D0	IO	SPI データ 0	H31
SPI5_D1	IO	SPI データ 1	K33

表 5-78. MCSPI6 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
SPI6_CLK	IO	SPI クロック	E33
SPI6_CS0	IO	SPI チップ セレクト 0	T30
SPI6_CS1	IO	SPI チップ セレクト 1	F33
SPI6_CS2	IO	SPI チップ セレクト 2	J32
SPI6_CS3	IO	SPI チップ セレクト 3	H30
SPI6_D0	IO	SPI データ 0	L31
SPI6_D1	IO	SPI データ 1	G28

表 5-79. MCSPI7 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
SPI7_CLK	IO	SPI クロック	F32
SPI7_CS0	IO	SPI チップ セレクト 0	H32
SPI7_CS1	IO	SPI チップ セレクト 1	P33
SPI7_CS2	IO	SPI チップ セレクト 2	G32
SPI7_CS3	IO	SPI チップ セレクト 3	P32

表 5-79. MCSPI7 信号の説明 (続き)

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
SPI7_D0	IO	SPI データ 0	G29
SPI7_D1	IO	SPI データ 1	F31

5.3.20.2 MCU ドメイン

表 5-80. MCU_MCSPi0 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
MCU_SPI0_CLK	IO	SPI クロック	F15
MCU_SPI0_CS0	IO	SPI チップ セレクト 0	E19
MCU_SPI0_CS1	IO	SPI チップ セレクト 1	A10、D17
MCU_SPI0_CS2	IO	SPI チップ セレクト 2	A9、D15
MCU_SPI0_CS3	IO	SPI チップ セレクト 3	E16
MCU_SPI0_D0	IO	SPI データ 0	E18
MCU_SPI0_D1	IO	SPI データ 1	E14

表 5-81. MCU_MCSPi1 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
MCU_SPI1_CLK	IO	SPI クロック	E15
MCU_SPI1_CS0	IO	SPI チップ セレクト 0	D19
MCU_SPI1_CS1	IO	SPI チップ セレクト 1	B11、D21
MCU_SPI1_CS2	IO	SPI チップ セレクト 2	A11、C16
MCU_SPI1_CS3	IO	SPI チップ セレクト 3	D20
MCU_SPI1_D0	IO	SPI データ 0	D16
MCU_SPI1_D1	IO	SPI データ 1	D18

5.3.21 MDIO

5.3.21.1 メイン ドメイン

表 5-82. MDIO0 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
MDIO0_MDC	O	MDIO クロック	H29
MDIO0_MDIO	IO	MDIO データ	N32

表 5-83. MDIO1 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
MDIO1_MDC	O	MDIO クロック	G32
MDIO1_MDIO	IO	MDIO データ	K32

5.3.21.2 MCU ドメイン

表 5-84. MCU_MDIO0 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
MCU_MDIO0_MDC	O	MDIO クロック	E12
MCU_MDIO0_MDIO	IO	MDIO データ	F13

5.3.22 MMC

5.3.22.1 メイン ドメイン

表 5-85. MMC0 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
MMC0_CALPAD ⁽¹⁾	A	MMC/SD/SDIO 較正抵抗	AH2
MMC0_CLK	O	MMC/SD/SDIO クロック	AJ2
MMC0_CMD	IO	MMC/SD/SDIO コマンド	AL2
MMC0_DS	IO	MMC データ ストロブ	AJ1
MMC0_DAT0	IO	MMC/SD/SDIO データ	AM1
MMC0_DAT1	IO	MMC/SD/SDIO データ	AK3
MMC0_DAT2	IO	MMC/SD/SDIO データ	AL1
MMC0_DAT3	IO	MMC/SD/SDIO データ	AK1
MMC0_DAT4	IO	MMC/SD/SDIO データ	AJ3
MMC0_DAT5	IO	MMC/SD/SDIO データ	AH3
MMC0_DAT6	IO	MMC/SD/SDIO データ	AJ4
MMC0_DAT7	IO	MMC/SD/SDIO データ	AK2

(1) このピンと VSS との間に 10kΩ ±1% の外付け抵抗を接続する必要があります。このピンに外部電圧を印加しないでください。

表 5-86. MMC1 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
MMC1_CLK ⁽²⁾	IO	MMC/SD/SDIO クロック	D33
MMC1_CMD	IO	MMC/SD/SDIO コマンド	E32
MMC1_SDCD ⁽¹⁾	I	SD カード検出	AA32
MMC1_SDWP	I	SD 書き込み保護	W30
MMC1_DAT0	IO	MMC/SD/SDIO データ	F28
MMC1_DAT1	IO	MMC/SD/SDIO データ	F29
MMC1_DAT2	IO	MMC/SD/SDIO データ	E30
MMC1_DAT3	IO	MMC/SD/SDIO データ	F30

- (1) MMC1 インターフェイスからの ROM ブートを正常に動作させるには、SD カード / メモリデバイスが存在することを示すために、抵抗で MMC1_SDCD ピンを外部的に Low にプルする必要があります。
- (2) MMC1_CLK 信号を正常に動作させるには、リタイミング目的のため、CTRLMMR_PADCONFIG64 レジスタの RXACTIVE ビットを 0x1 に設定する必要があります。

5.3.23 OSPI

5.3.23.1 MCU ドメイン

表 5-87. MCU_OSPI0 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
MCU_OSPI0_CLK	O	OSPI クロック	D8
MCU_OSPI0_DQS	I	OSPI データ ストロープ (DQS) またはループバック クロック 入力	C10
MCU_OSPI0_ECC_FAIL	I	OSPI ECC ステータス	B9、E11
MCU_OSPI0_LBCLKO	IO	OSPI ループバック クロック出力	D10
MCU_OSPI0_CSn0	O	OSPI チップ セレクト 0 (アクティブ Low)	F12
MCU_OSPI0_CSn1	O	OSPI チップ セレクト 1 (アクティブ Low)	F11
MCU_OSPI0_CSn2	O	OSPI チップ セレクト 2 (アクティブ Low)	B10、F10
MCU_OSPI0_CSn3	O	OSPI チップ セレクト 3 (アクティブ Low)	B9、E11
MCU_OSPI0_D0	IO	OSPI データ 0	E10
MCU_OSPI0_D1	IO	OSPI データ 1	F9
MCU_OSPI0_D2	IO	OSPI データ 2	E9
MCU_OSPI0_D3	IO	OSPI データ 3	D11
MCU_OSPI0_D4	IO	OSPI データ 4	D9
MCU_OSPI0_D5	IO	OSPI データ 5	C9
MCU_OSPI0_D6	IO	OSPI データ 6	C7
MCU_OSPI0_D7	IO	OSPI データ 7	C8
MCU_OSPI0_RESET_OUT0	O	OSPI のリセット	B10、F10
MCU_OSPI0_RESET_OUT1	O	OSPI のリセット	A9、E11

表 5-88. MCU_OSPI1 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
MCU_OSPI1_CLK	O	OSPI クロック	B7
MCU_OSPI1_DQS	I	OSPI データ ストロープ (DQS) またはループバック クロック 入力	B9
MCU_OSPI1_LBCLKO	IO	OSPI ループバック クロック出力	B10
MCU_OSPI1_CSn0	O	OSPI チップ セレクト 0 (アクティブ Low)	A8
MCU_OSPI1_CSn1	O	OSPI チップ セレクト 1 (アクティブ Low)	A9
MCU_OSPI1_D0	IO	OSPI データ 0	B8
MCU_OSPI1_D1	IO	OSPI データ 1	B11
MCU_OSPI1_D2	IO	OSPI データ 2	A11
MCU_OSPI1_D3	IO	OSPI データ 3	A10

5.3.24 PCIE

5.3.24.1 メイン ドメイン

表 5-89. PCIE 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
PCIE0_CLKREQn	IO	PCIE クロック要求信号	U32
PCIE1_CLKREQn	IO	PCIE クロック要求信号	AA32、F30

表 5-89. PCIE 信号の説明 (続き)

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
PCIE2_CLKREQn ⁽¹⁾	IO	PCIE クロック要求信号	D33、P31
PCIE3_CLKREQn ⁽¹⁾	IO	PCIE クロック要求信号	E32、N31
PCIE0_RXN0	I	SERDES_PCIE 差動受信データ (負)	AL10
PCIE0_RXN1	I	SERDES_PCIE 差動受信データ (負)	AN8
PCIE0_RXN2	I	SERDES_PCIE 差動受信データ (負)	AM6
PCIE0_RXN3	I	SERDES_PCIE 差動受信データ (負)	AL7
PCIE0_RXP0	I	SERDES_PCIE 差動受信データ (正)	AL11
PCIE0_RXP1	I	SERDES_PCIE 差動受信データ (正)	AN9
PCIE0_RXP2	I	SERDES_PCIE 差動受信データ (正)	AM7
PCIE0_RXP3	I	SERDES_PCIE 差動受信データ (正)	AL8
PCIE0_TXN0	O	SERDES_PCIE 差動送信データ (負)	AK11
PCIE0_TXN1	O	SERDES_PCIE 差動送信データ (負)	AM9
PCIE0_TXN2	O	SERDES_PCIE 差動送信データ (負)	AK8
PCIE0_TXN3	O	SERDES_PCIE 差動送信データ (正)	AJ9
PCIE0_TXP0	O	SERDES_PCIE 差動送信データ (正)	AK12
PCIE0_TXP1	O	SERDES_PCIE 差動送信データ (正)	AM10
PCIE0_TXP2	O	SERDES_PCIE 差動送信データ (正)	AK9
PCIE0_TXP3	O	SERDES_PCIE 差動送信データ (正)	AJ10
PCIE1_RXN0 ⁽¹⁾	I	SERDES_PCIE 差動受信データ (負)	AM12
PCIE1_RXN1 ⁽¹⁾	I	SERDES_PCIE 差動受信データ (負)	AL13
PCIE1_RXN2 ⁽¹⁾	I	SERDES_PCIE 差動受信データ (負)	AN15
PCIE1_RXN3 ⁽¹⁾	I	SERDES_PCIE 差動受信データ (負)	AL17
PCIE1_RXP0 ⁽¹⁾	I	SERDES_PCIE 差動受信データ (正)	AM13
PCIE1_RXP1 ⁽¹⁾	I	SERDES_PCIE 差動受信データ (正)	AL14
PCIE1_RXP2 ⁽¹⁾	I	SERDES_PCIE 差動受信データ (正)	AN14
PCIE1_RXP3 ⁽¹⁾	I	SERDES_PCIE 差動受信データ (正)	AL16
PCIE1_TXN0 ⁽¹⁾	O	SERDES_PCIE 差動送信データ (負)	AN11
PCIE1_TXN1 ⁽¹⁾	O	SERDES_PCIE 差動送信データ (負)	AJ19
PCIE1_TXN2 ⁽¹⁾	O	SERDES_PCIE 差動送信データ (負)	AM16
PCIE1_TXN3 ⁽¹⁾	O	SERDES_PCIE 差動送信データ (負)	AK18
PCIE1_TXP0 ⁽¹⁾	O	SERDES_PCIE 差動送信データ (正)	AN12
PCIE1_TXP1 ⁽¹⁾	O	SERDES_PCIE 差動送信データ (正)	AJ18
PCIE1_TXP2 ⁽¹⁾	O	SERDES_PCIE 差動送信データ (正)	AM15
PCIE1_TXP3 ⁽¹⁾	O	SERDES_PCIE 差動送信データ (正)	AK17
PCIE2_RXN0 ⁽¹⁾	I	SERDES_PCIE 差動受信データ (負)	AM6
PCIE2_RXN1 ⁽¹⁾	I	SERDES_PCIE 差動受信データ (負)	AL7
PCIE2_RXP0 ⁽¹⁾	I	SERDES_PCIE 差動受信データ (正)	AM7
PCIE2_RXP1 ⁽¹⁾	I	SERDES_PCIE 差動受信データ (正)	AL8
PCIE2_TXN0 ⁽¹⁾	O	SERDES_PCIE 差動送信データ (負)	AK8
PCIE2_TXN1 ⁽¹⁾	O	SERDES_PCIE 差動送信データ (負)	AJ9
PCIE2_TXP0 ⁽¹⁾	O	SERDES_PCIE 差動送信データ (負)	AK9
PCIE2_TXP1 ⁽¹⁾	O	SERDES_PCIE 差動送信データ (正)	AJ10

表 5-89. PCIE 信号の説明 (続き)

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
PCIE3_RXN0 ⁽¹⁾	I	SERDES_PCIE 差動受信データ (負)	AN15
PCIE3_RXN1 ⁽¹⁾	I	SERDES_PCIE 差動受信データ (負)	AL17
PCIE3_RXP0 ⁽¹⁾	I	SERDES_PCIE 差動受信データ (正)	AN14
PCIE3_RXP1 ⁽¹⁾	I	SERDES_PCIE 差動受信データ (正)	AL16
PCIE3_TXN0 ⁽¹⁾	O	SERDES_PCIE 差動送信データ (負)	AM16
PCIE3_TXN1 ⁽¹⁾	O	SERDES_PCIE 差動送信データ (負)	AK18
PCIE3_TXP0 ⁽¹⁾	O	SERDES_PCIE 差動送信データ (正)	AM15
PCIE3_TXP1 ⁽¹⁾	O	SERDES_PCIE 差動送信データ (正)	AK17
PCIE_REFCLK0_N_OUT	O	SERDES_PCIE 基準クロック負電圧	AJ13
PCIE_REFCLK0_P_OUT	O	SERDES_PCIE 基準クロック正電圧	AJ12
PCIE_REFCLK1_N_OUT	O	SERDES_PCIE 基準クロック出力負電圧	AH14
PCIE_REFCLK1_P_OUT	O	SERDES_PCIE 基準クロック出力正電圧	AH13
PCIE_REFCLK2_N_OUT ⁽¹⁾	O	SERDES_PCIE 基準クロック出力負電圧	AH11
PCIE_REFCLK2_P_OUT ⁽¹⁾	O	SERDES_PCIE 基準クロック出力正電圧	AH10
PCIE_REFCLK3_N_OUT ⁽¹⁾	O	SERDES_PCIE 基準クロック出力負電圧	AJ16
PCIE_REFCLK3_P_OUT ⁽¹⁾	O	SERDES_PCIE 基準クロック出力正電圧	AJ15

(1) この信号は **TDA4VPE4**、**TDA4APE4** デバイスではサポートされていません。サポートされる IP と信号の全リストについては、「デバイスの比較」と「ピン属性」表を参照してください。

5.3.25 SERDES

5.3.25.1 メイン ドメイン

表 5-90. SERDES0 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
SERDES0_REFCLK_N ⁽¹⁾	IO	Serdes 基準クロック入出力 (負)	AK15
SERDES0_REFCLK_P ⁽¹⁾	IO	Serdes 基準クロック入出力 (正)	AK14
SERDES0_REXT ^{(1) (2)}	I	外付け較正抵抗	AG7

(1) この信号は **TDA4VPE4**、**TDA4APE4** デバイスではサポートされていません。サポートされる IP と信号の全リストについては、「デバイスの比較」と「ピン属性」表を参照してください。

(2) このピンと VSS との間に $3.01k\Omega \pm 1\%$ の外付け抵抗を接続する必要があります。このピンに外部電圧を印加しないでください。

表 5-91. SERDES1 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
SERDES1_REFCLK_N	IO	Serdes 基準クロック入出力 (負)	AN5
SERDES1_REFCLK_P	IO	Serdes 基準クロック入出力 (正)	AN6
SERDES1_REXT ⁽¹⁾	I	外付け較正抵抗	AH9

(1) このピンと VSS との間に $3.01k\Omega \pm 1\%$ の外付け抵抗を接続する必要があります。このピンに外部電圧を印加しないでください。

表 5-92. SERDES4 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
SERDES4_REFCLK_N	IO	Serdes 基準クロック入出力 (負)	AK21
SERDES4_REFCLK_P	IO	Serdes 基準クロック入出力 (正)	AK20

表 5-92. SERDES4 信号の説明 (続き)

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
SERDES4_REXT ⁽¹⁾	IO	外付け較正抵抗	AH23

(1) このピンと VSS との間に $3.01\text{k}\Omega \pm 1\%$ の外付け抵抗を接続する必要があります。このピンに外部電圧を印加しないでください。

5.3.26 SGMII

5.3.26.1 メイン ドメイン

表 5-93. CPSW9X0 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
SGMII1_RXN0	I	SGMII 受信 (負)	AM6
SGMII1_RXP0	I	SGMII 受信 (正)	AM7
SGMII1_TXN0	O	SGMII 送信 (負)	AK8
SGMII1_TXP0	O	SGMII 送信 (正)	AK9
SGMII2_RXN0	I	SGMII 受信 (負)	AL7
SGMII2_RXP0	I	SGMII 受信 (正)	AL8
SGMII2_TXN0	O	SGMII 送信 (負)	AJ9
SGMII2_TXP0	O	SGMII 送信 (正)	AJ10
SGMII3_RXN0	I	SGMII 受信 (負)	AL10
SGMII3_RXP0	I	SGMII 受信 (正)	AL11
SGMII3_TXN0	O	SGMII 送信 (負)	AK11
SGMII3_TXP0	O	SGMII 送信 (正)	AK12
SGMII4_RXN0	I	SGMII 受信 (負)	AN8
SGMII4_RXP0	I	SGMII 受信 (正)	AN9
SGMII4_TXN0	O	SGMII 送信 (負)	AM9
SGMII4_TXP0	O	SGMII 送信 (正)	AM10
SGMII5_RXN0 ⁽¹⁾	I	SGMII 受信 (負)	AN17
SGMII5_RXP0 ⁽¹⁾	I	SGMII 受信 (正)	AN18
SGMII5_TXN0 ⁽¹⁾	O	SGMII 送信 (負)	AJ21
SGMII5_TXP0 ⁽¹⁾	O	SGMII 送信 (正)	AJ22
SGMII6_RXN0 ⁽¹⁾	I	SGMII 受信 (負)	AL19
SGMII6_RXP0 ⁽¹⁾	I	SGMII 受信 (正)	AL20
SGMII6_TXN0 ⁽¹⁾	O	SGMII 送信 (負)	AM18
SGMII6_TXP0 ⁽¹⁾	O	SGMII 送信 (正)	AM19
SGMII7_RXN0 ⁽¹⁾	I	SGMII 受信 (負)	AK23
SGMII7_RXP0 ⁽¹⁾	I	SGMII 受信 (正)	AK24
SGMII7_TXN0 ⁽¹⁾	O	SGMII 送信 (負)	AN20
SGMII7_TXP0 ⁽¹⁾	O	SGMII 送信 (正)	AN21
SGMII8_RXN0 ⁽¹⁾	I	SGMII 受信 (負)	AM21
SGMII8_RXP0 ⁽¹⁾	I	SGMII 受信 (正)	AM22
SGMII8_TXN0 ⁽¹⁾	O	SGMII 送信 (負)	AL22
SGMII8_TXP0 ⁽¹⁾	O	SGMII 送信 (正)	AL23

(1) この信号は **TDA4VPE4**, **TDA4APE4** デバイスではサポートされていません。サポートされる IP と信号の全リストについては、「デバイスの比較」と「ピン属性」表を参照してください。

5.3.27 UART

5.3.27.1 メイン ドメイン

表 5-94. UART0 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
UART0_CTSn	I	UART CTS (Clear to Send) (アクティブ Low)	F30、G31
UART0_DCDn	I	UART DCD (Data Carrier Detect) (アクティブ Low)	T29
UART0_DSRn	I	UART DSR (Data Set Ready) (アクティブ Low)	T31
UART0_DTRn	O	UART DTR (Data Terminal Ready) (アクティブ Low)	T32
UART0_RIn	I	UART リング インジケータ	R33
UART0_RTSn	O	UART RTS (Request to Send) (アクティブ Low)	D33、J31、Y32
UART0_RXD	I	UART 受信データ	N32
UART0_TXD	O	UART 送信データ	H29

表 5-95. UART1 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
UART1_CTSn	I	UART CTS (Clear to Send) (アクティブ Low)	K32、V31
UART1_RTSn	O	UART RTS (Request to Send) (アクティブ Low)	R32、V30
UART1_RXD	I	UART 受信データ	P33
UART1_TXD	O	UART 送信データ	G32

表 5-96. UART2 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
UART2_CTSn	I	UART CTS (Clear to Send) (アクティブ Low)	L31
UART2_RTSn	O	UART RTS (Request to Send) (アクティブ Low)	J33
UART2_RXD	I	UART 受信データ	F29、N33、V30
UART2_TXD	O	UART 送信データ	F28、G29、W31

表 5-97. UART3 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
UART3_CTSn	I	UART CTS (Clear to Send) (アクティブ Low)	F31
UART3_RTSn	O	UART RTS (Request to Send) (アクティブ Low)	H31
UART3_RXD	I	UART 受信データ	AA32、G28、L31
UART3_TXD	O	UART 送信データ	F33、J33、W30

表 5-98. UART4 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
UART4_CTSn	I	UART CTS (Clear to Send) (アクティブ Low)	D33、H33、T33
UART4_RTSn	O	UART RTS (Request to Send) (アクティブ Low)	E32、L32、U32
UART4_RXD	I	UART 受信データ	F29、F32、M31、N31
UART4_TXD	O	UART 送信データ	F28、H32、N30、T31

表 5-99. UART5 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
UART5_CTSn	I	UART CTS (Clear to Send) (アクティブ Low)	F29、L33
UART5_RTSn	O	UART RTS (Request to Send) (アクティブ Low)	F28、U31
UART5_RXD	I	UART 受信データ	F30、P30、T29
UART5_TXD	O	UART 送信データ	E30、M32、P29

表 5-100. UART6 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
UART6_CTSn	I	UART CTS (Clear to Send) (アクティブ Low)	N33
UART6_RTSn	O	UART RTS (Request to Send) (アクティブ Low)	G29
UART6_RXD	I	UART 受信データ	E33、K32、R33
UART6_TXD	O	UART 送信データ	G33、R32、T32

表 5-101. UART7 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
UART7_CTSn	I	UART CTS (Clear to Send) (アクティブ Low)	F29
UART7_RTSn	O	UART RTS (Request to Send) (アクティブ Low)	F28
UART7_RXD	I	UART 受信データ	F30、L33、P32
UART7_TXD	O	UART 送信データ	E30、T30、U31

表 5-102. UART8 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
UART8_CTSn	I	UART CTS (Clear to Send) (アクティブ Low)	F32
UART8_RTSn	O	UART RTS (Request to Send) (アクティブ Low)	H32
UART8_RXD	I	UART 受信データ	D33、J30、M33、Y32
UART8_TXD	O	UART 送信データ	E32、K31、P31、V31

表 5-103. UART9 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
UART9_CTSn	I	UART CTS (Clear to Send) (アクティブ Low)	E33、H33
UART9_RTSn	O	UART RTS (Request to Send) (アクティブ Low)	T30、U32
UART9_RXD	I	UART 受信データ	G31、R29
UART9_TXD	O	UART 送信データ	J31、R30

5.3.27.2 MCU ドメイン

表 5-104. MCU_UART0 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
MCU_UART0_CTSn	I	UART CTS (Clear to Send) (アクティブ Low)	A10、D15
MCU_UART0_RTSn	O	UART RTS (Request to Send) (アクティブ Low)	A9、C16
MCU_UART0_RXD	I	UART 受信データ	B11、B21、D21

表 5-104. MCU_UART0 信号の説明 (続き)

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
MCU_UART0_TXD	O	UART 送信データ	A11、B18、D17

5.3.27.3 WKUP ドメイン

表 5-105. WKUP_UART0 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
WKUP_UART0_CTSn	I	UART CTS (Clear to Send) (アクティブ Low)	B15
WKUP_UART0_RTSn	O	UART RTS (Request to Send) (アクティブ Low)	B17
WKUP_UART0_RXD	I	UART 受信データ	C20
WKUP_UART0_TXD	O	UART 送信データ	C19

5.3.28 UFS

5.3.28.1 メイン ドメイン

表 5-106. UFS0 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
UFS0_REF_CLK	O	UFS 基準クロック	AJ5
UFS0_RSTn	O	UFS のリセット	AJ7
UFS0_RX_DN0	I	UFS 受信データ (負)	AK5
UFS0_RX_DN1	I	UFS 受信データ (負)	AL4
UFS0_RX_DP0	I	UFS 受信データ (正)	AK6
UFS0_RX_DP1	I	UFS 受信データ (正)	AL5
UFS0_TX_DN0	O	UFS 送信データ (負)	AN2
UFS0_TX_DN1	O	UFS 送信データ (負)	AM3
UFS0_TX_DP0	O	UFS 送信データ (正)	AN3
UFS0_TX_DP1	O	UFS 送信データ (正)	AM4

5.3.29 USB

5.3.29.1 メイン ドメイン

表 5-107. USB0 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
USB0_DM	IO	USB 2.0 差動データ (負)	AH16
USB0_DP	IO	USB 2.0 差動データ (正)	AH17
USB0_DRVVBUS	O	USB VBUS 制御出力 (アクティブ High)	M31、P32、W30
USB0_ID	A	USB 2.0 デュアルロール デバイス ロール選択	AH20
USB0_RCALIB ⁽²⁾	A	キャリブレーション抵抗に接続するピン	AH22
USB0_VBUS ⁽³⁾	A	USB レベル シフト VBUS 検出	AG19
USB0_SSRX1N ⁽¹⁾	I	SERDES_USB 差動受信データ (負)	AK23、AN15
USB0_SSRX1P ⁽¹⁾	I	SERDES_USB 差動受信データ (正)	AK24、AN14
USB0_SSRX2N ⁽¹⁾	I	SERDES_USB 差動受信データ (負)	AL17、AM21
USB0_SSRX2P ⁽¹⁾	I	SERDES_USB 差動受信データ (正)	AL16、AM22
USB0_SSTX1N ⁽¹⁾	O	SERDES_USB 差動送信データ (負)	AM16、AN20

表 5-107. USB0 信号の説明 (続き)

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
USB0_SSTX1P ⁽¹⁾	O	SERDES_USB 差動送信データ (正)	AM15、AN21
USB0_SSTX2N ⁽¹⁾	O	SERDES_USB 差動送信データ (負)	AK18、AL22
USB0_SSTX2P ⁽¹⁾	O	SERDES_USB 差動送信データ (正)	AK17、AL23

- (1) TDA4VPE4, TDA4APE4 デバイスのこの信号では、ピン多重化オプションのサブセットのみがサポートされています。サポートされる IP と信号の全リストについては、「デバイスの比較」と「ピン属性」表を参照してください。
- (2) このピンを使用しない場合でも、このピンと VSS との間に $500\Omega \pm 1\%$ の外付け抵抗を接続する必要があります。
- (3) このデバイス ピンに印加される電圧を制限するには、外付けの分圧抵抗が必要です。詳細については、「USB VBUS の設計ガイドライン」を参照してください。

5.3.30 エミュレーションおよびデバッグ

5.3.30.1 メイン ドメイン

表 5-108. JTAG 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
EMU0	IO	エミュレーション制御 0	F19
EMU1	IO	エミュレーション制御 1	E17
TCK	I	JTAG テスト クロック入力	F21
TDI	I	JTAG テスト データ入力	V33
TDO	OZ	JTAG テスト データ出力	W33
TMS	I	JTAG テスト モード選択入力	V32
TRSTn	I	JTAG のリセット	F17

表 5-109. トレース信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
TRC_CLK	O	トレース クロック	J33、P29
TRC_CTL	O	トレース制御	G33、T29
TRC_DATA0	O	トレース データ 0	T30、T31
TRC_DATA1	O	トレース データ 1	L31、T32
TRC_DATA2	O	トレース データ 2	E33、R33
TRC_DATA3	O	トレース データ 3	G28、R30
TRC_DATA4	O	トレース データ 4	P33
TRC_DATA5	O	トレース データ 5	H31
TRC_DATA6	O	トレース データ 6	J31
TRC_DATA7	O	トレース データ 7	F31
TRC_DATA8	O	トレース データ 8	G31
TRC_DATA9	O	トレース データ 9	G32
TRC_DATA10	O	トレース データ 10	H33
TRC_DATA11	O	トレース データ 11	N33
TRC_DATA12	O	トレース データ 12	H32
TRC_DATA13	O	トレース データ 13	R32
TRC_DATA14	O	トレース データ 14	F32
TRC_DATA15	O	トレース データ 15	K32

表 5-109. トレース信号の説明 (続き)

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
TRC_DATA16	O	トレース データ 16	G29
TRC_DATA17	O	トレース データ 17	F33
TRC_DATA18	O	トレース データ 18	J32
TRC_DATA19	O	トレース データ 19	H30
TRC_DATA20	O	トレース データ 20	K33
TRC_DATA21	O	トレース データ 21	R29
TRC_DATA22	O	トレース データ 22	R31
TRC_DATA23	O	トレース データ 23	G30
TRC_DATA24	O	トレース データ 24	U30
TRC_DATA25	O	トレース データ 25	P32

5.3.31 システム、その他

5.3.31.1 ブート モードの構成

表 5-110. Sysboot 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
BOOTMODE00	I	ブートモード ピン 0	E10
BOOTMODE01	I	ブートモード ピン 1	F9
BOOTMODE02	I	ブートモード ピン 2	D9
BOOTMODE03	I	ブートモード ピン 3	C9
BOOTMODE04	I	ブートモード ピン 4	A19
BOOTMODE05	I	ブートモード ピン 5	B20
BOOTMODE06	I	ブートモード ピン 6	A17
BOOTMODE07	I	ブートモード ピン 7	A18
MCU_BOOTMODE00	I	MCU ブートモード ピン 0	F15
MCU_BOOTMODE01	I	MCU ブートモード ピン 1	E18
MCU_BOOTMODE02	I	MCU ブートモード ピン 2	E14
MCU_BOOTMODE03	I	MCU ブートモード ピン 3	E15
MCU_BOOTMODE04	I	MCU ブートモード ピン 4	D16
MCU_BOOTMODE05	I	MCU ブートモード ピン 5	D18
MCU_BOOTMODE06	I	MCU ブートモード ピン 6	D15
MCU_BOOTMODE07	I	MCU ブートモード ピン 7	C16
MCU_BOOTMODE08	I	MCU ブートモード ピン 8	D17
MCU_BOOTMODE09	I	MCU ブートモード ピン 9	D21

5.3.31.2 クロック

表 5-111. Clock0 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
WKUP_LF_CLKIN	I	低周波数 (32.768kHz) 発振器入力	A18
WKUP_OSC0_XI	I	高周波数発振器入力	A24
WKUP_OSC0_XO	O	高周波数発振器出力	B25

表 5-112. Clock1 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
OSC1_XI	I	高周波数発振器入力	B23
OSC1_XO	O	高周波数発振器出力	A22

5.3.31.3 EFUSE

表 5-113. EFUSE 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
VPP_CORE	PWR	MAIN ドメイン eFuse のプログラミング電圧	V29
VPP_MCU	PWR	MCU ドメイン eFuse のプログラミング電圧	F26

5.3.31.4 システム

表 5-114. システム信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
AUDIO_EXT_REFCLK0	IO	選択可能な入力クロックソースの 1 つとして、または ATL または McASP の出力クロック出力として、ATL または McASP に配線される外部クロック	T30
AUDIO_EXT_REFCLK1	IO	選択可能な入力クロックソースの 1 つとして、または ATL または McASP の出力クロック出力として、ATL または McASP に配線される外部クロック	F33
EXTINTn	I	外部割り込み	Y29
EXT_REFCLK1	I	メインドメインへの外部クロック入力。タイマ / WDT モジュールのための選択可能な入力クロック源の 1 つとして、または MAIN_PLL2 (PER1 PLL) への基準クロックとして、タイマクロック マルチプレクサに配線します。	J33
GPMC0_FCLK_MUX	O	MUX ロジックで選択された GPMC 機能クロック出力	K33
OBSCCLK1	O	監視クロック出力は、テストとデバッグを目的としています	H32
PMIC_POWER_EN1	O	メインドメイン電源用のパワー イネーブル出力	B16
PMIC_WAKE0	O	PMIC ウェークアップ (アクティブ Low)	T30
PMIC_WAKE1	O	PMIC ウェークアップ (アクティブ Low)	A20
PORz	I	SoC PORz リセット信号	D24
RESETSTATz	O	メインドメインのウォームリセットステータス出力	W32
RESET_REQz	I	メインドメインの外部ウォームリセット要求入力	G20
SOC_SAFETY_ERRORn	IO	メインドメイン ESM からのエラー信号出力	Y31
SYNC0_OUT	O	CPTS タイムスタンプジェネレータのビット 0	L31
SYNC1_OUT	O	CPTS タイムスタンプジェネレータのビット 1	J33
SYNC2_OUT	O	CPTS タイムスタンプジェネレータのビット 2	H29
SYNC3_OUT	O	CPTS タイムスタンプジェネレータのビット 3	P33
SYSCLKOUT0	O	メイン PLL コントローラからの SYSCLK0 出力 (6 分周、テストおよびデバッグ専用)	AA32

表 5-115. MCU システム信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
MCU_CLKOUT0	OZ	イーサネット PHY の基準クロック出力 (50MHz または 25MHz)	B21

表 5-115. MCU システム信号の説明 (続き)

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
MCU_EXT_REFCLK0	I	外部システム クロック入力	A20、B18
MCU_OBSCLK0	O	監視クロック出力は、テストとデバッグを目的としています	B21
MCU_PORz	I	MCU ドメイン コールド リセット	C24
MCU_RESETSTATz	O	MCU ドメイン ウォーム リセット ステータス出力	E21
MCU_RESETz	I	MCU ドメイン ウォーム リセット	E20
MCU_SAFETY_ERRORn	IO	MCU ドメイン ESM からのエラー信号出力	C22
MCU_SYSCLKOUT0	O	テストおよびデバッグ専用 MCU ドメイン システム クロック出力	B18

5.3.31.5 VMON

表 5-116. VMON 信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
VMON1_ER_VSYS	A	電圧モニタ、固定 0.45V (±3%) スレッショルド。PMIC 入力電源などのより高い電圧レールを監視するには、外付けの高精度分圧器と組み合わせて使用します。	G26
VMON2_IR_VCPU	A	VDD_CPU に外部で直接接続する必要があります。	L25
VMON3_IR_VEXT1P8	A	外部電源向けの汎用電圧モニタ、1.8V スレッショルド。抵抗分圧器内蔵。	K30
VMON4_IR_VEXT1P8	A	外部電源向けの汎用電圧モニタ、1.8V スレッショルド。抵抗分圧器内蔵。	M26
VMON5_IR_VEXT3P3	A	外部電源向けの汎用電圧モニタ、3.3V スレッショルド。抵抗分圧器内蔵。	M29

5.3.32 電源

表 5-117. 電源信号の説明

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
CAP_VDDS0 ⁽¹⁾	CAP	外部コンデンサ接続	T27
CAP_VDDS0_MCU ⁽¹⁾	CAP	外部コンデンサ接続	J25
CAP_VDDS1_MCU ⁽¹⁾	CAP	外部コンデンサ接続	J23
CAP_VDDS2 ⁽¹⁾	CAP	外部コンデンサ接続	P27
CAP_VDDS2_MCU ⁽¹⁾	CAP	外部コンデンサ接続	J24
CAP_VDDS5 ⁽¹⁾	CAP	外部コンデンサ接続	M27
VDDAR_CORE	PWR	コア RAM 電源	AA22、AD13、AD16、AD19、AE26、AE9、P23、Y25
VDDAR_CPU	PWR	CPU RAM 電源	AA14、AA16、AA18、AC10、K19、L21、P13、R18、U12、U19、V17、V9、Y11
VDDAR_MCU	PWR	MCU RAM 電源	K25、L22
VDDA_0P8_DSITX	PWR	DSITX のアナログ電源	AG22
VDDA_0P8_DSITX_C	PWR	DSITX クロック電源	AG23
VDDA_0P8_UFS	PWR	UFS 0.8V 電源	AF9
VDDA_0P8_USB	PWR	USB 0.8V 電源	AG17

表 5-117. 電源信号の説明 (続き)

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
VDDA_0P8_CSIRX2	PWR	CSIRX のアナログ電源	AG26
VDDA_0P8_CSIRX0_1	PWR	CSIRX のアナログ電源	AG24
VDDA_0P8_DLL_MMC0	PWR	MMC DLL アナログ電源	AD7
VDDA_0P8_PLL_DDR0	PWR	DDR デスキュー PLL アナログ電源	P8
VDDA_0P8_PLL_DDR1	PWR	DDR デスキュー PLL アナログ電源	J11
VDDA_0P8_SERDES4	PWR	SERDES 0.8V 電源	AG15、AG16
VDDA_0P8_SERDES0_1	PWR	SERDES 0.8V 電源	AF12、AG10、AG13
VDDA_0P8_SERDES_C4	PWR	SERDES 0.8V クロック電源	AE15、AF16
VDDA_0P8_SERDES_C0_1	PWR	SERDES 0.8V クロック電源	AF10、AF13
VDDA_1P8_DSITX	PWR	DSITX のアナログ電源	AF22、AF23
VDDA_1P8_UFS	PWR	UFS 1.8V 電源	AG8
VDDA_1P8_USB	PWR	USB 1.8V 電源	AH19
VDDA_1P8_CSIRX2	PWR	CSIRX のアナログ電源	AF27、AG27
VDDA_1P8_CSIRX0_1	PWR	CSIRX のアナログ電源	AF25、AF26
VDDA_1P8_SERDES4	PWR	SERDES 1.8V 電源	AF15
VDDA_1P8_SERDES0_1	PWR	SERDES 1.8V 電源	AG11、AG12
VDDA_1P8_SERDES2_4	PWR	SERDES 1.8V 電源	AG21
VDDA_3P3_USB	PWR	USB 3.3V 電源	AF17
VDDA_ADC0	PWR	ADC0 アナログ電源	J28
VDDA_ADC1	PWR	ADC1 アナログ電源	K28
VDDA_MCU_PLLGRP0	PWR	MCU PLL グループ 0 のアナログ電源	K26
VDDA_MCU_TEMP	PWR	MCU 温度センサのアナログ電源	K24
VDDA_OSC1	PWR	HFOSC1 電源	L27
VDDA_PLLGRP0	PWR	MAIN PLL グループ 0 のアナログ電源	W25
VDDA_PLLGRP1	PWR	MAIN PLL グループ 1 のアナログ電源	V25
VDDA_PLLGRP2	PWR	MAIN PLL グループ 2 のアナログ電源	AE11
VDDA_PLLGRP5	PWR	MAIN PLL グループ 5 のアナログ電源	T12
VDDA_PLLGRP6	PWR	MAIN PLL グループ 6 のアナログ電源	N19
VDDA_PLLGRP7	PWR	MAIN PLL グループ 7 のアナログ電源	M10
VDDA_PLLGRP8	PWR	MAIN PLL グループ 8 のアナログ電源	K13
VDDA_PLLGRP9	PWR	MAIN PLL グループ 9 のアナログ電源	V24
VDDA_PLLGRP10	PWR	MAIN PLL グループ 10 のアナログ電源	AD20
VDDA_PLLGRP12	PWR	MAIN PLL グループ 12 のアナログ電源	W21
VDDA_PLLGRP13	PWR	MAIN PLL グループ 13 のアナログ電源	Y24
VDDA_POR_WKUP	PWR	WKUP ドメイン アナログ電源	L26
VDDA_TEMP0	PWR	温度センサ 0 のアナログ電源	V26
VDDA_TEMP1	PWR	温度センサ 1 のアナログ電源	K10
VDDA_TEMP2	PWR	温度センサ 2 のアナログ電源	U21
VDDA_TEMP3	PWR	温度センサ 3 のアナログ電源	AC11
VDDA_TEMP4	PWR	温度センサ 4 のアナログ電源	AB16
VDDA_WKUP	PWR	WKUP ドメインの発振器電源	J27
VDDSHV0	PWR	IO の電源	T28

表 5-117. 電源信号の説明 (続き)

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
VDDSHV0_MCU	PWR	IO の電源	H27
VDDSHV1_MCU	PWR	IO の電源	G22、H23
VDDSHV2	PWR	IO の電源	N28、P28
VDDSHV2_MCU	PWR	IO の電源	G24、H25
VDDSHV5	PWR	IO の電源	N27
VDDS_DDR	PWR	DDR PHY IO 電源	A2、AH1、G10、G12、 G14、G16、G18、 H11、H13、H15、 H17、H9、J10、J14、 J16、J8、K7、L8、M7、 P7、R8
VDDS_DDR_C0	PWR	DDR クロックの IO 電源	N8
VDDS_DDR_C1	PWR	DDR クロックの IO 電源	J12
VDDS_MMC0	PWR	MMC0 PHY IO 電源	AE8、AF7
VDD_CORE	PWR	メインドメイン コア電源	AA24、AA26、AA28、 AB23、AB25、AB27、 AC22、AC24、AC26、 AC28、AD11、AD15、 AD17、AD21、AD23、 AD25、AD27、AE10、 AE12、AE14、AE16、 AE18、AE20、AE22、 AE24、AE28、AF19、 K11、K15、K17、K9、 L10、L12、L14、L16、 M11、M13、M15、 M17、M9、N10、N12、 N14、N16、N22、 N24、N26、P11、P25、 P9、R10、R22、R24、 R26、T23、T25、U22、 U24、U26、U28、 V23、V27、W22、 W24、W26、W28、 Y23、Y27
VDD_CPU	PWR	CPU コア電源	AA10、AA12、AA20、 AA8、AB11、AB13、 AB15、AB17、AB19、 AB21、AB9、AC12、 AC14、AC16、AC18、 AC20、AC8、AD9、 H19、H21、J18、J20、 L18、L20、M19、N18、 N20、P15、P17、P19、 P21、R12、R20、T11、 T17、T19、T21、T9、 U10、U18、U20、U8、 V11、V19、V21、 W10、W12、W18、 W20、W8、Y17、Y19、 Y21、Y9
VDD_MCU	PWR	MCU コア電源	J22、K21、K23、L24、 M21、M23、M25
VDD_MCU_WAKE1	PWR	MCU デイジー チェーンのコア電源	J26

表 5-117. 電源信号の説明 (続き)

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
VDD_WAKE0	PWR	MAIN ドメイン デイジー チェーンのコア電源	R27
VSS	GND	グラウンド	A1, A23, A25, A27, A29, A31, A4, A7, AA11, AA13, AA15, AA17, AA19, AA2, AA21, AA23, AA25, AA27, AA29, AA31, AA33, AA5, AA9, AB1, AB10, AB12, AB14, AB18, AB20, AB22, AB24, AB26, AB28, AB30, AB32, AB4, AB8, AC13, AC15, AC17, AC19, AC2, AC21, AC23, AC25, AC27, AC5, AC9, AD10, AD12, AD14, AD18, AD22, AD24, AD26, AD28, AD29, AD3, AD31, AD33, AD6, AD8, AE1, AE13, AE17, AE19, AE21, AE23, AE25, AE27, AE30, AE32, AE4, AE7, AF11, AF14, AF18, AF2, AF20, AF21, AF24, AF28, AF5, AF8, AG14, AG18, AG20, AG25, AG28, AG29, AG3, AG31, AG33, AG6, AG9, AH12, AH15, AH18, AH21, AH24, AH26, AH28, AH30, AH5, AJ11, AJ14, AJ17, AJ20, AJ23, AJ26, AJ29, AJ32, AJ6, AJ8, AK10, AK13, AK16, AK19, AK22, AK25, AK28, AK31, AK4, AK7, AL12, AL15, AL18, AL21, AL24, AL27, AL3, AL30, AL33, AL6, AL9, AM11, AM14, AM17, AM2, AM20, AM23, AM26, AM29, AM32, AM33, AM5, AM8, AN1, AN10, AN13, AN16

表 5-117. 電源信号の説明 (続き)

信号名 [1]	ピンの種類 [2]	説明 [3]	AND ピン [4]
VSS (続き)	GND	グラウンド	AN19, AN22, AN25, AN28, AN31, AN32, AN4, AN7, B22, B24, B26, B28, B3, B30, B32, B6, C11, C13, C15, C17, C2, C21, C23, C25, C27, C29, C31, C33, C5, D1, D26, D28, D30, D32, D4, D7, E23, E25, E27, E29, E3, E31, E6, E8, F14, F16, F18, F2, F20, F22, F24, F5, F7, G1, G11, G13, G15, G17, G19, G21, G23, G25, G27, G4, G9, H10, H12, H14, H16, H18, H2, H20, H22, H24, H26, H28, H5, H8, J1, J13, J15, J17, J19, J21, J6, J7, J9, K12, K14, K16, K18, K2, K20, K22, K27, K29, K5, K8, L11, L13, L15, L17, L19, L23, L3, L6, L7, L9, M1, M12, M14, M16, M18, M20, M22, M24, M28, M4, M8, N11, N13, N15, N17, N2, N21, N23, N25, N29, N5, N7, N9, P10, P12, P14, P16, P18, P20, P22, P24, P26, P3, R11, R17, R19, R21, R23, R25, R28, R3, R6
VSS (続き)	GND	グラウンド	R9, T10, T18, T2, T20, T22, T24, T26, T5, T8, U1, U11, U17, U23, U25, U27, U29, U33, U4, U7, U9, V10, V12, V18, V20, V22, V28, V3, V6, V8, W11, W17, W19, W2, W23, W27, W29, W5, W9, Y1, Y10, Y12, Y18, Y20, Y22, Y26, Y28, Y6, Y8

(1) このピンは、常に $1\mu\text{F} \pm 10\%$ のコンデンサを介して VSS に接続する必要があります。

5.4 ピン接続要件

このセクションでは、特定の接続要件を持つパッケージ ボールと、未使用のパッケージ ボールの接続要件について説明します。

注

「信号の説明」に特に記述のない限り、すべての電源ボールには「推奨動作条件」セクションで規定されている電圧を供給する必要があります。

注

「未接続のまま」または「接続なし」(NC) は、これらのデバイスのボール番号にいかなる信号トレースも接続できないことを意味します。

表 5-118 に、特定の信号の接続要件をボール名とボール番号ごとに示します。

表 5-118. 接続要件

ボール番号	ボール名	接続要件
B23	OSC1_XI	使用しない場合は、これらのボールが有効なロジック Low レベルに保持されるように、これらの各ボールを個別の外付けプル抵抗を介して VSS に接続する必要があります。
A24	WKUP_OSC0_XI	
F17	TRSTN	
R1	DDR0_DQS0P	
V1	DDR0_DQS1P	
AD1	DDR0_DQS2P	
AG1	DDR0_DQS3P	
B1	DDR1_DQS0P	
E1	DDR1_DQS1P	
L1	DDR1_DQS2P	
P1	DDR1_DQS3P	
AC7	DDR0_RET	
G8	DDR1_RET	
G26	VMON1_ER_VSYS	
L25	VMON2_IR_VCPU	
K30	VMON3_IR_VEXT1P8	
M26	VMON4_IR_VEXT1P8	
M29	VMON5_IR_VEXT3P3	
E26	MCU_ADC0_AIN0	使用しない場合は、これらのボールが有効なロジック Low レベルに保持されるように、これらの各ボールを個別の外付けプル抵抗を介して VSS に接続するか VSS に直接接続できます。
F25	MCU_ADC0_AIN1	
F23	MCU_ADC0_AIN2	
A28	MCU_ADC0_AIN3	
E24	MCU_ADC0_AIN4	
D27	MCU_ADC0_AIN5	
A26	MCU_ADC0_AIN6	
B27	MCU_ADC0_AIN7	
C32	MCU_ADC1_AIN0	
B33	MCU_ADC1_AIN1	
B31	MCU_ADC1_AIN2	
B29	MCU_ADC1_AIN3	
D31	MCU_ADC1_AIN4	
A32	MCU_ADC1_AIN5	
A30	MCU_ADC1_AIN6	
C28	MCU_ADC1_AIN7	

表 5-118. 接続要件 (続き)

ボール番号	ボール名	接続要件
AG7	SERDES0_REXT	使用しない場合は、これらのボールが有効なロジック Low レベルに保持されるように、これらの各ボールを適切な外付けプル抵抗を介して VSS に接続する必要があります。各信号に対応するプル抵抗の適切な値については、「 信号の説明 」の脚注を参照してください。
AH9	SERDES1_REXT	
AH23	SERDES4_REXT	
AH31	CSI0_RXRCALIB	
AJ33	CSI1_RXRCALIB	
AH29	CSI2_RXRCALIB	
R7	DDR0_CAL0	
F8	DDR1_CAL0	
AH25	DSI0_TXRCALIB	
AH27	DSI1_TXRCALIB	
AH22	USB0_RCALIB	
E20	MCU_RESETZ	使用しない場合は、これらのボールが有効なロジック High レベルに保持されるように、これらの各ボールを個別の外付けプル抵抗を介して対応する電源に接続する必要があります。
C24	MCU_PORZ	
D24	PORZ	
G20	RESET_REQZ	
F21	TCK	
V32	TMS	
A21	MCU_I2C0_SDA	
D22	MCU_I2C0_SCL	
A16	WKUP_I2C0_SCL	
D23	WKUP_I2C0_SDA	
AA30	I2C0_SCL	
Y30	I2C0_SDA	
Y29	EXTINTn	
V33	TDI	
W33	TDO	
F19	EMU0	
E17	EMU1	
T1	DDR0_DQS0N	
W1	DDR0_DQS1N	
AC1	DDR0_DQS2N	
AF1	DDR0_DQS3N	
C1	DDR1_DQS0N	
F1	DDR1_DQS1N	
K1	DDR1_DQS2N	
N1	DDR1_DQS3N	
D25	MCU_ADC0_REFP	MCU_ADCn インターフェイスを使用しない場合、これらの信号を VDDA_ADCn 電源入力と同じ電源に接続する必要があります。
C30	MCU_ADC1_REFP	MCU_ADCn インターフェイスを使用しない場合、これらの信号を VSS に接続する必要があります。
C26	MCU_ADC0_REFN	
D29	MCU_ADC1_REFN	使用しない場合は、これらの各ボールを未接続のままにする必要があります。
F26	VPP_MCU	
V29	VPP_CORE	
AH2	MMC0_CALPAD	

表 5-118. 接続要件 (続き)

ボール番号	ボール名	接続要件
	DDR0_*	DDRSS0 と DDRSS1 は常に増分の順序で使用する必要があります。たとえば、単一の LPDDR 部品を使用する場合は、DDR0_* インターフェイスに接続する必要があります。2 つの LPDDR 部品を使用する場合は、DDR0_* および DDR1_* インターフェイスに接続する必要があります。
	DDR1_*	

表 5-119 に、デバイスの予備ボール番号に固有の接続要件を示します。

注

「未接続のまま」または「接続なし」(NC) は、これらのデバイスのボール番号にいかなる信号トレースも接続できないことを意味します。

表 5-119. 予備ボールの固有の接続要件

ボール番号	接続要件
E28 / F27 / J29 / L28 / L29 / L30 / M30 / AH4 / AH7 / AH8	予備。 これらのボールは未接続のままにする必要があります。

注

パッド構成レジスタを備えていない他の未使用の信号ボールはすべて、未接続のままにできます。

注

パッド構成レジスタを備えた他の未使用の信号ボールはすべて、マルチプレクシング モードを GPIO 入力に設定し、内部プルダウン抵抗を有効にすることで、未接続のままにできます。

未使用のボールは、PCB の半田パッドにのみ接続するボールとして定義されます。有効なロジックレベルを保持するための唯一のソース/シンクとして、内部プル抵抗を使用できるのは、このユースケースのみです。

ビア、テストポイント、PCB パターンに接続されたボールは、すべて使用されているものと見なされ、有効なロジックレベルの保持を内部プル抵抗に依存してはなりません。

内部プル抵抗は駆動力が弱い場合、動作条件によっては有効なロジックレベルを維持するのに十分な電流を供給できない場合があります。この状況は、逆のロジックレベルへのリークがある部品に接続されている場合や、内部抵抗によって有効なロジックレベルにプルされているだけのボールに接続された信号トレースに外部ノイズ源が結合した場合に発生することがあります。そのため、外部接続のあるボール上で有効なロジックレベルを保持するには、外部プル抵抗が必要になる場合があります。

6 仕様

6.1 絶対最大定格


自由気流での動作温度範囲内 (特に記述のない限り)^{(1) (2)}

パラメータ		最小値	最大値	単位
VDD_ ⁽³⁾	コア電源	-0.3	1.05	V
VDDAR_ ⁽³⁾	RAM 電源	-0.3	1.05	V
VDDA_0P8_ ⁽³⁾	0.8V ドメインのアナログ電源	-0.3	1.05	V
VDDA_1P8_ ⁽³⁾	1.8V PHY ドメインのアナログ電源	-0.3	2.2	V
VDDA_3P3_USB	3.3V USB ドメインのアナログ電源	-0.3	3.8	V
VDDA_ ⁽³⁾	1.8V PLL およびその他ドメインのアナログ電源	-0.3	2.2	V
VDDS_DDR_ ⁽³⁾	DDR インターフェイス電源	-0.3	1.2	V
VDDS_MMC0	MMC0 IO 電源	-0.3	2.2	V
VDDSHV ⁽³⁾	デュアル電圧 LVCMOS IO 電源	1.8 V	2.2	V
		3.3 V	3.8	V
VPP_CORE VPP MCU	eFuse ドメインの電源電圧範囲	-0.3	1.89	V
USB0_VBUS ⁽⁹⁾	USB VBUS コンパレータ入力の電圧範囲	-0.3	3.6	V
すべてのフェイルセーフ IO ピンの定常状態の最大電圧	I2C0_SCL、 I2C0_SDA、 WKUP_I2C0_SC L、 WKUP_I2C0_SD A、 MCU_I2C0_SCL 、 MCU_I2C0_SDA 、EXTINTn	-0.3	3.8	V
	MCU_PORz、 PORz	-0.3	3.8	V
他のすべての IO ピンの定常状態の最大電圧 ⁽⁴⁾	VMON1_ER_VSY S ⁽⁸⁾ 、 VMON3_IR_VEX T1P8、 VMON4_IR_VEX T1P8	-0.3	2.2	V
	VMON2_IR_VCP U	-0.3	1.05	V
	VMON5_IR_VEX T3P3	-0.3	3.8	V
	その他のすべての IO ピン	-0.3	IO 電源電圧 + 0.3	V
IO ピンの過渡オーバーシュートおよびアンダーシュートの仕様	信号周期の最大 20% にわたって IO 電源電圧の 20% 図 6-1(「IO 過渡電 圧範囲」を参照)		0.2 × VDD ⁽⁷⁾	V
ラッチアップ性能、Class II (125°C) ⁽⁵⁾	I-Test	-100	100	mA
	過電圧 (OV) 試験	該当なし	1.5 × VDD ⁽⁷⁾	V
T _{STG} ⁽⁶⁾	保管温度	-55	+150	°C

(1) 「絶対最大定格」の範囲外の動作は、デバイスの永続的な損傷の原因となる可能性があります。「絶対最大定格」は、これらの条件において、または「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを意味するものではありません。「絶対最大定格」

- の範囲内であっても「推奨動作条件」の範囲外で使用する、デバイスが完全に機能しない可能性があり、デバイスの信頼性、機能、性能に影響を及ぼし、デバイスの寿命を縮める可能性があります。
- (2) すべての電圧値は、特に記述のない限り、関連付けられた V_{SS} または V_{SSA_x} を基準とします。
- (3) **VDD_*** には、次のものが含まれます。VDD_CORE、VDD_CPU、VDD_MCU、VDD_MCU_WAKE1、VDD_WAKE0
VDDAR_* には次のものが含まれます。VDDAR_CORE、VDDAR_CPU、VDDAR_MCU
VDDA_0P8_* には次のものが含まれます。VDDA_0P8_CSIRX0_1、VDDA_0P8_CSIRX2、VDDA_0P8_DLL_MMC0、VDDA_0P8_DSITX、VDDA_0P8_DSITX_C、VDDA_0P8_PLL_DDR0、VDDA_0P8_PLL_DDR1、VDDA_0P8_PLL_DDR2、VDDA_0P8_PLL_DDR3、VDDA_0P8_SERDES_C0_1、VDDA_0P8_SERDES_C2、VDDA_0P8_SERDES_C4、VDDA_0P8_SERDES0_1、VDDA_0P8_SERDES2、VDDA_0P8_SERDES4、VDDA_0P8_UFS、VDDA_0P8_USB
VDDA_1P8_* には次のものが含まれます。VDDA_1P8_CSIRX0_1、VDDA_1P8_CSIRX2、VDDA_1P8_DSITX、VDDA_1P8_SERDES0_1、VDDA_1P8_SERDES2、VDDA_1P8_SERDES2_4、VDDA_1P8_SERDES4、VDDA_1P8_UFS、VDDA_1P8_USB
VDDA_* には次のものが含まれます。VDDA_ADC0、VDDA_ADC1、VDDA_MCU_PLLGRP0、VDDA_MCU_TEMP、VDDA_OSC1、VDDA_PLLGRP0、VDDA_PLLGRP1、VDDA_PLLGRP10、VDDA_PLLGRP12、VDDA_PLLGRP13、VDDA_PLLGRP2、VDDA_PLLGRP5、VDDA_PLLGRP6、VDDA_PLLGRP7、VDDA_PLLGRP8、VDDA_PLLGRP9、VDDA_POR_WKUP、VDDA_TEMP0、VDDA_TEMP1、VDDA_TEMP2、VDDA_TEMP3、VDDA_TEMP4、VDDA_WKUP
VDDS_DDR_* には次のものが含まれます。VDDS_DDR、VDDS_DDR_C0、VDDS_DDR_C1、VDDS_DDR_C2、VDDS_DDR_C3
VDDSHV* には次のものが含まれます。VDDSHV0、VDDSHV0_MCU、VDDSHV1_MCU、VDDSHV2、VDDSHV2_MCU、VDDSHV5
- (4) このパラメータはフェイルセーフでないすべての IO ピンに適用され、IO 電源電圧のすべての値に要件が適用されます。たとえば、特定の IO 電源に印加される電圧が 0V の場合、その電源から供給される IO の有効な入力電圧範囲は -0.3V ~ +0.3V になります。ペリフェラル デバイスに電力を供給する電源がそれぞれの IO 電源に電力を供給する電源と同じでない場合は、特別な注意が必要です。接続されているペリフェラルは、電源のランプアップおよびランプダウンのシーケンスも含めて、有効な入力電圧範囲外の電圧を供給しないことが重要です。
- (5) 電流パルス注入：
 JEDEC JESD78E (Class II) に従ってピンにストレスを加え、規定の I/O ピン注入電流と最大推奨 I/O 電圧の +1.5 倍および -0.5 倍のクランプ電圧に合格しました。
 過電圧性能：
 JEDEC JESD78E (Class II) に従って電源にストレスを加え、規定の電圧注入に合格しました。
- (6) テープ アンド リールの保存温度範囲は [-10°C; +50°C]、最大相対湿度は 70% です。使用前に室温に戻すことをお勧めします。
- (7) VDD は、IO の対応する電源ピンの電圧です。
- (8) VMON_ER_VSYS ピンは、システム電源を監視する手段を提供します。詳細については、「[VMON/POK によるシステム電源監視の設計ガイドライン](#)」を参照してください。
- (9) このデバイス ピンに印加される電圧を制限するには、外付けの分圧抵抗が必要です。詳細については、「[USB VBUS の設計ガイドライン](#)」を参照してください。

フェイルセーフ IO 端子は、それぞれの IO 電源電圧に依存しないように設計されています。これにより、該当する IO 電源がオフのときに、これらの IO 端子に外部電圧源を接続できます。I2C0_SCL、I2C0_SDA、I2C1_SCL、I2C1_SDA、DDR_FS_RESETh および NMIn だけがフェイルセーフ IO 端子です。それ以外の IO 端子はいずれもフェイルセーフではなく、それらに印加される電圧は、「絶対最大定格」の「すべての IO ピンの定常状態の最大電圧」のパラメータで定義されている値に制限する必要があります。



A. $T_{\text{overshoot}} + T_{\text{undershoot}} < T_{\text{period}}$ の 20%

図 6-1. IO 過渡電圧範囲

6.2 ESD 定格

				値	単位
V _(ESD)	静電放電	人体モデル (HBM)、AEC Q100-002 準拠 ⁽¹⁾		±1000	V
		デバイス帯電モデル (CDM)、AEC Q100-011 準拠	すべてのピン	±250	
			コーナー ピン (A1、AJ29)	±750	

(1) AEC Q100-002 は、HBM ストレス試験を ANSI / ESDA / JEDEC JS-001 仕様に従って実施することを示しています。

6.3 パワー オン時間 (POH) の制限

IP ⁽¹⁾ (2) (3)	電圧ドメイン	電圧 (V) (最大)	周波数 (MHz) (最大)	T _j (°C)	POH
すべて	100%	すべて	すべての対応 OPP	車載用 -40°C～125°C ⁽⁴⁾	20000
すべて	100%	すべて	すべての対応 OPP	拡張 -40°C～105°C	100000
すべて	100%	すべて	すべての対応 OPP	商業用 0°C～90°C	100000

- (1) 以下のセクションの情報は、お客様の利便性のみを目的として提供されるものであり、テキサス・インスツルメンツの半導体製品に関する標準的な契約条件に基づいて提供される保証を拡張または変更するものではありません。
- (2) 上記の表に記述されていない限り、すべての電圧ドメインと動作条件は、記載された温度において本デバイスでサポートされています。
- (3) POH は、電圧、温度、時間の関数です。より高い電圧および温度で使用すると、POH を低減して同じ信頼性性能を実現できます。代替使用事例の評価については、お近くのテキサス・インスツルメンツ代理店にお問い合わせください。
- (4) 車載プロファイルは、接合部温度で 20000 時間の電源オン時間として次のように定義されます。5%@-40°C、65%@70°C、20%@110°C、10%@125°C。

6.4 推奨動作条件

自由気流での動作温度範囲内 (特に記述のない限り)

電源名	説明		最小値 ⁽¹⁾	公称値	最大値 ⁽¹⁾	単位
VDD_CORE	MAIN ドメイン コア電源のブート / アクティブ電圧		0.76 ⁽¹⁾	0.8	0.84 ⁽¹⁾	V
VDD_MCU	MCUSS コア電源のブート / アクティブ電圧		0.76 ⁽¹⁾	0.8	0.89 ⁽¹⁾	V
VDD_CPU	コールド パワーアップ イベント時に印加される CPU コア電源のブート電圧		0.76 ⁽¹⁾	0.8	0.84 ⁽¹⁾	V
	ソフトウェアで AVS モードを有効にした後の CPU コア電源のアクティブ電圧		AVS ⁽³⁾ – 5% ⁽¹⁾	AVS ⁽³⁾	AVS ⁽³⁾ +5% ⁽¹⁾	V
VDD_CPU の AVS 範囲	VDD_CPU の AVS 有効電圧範囲		0.6		0.9	V
VDDAR_*(⁵⁾)	RAM 電源		0.81	0.85	0.89	V
VDDA_0P8_*(⁵⁾)	0.8V ドメインのアナログ電源		0.76	0.8	0.84	V
VDDA_1P8_*(⁵⁾)	1.8V PHY ドメインのアナログ電源		1.71	1.8	1.89	V
VDDA_3P3_USB(⁵⁾)	3.3V USB ドメインのアナログ電源		3.14	3.3	3.46	V
VDDA_*(⁵⁾)	1.8V PLL およびその他ドメインのアナログ電源		1.71	1.8	1.89	V
VDDA_*	すべての VDDA 入力のピーク ツー ピーク ノイズ				25	mV
VDDS_DDR_*(⁵⁾)	DDR インターフェイス電源		1.06	1.1	1.15	V
VDDS_MMC0	MMC0 IO 電源		1.71	1.8	1.89	V
VPP_*(⁵⁾)	eFuse ROM プログラミング電源		⁽⁶⁾ を参照	⁽⁶⁾ を参照	⁽⁶⁾ を参照	V
VDDSHV*(⁵⁾)	デュアル電圧 LVCMOS IO 電源	1.8V 動作	1.71	1.8	1.89	V
		3.3V 動作	3.14	3.3	3.46	V
USB0_VBUS	USB VBUS コンパレータ入力の電圧範囲		0	⁽⁴⁾ を参照	3.46	V
USB0_ID	USB ID 入力の電圧範囲			⁽²⁾ を参照		V
VSS	グランド			0		V

自由気流での動作温度範囲内 (特に記述のない限り)

電源名	説明		最小値 ⁽¹⁾	公称値	最大値 ⁽¹⁾	単位
T _J	動作ジャンクション温度範囲	車載	-40		125	°C
		拡張	-40		105	°C
		商用	0		90	°C

- (1) すべての VDD* 電源入力について、デバイス ボールの電圧は、わずかな時間であっても、最小電圧を下回ったり、最大電圧を上回ったりしてはいけません。この要件には、AC リップル、電圧過渡、電圧ディップなどの動的な電圧イベントが含まれます。これはすべての電源入力に対して必要ですが、他のレールに比べて過渡電流要求が大きい VDD_CORE、VDD_MCU、VDD_CPU ドメインについては特に注意する必要があります。
- (2) この端子はそれぞれの USB PHY のアナログ回路に接続されています。この回路は、既知の電流を供給して電圧を測定することにより、端子が 10Ω 未満の抵抗または 100 kΩ を超える抵抗を経由して VSS に接続されているかどうかを判定します。この端子は、USB ホスト動作の場合はグランドに接続し、USB ペリフェラル動作の場合は開路とする必要があります。また、外部電圧源には絶対に接続しないでください。
- (3) AVS 電圧は、デバイス依存、電圧ドメイン依存、OPP 依存です。この電圧は、VTM_DEVINFO_VDn から読み取る必要があります。VTM_DEVINFO_VDn レジスタのアドレスの詳細情報については、デバイスのテクニカル リファレンス マニュアルの「電圧およびサーマル マネージャ」セクションを参照してください。電源は、VDD_CPU の AVS 範囲の項目に示される範囲にわたって調整可能である必要があります。
- (4) このデバイス ピンに印加される電圧を制限するには、外付けの分圧抵抗が必要です。詳細については、「[USB VBUS の設計ガイドライン](#)」を参照してください。
- (5) **VDD_*** には、次のものが含まれます。VDD_CORE、VDD_CPU、VDD_MCU、VDD_MCU_WAKE1、VDD_WAKE0
VDDAR_* には次のものが含まれます。VDDAR_CORE、VDDAR_CPU、VDDAR_MCU
VDDA_0P8_* には次のものが含まれます。VDDA_0P8_CSIRX0_1、VDDA_0P8_CSIRX2、VDDA_0P8_DLL_MMC0、VDDA_0P8_DSITX、VDDA_0P8_DSITX_C、VDDA_0P8_PLL_DDR0、VDDA_0P8_PLL_DDR1、VDDA_0P8_PLL_DDR2、VDDA_0P8_PLL_DDR3、VDDA_0P8_SERDES_C0_1、VDDA_0P8_SERDES_C2、VDDA_0P8_SERDES_C4、VDDA_0P8_SERDES0_1、VDDA_0P8_SERDES2、VDDA_0P8_SERDES4、VDDA_0P8_UFS、VDDA_0P8_USB
VDDA_1P8_* には次のものが含まれます。VDDA_1P8_CSIRX0_1、VDDA_1P8_CSIRX2、VDDA_1P8_DSITX、VDDA_1P8_SERDES0_1、VDDA_1P8_SERDES2、VDDA_1P8_SERDES2_4、VDDA_1P8_SERDES4、VDDA_1P8_UFS、VDDA_1P8_USB
VDDA_* には次のものが含まれます。VDDA_ADC0、VDDA_ADC1、VDDA_MCU_PLLGRP0、VDDA_MCU_TEMP、VDDA_OSC1、VDDA_PLLGRP0、VDDA_PLLGRP1、VDDA_PLLGRP10、VDDA_PLLGRP12、VDDA_PLLGRP13、VDDA_PLLGRP2、VDDA_PLLGRP5、VDDA_PLLGRP6、VDDA_PLLGRP7、VDDA_PLLGRP8、VDDA_PLLGRP9、VDDA_POR_WKUP、VDDA_TEMP0、VDDA_TEMP1、VDDA_TEMP2、VDDA_TEMP3、VDDA_TEMP4、VDDA_WKUP
VDDS_DDR_* には次のものが含まれます。VDDS_DDR、VDDS_DDR_C0、VDDS_DDR_C1、VDDS_DDR_C2、VDDS_DDR_C3
VDDSHV* には次のものが含まれます。VDDSHV0、VDDSHV0_MCU、VDDSHV1_MCU、VDDSHV2、VDDSHV2_MCU、VDDSHV5
VPP_* には以下が含まれます：VPP_CORE、VPP_MCU
- (6) eFuse の使用に基づく VPP 電源電圧については、「[OTP eFuse プログラミングの推奨動作条件](#)」表を参照してください。

6.5 動作性能ポイント

このセクションでは、デバイスの動作条件について説明します。また、プロセッサ クロックとデバイス コア クロックの各動作性能の特長 (OPP) についても説明します。

表 6-1 に、デバイスの速度グレードごとにサポートされる最大周波数を示します。

表 6-1. 速度グレードの最大周波数

デバイス	最大周波数 (MHz)										
	A72SS0	C71SS0	R5FSS0/1	MCU_R5SS0	GPU	CBASS0	VPAC	DMPAC	VENCDEC	DMSC	LPDDR4
TDA4xxxT	2000	1000	1000	1000	800	500	720 ⁽¹⁾	520 ⁽¹⁾	600 (960 または 480MP/s) ⁽³⁾	333	4266MT/s ⁽²⁾

- (1) PLL の共有により、最大 VPAC と DMPAC 速度は同時に利用できません (最大の組み合わせは、VPAC/DMPAC に対して、それぞれ 720/480 および 650/520 です)。
- (2) 最大 DDR 周波数は、システムで使用されている特定のメモリ タイプ (ベンダ) と PCB 実装に基づいて制限されます。テキサス・インスツルメンツ は、仕様のクロック周波数を完全に達成するために、同社の LPDDR4 EVM の PCB レイアウト (配線、間隔、ビア / バックドリル、PCB 材料など) をすべて正確に遵守することを強く推奨します。詳細については、『Jacinto 7 DDR ボードの設計およびレイアウトのガイドライン』を参照してください。
- (3) VENCDEC モジュール (480MP/s) を 1 つまたは VENCDEC モジュール (960MP/s) を 2 つ搭載した特定の部品番号については、「デバイス 比較」表を参照してください。

6.6 電気的特性

注

セクション 6.6.1～セクション 6.6.8 で説明されているインターフェイスまたは信号は、多重化モード 0 (プライマリ機能) で使用可能なインターフェイスまたは信号に対応しています。

これらの表に記載されているボール上で多重化されたすべてのインターフェイスまたは信号は、多重化に PHY と GPIO の組み合わせが含まれている場合を除き、DC 電気的特性はすべて同じです。PHY と GPIO の組み合わせが含まれている場合、異なる多重化モード (機能) に異なる DC 電気的特性が規定されます。

6.6.1 I2C オープン ドレイン フェイルセーフ (I2C OD FS) の電気的特性

推奨動作条件範囲内 (特に記述のない限り)

パラメータ	テスト条件	最小値	代表値	最大値	単位
1.8V モード					
V_{IL}	入力 Low レベル スレッショルド			$0.3 \times V_{DDSHV}^{(1)}$	V
V_{ILSS}	入力 Low レベル スレッショルドの定常状態			$0.3 \times V_{DDSHV}^{(1)}$	V
V_{IH}	入力 High レベル スレッショルド	$0.7 \times V_{DDSHV}^{(1)}$			V
V_{IHSS}	入力 High レベル スレッショルドの定常状態	$0.7 \times V_{DDSHV}^{(1)}$			V
V_{HYS}	入力ヒステリシス電圧	$0.1 \times V_{DDSHV}^{(1)}$			mV
I_{IN}	入力リーク電流	$V_I = 1.8\text{ V}$ または 0 V		± 10	μA
V_{OL}	出力 Low レベル電圧			$0.2 \times V_{DDSHV}^{(1)}$	V
I_{OL}	LOW レベル出力電流	$V_{OL(MAX)}$	6		mA
3.3V モード					
V_{IL}	入力 Low レベル スレッショルド			$0.3 \times V_{DDSHV}^{(1)}$	V
V_{ILSS}	入力 Low レベル スレッショルドの定常状態			$0.25 \times V_{DDSHV}^{(1)}$	V
V_{IH}	入力 High レベル スレッショルド	$0.7 \times V_{DDSHV}^{(1)}$			V
V_{IHSS}	入力 High レベル スレッショルドの定常状態	$0.7 \times V_{DDSHV}^{(1)}$			V
V_{HYS}	入力ヒステリシス電圧	$0.05 \times V_{DDSHV}^{(1)}$			mV
I_{IN}	入力リーク電流	$V_I = 3.3\text{ V}$ または 0 V		± 10	μA
V_{OL}	出力 Low レベル電圧			0.4	V
I_{OL}	LOW レベル出力電流	$V_{OL(MAX)}$	6		mA

(1) V_{DDSHV} は、対応する電源を表します。電源名と対応するボールの詳細については、「ピン属性」の「電源」の欄を参照してください。

6.6.2 フェイルセーフ リセット (FS Reset) の電気的特性

推奨動作条件範囲内 (特に記述のない限り)

パラメータ	テスト条件	最小値	代表値	最大値	単位
V_{IL}	入力 Low レベル スレッショルド			$0.3 \times V_{DDSHV}^{(1)}$	V

推奨動作条件範囲内 (特に記述のない限り)

パラメータ	テスト条件	最小値	代表値	最大値	単位
V _{ILSS}	入力 Low レベル スレッショルドの定常状態			0.3 × VDDSHV ⁽¹⁾	V
V _{IH}	入力 High レベル スレッショルド	0.7 × VDDSHV ⁽¹⁾			V
V _{IHSS}	入力 High レベル スレッショルドの定常状態	0.7 × VDDSHV ⁽¹⁾			V
V _{HYS}	入力ヒステリシス電圧	200			mV
I _{IN}	入力リーク電流	V _I = 1.8 V または 0V		±10	μA

(1) VDDSHV は、対応する電源を表します。電源名と対応するボールの詳細については、「ピン属性」の「電源」の欄を参照してください。

6.6.3 HFOSC/LFOSC の電気的特性

推奨動作条件範囲内 (特に記述のない限り)

パラメータ	テスト条件	最小値	代表値	最大値	単位
高周波数発振器					
V _{IH}	入力 High レベル スレッショルド	0.65 × VDDSHV ⁽¹⁾			V
V _{IL}	入力 Low レベル スレッショルド			0.35 × VDDSHV ⁽¹⁾	V
V _{HYS}	入力ヒステリシス電圧		49		mV
低周波数発振器					
V _{IH}	入力 High レベル スレッショルド	0.65 × VDDA_WKUP ⁽¹⁾			V
V _{IL}	入力 Low レベル スレッショルド			0.35 × VDDA_WKUP ⁽¹⁾	V
V _{HYS}	入力ヒステリシス電圧	アクティブ モード	85		mV
		バイパス モード	324		mV

(1) VDDSHV は、対応する電源を表します。WKUP_OSC0 の場合、対応する電源は VDDA_WKUP です。OSC1_XI の場合、対応する電源は VDDS_OSC1 です。

6.6.4 eMMCPHY の電気的特性

自由空気での動作温度範囲内 (特に記述のない限り)

パラメータ	テスト条件	最小値	公称値	最大値	単位
V _{IL}	入力 Low レベル スレッショルド			0.35 × VDDSHV ⁽¹⁾	V
V _{ILSS}	入力 Low レベル スレッショルドの定常状態			0.20	V
V _{IH}	入力 High レベル スレッショルド	0.65 × VDDSHV ⁽¹⁾			V
V _{IHSS}	入力 High レベル スレッショルドの定常状態	1.4			V
I _{IN}	入力リーク電流	V _I = 1.8 V または 0V		±10	μA
I _{OZ}	トライステート出力リーク電流	V _O = 1.8 V または 0V		±10	μA
R _{PU}	ブルアップ抵抗	15	20	25	kΩ
R _{PD}	ブルダウン抵抗	15	20	25	kΩ
V _{OL}	出力 Low レベル電圧			0.30	V
V _{OH}	出力 High レベル電圧	VDDSHV - 0.30 ⁽¹⁾			V

自由空気での動作温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	公称値	最大値	単位
I_{OL}	LOW レベル出力電流	$V_{OL(MAX)}$	2			mA
I_{OH}	High レベル出力電流	$V_{OH(MAX)}$	2			mA
SR_I	入力スルーレート		5E +8			V/s

- (1) V_{DDSHV} は、対応する電源 (V_{ddshv8}) を表します。電源名と対応するボールの詳細については、「ピン属性」の「電源」の欄を参照してください。

6.6.5 SDIO の電気的特性

自由空気での動作温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	公称値	最大値	単位
1.8V モード						
V_{IL}	入力 Low レベル スレッショルド				0.58	V
V_{ILSS}	入力 Low レベル スレッショルドの定常状態				0.58	V
V_{IH}	入力 High レベル スレッショルド		1.27			V
V_{IHSS}	入力 High レベル スレッショルドの定常状態		1.7			V
V_{HYS}	入力ヒステリシス電圧		150			mV
I_{IN}	入力リーク電流	$V_I = 1.8\text{ V}$ または 0 V			± 10	μA
R_{PU}	プルアップ抵抗		40	50	60	k Ω
R_{PD}	プルダウン抵抗		40	50	60	k Ω
V_{OL}	出力 Low レベル電圧				0.45	V
V_{OH}	出力 High レベル電圧		$V_{DDSHV} - 0.45^{(1)}$			V
I_{OL}	LOW レベル出力電流	$V_{OL(MAX)}$	4			mA
I_{OH}	High レベル出力電流	$V_{OH(MAX)}$	4			mA
3.3V モード						
V_{IL}	入力 Low レベル スレッショルド				$0.25 \times V_{DDSHV}^{(1)}$	V
V_{ILSS}	入力 Low レベル スレッショルドの定常状態				$0.15 \times V_{DDSHV}^{(1)}$	V
V_{IH}	入力 High レベル スレッショルド		$0.625 \times V_{DDSHV}^{(1)}$			V
V_{IHSS}	入力 High レベル スレッショルドの定常状態		$0.625 \times V_{DDSHV}^{(1)}$			V
V_{HYS}	入力ヒステリシス電圧		150			mV
I_{IN}	入力リーク電流	$V_I = 1.8\text{ V}$ または 0 V			± 10	μA
R_{PU}	プルアップ抵抗		40	50	60	k Ω
R_{PD}	プルダウン抵抗		40	50	60	k Ω
V_{OL}	出力 Low レベル電圧				$0.125 \times V_{DDSHV}^{(1)}$	V
V_{OH}	出力 High レベル電圧		$0.75 \times V_{DDSHV}^{(1)}$			V
I_{OL}	LOW レベル出力電流	$V_{OL(MAX)}$	6			mA
I_{OH}	High レベル出力電流	$V_{OH(MAX)}$	10			mA

- (1) V_{DDSHV} は、対応する電源 (V_{ddshv8}) を表します。電源名と対応するボールの詳細については、「ピン属性」の「電源」の欄を参照してください。

6.6.6 CSI2/DSI D-PHY の電気的特性

注

CSI2/DSI DPHY インターフェイスの電気的特性は、MIPI D-PHY 仕様 v1.2 (2014 年 8 月 1 日) (該当する場合 ECN と エラッタを含む) に準拠しています。

6.6.7 ADC12B の電気的特性

推奨動作条件範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	代表値	最大値	単位
アナログ入力						
V _{MCU_ADC0/1_AIN[7:0]}	フルスケール入力レンジ		VSS	VDDA_ADC0/1		V
DNL	微分非直線性		-1	0.5	4	LSB
INL	積分非直線性			±1	±4	LSB
LSB _{GAIN-ERROR}	ゲイン誤差			±2		LSB
LSB _{OFFSET-ERROR}	オフセット誤差			±2		LSB
C _{IN}	入力サンプリング容量			5.5		pF
SNR	信号対雑音比	入力信号:200kHz 正弦波、-0.5dB フルスケール		70		dB
THD	全高調波歪み	入力信号:200kHz 正弦波、-0.5dB フルスケール		73		dB
SFDR	スプリアスフリー ダイナミックレンジ	入力信号:200kHz 正弦波、-0.5dB フルスケール		76		dB
SNR _(PLUS)	信号対雑音比 + 歪み	入力信号:200kHz 正弦波、-0.5dB フルスケール		69		dB
R _{MCU_ADC0/1_AIN[0:7]}	MCU_ADC0/1_AIN[7:0] の入力インピーダンス	f = 入力周波数		$[1/((65.97 \times 10^{-12}) \times f_{\text{SMPL_CLK}})]$		Ω
I _{IN}	入力リーケージ	MCU_ADC0/1_AIN[7:0] = VSS			-10	μA
		MCU_ADC0/1_AIN[7:0] = VDDA_ADC0/1			24	μA
サンプリングのダイナミック特性						
F _{SMPL_CLK}	SMPL_CLK 周波数			60		MHz
t _c	変換時間			13		ADC0/1 SMPL_CLK サイクル
t _{ACQ}	アキュイジション時間		2		257	ADC0/1 SMPL_CLK サイクル
T _R	サンプリングレート	ADC0/1 SMPL_CLK = 60MHz		4		MSPS
CCISO	チャンネル間絶縁			100		dB
汎用入出力モード ⁽¹⁾						

推奨動作条件範囲内 (特に記述のない限り)

パラメータ	テスト条件	最小値	代表値	最大値	単位
V_{IL}	入力 Low レベル スレッショルド			$0.35 \times V_{DDA_ADC0/1}$	V
V_{ILSS}	入力 High レベル スレッショルドの定常状態			$0.35 \times V_{DDA_ADC0/1}$	V
V_{IH}	入力 High レベル スレッショルド	$0.65 \times V_{DDA_ADC0/1}$			V
V_{IHSS}	入力 High レベル スレッショルドの定常状態	$0.65 \times V_{DDA_ADC0/1}$			V
V_{HYS}	入力ヒステリシス電圧	200			mV
I_{IN}	入力リーク電流	$V_I = 1.8 \text{ V}$ または 0 V		6	μA

- (1) MCU_ADC0/1 は、汎用入力モードで動作するように構成できます。このモードでは、すべての MCU_ADC0/1_AIN[7:0] 入力が ADC0/1_CTRL レジスタ (gpi_mode_en = 1) を介してデジタル入力として動作するようにグローバルに有効化されます。

6.6.8 LVCMOS の電気的特性

推奨動作条件範囲内 (特に記述のない限り)

パラメータ	テスト条件	最小値	代表値	最大値	単位
1.8V モード					
V_{IL}	入力 Low 電圧			$0.35 \times V_{DD}^{(1)}$	V
V_{ILSS}	入力 Low 電圧 (定常状態)			$0.3 \times V_{DD}^{(1)}$	V
V_{IH}	入力 High 電圧	$0.65 \times V_{DD}^{(1)}$			V
V_{IHSS}	入力 High 電圧 (定常状態)	$0.85 \times V_{DD}^{(1)}$			V
V_{HYS}	入力ヒステリシス電圧	150			mV
I_{IN}	入力リーク電流。	$V_I = 1.8 \text{ V}$ または 0 V		± 10	μA
R_{PU}	プルアップ抵抗	15	22	30	$k\Omega$
R_{PD}	プルダウン抵抗	15	22	30	$k\Omega$
V_{OL}	出力 LOW 電圧			0.45	V
V_{OH}	出力 HIGH 電圧	$V_{DD}^{(1)} - 0.45$			V
I_{OL}	LOW レベル出力電流	$V_{OL}(\text{MAX})$	3		mA
I_{OH}	High レベル出力電流	$V_{OH}(\text{MIN})$	3		mA
3.3V モード					
V_{IL}	入力 Low 電圧			0.8	V
V_{ILSS}	入力 Low 電圧 (定常状態)			0.6	V
V_{IH}	入力 High 電圧	2.0			V
V_{IHSS}	入力 High 電圧 (定常状態)	2.0			V
V_{HYS}	入力ヒステリシス電圧	150			mV
I_{IN}	入力リーク電流。	$V_I = 3.3 \text{ V}$ または 0 V		± 10	μA
R_{PU}	プルアップ抵抗	15	22	30	$k\Omega$
R_{PD}	プルダウン抵抗	15	22	30	$k\Omega$
V_{OL}	出力 LOW 電圧			0.4	V
V_{OH}	出力 HIGH 電圧	2.4			V
I_{OL}	LOW レベル出力電流	$V_{OL}(\text{MAX})$	5		mA

推奨動作条件範囲内 (特に記述のない限り)

パラメータ		テスト条件	最小値	代表値	最大値	単位
I_{OH}	High レベル出力電流	$V_{OH(MIN)}$	6			mA

(1) VDD は、対応する電源を表します。電源名と対応するボールの詳細については、「ピン属性」の「電源」の欄を参照してください。

6.6.9 USB2PHY の電氣的特性

注

USB0 および USB1 の電氣的特性は、2000 年 4 月 27 日付けの Universal Serial Bus Revision 2.0 仕様 (該当する ECN およびエラッタを含む) に準拠しています。

6.6.10 SerDes 2-L-PHY/4-L-PHY の電氣的特性

注

PCIe インターフェイスは、『PCI Express® 基本仕様リビジョン 4.0』(2017 年 9 月 27 日) に規定された電氣的パラメータに準拠しています。

このデバイスでは、表 6-2、「4-L-PHY SERDES REFCLK の電氣的特性」のパラメータ V_{REFCLK_TERM} に記載されているように、内部終端がイネーブルされた入力モードで使用する場合、SERDES REFCLK に追加の制限が課されます。内部終端は、デフォルトでイネーブルになっており、 V_{REFCLK_TERM} で定義された制限を超えるリファレンスクロック信号を印加する前にディセーブルする必要があります。外部終端は、ソース側で常にイネーブルにする必要があります。

表 6-2. 4-L-PHY SERDES REFCLK の電氣的特性

内部終端がイネーブルの場合にのみ適用されます。推奨動作条件範囲内 (特に記述のない限り)

パラメータ		最小値	標準値	最大値	単位
V_{REFCLK_TERM}	内部終端がイネーブルのときの基準クロック ピンのシングルエンド電圧スレッショルド			450	mV
R_{TERM}	内部終端	40	50	62.5	Ω

注

SerDes USB インターフェイスは、『ユニバーサル シリアル バス 3.1 仕様リビジョン 1.0』(2013 年 7 月 26 日) で定義された USB3.1 SuperSpeed トランスミッタおよびレシーバの標準電氣的パラメータに準拠しています。

注

SGMII インターフェイスの電氣的特性は、IEEE802.3 Clause 70 の 1000BASE-KX に準拠しています。

注

SGMII 2.5G/XAUI インターフェイスの電氣的特性は、IEEE802.3 Clause 47 に準拠しています。

注

QSGMII インターフェイスの電氣的特性は、QSGMII 仕様リビジョン 1.2 に準拠しています。

注

USXGMII は、72-7 項と附属書 69B の IEEE 802.3 TX および RX の電気的特性をサポートしています。10GBASE-KR オートネゴシエーション (73 項) およびリンクトレーニング (72 項) はサポートしていません。

IEEE 802.3 の表 72-7 および 72-8 は USXGMII の要件ではないトレーニング (72-6 項) に関連しているため、USXGMII では必要ありません。

pre、main、および post カーソルは、BER スイープを使用して設定する必要があります。

注

XFI インターフェイスの電気的特性は、INF-8077_XFP_XFI_10Gbps_1X 仕様のリビジョン 4.5 (2005 年 8 月 31 日) に準拠しています。

注

UFS インターフェイスの電気的特性は、MIPI M-PHY 仕様 v3.1 (2014 年 2 月 17 日) に準拠しています。

注

DP インターフェイスの電気的特性は、VESA DisplayPort (DP) Standard V 1.4 (2016 年 2 月 23 日) に準拠しています。

注

eDP インターフェイスの電気的特性は、VESA Embedded DisplayPort (eDP) Standard v1.4b (2015 年 10 月 23 日) に準拠しています。

6.6.13 DDR0 の電気的特性

注

DDR インターフェイスは、JESD209-4B 規格に準拠した LPDDR4 SDRAM デバイスと互換性があります。

6.7 ワンタイム プログラマブル (OTP) eFuse の VPP 仕様

このセクションは、OTP eFuse のプログラミングに必要な動作条件を規定しており、高セキュリティ デバイスにのみ適用できます。

6.7.1 OTP eFuse プログラムの推奨動作条件

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ	説明	最小値	公称値	最大値	単位
VDD_CORE	OTP 動作中のコア ドメインの電源電圧範囲、	「推奨動作条件」を参照			V
VDD_MCU	OTP 動作中のコア ドメインの電源電圧範囲、	「推奨動作条件」を参照			V
VDD_CPU	OTP 動作時のコア ドメイン電源電圧範囲、 (BOOT 電圧)	「推奨動作条件」を参照			V

6.7.1 OTP eFuse プログラムの推奨動作条件 (続き)

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ	説明	最小値	公称値	最大値	単位
VPP_CORE	通常動作時の eFuse ROM ドメインの電源電圧範囲 (eFuse ROM をプログラミングするためのハードウェア サポートなし)	NC ⁽²⁾			V
	通常動作時の eFuse ROM ドメインの電源電圧範囲 (eFuse ROM をプログラミングするためのハードウェア サポートあり)	0			V
	OTP プログラム時の eFuse ROM ドメインの電源電圧範囲 ⁽¹⁾	1.71	1.8	1.89	V
VPP_MCU	通常動作時の eFuse ROM ドメインの電源電圧範囲 (eFuse ROM をプログラミングするためのハードウェア サポートなし)	NC ⁽²⁾			V
	通常動作時の eFuse ROM ドメインの電源電圧範囲 (eFuse ROM をプログラミングするためのハードウェア サポートあり)	0			V
	OTP プログラム時の eFuse ROM ドメインの電源電圧範囲 ⁽¹⁾	1.71	1.8	1.89	V
SR _(VPP)	VPP パワーアップ スルーレート			6E + 4	V/s

(1) 電源電圧範囲には、DC 誤差およびピーク ツー ピーク ノイズが含まれます。

(2) NC は接続なしを示します。

6.7.2 ハードウェア要件

OTP eFuse にキーをプログラムする場合、以下のハードウェア要件を満たす必要があります。

- OTP レジスタをプログラムしないときは、VPP_CORE および VPP_MCU 電源をディセーブルにする必要があります。
- VPP_CORE および VPP_MCU 電源は、適切なデバイス電源オン シーケンスの後にランプアップする必要があります (詳細については、「電源シーケンス」を参照してください)。

6.7.3 プログラム シーケンス

OTP eFuse のプログラミング シーケンス:

- パワーアップ シーケンスに従ってボードに電源を投入します。パワーアップ時および通常動作中は、VPP_CORE および VPP_MCU 端子に電圧を印加しないでください。
- eFuse のプログラミングに必要な OTP 書き込みソフトウェアをロードします (OTP ソフトウェア パッケージについては、お近くの TI 代理店にお問い合わせください)。
- [セクション 6.7.1](#) に示す仕様に従って、VPP_CORE および VPP_MCU 端子に電圧を印加します。
- OTP レジスタをプログラムするソフトウェアを実行します。
- OTP レジスタの内容を検証した後、VPP_CORE 端子と VPP_MCU 端子から電圧を取り除きます。

6.7.4 ハードウェア保証への影響

お客様は、セキュリティ キーにより TI ツのデバイスに eFusing を使用することは、デバイスを永続的に変更する、ということに同意するものとします。お客様は、プログラム シーケンスが正しくないか中止された場合や、シーケンス ステップを省略した場合などに、eFuse が失敗する可能性があることを認めます。さらに、プロダクション キーのエラー コード訂正チェックが失敗した場合、またはイメージが署名されておらず、オプションとして現在アクティブなプロダクション キーで暗号化されていない場合、TI のデバイスはセキュア ブートに失敗する可能性があります。このような障害が発生すると、TI のデバイスが動作不能になることがあり、TI ツは eFuse を試行する前に、TI のデバイスがそのデバイス仕様に準拠していることを確認できなくなります。このため、お客様によって eFuse が誤って実行された TI のデバイスについて、TI は一切の責任 (保証またはその他の責任) を負いません。

6.8 熱抵抗特性

このセクションでは、このデバイスで使用する熱抵抗特性について説明します。

信頼性と動作性の懸念から、デバイスの最大接合部温度は、「推奨動作条件」に示されている T_J 値以下にする必要があります。

6.8.1 AND パッケージの熱抵抗特性

システムレベルの熱シミュレーションは、ワーストケースのデバイス消費電力を考慮して実行することを推奨します。

番号	パラメータ	説明	AND パッケージ	
			$^{\circ}\text{C}/\text{W}^{(1) (3)}$	空気流 ($\text{m/s}^{(2)}$)
T1	$R_{\theta\text{JC}}$	接合部とケースとの間	0.16	該当なし
T2	$R_{\theta\text{JB}}$	接合部と基板との間	1.47	該当なし
T3	$R_{\theta\text{JA}}$	接合部と自由空気との間	9.22	0
T4		接合部と空気流との間	5.07	1
T5			4.31	2
T7	Ψ_{JT}	接合部とパッケージ上面との間	0.10	0
T8			0.10	1
T9			0.10	2
T11	Ψ_{JB}	接合部と基板との間	1.30	0
T12			1.23	1
T13			1.18	2

(1) これらの値は、JEDEC により定義された 2S2P システム (JEDEC 定義の 1S0P システムによる θ_{JC} [$R_{\theta\text{JC}}$] 値を除く) に基づいており、周囲環境とアプリケーションによって変化します。詳細については、以下の EIA/JEDEC 規格を参照してください。

- JESD51-2、『IC の熱テスト手法の環境条件 - 自然対流 (静止空気)』
- JESD51-3、『リード付き表面実装パッケージ用の有効熱伝導率の低いテスト基板』
- JESD51-6、『IC の熱テスト手法の環境条件 - 自然対流 (空気流)』
- JESD51-7、『リード付き表面実装パッケージ用の有効熱伝導率の高いテスト基板』
- JESD51-9、『エリア アレイ表面実装パッケージの熱測定用テスト基板』

(2) m/s = メートル/秒。

(3) $^{\circ}\text{C}/\text{W}$ = 摂氏温度 / ワット。

6.9 温度センサの特性

このセクションでは、ダイ温度センサの特性に関する電圧および温度モジュール (VTM) について概要を説明します。

信頼性と動作性の懸念から、デバイスの最大接合部温度は、「推奨動作条件」に示されている T_J 値以下にする必要があります。

表 6-3. VTM ダイ温度センサの特性

パラメータ		テスト 条件	最小値	標準値	最大値	単位
T_{acc}	VTM 温度センサ精度	-40 ~ 110 °C	-5		5	°C
		110 ~ 125 °C	-2		2	°C

6.10 タイミングおよびスイッチング特性

注

このセクションに示すタイミングは、関連する PADCONFIG レジスタの DRV_STR (駆動強度) 制御がデフォルトの「0h – 公称値 (推奨)」に設定されているときに有効です。

6.10.1 タイミングパラメータおよび情報

タイミングおよびスイッチング特性で使用されるタイミングパラメータの記号は、JEDEC 規格 100 に従って作成されています。記号を短縮するために、ピン名およびその他の関連用語の一部を表 6-4 に示すように短縮しました。

表 6-4. タイミングパラメータの添え字

記号	パラメータ
c	サイクル時間 (周期)
d	遅延時間
dis	ディセーブル時間
en	イネーブル時間
h	ホールド時間
su	セットアップ時間
START	スタートビット
t	遷移時間
v	有効時間
w	パルス幅
X	未知の、変化している、ドントケアのレベル
F	立ち下がり時間
H	High
L	Low
R	立ち上がり時間
V	有効
IV	無効
AE	アクティブ エッジ
FE	最初のエッジ
LE	最後のエッジ
Z	高インピーダンス

6.10.2 電源シーケンス

このセクションでは、デバイスが適切に動作するために必要な電源シーケンスについて説明します。このデバイスは、分離または結合された MCU およびメイン電源供給回路 (PDN) を使用して動作できます。分離および結合 MCU およびメイン PDN に基づいて、2 つの異なるプライマリ電源シーケンスを推奨します。さらに、このデバイスは MCU のみ、DDR 保持、GPIO 保持のいずれかの低消費電力モードで動作できます。低消費電力モードへの移行と終了のための、2 つの異なる推奨デバイス電源シーケンスを示します。

このセクションで使用する電源名はこのデバイスに固有であり、「信号の説明」セクションで与えられた名前に合わせてあります。Jacinto 7™ プロセッサ ファミリ内のさまざまなデバイスで、共通の電源名を使用することができます。これらの共通な電源名は、デバイス間で機能が同一ではないとしても、非常に類似しています。

ここに示すすべての電源シーケンス タイミング図では、以下の用語が使用されています。

- ・ プライマリ = すべての電圧ドメインで必須である、オフ状態とフル アクティブ状態の間の電力シーケンス
- ・ $V_{OPR\ MIN}$ = 「推奨動作条件」に規定された機能を保証する最小動作電圧レベル
- ・ ランプアップ = オフ状態から最小動作電圧へ電源が遷移する時間の開始
- ・ ランプダウン = 動作電圧からオフ状態へ電源が遷移する時間の開始
- ・ $SUPPLY_「n」$ = 同様な電源の複数インスタンス (すなわち、 $VDDSHVn = VDDSHV0, VDDSHV1, VDDSHV2 \dots VDDSHV6$)
- ・ $SUPPLY_「xxx」$ = さまざまな信号タイプに使用される、同様な電源の複数インスタンス (すなわち、 $VDDA_1P8_xxx = VDDA_1P8_DSITX, VDDA_1P8_USB, VDDA_0P8_DSITX, VDDA_0P8_USB$ など)
- ・ タイム スタンプ = 一般的な参照のための説明とおおよその経過時間を記載した「T#」の記号。具体的なタイミング遷移は、PDN の設計に依存します (詳細については、『PDN ユーザーガイド』を参照)。

6.10.2.1 電源スルーレートの要件

内部 ESD 保護デバイスの安全な動作範囲を維持するために、図 6-2 に示すように、電源の最大スルーレートを $100\text{mV}/\mu\text{s}$ 未満に制限することを推奨します。たとえば、 1.8V の電源では、 $100\text{mV}/\mu\text{s}$ 未満のスルーレートを確保するために、 $18\mu\text{s}$ を上回るランプ時間を設定する必要があります。

図 6-2 に、デバイスの電源スルー レートの要件を示します。





図 6-2. 電源のスルーおよびスルーレート

6.10.2.2 MCU およびメイン ドメインの結合パワーアップシーケンシング

セクション 6.10.2.2 に、同様の MCU およびメイン電圧ドメインを共通の電源レールに結合したときの 1 次電源パワーアップシーケンスを示します。MCU とメイン電圧ドメインを結合することにより、電源レールと電源の総数が減り、MCU およびメイン プロセッサのサブシステムが共通の電源レールによって動作するようになるので、PDN 設計が簡素化されます。



J7VCL_ELCH_01

A. タイムスタンプの記号:

- T0 – 3.3V 電圧が、 $V_{OPR\ MIN}$ までランブアップを開始します。(0 ms)
- T1 – 1.8V 電圧が、 $V_{OPR\ MIN}$ までランブアップを開始します。(2 ms)
- T2 – 低電圧コア電源が、 $V_{OPR\ MIN}$ までランブアップを開始します。(3 ms)
- T3 – 低電圧 RAM アレイ電圧が、 $V_{OPR\ MIN}$ までランブアップを開始します。(4 ms)
- T4 – OSC1 は安定しており、PORz/MCU_PORz はアサート解除されて、プロセッサをリセットから解放します。(13 ms)

- B. 3.3V デジタル インターフェイスをサポートするために 3.3V が供給される、いずれかの MCU またはメイン デュアル電圧 IO 電源 (VDDSHVn_MCU または VDDSHVn)。一部の電源では、PDN 設計により、異なる電源リソースを使用し、それぞれのターンオンおよびランブアップ遅延が異なるため、開始時間が T0 と T1 の間で変動する場合があります。
- C. 1.8V デジタル インターフェイスをサポートするために 1.8V が供給される、いずれかの MCU またはメイン デュアル電圧 IO 電源 (VDDSHVn_MCU または VDDSHVn)。eMMC メモリを使用している場合、PDN 設計により電源が VDD_MMC0 とグループ化されているので、メインの 1.8V 電源が T3 に合わせてランブアップすることがあります。
- D. VDDSHV5 は、SD メモリ カード用の MMC1 信号処理をサポートしています。規格準拠の高速 SD カード動作が必要な場合は、独立したデュアル電圧 (3.3V/1.8V) 電源およびレールが必要です。3.3V へのランブアップの開始は、図に示すように、他の 3.3V ドメインと同じです。SD カード


が不要な場合や、3.3 V 固定動作の標準データレートが許容される場合は、このドメインをデジタル IO 3.3V 電源レールにグループ化できます。SD カードが固定 1.8V で動作できる場合は、このドメインをデジタル IO 1.8V 電源レールにグループ化できます。

- E. VDDA_3P3_USB は、USB 2.0 差動インターフェイス信号伝達に使用される 3.3V アナログドメインです。最良のシグナル インテグリティを実現して USB データ アイマスクに準拠するために、低ノイズのアナログ電源を推奨します。3.3V へのランプアップの開始は、図に示すように、他の 3.3V ドメインと同じです。USB インターフェイスが不要な場合や、データビット エラーが許容される場合は、直接または電源フィルタ経由で、このドメインを 3.3V デジタル IO 電源レールにグループ化できます。
- F. VDDA_1P8_<clk/pll/ana> は、クロック発振器、PLL、およびアナログ回路をサポートする 1.8V アナログドメインであり、最適な性能を得るために低ノイズ電源が必要です。高周波スイッチング ノイズがクロック、PLL、DLL 信号のジッタ性能に悪影響を及ぼす可能性があるため、デジタルの VDDSHVn_MCU と VDDSHVn IO ドメインを結合することは推奨しません。アナログ VDDA_1p8_<phy> ドメインの結合は避けるべきですが、グループ化する場合は、インライン フェアライト ビーズで電源をフィルタリングする必要があります。
- G. VDDA_1P8_<phy> は、複数のシリアル PHY インターフェイスをサポートする 1.8V アナログドメインです。最良のシグナル インテグリティ、インターフェイス性能、仕様準拠を実現するため、低ノイズのアナログ電源を推奨します。これらのインターフェイスのいずれかが不要であるか、またはデータビット エラーや非準拠動作が許容できる場合には、直接またはインライン電源フィルタ経由で、このドメインをデジタル IO 1.8V 電源レールにグループ化できます。
- H. VDDA_0P8_<dll/pll> は、PLL および DLL 回路をサポートする 0.8V アナログドメインであり、最適な性能を得るために低ノイズ電源が必要です。高周波スイッチング ノイズが PLL および DLL 信号のジッタ性能に悪影響を及ぼす可能性があるため、これらのドメインを他の 0.8V ドメインと結合することは推奨しません。
- I. VDD_MCU は、広い動作電圧範囲を持つデジタル電圧ドメインであり、VDDAR_MCU ドメインまたは VDD_CORE のいずれかとグループ化できます。「MCU およびメインドメインの結合パワーアップ シーケンス」では、VDD_MCU は VDD_CORE とグループ化できます。また、VDDAR_MCU は VDDAR_CPU および VDDAR_CORE とグループ化できます。VDD_MCU が VDD_CORE とグループ化されている場合、VDD_MCU は、T2 において 0.8V の VDD_CORE との共通電圧源からランプアップする必要があります。VDDAR_MCU が VDD_CORE とグループ化されていない場合、VDD_MCU は T2 よりも前にランプする必要があります。いずれの場合も、VDDAR 電源を T3 でランプする必要があります。
- J. パワーアップ シーケンス中に MCU_PORz および PORz が High にアサートされてから、MCU_BOOTMODEn (MCU_VDDSHV0 を基準とする) および BOOTMODEn (VDDSHV2 を基準とする) 設定をレジスタにラッチするまでの最小セットアップおよびホールド時間を表示。
- K. 水晶発振器回路に電源が供給されたとき (T1 の VDDA_OSC1) から、安定したクロック周波数に達するまでの最小経過時間は、水晶発振器、コンデンサのパラメータ、および PCB 寄生値によって異なります。余裕を見た経過時間として、(T4 – T1) タイムスタンプで定義される 10ms を示します。お客様のクロック回路 (すなわち、水晶発振器またはクロック ジェネレータ) および PCB の設計によっては、この値を低減できる可能性があります。

図 6-3. MCU およびメイン ドメインの結合、1 次電源パワーアップ シーケンス

6.10.2.3 MCU とメイン ドメインの結合パワーダウン シーケンス - オプション 1

図 6-4 で、オプション 1 のデバイス パワーダウン シーケンスについて説明します。




- A. タイムスタンプの記号:
- T0 – MCU_PORz および PORz を Low にアサートして、すべてのプロセッサ リソースを安全な状態にします。(0ms)
 - T1 – メイン DDR、SRAM コア、および SRAM CPU 電源がランプダウンを開始します。(0.5ms)
 - T2 – 低電圧コア電源がランプダウンを開始します。(2.5ms)
 - T3 - 1.8V 電圧が電源ランプダウンを開始します。(3.0ms)
 - T4 - 3.3V 電圧が電源ランプダウンを開始します。(3.5ms)
- B. 3.3V デジタル インターフェイスをサポートするために 3.3V が供給される、いずれかの MCU またはメイン デュアル電圧 IO ドメイン (VDDSHVn_MCU または VDDSHVn)。
- C. 1.8V デジタル インターフェイスをサポートするために 1.8V が供給される、いずれかの MCU またはメイン デュアル電圧 IO ドメイン (VDDSHVn_MCU または VDDSHVn)。
- D. VDDSHV5 は、SD メモリカード用の MMC1 信号処理をサポートしています。規格準拠の高速 SD カード動作には、デュアル電圧 (3.3V/1.8V) 電源レールが必要です。SD カードが不要な場合や、3.3V 固定動作の標準データレートが許容される場合は、このドメインをデジタル IO 3.3V 電源レールにグループ化できます。SD カードが固定 1.8V で動作できる場合は、このドメインをデジタル IO 1.8V 電源レールにグループ化できます。
- E. VDDA_3P3_USB は、USB 2.0 差動インターフェイス信号伝達に使用される 3.3V アナログドメインです。最良のシグナル インテグリティを実現して USB データ アイマスクに準拠するために、低ノイズのアナログ電源を推奨します。USB インターフェイスが不要な場合や、データビット エラーが許容される場合は、直接または電源フィルタ経路で、このドメインを 3.3V デジタル IO 電源レールにグループ化できます。

- F. VDDA_1P8_<clk/pll/ana> は、クロック発振器、PLL、およびアナログ回路をサポートする 1.8V アナログドメインであり、最適な性能を得るために低ノイズ電源が必要です。高周波スイッチングノイズがクロック、PLL、DLL 信号のジッタ性能に悪影響を及ぼす可能性があるため、デジタルの VDDSHVN_MCU と VDDSHVN IO ドメインを結合することは推奨しません。アナログ VDDA_1p8_<phy> ドメインの結合は避けるべきですが、グループ化する場合は、インラインフェライトビーズで電源をフィルタリングする必要があります。
- G. VDDA_1P8_<phy> は、複数のシリアル PHY インターフェイスをサポートする 1.8V アナログドメインです。最良のシグナルインテグリティ、インターフェイス性能、仕様準拠を実現するため、低ノイズのアナログ電源を推奨します。これらのインターフェイスのいずれかが不要であるか、またはデータビットエラーや非準拠動作が許容できる場合には、直接またはインライン電源フィルタ経由で、このドメインをデジタル IO 1.8V 電源レールにグループ化できます。
- H. VDDA_0P8_<dll/pll> は、PLL および DLL 回路をサポートする 0.8V アナログドメインであり、最適な性能を得るために低ノイズ電源が必要です。高周波スイッチングノイズが PLL および DLL 信号のジッタ性能に悪影響を及ぼす可能性があるため、これらのドメインを他の 0.8V ドメインと結合することは推奨しません。
- I. いずれかの電圧がランブダウンを開始する前に、SoC リソースが安全な状態に確実に移行できるようにするため、MCU_PORz および PORz を少なくとも Td1 = 200μs の間 Low にアサートする必要があります。

図 6-4. MCU とメインドメインの結合、プライマリパワーダウンシーケンス - オプション 1

6.10.2.4 MCU とメイン ドメインの結合パワーダウン シーケンス - オプション 2

図 6-8 で、オプション 2 のデバイス パワーダウン シーケンスについて説明します。



J7VCL_ELCH_02

A. タイムスタンプの記号:


- $T0$ – MCU_PORz および $PORz$ を Low にアサートして、すべてのプロセッサ リソースを安全な状態にします。(0ms)
- $T1$ – すべての電源のランプダウンが開始されます。(1 μ s)

B. いずれかの電圧がランプダウンを開始する前に、SoC リソースが安全な状態に確実に移行できるようにするため、 MCU_PORz および $PORz$ を少なくとも $T_{\Delta 1} = 200\mu$ s の間 Low にアサートする必要があります。

図 6-5. MCU とメイン ドメインの結合、プライマリ パワーダウン シーケンス - オプション 2

6.10.2.5 MCU およびメイン ドメインの分離パワーアップ シーケンシング

MCU とメイン電圧ドメインの分離により、SoC の MCU とメイン プロセッサ サブシステムは独立して動作できます。SoC の PDN 設計において、MCU とメイン プロセッサの分離機能をサポートする必要がある理由は、2 つあります。第 1 に は、SoC の低消費電力モードを有効にするフレキシビリティを提供することです。このモードを使用すると、プロセッサの動作が不要なときに SoC の消費電力を大幅に低減できます。第 2 に、単一の障害が MCU およびメイン プロセッサ サブシステムの両方に影響を及ぼすという干渉を回避すること (FFI) により、堅牢性を実現できます。これは、SoC の MCU をシステムの安全監視プロセッサとして使用する場合に特に有益です。必要とされる追加の PDN 電源レールの数は、異なる MCU IO 信号電圧レベルの数によって異なります。1.8V IO 信号のみを使用する場合は、必要とされる追加の電源レールは 2 つです。1.8V および 3.3V の IO 信号が必要な場合は、4 つの追加電源レールが必要になります。



J7VCL_ELCH_03

A. T1 タイムスタンプの記号:

- T0 – すべての 3.3V 電圧が、 $V_{OPR\ MIN}$ まで電源ランブアップを開始します。(0 ms)
- T1 – すべての 1.8V 電圧が、 $V_{OPR\ MIN}$ まで電源ランブアップを開始します。(2 ms)
- T3 – すべてのコア電圧が、 $V_{OPR\ MIN}$ まで電源ランブアップを開始します。(3 ms)
- T3 – すべての RAM アレイ電圧が、 $V_{OPR\ MIN}$ まで電源ランブアップを開始します。(4 ms)
- T4 – OSC1 は安定しており、PORz/MCU_PORz はアサート解除されて、プロセッサをリセットから解放します。(13 ms)

B. 3.3 V デジタル インターフェイスをサポートするために 3.3V が供給される、いずれかの MCU またはメイン デュアル電圧 IO 電源


(VDDSHVn_MCU または VDDSHVn)。一部の電源では、PDN 設計により、異なる電源リソースを使用し、それぞれのターンオンおよびランブアップ遅延が異なるため、開始時間が T0 と T1 の間で変動する場合があります。

- C. 1.8V デジタル インターフェイスをサポートするために 1.8V が供給される、いずれかの MCU またはメイン デュアル電圧 IO 電源 (VDDSHVn_MCU または VDDSHVn)。eMMC メモリを使用する場合、PDN 設計により電源が VDD_MMC0 とグループ化されているため、メインの 1.8V 電源は、T3 に合わせて開始時間が遅延する可能性があります。
- D. VDDSHV5 は、SD メモリ カード用の MMC1 信号処理をサポートしています。規格準拠の UHS-I SD カード動作が必要な場合は、独立したデュアル電圧 (3.3V/1.8V) 電源およびレールが必要です。3.3V へのランプアップの開始は、図に示すように、他の 3.3V ドメインと同じです。SD カードが不要な場合や、3.3V 固定動作の標準データレートが許容される場合は、この電源をデジタル IO 3.3V 電源レールにグループ化できます。SD カードが固定 1.8V で動作できる場合は、この電源をデジタル IO 1.8V 電源レールにグループ化できます。
- E. VDDA_3P3_USB は、USB 2.0 差動インターフェイス信号伝達に使用する 3.3V アナログ電源です。最良のシグナル インテグリティを実現して USB データアイ マスクに準拠するために、低ノイズのアナログ電源を推奨します。3.3V へのランプアップの開始は、図に示すように、他の 3.3V ドメインと同じです。USB インターフェイスが不要な場合や、データビット エラーが許容される場合は、直接または電源フィルタ経由で、この電源を 3.3V デジタル IO 電源レールにグループ化できます。
- F. VDDA_1P8_<clk/pll/ana> は、クロック発振器、PLL、およびアナログ回路をサポートする 1.8V アナログドメインであり、最適な性能を得るために低ノイズ電源が必要です。高周波スイッチング ノイズがクロック、PLL、DLL 信号のジッタ性能に悪影響を及ぼす可能性があるため、デジタルの VDDSHVn_MCU と VDDSHVn IO ドメインを結合することは推奨しません。アナログ VDDA_1p8_<phy> ドメインの結合は避けるべきですが、グループ化する場合は、インライン フェライト ビーズで電源をフィルタリングする必要があります。
- G. VDDA_1P8_<phy> は、複数のシリアル PHY インターフェイスをサポートする 1.8V アナログドメインです。最良のシグナル インテグリティ、インターフェイス性能、仕様準拠を実現するため、低ノイズのアナログ電源を推奨します。これらのインターフェイスのいずれかが不要であるか、またはデータビット エラーや非準拠動作が許容できる場合には、直接またはインライン電源フィルタ経由で、このドメインをデジタル IO 1.8V 電源レールにグループ化できます。
- H. VDDA_0P8_<dll/pll> は、PLL および DLL 回路をサポートする 0.8V アナログドメインであり、最適な性能を得るために低ノイズ電源が必要です。高周波スイッチング ノイズが PLL および DLL 信号のジッタ性能に悪影響を及ぼす可能性があるため、これらのドメインを他の 0.8V ドメインと結合することは推奨しません。
- I. VDD_MCU は、広い動作電圧範囲を持つデジタル電圧ドメインであり、VDDAR_MCU ドメインまたは VDD_CORE のいずれかとグループ化できます。「MCU およびメインドメインの分離パワーアップ シーケンス」では、VDD_MCU は VDDAR_MCU とグループ化できます。VDD_MCU は T2 よりも前にランプアップする必要があります。VDDAR_MCU が VDD_MCU とグループ化されていない場合、T3 でランプする必要があります。
- J. パワーアップ シーケンス中に MCU_PORz および PORz が High にアサートされてから、MCU_BOOTMODEn (MCU_VDDSHV0 を基準とする) および BOOTMODEn (VDDSHV2 を基準とする) 設定をレジスタにラッチするまでの最小セットアップおよびホールド時間を表示。
- K. 水晶発振器回路に電源が供給されたとき (T1 の VDDA_OSC1) から、安定したクロック周波数に達するまでの最小経過時間は、水晶発振器、コンデンサのパラメータ、および PCB 寄生値によって異なります。余裕を見た経過時間として、(T4 – T1) タイムスタンプで定義される 10ms を示します。お客様のクロック回路 (すなわち、水晶発振器またはクロック ジェネレータ) および PCB の設計によっては、この値を低減できる可能性があります。

図 6-6. MCU およびメイン ドメインの分離、プライマリ パワーアップ シーケンス

6.10.2.6 MCU およびメイン ドメインの分離パワーダウン シーケンス - オプション 1

図 6-7 で、オプション 1 のデバイス パワーダウン シーケンスについて説明します。



J7VCL_ELCH_04

A. タイムスタンプの記号:

- T0 – MCU_PORz および PORz を Low にアサートして、すべてのプロセッサ リソースを安全な状態にします。(0ms)
- T1 – メイン DDR、SRAM コア、および SRAM CPU の電源ドメインがランブダウンを開始します。(0.5ms)
- T2 – すべてのコア電圧が電源ランブダウンを開始します。(2.5ms)
- T3 – すべての 1.8V 電圧が電源ランブダウンを開始します。(3.0ms)
- T4 – すべての 3.3V 電圧が電源ランブダウンを開始します。(3.5ms)


B. 3.3V デジタル インターフェイスをサポートするために 3.3V が供給される、いずれかの MCU またはメイン デュアル電圧 IO ドメイン (VDDSHVn_MCU または VDDSHVn)。

- C. 1.8V デジタル インターフェイスをサポートするために 1.8V が供給される、いずれかの MCU またはメイン デュアル電圧 IO 電源 (VDDSHVn_MCU または VDDSHVn)。eMMC メモリが使用されている場合、PDN 設計により電源が VDD_MMC0 とグループ化されているため、メインの 1.8V 電源では T1 に合わせてランプダウンすることがあります。
- D. VDDSHV5 は、SD メモリ カード用の MMC1 信号処理をサポートしています。規格準拠の高速 SD カード動作には、デュアル電圧 (3.3V/1.8V) 電源レールが必要です。規格準拠の高速 SD カード動作が必要な場合は、独立したデュアル電圧 (3.3V/1.8V) 電源およびレールが必要です。3.3V/1.8V からのランプダウンの開始は、図に示すように、他の 3.3V ドメインと同じです。SD カードが不要な場合や、3.3V 固定動作の標準データレートが許容される場合は、このドメインをデジタル IO 3.3V 電源レールにグループ化できます。SD カードが固定 1.8V で動作できる場合は、このドメインをデジタル IO 1.8V 電源レールにグループ化できます。
- E. VDDA_3P3_USB は、USB 2.0 差動インターフェイス信号伝達に使用される 3.3V アナログドメインです。最良のシグナル インテグリティを実現して USB データ アイマスクに準拠するために、低ノイズのアナログ電源を推奨します。3.3V からのランプダウンの開始は、図に示すように、他の 3.3V ドメインと同じです。USB インターフェイスが不要な場合や、データビット エラーが許容される場合は、直接または電源フィルタ経由で、このドメインを 3.3V デジタル IO 電源レールにグループ化できます。
- F. VDDA_1P8_<clk/pll/ana> は、クロック発振器、PLL、およびアナログ回路をサポートする 1.8V アナログドメインであり、最適な性能を得るために低ノイズ電源が必要です。高周波スイッチング ノイズがクロック、PLL、DLL 信号のジッタ性能に悪影響を及ぼす可能性があるため、デジタルの VDDSHVn_MCU と VDDSHVn IO ドメインを結合することは推奨しません。アナログ VDDA_1p8_<phy> ドメインの結合は避けるべきですが、グループ化する場合は、インライン フェライト ビーズで電源をフィルタリングする必要があります。
- G. VDDA_1P8_<phy> は、複数のシリアル PHY インターフェイスをサポートする 1.8V アナログドメインです。最良のシグナル インテグリティ、インターフェイス性能、仕様準拠を実現するため、低ノイズのアナログ電源を推奨します。これらのインターフェイスのいずれかが不要であるか、またはデータビット エラーや非準拠動作が許容できる場合には、直接またはインライン電源フィルタ経由で、このドメインをデジタル IO 1.8V 電源レールにグループ化できます。
- H. VDDA_0P8_<dll/pll> は、PLL および DLL 回路をサポートする 0.8V アナログドメインであり、最適な性能を得るために低ノイズ電源が必要です。高周波スイッチング ノイズが PLL および DLL 信号のジッタ性能に悪影響を及ぼす可能性があるため、これらのドメインを他の 0.8V ドメインと結合することは推奨しません。
- I. いずれかの電圧がランプダウンを開始する前に、SoC リソースが安全な状態に確実に移行できるようにするため、MCU_PORz および PORz を少なくとも Td1 = 200μs の間 Low にアサートする必要があります。

図 6-7. MCU およびメイン ドメインの分離、プライマリ パワーダウン シーケンス - オプション 1

6.10.2.7 MCU およびメイン ドメインの分離パワーダウン シーケンス - オプション 2

図 6-8 で、オプション 2 のデバイス パワーダウン シーケンスについて説明します。



J7VCL_ELCH_02

A. タイムスタンプの記号:

- T0 – MCU_PORz および PORz を Low にアサートして、すべてのプロセッサ リソースを安全な状態にします。(0ms)
- T1 – すべての電源のランブダウンが開始されます。(1μs)

B. いずれかの電圧がランブダウンを開始する前に、SoC リソースが安全な状態に確実に移行できるようにするため、MCU_PORz および PORz を少なくとも TΔ1 = 200μs の間 Low にアサートする必要があります。

図 6-8. MCU およびメイン ドメインの分離、プライマリ パワーダウン シーケンス - オプション 2

6.10.2.8 独立した MCU およびメイン ドメイン、MCU のみ状態への移行および復帰シーケンス

MCU のみ状態への移行は、電源が供給されたままの 4 つの MCU ドメインを除いて、パワーダウン シーケンスを実行することにより行われます。MCU のみ状態からの復帰は、シーケンス全体にわたって 4 つの MCU ドメインに電源が供給されたままの状態、パワーアップ シーケンスを実行することにより行われます。

図 6-9. 独立した MCU およびメイン ドメイン、MCU のみ状態への移行および復帰シーケンス

6.10.2.9 独立した MCU およびメイン ドメイン、DDR 保持状態への移行および復帰

DDR 保持状態への移行は、電源が供給されたままの 4 つの DDR ドメインを除いて、パワーダウン シーケンスを実行することにより行われます。DDR 保持状態からの復帰は、3 つの DDR ドメインに電源が供給されたままの状態、パワーアップ シーケンスを実行することにより行われます。




図 6-10. 独立した MCU およびメイン ドメイン、DDR 保持状態への移行および復帰

6.10.2.10 独立した MCU とメイン ドメイン、GPIO 保持への移行および復帰シーケンス

GPIO 保持状態への移行は、電源が供給されたままの 2 つまたは 4 つの ウェイク ドメインを除いて、パワーダウン シーケンスを実行することにより行われます。GPIO 保持状態からの復帰は、2 つまたは 4 つの ウェイク DDR ドメインに電源が供給されたままの状態、パワー アップ シーケンスを実行することにより行われます。




図 6-11. 独立した MCU とメイン ドメイン、GPIO 保持への移行および復帰シーケンス

6.10.3 システムのタイミング

サブシステム多重化信号の機能および追加の説明情報については、「[信号の説明](#)」の、対応するセクションを参照してください。

6.10.3.1 リセット タイミング

このセクションの表と図では、リセット関連信号のタイミング条件、タイミング要件、スイッチング特性を定義します。

表 6-5. リセットのタイミング条件

パラメータ			最小値	最大値	単位
入力条件					
SR _I	入力スルーレート	VDD ⁽¹⁾ = 1.8V	0.0018		V/ns
		VDD ⁽¹⁾ = 3.3V	0.0033		V/ns
出力条件					
C _L	出力負荷容量			30	pF

(1) VDD は、対応する電源を表します。電源名および対応するボールの詳細については、「[ピン属性](#)」表の「電源」列を参照してください。

表 6-6. MCU_PORz のタイミング要件

図 6-12 参照

番号			最小値	標準値	最大値	単位
RST1		ホールド時間、電源オン時に、すべての MCU ドメイン電源が有効になった後、MCU_PORz アクティブ (Low) の間 (外付け水晶振動子使用の場合)	N + 1200 ⁽²⁾	9500000		ns
RST2	t _h (MCUD_SUPPLIES_VALID - MCU_PORz)	ホールド時間、電源オン時に、すべての MCU ドメインが ⁽¹⁾ 有効になり、さらに外部クロックが安定した後、MCU_PORz アクティブ (Low) の間 (外部 LVCMOS 発振器使用の場合)	1200			ns
RST3	t _w (MCU_PORzL)	最小パルス幅、電源投入後の MCU_PORz low (電源またはシステム基準クロック MCU_OSC0_XI/XO が維持されている場合)	1200			ns

(1) MCU ドメイン電源の定義については、「[MCU およびメインドメインの結合パワーアップシーケンシング](#)」を参照してください。

(2) N = 発振器の起動時間




図 6-12. MCU_PORz のタイミング要件

表 6-7. PORz のタイミング要件

図 6-13 参照

番号			最小値	最大値	単位
RST4	$t_{h}(\text{MAIND_SUPPLIES_VALID} - \text{PORz})$	ホールド時間、電源オン時に、すべての MAIN ドメイン電源が有効 ⁽¹⁾ になった後、PORz アクティブ(Low)の間	1200		ns
RST5	$t_{w}(\text{PORzL})$	最小パルス幅、電源投入後の PORz low	1200		ns

(1) メインドメイン電源の定義については、「MCU およびメインドメインの結合パワーアップ シーケンシング」を参照してください。




図 6-13. PORz のタイミング要件

表 6-8. MCU_PORz 開始、MCU_RESETSTATz、RESETSTATz のスイッチング特性

図 6-14 参照

番号	パラメータ	モード	最小値	最大値	単位
RST10	$t_d(\text{MCU_PORzL-MCU_RESETSTATzL})$		0		ns
RST11	$t_d(\text{MCU_PORzH-MCU_RESETSTATzH})$	POST バイパス	$12000 \cdot S^{(1)}$		ns
RST12	$t_d(\text{MCU_PORzL-RESETSTATzL})$		0		ns
RST13	$t_d(\text{MCU_PORzH-RESETSTATzH})$		$14500 \cdot S^{(1)}$		ns
RST16	$t_w(\text{MCU_RESETSTATzL})$		$3900 \cdot S^{(1)}$		ns
RST17	$t_w(\text{RESETSTATzL})$		$2650 \cdot S^{(1)}$		ns

(1) $S = \text{MCU_OSC0_XI/XO}$ クロック周期。




図 6-14. MCU_PORz 開始、MCU_RESETSTATz、RESETSTATz のスイッチング特性

表 6-9. PORz 開始、RESETSTATz のスイッチング特性

図 6-15 参照

番号	パラメータ	モード	最小値	最大値	単位
RST20	$t_d(\text{PORzL-RESETSTATzL})$		$T^{(1)}$		
		CTRLMMR_WKUP_POR_RST_CTRL[0].POR_RST_ISO_DONE_Z = 0	0		ns
RST21	$t_d(\text{PORzH-RESETSTATzH})$		14500*S ⁽²⁾		ns

(1) T = リセット分離時間 (ソフトウェアに依存)。

(2) S = MCU_OSC0_XI/XO クロック周期。




図 6-15. PORz 開始、RESETSTATz のスイッチング特性

表 6-10. MCU_RESETz のタイミング要件

図 6-16 参照

番号			最小値	最大値	単位
RST22	$t_{w(MCU_RESETzL)}$ ⁽¹⁾	最小パルス幅、MCU_RESETz アクティブ (low)	1200		ns

(1) MCU_RESETz のタイミングは、すべての電源が有効になり、MCU_PORz が指定された時間アサートされた後にのみ有効です。

表 6-11. MCU_RESETz 開始、MCU_RESETSTATz、RESETSTATz のスイッチング特性

図 6-16 参照

番号	パラメータ	最小値	最大値	単位
RST23	$t_{d(MCU_RESETzL-MCU_RESETSTATzL)}$ 遅延時間、MCU_RESETz アクティブ (low) から MCU_RESETSTATz アクティブ (low) まで	800		ns
RST24	$t_{d(MCU_RESETzH-MCU_RESETSTATzH)}$ 遅延時間、MCU_RESETz 非アクティブ (high) から MCU_RESETSTATz 非アクティブ (high) まで	3900*S ⁽¹⁾		ns
RST25	$t_{d(MCU_RESETzL-RESETSTATzL)}$ 遅延時間、MCU_RESETz アクティブ (low) から RESETSTATz アクティブ (low) まで	800		ns
RST26	$t_{d(MCU_RESETzH-RESETSTATzH)}$ 遅延時間、MCU_RESETz 非アクティブ (high) から RESETSTATz 非アクティブ (high) まで	3900*S ⁽¹⁾		ns

(1) S = MCU_OSC0_XI/XO クロック周期。




図 6-16. MCU_RESETz 開始、MCU_RESETSTATz、RESETSTATz のタイミング要件とスイッチング特性

表 6-12. RESET_REQz のタイミング要件

図 6-17 参照

番号			最小値	最大値	単位
RST27	$t_{w(RES_REQzL)}$ ⁽¹⁾	最小パルス幅、RESET_REQz アクティブ (low)	1200		ns

(1) RESET_REQz のタイミングは、すべての電源が有効になり、MCU_PORz が指定された時間アサートされた後にのみ有効です。

表 6-13. RESET_REQz 開始、RESETSTATz のスイッチング特性

図 6-17 参照

番号	パラメータ	モード	最小値	最大値	単位
RST28	$t_{d(RES_REQzL-RES_STATzL)}$	SOC_WARMRST_ISO_DONE_Z のソフトウェア制御	T ⁽¹⁾		
		CTRLMMR_WKUP_MAIN_WARM_RST_CTRL[0].SOC_WARMRST_ISO_DONE_Z = 0	740		ns
RST29	$t_{d(RES_REQzH-RES_STATzH)}$	遅延時間、RESET_REQz 非アクティブ (high) から RESETSTATz 非アクティブ (high) まで	2650*S ⁽²⁾		ns

(1) T = リセット分離時間 (ソフトウェアに依存)。

(2) S = MCU_OSC0_XI/XO クロック周期。




図 6-17. RESET_REQz 開始、RESETSTATz のタイミング要件とスイッチング特性

表 6-14. EMUx のタイミング要件

図 6-18 参照

番号			最小値	最大値	単位
RST30	$t_{su}(EMUx-MCU_PORz)$	セットアップ時間、EMU[1:0] から MCU_PORz 非アクティブ (high) まで	$3 \cdot S^{(1)}$		ns
RST31	$t_h(MCU_PORz - EMUx)$	ホールド時間、MCU_PORz 非アクティブ (high) から EMU[1:0] 有効の間	10		ns

(1) S = MCU_OSC0_XI/XO クロック周期。




図 6-18. EMUx のタイミング要件

表 6-15. MCU_BOOTMODE のタイミング要件

図 6-19 参照

番号			最小値	最大値	単位
RST32	$t_{su}(MCU_BOOTMODE-MCU_PORz)$	セットアップ時間、MCU_PORz High の前に MCU_BOOTMODE[09:00] が確定しているべき時間	$3 \cdot S^{(1)}$		ns
RST33	$t_h(MCU_PORz - MCU_BOOTMODE)$	ホールド時間、MCU_PORz High の後に MCU_BOOTMODE[09:00] を保持するべき時間	0		ns

(1) S = MCU_OSC0_XI/XO クロック周期。




図 6-19. MCU_BOOTMODE のタイミング要件

表 6-16. BOOTMODE のタイミング要件

図 6-20 参照

番号			最小値	最大値	単位
RST34	$t_{su}(\text{BOOTMODE-PORz})$	セットアップ時間、PORz High の前に BOOTMODE[7:0] が確定しているべき時間	$3 \cdot S^{(1)}$		ns
RST35	$t_h(\text{PORz_BOOTMODE})$	ホールド時間、PORz High の後に BOOTMODE[7:0] を保持するべき時間	0		ns

(1) S = MCU_OSC0_XI/XO クロック周期。




図 6-20. BOOTMODE のタイミング要件

6.10.3.2 安全信号タイミング

このセクションの表と図では、MCU_SAFETY_ERRORn および SOC_SAFETY_ERRORn のタイミング条件とスイッチング特性を定義します。

表 6-17. エラー信号のタイミング条件

パラメータ		最小値	最大値	単位
入力条件				
SR _I	入力スルーレート	0.5	2	V/ns
出力条件				
C _L	出力負荷容量	3	30	pF

表 6-18. MCU_SAFETY_ERRORn のスイッチング特性

図 6-21 参照

番号	パラメータ	最小値	最大値	単位
SFTY1	$t_{w(MCU_SAFETY_ERRORn)}$ 最小パルス幅、MCU_SAFETY_ERRORn アクティブ (PWM モード無効)	P*R ^{(1) (2)}		ns
SFTY2	$t_{d(ERROR_CONDITION-MCU_SAFETY_ERRORnL)}$ 遅延時間、エラー状態から MCU_SAFETY_ERRORn アクティブまで	50*P ⁽¹⁾		ns

(1) P = ESM 機能クロック (MCU_SYSCCLK0/6)。

(2) R = エラー ピン カウンタ プリロード レジスタ カウント値。




図 6-21. MCU_SAFETY_ERRORn のスイッチング特性

表 6-19. SOC_SAFETY_ERRORn のスイッチング特性

図 6-22 参照

番号	パラメータ	最小値	最大値	単位
SFTY3	$t_{w(SOC_SAFETY_ERRORn)}$ 最小パルス幅、SOC_SAFETY_ERRORn アクティブ (PWM モード無効)	P*R ^{(1) (2)}		ns
SFTY4	$t_{d(ERROR_CONDITION-SOC_SAFETY_ERRORnL)}$ 遅延時間、エラー状態から SOC_SAFETY_ERRORn アクティブまで	50*P ⁽¹⁾		ns




図 6-22. SOC_SAFETY_ERRORn のスイッチング特性

6.10.3.3 クロックのタイミング

このセクションの表と図では、クロック信号のタイミング条件、タイミング要件、スイッチング特性を定義します。

表 6-20. クロックのタイミング条件

パラメータ		最小値	最大値	単位
入力条件				
SR _I	入力スルーレート	0.5	2	V/ns
出力条件				
C _L	出力負荷容量	3	30	pF

表 6-21. クロックのタイミング要件

図 6-23 参照

番号			最小値	最大値	単位
CLK1	t _c (EXT_REFCLK1)	最小サイクル時間、EXT_REFCLK1	10		ns
CLK2	t _w (EXT_REFCLK1H)	最小パルス幅、EXT_REFCLK1 High	E*0.45 ⁽¹⁾	E*0.55 ⁽¹⁾	ns
CLK3	t _w (EXT_REFCLK1L)	最小パルス幅、EXT_REFCLK1 Low	E*0.45 ⁽¹⁾	E*0.55 ⁽¹⁾	ns

(1) E = EXT_REFCLK1 サイクル時間




図 6-23. クロックのタイミング要件

表 6-22. クロックのスイッチング特性

図 6-24 参照

番号	パラメータ		最小値	最大値	単位
CLK4	t _c (SYSCLKOUT0)	最小サイクル時間、SYSCLKOUT0	8		ns
CLK5	t _w (SYSCLKOUT0H)	最小パルス幅、SYSCLKOUT0 High	A*0.4 ⁽¹⁾	A*0.6 ⁽¹⁾	ns
CLK6	t _w (SYSCLKOUT0L)	最小パルス幅、SYSCLKOUT0 Low	A*0.4 ⁽¹⁾	A*0.6 ⁽¹⁾	ns
CLK7	t _c (OBSCCLK0)	最小サイクル時間、OBSCCLK0	5		ns
CLK8	t _w (OBSCCLK0H)	最小パルス幅、OBSCCLK0 High	B*0.4 ⁽²⁾	B*0.6 ⁽²⁾	ns
CLK9	t _w (OBSCCLK0L)	最小パルス幅、OBSCCLK0 Low	B*0.4 ⁽²⁾	B*0.6 ⁽²⁾	ns
CLK10	t _c (CLKOUT0)	最小サイクル時間、CLKOUT0	20		ns
CLK11	t _w (CLKOUT0H)	最小パルス幅、CLKOUT0 High	C*0.4 ⁽³⁾	C*0.6 ⁽³⁾	ns
CLK12	t _w (CLKOUT0L)	最小パルス幅、CLKOUT0 Low	C*0.4 ⁽³⁾	C*0.6 ⁽³⁾	ns

(1) A = SYSCLKOUT0 サイクル時間

(2) B = OBSCCLK0 サイクル時間

(3) C = CLKOUT0 サイクル時間




図 6-24. クロックのスイッチング特性

6.10.4 クロック仕様

6.10.4.1 入力および出力クロック / 発振器


本デバイスを駆動するには、各種の外部クロック入力 / 出力が必要です。これらの入力クロック信号の概要は、以下のとおりです。

- 高周波数発振器入力
 - OSC1_XO/OSC1_XI — 外部メイン水晶振動子インターフェイスピン。基準クロックを供給する内部発振器に接続されています。MCUドメインおよびメインドメイン内のPLLに基準クロックを供給します。この高周波数発振器は、オーディオクロック周波数をMCASPに供給するために使用されます。
 - WKUP_OSC0_XO/WKUP_OSC0_XI — 外部メイン水晶振動子インターフェイスピン。基準クロックを供給する内部発振器に接続されています。WKUPおよびメインドメイン内のPLLに基準クロックを供給します。
- 低周波数発振器入力
 - WKUP_LF_CLKIN - 低周波数の32k デジタル クロック入力で、外部PMICまたは他のクロックソースからクロックを供給することもできます。このSoCは、LFOSC水晶振動子入力をサポートしていません。
- 汎用クロック入力
 - MCU_EXT_REFCLK0 — オプションの外部システムクロック入力 (MCUドメイン)。
 - EXT_REFCLK1 — オプションの外部システムクロック入力 (メインドメイン)。
- ペリフェラルクロック — ペリフェラル固有のクロックについては、「信号の説明」を参照してください。

入力クロックインターフェイスの詳細については、デバイステクニカルリファレンスマニュアルの「デバイス構成」の章にある「クロック処理」のセクションを参照してください。

6.10.4.1.1 WKUP_OSC0 内部発振器クロックソース

図 6-25 に、水晶発振器の推奨回路を示します。発振回路の実装に使用されるすべてのディスクリート部品は、WKUP_OSC0_XI および WKUP_OSC0_XO ピンのできるだけ近くに配置する必要があります。



J7ES_WKUP_OSC_INT_02

図 6-25. WKUP_OSC0 水晶振動子の実装

水晶振動子は、基本動作モード、並列共振である必要があります。表 6-23 に、必要な電氣的制約事項を示します。

表 6-23. WKUP_OSC0 水晶振動子の電氣的特性

パラメータ			最小値	標準値	最大値	単位
F _{xtal}	水晶振動子の並列共振周波数		19.2、20、24、25、26、27			MHz
F _{xtal}	水晶振動子の周波数安定性および許容誤差	イーサネット RGMII および RMII は未使用	±100			ppm
		派生クロックを使用するイーサネット RGMII と RMII	±50			
C _{L1+PCBXI}	C _{L1} + C _{PCBXI} の容量		12		24	pF
C _{L2+PCBXO}	C _{L2} + C _{PCBXO} の容量		12		24	pF
C _L	水晶振動子の負荷容量		6		12	pF
C _{shunt}	水晶発振回路のシャント容量	19.2MHz、20MHz	ESR _{xtal} ≤ 30Ω		7	pF
			30Ω < ESR _{xtal} ≤ 80Ω		5	pF
			80Ω < ESR _{xtal} ≤ 100Ω		3	pF
		24MHz	ESR _{xtal} ≤ 30Ω		7	pF
			30Ω < ESR _{xtal} ≤ 60Ω		5	pF
			60Ω < ESR _{xtal} ≤ 80Ω		3	pF
			サポート対象外: 80Ω ≤ ESR _{xtal}		—	
		25MHz	ESR _{xtal} ≤ 30Ω		7	pF
			30Ω < ESR _{xtal} ≤ 50Ω		5	pF
			50Ω < ESR _{xtal} ≤ 80Ω		3	pF
			サポート対象外: 80Ω ≤ ESR _{xtal}		—	
		26MHz、27MHz	ESR _{xtal} ≤ 30Ω		7	pF
			30Ω < ESR _{xtal} ≤ 50Ω		5	pF
			サポート対象外: 50Ω ≤ ESR _{xtal}		—	
ESR _{xtal}	水晶振動子の等価直列抵抗		(1)			Ω

(1) 水晶振動子の最大 ESR は、水晶振動子の周波数とシャント容量の関数です。C_{shunt} パラメータを参照してください。

水晶振動子を選択するとき、システム設計では、ワーストケースの環境とシステムの予測寿命に基づいて、温度と経年変化特性を考慮する必要があります。

表 6-24 に、発振器のスイッチング特性と入力クロックの要件を示します。

表 6-24. WKUP_OSC0 のスイッチング特性 – 水晶振動子モード

パラメータ		パッケージ	最小値	標準値	最大値	単位
C_{XI}	XI 容量	AND			2.047	pF
C_{XO}	XO 容量	AND			1.972	pF
C_{XIXO}	XI から XO への相互容量	AND			0.01	pF
t_s	起動時間			9.5 ⁽¹⁾		ms

(1) それぞれのお客様が、検証のためにデバイスのサンプルを共振器 / 水晶振動子のベンダに提出することを強くお勧めします。ベンダは、温度 / 電圧の最大値や最小値においても最適な起動と動作を実現するために、共振器 / 水晶振動子をマイクロコントローラ デバイスに合わせて最適に調整する負荷コンデンサを決定するための手段を用意しています。




図 6-26. WKUP_OSC0 スタートアップ時間

6.10.4.1.1.1 負荷容量

水晶振動子回路は、水晶振動子メーカーの定義に従って、水晶振動子に適切な容量性負荷がかかるように設計する必要があります。この回路の容量性負荷 C_L は、ディスクリートコンデンサ C_{L1} 、 C_{L2} 、およびいくつかの寄生成分から構成されています。水晶振動子回路の部品を WKUP_OSC0_XI および WKUP_OSC0_XO に接続する PCB 信号パターンには、グラウンドへの寄生容量 C_{PCBXI} および C_{PCBXO} があり、PCB 設計者は各信号パターンの寄生容量を把握する必要があります。WKUP_OSC0 回路およびデバイスパッケージには、グラウンドへの寄生容量 C_{PCBXI} および C_{PCBXO} があります。ここで、これらの寄生容量の値は、表 6-24 で定義されています。




図 6-27. 負荷容量

図 6-25 の負荷コンデンサ C_{L1} および C_{L2} は、次の式が満足されるように選択する必要があります。この式の C_L は、水晶振動子のメーカーによって指定された負荷です。

$$C_L = [(C_{L1} + C_{PCBXI} + C_{X1}) \times (C_{L2} + C_{PCBXO} + C_{XO})] / [(C_{L1} + C_{PCBXI} + C_{X1}) + (C_{L2} + C_{PCBXO} + C_{XO})]$$

C_{L1} と C_{L2} の値を決定するには、まず、容量性負荷の値 C_L に 2 を乗算します。この結果に対して、 $C_{PCBXI} + C_{X1}$ の合成値を減算すれば C_{L1} の値が得られます。また、 $C_{PCBXO} + C_{XO}$ の合成値を減算すれば、 C_{L2} の値が得られます。たとえば、 $C_L = 10\text{pF}$ 、 $C_{PCBXI} = 2.9\text{pF}$ 、 $C_{X1} = 0.5\text{pF}$ 、 $C_{PCBXO} = 3.7\text{pF}$ 、 $C_{XO} = 0.5\text{pF}$ の場合、 $C_{L1} = [(2C_L) - (C_{PCBXI} + C_{X1})] = [(2 \times 10\text{pF}) - 2.9\text{pF} - 0.5\text{pF}] = 16.6\text{pF}$ および $C_{L2} = [(2C_L) - (C_{PCBXO} + C_{XO})] = [(2 \times 10\text{pF}) - 3.7\text{pF} - 0.5\text{pF}] = 15.8\text{pF}$ となります。

6.10.4.1.1.2 シャント容量

また、水晶振動子回路は、表 6-23 に定義された WKUP_OSC0 動作条件の最大シャント容量を超えないように設計する必要があります。水晶振動子回路のシャント容量 C_{shunt} は、水晶振動子のシャント容量と寄生成分の組み合わせです。水晶振動子回路の部品を WKUP_OSC0 に接続する PCB 信号パターンには、相互寄生容量 WKUP_OSC0 があります。PCB 設計者は、これらの信号パターン間の相互寄生容量を導出できる必要があります。デバイス パッケージには、相互寄生容量 C_{XIXO} もあります。ここで、この相互寄生容量の値は表 6-24 で定義されています。

PCB 配線は、XI 信号パターンと XO 信号パターンの間の相互容量を最小限に抑えるよう設計する必要があります。これは通常、信号パターンを短くし、近接した場所に配線しないことで行われます。レイアウトで信号を互いに近接して配線する必要がある場合は、これらの信号の間にグランドパターンを配置することで、相互容量を最小化することもできます。水晶振動子を選択する際に、可能な限り大きなマージンを確保するために、PCB 上の相互容量を最小化することが重要です。




図 6-28. シャント容量

水晶振動子は、次の式が満たされるように選択する必要があります。この式の C_O は、水晶振動子のメーカーによって指定された最大シャント容量です。

$$C_{shunt} \geq C_O + C_{PCBXIXO} + C_{XIXO}$$

たとえば、使用する水晶振動子が $ESR = 30\Omega$ 、 $C_{PCBXIXO} = 0.04\text{pF}$ 、 $C_{XIXO} = 0.01\text{pF}$ の 25 MHz であり、水晶振動子のシャント容量が 6.95pF 以下の場合、この式が満たされます。

6.10.4.1.2 WKUP_OSC0 LVCMOS デジタル クロック ソース

図 6-29 に、WKUP_OSC0_XI を 1.8V LVCMOS 方形波デジタル クロック ソースに接続する場合に推奨される発振器接続を示します。

注

発振器が電源オンのとき、WKUP_OSC0_XI を DC 定常状態にすることは許容されません。WKUP_OSC0_XI は内部でコンパレータに AC 結合されているので、入力に DC が印加された場合、未知の状態になる可能性があり、これは許容されません。したがって、WKUP_OSC0_XI がロジック オン オフ状態をトグルしていないときは、必ず、アプリケーション ソフトウェアは WKUP_OSC0 の電源をオフにする必要があります。




図 6-29. 1.8V LVC MOS 互換クロック入力

6.10.4.1.3 補助 OSC1 内部発振器クロック ソース

図 6-30 に、水晶発振器の推奨回路を示します。発振回路の実装に使用されるすべてのディスクリート部品は、OSC1_XI および OSC1_XO ピンのできるだけ近くに配置する必要があります。




図 6-30. OSC1 水晶振動子の実装

水晶振動子は、基本動作モード、並列共振である必要があります。表 6-25 に、必要な電氣的制約事項を示します。

表 6-25. OSC1 水晶振動子の電氣的特性

パラメータ			最小値	標準値	最大値	単位
F _{xtal}	水晶振動子の並列共振周波数		19.2		27	MHz
F _{xtal}	水晶振動子の周波数安定性および許容誤差	イーサネット RGMII および RMII は未使用			±100	ppm
		派生クロックを使用するイーサネット RGMII と RMII			±50	
C _{L1+PCBXI}	C _{L1} + C _{PCBXI} の容量		12		24	pF
C _{L2+PCBXO}	C _{L2} + C _{PCBXO} の容量		12		24	pF
C _L	水晶振動子の負荷容量		6		12	pF
C _{shunt}	水晶発振回路のシャント容量	19.2MHz < F _{xtal} ≤ 20MHz	ESR _{xtal} ≤ 30Ω		7	pF
			30Ω < ESR _{xtal} ≤ 80Ω		5	pF
			80Ω < ESR _{xtal} ≤ 100Ω		3	pF
		20MHz < F _{xtal} ≤ 24.576MHz	ESR _{xtal} ≤ 30Ω		7	pF
			30Ω ≤ ESR _{xtal} ≤ 60Ω		5	pF
			60Ω < ESR _{xtal} ≤ 80Ω		3	pF
			サポート対象外: 80Ω ≤ ESR _{xtal}		—	
		24.576MHz < F _{xtal} ≤ 25MHz	ESR _{xtal} ≤ 30Ω		7	pF
			30Ω < ESR _{xtal} ≤ 50Ω		5	pF
			50Ω < ESR _{xtal} ≤ 80Ω		3	pF
			サポート対象外: 80Ω ≤ ESR _{xtal}		—	
		25MHz < F _{xtal} ≤ 27MHz	ESR _{xtal} ≤ 30Ω		7	pF
			30Ω < ESR _{xtal} ≤ 50Ω		5	pF
サポート対象外: 50Ω ≤ ESR _{xtal}			—			
ESR _{xtal}	水晶振動子の等価直列抵抗				100	Ω

水晶振動子を選択するとき、システム設計では、ワーストケースの環境とシステムの予測寿命に基づいて、温度と経年変化特性を考慮する必要があります。

表 6-26 に、発振器のスイッチング特性と入力クロックの要件を示します。

表 6-26. OSC1 のスイッチング特性 – 水晶振動子モード

パラメータ		パッケージ	最小値	標準値	最大値	単位
C_{XI}	XI 容量	AND			2.548	pF
C_{XO}	XO 容量	AND			2.878	pF
C_{XIXO}	XI から XO への相互容量	AND			0.01	pF
t_s	起動時間			9.5 ⁽¹⁾		ms

- (1) それぞれのお客様が、検証のためにデバイスのサンプルを共振器 / 水晶振動子のベンダに提出することを強くお勧めします。ベンダは、温度 / 電圧の最大値や最小値においても最適な起動と動作を実現するために、共振器 / 水晶振動子をマイクロコントローラ デバイスに合わせて最適に調整する負荷コンデンサを決定するための手段を用意しています。




図 6-31. OSC1 スタートアップ時間

6.10.4.1.3.1 負荷容量

水晶振動子回路は、水晶振動子メーカーの定義に従って、水晶振動子に適切な容量性負荷がかかるように設計する必要があります。この回路の容量性負荷 C_L は、ディスクリートコンデンサ C_{L1} 、 C_{L2} 、およびいくつかの寄生成分から構成されています。水晶振動子回路の部品を OSC1_XI および OSC1_XO に接続する PCB 信号パターンには、グランドへの寄生容量 C_{PCBXI} および C_{PCBXO} があり、PCB 設計者は各信号パターンの寄生容量を把握する必要があります。OSC1 回路およびデバイス パッケージには、グランドへの寄生容量 C_{PCBXI} および C_{PCBXO} があります。ここで、これらの寄生容量の値は、表 6-26 で定義されています。




図 6-32. 負荷容量

図 6-30 の負荷コンデンサ C_{L1} および C_{L2} は、次の式が満足されるように選択する必要があります。この式の C_L は、水晶振動子のメーカーによって指定された負荷です。

$$C_L = [(C_{L1} + C_{PCBXI} + C_{XI}) \times (C_{L2} + C_{PCBXO} + C_{XO})] / [(C_{L1} + C_{PCBXI} + C_{XI}) + (C_{L2} + C_{PCBXO} + C_{XO})]$$

C_{L1} と C_{L2} の値を決定するには、まず、容量性負荷の値 C_L に 2 を乗算します。この結果に対して、 $C_{PCBXI} + C_{XI}$ の合成値を減算すれば C_{L1} の値が得られます。また、 $C_{PCBXO} + C_{XO}$ の合成値を減算すれば、 C_{L2} の値が得られます。たとえば、 $C_L = 10\text{pF}$ 、 $C_{PCBXI} = 2.9\text{pF}$ 、 $C_{XI} = 0.5\text{pF}$ 、 $C_{PCBXO} = 3.7\text{pF}$ 、 $C_{XO} = 0.5\text{pF}$ の場合、 $C_{L1} = [(2C_L) - (C_{PCBXI} + C_{XI})] = [(2 \times 10\text{pF}) - 2.9\text{pF} - 0.5\text{pF}] = 16.6\text{pF}$ および $C_{L2} = [(2C_L) - (C_{PCBXO} + C_{XO})] = [(2 \times 10\text{pF}) - 3.7\text{pF} - 0.5\text{pF}] = 15.8\text{pF}$ となります。

6.10.4.1.3.2 シャント容量

また、水晶振動子回路は、表 6-25 に定義された OSC1 動作条件の最大シャント容量を超えないように設計する必要があります。水晶振動子回路のシャント容量 C_{shunt} は、水晶振動子のシャント容量と寄生成分の組み合わせです。水晶振動子回路の部品を OSC1 に接続する PCB 信号パターンには、相互寄生容量 WKUP_OSC0 があります。PCB 設計者は、これらの信号パターン間の相互寄生容量を導出する必要があります。デバイス パッケージには、相互寄生容量 C_{XIXO} もあります。ここで、この相互寄生容量の値は 表 6-26 で定義されています。

PCB 配線は、XI 信号パターンと XO 信号パターンの間の相互容量を最小限に抑えるよう設計する必要があります。これは通常、信号パターンを短くし、近接した場所に配線しないことで行われます。レイアウトで信号を互いに近接して配線する必要がある場合は、これらの信号の間にグランドパターンを配置することで、相互容量を最小化することもできます。水晶振動子を選択する際に、可能な限り大きなマージンを確保するために、PCB 上の相互容量を最小化することが重要です。




図 6-33. シャント容量

水晶振動子は、次の式が満たされるように選択する必要があります。この式の C_O は、水晶振動子のメーカーによって指定された最大シャント容量です。

$$C_{shunt} \geq C_O + C_{PCBXIXO} + C_{XIXO}$$

たとえば、使用する水晶振動子が $ESR = 30\Omega$ 、 $C_{PCBXIXO} = 0.04\text{pF}$ 、 $C_{XIXO} = 0.01\text{pF}$ の 25 MHz であり、水晶振動子のシャント容量が 6.95pF 以下の場合、この式が満たされます。

6.10.4.1.4 補助 OSC1 LVCMOS デジタル クロック ソース

図 6-34 に、OSC1 を 1.8V LVCMOS 方形波デジタル クロック ソースに接続する場合に推奨される発振器接続を示します。

注

発振器が電源オンのとき、OSC1_XI を DC 定常状態にすることは許容されません。OSC1_XI は内部でコンパレータに AC 結合されているので、入力に DC が印加された場合、未知の状態になる可能性があり、これは許容されません。したがって、OSC1_XI がロジック オン オフ状態をトグルしていないときは、必ず、アプリケーションソフトウェアは OSC1 の電源をオフにする必要があります。




図 6-34. 1.8V LVCMOS 互換クロック入力

6.10.4.1.5 補助 OSC1 未使用

図 6-35 に、OSC1 を使用しない場合に推奨される発振器接続を示します。OSC1_XI は外付けプル抵抗 (R_{pd}) を介して VSS に接続する必要があります。これは、内部プルダウン抵抗がデフォルトで無効になっており、未使用時にこの入力を有効な Low レベルに保持するためです。




図 6-35. OSC1 を使用しない場合

6.10.4.2 出力クロック

このデバイスには、複数のシステム クロック出力があります。これらの出力クロックの概要は、以下のとおりです。

- **MCU_CLKOUT0**
 - イーサネット PHY の基準クロック出力 (50MHz または 25MHz)
- **MCU_SYSCLKOUT0**
 - MCU_SYSCLK0 は 4 分周され、LVCMOS クロック信号 (MCU_SYSCLKOUT0) としてデバイスから出力されます。この信号を使って、メイン チップのクロックが機能しているかどうかをテストできます。この信号を基板上の外部デバイスのクロック ソースとして使用しないでください。
- **MCU_OBSCCLK0**
 - クロック出力 MCU_OBSCCLK0 では、テストおよびデバッグのために発振器と PLL クロックを監視できます。
- **SYSCCLKOUT0**
 - SYSCCLK0 は 4 分周され、LVCMOS クロック信号 (SYSCCLKOUT0) としてデバイスから出力されます。この信号を使って、メイン チップのクロックが機能しているかどうかをテストできます。この信号を基板上の外部デバイスのクロック ソースとして使用しないでください。

- **CLKOUT**
 - イーサネット PHY の基準クロック出力 (50MHz)
- **OBSCCLK[1:0]**
 - クロック出力 OBSCCLK0/1 では、テストおよびデバッグのために発振器および PLL クロックを監視できます。

6.10.4.3 PLL

フェーズ ロック ループ回路 (PLL) の電力は、オフチップ電源から電力を得る内部レギュレータによって供給されます。

このデバイスには、WKUP および MCU ドメインに合計 3 つの PLL があります。

- MCU_PLL0 (MCU R5FSS PLL)、WKUP_PLLCTRL0 付き
- MCU_PLL1 (MCU PERIPHERAL PLL)
- MCU_PLL2 (MCU CPSW PLL)

このデバイスの MAIN ドメインには、合計 20 個の PLL があります。

- PLL0 (MAIN PLL)、PLLCTRL0 付き
- PLL1 (PER0 PLL)
- PLL2 (PER1 PLL)
- PLL3 (CPSW9G PLL)
- PLL4 (AUDIO0 PLL)
- PLL5 (VIDEO PLL)
- PLL6 (GPU PLL)
- PLL7 (C7 PLL)
- PLL8 (ARM0 PLL)
- PLL12 (DDR PLL)
- PLL13 (C66 PLL)
- PLL14 (R5F PLL)
- PLL15 (AUDIO1 PLL)
- PLL16 (DSS PLL0)
- PLL17 (DSS PLL1)
- PLL18 (DSS PLL2)
- PLL19 (DSS PLL3)
- PLL23 (DSS PLL7)
- PLL24 (MLB PLL)
- PLL25 (VISION PLL)

注

詳細については、以下を参照してください。

- デバイスのテクニカル リファレンス マニュアルの「デバイス構成」「クロッキング」「PLL」セクション
 - デバイスのテクニカル リファレンス マニュアルの「ペリフェラル」「ディスプレイ サブシステムの概要」セクション
-

注

入力基準クロック (OSC1_XI/OSC1_XO) は、デバイスのテクニカル リファレンス マニュアルの「デバイス構成」の章に記載されているように規定されており、ロック時間は PLL コントローラによって保証されます。

6.10.4.4 モジュールおよびペリフェラル クロックの周波数

[セクション 6.10.5](#)、「ペリフェラル」セクションには、デバイスのペリフェラル クロックに関連する最大周波数が記載されています。

各モジュールのクロック供給構造の詳細については、デバイスのテクニカル リファレンス マニュアルで「デバイス構成」の章を参照してください。

6.10.5 ペリフェラル

6.10.5.1 ATL

このデバイスには、オーディオの非同期サンプル レート変換に使用できる ATL モジュールが搭載されています。ATL は、オーディオ同期などの 2 つの時間ベース間の誤差を計算します。また、ソフトウェアによるサイクル スチールを使って、平均化されたクロックを生成することもできます。

注

ATL の詳細については、デバイスのテクニカル リファレンス マニュアルで「ペリフェラル」の章にある「オーディオ トラッキング ロジック (ATL)」セクションを参照してください。

表 6-27 に、ATL のタイミング条件を示します。

表 6-27. ATL のタイミング条件

パラメータ		モード	最小値	最大値	単位
入力条件					
SR _i	入力スルーレート	外部基準クロック	0.5	5	V/ns
出力条件					
C _L	出力負荷容量	内部基準クロック	1	10	pF

セクション 6.10.5.1.1、セクション 6.10.5.1.2、セクション 6.10.5.1.3、セクション 6.10.5.1.4 に、ATL のタイミング要件とスイッチング特性を示します。

6.10.5.1.1 ATL_PCLK のタイミング要件

番号	パラメータ		モード	最小値	最大値	単位
D1	t _{c(pclk)}	サイクル時間、ATL_PCLK	外部基準クロック	5		ns
D2	t _{w(pclkL)}	パルス幅、ATL_PCLK low	外部基準クロック	$0.45 \times M^{(1)} + 2.5$		ns
D3	t _{w(pclkH)}	パルス幅、ATL_PCLK high	外部基準クロック	$0.45 \times M^{(1)} + 2.5$		ns

(1) M = ATL_CLK[x] 周期

6.10.5.1.2 ATL_AWS[x] のタイミング要件

番号	パラメータ		モード	最小値	最大値	単位
D4	t _{c(aws)}	サイクル時間、ATL_AWS[x] ⁽³⁾	外部基準クロック	$2 \times M^{(1)}$		ns
D5	t _{w(awsL)}	パルス幅、ATL_AWS[x] ⁽³⁾ Low	外部基準クロック	$0.45 \times A^{(2)} + 2.5$		ns
D6	t _{w(awsH)}	パルス幅、ATL_AWS[x] ⁽³⁾ High	外部基準クロック	$0.45 \times A^{(2)} + 2.5$		ns

(1) M = ATL_CLK[x] 周期

(2) A = ATL_AWS[x] 周期

(3) x = 0~3

6.10.5.1.3 ATL_BWS[x] のタイミング要件

番号	パラメータ		モード	最小値	最大値	単位
D7	t _{c(bws)}	サイクル時間、ATL_BWS[x] ⁽³⁾	外部基準クロック	$2 \times M^{(1)}$		ns
D8	t _{w(bwsL)}	パルス幅、ATL_BWS[x] low ⁽³⁾	外部基準クロック	$0.45 \times B^{(2)} + 2.5$		ns
D9	t _{w(bwsH)}	パルス幅、ATL_BWS[x] high ⁽³⁾	外部基準クロック	$0.45 \times B^{(2)} + 2.5$		ns

(1) M = ATL_CLK[x] 周期

(2) B = ATL_BWS[x] 周期

(3) x = 0~3

6.10.5.1.4 ATCLK[x] のスイッチング特性

番号	パラメータ		モード	最小値	最大値	単位
D10	$t_{c(atclk)}$	サイクル時間、ATCLK[x] ⁽³⁾	内部基準クロック	20		ns
D11	$t_{w(atclkL)}$	パルス幅、ATCLK[x] low ⁽³⁾	内部基準クロック	$0.45 \times P^{(2)} - M^{(1)} - 0.3$		ns
D12	$t_{w(atclkH)}$	パルス幅、ATCLK[x] high ⁽³⁾	内部基準クロック	$0.45 \times P^{(2)} - M^{(1)} - 0.3$		ns

- (1) M = ATCLK[x] 周期
(2) P = ATCLK[x] 周期
(3) x = 0~3




図 6-36. ATCLK[x] タイミング

6.10.5.2 CPSW2G

6.10.5.2.1 CPSW2G MDIO インターフェ이스のタイミング

表 6-28 に CPSW2G のタイミング条件を示します。

表 6-28. CPSW2G MDIO のタイミング条件

パラメータ	説明	最小値	最大値	単位
入力条件				
SR_I	入力信号スルーレート	0.9	3.6	V/ns
出力条件				
C_L	出力負荷容量	10	470	pF


表 6-29、表 6-30、および 図 6-37 に、MDIO のタイミング要件を示します。

表 6-29. CPSW2G MDIO のタイミング要件

番号			最小値	最大値	単位
MDIO1	$t_{su}(mdioV-mdcH)$	セットアップ時間、MDIO[x]_MDIO 有効から MDIO[x]_MDC high まで	90		ns
MDIO2	$t_h(mdcH-mdioV)$	ホールド時間、MDIO[x]_MDC high から MDIO[x]_MDIO 有効の間	0		ns

表 6-30. CPSW2G MDIO のスイッチング特性

番号	パラメータ		最小値	最大値	単位
MDIO3	$t_c(mdc)$	サイクル時間、MDIO[x]_MDC	400		ns
MDIO4	$t_w(mdcH)$	パルス幅、MDIO[x]_MDC high	160		ns
MDIO5	$t_w(mdcL)$	パルス幅、MDIO[x]_MDC low	160		ns
MDIO7	$t_d(mdcL-mdioV)$	遅延時間、MDIO[x]_MDC Low から MDIO[x]_MDIO 有効まで	-150	150	ns



注

MCU ドメインでは $x = 0$

図 6-37. CPSW2G MDIO のタイミング要件およびスイッチング特性

6.10.5.2.2 CPSW2G RMII のタイミング

表 6-31、セクション 6.10.5.2.2.1、セクション 6.10.5.2.2.2、セクション 6.10.5.2.2.3 に、CPSW2G RMII のタイミング条件、要件、スイッチング特性を示します。

表 6-31. CPSW2G RMII のタイミング条件


パラメータ			最小値	最大値	単位
入力条件					
SR _I	入力信号スルーレート	VDD ⁽¹⁾ = 1.8V	0.108	0.54	V/ns
		VDD ⁽¹⁾ = 3.3V	0.4	1.2	V/ns
出力条件					
C _L	出力負荷容量		3	25	pF

(1) VDD は、対応する電源を表します。電源名および対応するボールの詳細については、[ピン属性](#)の「電源」の欄を参照してください。

6.10.5.2.2.1 CPSW2G RMII[x]_REF_CLK のタイミング要件 – RMII モード

図 6-38 参照

番号			最小値	最大値	単位
RMII1	t _{c(ref_clk)}	サイクル時間、RMII[x]_REF_CLK	19.999	20	ns
RMII2	t _{w(ref_clkH)}	パルス幅、RMII[x]_REF_CLK High	7	13	ns
RMII3	t _{w(ref_clkL)}	パルス幅、RMII[x]_REF_CLK Low	7	13	ns



A. MCU ドメインでは x = 1

図 6-38. CPSW2G RMII[x]_REFCLK のタイミング要件 – RMII モード

6.10.5.2.2.2 CPSW2G RMII[x]_RXD[1:0], RMII[x]_CRS_DV, RMII[x]_RX_ER のタイミング要件 – RMII モード

番号			最小値	最大値	単位
RMII4	t _{su(rxdV-ref_clkH)}	セットアップ時間、RMII[x]_RXD[1:0] 有効から RMII[x]_REF_CLK 立ち上がりエッジまで	4		ns
	t _{su(crs_dvV-ref_clkH)}	セットアップ時間、RMII[x]_CRS_DV 有効から RMII[x]_REF_CLK 立ち上がりエッジまで	4		ns
	t _{su(rx_erV-ref_clkH)}	セットアップ時間、RMII[x]_RX_ER 有効から RMII[x]_REF_CLK 立ち上がりエッジまで	4		ns
RMII5	t _{h(ref_clkH-rxdV)}	ホールド時間、RMII[x]_REF_CLK 立ち上がりエッジから RMII[x]_RXD[1:0] 有効の間	2		ns
	t _{h(ref_clkH-crs_dvV)}	ホールド時間、RMII[x]_REF_CLK 立ち上がりエッジから RMII[x]_CRS_DV 有効の間	2		ns
	t _{h(ref_clkH-rx_erV)}	ホールド時間、RMII[x]_REF_CLK 立ち上がりエッジから RMII[x]_RX_ER 有効の間	2		ns




図 6-39. CPSW2G RMII[x]_RXD[1:0]、RMII[x]_CRS_DV、RMII[x]_RX_ER のタイミング要件 – RMII モード

セクション 6.10.5.2.2.3 および 図 6-40 に、CPSW2G RMII 送信のスイッチング特性を示します。

6.10.5.2.2.3 CPSW2G RMII[x]_TXD[1:0]、RMII[x]_TX_EN のスイッチング特性 – RMII モード

図 6-40 参照

番号	パラメータ		最小値	最大値	単位
RMII6	$t_{d(\text{ref_clkH-txdV})}$	遅延時間、RMII[x]_REF_CLK の立ち上がりエッジから RMII[x]_TXD[1:0] 有効まで	2	10	ns
	$t_{d(\text{ref_clkH-tx_enV})}$	遅延時間、RMII[x]_REF_CLK の立ち上がりエッジから RMII[x]_TX_EN 有効まで	2	10	ns




図 6-40. RMII[x]_TXD[1:0]、RMII[x]_TX_EN のスイッチング特性 – RMII モード

6.10.5.2.3 CPSW2G RGMII のタイミング

セクション 6.10.5.2.3.1、セクション 6.10.5.2.3.2、および 図 6-42 に、受信 RGMII 動作のタイミング要件を示します。

詳細については、デバイスのテクニカル リファレンス マニュアルで「ペリフェラル」の章にある「ギガビット イーサネット MAC (MCU_CPSW0)」セクションを参照してください。

表 6-32. CPSW2G RGMII のタイミング条件

パラメータ			最小値	最大値	単位
入力条件					
SR _I	入力スルーレート	VDD ⁽¹⁾ = 1.8 V	1.44	5	V/ns
		VDD ⁽¹⁾ = 3.3 V	2.64	5	V/ns
出力条件					
C _L	出力負荷容量		2	20	pF
PCB 接続要件					
t _d (Trace Mismatch Delay)	すべてのパターンにわたる伝搬遅延の不整合	RGMII[x]_RXC、 RGMII[x]_RD[3:0]、 RGMII[x]_RX_CTL		50	ps
		RGMII[x]_TXC、 RGMII[x]_TD[3:0]、 RGMII[x]_TX_CTL		50	ps

(1) VDD は、対応する電源を表します。電源名および対応するボールの詳細については、ピン属性の「電源」の欄を参照してください。

6.10.5.2.3.1 RGMII[x]_RXC のタイミング要件 – RGMII モード


図 6-41 参照

番号			モード	最小値	最大値	単位
RGMII1	$t_{c(rxc)}$	サイクル時間、RGMII[x]_RXC	10Mbps	360	440	ns
			100Mbps	36	44	ns
			1000Mbps	7.2	8.8	ns
RGMII2	$t_{w(rxcH)}$	パルス幅、RGMII[x]_RXC high	10Mbps	160	240	ns
			100Mbps	16	24	ns
			1000Mbps	3.6	4.4	ns
RGMII3	$t_{w(rxcL)}$	パルス幅、RGMII[x]_RXC low	10Mbps	160	240	ns
			100Mbps	16	24	ns
			1000Mbps	3.6	4.4	ns

6.10.5.2.3.2 RGMII[x]_RD[3:0]、RGMII[x]_RCTL の CPSW2G タイミング要件 – RGMII モード

図 6-41 参照

番号			モード	最小値	最大値	単位
RGMII4	$t_{su(rdV-rxcV)}$	セットアップ時間、RGMII[x]_RD[3:0] 有効から RGMII[x]_RXC 遷移 まで	10Mbps	1		ns
			100Mbps	1		ns
			1000Mbps	1		ns
	$t_{su(rx_ctlV-rxcV)}$	セットアップ時間、RGMII[x]_RX_CTL 有効から RGMII[x]_RXC 遷移 まで	10Mbps	1		ns
			100Mbps	1		ns
			1000Mbps	1		ns
RGMII5	$t_{h(rxcV-rdV)}$	ホールド時間、RGMII[x]_RXC 遷移から RGMII[x]_RD[3:0] 有効の間	10Mbps	1		ns
			100Mbps	1		ns
			1000Mbps	1		ns
	$t_{h(rxcV-rx_ctlV)}$	ホールド時間、RGMII[x]_RXC 遷移から RGMII[x]_RX_CTL 有効の間	10Mbps	1		ns
			100Mbps	1		ns
			1000Mbps	1		ns



- A. RGMII_TXC は、DATA ピンおよび制御ピンに対して、外部で遅延させる必要があります。
- B. データおよび制御情報は、クロックの両方のエッジを使用して受信されます。RGMII_RXD[3:0] は、RGMII_RXC の立ち上がりエッジでデータビット 3～0 を、RGMII_RXC の立ち下がりエッジでデータビット 7～4 を伝送します。同様に、RGMII_RXCTL は RGMII_RXC の立ち上がりエッジで RXDV を、RGMII_RXC の立ち下がりエッジで RXERR を伝送します。

図 6-41. CPSW2G 受信インターフェ이스のタイミング、RGMII 動作

セクション [6.10.5.2.3.3](#)、セクション [6.10.5.2.3.4](#) に、10Mbps、100Mbps、および 1000Mbps の送信 RGMII のスイッチング特性を示します。


6.10.5.2.3.3 CPSW2G RGMII[x]_TXC のスイッチング特性 – RGMII モード

番号	パラメータ		モード	最小値	最大値	単位
RGMII6	$t_{c(tc)}$	サイクル時間、RGMII[x]_TXC	10Mbps	360	440	ns
			100Mbps	36	44	ns
			1000Mbps	7.2	8.8	ns
RGMII7	$t_{w(tcH)}$	パルス幅、RGMII[x]_TXC high	10Mbps	160	240	ns
			100Mbps	16	24	ns
			1000Mbps	3.6	4.4	ns
RGMII8	$t_{w(tcL)}$	パルス幅、RGMII[x]_TXC low	10Mbps	160	240	ns
			100Mbps	16	24	ns
			1000Mbps	3.6	4.4	ns

6.10.5.2.3.4 RGMII[x]_TD[3:0]、RGMII[x]_TX_CTL のスイッチング特性 – RGMII モード

図 6-42 参照

番号	パラメータ		モード	最小値	最大値	単位
RGMII9	$t_{osu(tdV-txcV)}$	出力セットアップ時間、RGMII[x]_TD[3:0] 有効から RGMII[x]_TXC 遷移まで	10Mbps	1.2		ns
			100Mbps	1.2		ns
			1000Mbps	1.2		ns
	$t_{osu(tx_ctlV-txcV)}$	出力セットアップ時間、RGMII[x]_TX_CTL 有効から RGMII[x]_TXC 遷移まで	10Mbps	1.2		ns
			100Mbps	1.2		ns
			1000Mbps	1.2		ns
RGMII10	$t_{oh(tdV-txcV)}$	出力ホールド時間、RGMII[x]_TXC 遷移から RGMII[x]_TD[3:0] 有効の間	10Mbps	1.2		ns
			100Mbps	1.2		ns
			1000Mbps	1.2		ns
	$t_{oh(tx_ctlV-txcV)}$	出力ホールド時間、RGMII[x]_TXC 遷移から RGMII[x]_TX_CTL 有効の間	10Mbps	1.2		ns
			100Mbps	1.2		ns
			1000Mbps	1.2		ns



- A. TxC は内部で遅延されてから、RGMII[x]_TxC ピンを駆動します。この内部遅延は常にインイーブルになっています。
- B. データおよび制御情報は、クロックの両方のエッジを使用して受信されます。RGMII_TD[3:0] は、RGMII_TxC の立ち上がりエッジでデータビット 3～0 を、RGMII_TxC の立ち下がりエッジでデータビット 7～4 を伝送します。同様に、RGMII_TX_CTL は RGMII_TxC の立ち上がりエッジで TXDV を、RGMII_TxC の立ち下がりエッジで RTXERR を伝送します。

図 6-42. CPSW2G 送信インターフェイスのタイミング RGMII モード

6.10.5.3 CSI-2

注

詳細については、デバイス テクニカル リファレンス マニュアルで「カメラ ストリーミング インターフェイス レシーバ (CSI_RX_IF)」の章を参照してください。

CSI_RX_IF は、外部イメージ センサから得られるピクセル データおよびメモリからのデータの処理を取り扱います。これは、カメラ ビューファインダー、ビデオ録画、静止画像キャプチャなどのマルチメディア アプリケーションの重要なコンポーネントです。

CSI_RX_IF には、MIPI D-PHY RX 仕様 v1.2 および MIPI CSI-2 仕様 v1.3 に準拠したプライマリ シリアル インターフェイス (CSI-2 ポート) があり、同期モードのダブル データレートで 4 つの差動データレーンと 1 つの差動クロックレーンがあります。タイミングの詳細については、仕様を参照してください。

- 各レーンで 2.5Gbps (1.25GHz)。

6.10.5.4 DDRSS

このデバイスには、LPDDR4 のための専用インターフェイスが搭載されています。JEDEC JESD209-4B 規格に準拠した LPDDR4 SDRAM デバイスをサポートし、以下に示す特長を備えています。

- 外部 SDRAM メモリへの 32 ビット データ パス
- メモリ デバイスの容量: 2 つのチップ セレクトにより最大 8GB のアドレス空間を利用可能 (バンクごとに 4GB)
- バイト モード LPDDR4 メモリ、または 17 ビットを超える行アドレスを持つメモリはサポートしていません

表 6-33 および 図 6-43 に、DDRSS のスイッチング特性を示します。

表 6-33. DDRSS のスイッチング特性

番号	パラメータ	DDR タイプ	最小値	最大値	単位
1	$t_{c(DDR_CKP/DDR_CKN)}$	サイクル時間、DDR0_CKP および DDR0_CKN	LPDDR4	0.468 ¹	3.003 ns

- 最大 DDR 周波数は、システムで使用されている特定のメモリ タイプ (ベンダ) と PCB 実装に基づいて制限されます。テキサス・インスツルメンツは、仕様のクロック周波数を完全に達成するために、同社の LPDDR4 EVM の PCB レイアウト (配線、間隔、ビア / バックドリル、PCB 材料など) をすべて正確に遵守することを強く推奨します。詳細については、『Jacinto 7 DDR ボードの設計およびレイアウトのガイドライン』を参照してください。




図 6-43. DDRSS メモリ インターフェイスのクロック タイミング

詳細については、デバイスのテクニカル リファレンス マニュアルで「メモリ コントローラ」の章にある「DDR サブシステム (DDRSS)」セクションを参照してください。

6.10.5.5 DSS

表 6-34 に、DPI のタイミング条件を示します。

表 6-34. DPI のタイミング条件

パラメータ		最小値	最大値	単位
入力条件				
SR _I	入力スルーレート	1.44	26.4	V/ns
出力条件				

表 6-34. DPI のタイミング条件 (続き)

パラメータ		最小値	最大値	単位
C_L	出力負荷容量	1.5	5	pF
PCB 接続要件				
t_d (Trace Mismatch Delay)	すべてのパターンにわたる伝搬遅延の不整合		100	ps


表 6-35、表 6-36、図 6-44、図 6-45 は、推奨動作条件と電気的特性条件に基づくテストを想定しています。

表 6-35. DPI ビデオ出力のスイッチング特性

番号 (2)	パラメータ		最小値	最大値	単位
D1	$t_{c(plk)}$	サイクル時間、VOUT(x)_PCLK	6.06		ns
D2	$t_{w(plkL)}$	パルス幅、VOUT(x)_PCLK low	$0.475 \times P^{(1)}$		ns
D3	$t_{w(plkH)}$	パルス幅、VOUT(x)_PCLK high	$0.475 \times P^{(1)}$		ns
D4	$t_{d(plkV-dataV)}$	遅延時間、VOUT(x)_PCLK 遷移から VOUT(x)_DATA[23:0] 遷移まで	-0.68	1.78	ns
D5	$t_{d(plkV-ctrlL)}$	遅延時間、VOUT(x)_PCLK 遷移から制御信号 VOUT(x)_VSYNC、VOUT(x)_HSYNC、VOUT(x)_DE 立ち下がりエッジ	-0.68	1.78	ns

(1) P = 出力の VOUT(x)_PCLK 周期 (ns 単位)。

(2) VOUT(x)で、x = 1 または 2



- データのアサートの設定は、ピクセル クロックの立ち下がりエッジまたは立ち上がりエッジにプログラムできます。
- VOUT(x)_HSYNC および VOUT(x)_VSYNC の極性とパルス幅はプログラム可能です。デバイスのテクニカル リファレンス マニュアルで「ペリフェラル」の章にある「ディスプレイ サブシステム (DSS)」セクションを参照してください。
- VOUT(x)_PCLK 周波数は設定できます。デバイスのテクニカル リファレンス マニュアルで「ペリフェラル」の章にある「ディスプレイ サブシステム」セクションを参照してください。
- VOUT(x) の x = 1 または 2

図 6-44. DPI ビデオ出力

表 6-36. DPI 外部ピクセル クロックのタイミング要件

番号 (2)			最小値	最大値	単位
D6	$t_{c(extpclk)}$	サイクル時間、VOUT(x)_EXTPCLKIN	6.06		ns
D7	$t_{w(extpclkL)}$	パルス幅、VOUT(x)_EXTPCLKIN low	$0.45 \times P^{(1)}$		ns
D8	$t_{w(extpclkH)}$	パルス幅、VOUT(x)_EXTPCLKIN high	$0.45 \times P^{(1)}$		ns

(1) P = 出力の VOUT(x)_PCLK 周期 (ns 単位)。

(2) VOUT(x)で、x = 1 または 2




図 6-45. DPI 外部ピクセル クロック入力

デバイスのテクニカル リファレンス マニュアルで「ペリフェラル」の章にある「ディスプレイ サブシステム (DSS) およびペリフェラル」セクションを参照してください。

6.10.5.6 eCAP

デバイス ECAP でサポートされている機能は次のとおりです。

- 32 ビット タイム ベース カウンタ
- 4 つのイベント タイムスタンプ レジスタ (各 32 ビット)
- 最大 4 つの順序付きタイムスタンプ キャプチャ イベントのエッジ極性選択
- 4 つのキャプチャ イベントのいずれかに対する割り込み機能
- 入力キャプチャ信号のプリスケールリング (1~16)
- 各種キャプチャ モード (シングル ショット キャプチャ、連続モード キャプチャ、絶対タイムスタンプ キャプチャ、差分モード タイムスタンプ キャプチャ) のサポート

表 6-37 に、ECAP のタイミング条件を示します。

表 6-37. ECAP のタイミング条件

パラメータ		最小値	最大値	単位
入力条件				
SR_I	入力スルーレート	1	4	V/ns
出力条件				
C_L	出力負荷容量	2	7	pF

セクション 6.10.5.6.1 および セクション 6.10.5.6.2 に、eCAP のタイミング特性およびスイッチング特性を示します (図 6-46 および 図 6-47 を参照)。

6.10.5.6.1 eCAP のタイミング要件

番号	パラメータ	説明	最小値	最大値	単位
CAP1	$t_{w(cap)}$	パルス幅、CAP (非同期)	$2 + 2P^{(1)}$		ns

(1) P = sysclk



図 6-46. eCAP の入力タイミング

6.10.5.6.2 eCAP のスイッチング特性

番号	パラメータ	説明	最小値	最大値	単位
CAP2	$t_{w(apwm)}$	パルス幅、APWM	$-2 + 2P^{(1)}$		ns

(1) P = sysclk




図 6-47. eCAP の出力タイミング

詳細については、デバイスのテクニカル リファレンス マニュアルで「ペリフェラル」の章にある「拡張キャプチャ (ECAP) モジュール」セクションを参照してください。

6.10.5.7 EPWM

デバイス EPWM でサポートされている機能は次のとおりです。

- 周期および周波数制御機能を備えた専用の 16 ビット時間ベース カウンタ
- さまざまな構成で利用できる 2 つの独立した PWM 出力 (シングル エッジ動作、デュアル エッジ対称動作、または 1 つの独立した PWM 出力のデュアル エッジ非対称動作)
- フォルト状態で PWM 信号の非同期オーバーライド制御
- その他の EPWM モジュールに対する遅れまたは進み動作のためのプログラマブルな位相制御のサポート
- 独立した立ち上がりおよび立ち下がりエッジ遅延制御によるデッドバンド生成
- ラッチされたフォルト状態およびラッチされていないフォルト状態の両方について、プログラム可能なトリップ ゾーンの割り当て
- CPU 割り込みと ADC 変換開始の両方をトリガできるイベント

表 6-38 に、EPWM のタイミング条件を示します。

表 6-38. EPWM のタイミング条件

パラメータ	説明	最小値	最大値	単位
入力条件				
SR_i	入力スルーレート	1	4	V/ns
出力条件				
C_L	出力負荷容量	2	7	pF

セクション 6.10.5.7.2 および セクション 6.10.5.7.1 に eHRPWM のタイミング特性とスイッチング特性を示します (図 6-49、図 6-50、図 6-51、図 6-48 を参照)。

6.10.5.7.1 eHRPWM のタイミング要件

番号	パラメータ	説明	最小値	最大値	単位
PWM6	$t_{w(synci)}$	パルス幅、EHRPWM_SYNCI	$2 + 2P^{(1)}$		ns
PWM7	$t_{w(tz)}$	パルス幅、EHRPWM_TZn_IN low	$2 + 3P^{(1)}$		ns

(1) P = sysclk




図 6-48. ePWM_SYNCI および ePWM_TZn_IN の出力タイミング

詳細については、デバイスのテクニカル リファレンス マニュアルで「ペリフェラル」の章にある「カメラ サブシステム」セクションを参照してください。

6.10.5.7.2 eHRPWM のスイッチング特性

番号	パラメータ	説明	最小値	最大値	単位
PWM1	$t_{w(pwm)}$	パルス幅、EHRPWM_A/B High または Low	$P-3^{(1)}$		ns
PWM2	$t_{w(syncout)}$	パルス幅、EHRPWM_SYNCO	$P-3^{(1)}$		ns
PWM3	$t_d(tzL-pwmV)$	遅延時間、EHRPWM_TZn_IN 立ち下がりエッジから EHRPWM_A/B 有効まで		11	ns
PWM4	$t_d(tzL-pwmZ)$	遅延時間、EHRPWM_TZn_IN 立ち下がりエッジから EHRPWM_A/B Hi-Z まで		11	ns

番号	パラメータ	説明	最小値	最大値	単位
PWM5	$t_{w(soc)}$	パルス幅、EHRPWM_SOC/A/B	P-3 ⁽¹⁾		ns

(1) P = sysclk




図 6-49. EPWM_A/B_out、ePWM_SYNCO、および ePWM_SOC/A/B 入力タイミング




図 6-50. ePWM_A/B および ePWM_TZn_IN の強制的な High / Low 入力タイミング




図 6-51. ePWM_A/B および ePWM_TZn_IN の Hi-Z 入力タイミング

6.10.5.8 eQEP

デバイス eQEP でサポートされている機能は次のとおりです。

- 入力同期
- 3 段 /6 段デジタル ノイズ フィルタ
- 直交デコーダ ユニット
- 位置測定用の位置カウンタおよび制御ユニット
- 低速測定用の直交エッジ キャプチャ ユニット
- 速度および周波数測定用のユニット タイム ベース
- ストール検出用のウォッチドッグ タイマ

表 6-39 に、eQEP のタイミング条件を示します。

表 6-39. EQEP のタイミング条件

パラメータ		最小値	最大値	単位
入力条件				
SR _i	入力スループレート	1	4	V/ns
出力条件				
C _L	出力負荷容量	2	7	pF

セクション 6.10.5.8.1 および セクション 6.10.5.8.2 に、eQEP のタイミング要件とスイッチング特性を示します (図 6-52 を参照)。

6.10.5.8.1 eQEP のタイミング要件

番号		パラメータ	最小値	最大値	単位
QEP1	$t_{w(qep)}$	パルス幅、QEP_A/B	$2 + 2P^{(1)}$		ns
QEP2	$t_{w(qepiH)}$	パルス幅、QEP_I high	$2 + 2P^{(1)}$		ns
QEP3	$t_{w(qepiL)}$	パルス幅、QEP_I low	$2 + 2P^{(1)}$		ns
QEP4	$t_{w(qepsH)}$	パルス幅、QEP_S high	$2 + 2P^{(1)}$		ns
QEP5	$t_{w(qepsL)}$	パルス幅、QEP_S low	$2 + 2P^{(1)}$		ns

(1) P = sysclk




図 6-52. eQEP 入力タイミング

6.10.5.8.2 eQEP のスイッチング特性

番号		パラメータ	最小値	最大値	単位
QEP6	$t_d(QEP-CNTR)$	遅延時間、外部クロックからカウンタ インクリメントまで		24	ns

詳細については、デバイスのテクニカル リファレンス マニュアルで「ペリフェラル」の章にある「拡張直交エンコーダ パルス (eQEP) モジュール」セクションを参照してください。

6.10.5.9 GPIO

デバイスの GPIO の機能および追加の説明情報については、デバイス向けのテクニカル リファレンス マニュアル (TRM) と「信号説明」の対応するセクションを参照してください。

表 6-40、セクション 6.10.5.9.1 および セクション 6.10.5.9.2 に、GPIO のタイミング条件、要件、スイッチング特性を示します。

表 6-40. GPIO のタイミング条件

パラメータ		バッファのタイプ	最小値	最大値	単位
入力条件					
SR _i	入力スルーレート	LVC MOS (VDD ⁽¹⁾ = 1.8V)	0.0018	6.6	V/ns
		LVC MOS (VDD ⁽¹⁾ = 3.3V)	0.0033	6.6	V/ns
		I2C OD FS (VDD ⁽¹⁾ = 1.8V)	0.0018	6.6	V/ns
		I2C OD FS (VDD ⁽¹⁾ = 3.3V)	0.0033	0.08	V/ns
出力条件					
C _L	出力負荷容量	LVC MOS	3	10	pF
		I2C OD FS	3	100	pF

(1) VDD は、対応する電源を表します。電源名および対応するボールの詳細については、「ピン属性」表の「電源」列を参照してください。セクション 5.2

6.10.5.9.1 GPIO のタイミング要件

番号	パラメータ		バッファのタイプ	最小値	最大値	単位
GPIO1	t _w (gpio_in)	パルス幅、GPIO _n _x	1.8V	2P + 2.6 ⁽¹⁾		ns
			3.3V	2P + 3.4 ⁽¹⁾		ns

(1) P = 機能クロック周期 (ns 単位)。

6.10.5.9.2 GPIO スイッチング特性

番号	パラメータ		バッファのタイプ	最小値	最大値	単位
GPIO3	t _w (GPIO_OUT)	最小出力パルス幅	LVC MOS	−3.6 + 0.975P ⁽¹⁾		ns
GPIO4	t _w (GPIO_OUT)	最小出力パルス幅 Low	I2C オープンドレイン	160		ns
GPIO5	t _w (GPIO_OUT)	最小出力パルス幅 High	I2C オープンドレイン	60		ns

(1) P = 機能クロック周期 (ns 単位)。

詳細については、デバイスのテクニカル リファレンス マニュアルで「ペリフェラル」の章にある「汎用インターフェイス (GPIO)」セクションを参照してください。

6.10.5.10 GPMC

表 6-41 に、GPMC のタイミング条件を示します。

注

このセクションに示す IO タイミングは、GPMC0 の信号のすべての組み合わせに適用できます。ただし、1 つの IOSET 内の信号を使用する場合、このタイミングは GPMC0 に対してのみ有効です。IOSET は GPMC0_IOSET、GPMC0_IOSET の表で定義されます。

表 6-41. GPMC のタイミング条件

パラメータ	説明	最小値	最大値	単位
入力条件				
SR _i	入力スルーレート	1.65	4	V/ns
出力条件				
C _L	出力負荷容量	5	20	pF
PCB 接続要件				

表 6-41. GPMC のタイミング条件 (続き)

パラメータ	説明	最小値	最大値	単位
t_d (Trace Delay)	各パターンの伝搬遅延	133MHz 同期モード	140	ps
		その他のすべてのモード	140	
t_d (Trace Mismatch Delay)	すべてのパターンにわたる伝搬の不整合		200	ps

6.10.5.10.1 GPMC および NOR フラッシュ — 同期モード

セクション 6.10.5.10.1.1 および セクション 6.10.5.10.1.2 は、以下に示す推奨動作条件および電気的特性条件に基づくテストを想定しています (図 6-53～図 6-57 を参照)。

6.10.5.10.1.1 GPMC および NOR フラッシュのタイミング要件 — 同期モード

番号	パラメータ	説明 ⁽²⁾	モード ⁽³⁾	最小値	最大値	最小値	最大値	単位
				100 MHz ⁽⁴⁾		133 MHz ⁽⁴⁾		
F12	$t_{su}(dV-clkH)$	セットアップ時間、入力データ GPMC_AD[15:0] 有効から出力クロック GPMC_CLK high まで	div_by_1_mode、 GPMC_FCLK_MUX、 TIMEPARAGRANULARITY_X1	1.81		1.11		ns
			not_div_by_1_mode、 GPMC_FCLK_MUX、 TIMEPARAGRANULARITY_X1	1.06				ns
F13	$t_h(clkH-dV)$	ホールド時間、出力クロック GPMC_CLK high から入力データ GPMC_AD[15:0] 有効の間	div_by_1_mode、 GPMC_FCLK_MUX、 TIMEPARAGRANULARITY_X1	1.78		2.28		ns
			not_div_by_1_mode、 GPMC_FCLK_MUX、 TIMEPARAGRANULARITY_X1	1.78				ns
F21	$t_{su}(waitV-clkH)$	セットアップ時間、入力待機 GPMC_WAIT[j] 有効から出力クロック GPMC_CLK high まで ⁽¹⁾	div_by_1_mode、 GPMC_FCLK_MUX、 TIMEPARAGRANULARITY_X1	1.81		1.11		ns
			not_div_by_1_mode、 GPMC_FCLK_MUX、 TIMEPARAGRANULARITY_X1	1.06				ns
F22	$t_h(clkH-waitV)$	ホールド時間、出力クロック GPMC_CLK high から入力待機 GPMC_WAIT[j] 有効の間 ⁽¹⁾	div_by_1_mode、 GPMC_FCLK_MUX、 TIMEPARAGRANULARITY_X1	1.78		2.28		ns
			not_div_by_1_mode、 GPMC_FCLK_MUX、 TIMEPARAGRANULARITY_X1	1.78				ns

(1) GPMC_WAIT[j] で、j は 0、1、2、または 3 です。

(2) 待機モニタリングのサポートは、WaitMonitoringTime の値 > 0 に制限されます。待機監視機能の詳細な説明については、デバイスのテクニカル リファレンス マニュアルで「汎用メモリ コントローラ (GPMC)」セクションを参照してください。

(3) div_by_1_mode の場合：

- GPMC_CONFIG1_i レジスタ: GPMCFCLKDIVIDER = 0h:
 - GPMC_CLK 周波数 = GPMC_FCLK 周波数
- GPMC_CONFIG1_i レジスタ: GPMCFCLKDIVIDER = 1h～3h:
 - GPMC_CLK 周波数 = GPMC_FCLK 周波数 / (2～4)
- CTRLMMR_GPMC_CLKSEL[1-0] CLK_SEL = 01 = PER1_PLL_CLKOUT / 3 = 300 / 3 = 100MHz
- TIMEPARAGRANULARITY_X1 の場合:
 - GPMC_CONFIG1_i レジスタ: TIMEPARAGRANULARITY = 0h = x1 レイテンシ (RD/WRCYCLETIME、RD/WRACCESSTIME、PAGEBURSTACCESSTIME、CSONTIME、CSRWD/ROFFTIME、ADVONTIME、ADVARD/ROFFTIME、OEONTIME、

OEOFFTIME、WEONTIME、WEOFFTIME、CYCLE2CYCLEDELAY、BUSTURNAROUND、TIMEOUTSTARTVALUE、
WRDATAONADMUXBUS に影響)

(4) 100 MHz の場合:

- CTRLMMR_GPMC_CLKSEL[1-0] CLK_SEL = 01 = MAIN_PLL2_HSDIV1_CLKOUT / 3

133MHz の場合:

- CTRLMMR_GPMC_CLKSEL[1-0] CLK_SEL = 00 = MAIN_PLL0_HSDIV3_CLKOUT

6.10.5.10.1.2 GPMC および NOR フラッシュのスイッチング特性- 同期モード

番号 (2)	パラメータ	説明	モード ⁽¹⁹⁾	最小値	最大値	最小値	最大値	単位
				100 MHz ⁽²⁰⁾		133 MHz ⁽²⁰⁾		
F0	tc(clk)	周期、出力クロック GPMC_CLK ⁽¹⁸⁾	div_by_1_mode、 GPMC_FCLK_MUX、 TIMEPARAGRANULA RITY_X1	10		7.52		ns
F1	t _w (clkH)	標準パルス幅、出力クロック GPMC_CLK High	div_by_1_mode、 GPMC_FCLK_MUX、 TIMEPARAGRANULA RITY_X1	0.475*P (15)- 0.3		0.475*P (15)- 0.3		ns
F1	t _w (clkL)	標準パルス幅、出力クロック GPMC_CLK Low	div_by_1_mode GPMC_FCLK_MUX、 TIMEPARAGRANULA RITY_X1	0.475*P (15)- 0.3		0.475*P (15)- 0.3		ns
F2	t _d (clkH-csnV)	遅延時間、出力クロック GPMC_CLK 立ち上 がりエッジから出力チップ セレクト GPMC_CSn[i] 遷移まで ⁽¹⁴⁾	div_by_1_mode GPMC_FCLK_MUX、 TIMEPARAGRANULA RITY_X1 extra_delay なし	F ⁽⁶⁾ - 2.2	F+3.75	F ⁽⁶⁾ - 2.2	F ⁽⁶⁾ + 3.75	ns
F3	t _d (clkH-CSn[i]V)	遅延時間、出力クロック GPMC_CLK 立ち上 がりエッジから出力チップ セレクト GPMC_CSn[i] 無効まで ⁽¹⁴⁾	div_by_1_mode GPMC_FCLK_MUX、 TIMEPARAGRANULA RITY_X1 extra_delay なし	E ⁽⁵⁾ - 2.2	E ⁽⁵⁾ + 3.75	E ⁽⁵⁾ - 2.2	E ⁽⁵⁾ + 3.75	ns
F4	t _d (aV-clk)	遅延時間、出力アドレス GPMC_A[27:1] 有効 から出力クロック GPMC_CLK の最初のエッジ まで	div_by_1_mode GPMC_FCLK_MUX、 TIMEPARAGRANULA RITY_X1	B ⁽²⁾ -2.3	B ⁽²⁾ +4.5	B ⁽²⁾ -2.3	B ⁽²⁾ +4.5	ns
F5	t _d (clkH-aIV)	遅延時間、出力クロック GPMC_CLK 立ち上 がりエッジから出力アドレス GPMC_A[27:1] 無効まで	div_by_1_mode、 GPMC_FCLK_MUX、 TIMEPARAGRANULA RITY_X1	-2.3	4.5	-2.3	4.5	ns
F6	t _d (be[x]nV-clk)	遅延時間、出力下位バイト イネーブルおよび コマンド ラッチ イネーブル GPMC_BE0n_CLE、出力上位バイト イネー ブル GPMC_BE1n 有効から出力クロック GPMC_CLK の最初のエッジまで	div_by_1_mode GPMC_FCLK_MUX、 TIMEPARAGRANULA RITY_X1	B ⁽²⁾ -2.3	B ⁽²⁾ +1.9	B ⁽²⁾ -2.3	B ⁽²⁾ +1.9	ns
F7	t _d (clkH-be[x]nIV)	遅延時間、出力クロック GPMC_CLK 立ち上 がりエッジから出力下位バイトのイネーブルお よびコマンド ラッチのイネーブル GPMC_BE0n_CLE、出力上位バイトのイネー ブル GPMC_BE1n 無効まで ⁽¹¹⁾	div_by_1_mode GPMC_FCLK_MUX、 TIMEPARAGRANULA RITY_X1	D ⁽⁴⁾ -2.3	D ⁽⁴⁾ +1.9	D ⁽⁴⁾ -2.3	D ⁽⁴⁾ +1.9	ns

番号 (2)	パラメータ	説明	モード ⁽¹⁹⁾	最小値	最大値	最小値	最大値	単位
				100 MHz ⁽²⁰⁾		133 MHz ⁽²⁰⁾		
F7	$t_{d(\text{clkL-be}[x]nIV)}$	遅延時間、GPMC_CLK 立下りエッジから GPMC_BE0n_CLE、GPMC_BE1n 無効まで ⁽¹²⁾	div_by_1_mode 、 GPMC_FCLK_MUX、 TIMEPARAGRANULARITY_X1	D ⁽⁴⁾ -2.3	D ⁽⁴⁾ +1.9	D ⁽⁴⁾ -2.3	D ⁽⁴⁾ +1.9	ns
F7	$t_{d(\text{clkL-be}[x]nIV)}$	遅延時間、GPMC_CLK 立下りエッジから GPMC_BE0n_CLE、GPMC_BE1n 無効まで ⁽¹³⁾	div_by_1_mode 、 GPMC_FCLK_MUX、 TIMEPARAGRANULARITY_X1	D ⁽⁴⁾ -2.3	D ⁽⁴⁾ +1.9	D ⁽⁴⁾ -2.3	D ⁽⁴⁾ +1.9	ns
F8	$t_{d(\text{clkH-advn})}$	遅延時間、出力クロック GPMC_CLK 立ち上がりエッジから出力アドレス有効およびアドレスラッチ イネーブル GPMC_ADVn_ALE 遷移まで	div_by_1_mode 、 GPMC_FCLK_MUX、 TIMEPARAGRANULARITY_X1 extra_delay なし	G ⁽⁷⁾ -2.3	G ⁽⁷⁾ +4.5	G ⁽⁷⁾ -2.3	G ⁽⁷⁾ +4.5	ns
F9	$t_{d(\text{clkH-advnIV})}$	遅延時間、出力クロック GPMC_CLK 立ち上がりエッジから出力アドレス有効およびアドレスラッチ イネーブル GPMC_ADVn_ALE 無効まで	div_by_1_mode、 GPMC_FCLK_MUX、 TIMEPARAGRANULARITY_X1 extra_delay なし	D ⁽⁴⁾ -2.3	D ⁽⁴⁾ +4.5	D ⁽⁴⁾ -2.3	D ⁽⁴⁾ +4.5	ns
F10	$t_{d(\text{clkH-oen})}$	遅延時間、出力クロック GPMC_CLK 立ち上がりエッジから出力イネーブル GPMC_OEn_REn 遷移まで	div_by_1_mode 、 GPMC_FCLK_MUX、 TIMEPARAGRANULARITY_X1 extra_delay なし	H ⁽⁸⁾ -2.3	H ⁽⁸⁾ +3.5	H ⁽⁸⁾ -2.3	H ⁽⁸⁾ +3.5	ns
F11	$t_{d(\text{clkH-oenIV})}$	遅延時間、出力クロック GPMC_CLK 立ち上がりエッジから出力イネーブル GPMC_OEn_REn 無効まで	div_by_1_mode 、 GPMC_FCLK_MUX、 TIMEPARAGRANULARITY_X1 extra_delay なし	E ⁽⁸⁾ -2.3	E ⁽⁸⁾ +3.5	E ⁽⁸⁾ -2.3	E ⁽⁸⁾ +3.5	ns
F14	$t_{d(\text{clkH-wen})}$	遅延時間、出力クロック GPMC_CLK 立ち上がりエッジから出力書き込みイネーブル GPMC_WEn 遷移まで	div_by_1_mode 、 GPMC_FCLK_MUX、 TIMEPARAGRANULARITY_X1 extra_delay なし	I ⁽⁹⁾ -2.3	I ⁽⁹⁾ +4.5	I ⁽⁹⁾ -2.3	I ⁽⁹⁾ +4.5	ns
F15	$t_{d(\text{clkH-do})}$	遅延時間、出力クロック GPMC_CLK 立ち上がりエッジから出力データ GPMC_AD[15:0] 遷移まで ⁽¹¹⁾	div_by_1_mode 、 GPMC_FCLK_MUX、 TIMEPARAGRANULARITY_X1	J ⁽¹⁰⁾ -2.3	J ⁽¹⁰⁾ +2.7	J ⁽¹⁰⁾ -2.3	J ⁽¹⁰⁾ +2.7	ns
F15	$t_{d(\text{clkL-do})}$	遅延時間、GPMC_CLK 立ち下がりエッジから GPMC_AD[15:0] データ バス遷移まで ⁽¹²⁾	div_by_1_mode 、 GPMC_FCLK_MUX、 TIMEPARAGRANULARITY_X1	J ⁽¹⁰⁾ -2.3	J ⁽¹⁰⁾ +2.7	J ⁽¹⁰⁾ -2.3	J ⁽¹⁰⁾ +2.7	ns
F15	$t_{d(\text{clkL-do})}$	遅延時間、GPMC_CLK 立ち下がりエッジから GPMC_AD[15:0] データ バス遷移まで ⁽¹³⁾	div_by_1_mode 、 GPMC_FCLK_MUX、 TIMEPARAGRANULARITY_X1	J ⁽¹⁰⁾ -2.3	J ⁽¹⁰⁾ +2.7	J ⁽¹⁰⁾ -2.3	J ⁽¹⁰⁾ +2.7	ns
F17	$t_{d(\text{clkH-be}[x]n)}$	遅延時間、出力クロック GPMC_CLK 立ち上がりエッジから出力下位バイト イネーブルおよびコマンドラッチ イネーブル GPMC_BE0n_CLE 遷移まで ⁽¹¹⁾	div_by_1_mode 、 GPMC_FCLK_MUX、 TIMEPARAGRANULARITY_X1	J ⁽¹⁰⁾ -2.3	J ⁽¹⁰⁾ +1.9	J ⁽¹⁰⁾ -2.3	J ⁽¹⁰⁾ +1.9	ns

番号 (2)	パラメータ	説明	モード ⁽¹⁹⁾	最小値	最大値	最小値	最大値	単位
				100 MHz ⁽²⁰⁾		133 MHz ⁽²⁰⁾		
F17	$t_{d(\text{clkL-be}[x]n)}$	遅延時間、GPMC_CLK 立ち下がりエッジから GPMC_BE0n_CLE、GPMC_BE1n 遷移まで ⁽¹²⁾	div_by_1_mode 、 GPMC_FCLK_MUX、 TIMEPARAGRANULARITY_X1	J ⁽¹⁰⁾ -2.3	J ⁽¹⁰⁾ +1.9	J ⁽¹⁰⁾ -2.3	J ⁽¹⁰⁾ +1.9	ns
F17	$t_{d(\text{clkL-be}[x]n)}$	遅延時間、GPMC_CLK 立ち下がりエッジから GPMC_BE0n_CLE、GPMC_BE1n 遷移まで ⁽¹³⁾	div_by_1_mode 、 GPMC_FCLK_MUX、 TIMEPARAGRANULARITY_X1	J ⁽¹⁰⁾ -2.3	J ⁽¹⁰⁾ +1.9	J ⁽¹⁰⁾ -2.3	J ⁽¹⁰⁾ +1.9	ns
F18	$t_{w(\text{csnV})}$	パルス幅、出力チップ セレクト GPMC_CSn[i] low ⁽¹⁴⁾	読み出し	A ⁽¹⁾		A ⁽¹⁾		ns
			書き込み	A ⁽¹⁾		A ⁽¹⁾		ns
F19	$t_{w(\text{be}[x]nV)}$	パルス幅、出力下位バイト イネーブルおよびコマンド ラッチ イネーブル GPMC_BE0n_CLE、出力上位バイト イネーブル GPMC_BE1n Low	読み出し	C ⁽³⁾		C ⁽³⁾		ns
			書き込み	C ⁽³⁾		C ⁽³⁾		ns
F20	$t_{w(\text{advnV})}$	パルス幅、出力アドレス有効およびアドレス ラッチ イネーブル GPMC_ADVn_ALE Low	読み出し	K ⁽¹⁶⁾		K ⁽¹⁶⁾		ns
			書き込み	K ⁽¹⁶⁾		K ⁽¹⁶⁾		ns

- (1) 単一読み取りの場合: $A = (\text{CSRdOffTime} - \text{CSOnTime}) \times (\text{TimeParaGranularity} + 1) \times \text{GPMC_FCLK}^{(17)}$
バースト読み取りの場合: $A = (\text{CSRdOffTime} - \text{CSOnTime} + (n - 1) \times \text{PageBurstAccessTime}) \times (\text{TimeParaGranularity} + 1) \times \text{GPMC_FCLK}^{(17)}$
バースト書き込みの場合: $A = (\text{CSWrOffTime} - \text{CSOnTime} + (n - 1) \times \text{PageBurstAccessTime}) \times (\text{TimeParaGranularity} + 1) \times \text{GPMC_FCLK}^{(17)}$
n はページバースト アクセス数。
- (2) $B = \text{ClkActivationTime} \times \text{GPMC_FCLK}^{(17)}$
- (3) 単一読み取りの場合: $C = \text{RdCycleTime} \times (\text{TimeParaGranularity} + 1) \times \text{GPMC_FCLK}^{(17)}$
バースト読み取りの場合: $C = (\text{RdCycleTime} + (n - 1) \times \text{PageBurstAccessTime}) \times (\text{TimeParaGranularity} + 1) \times \text{GPMC_FCLK}^{(17)}$
バースト書き込みの場合: $C = (\text{WrCycleTime} + (n - 1) \times \text{PageBurstAccessTime}) \times (\text{TimeParaGranularity} + 1) \times \text{GPMC_FCLK}^{(17)}$
n はページバースト アクセス数。
- (4) 単一読み取りの場合: $D = (\text{RdCycleTime} - \text{AccessTime}) \times (\text{TimeParaGranularity} + 1) \times \text{GPMC_FCLK}^{(17)}$
バースト読み取りの場合: $D = (\text{RdCycleTime} - \text{AccessTime}) \times (\text{TimeParaGranularity} + 1) \times \text{GPMC_FCLK}^{(17)}$
バースト書き込みの場合: $D = (\text{WrCycleTime} - \text{AccessTime}) \times (\text{TimeParaGranularity} + 1) \times \text{GPMC_FCLK}^{(17)}$
- (5) 単一読み取りの場合: $E = (\text{CSRdOffTime} - \text{AccessTime}) \times (\text{TimeParaGranularity} + 1) \times \text{GPMC_FCLK}^{(17)}$
バースト読み取りの場合: $E = (\text{CSRdOffTime} - \text{AccessTime}) \times (\text{TimeParaGranularity} + 1) \times \text{GPMC_FCLK}^{(17)}$
バースト書き込みの場合: $E = (\text{CSWrOffTime} - \text{AccessTime}) \times (\text{TimeParaGranularity} + 1) \times \text{GPMC_FCLK}^{(17)}$
- (6) csn 立ち下がりエッジ (CS がアクティブ) の場合:
- Case GPMCFCLKDIVIDER = 0:
 - $F = 0.5 \times \text{CSExtraDelay} \times \text{GPMC_FCLK}^{(17)}$
 - Case GPMCFCLKDIVIDER = 1:
 - $F = 0.5 \times \text{CSExtraDelay} \times \text{GPMC_FCLK}^{(17)}$ if (ClkActivationTime および CSOnTime が奇数) or (ClkActivationTime および CSOnTime が偶数)
 - $F = (1 + 0.5 \times \text{CSExtraDelay}) \times \text{GPMC_FCLK}^{(17)}$ otherwise
 - Case GPMCFCLKDIVIDER = 2:
 - $f = 0.5 \times \text{CSExtraDelay} \times \text{GPMC_FCLK}^{(17)}$ if ((CSOnTime - ClkActivationTime) が 3 の倍数)
 - $F = (1 + 0.5 \times \text{CSExtraDelay}) \times \text{GPMC_FCLK}^{(17)}$ if ((CSOnTime - ClkActivationTime - 1) が 3 の倍数)
 - $F = (2 + 0.5 \times \text{CSExtraDelay}) \times \text{GPMC_FCLK}^{(17)}$ if ((CSOnTime - ClkActivationTime - 2) が 3 の倍数)
- (7) ADV 立ち下がりエッジ (ADV がアクティブ) の場合:
- Case GPMCFCLKDIVIDER = 0:
 - $G = 0.5 \times \text{ADVExtraDelay} \times \text{GPMC_FCLK}^{(17)}$
 - Case GPMCFCLKDIVIDER = 1:
 - $G = 0.5 \times \text{ADVExtraDelay} \times \text{GPMC_FCLK}^{(17)}$ if (ClkActivationTime および ADVOnTime が奇数) or (ClkActivationTime および ADVOnTime が偶数)
 - $G = (1 + 0.5 \times \text{ADVExtraDelay}) \times \text{GPMC_FCLK}^{(17)}$ otherwise

- Case GPMCFCLKDIVIDER = 2:
 - $G = 0.5 \times \text{ADVExtraDelay} \times \text{GPMC_FCLK}^{(17)}$ if $((\text{ADVOnTime} - \text{ClkActivationTime})$ が 3 の倍数)
 - $G = (1 + 0.5 \times \text{ADVExtraDelay}) \times \text{GPMC_FCLK}^{(17)}$ if $((\text{ADVOnTime} - \text{ClkActivationTime} - 1)$ が 3 の倍数)
 - $G = (2 + 0.5 \times \text{ADVExtraDelay}) \times \text{GPMC_FCLK}^{(17)}$ if $((\text{ADVOnTime} - \text{ClkActivationTime} - 2)$ が 3 の倍数)

読み取りモードでの ADV 立ち上がりエッジ (ADV が非アクティブ) の場合:

- Case GPMCFCLKDIVIDER = 0:
 - $G = 0.5 \times \text{ADVExtraDelay} \times \text{GPMC_FCLK}^{(17)}$
- Case GPMCFCLKDIVIDER = 1:
 - $G = 0.5 \times \text{ADVExtraDelay} \times \text{GPMC_FCLK}^{(17)}$ if $((\text{ClkActivationTime}$ および ADVRdOffTime が奇数) or $(\text{ClkActivationTime}$ および ADVRdOffTime が偶数)
 - $G = (1 + 0.5 \times \text{ADVExtraDelay}) \times \text{GPMC_FCLK}^{(17)}$ otherwise
- Case GPMCFCLKDIVIDER = 2:
 - $G = 0.5 \times \text{ADVExtraDelay} \times \text{GPMC_FCLK}^{(17)}$ if $((\text{ADVRdOffTime} - \text{ClkActivationTime})$ が 3 の倍数)
 - $G = (1 + 0.5 \times \text{ADVExtraDelay}) \times \text{GPMC_FCLK}^{(17)}$ if $((\text{ADVRdOffTime} - \text{ClkActivationTime} - 1)$ が 3 の倍数)
 - $G = (2 + 0.5 \times \text{ADVExtraDelay}) \times \text{GPMC_FCLK}^{(17)}$ if $((\text{ADVRdOffTime} - \text{ClkActivationTime} - 2)$ が 3 の倍数)

書き込みモードでの ADV 立ち上がりエッジ (ADV が非アクティブ) の場合:

- Case GPMCFCLKDIVIDER = 0:
 - $G = 0.5 \times \text{ADVExtraDelay} \times \text{GPMC_FCLK}^{(17)}$
- Case GPMCFCLKDIVIDER = 1:
 - $G = 0.5 \times \text{ADVExtraDelay} \times \text{GPMC_FCLK}^{(17)}$ if $((\text{ClkActivationTime}$ および ADVWrOffTime が奇数) または $(\text{ClkActivationTime}$ および ADVWrOffTime が偶数)
 - $G = (1 + 0.5 \times \text{ADVExtraDelay}) \times \text{GPMC_FCLK}^{(17)}$ otherwise
- Case GPMCFCLKDIVIDER = 2:
 - $G = 0.5 \times \text{ADVExtraDelay} \times \text{GPMC_FCLK}^{(17)}$ if $((\text{ADVWrOffTime} - \text{ClkActivationTime})$ が 3 の倍数)
 - $G = (1 + 0.5 \times \text{ADVExtraDelay}) \times \text{GPMC_FCLK}^{(17)}$ if $((\text{ADVWrOffTime} - \text{ClkActivationTime} - 1)$ が 3 の倍数)
 - $G = (2 + 0.5 \times \text{ADVExtraDelay}) \times \text{GPMC_FCLK}^{(17)}$ if $((\text{ADVWrOffTime} - \text{ClkActivationTime} - 2)$ が 3 の倍数)

(8) OE の立ち下がりエッジ (OE がアクティブ) および IO DIR の立ち上がりエッジ (データバスが入力方向) の場合:

- Case GPMCFCLKDIVIDER = 0:
 - $H = 0.5 \times \text{OEExtraDelay} \times \text{GPMC_FCLK}^{(17)}$
- Case GPMCFCLKDIVIDER = 1:
 - $H = 0.5 \times \text{OEExtraDelay} \times \text{GPMC_FCLK}^{(17)}$ if $((\text{ClkActivationTime}$ および OEOOnTime が奇数) または $(\text{ClkActivationTime}$ および OEOOnTime が偶数)
 - $H = (1 + 0.5 \times \text{OEExtraDelay}) \times \text{GPMC_FCLK}^{(17)}$ otherwise
- Case GPMCFCLKDIVIDER = 2:
 - $H = 0.5 \times \text{OEExtraDelay} \times \text{GPMC_FCLK}^{(17)}$ if $((\text{OEOOnTime} - \text{ClkActivationTime})$ が 3 の倍数)
 - $H = (1 + 0.5 \times \text{OEExtraDelay}) \times \text{GPMC_FCLK}^{(17)}$ if $((\text{OEOOnTime} - \text{ClkActivationTime} - 1)$ が 3 の倍数)
 - $H = (2 + 0.5 \times \text{OEExtraDelay}) \times \text{GPMC_FCLK}^{(17)}$ if $((\text{OEOOnTime} - \text{ClkActivationTime} - 2)$ が 3 の倍数)

OE 立ち上がりエッジ (OE が非アクティブ) の場合:

- Case GPMCFCLKDIVIDER = 0:
 - $H = 0.5 \times \text{OEExtraDelay} \times \text{GPMC_FCLK}^{(17)}$
- Case GPMCFCLKDIVIDER = 1:
 - $H = 0.5 \times \text{OEExtraDelay} \times \text{GPMC_FCLK}^{(17)}$ if $((\text{ClkActivationTime}$ および OEOffTime が奇数) または $(\text{ClkActivationTime}$ および OEOffTime が偶数)
 - $H = (1 + 0.5 \times \text{OEExtraDelay}) \times \text{GPMC_FCLK}^{(17)}$ otherwise
- Case GPMCFCLKDIVIDER = 2:
 - $H = 0.5 \times \text{OEExtraDelay} \times \text{GPMC_FCLK}^{(17)}$ if $((\text{OEOffTime} - \text{ClkActivationTime})$ が 3 の倍数)
 - $H = (1 + 0.5 \times \text{OEExtraDelay}) \times \text{GPMC_FCLK}^{(17)}$ if $((\text{OEOffTime} - \text{ClkActivationTime} - 1)$ が 3 の倍数)
 - $H = (2 + 0.5 \times \text{OEExtraDelay}) \times \text{GPMC_FCLK}^{(17)}$ if $((\text{OEOffTime} - \text{ClkActivationTime} - 2)$ が 3 の倍数)

(9) WE 立ち下がりエッジ (WE がアクティブ) の場合:

- Case GPMCFCLKDIVIDER = 0:

- $I = 0.5 \times \text{WEExtraDelay} \times \text{GPMC_FCLK}^{(17)}$
- Case GPMCFCLKDIVIDER = 1:
 - $I = 0.5 \times \text{WEExtraDelay} \times \text{GPMC_FCLK}^{(17)}$ if (ClkActivationTime および WEOntime が奇数) or (ClkActivationTime および WEOntime が偶数)
 - $I = (1 + 0.5 \times \text{WEExtraDelay}) \times \text{GPMC_FCLK}^{(17)}$ otherwise
- Case GPMCFCLKDIVIDER = 2:
 - $I = 0.5 \times \text{WEExtraDelay} \times \text{GPMC_FCLK}^{(17)}$ if ((WEOntime - ClkActivationTime) が 3 の倍数)
 - $I = (1 + 0.5 \times \text{WEExtraDelay}) \times \text{GPMC_FCLK}^{(17)}$ if ((WEOntime - ClkActivationTime - 1) が 3 の倍数)
 - $I = (2 + 0.5 \times \text{WEExtraDelay}) \times \text{GPMC_FCLK}^{(17)}$ if ((WEOntime - ClkActivationTime - 2) が 3 の倍数)

WE 立ち上がりエッジ (WE が非アクティブ) の場合:

- Case GPMCFCLKDIVIDER = 0:
 - $I = 0.5 \times \text{WEExtraDelay} \times \text{GPMC_FCLK}^{(17)}$
- Case GPMCFCLKDIVIDER = 1:
 - $I = 0.5 \times \text{WEExtraDelay} \times \text{GPMC_FCLK}^{(17)}$ if (ClkActivationTime および WEOffTime が奇数) or (ClkActivationTime および WEOffTime が偶数)
 - $I = (1 + 0.5 \times \text{WEExtraDelay}) \times \text{GPMC_FCLK}^{(17)}$ otherwise
- Case GPMCFCLKDIVIDER = 2:
 - $I = 0.5 \times \text{WEExtraDelay} \times \text{GPMC_FCLK}^{(17)}$ if ((WEOffTime - ClkActivationTime) が 3 の倍数)
 - $I = (1 + 0.5 \times \text{WEExtraDelay}) \times \text{GPMC_FCLK}^{(17)}$ if ((WEOffTime - ClkActivationTime - 1) が 3 の倍数)
 - $I = (2 + 0.5 \times \text{WEExtraDelay}) \times \text{GPMC_FCLK}^{(17)}$ if ((WEOffTime - ClkActivationTime - 2) が 3 の倍数)

(10) $J = \text{GPMC_FCLK}^{(17)}$

(11) 最初の転送は、CLK DIV 1 モードのみです。

(12) CLK DIV 1 モードでの初期転送の後、すべてのデータは半サイクルです。

(13) CLK DIV 1 モード以外のモードでは、すべてのデータは GPMC_CLKOUT の半サイクルです。GPMC_FCLK から GPMC_CLKOUT を分周します。

(14) GPMC_CS[n] で、i は 0、1、2、または 3 です。GPMC_WAIT[j] で、j は 0、1、2、または 3 です。

(15) $P = \text{GPMC_CLK}$ 周期 (ns 単位)

(16) 読み出しの場合: $K = (\text{ADVrdOffTime} - \text{ADVOnTime}) \times (\text{TimeParaGranularity} + 1) \times \text{GPMC_FCLK}^{(17)}$

書き込みの場合: $K = (\text{ADVwrOffTime} - \text{ADVOnTime}) \times (\text{TimeParaGranularity} + 1) \times \text{GPMC_FCLK}^{(17)}$

(17) GPMC_FCLK は、汎用メモリコントローラの内部機能クロック周期で、ns 単位です。

(18) GPMC モジュールで、GPMC_CONFIG1_i 構成レジスタのビットフィールド GPMCFCLKDIVIDER の設定によりプログラム可能な、GPMC_CLK 出力クロックの最高および最低周波数に関連します。

(19) div_by_1_mode の場合:

- GPMC_CONFIG1_i レジスタ: GPMCFCLKDIVIDER = 0h:
 - GPMC_CLK 周波数 = GPMC_FCLK 周波数
- CTRLMMR_GPMC_CLKSEL[1-0] CLK_SEL = 01 = PER1_PLL_CLKOUT / 3 = 300 / 3 = 100MHz
- GPMC_CONFIG1_i レジスタ: TIMEPARAGRANULARITY = 0h = x1 レイテンシ (RD/WRCYCLETIME、RD/WRACCESSTIME、PAGEBURSTACCESSTIME、CSONTIME、CSRd/WROFFTIME、ADVONTIME、ADVrd/WROFFTIME、OEONTIME、OEOFFTIME、WEONTIME、WEOFFTIME、CYCLE2CYCLEDELAY、BUSTURNAROUND、TIMEOUTSTARTVALUE、WRDATAONADMUXBUS に影響)

extra_delay なしの場合:


- GPMC_CONFIG2_i レジスタ: CSEXTRADELAY = 0h = CSn タイミング制御信号は遅延しない
- GPMC_CONFIG4_i レジスタ: WEEXTRADELAY = 0h = nWE タイミング制御信号は遅延しない
- GPMC_CONFIG4_i レジスタ: OEEXTRADELAY = 0h = nOE タイミング制御信号は遅延しない
- GPMC_CONFIG3_i レジスタ: ADVEXTRADELAY = 0h = nADV タイミング制御信号は遅延しない

(20) 100 MHz の場合:

- CTRLMMR_GPMC_CLKSEL[1-0] CLK_SEL = 01 = MAIN_PLL2_HSDIV1_CLKOUT / 3

133MHz の場合:


- CTRLMMR_GPMC_CLKSEL[1-0] CLK_SEL = 00 = MAIN_PLL0_HSDIV3_CLKOUT



GPMC_01


- A. GPMC_CS[n] で、i は 0、1、2、または 3 です。
 B. GPMC_WAIT[j] で、j は 0、1、2、または 3 です。

図 6-53. GPMC および NOR フラッシュ — 同期単一読み出し (GPMCFCLKDIVIDER = 0)



- A. GPMC_CS[n] で、i は 0、1、2、または 3 です。
B. GPMC_WAIT[j] で、j は 0、1、2、または 3 です。


図 6-54. GPMC および NOR フラッシュ — 同期バースト読み出し — 4x16 ビット (GPMCFCLKDIVIDER = 0)



- A. GPMC_CS[n] で、i は 0、1、2、または 3 です。

B. GPMC_WAIT[j] で、j は 0、1、2、または 3 です。


図 6-55. GPMC および NOR フラッシュ — 同期バースト書き込み (GPMCFCLKDIVIDER = 0)



GPMC_04

- A. GPMC_CS[n] で、i は 0、1、2、または 3 です。
 B. GPMC_WAIT[j] で、j は 0、1、2、または 3 です。

図 6-56. GPMC および多重化 NOR フラッシュ — 同期バースト読み出し



GPMC_05

- A. GPMC_CSn[i] で、i は 0、1、2、または 3 です。
B. GPMC_WAIT[j] で、j は 0、1、2、または 3 です。

図 6-57. GPMC および多重化 NOR フラッシュ — 同期バースト書き込み

6.10.5.10.2 GPMC および NOR フラッシュ — 非同期モード

セクション 6.10.5.10.2.1 および セクション 6.10.5.10.2.2 は、以下に示す推奨動作条件および電気的特性条件に基づくテストを想定しています (図 6-58～図 6-63 を参照)。

6.10.5.10.2.1 GPMC および NOR フラッシュのタイミング要件 – 非同期モード

番号			モード ⁽⁷⁾	最小値	最大値	単位
FA5 ⁽¹⁾	$t_{\text{acc}(d)}$	データ アクセス時間	div_by_1_mode、 GPMC_FCLK_MUX、 TIMEPARAGRANULARITY_X 1		H ⁽⁵⁾	ns
FA20 ⁽²⁾	$t_{\text{acc1-pgmode}(d)}$	ページ モードの連続データ アクセス時間	div_by_1_mode、 GPMC_FCLK_MUX、 TIMEPARAGRANULARITY_X 1		P ⁽⁴⁾	ns
FA21 ⁽³⁾	$t_{\text{acc2-pgmode}(d)}$	ページ モードの最初のデータ アクセス時間	div_by_1_mode、 GPMC_FCLK_MUX、 TIMEPARAGRANULARITY_X 1		H ⁽⁵⁾	ns

- (1) FA5 パラメータは、入力データを内部的にサンプリングするために必要な時間を示します。これは、GPMC 機能クロック サイクル数で表されます。読み取りサイクルの開始から FA5 機能クロック サイクル経過後、入力データはアクティブな機能クロック エッジによって内部的にサンプリングされます。FA5 の値は、AccessTime レジスタ ビット フィールドに保存する必要があります。

- (2) FA20 パラメータは、連続する入力ページ データを内部でサンプリングするために必要な時間を示します。これは、GPMC 機能クロック サイクル 数で表されます。入力ページ データへの各アクセスの後、FA20 機能クロック サイクル経過後、次の入力ページ データはアクティブな機能クロック エッジによって内部的にサンプリングされます。FA20 の値は、PageBurstAccessTime レジスタのビット フィールドに保存する必要があります。
- (3) FA21 パラメータは、最初の入力ページ データを内部でサンプリングするために必要な時間を示します。これは、GPMC 機能クロック サイクル 数で表されます。読み取りサイクルの開始から FA21 機能クロック サイクル経過後、最初の入力ページ データが、アクティブな機能クロック エッジによって内部的にサンプリングされます。FA21 の値は、AccessTime レジスタ ビット フィールドに保存する必要があります。
- (4) $P = \text{PageBurstAccessTime} \times (\text{TimeParaGranularity} + 1) \times \text{GPMC_FCLK}^{(6)}$
- (5) $H = \text{AccessTime} \times (\text{TimeParaGranularity} + 1) \times \text{GPMC_FCLK}^{(6)}$
- (6) GPMC_FCLK は、汎用メモリ コントローラの内部機能クロック周期で、ns 単位です。
- (7) div_by_1_mode の場合:
- GPMC_CONFIG1_i レジスタ: GPMCFCLKDIVIDER = 0h:
 - GPMC_CLK 周波数 = GPMC_FCLK 周波数
 - CTRLMMR_GPMC_CLKSEL[1:0] CLK_SEL = 00 = CPSWHS DIV_CLKOUT3 = 2000/15 = 133.33MHz
 - GPMC_CONFIG1_i レジスタ: TIMEPARAGRANULARITY = 0h = x1 レイテンシ (RD/WRCYCLETIME, RD/WRACCESSTIME, PAGEBURSTACCESSTIME, CSONTIME, CSRD/WROFFTIME, ADVONTIME, ADVRD/WROFFTIME, OEONTIME, OEOFFTIME, WEONTIME, WEOFFTIME, CYCLE2CYCLEDELAY, BUSTURNAROUND, TIMEOUTSTARTVALUE, WRDATAONADMUXBUS に影響)

6.10.5.10.2.2 GPMC および NOR フラッシュのスイッチング特性 – 非同期モード

番号	パラメータ	説明	モード ⁽¹⁵⁾	最小値	最大値	単位
				133 MHz ⁽¹⁶⁾		
FA0	$t_{w(\text{be}[x]nV)}$	パルス幅、出力下位バイト イネーブルおよびコマンド ラッチ イネーブル GPMC_BE0n_CLE、出力上位バイト イネーブル GPMC_BE1n 有効時間	読み出し		N ⁽¹²⁾	ns
			書き込み		N ⁽¹²⁾	
FA1	$t_{w(\text{csn}V)}$	パルス幅、出力チップ セレクト GPMC_CSn[j] ⁽¹³⁾ low	読み出し		A ⁽¹⁾	ns
			書き込み		A ⁽¹⁾	
FA3	$t_{d(\text{csn}V\text{-advn}IV)}$	遅延時間、出力チップ セレクト GPMC_CSn[j] ⁽¹³⁾ 有効から出力アドレス有効およびアドレス ラッチ イネーブル GPMC_ADVn_ALE 無効まで	読み出し	B ⁽²⁾ - 2.55	B ⁽²⁾ + 2.65	ns
			書き込み	B ⁽²⁾ - 2.55	B ⁽²⁾ + 2.65	
FA4	$t_{d(\text{csn}V\text{-oen}IV)}$	遅延時間、出力チップセレクト GPMC_CSn[j] ⁽¹³⁾ 有効から 出力イネーブル GPMC_OEn_REn 無効まで (単一読み取り)	div_by_1_mode、 GPMC_FCLK_MUX、 TIMEPARAGRANULARITY_X1	C ⁽³⁾ - 2.55	C ⁽³⁾ + 2.65	ns
FA9	$t_{d(aV\text{-csn}V)}$	遅延時間、出力アドレス GPMC_A[27:1] 有効から出力チップ セレクト GPMC_CSn[j] ⁽¹³⁾ 有効まで	div_by_1_mode、 GPMC_FCLK_MUX、 TIMEPARAGRANULARITY_X1	J ⁽⁹⁾ - 2.55	J ⁽⁹⁾ + 2.65	ns
FA10	$t_{d(\text{be}[x]nV\text{-csn}V)}$	遅延時間、出力下位バイト イネーブルおよびコマンド ラッチ イネーブル GPMC_BE0n_CLE、出力上位バイト イネーブル GPMC_BE1n 有効から出力チップ セレクト GPMC_CSn[j] ⁽¹³⁾ まで	div_by_1_mode、 GPMC_FCLK_MUX、 TIMEPARAGRANULARITY_X1	J ⁽⁹⁾ - 2.55	J ⁽⁹⁾ + 2.65	ns
FA12	$t_{d(\text{csn}V\text{-advn}V)}$	遅延時間、出力チップ セレクト GPMC_CSn[j] ⁽¹³⁾ 有効から出力アドレス有効、アドレス ラッチ イネーブル GPMC_ADVn_ALE 有効まで	div_by_1_mode、 GPMC_FCLK_MUX、 TIMEPARAGRANULARITY_X1	K ⁽¹⁰⁾ - 2.55	K ⁽¹⁰⁾ + 2.65	ns
FA13	$t_{d(\text{csn}V\text{-oen}V)}$	遅延時間、出力チップ セレクト GPMC_CSn[j] ⁽¹³⁾ 有効から出力イネーブル GPMC_OEn_REn 有効まで	div_by_1_mode、 GPMC_FCLK_MUX、 TIMEPARAGRANULARITY_X1	L ⁽¹¹⁾ - 2.55	L ⁽¹¹⁾ + 2.65	ns
FA16	$t_{w(aIV)}$	2 つの連続する読み取りおよび書き込みアクセスの間で、出力アドレス GPMC_A[26:1] が無効になるパルス幅	div_by_1_mode、 GPMC_FCLK_MUX、 TIMEPARAGRANULARITY_X1	G ⁽⁷⁾		ns


番号	パラメータ	説明	モード ⁽¹⁵⁾	最小値	最大値	単位
				133 MHz ⁽¹⁶⁾		
FA18	t _{d(csnV-oenIV)}	遅延時間、出力チップ セレクト GPMC_CS <i>n</i> [<i>i</i>] ⁽¹³⁾ 有効から出力イネーブル GPMC_OEn_RE <i>n</i> 無効まで (バースト読み取り)	div_by_1_mode、 GPMC_FCLK_MUX、 TIMEPARAGRANULARITY_X1	I ⁽⁸⁾ - 2.55	I ⁽⁸⁾ + 2.65	ns
FA20	t _{w(aV)}	パルス幅、出力アドレス GPMC_A[27:1] 有効 - 2 回目、3 回目、4 回目のアクセス	div_by_1_mode、 GPMC_FCLK_MUX、 TIMEPARAGRANULARITY_X1	D ⁽⁴⁾		ns
FA25	t _{d(csnV-wenV)}	遅延時間、出力チップ セレクト GPMC_CS <i>n</i> [<i>i</i>] ⁽¹³⁾ 有効から出力書き込みイネーブル GPMC_WEn 有効まで	div_by_1_mode、 GPMC_FCLK_MUX、 TIMEPARAGRANULARITY_X1	E ⁽⁵⁾ - 2.55	E ⁽⁵⁾ + 2.65	ns
FA27	t _{d(csnV-wenIV)}	遅延時間、出力チップ セレクト GPMC_CS <i>n</i> [<i>i</i>] ⁽¹³⁾ 有効から出力書き込みイネーブル GPMC_WEn 無効まで	div_by_1_mode、 GPMC_FCLK_MUX、 TIMEPARAGRANULARITY_X1	F ⁽⁶⁾ - 2.55	F ⁽⁶⁾ + 2.65	ns
FA28	t _{d(wenV-dV)}	遅延時間、出力書き込みイネーブル GPMC_WEn 有効から出力データ GPMC_AD[15:0] 有効まで	div_by_1_mode、 GPMC_FCLK_MUX、 TIMEPARAGRANULARITY_X1	2.65		ns
FA29	t _{d(dV-csnV)}	遅延時間、出力データ GPMC_AD[15:0] 有効から出力チップ セレクト GPMC_CS <i>n</i> [<i>i</i>] ⁽¹³⁾ 有効まで	div_by_1_mode、 GPMC_FCLK_MUX、 TIMEPARAGRANULARITY_X1	J ⁽⁹⁾ - 2.55	J ⁽⁹⁾ + 2.65	ns
FA37	t _{d(oenV-aIV)}	遅延時間、出力イネーブル GPMC_OEn_RE <i>n</i> 有効から出力アドレス GPMC_AD[15:0] フェーズ終了まで	div_by_1_mode、 GPMC_FCLK_MUX、 TIMEPARAGRANULARITY_X1	2.65		ns

- (1) 単一読み取りの場合: $A = (CSRdOffTime - CSOnTime) \times (TimeParaGranularity + 1) \times GPMC_FCLK^{(14)}$
 単一書き込みの場合: $A = (CSWrOffTime - CSOnTime) \times (TimeParaGranularity + 1) \times GPMC_FCLK^{(14)}$
 バースト読み取りの場合: $A = (CSRdOffTime - CSOnTime + (n - 1) \times PageBurstAccessTime) \times (TimeParaGranularity + 1) \times GPMC_FCLK^{(14)}$
 バースト書き込みの場合: $A = (CSWrOffTime - CSOnTime + (n - 1) \times PageBurstAccessTime) \times (TimeParaGranularity + 1) \times GPMC_FCLK^{(14)}$
 n はページ バースト アクセス数
- (2) 読み取りの場合: $B = ((ADVrOffTime - CSOnTime) \times (TimeParaGranularity + 1) + 0.5 \times (ADVExtraDelay - CSEExtraDelay)) \times GPMC_FCLK^{(14)}$
 書き込みの場合: $B = ((ADVwOffTime - CSOnTime) \times (TimeParaGranularity + 1) + 0.5 \times (ADVExtraDelay - CSEExtraDelay)) \times GPMC_FCLK^{(14)}$
- (3) $C = ((OEOffTime - CSOnTime) \times (TimeParaGranularity + 1) + 0.5 \times (OEEExtraDelay - CSEExtraDelay)) \times GPMC_FCLK^{(14)}$
 (4) $D = PageBurstAccessTime \times (TimeParaGranularity + 1) \times GPMC_FCLK^{(14)}$
 (5) $E = ((WEOffTime - CSOnTime) \times (TimeParaGranularity + 1) + 0.5 \times (WEEExtraDelay - CSEExtraDelay)) \times GPMC_FCLK^{(14)}$
 (6) $F = ((WEOffTime - CSOnTime) \times (TimeParaGranularity + 1) + 0.5 \times (WEEExtraDelay - CSEExtraDelay)) \times GPMC_FCLK^{(14)}$
 (7) $G = Cycle2CycleDelay \times GPMC_FCLK^{(14)}$
 (8) $I = ((OEOffTime + (n - 1) \times PageBurstAccessTime - CSOnTime) \times (TimeParaGranularity + 1) + 0.5 \times (OEEExtraDelay - CSEExtraDelay)) \times GPMC_FCLK^{(14)}$
 (9) $J = (CSOnTime \times (TimeParaGranularity + 1) + 0.5 \times CSEExtraDelay) \times GPMC_FCLK^{(14)}$
 (10) $K = ((ADVOnTime - CSOnTime) \times (TimeParaGranularity + 1) + 0.5 \times (ADVExtraDelay - CSEExtraDelay)) \times GPMC_FCLK^{(14)}$
 (11) $L = ((OEOnTime - CSOnTime) \times (TimeParaGranularity + 1) + 0.5 \times (OEEExtraDelay - CSEExtraDelay)) \times GPMC_FCLK^{(14)}$
 (12) 単一読み取りの場合: $N = RdCycleTime \times (TimeParaGranularity + 1) \times GPMC_FCLK^{(14)}$
 単一書き込みの場合: $N = WrCycleTime \times (TimeParaGranularity + 1) \times GPMC_FCLK^{(14)}$
 バースト読み取りの場合: $N = (RdCycleTime + (n - 1) \times PageBurstAccessTime) \times (TimeParaGranularity + 1) \times GPMC_FCLK^{(14)}$
 バースト書き込みの場合: $N = (WrCycleTime + (n - 1) \times PageBurstAccessTime) \times (TimeParaGranularity + 1) \times GPMC_FCLK^{(14)}$
- (13) GPMC_CS*n*[*i*] で、i は 0、1、2、または 3 です。
 (14) GPMC_FCLK は、汎用メモリ コントローラの内部機能クロック周期で、ns 単位です。
 (15) div_by_1_mode の場合:
 • GPMC_CONFIG1_i レジスタ: GPMCFCLKDIVIDER = 0h:
 – GPMC_CLK 周波数 = GPMC_FCLK 周波数

- CTRLMMR_GPMC_CLKSEL[1-0] CLK_SEL = 00 = CPSWHS DIV_CLKOUT3 = 2000/15 = 133.33MHz
- GPMC_CONFIG1_i レジスタ: TIMEPARAGRANULARITY = 0h = x1 レイテンシ (RD/WRCYCLETIME、RD/WRACCESSTIME、PAGEBURSTACCESSTIME、CSONTIME、CSRD/WROFFTIME、ADVONTIME、ADV RD/WROFFTIME、OEONTIME、OE OFFTIME、WEONTIME、WE OFFTIME、CYCLE2CYCLEDELAY、BUSTURNAROUND、TIMEOUTSTARTVALUE、WRDATAONADMUXBUS に影響)

(16) 133MHz の場合:


- CTRLMMR_GPMC_CLKSEL[1-0] CLK_SEL = 00 = MAIN_PLL0_HSDIV3_CLKOUT



GPMC_06

- GPMC_CS[n] で、i は 0、1、2、または 3 です。GPMC_WAIT[j] で、j は 0、1、2、または 3 です。
- FA5 パラメータは、入力データを内部でサンプリングするために必要な時間を示しています。これは、GPMC 機能クロック サイクル数で表されます。読み取りサイクルの開始から FA5 機能クロック サイクル経過後、入力データはアクティブな機能クロック エッジによって内部的にサンプリングされます。FA5 の値は、AccessTime レジスタ ビット フィールド内に格納する必要があります。
- GPMC_FCLK は、外部に供給されない内部クロック (GPMC 機能クロック) です。


図 6-58. GPMC および NOR フラッシュ — 非同期読み取り — シングル ワード



GPMC_07

- GPMC_CS[n] で、i は 0、1、2、または 3 です。GPMC_WAIT[j] で、j は 0、1、2、または 3 です。
- FA5 パラメータは、入力データを内部でサンプリングするために必要な時間を示しています。これは、GPMC 機能クロック サイクル数で表されます。読み取りサイクルの開始から FA5 機能クロック サイクル経過後、入力データはアクティブな機能クロック エッジによって内部的にサンプリングされます。FA5 の値は、AccessTime レジスタ ビット フィールド内に格納する必要があります。
- GPMC_FCLK は、外部に供給されない内部クロック (GPMC 機能クロック) です。


図 6-59. GPMC および NOR フラッシュ — 非同期読み取り — 32 ビット



GPMC_08

- A. GPMC_CS[n][i] で、i は 0、1、2、または 3 です。GPMC_WAIT[j] で、j は 0、1、2、または 3 です。
- B. FA21 パラメータは、最初の入力ページ データを内部でサンプリングするために必要な時間を示します。これは、GPMC 機能クロック サイクル数で表されます。読み取りサイクルの開始から FA21 機能クロック サイクル経過後、最初の入力ページのデータが、アクティブな機能クロック エッジによって内部的にサンプリングされます。FA21 の計算値は、accessTime レジスタ ビット フィールド内に保存する必要があります。
- C. FA20 パラメータは、連続する入力ページ データを内部でサンプリングするために必要な時間を示します。これは、GPMC 機能クロック サイクル数で表されます。入力ページ データへの各アクセスの後、FA20 機能クロック サイクル経過後、次の入力ページ データはアクティブな機能クロック エッジによって内部的にサンプリングされます。FA20 は、連続する入力ページ データ (最初の入力ページ データを除く) のアドレス フェーズ期間でもあります。FA20 の値は、PageBurstAccessTime レジスタ ビット フィールドに保存する必要があります。
- D. GPMC_FCLK は、外部に供給されない内部クロック (GPMC 機能クロック) です。


図 6-60. GPMC および NOR フラッシュ — 非同期読み取り — ページモード 4x16 ビット



GPMC_09

A. GPMC_CSn[i] で、i は 0、1、2、または 3 です。GPMC_WAIT[j] で、j は 0、1、2、または 3 です。


図 6-61. GPMC および NOR フラッシュ — 非同期書き込み — シングル ワード



GPMC_10

- A. GPMC_CS[n][i] で、i は 0、1、2、または 3 です。GPMC_WAIT[j] で、j は 0、1、2、または 3 です。
- B. FA5 パラメータは、入力データを内部でサンプリングするために必要な時間を示しています。これは、GPMC 機能クロック サイクル数で表されます。読み取りサイクルの開始から FA5 機能クロック サイクル経過後、入力データはアクティブな機能クロック エッジによって内部的にサンプリングされます。FA5 の値は、AccessTime レジスタ ビット フィールド内に格納する必要があります。
- C. GPMC_FCLK は、外部に供給されない内部クロック (GPMC 機能クロック) です。

図 6-62. GPMC および多重化 NOR フラッシュ — 非同期読み取り — シングル ワード



A. GPMC_CS[n] で、i は 0、1、2、または 3 です。GPMC_WAIT[j] で、j は 0、1、2、または 3 です。

図 6-63. GPMC および多重化 NOR フラッシュ — 非同期書き込み — シングルワード

6.10.5.10.3 GPMC および NAND フラッシュ – 非同期モード

セクション 6.10.5.10.3.1 および セクション 6.10.5.10.3.2 は、以下に示す推奨動作条件および電気的特性条件に基づくテストを想定しています (図 6-64～図 6-67 を参照)。

6.10.5.10.3.1 GPMC および NAND フラッシュのタイミング要件 – 非同期モード

番号		モード ⁽⁴⁾	最小値	最大値	単位
			133 MHz ⁽⁵⁾		
GNF12 ⁽¹⁾	t _{acc(d)} アクセス時間、入力データ GPMC_AD[15:0] ⁽³⁾	div_by_1_mode、 GPMC_FCLK_MUX、 TIMEPARAGRANULARITY_X1		J ⁽²⁾	ns

(1) GNF12 パラメータは、入力データを内部的にサンプリングするために必要な時間を示します。これは、GPMC 機能クロック サイクル数で表されます。読み取りサイクルの開始から GNF12 機能クロック サイクル経過後、入力データはアクティブな機能クロック エッジによって内部的にサンプリングされます。GNF12 の値は、AccessTime レジスタ ビット フィールドに保存する必要があります。

(2) $J = AccessTime \times (TimeParaGranularity + 1) \times GPMC_FCLK$ ⁽³⁾

(3) GPMC_FCLK は、汎用メモリ コントローラの内部機能クロック周期で、ns 単位です。

(4) div_by_1_mode の場合:

- GPMC_CONFIG1_i レジスタ: GPMCFCLKDIVIDER = 0h:

- GPMC_CLK 周波数 = GPMC_FCLK 周波数

- CTRLMMR_GPMC_CLKSEL[1-0] CLK_SEL = 00 = CPSWHSIDIV_CLKOUT3 = 2000/15 = 133.33MHz

- GPMC_CONFIG1_i レジスタ: TIMEPARAGRANULARITY = 0h = x1 レイテンシ (RD/WRCYCLETIME、RD/WRACCESSTIME、PAGEBURSTACCESSTIME、CSONTIME、CSRD/WROFFTIME、ADVONTIME、ADV RD/WROFFTIME、OEONTIME、OE OFFTIME、WEONTIME、WEOFFTIME、CYCLE2CYCLEDELAY、BUSTURNAROUND、TIMEOUTSTARTVALUE、WRDATAONADMUXBUS に影響)

(5) 133MHz の場合:

- CTRLMMR_GPMC_CLKSEL[1-0] CLK_SEL = 00 = MAIN_PLL0_HSDIV3_CLKOUT

6.10.5.10.3.2 GPMC および NAND フラッシュのスイッチング特性 – 非同期モード

番号	パラメータ		モード ⁽¹⁵⁾	最小値	最大値	単位
				133 MHz ⁽¹⁶⁾		
GNF0	t _{w(wenV)}	パルス幅、出力書き込みイネーブル GPMC_WEn 有効	div_by_1_mode、 GPMC_FCLK_MUX、 TIMEPARAGRANULARITY_X1	A ⁽¹⁾		ns
GNF1	t _{d(csnV-wenV)}	遅延時間、出力チップ セレクト GPMC_CS <i>n</i> [<i>j</i>] ⁽¹³⁾ 有効から出力書き込みイネーブル GPMC_WEn 有効まで	div_by_1_mode、 GPMC_FCLK_MUX、 TIMEPARAGRANULARITY_X1	B ⁽²⁾ - 2.55	B ⁽²⁾⁺ 2.65	ns
GNF2	t _{w(cleH-wenV)}	遅延時間、出力下位バイト イネーブルおよびコマンド ラッチ イネーブル GPMC_BE0 <i>n</i> _CLE high から出力書き込みイネーブル GPMC_WEn 有効まで	div_by_1_mode、 GPMC_FCLK_MUX、 TIMEPARAGRANULARITY_X1	C ⁽³⁾ - 2.55	C ⁽³⁾⁺ 2.65	ns
GNF3	t _{w(wenV-dV)}	遅延時間、出力データ GPMC_AD[15:0] 有効から出力書き込みイネーブル GPMC_WEn 有効まで	div_by_1_mode、 GPMC_FCLK_MUX、 TIMEPARAGRANULARITY_X1	D ⁽⁴⁾ - 2.55	D ⁽⁴⁾⁺ 2.65	ns
GNF4	t _{w(wenIV-dIV)}	遅延時間、出力書き込みイネーブル GPMC_WEn 無効から出力データ GPMC_AD[15:0] 無効まで	div_by_1_mode、 GPMC_FCLK_MUX、 TIMEPARAGRANULARITY_X1	E ⁽⁵⁾ - 2.55	E ⁽⁵⁾⁺ 2.65	ns
GNF5	t _{w(wenIV-cleIV)}	遅延時間、出力書き込みイネーブル GPMC_WEn 無効から下位バイト イネーブルおよびコマンド ラッチ イネーブル GPMC_BE0 <i>n</i> _CLE 無効まで	div_by_1_mode、 GPMC_FCLK_MUX、 TIMEPARAGRANULARITY_X1	F ⁽⁶⁾ - 2.55	F ⁽⁶⁾⁺ 2.65	ns

番号	パラメータ		モード ⁽¹⁵⁾	最小値	最大値	単位
				133 MHz ⁽¹⁶⁾		
GNF6	t _{w(wenIV-CSn[i]V)}	遅延時間、出力書き込みイネーブル GPMC_WEn 無効から出力チップ セレクト GPMC_CSn[i] ⁽¹³⁾ 無効まで	div_by_1_mode、 GPMC_FCLK_MUX、 TIMEPARAGRANULARITY_X1	G ⁽⁷⁾ - 2.55	G ⁽⁷⁾ + 2.65	ns
GNF7	t _{w(aleH-wenV)}	遅延時間、出力アドレス有効およびアドレス ラッチ イネーブル GPMC_ADVn_ALE high から出力書き込み イネーブル GPMC_WEn 有効まで	div_by_1_mode、 GPMC_FCLK_MUX、 TIMEPARAGRANULARITY_X1	C ⁽³⁾ - 2.55	C ⁽³⁾ + 2.65	ns
GNF8	t _{w(wenIV-aleIV)}	遅延時間、出力書き込みイネーブル GPMC_WEn 無効から出力アドレス有効およびアドレス ラッチ イネーブル GPMC_ADVn_ALE 無効まで	div_by_1_mode、 GPMC_FCLK_MUX、 TIMEPARAGRANULARITY_X1	F ⁽⁶⁾ - 2.55	F ⁽⁶⁾ + 2.65	ns
GNF9	t _{c(wen)}	サイクル時間、書き込み	div_by_1_mode、 GPMC_FCLK_MUX、 TIMEPARAGRANULARITY_X1		H ⁽⁸⁾	ns
GNF10	t _{d(csnV-oenV)}	遅延時間、出力チップ セレクト GPMC_CSn[i] ⁽¹³⁾ 有効から出力イネーブル GPMC_OEn_REn 有効まで	div_by_1_mode、 GPMC_FCLK_MUX、 TIMEPARAGRANULARITY_X1	I ⁽⁹⁾ - 2.55	I ⁽⁹⁾ + 2.65	ns
GNF13	t _{w(oenV)}	パルス幅、出力イネーブル GPMC_OEn_REn 有効	div_by_1_mode、 GPMC_FCLK_MUX、 TIMEPARAGRANULARITY_X1		K ⁽¹⁰⁾	ns
GNF14	t _{c(oen)}	サイクル時間、読み取り	div_by_1_mode、 GPMC_FCLK_MUX、 TIMEPARAGRANULARITY_X1	L ⁽¹¹⁾		ns
GNF15	t _{w(oenIV-CSn[i]V)}	遅延時間、出力イネーブル GPMC_OEn_REn 無効から出力チップ セレクト GPMC_CSn[i] ⁽¹³⁾ 無効まで	div_by_1_mode、	M ⁽¹²⁾ - 2.55	M ⁽¹²⁾ + 2.65	ns

- (1) $A = (WEOffTime - WEOnTime) \times (TimeParaGranularity + 1) \times GPMC_FCLK^{(14)}$
(2) $B = ((WEOnTime - CSOnTime) \times (TimeParaGranularity + 1) + 0.5 \times (WEEExtraDelay - CSEExtraDelay)) \times GPMC_FCLK^{(14)}$
(3) $C = ((WEOnTime - ADVOnTime) \times (TimeParaGranularity + 1) + 0.5 \times (WEEExtraDelay - ADVExtraDelay)) \times GPMC_FCLK^{(14)}$
(4) $D = (WEOnTime \times (TimeParaGranularity + 1) + 0.5 \times WEEExtraDelay) \times GPMC_FCLK^{(14)}$
(5) $E = ((WrCycleTime - WEOffTime) \times (TimeParaGranularity + 1) - 0.5 \times WEEExtraDelay) \times GPMC_FCLK^{(14)}$
(6) $F = ((ADVWrOffTime - WEOffTime) \times (TimeParaGranularity + 1) + 0.5 \times (ADVExtraDelay - WEEExtraDelay)) \times GPMC_FCLK^{(14)}$
(7) $G = ((CSWrOffTime - WEOffTime) \times (TimeParaGranularity + 1) + 0.5 \times (CSEExtraDelay - WEEExtraDelay)) \times GPMC_FCLK^{(14)}$
(8) $H = WrCycleTime \times (1 + TimeParaGranularity) \times GPMC_FCLK^{(14)}$
(9) $I = ((OEOntime - CSOnTime) \times (TimeParaGranularity + 1) + 0.5 \times (OEEExtraDelay - CSEExtraDelay)) \times GPMC_FCLK^{(14)}$
(10) $K = (OEOffTime - OEOnTime) \times (1 + TimeParaGranularity) \times GPMC_FCLK^{(14)}$
(11) $L = RdCycleTime \times (1 + TimeParaGranularity) \times GPMC_FCLK^{(14)}$
(12) $M = ((CSRdOffTime - OEOffTime) \times (TimeParaGranularity + 1) + 0.5 \times (CSEExtraDelay - OEEExtraDelay)) \times GPMC_FCLK^{(14)}$
(13) GPMC_CS*n*[*i*] で、*i* は 0、1、2、または 3 です。
(14) GPMC_FCLK は、汎用メモリコントローラの内部機能クロック周期で、ns 単位です。
(15) div_by_1_mode の場合:

- GPMC_CONFIG1_1 レジスタ: GPMCFCLKDIVIDER = 0h:
– GPMC_CLK 周波数 = GPMC_FCLK 周波数

GPMC_FCLK_MUX の場合:


- CTRLMMR_GPMC_CLKSEL[1-0] CLK_SEL = 00 = CPSWHSIDIV_CLKOUT3 = 2000/15 = 133.33MHz

TIMEPARAGRANULARITY_X1 の場合:

- GPMC_CONFIG1_1 レジスタ: TIMEPARAGRANULARITY = 0h = x1 レイテンシ (RD/WRCYCLETIME、RD/WRACCESSTIME、PAGEBURSTACCESSTIME、CSONTIME、CSRd/WROFFTIME、ADVONTIME、ADVrd/WROFFTIME、OEONTIME、OEOffTIME、WEONTIME、WEOFFTIME、CYCLE2CYCLEDELAY、BUSTURNAROUND、TIMEOUTSTARTVALUE、WRDATAONADMUXBUS に影響)


- (16) 133MHz の場合:

- CTRLMMR_GPMC_CLKSEL[1-0] CLK_SEL = 00 = MAIN_PLL0_HSDIV3_CLKOUT




A. GPMC_CS[n] で、i は 0、1、2、または 3 です。

図 6-64. GPMC および NAND フラッシュ — コマンド ラッチ サイクル



A. GPMC_CS[n] で、i は 0、1、2、または 3 です。


図 6-65. GPMC および NAND フラッシュ — アドレス ラッチ サイクル



GPMC_14

- GNF12 パラメータは、入力データを内部でサンプリングするために必要な時間を示しています。これは、GPMC 機能クロック サイクル数で表されます。読み取りサイクルの開始から GNF12 機能クロック サイクル経過後、入力データはアクティブな機能クロック エッジによって内部的にサンプリングされます。GNF12 の値は、AccessTime レジスタ ビット フィールド内に格納する必要があります。
- GPMC_FCLK は、外部に供給されない内部クロック (GPMC 機能クロック) です。
- GPMC_CS[n] で、i は 0、1、2、または 3 です。GPMC_WAIT[j] で、j は 0、1、2、または 3 です。

図 6-66. GPMC および NAND フラッシュ — データ読み取りサイクル



GPMC_15

- In GPMC_CS[n] で、i は 0、1、2、または 3 です。

図 6-67. GPMC および NAND フラッシュ — データ書き込みサイクル

詳細については、デバイスのテクニカル リファレンス マニュアルで「ペリフェラル」の章にある「拡張パルス幅変調 (EPWM) モジュール」セクションを参照してください。

6.10.5.10.4 GPMC0 IOSET

表 6-42 に、GPMC0 で使用する信号の具体的なグループ (IOSET) を示します。

表 6-42. GPMC0 IOSET

信号	IOSET1		IOSET2	
	ボール名	マルチプレクサ	ボール名	マルチプレクサ
GPMC0_WAIT2	MDIO0_MDC	8	MDIO0_MDC	8
GPMC0_BE1n	PRG1_PRU0_GPO0	8	RGMII6_RD1	8
GPMC0_WAIT0	PRG1_PRU0_GPO1	8	PRG1_PRU0_GPO1	8
GPMC0_WAIT1	PRG1_PRU0_GPO2	8	PRG1_PRU0_GPO2	8
GPMC0_DIR	PRG1_PRU0_GPO3	8	PRG1_PRU0_GPO3	8
GPMC0_CSn2	PRG1_PRU0_GPO4	8	PRG1_PRU0_GPO4	8
GPMC0_WEn	PRG1_PRU0_GPO5	8	PRG1_PRU0_GPO5	8
GPMC0_CSn3	PRG1_PRU0_GPO6	8	PRG1_PRU0_GPO6	8
GPMC0_OEn_REn	PRG1_PRU0_GPO8	8	PRG1_PRU0_GPO8	8
GPMC0_ADVn_ALE	PRG1_PRU0_GPO9	8	PRG1_PRU0_GPO9	8
GPMC0_BE0n_CLE	PRG1_PRU0_GPO10	8	PRG1_PRU0_GPO10	8
GPMC0_WPn	PRG1_PRU1_GPO5	8	PRG1_PRU1_GPO5	8
GPMC0_CSn1	PRG1_PRU1_GPO8	8	PRG1_PRU1_GPO8	8
GPMC0_CSn0	PRG1_PRU1_GPO9	8	PRG1_PRU1_GPO9	8
GPMC0_CLKOUT	PRG1_PRU1_GPO10	8	PRG1_PRU1_GPO10	8
GPMC0_AD0	PRG0_PRU0_GPO5	8	PRG0_PRU0_GPO5	8
GPMC0_AD1	PRG0_PRU0_GPO7	8	PRG0_PRU0_GPO7	8
GPMC0_AD2	PRG0_PRU0_GPO8	8	PRG0_PRU0_GPO8	8
GPMC0_AD3	PRG0_PRU0_GPO9	8	PRG0_PRU0_GPO9	8
GPMC0_AD4	PRG0_PRU0_GPO10	8	PRG0_PRU0_GPO10	8
GPMC0_AD5	PRG0_PRU0_GPO17	8	PRG0_PRU0_GPO17	8
GPMC0_AD6	PRG0_PRU0_GPO18	8	PRG0_PRU0_GPO18	8
GPMC0_AD7	PRG0_PRU0_GPO19	8	PRG0_PRU0_GPO19	8
GPMC0_AD8	PRG0_PRU1_GPO5	8	PRG0_PRU1_GPO5	8
GPMC0_AD9	PRG0_PRU1_GPO7	8	PRG0_PRU1_GPO7	8
GPMC0_AD10	PRG0_PRU1_GPO8	8	PRG0_PRU1_GPO8	8
GPMC0_AD11	PRG0_PRU1_GPO9	8	PRG0_PRU1_GPO9	8
GPMC0_AD12	PRG0_PRU1_GPO10	8	PRG0_PRU1_GPO10	8
GPMC0_AD13	PRG0_PRU1_GPO17	8	PRG0_PRU1_GPO17	8
GPMC0_AD14	PRG0_PRU1_GPO18	8	PRG0_PRU1_GPO18	8
GPMC0_AD15	PRG0_PRU1_GPO19	8	PRG0_PRU1_GPO19	8
GPMC0_A0	PRG0_MDIO0_MDC	8	PRG0_MDIO0_MDC	8
GPMC0_A1	RGMII5_TX_CTL	8	RGMII5_TX_CTL	8
GPMC0_A2	RGMII5_RX_CTL	8	RGMII5_RX_CTL	8
GPMC0_A3	RGMII5_TD3	8	RGMII5_TD3	8
GPMC0_A4	RGMII5_TD2	8	RGMII5_TD2	8
GPMC0_A5	RGMII5_TD1	8	RGMII5_TD1	8
GPMC0_A6	RGMII5_TD0	8	RGMII5_TD0	8
GPMC0_A7	RGMII5_TXC	8	RGMII5_TXC	8
GPMC0_A8	RGMII5_RXC	8	RGMII5_RXC	8
GPMC0_A9	RGMII5_RD3	8	RGMII5_RD3	8
GPMC0_A10	RGMII5_RD2	8	RGMII5_RD2	8
GPMC0_A11	RGMII5_RD1	8	RGMII5_RD1	8
GPMC0_A12	RGMII5_RD0	8	RGMII5_RD0	8

表 6-42. GPMC0 IOSET (続き)

信号	IOSET1		IOSET2	
	ボール名	マルチプレクサ	ボール名	マルチプレクサ
GPMC0_A13	RGMII6_TX_CTL	8	RGMII6_TX_CTL	8
GPMC0_A14	RGMII6_RX_CTL	8	RGMII6_RX_CTL	8
GPMC0_A15	RGMII6_TD3	8	RGMII6_TD3	8
GPMC0_A16	RGMII6_TD2	8	RGMII6_TD2	8
GPMC0_A17	RGMII6_TD1	8	RGMII6_TD1	8
GPMC0_A18	RGMII6_TD0	8	RGMII6_TD0	8
GPMC0_A19	RGMII6_TXC	8	RGMII6_TXC	8
GPMC0_A20	RGMII6_RXC	8	RGMII6_RXC	8
GPMC0_A21	RGMII6_RD3	8	RGMII6_RD3	8
GPMC0_A22	RGMII6_RD2	8	RGMII6_RD2	8
GPMC0_A23	PRG0_PRU1_GPO2	8	PRG0_PRU1_GPO2	8
GPMC0_A24	PRG0_PRU1_GPO4	8	PRG0_PRU1_GPO4	8
GPMC0_A25	PRG0_PRU1_GPO6	8	PRG0_PRU1_GPO6	8
GPMC0_A26	PRG0_PRU1_GPO11	8	PRG0_PRU1_GPO11	8
GPMC0_A27	PRG0_MDIO0_MDIO	8	PRG0_MDIO0_MDIO	8
GPMC0_WAIT3	MDIO0_MDIO	8	MDIO0_MDIO	8

6.10.5.11 HyperBus

セクション 6.10.5.11、セクション 6.10.5.11.2 および セクション 6.10.5.11.3 は、推奨動作条件と電気的特性条件に基づくテストを想定しています (図 6-68、図 6-69 および 図 6-70 を参照)。

表 6-43 に、HyperBus のタイミング条件を示します。

表 6-43. HyperBus のタイミング条件

パラメータ	説明	最小値	最大値	単位
入力条件				
SR _I	入力スルーレート	2	5	V/ns
出力条件				
C _L	出力負荷容量	1.5	8	pF

6.10.5.11.1 HyperBus のタイミング要件

番号	パラメータ	説明	最小値	最大値	単位
D1	t _w (RESETn)	パルス幅、RESETn	200		ns
D2	t _w (csL)	パルス幅、チップ セレクト	1000		ns
D3	t _d (RESETnH-csL)	遅延時間、RESETn 非アクティブから CSn アクティブまで	200.34		ns
D4	t _d (csL-RWDSL)	遅延時間、CSn アクティブから RWDS 立ち下がりまで	115		ns


6.10.5.11.2 HyperBus 166 MHz のスイッチング特性

番号	パラメータ	説明	最小値	最大値	単位
D5	t _{skn} (rwdSX-dV)	入力スキュー、RWDS 遷移から D0:D7 有効まで	-0.46	0.46	ns
D6	t _c (clk/clk _n)	CLK 周期、CLK/CLK _n	6		ns
D7	t _w (clk/clk _n)	パルス幅、CLK/CLK _n	2.7		ns
D8	t _w (csIV)	パルス幅、動作間の CS0 無効	6		ns
D9	t _d (clkH-csL)	遅延時間、CS0 アクティブから CLK 立ち上がり /CLK _n 立ち下がりまで		-3.34	ns

番号	パラメータ	説明	最小値	最大値	単位
D10	$t_{d(\text{clkL}[\text{LE}]-\text{csH})}$	遅延時間、最後の CLK 立ち下がり /CLKn 立ち上がりエッジから CS0 非アクティブまで	0.41		ns
D11	$t_{d(\text{clkX}-\text{rwsV})}$	遅延時間、CLK 遷移から RWDS 有効まで	1.01	2.08	ns
D12	$t_{d(\text{clkX}-\text{d}[0:7]\text{V})}$	遅延時間、CLK 遷移から D0:D7 有効まで	0.84	2.17	ns


6.10.5.11.3 HyperBus 100 MHz のスイッチング特性

番号	パラメータ	説明	最小値	最大値	単位
LFD5	$t_{\text{skn}(\text{rwsX}-\text{dV})}$	入力スキュー、RWDS 遷移から D0:D7 有効まで	-0.81	0.81	ns
LFD6	$t_{c(\text{clk})}$	CLK 周期、CLK	10		ns
LFD7	$t_{w(\text{clk})}$	パルス幅、CLK	4.75		ns
LFD8	$t_{w(\text{csIV})}$	パルス幅、動作間の CS0 無効	10		ns
LFD9	$t_{d(\text{clkH}-\text{csL})}$	遅延時間、CS0 アクティブから CLK 立ち上がりまで		-3.51	ns
LFD10	$t_{d(\text{clkL}[\text{LE}]-\text{csH})}$	遅延時間、最後の CLK 立ち下がりエッジから CS0 非アクティブまで	0.51		ns
LFD11	$t_{d(\text{clkX}-\text{rwsV})}$	遅延時間、CLK 遷移から RWDS 有効まで	1.51	3.49	ns
LFD12	$t_{d(\text{clkX}-\text{d}[0:7]\text{V})}$	遅延時間、CLK 遷移から D0:D7 有効まで	1.34	3.66	ns



HYPERBUS_TIMING_01

図 6-68. HyperBus タイミング図 – 送信モード



HYPERBUS_TIMING_02

図 6-69. HyperBus タイミング図 – 受信モード




図 6-70. HyperBus タイミング図 – リセット

詳細については、デバイスのテクニカル リファレンス マニュアルで「ペリフェラル」の章にある「HyperBus インターフェイス」セクションを参照してください。

6.10.5.12 I2C

このデバイスには、複数の マルチコントローラ I2C (Inter-Integrated Circuit) コントローラが搭載されています。各 I2C コントローラは、Philips I2C-bus™ 仕様バージョン 2.1 に準拠するように設計されています。ただし、デバイスの IO バッファは、I2C の電氣的仕様に完全には準拠していません。一部の I2C インスタンスは LVC MOS バッファ タイプを使用していますが、他のインスタンスは I2S OD FS バッファ タイプを使用しています。このデバイスの各 I2C インスタンスに使用される IO バッファ タイプを判定するためには、「ピン属性」表を参照してください。サポートされる I2C の速度および例外については、以下の IO バッファ タイプごとに説明します。

- LVC MOS バッファ タイプを使用する I2C インスタンス
 - 速度:
 - スタンダード モード (最大 100kbit/s)
 - 1.8V
 - 3.3V
 - ファースト モード (最大 400kbit/s)
 - 1.8V
 - 3.3V
 - 例外:
 - これらのポートに関連付けられている IO は、I2C 仕様で定義されている立ち下がり時間要件に準拠していません。これらの I/O には、I2C 互換の IO では実装できなかった他の信号機能をサポートするように設計された、より高性能の LVC MOS プッシュプル IO が実装されているからです。これらのポートで使用されている LVC MOS IO は、オープンドレイン出力をエミュレートするように接続されます。このエミュレーションは、強制的に常に Low を出力し、出力バッファを無効にして、Hi-Z 状態にすることにより実行されます。
 - I2C 仕様では、最大入力電圧 V_{IH} が $(V_{DDmax} + 0.5V)$ と定義されています。これは、デバイスの IO の絶対最大定格を超えています。I2C 信号が、このデータシートの「絶対最大定格」セクションに定義された制限を超えないようにシステムを設計する必要があります。
- I2C OD FS バッファ タイプを使用する I2C インスタンス
 - 速度:
 - スタンダード モード (最大 100kbit/s)
 - 1.8V
 - 3.3V
 - ファースト モード (最大 400kbit/s)
 - 1.8V
 - 3.3V
 - Hs モード (最大 3.4Mbit/s)
 - 1.8V
 - 例外:
 - これらのポートに関連付けられている IO は、3.3V で動作しているときに Hs モードをサポートするには設計されていません。したがって、Hs モードは 1.8V 動作に限定されます。

- これらのポートに接続された I2C 信号の立ち上がりおよび立ち下がり時間は、スルーレート 0.08V/ns (すなわち 8E+7 V/s) を超えないようにする必要があります。この制限は、I2C 仕様で定義されている最小立ち下がり時間の制限よりも厳しいものです。したがって、立ち上がりおよび立ち下がり時間が 0.08V/ns のスルーレートを上回らないように、I2C 信号に容量を追加する必要がある場合があります。
- I2C 仕様では、最大入力電圧 V_{IH} が ($V_{DD_{max}} + 0.5V$) と定義されています。これは、デバイスの IO の絶対最大定格を超えています。I2C 信号が、このデータシートの「絶対最大定格」セクションに定義された制限を超えないようにシステムを設計する必要があります。

注

I2C3、I2C4、I2C6 は、複数のピンに多重化できる 1 つ以上の信号を持っています。このセクションで定義されているタイミング要件とスイッチング特性は、IOSET と呼ばれる特定のピンの組み合わせにのみ有効です。このインターフェイスに有効なピンの組み合わせ (IOSET) は、[SysConfig-PinMux ツール](#) で定義されます。

タイミングの詳細については、Philips I2C-bus 仕様バージョン 2.1 を参照してください。

6.10.5.13 I3C

表 6-44、表 6-45、図 6-71、表 6-46、図 6-72 は、推奨動作条件および電気的特性条件に基づくテストを想定しています。

表 6-44. I3C オープン ドレインのタイミング条件

パラメータ	最小値	最大値	単位
入力条件			
SR _I 入力スルーレート	0.2276	5	V/ns
出力条件			
C _L 出力負荷容量		50	pF

表 6-45. I3C オープン ドレインのタイミング パラメータ

番号	パラメータ	説明	モード	最小値	最大値	単位
D1	t _{LOW_OD}	SCL クロックの LOW 期間	コントローラ	200		ns
	t _{DIG_OD_L}			t _{LOW_OD} MIN + t _{FDA_OD} MIN		ns
D2	t _{HIGH}	SCL クロックの HIGH 期間	コントローラ		41	ns
	t _{DIG_H}				t _{HIGH} + t _{CF}	ns
D3	t _{FDA_OD}	SDA 信号の立ち下がり時間	コントローラ、ターゲット	t _{CF}	12	ns
D4	t _{SU_OD}	オープンドレイン モード時の SDA データ セットアップ時間	コントローラ、ターゲット	3		ns
D5	t _{CAS}	スタート (S) 条件からクロックまで	コントローラ、ENTAS0	38.4	1000	ns
			コントローラ、ENTAS1	38.4	100000	ns
			コントローラ、ENTAS2	38.4	2000000	ns
			コントローラ、ENTAS3	38.4	50000000	ns
D6	t _{CBP}	クロックからストップ (P) 条件まで	コントローラ	t _{CAS} MIN / 2		ns
D7	t _{MMOVERLAP}	ハンドオフ時の現在のコントローラから次のコントローラへのオーバーラップ時間	コントローラ	t _{DIG_OD_L} min		ns
D8	t _{AVAL}	バスが利用可能な状態	コントローラ	1000		ns
D9	t _{IDLE}	バスがアイドルの状態	コントローラ	1000000		ns

表 6-45. I3C オープン ドレインのタイミングパラメータ (続き)

番号	パラメータ	説明	モード	最小値	最大値	単位
D10	t _{MMLOCK}	新しいコントローラが SDA を LOW に駆動しない時間間隔	コントローラ	t _{AVALLmin}		ns

- これは、 $t_{LOWmin} + t_{DS_ODmin} + t_{rDA_ODtyp} + t_{SU_Oadmin}$ にほぼ等しくなります。
- SDA がすでに V_{IH} を上回っているとき、これが安全であることをコントローラが認識している場合には、コントローラは Low 期間をより短くすることがあります。
- t_{SPIKE}、立ち上がり / 立ち下がり時間、相互接続に基づきます。
- レガシー I2C デバイスで信号を安全に認識できる場合や、相互接続を考慮する場合 (たとえば、短いバス)、この最大 High 期間を超えることがあります。
- I2C デバイスがスタートを認識する必要があるレガシー バスでは、t_{CAS} の最小値がさらに制約されます。
- オプションの ENTASx CCC をサポートしていないターゲットは、ENTAS3 に示されている t_{CAS} 最大値を使用するものとします。
- Fm レガシー I2C デバイスの混在バス上では、t_{AVALL} は、Fm バスフリー条件時間 (t_{BUF}) より 300ns 短くなります。




図 6-71. I3C オープン ドレインのタイミング

表 6-46. SDR および HDR-DDR モードの I3C プッシュプル タイミングパラメータ

番号	パラメータ	説明	モード	最小値	最大値	単位
D1	f _{SCL}	SCL クロック周期	コントローラ	80	100000	ns
D2	t _{LOW}	SCL クロックの Low 期間	コントローラ	24		ns
	t _{DIG_L}			32		ns
D3	t _{HIGH_MIXED}	混在バスの SCL クロック High 期間 (混在バストポロジはサポートされていません)	コントローラ	24		ns
	t _{DIG_H_MIXED}			32	45	ns
D4	t _{HIGH}	SCL クロックの High 期間	コントローラ	24		ns
	t _{DIG_H}			32		ns
D5	t _{SCO}	クロック インからターゲットのデータアウトまで	ターゲット	12		ns
D6	t _{CR}	SCL クロック 立ち上がり時間	コントローラ	150 × 1 / f _{SCL}	60	ns
D7	t _{CF}	SCL クロック 立ち下がり時間	コントローラ	150 × 1 / f _{SCL}	60	ns
D8	t _{HD_PP}	プッシュプル モードでの SDA 信号データ ホールド	コントローラ	t _{CR} + 3 および t _{CF} + 3		ns
			ターゲット	0		ns
D9	t _{SU_PP}	プッシュプル モードでの SDA 信号データ セットアップ	コントローラ、 ターゲット	3		ns
D10	t _{CASr}	繰り返しスタート (Sr) からクロックまで	コントローラ	t _{CAS MIN}		ns

表 6-46. SDR および HDR-DDR モードの I3C プッシュプル タイミング パラメータ (続き)

番号	パラメータ	説明	モード	最小値	最大値	単位
D11	t_{CBSr}	クロックから繰り返しスタート (Sr) まで	コントローラ	$t_{CAS\ MIN} / 2$		ns

1. $FSCL = 1 / (t_{DIG_L} + t_{DIG_H})$
2. t_{DIG_L} および t_{DIG_H} は、 V_{IL} および V_{IH} を使用した I3C バスのレシーバ側で観測されるクロック Low および High 期間です。
3. 混在バスで I3C デバイスと通信する場合、I2C デバイスが I3C 信号を有効な I2C 信号と解釈しないように、 $t_{DIG_H_MIX}$ 期間を制限する必要があります。
4. 両方のエッジを使用するので、ホールド時間はそれぞれのエッジで満足する必要があります。立ち下がりエッジクロックでは $t_{CF} + 3$ 、立ち上がりエッジクロックでは $t_{CR} + 3$ です。
5. クロック周波数、最小 0.01MHz、最大 12.5MHz




図 6-72. I3C プッシュプル タイミング (SDR および HDR-DDR モード)

6.10.5.14 MCAN

注

このデバイスは、複数の MCAN モジュールを備えています。MCANn は、MCAN 信号名に適用される全般的な接頭辞です。ここで、n は特定の MCAN モジュールを表します。

表 6-47. MCAN のタイミング条件

パラメータ		最小値		最大値	単位
入力条件					
SR _I	入力スルーレート	2		15	V/ns
出力条件					
C _L	出力負荷容量	5		20	pF

表 6-48. MCAN スイッチング特性

番号	パラメータ	最小値	最大値	単位
MCAN1	$t_d(MCAN_TX)$	遅延時間、シフトレジスタ送信から MCANn_TX ピンまで ⁽¹⁾	10	ns
MCAN2	$t_d(MCAN_RX)$	遅延時間、MCANn_RX ピンからシフトレジスタ受信まで ⁽¹⁾	10	ns

(1) MCANn_* の n は [0:13]、MCU_MCANn_* の n は [0:1]

詳細については、デバイスのテクニカル リファレンス マニュアルで「ペリフェラル」の章にある「コントローラ エリア ネットワーク (MCAN)」セクションを参照してください。

6.10.5.15 MCASP

表 6-50 および 図 6-73 に、MCASP0～MCASP11 のタイミング要件を示します。

表 6-49 に、MCASP のタイミング条件を示します。


表 6-49. MCASP のタイミング条件

パラメータ		最小値	最大値	単位
入力条件				
SR _i	入力スルーレート	0.7	5	V/ns
出力条件				
C _L	出力負荷容量	1	10	pF
PCB 接続要件				
t _d (Trace Delay)	各パターンの伝搬遅延	100	1100	ps
t _d (Trace Mismatch Delay)	すべてのパターンにわたる伝搬遅延の不整合		100	ps

表 6-50. MCASP のタイミング要件

番号			モード ⁽¹⁾	最小値	最大値	単位
ASP1	t _c (AHCLKRX)	サイクル時間、MCASP[x]_AHCLKR/X		15.26		ns
ASP2	t _w (AHCLKRX)	パルス幅、MCASP[x]_AHCLKR/X high または low		0.5P ⁽²⁾ - 1.53		ns
ASP3	t _c (ACLKRX)	サイクル時間、MCASP[x]_ACLKR/X		15.26		ns
ASP4	t _w (ACLKRX)	パルス幅、MCASP[x]_ACLKR/X high または low		0.5R ⁽³⁾ - 1.53		ns
ASP5	t _{su} (AFSRX-ACLKRX)	セットアップ時間、MCASP[x]_AFSR/X 入力有効から MCASP[x]_ACLKR/X まで	ACLKR/X 内部	12.3		ns
			ACLKR/X 外部入力 / 出力	4		
ASP6	t _h (ACLKRX-AFSRX)	ホールド時間、MCASP[x]_ACLKR/X から MCASP[x]_AFSR/X 入力有効の間	ACLKR/X 内部	-1		ns
			ACLKR/X 外部入力 / 出力	1.6		
ASP7	t _{su} (AXR-ACLKRX)	セットアップ時間、MCASP[x]_AXR 入力有効から MCASP[x]_ACLKR/X まで	ACLKR/X 内部	12.3		ns
			ACLKR/X 外部入力 / 出力	4		
ASP8	t _h (ACLKRX-AXR)	ホールド時間、MCASP[x]_ACLKR/X から MCASP[x]_AXR 入力有効の間	ACLKR/X 内部	-1		ns
			ACLKR/X 外部入力 / 出力	1.6		

- (1) ACLKR 内部: ACLKRCTL.CLKRM = 1、PDIR.ACLKR = 1
 ACLKR 外部入力: ACLKRCTL.CLKRM = 0、PDIR.ACLKR = 0
 ACLKR 外部出力: ACLKRCTL.CLKRM = 0、PDIR.ACLKR = 1
 ACLKX 内部: ACLKXCTL.CLKXM = 1、PDIR.ACLKX = 1
 ACLKX 外部入力: ACLKXCTL.CLKXM = 0、PDIR.ACLKX = 0
 ACLKX 外部出力: ACLKXCTL.CLKXM = 0、PDIR.ACLKX = 1
- (2) P = AHCLKR/X 周期 (ns 単位)。
- (3) R = ACLKR/X 周期 (ns 単位)。



- A. CLKRP = CLKXP = 0 の場合、MCASP トランスミッタは立ち上がりエッジ (シフト データ アウト) に構成され、MCASP レシーバは立ち下がりエッジ (シフト データ イン) に構成されます。
- B. CLKRP = CLKXP = 1 の場合、MCASP トランスミッタは立ち下がりエッジ (シフト データ アウト) に構成され、MCASP レシーバは立ち上がりエッジ (シフト データ イン) に構成されます。


図 6-73. MCASP 入力のタイミング

表 6-51 および 図 6-74 に、MCASP0～MCASP11 の推奨動作条件全体にわたるスイッチング特性を示します。

表 6-51. MCASP スイッチング特性

番号	パラメータ	説明	モード ⁽¹⁾	最小値	最大値	単位
ASP9	$t_c(\text{AHCLKRX})$	サイクル時間、MCASP[x]_AHCLKR/X		20		ns
ASP10	$t_w(\text{AHCLKRX})$	パルス幅、MCASP[x]_AHCLKR/X high または low		$0.5P^{(2)} - 2$		ns
ASP11	$t_c(\text{ACLKRX})$	サイクル時間、MCASP[x]_ACLKR/X		20		ns
ASP12	$t_w(\text{ACLKRX})$	パルス幅、MCASP[x]_ACLKR/X high または low		$0.5R^{(3)} - 2$		ns
ASP13	$t_d(\text{ACLKRX-AFSRX})$	遅延時間、MCASP[x]_ACLKR/X 送信エッジから MCASP[x]_AFSR/X 出力有効まで	ACLKR/X 内部	0	7.25	ns
			ACLKR/X 外部入力 / 出力	-15.28	12.84	
ASP14	$t_d(\text{ACLKX-AXR})$	遅延時間、MCASP[x]_ACLKX 送信エッジから MCASP[x]_AXR 出力有効まで	ACLKR/X 内部	0	7.25	ns
			ACLKR/X 外部入力 / 出力	-15.28	12.84	
ASP15	$t_{dis}(\text{ACLKX-AXR})$	ディセーブル時間、MCASP[x]_ACLKX 送信エッジから MCASP[x]_AXR 出力ハイ インピーダンスまで	ACLKR/X 内部	0	7.25	ns
			ACLKR/X 外部入力 / 出力	-14.9	14	

- (1) ACLKR 内部: ACLKRCTL.CLKRM = 1、PDIR.ACLKR = 1
 ACLKR 外部入力: ACLKRCTL.CLKRM = 0、PDIR.ACLKR = 0
 ACLKR 外部出力: ACLKRCTL.CLKRM = 0、PDIR.ACLKR = 1
 ACLKX 内部: ACLKXCTL.CLKXM = 1、PDIR.ACLKX = 1
 ACLKX 外部入力: ACLKXCTL.CLKXM = 0、PDIR.ACLKX = 0
 ACLKX 外部出力: ACLKXCTL.CLKXM = 0、PDIR.ACLKX = 1
- (2) P = AHCLKR/X 周期 (ns 単位)。
- (3) R = ACLKR/X 周期 (ns 単位)。



- A. $\text{CLKRP} = \text{CLKXP} = 1$ の場合、MCASP トランスミッタは立ち下がりエッジ (シフト データ アウト) に構成され、MCASP レシーバは立ち上がりエッジ (シフト データ イン) に構成されます。
- B. $\text{CLKRP} = \text{CLKXP} = 0$ の場合、MCASP トランスミッタは立ち上がりエッジ (シフト データ アウト) に構成され、MCASP レシーバは立ち下がりエッジ (シフト データ イン) に構成されます。

図 6-74. MCASP 出力のタイミング

詳細については、デバイスのテクニカル リファレンス マニュアルで「ペリフェラル」の章にある「マルチチャネル オーディオ シリアル ポート (MCASP)」セクションを参照してください。

6.10.5.16 MCSPI

詳細については、デバイスの TRM で「ペリフェラル」の章にある「マルチチャネル シリアル ペリフェラル インターフェイス (MCSPI)」セクションを参照してください。

表 6-52 に、MCSPI のタイミング条件を示します。

注

このセクションに示す IO タイミングは、MCU_SPI0 と MCU_SPI1 に対して信号のすべての組み合わせに適用できます。ただし、1 つの IOSET 内の信号を使用する場合、このタイミングは MCU_SPI0 と MCU_SPI1 にのみ有効です。IOSET は、表 6-57 および 表 6-58 の表に定義されています。

表 6-52. MCSPI のタイミング条件

パラメータ			最小値	最大値	単位
入力条件					
SR _I	入力スルーレート		2	8.5	V/ns
出力条件					
C _L	出力負荷容量	CLK	6	24	pF
		D[x]、CSi	6	12	pF

6.10.5.16.1 MCSPI – コントローラ モード

表 6-53、図 6-75、表 6-54、図 6-76 に、MCSPI –コントローラ モードのタイミング要件とスイッチング特性を示します。

表 6-53. MCSPI のタイミング要件 - コントローラ モード

図 6-75 参照

番号			最小値	最大値	単位
SM4	t _{su} (misoV-spickleV)	セットアップ時間、SPI_D[x] 有効から SPI_CLK アクティブ エッジまで	2.9		ns
SM5	t _h (spickleV-misoV)	ホールド時間、SPI_CLK アクティブ エッジから SPI_D[x] 有効の間	2		ns

表 6-54. MCSPI のスイッチング特性 - コントローラ モード

図 6-76 参照

番号	パラメータ	モード	最小値	最大値	単位
SM1	t _c (spickle)	サイクル時間、SPI_CLK	20		ns
SM2	t _w (spickleL)	パルス幅、SPI_CLK low	0.5P - 1 ⁽¹⁾		ns
SM3	t _w (spickleH)	パルス幅、SPI_CLK high	0.5P - 1 ⁽¹⁾		ns
SM6	t _d (spickleV-simoV)	遅延時間、SPI_CLK アクティブ エッジから SPI_D[x] 遷移まで	-2	2	ns
SM7	t _d (csV-simoV)	遅延時間、SPI_CSi アクティブ エッジから SPI_D[x] 遷移まで	5		ns
SM8	t _d (csV-spickle)	遅延時間、SPI_CSi アクティブから SPI_CLK の最初のエッジまで	PHA = 0 ⁽²⁾	B - 4 ⁽³⁾	ns
			PHA = 1 ⁽²⁾	A - 4 ⁽⁴⁾	ns
SM9	t _d (spickleV-csV)	遅延時間、SPI_CLK の最後のエッジから SPI_CSi 非アクティブまで	PHA = 0 ⁽²⁾	A - 4 ⁽⁴⁾	ns
			PHA = 1 ⁽²⁾	B - 4 ⁽³⁾	ns


(1) P = SPI_CLK 周期 (ns 単位)

(2) SPI_CLK の位相は、MCSPI_CHCONF_0/1/2/3 レジスタの PHA ビットを使用してプログラム可能です

(3) B = (TCS + .5) * TSPICKLREF。ここで、TCSns は MCSPI_CHCONF_0/1/2/3 レジスタのビット フィールドであり、Fratio = 偶数 >= 2 です。


(4) P = 20ns のとき、A = (TCS + 1) * TSPICKLREF。ここで、TCSns は MCSPI_CHCONF_0/1/2/3 レジスタのビット フィールドです。

$P > 20\text{ns}$ のとき、 $A = (TCS + 0.5) * Fratio * TSPICLKREF$ 。ここで、TCSns は MCSPI_CHCONF_0/1/2/3 レジスタのビットフィールドです。



SPRSP08_TIMING_McSPI_02

図 6-75. SPI コントローラ モードの受信タイミング



SPRSP08_TIMING_McSPI_01

図 6-76. MCSPI コントローラ モードの送信タイミング

6.10.5.16.2 MCSPI — ペリフェラル モード

表 6-55、表 6-56、図 6-77、図 6-78 に、MCSPI — ペリフェラル モードのタイミング要件とスイッチング特性を示します。


表 6-55. MCSPI のタイミング要件 - ペリフェラル モード

番号	パラメータ	説明	モード	最小値	最大値	単位
SS1	$t_{c(spclk)}$	サイクル時間、SPI_CLK		20		ns
SS2	$t_{w(spclkL)}$	パルス幅、SPI_CLK low		0.45P ⁽¹⁾		ns
SS3	$t_{w(spclkH)}$	パルス幅、SPI_CLK high		0.45P ⁽¹⁾		ns
SS4	$t_{su(simoV-spclkV)}$	セットアップ時間、SPI_D[x] 有効から SPI_CLK アクティブ エッジまで		5		ns
SS5	$t_{h(spclkV-simoV)}$	ホールド時間、SPI_CLK アクティブ エッジから SPI_D[x] 有効の間		5		ns
SS8	$t_{su(csV-spclkV)}$	セットアップ時間、SPI_CSi 有効から SPI_CLK の最初のエッジまで		5		ns
SS9	$t_{h(spclkV-csV)}$	ホールド時間、SPI_CLK の最後のエッジから SPI_CSi 有効の間		5		ns

表 6-56. MCSPI のスイッチング特性 - ペリフェラル モード


番号	パラメータ	説明	最小値	最大値	単位
SS6	$t_{d(spiclkV-somiV)}$	遅延時間、SPI_CLK アクティブ エッジから SPI_D[x] 遷移まで	2	17.12	ns
SS7	$t_{sk(csV-somiV)}$	遅延時間、SPI_CSi アクティブ エッジから SPI_D[x] 遷移まで	20.95		ns

(1) P = SPI_CLK 周期 (ns 単位)。



SPRSP08_TIMING_McSPI_04

図 6-77. SPI ペリフェラル モードの受信タイミング



SPRSP08_TIMING_McSPI_03

図 6-78. MCSPI ペリフェラル モードの送信タイミング

表 6-57 および 表 6-58 に、MCU_SPI0 および MCU_SPI1 で使用する信号の具体的なグループ (IOSET) を示します。

表 6-57. MCU_SPI0 IOSET

信号	IOSET1		IOSET2	
	ボール名	マルチプレクサ	ボール名	マルチプレクサ
MCU_SPI0_CLK	MCU_SPI0_CLK	0	MCU_SPI0_CLK	0
MCU_SPI0_D0	MCU_SPI0_D0	0	MCU_SPI0_D0	0
MCU_SPI0_D1	MCU_SPI0_D1	0	MCU_SPI0_D1	0
MCU_SPI0_CS0	MCU_SPI0_CS0	0	MCU_SPI0_CS0	0
MCU_SPI0_CS1	MCU_OSPI1_D3	5	WKUP_GPIO0_12	1
MCU_SPI0_CS2	MCU_OSPI1_CSn1	5	WKUP_GPIO0_14	1

表 6-58. MCU_SPI1 IOSET

信号	IOSET1		IOSET2	
	ボール名	マルチプレクサ	ボール名	マルチプレクサ
MCU_SPI1_CLK	MCU_SPI1_CLK	0	MCU_SPI1_CLK	0
MCU_SPI1_D0	MCU_SPI1_D0	0	MCU_SPI1_D0	0
MCU_SPI1_D1	MCU_SPI1_D1	0	MCU_SPI1_D1	0
MCU_SPI1_CS0	MCU_SPI1_CS0	0	MCU_SPI1_CS0	0
MCU_SPI1_CS1	MCU_OSPI1_D1	5	WKUP_GPIO0_13	1
MCU_SPI1_CS2	MCU_OSPI1_D2	5	WKUP_GPIO0_15	1

詳細については、デバイスのテクニカル リファレンス マニュアルで「ペリフェラル」の章にある「マルチチャネル シリアル ペリフェラル インターフェイス (MCSPI)」セクションを参照してください。

6.10.5.17 MMCSD

MMCSD ホスト コントローラは、組込みマルチメディア カード (MMC)、セキュア デジタル (SD)、セキュア デジタル IO (SDIO) デバイスへのインターフェイスとして機能します。MMCSD ホスト コントローラは、送信レベルでの MMC/SD/SDIO プロトコル、データ パッキング、巡回冗長検査 (CRC) の追加、開始 / 終了ビットの挿入、構文の正確性チェックを処理します。

注

一部の動作モードでは、表 6-59 および 表 6-71 に示すように、MMC DLL 遅延設定のソフトウェア設定が必要です。

詳細については、デバイスのテクニカル リファレンス マニュアルで「ペリフェラル」の章にある「マルチメディアカード / セキュア デジタル (MMCSD) インターフェイス」セクションを参照してください。

6.10.5.17.1 MMC0 - eMMC インターフェイス

MMC0 インターフェイスは、JEDEC eMMC 電気規格 v5.1 (JESD84-B51) に準拠しており、以下に示す eMMC アプリケーションをサポートしています。

- レガシー速度
- 高速 SDR
- 高速 DDR
- 高速 HS200
- 高速 HS400

表 6-59 に、MMC0 タイミング モードに必要な DLL ソフトウェア構成設定を示します。

表 6-59. すべてのタイミング モードに対する MMC0 DLL 遅延マッピング

レジスタ名		MMCSD0_MMC_SSCFG_PHY_CTRL_x_REG								
		x = 1	x = 4					x = 5		
ビットフィールド		[1]	[31:24]	[20]	[15:12]	[8]	[4:0]	[17:16]	[10:8]	[2:0]
ビットフィールド名		ENDLL	STRBSEL	OTAPDLYENA	OTAPDLYSEL	ITAPDLYENA	ITAPDLYSEL	SELDLYTXCLK SELDLYRXCLK	FRQSEL	CLKBUFSEL
モード	説明	イネーブル DLL	ストローブ 遅延	出力 遅延 イネーブル	出力 遅延 値	入力 遅延 イネーブル	入力 遅延 値	DLL/ 遅延チューン 選択	DLL REF 周波数	遅延 パツファ 時間
レガシー SDR	8 ビット PHY、 1.8V、25MHz	0x0	0x0	0x0	NA ⁽¹⁾	0x1	0x10	0x1 または 0x3 ⁽²⁾	NA ⁽³⁾	0x7
ハイスピード SDR	8 ビット PHY、 1.8V、50MHz	0x0	0x0	0x0	NA ⁽¹⁾	0x1	0xA	0x1 または 0x3 ⁽²⁾	NA ⁽³⁾	0x7
ハイスピード DDR	8 ビット PHY、 1.8V、50MHz	0x1	0x0	0x1	0x6	0x1	チューニング ⁽⁵⁾	0x0	0x4	NA ⁽⁴⁾
HS200	8 ビット PHY、 1.8V、200MHz	0x1	0x0	0x1	0x8	0x1	チューニング ⁽⁵⁾	0x0	0x0	NA ⁽⁴⁾
HS400	8 ビット PHY、 1.8V、200MHz	0x1	0x66	0x1	0x5	0x1	チューニング ⁽⁵⁾	0x0	0x0	NA ⁽⁴⁾

- (1) NA は、このモードに必要なハーフサイクル タイミングで動作する場合、このレジスタ フィールドが機能しないことを意味します。
(2) SELDLYTXCLK は、このモードに必要なハーフサイクル タイミングで動作する場合、いかなる機能も持ちません。
(3) NA は、ENDLL が 0x0 に設定されている場合、このレジスタ フィールドがいかなる機能も持たないことを意味します。
(4) NA は、ENDLL が 0x1 に設定されている場合、このレジスタ フィールドがいかなる機能も持たないことを意味します。
(5) チューニングとは、このモードで最適な入力タイミングを決定するためにチューニング アルゴリズムを使用する必要があることを意味します。

表 6-60 に、MMC0 のタイミング条件を示します。

表 6-60. MMC0 のタイミング条件

パラメータ			最小値	最大値	単位
入力条件					
SR _i	入力スルーレート	レガシー SDR	0.14	1.44	V/ns
		ハイスピード SDR	0.3	0.90	V/ns
		ハイスピード DDR (CMD)	0.3	0.90	V/ns
		ハイスピード DDR (DAT[7:0])	0.45	0.90	V/ns
出力条件					
C _L	出力負荷容量	HS200、HS400	1	6	pF
		その他のすべてのモード	1	12	pF
PCB 接続要件					
t _d (Trace Delay)	各パターンの伝搬遅延	すべてのモード	134	756	ps
t _d (Trace Mismatch Delay)	すべてのパターンにわたる伝搬遅延の不整合	レガシー SDR、高速 SDR、高速 DDR		100	ps
		HS200、HS400		8	ps

6.10.5.17.1.1 レガシー SDR モード

表 6-61、図 6-79、表 6-62、図 6-80 に、レガシー SDR モードでの MMC0 のタイミング要件とスイッチング特性を示します。

表 6-61. MMC0 のタイミング要件 – レガシー SDR モード

図 6-79 参照

番号			最小値	最大値	単位
LSDR1	$t_{su}(cmdV-clkH)$	セットアップ時間、MMC0_CMD 有効から MMC0_CLK 立ち上がりエッジまで	2.5		ns
LSDR2	$t_h(clkH-cmdV)$	ホールド時間、MMC0_CLK 立ち上がりエッジから MMC0_CMD 有効の間	6.5		ns
LSDR3	$t_{su}(dV-clkH)$	セットアップ時間、MMC0_DAT[7:0] 有効から MMC0_CLK 立ち上がりエッジまで	2.5		ns
LSDR4	$t_h(clkH-dV)$	ホールド時間、MMC0_CLK 立ち上がりエッジから MMC0_DAT[7:0] 有効の間	6.5		ns




図 6-79. MMC0 – レガシー SDR – 受信モード

表 6-62. MMC0 のスイッチング特性 – レガシー SDR モード

図 6-80 参照

番号	パラメータ	最小値	最大値	単位
	$f_{op}(clk)$		25	MHz
LSDR5	$t_c(clk)$	40		ns
LSDR6	$t_w(clkH)$	18.7		ns
LSDR7	$t_w(clkL)$	18.7		ns
LSDR8	$t_d(clkL-cmdV)$	-3.2	3.8	ns
LSDR9	$t_d(clkL-dV)$	-3.2	3.8	ns




図 6-80. MMC0 – レガシー SDR – 送信モード

6.10.5.17.1.2 高速 SDR モード

表 6-63、図 6-81、表 6-64、および 図 6-82 に、高速 SDR モードでの MMC0 のタイミング要件とスイッチング特性を示します。

表 6-63. MMC0 のタイミング要件 – 高速 SDR モード

図 6-81 参照

番号			最小値	最大値	単位
HSSDR1	$t_{su(cmdV-clkH)}$	セットアップ時間、MMC0_CMD 有効から MMC0_CLK 立ち上がりエッジまで	2.99		ns
HSSDR2	$t_{h(clkH-cmdV)}$	ホールド時間、MMC0_CLK 立ち上がりエッジから MMC0_CMD 有効の間	2.67		ns
HSSDR3	$t_{su(dV-clkH)}$	セットアップ時間、MMC0_DAT[7:0] 有効から MMC0_CLK 立ち上がりエッジまで	2.99		ns
HSSDR4	$t_{h(clkH-dV)}$	ホールド時間、MMC0_CLK 立ち上がりエッジから MMC0_DAT[7:0] 有効の間	2.67		ns




図 6-81. MMC0 – 高速 SDR モード – 受信モード

表 6-64. MMC0 のスイッチング特性 – 高速 SDR モード

図 6-82 参照

番号	パラメータ	最小値	最大値	単位
	$f_{op(clk)}$		50	MHz
HSSDR5	$t_{c(clk)}$	20		ns
HSSDR6	$t_{w(clkH)}$	9.2		ns
HSSDR7	$t_{w(clkL)}$	9.2		ns
HSSDR8	$t_{d(clkL-cmdV)}$	-3.2	3.8	ns
HSSDR9	$t_{d(clkL-dV)}$	-3.2	3.8	ns




図 6-82. MMC0 – 高速 SDR モード – 送信モード

6.10.5.17.1.3 高速 DDR モード

表 6-65、図 6-83、表 6-66、および 図 6-84 に、MMC0 – 高速 DDR モードのタイミング要件とスイッチング特性を示します。

表 6-65. MMC0 のタイミング要件 – 高速 DDR モード

図 6-83 参照

番号			最小値	最大値	単位
HSDDR1	$t_{su(cmdV-clkH)}$	セットアップ時間、MMC0_CMD 有効から MMC0_CLK 立ち上がりエッジまで	3.79		ns
HSDDR2	$t_{h(clkH-cmdV)}$	ホールド時間、MMC0_CLK 立ち上がりエッジから MMC0_CMD 有効の間	2.67		ns
HSDDR3	$t_{su(dV-clkV)}$	セットアップ時間、MMC0_DAT[7:0] 有効から MMC0_CLK 遷移まで	0.74		ns
HSDDR4	$t_{h(clkV-dV)}$	ホールド時間、MMC0_CLK 遷移から MMC0_DAT[7:0] 有効の間	1.67		ns




図 6-83. MMC0 – 高速 DDR モード – 受信モード

表 6-66. MMC0 のスイッチング特性 – 高速 DDR モード

図 6-84 参照

番号	パラメータ		最小値	最大値	単位
	f _{op} (clk)	動作周波数、MMC0_CLK		50	MHz
HSDDR5	t _c (clk)	サイクル時間、MMC0_CLK	20		ns
HSDDR6	t _w (clkH)	パルス幅、MMC0_CLK high	9.2		ns
HSDDR7	t _w (clkL)	パルス幅、MMC0_CLK low	9.2		ns
HSDDR8	t _d (clkH-cmdV)	遅延時間、MMC0_CLK 立ち上がりエッジから MMC0_CMD 遷移まで	3.4	9.8	ns
HSDDR9	t _d (clkV-dV)	遅延時間、MMC0_CLK 遷移から MMC0_DAT[7:0] 遷移まで	2.9	6.85	ns




図 6-84. MMC0 – 高速 DDR モード – 送信モード

6.10.5.17.1.4 HS200 モード

表 6-67、図 6-85、表 6-68、図 6-86 に、MMC0 – HS200 モードでのタイミング要件とスイッチング特性の両方を示します。

表 6-67. MMC0 のタイミング要件 – HS200 モード

図 6-85 参照

番号			最小値	最大値	単位
HS2004	t_{DWW}	入力データ有効ウィンドウ、MMC0_CMD および MMC0_DAT[7:0]	2.0 ⁽¹⁾		ns

- (1) このパラメータは、ホストが必要とする最小データ有効ウィンドウを定義します。このとき、ホストに提示されるデータ有効ウィンドウがこの値を超える場合、ホストが有効なデータをキャプチャできることが保証されます。このパラメータで定義される値は、HS200 モードで動作する eMMC デバイスに定義されている可能な最小データ有効ウィンドウよりも小さくなります。




図 6-85. MMC0 – HS200 – 受信モード

表 6-68. MMC0 のスイッチング特性 – HS200 モード

図 6-86 参照

番号	パラメータ		最小値	最大値	単位
	f _{op} (clk)	動作周波数、MMC0_CLK		200	MHz
HS2005	t _c (clk)	サイクル時間、MMC0_CLK	5		ns
HS2006	t _w (clkH)	パルス幅、MMC0_CLK high	2.08		ns
HS2007	t _w (clkL)	パルス幅、MMC0_CLK low	2.08		ns
HS2008	t _d (clkL-cmdV)	遅延時間、MMC0_CLK 立ち上がりエッジから MMC0_CMD 遷移まで	0.99	3.16	ns
HS2009	t _d (clkL-dV)	遅延時間、MMC0_CLK 立ち上がりエッジから MMC0_DAT[7:0] 遷移まで	0.99	3.16	ns




図 6-86. MMC0 – HS200 モード – 送信モード

6.10.5.17.1.5 HS400 モード

表 6-69、図 6-87、表 6-70、図 6-88 に、MMC0 – HS400 モードのスイッチング特性を示します。

表 6-69. MMC0 のタイミング要件 – HS400 モード

図 6-87 参照

番号			最小値	最大値	単位
HS4000	t_{DSMPW}	パルス幅、MMC0_DS	1.95		ns

表 6-69. MMC0 のタイミング要件 – HS400 モード (続き)

図 6-87 参照

番号			最小値	最大値	単位
HS4001	t_{RQ_DAT}	入力スキュー、MMC0_DS から MMC0_DAT 有効まで		475	ps
HS4002	t_{RQH_DAT}	入力スキュー ホールド、MMC0_DAT 無効から MMC0_DS まで		475	ps
HS4003	t_{RQ_CMD}	入力スキュー、MMC0_DS から MMC0_CMD 有効まで		NA ⁽¹⁾	ps
HS4004	t_{RQH_CMD}	入力スキュー ホールド、MMC0_CMD 無効から MMC0_DS まで		NA ⁽¹⁾	ps

- (1) このパラメータは、このデバイスではサポートされていない拡張ストローブ モードで動作している場合にのみ適用されます。CMD 入力は、拡張ストローブ モードで動作していない場合の CLK の内部遅延バージョンを使用してキャプチャされ、CMD 入力タイミングを最適化するチューニング アルゴリズムによって遅延が選択されます。したがって、CMD の特定のタイミング要件を定義することはできません。




図 6-87. MMC0 – HS400 – 受信モード

表 6-70. MMC0 のスイッチング特性 – HS400 モード

図 6-88 参照

番号	パラメータ	説明	最小値	最大値	単位
	$f_{op(clk)}$	動作周波数、MMC0_CLK		200	MHz
HS4005	$t_{c(clk)}$	サイクル時間、MMC0_CLK	5		ns
HS4006	$t_{w(clkH)}$	パルス幅、MMC0_CLK high	2.23		ns
HS4007	$t_{w(clkL)}$	パルス幅、MMC0_CLK low	2.23		ns
HS4008	$t_{osu(cmdV-clkH)}$	出力セットアップ時間、MMC0_CMD 有効から MMC0_CLK の立ち上がり エッジまでの ⁽¹⁾	2.54		ns
HS4009	$t_{osu(dV-clk)}$	出力セットアップ時間、MMC0_DAT[7:0] 有効から MMC0_CLK の立ち上がりまたは立ち下がり エッジまでの ⁽¹⁾	0.63		ns
HS4010	$t_{oh(clkH-cmdIV)}$	出力ホールド時間、MMC0_CLK 立ち上がり エッジから MMC0_CMD 無効までの ⁽²⁾	0.98		ns

表 6-70. MMC0 のスイッチング特性 – HS400 モード (続き)

図 6-88 参照

番号	パラメータ	説明	最小値	最大値	単位
HS4011	$t_{oh}(clk-dlv)$	出力ホールド時間、MMC0_CLK 立ち上がりまたは立ち下がり エッジから MMC0_DAT[7:0] 無効まで ⁽²⁾	0.72		ns

- (1) このパラメータは、接続されたデバイスに提供される出力セットアップ時間を定義します。この時間は、次のキャプチャクロック エッジを基準としています。このパラメータのタイミング基準は、DAT または CMD 信号遷移の中電圧から CLK 信号遷移の中電圧までです。eMMC 規格では、セットアップ タイミング基準は、DAT または CMD 信号遷移の VIL または VIH から CLK 信号遷移の中電圧までと定義されています。したがって、システム設計者は、PCB を設計するときに DAT 信号のスルー レートによる影響を考慮し、DAT 信号が中電圧から VIL または VIH までスルーするのにかかる時間によってセットアップ時間のマージンが失われないようにする必要があります。
- (2) このパラメータは、接続されたデバイスに提供される出力ホールド時間を定義します。この時間は、前のローンチ クロック エッジを基準にしています。このパラメータのタイミング基準は、CLK 信号遷移の中電圧から DAT または CMD 信号遷移の VIL または VIH までと定義されています。したがって、システム設計者は、PCB を設計するときに DAT 信号のスルー レートによる影響を考慮し、DAT 信号が VIL または VIH から中電圧までスルーするのにかかる時間によってホールド時間のマージンが失われないようにする必要があります。




図 6-88. eMMC IN – HS400 モード – 送信モード

6.10.5.17.2 MMC1 - SD/SDIO インターフェイス

MMC1 インターフェイスは、SDIO 仕様 v3.00 だけでなく、SD ホスト コントローラ標準仕様 4.10 および SD 物理層仕様 v3.01 に準拠しており、以下の SD カード アプリケーションをサポートしています。

- デフォルト速度
- 高速
- UHS-I SDR12
- UHS-I SDR25
- UHS-I SDR50
- UHS-I SDR104
- UHS-I DDR50

表 6-71 に、MMC1 タイミング モードに必要な DLL ソフトウェア構成設定を示します。

表 6-71. すべてのタイミング モードに対する MMC1 DLL 遅延マッピング

レジスタ名		MMCSD1_MMC_SSCFG_PHY_CTRL_4_REG			
ビットフィールド		[20]	[15:12]	[8]	[4:0]
ビットフィールド名		OTAPDLYENA	OTAPDLYSEL	ITAPDLYENA	ITAPDLYSEL
モード	説明	遅延 イネーブル	遅延 値	入力 遅延 イネーブル	入力 遅延 値
デフォルト 速度	4 ビット PHY 動作 3.3V、25MHz	NA ⁽¹⁾	NA ⁽¹⁾	0x0	0x0
高速	4 ビット PHY 動作 3.3V、50MHz	NA ⁽¹⁾	NA ⁽¹⁾	0x0	0x0
UHS-I SDR12	4 ビット PHY 動作 1.8V、25MHz	0x1	0xF	0x0	0x0

表 6-71. すべてのタイミング モードに対する MMC1 DLL 遅延マッピング (続き)

レジスタ名		MMCSD1_MMC_SSCFG_PHY_CTRL_4_REG			
ビット フィールド		[20]	[15:12]	[8]	[4:0]
ビット フィールド名		OTAPDLYENA	OTAPDLYSEL	ITAPDLYENA	ITAPDLYSEL
モード	説明	遅延 イネーブル	遅延 値	入力 遅延 イネーブル	入力 遅延 値
UHS-I SDR25	4 ビット PHY 動作 1.8V、50MHz	0x1	0xF	0x0	0x0
UHS-I SDR50	4 ビット PHY 動作 1.8V、100MHz	0x1	0xC	0x1	チューニング ⁽²⁾
UHS-I DDR50	4 ビット PHY 動作 1.8V、50MHz	0x1	0xC	0x1	チューニング ⁽²⁾
UHS-I SDR104	4 ビット PHY 動作 1.8V 200MHz	0x1	0x5	0x1	チューニング ⁽²⁾

(1) NA は、このモードに必要なハーフサイクル タイミングで動作する場合、このレジスタ フィールドが機能しないことを意味します。

(2) チューニングとは、このモードで最適な入力タイミングを決定するためにチューニング アルゴリズムを使用する必要があることを意味します。

表 6-72 に、MMC1 のタイミング条件を示します。

表 6-72. MMC1 のタイミング条件

パラメータ			最小値	最大値	単位
入力条件					
SR _i	入力スルーレート	デフォルト スピード、ハイスピード	0.69	2.06	V/ns
		UHS-I SDR12、UHS-I SDR25	0.34	1.34	V/ns
		USH-1 DDR50	1.00	2.00	V/ns
出力条件					
C _L	出力負荷容量	すべてのモード	1	10	pF
PCB 接続要件					
t _d (Trace Delay)	各パターンの伝搬遅延	UHS-I DDR50	240.03	1134	ps
		その他のすべてのモード	126	1386	ps
t _d (Trace Mismatch Delay)	すべてのパターンにわたる伝搬遅延の不整合	UHS-I DDR50		20	ps
		UHS-I SDR104		8	ps
		その他のすべてのモード		100	ps

6.10.5.17.2.1 デフォルト速度モード

表 6-73、図 6-89、表 6-74、図 6-90 に、デフォルト速度モードでの MMC1 のタイミング要件とスイッチング特性を示します。

表 6-73. MMC1 のタイミング要件 – デフォルトの速度モード

図 6-89 参照

番号			最小値	最大値	単位
DS1	$t_{su(cmdV-clkH)}$	セットアップ時間、MMC[x]_CMD 有効から MMC[x]_CLK 立ち上がりエッジまで	2.15		ns
DS2	$t_h(clkH-cmdV)$	ホールド時間、MMC[x]_CLK 立ち上がりエッジから MMC[x]_CMD 有効の間	4.56		ns
DS3	$t_{su(dV-clkH)}$	セットアップ時間、MMC[x]_DAT[3:0] 有効から MMC[x]_CLK 立ち上がりエッジまで	2.15		ns
DS4	$t_h(clkH-dV)$	ホールド時間、MMC[x]_CLK 立ち上がりエッジから MMC[x]_DAT[3:0] 有効の間	4.56		ns

A. $x = 1$




図 6-89. MMC1 – デフォルト速度 – 受信モード

表 6-74. MMC1 のスイッチング特性 – デフォルトの速度モード

図 6-90 参照

番号	パラメータ	最小値	最大値	単位
	$f_{op(clk)}$		25	MHz
DS5	$t_{c(clk)}$	40		ns
DS6	$t_{w(clkH)}$	18.7		ns
DS7	$t_{w(clkL)}$	18.7		ns
DS8	$t_d(clkL-cmdV)$	-3.53	3.53	ns
DS9	$t_d(clkL-dV)$	-3.53	3.53	ns



図 6-90. MMC1 – デフォルト速度 – 送信モード

6.10.5.17.2.2 高速モード

表 6-75、図 6-91、表 6-76、図 6-92 に、高速モードでの MMC1 のタイミング要件とスイッチング特性を示します。

表 6-75. MMC1 のタイミング要件 – 高速モード

図 6-91 参照

番号			最小値	最大値	単位
HS1	$t_{su(cmdV-clkH)}$	セットアップ時間、MMC[x]_CMD 有効から MMC[x]_CLK 立ち上がりエッジまで	2.15		ns
HS2	$t_h(clkH-cmdV)$	ホールド時間、MMC[x]_CLK 立ち上がりエッジから MMC[x]_CMD 有効の間	2.26		ns
HS3	$t_{su(dV-clkH)}$	セットアップ時間、MMC[x]_DAT[3:0] 有効から MMC[x]_CLK 立ち上がりエッジまで	2.15		ns
HS4	$t_h(clkH-dV)$	ホールド時間、MMC[x]_CLK 立ち上がりエッジから MMC[x]_DAT[3:0] 有効の間	2.26		ns


A. $x = 1$ 

図 6-91. MMC1 – 高速 – 受信モード

表 6-76. MMC1 のスイッチング特性 – 高速モード

図 6-92 参照

番号	パラメータ	最小値	最大値	単位
	$f_{op(clk)}$		50	MHz
HS5	$t_{c(clk)}$	20		ns
HS6	$t_{w(clkH)}$	9.2		ns
HS7	$t_{w(clkL)}$	9.2		ns
HS8	$t_{d(clkL-cmdV)}$	-2.07	2.07	ns
HS9	$t_{d(clkL-dV)}$	-2.07	2.07	ns




図 6-92. MMC1 – ハイスピード – 送信モード

6.10.5.17.2.3 UHS-I SDR12 モード

表 6-77、図 6-93、表 6-78、図 6-94 に、「MMC1 のタイミング要件とスイッチング特性 – UHS-I SDR12 モード」を示します。

表 6-77. MMC1 のタイミング要件 – UHS-I SDR12 モード

図 6-93 参照

番号			最小値	最大値	単位
SDR121	$t_{su(cmdV-clkH)}$	セットアップ時間、MMC[x]_CMD 有効から MMC[x]_CLK 立ち上がりエッジまで	5.46		ns
SDR122	$t_{h(clkH-cmdV)}$	ホールド時間、MMC[x]_CLK 立ち上がりエッジから MMC[x]_CMD 有効の間	1.67		ns
SDR123	$t_{su(dV-clkH)}$	セットアップ時間、MMC[x]_DAT[3:0] 有効から MMC[x]_CLK 立ち上がりエッジまで	5.46		ns
SDR124	$t_{h(clkH-dV)}$	ホールド時間、MMC[x]_CLK 立ち上がりエッジから MMC[x]_DAT[3:0] 有効の間	1.67		ns

A. $x = 1$




図 6-93. MMC1 – UHS-I SDR12 – 受信モード

表 6-78. MMC1 のスイッチング特性 – UHS-I SDR12 モード

図 6-94 参照

番号	パラメータ	最小値	最大値	単位
	$f_{op(clk)}$		25	MHz
SDR125	$t_{c(clk)}$	40		ns
SDR126	$t_{w(clkH)}$	18.7		ns
SDR127	$t_{w(clkL)}$	18.7		ns
SDR128	$t_{d(clkH-cmdV)}$	1.2	13.55	ns
SDR129	$t_{d(clkH-dV)}$	1.2	13.55	ns




図 6-94. MMC1 – UHS-I SDR12 – 送信モード

6.10.5.17.2.4 UHS-I SDR25 モード

表 6-79、図 6-95、表 6-80、図 6-96 に、「MMC1 のタイミング要件とスイッチング特性 – UHS-I SDR25 モード」を示します。

表 6-79. MMC1 のタイミング要件 – UHS-I SDR25 モード

図 6-95 参照

番号			最小値	最大値	単位
SDR251	$t_{su(cmdV-clkH)}$	セットアップ時間、MMC[x]_CMD 有効から MMC[x]_CLK 立ち上がりエッジまで	2.1		ns
SDR252	$t_h(clkH-cmdV)$	ホールド時間、MMC[x]_CLK 立ち上がりエッジから MMC[x]_CMD 有効の間	1.67		ns
SDR253	$t_{su(dV-clkH)}$	セットアップ時間、MMC[x]_DAT[3:0] 有効から MMC[x]_CLK 立ち上がりエッジまで	2.1		ns
SDR254	$t_h(clkH-dV)$	ホールド時間、MMC[x]_CLK 立ち上がりエッジから MMC[x]_DAT[3:0] 有効の間	1.67		ns


A. $x = 1$ 

図 6-95. MMC1 – UHS-I SDR25 – 受信モード

表 6-80. MMC1 のスイッチング特性 – UHS-I SDR25 モード

図 6-96 参照

番号	パラメータ	最小値	最大値	単位
	$f_{op(clk)}$		50	MHz
SDR255	$t_{c(clk)}$	20		ns
SDR256	$t_{w(clkH)}$	9.2		ns
SDR257	$t_{w(clkL)}$	9.2		ns
SDR258	$t_{d(clkH-cmdV)}$	2.4	9.37	ns
SDR259	$t_{d(clkH-dV)}$	2.4	9.37	ns




図 6-96. MMC1 – UHS-I SDR25 – 送信モード

6.10.5.17.2.5 UHS-I SDR50 モード

表 6-81、図 6-97 に、「MMC1 のスイッチング特性 – UHS-I SDR50 モード」を示します。

表 6-81. MMC1 のスイッチング特性 – UHS-I SDR50 モード

図 6-97 参照

番号	パラメータ		最小値	最大値	単位
	$f_{op}(clk)$	動作周波数、MMC[x]_CLK		100	MHz
SDR505	$t_{c}(clk)$	サイクル時間、MMC[x]_CLK	10		ns
SDR506	$t_{w}(clkH)$	パルス幅、MMC[x]_CLK high	4.45		ns
SDR507	$t_{w}(clkL)$	パルス幅、MMC[x]_CLK low	4.45		ns
SDR508	$t_{d}(clkH-cmdV)$	遅延時間、MMC[x]_CLK 立ち上がりエッジから MMC[x]_CMD 遷移まで	1.2	6.35	ns
SDR509	$t_{d}(clkH-dV)$	遅延時間、MMC[x]_CLK 立ち上がりエッジから MMC[x]_DAT[3:0] 遷移まで	1.2	6.35	ns

A. $x = 1$




図 6-97. MMC1 – UHS-I SDR50 – 送信モード

6.10.5.17.2.6 UHS-I DDR50 モード

表 6-82、図 6-98 に、MMC1 – UHS-I DDR50 モードのスイッチング特性を示します。

表 6-82. MMC1 のスイッチング特性 – UHS-I DDR50 モード

図 6-98 参照

番号	パラメータ	最小値	最大値	単位
	$f_{op(clk)}$	動作周波数、MMC[x]_CLK		50 MHz
DDR505	$t_{c(clk)}$	サイクル時間、MMC[x]_CLK		20 ns
DDR506	$t_{w(clkH)}$	パルス幅、MMC[x]_CLK high		9.2 ns
DDR507	$t_{w(clkL)}$	パルス幅、MMC[x]_CLK low		9.2 ns
DDR508	$t_{d(clkH-cmdV)}$	遅延時間、MMC[x]_CLK 立ち上がりエッジから MMC[x]_CMD 遷移まで		1.12 3.46 ns
DDR509	$t_{d(clk-dV)}$	遅延時間、MMC[x]_CLK 遷移から MMC[x]_DAT[3:0] 遷移まで		1.12 6.12 ns

A. $x = 1$




図 6-98. MMC1 – UHS-I DDR50 – 送信モード

6.10.5.17.2.7 UHS-I SDR104 モード

表 6-83、図 6-99 に、「MMC1 のスイッチング特性 – UHS-I SDR104 モード」を示します。

表 6-83. MMC1 のスイッチング特性 – UHS-I SDR104 モード

図 6-99 参照

番号	パラメータ		最小値	最大値	単位
	$f_{op}(clk)$	動作周波数、MMC[x]_CLK		200	MHz
SDR1045	$t_{c}(clk)$	サイクル時間、MMC[x]_CLK	5		ns
SDR1046	$t_{w}(clkH)$	パルス幅、MMC[x]_CLK high	2.12		ns
SDR1047	$t_{w}(clkL)$	パルス幅、MMC[x]_CLK low	2.12		ns
SDR1048	$t_{d}(clkH-cmdV)$	遅延時間、MMC[x]_CLK 立ち上がりエッジから MMC[x]_CMD 遷移まで	1.07	3.21	ns
SDR1049	$t_{d}(clkH-dV)$	遅延時間、MMC[x]_CLK 立ち上がりエッジから MMC[x]_DAT[3:0] 遷移まで	1.07	3.21	ns

A. $x = 1$



図 6-99. MMC1 – UHS-I SDR104 – 送信モード

6.10.5.18 CPTS

表 6-84 に、CPTS のタイミング条件を示します。

表 6-84. CPTS のタイミング条件

パラメータ	説明	最小値	最大値	単位
入力条件				
SR_i	入力スルーレート	0.5	5	V/ns
出力条件				
C_L	出力負荷容量	2	10	pF

セクション 6.10.5.18.1、セクション 6.10.5.18.2、図 6-100、図 6-101 に、CPTS インターフェ이스のタイミング要件とスイッチング特性を示します。

6.10.5.18.1 CPTS のタイミング要件

図 6-100 参照

番号	パラメータ		最小値	最大値	単位
T1	$t_{w}(HWnTSPUSHH)$	パルス幅、HWnTSPUSH ⁽²⁾ high	$12P + 2^{(1)}$		ns
T2	$t_{w}(HWnTSPUSHL)$	パルス幅、HWnTSPUSH ⁽²⁾ low	$12P + 2^{(1)}$		ns
T3	$t_{c}(RFT_CLK)$	サイクル時間、RFT_CLK	5	8	ns
T4	$t_{w}(RFT_CLKH)$	パルス幅、RFT_CLK high	$0.45 * T^{(3)}$		ns

図 6-100 参照

番号	パラメータ	ソース	最小値	最大値	単位
T5	$t_{w(RFT_CLKL)}$	パルス幅、RFT_CLK low	$0.45 * T^{(3)}$		ns

(1) P = 機能クロック周期 (ns 単位)。

(2) HWnTSPUSH で、n= 1~2

(3) T = RFT_CLK 周期 (ns 単位)。




図 6-100. CPTS のタイミング要件

6.10.5.18.2 CPTS スイッチング特性

図 6-101 参照

番号	パラメータ	ソース	最小値	最大値	単位
T6	$t_{w(TS_COMPH)}$	パルス幅、TS_COMP high	$36P - 2^{(1)}$		ns
T7	$t_{w(TS_COMPL)}$	パルス幅、TS_COMP low	$36P - 2^{(1)}$		ns
T8	$t_{w(TS_SYNCH)}$	パルス幅、TS_SYNC high	$36P - 2^{(1)}$		ns
T9	$t_{w(TS_SYNCL)}$	パルス幅、TS_SYNC low	$36P - 2^{(1)}$		ns
T10	$t_{w(SYNCh_OUTH)}$	TS_SYNC	$36P - 2^{(1)}$		ns
		TS_GENF	$5P - 2^{(1)}$		ns
T11	$t_{w(SYNCh_OUTL)}$	TS_SYNC	$36P - 2^{(1)}$		ns
		TS_GENF	$5P - 2^{(1)}$		ns

(1) P = 機能クロック周期 (ns 単位)。

(2) SYNCn_OUT では N = 0~3




図 6-101. CPTS スイッチング特性

詳細については、デバイスのテクニカル リファレンス マニュアルで「データ移動アーキテクチャ (DMA)」の章にある「ナビゲータ サブシステム (NAVSS)」セクションを参照してください。

6.10.5.19 OSPI

表 6-85 に、OSPI のタイミング条件を示します。

表 6-85. OSPI のタイミング条件

パラメータ			最小値	最大値	単位
入力条件					
SR _i	入力スルーレート	3.3V、すべてのモード	2	6	V/ns
		1.8V、DQS 付き PHY データトレーニング DDR	0.75	6	V/ns
		1.8V、その他のすべてのモード	1	6	V/ns
出力条件					
C _L	出力負荷容量	すべてのモード	3	10	pF
PCB 接続要件					
t _d (Trace Delay)	伝搬遅延 OSPI_CLK パターン	ループバックなし、 内部パッド ループバック		450	ps
	伝搬遅延 OSPI_LBCLKO パターン	外部ボードのループバック	2*L-30 ⁽²⁾	2*L+30 ⁽²⁾	ps
	伝搬遅延 OSPI_DQS パターン	DQS	L-30 ⁽²⁾	L+30 ⁽²⁾	ps
t _d (Trace Mismatch Delay)	伝搬遅延の不整合 OSPI_CLK に対する、OSPI_D[i:0] (1)、OSPI_CS _n	すべてのモード		60	ps

- (1) OSPI0 で D[i:0] の i は 0~7、OSPI1 で [i:0] の i は 3
(2) L = OSPI_CLK パターンの伝搬遅延

6.10.5.19.1 OSPI0/1 PHY モード

6.10.5.19.1.1 PHY データ トレーニング付き OSPI0/1

読み出し / 書き込みデータ有効ウィンドウは、プロセス、電圧、温度、動作周波数の変動によって変化します。最適な読み出し / 書き込みタイミングを動的に構成するために、データトレーニング手法を実装することもできます。データトレーニングを実装すると、特定のプロセス、電圧、周波数の動作条件において、温度範囲全体にわたって適切な動作を実現すると同時に、より高い動作周波数を実現できます。

データの送受信タイミングパラメータは、動作条件に基づいて動的に調整されるため、データトレーニングの使用事例では定義されていません。

表 6-86 は、データトレーニング付きの OSPI0/1 に必要な DLL 遅延を定義しています。表 6-87、図 6-102 図 6-103、表 6-88、図 6-104、図 6-105 に、データトレーニング付き OSPI0/1 のタイミング要件とスイッチング特性を示します。

表 6-86. PHY データ トレーニング用の OSPI0/1 DLL 遅延マッピング

モード	OSPI_PHY_CONFIGURATION_REG ビット フィールド	遅延値
送信		
すべてのモード	PHY_CONFIG_TX_DLL_DELAY_FLD	(1)
受信		
すべてのモード	PHY_CONFIG_RX_DLL_DELAY_FLD	(2)

(1) トレーニングソフトウェアによって決定される送信 DLL 遅延の値

(2) トレーニングソフトウェアによって決定される受信 DLL 遅延の値

表 6-87. OSPI0 のタイミング要件 – PHY データ トレーニング

図 6-102、図 6-103 を参照

番号		モード	最小値	最大値	単位
O15	$t_{su}(D-LBCLK)$	セットアップ時間、OSPI0_D[7:0] 有効から OSPI0_DQS のエッジまで	DQS 付き DDR	(1)	ns
O16	$t_h(LBCLK-D)$	ホールド時間、OSPI0_DQS のアクティブ エッジ後に OSPI0_D[7:0] を有効に保持すべき時間	DQS 付き DDR	(1)	ns
O21	$t_{su}(D-LBCLK)$	セットアップ時間、OSPI0_D[7:0] 有効から OSPI0_DQS のエッジまで	内部 PHY ループバック付き SDR	(1)	ns
O22	$t_h(LBCLK-D)$	ホールド時間、OSPI0_DQS のアクティブ エッジ後に OSPI0_D[7:0] を有効に保持すべき時間	内部 PHY ループバック付き SDR	(1)	ns
	t_{DWW}	データ有効ウィンドウ (O15 + O16)	1.8V、DQS 付き DDR	1.4	ns
		データ有効ウィンドウ (O21 + O22)	1.8V、内部 PHY ループバック付き SDR	1.7	ns

(1) データトレーニングを使用して最適なデータ有効ウィンドウを見つける場合、OSPI0/1_D[7:0] 入力の最小セットアップ時間およびホールド時間の要件は定義されません。 t_{DWW} パラメータは、必要な最小データ無効ウィンドウを定義します。このパラメータは、最小セットアップ時間や最小ホールド時間の代わりに提供され、接続されているデバイスから提供されるデータ有効ウィンドウとの互換性を確認するために使用する必要があります。




図 6-102. OSPI0/1 のタイミング要件 – PHY データ トレーニング、DQS 付き DDR




図 6-103. OSPI0/1 のタイミング要件 – PHY データ トレーニング、内部 PHY ループバック付き SDR

表 6-88. OSPI0/1 のスイッチング特性 – PHY データ トレーニング

図 6-104 および 図 6-105 を参照

番号	パラメータ		モード	最小値	最大値	単位
O1	t _c (CLK)	サイクル時間、OSPI0/1_CLK	1.8V、DDR	6.0	6.0	ns
O7			1.8V、SDR	6.0	6.0	ns
O2	t _w (CLKL)	パルス幅、OSPI0/1_CLK Low	DDR	((0.475P ⁽¹⁾) - 0.3)		ns
O8			SDR			
O3	t _w (CLKH)	パルス幅、OSPI0/1_CLK high	DDR	((0.475P ⁽¹⁾) - 0.3)		ns
O9			SDR			
O4	t _d (CSn-CLK)	遅延時間、OSPI0/1_CS[n:3:0] アクティブ エッジから OSPI0/1_CLK 立ち上がりエッジまで	DDR	((0.475P ⁽¹⁾) + (0.975M ⁽²⁾ R ⁽⁴⁾) + (0.028TD ⁽⁵⁾) - 1)	((0.525P ⁽¹⁾) + (1.025M ⁽²⁾ R ⁽⁴⁾) + (0.055TD ⁽⁵⁾) + 1)	ns
O10			SDR			
O5	t _d (CLK-CSn)	遅延時間、OSPI0/1_CLK 立ち上がりエッジから OSPI0/1_CS[n:3:0] 非アクティブ エッジまで	DDR	((0.475P ⁽¹⁾) + (0.975N ⁽³⁾ R ⁽⁴⁾) - (0.055TD ⁽⁵⁾) - 1)	((0.525P ⁽¹⁾) + (1.025N ⁽³⁾ R ⁽⁴⁾) - (0.028TD ⁽⁵⁾) + 1)	ns
O11			SDR			
O6	t _d (CLK-D)	遅延時間、OSPI0/1_CLK アクティブ エッジから OSPI0/1_D[7:0] 遷移まで	DDR	(6)	(6)	ns
O12			SDR			
	t _{DIVW}	データ無効ウィンドウ (O6 最大 - 最小)	DDR			1
		データ無効ウィンドウ (O12 最大 - 最小)	SDR			


(1) $P = \text{SCLK}$ サイクル時間 (ns) = OSPI0_CLK 周期 (ns)(2) $M = \text{OSPI_DEV_DELAY_REG}[D_INIT_FLD]$ (3) $N = \text{OSPI_DEV_DELAY_REG}[D_AFTER_FLD]$ (4) $R =$ リファレンス クロック サイクル時間 (ns 単位)(5) $TD = \text{PHY_CONFIG_TX_DLL_DELAY_FLD}$ (6) データトレーニングを使用して最適なデータ有効ウィンドウを見つける場合、OSPI0_D[7:0] 出力の最小および最大遅延時間は定義されません。 t_{DIVW} パラメータは、最大データ無効ウィンドウを定義します。このパラメータは、最小および最大遅延時間の代わりに提供され、接続されているデバイスのデータ有効ウィンドウ要件との互換性を確認するために使用する必要があります。

図 6-104. OSPI0/1 のスイッチング特性 - PHY DDR データ トレーニング




図 6-105. OSPI0/1 のスイッチング特性 - PHY SDR データ トレーニング

6.10.5.19.1.2 データ トレーニングなし OSPI

注

このセクションに示す I/O タイミングは、データトレーニングが実装されていない場合にのみ適用されます。さらに、この I/O タイミングは、対応する DLL 遅延がこのセクションの 表 6-89 で説明するように構成されている場合に、一部の OSPI 使用モードでのみ有効です。

セクション 6.10.5.19.1.2.4、セクション 6.10.5.19.1.2、セクション 6.10.5.19.1.2.2 および セクション 6.10.5.19.1.2 に、OSPI DDR および SDR モードのスイッチング特性を示します。

6.10.5.19.1.2.1 OSPI のタイミング要件 - SDR モード

表 6-89. OSPI DLL 遅延マッピング - SDR タイミング モード

モード	OSPI_PHY_CONFIGURATION_REG ビット フィールド	遅延値
すべてのモード	PHY_CONFIG_TX_DLL_DELAY_FLD	0x0
	PHY_CONFIG_RX_DLL_DELAY_FLD	0x0

表 6-90. OSPI のタイミング要件 - SDR モード

番号	パラメータ	説明	モード	最小値	最大値	単位
O21	$t_{su}(D-LBCLK)$	セットアップ時間、D[i:0] 有効からアクティブ LBCLK 入力 (DQS) エッジまで ⁽¹⁾	1.8V、外部ボード ループバック	0.6		ns
			3.3V、外部ボード ループバック	0.9		ns
O22	$t_h(LBCLK-D)$	ホールド時間、アクティブ LBCLK 入力 (DQS) エッジから D[i:0] 有効まで ⁽¹⁾	1.8V、外部ボード ループバック	1.7		ns
			3.3V、外部ボード ループバック	2		ns

(1) OSPI0 で D[i:0] の i は 7、OSPI1 で [i:0] の i は 3




図 6-106. OSPI のタイミング要件 - SDR、外部ループバック クロック

6.10.5.19.1.2.2 OSPI のスイッチング特性 – SDR モード

番号	パラメータ	説明	モード	最小値	最大値	単位
O7	$t_{c}(\text{CLK})$	サイクル時間、CLK	1.8 V	7		ns
			3.3 V	7.5		ns
O8	$t_{w}(\text{CLKL})$	パルス幅、CLK low		$((0.475P^{(1)}) - 0.3)$		ns
O9		パルス幅、CLK high		$((0.475P^{(1)}) - 0.3)$		ns
O10	$t_{d}(\text{CSn-CLK})$	遅延時間、CSn アクティブ エッジから CLK 立ち上がりエッジまで	1.8 V	$((0.475P^{(1)}) + (0.975M^{(2)}R^{(4)}) + (0.028TD^{(5)} - 0.055TD^{(5)} + 1)) + ((0.525P^{(1)}) + (1.025M^{(2)}R^{(4)}) + 1)$		ns
			3.3 V	$((0.475P^{(1)}) + (0.975M^{(2)}R^{(4)}) + (0.028TD^{(5)} - 0.055TD^{(5)} + 1)) + ((0.525P^{(1)}) + (1.025M^{(2)}R^{(4)}) + 1)$		ns
O11	$t_{d}(\text{CLK-CSn})$	遅延時間、CLK 立ち上がりエッジから CSn 非アクティブ エッジまで	1.8 V	$((0.475P^{(1)}) + (0.975N^{(3)}R^{(4)}) - (0.055TD^{(5)} - 0.028TD^{(5)} + 1)) + ((0.525P^{(1)}) + (1.025N^{(3)}R^{(4)}) - 1)$		ns
			3.3 V	$((0.475P^{(1)}) + (0.975N^{(3)}R^{(4)}) - (0.055TD^{(5)} - 0.028TD^{(5)} + 1)) + ((0.525P^{(1)}) + (1.025N^{(3)}R^{(4)}) - 1)$		ns
O12	$t_{d}(\text{CLK-D})$	遅延時間、CLK アクティブ エッジから D[i:0] 遷移まで ⁽⁶⁾	1.8 V	-1.16	1.25	ns
			3.3 V	-1.33	1.51	ns

- (1) P = CLK サイクル時間 = SCLK 周期
(2) M = OSPI_DEV_DELAY_REG[D_INIT_FLD]
(3) N = OSPI_DEV_DELAY_REG[D_AFTER_FLD]
(4) R = refclk
(5) TD = PHY_CONFIG_TX_DLL_DELAY_FLD
(6) OSPI0 で D[i:0] の i は 7、OSPI1 で [i:0] の i は 3




図 6-107. OSPI のスイッチング特性 – SDR

セクション 6.10.5.19.1.2.3、セクション 6.10.5.19.1.2.1、セクション 6.10.5.19.1.2.2、セクション 6.10.5.19.1.2.2、および図 6-106 に、OSPI DDR および SDR モードのタイミング要件を示します。

6.10.5.19.1.2.3 OSPI のタイミング要件 – DDR モード

表 6-91. OSPI DLL 遅延マッピング - DDR タイミング モード

モード	OSPI_PHY_CONFIGURATION_REG ビットフィールド	OSPI0	OSPI1
		遅延値	
送信			
1.8V	PHY_CONFIG_TX_DLL_DELAY_FLD	0x54	0x54
3.3V	PHY_CONFIG_TX_DLL_DELAY_FLD	0x55	0x5C
受信			
1.8V、DQS	PHY_CONFIG_RX_DLL_DELAY_FLD	0x23	0x29
3.3V、DQS	PHY_CONFIG_RX_DLL_DELAY_FLD	0x47	0x42
その他のすべてのモード	PHY_CONFIG_RX_DLL_DELAY_FLD	0x0	0x0

表 6-92. OSPI のタイミング要件 – DDR モード

番号	パラメータ	説明	モード	最小値	最大値	単位
O15	$t_{su}(D-LBCLK)$	セットアップ時間、D[i:0] 有効からアクティブ LBCLK (DQS) エッジまで ⁽¹⁾	1.8V、外部ボード ループバック	0.52		ns
			3.3V、外部ボード ループバック	1.97		ns
O16	$t_h(LBCLK-D)$	ホールド時間、アクティブ LBCLK (DQS) エッジから D[i:0] 有効の間 ⁽¹⁾	1.8V、外部ボード ループバック	1.24 ⁽²⁾		ns
			3.3V、外部ボード ループバック	1.44 ⁽²⁾		ns
O17	$t_{su}(D-DQS)$	セットアップ時間、DQS エッジから D[i:0] 遷移まで ⁽¹⁾	1.8V、DQS	-0.46		ns
			3.3V、DQS	-0.66		ns
O18	$t_h(DQS-D)$	ホールド時間、DQS エッジから D[i:0] 遷移まで ⁽¹⁾	1.8V、DQS	3.59		ns
			3.3V、DQS	8.89		ns

- (1) OSPI0 で D[i:0] の i は 7、OSPI1 で [i:0] の i は 3
(2) このホールド時間の要件は、一般的なフラッシュ デバイスのホールド時間よりも長いですが、したがって、SoC と、フラッシュ デバイスとの間のトレース長は、SoC のホールド時間を確実に満たすのに十分な長さにする必要があります。詳細については、『OSPI および QSPI 基板の設計およびレイアウトのガイドライン』を参照してください。




図 6-108. OSPI のタイミング要件 – DDR、外部ループバック クロックおよび DQS

6.10.5.19.1.2.4 OSPI のスイッチング特性 - PHY DDR モード

番号	パラメータ	説明	モード	最小値	最大値	単位
O1	$t_c(CLK)$	サイクル時間、CLK	1.8 V	19		ns
			3.3 V	19		ns
O2	$t_w(CCLKL)$	パルス幅、CLK low		((0.475P ⁽¹⁾) - 0.3)		ns
O3	$t_w(CCLKH)$	パルス幅、CLK high		((0.475P ⁽¹⁾) - 0.3)		ns

番号	パラメータ	説明	モード	最小値	最大値	単位
O4	t _d (CLK-CSn)	遅延時間、CSn アクティブ エッジから CLK 立ち上がりエッジまで	1.8 V	((0.475P ⁽¹⁾) + (0.975M ⁽²⁾ R ⁽⁴⁾) + (0.028TD ⁽⁵⁾) - 1)	((0.525P ⁽¹⁾) + (1.025M ⁽²⁾ R ⁽⁴⁾) + (0.055TD ⁽⁵⁾) + 1)	ns
			3.3 V	((0.475P ⁽¹⁾) + (0.975M ⁽²⁾ R ⁽⁴⁾) + (0.028TD ⁽⁵⁾) - 1)	((0.525P ⁽¹⁾) + (1.025M ⁽²⁾ R ⁽⁴⁾) + (0.055TD ⁽⁵⁾) + 1)	ns
O5	t _d (CLK-CSn)	遅延時間、CLK 立ち上がりエッジから CSn 非アクティブ エッジまで	1.8 V	((0.475P ⁽¹⁾) + (0.975N ⁽³⁾ R ⁽⁴⁾) + (0.055TD ⁽⁵⁾) - 1)	((0.525P ⁽¹⁾) + (1.025N ⁽³⁾ R ⁽⁴⁾) + (0.028TD ⁽⁵⁾) + 1)	ns
			3.3V、OSPI0 DDR TX、 3.3V、OSPI1 DDR TX	((0.475P ⁽¹⁾) + (0.975N ⁽³⁾ R ⁽⁴⁾) + (0.055TD ⁽⁵⁾) - 1)	((0.525P ⁽¹⁾) + (1.025N ⁽³⁾ R ⁽⁴⁾) + (0.028TD ⁽⁵⁾) + 1)	ns
O6	t _d (CLK-D)	遅延時間、CLK アクティブ エッジから D[i:0] 遷移まで ⁽⁶⁾	1.8V、OSPI0 DDR TX、 1.8V、OSPI1 DDR TX	-7.71	-1.56	ns
			3.3V、OSPI0 DDR TX、 3.3V、OSPI1 DDR TX	-7.71	-1.56	ns

(1) P = CLK サイクル時間 = SCLK 周期

(2) M = OSPI_DEV_DELAY_REG[D_INIT_FLD]

(3) N = OSPI_DEV_DELAY_REG[D_AFTER_FLD]

(4) R = リファレンス クロック サイクル時間 (ns 単位)

(5) TD = PHY_CONFIG_TX_DLL_DELAY_FLD

(6) OSPI0 で D[i:0] の i は 7、OSPI1 で [i:0] の i は 3




図 6-109. OSPI のスイッチング特性 – DDR

6.10.5.19.2 OSPI0/1 タップモード

6.10.5.19.2.1 OSPI0 タップ SDR のタイミング

表 6-93、図 6-110、表 6-94、図 6-111 に、OSPI0 タップ SDR モードのタイミング要件とスイッチング特性を示します。

表 6-93. OSPI0/1 のタイミング要件 – タップ SDR モード

図 6-110 参照

番号		モード	最小値	最大値	単位
O19	$t_{su}(D-CLK)$	セットアップ時間、OSPI0/1_D[7:0] 有効から アクティブ OSPI0/1_CLK エッジまで	ループバックなし	(15.4 - (0.975T ⁽¹⁾ R ⁽²⁾))	ns
O20	$t_h(CLK-D)$	ホールド時間、OSPI0/1_CLK のアクティブ エッジから OSPI0/1_D[7:0] 有効の間	ループバックなし	(-5.2 + (0.975T ⁽¹⁾ R ⁽²⁾))	ns

(1) T = OSPI_RD_DATA_CAPTURE_REG[DELAY_FLD]

(2) R = 基準クロック サイクル時間 (ns)




図 6-110. OSPI0/1 のタイミング要件 – タップ SDR、ループバックなし

表 6-94. OSPI0/1 のスイッチング特性 – タップ SDR モード

図 6-111 参照

番号	パラメータ	モード	最小値	最大値	単位
O7	$t_{c(CLK)}$	サイクル時間、OSPI0/1_CLK	20		ns
O8	$t_{w(CLKL)}$	パルス幅、OSPI0/1_CLK Low	$((0.475P^{(1)}) - 0.3)$		ns
O9	$t_{w(CLKH)}$	パルス幅、OSPI0/1_CLK high	$((0.475P^{(1)}) - 0.3)$		ns
O10	$t_{d(CSn-CLK)}$	遅延時間、OSPI0/1_CSn[3:0] アクティブ エッジから OSPI0/1_CLK 立ち上がりエッジまで	$((0.475P^{(1)}) + (0.975M^{(2)}R^{(4)} - 1))$	$((0.525P^{(1)}) + (1.025M^{(2)}R^{(4)} + 1))$	ns
O11	$t_{d(CLK-CSn)}$	遅延時間、OSPI0/1_CLK 立ち上がりエッジから OSPI0/1_CSn[3:0] 非アクティブ エッジまで	$((0.475P^{(1)}) + (0.975N^{(3)}R^{(4)} - 1))$	$((0.525P^{(1)}) + (1.025N^{(3)}R^{(4)} + 1))$	ns
O12	$t_{d(CLK-D)}$	遅延時間、OSPI0/1_CLK アクティブ エッジから OSPI0/1_D[7:0] 遷移まで	-2	2	ns

(1) P = CLK サイクル時間 = SCLK 周期 (ns 単位)

(2) M = OSPI_DEV_DELAY_REG[D_INIT_FLD]

(3) N = OSPI_DEV_DELAY_REG[D_AFTER_FLD]

(4) R = 基準クロック サイクル時間 (ns)




図 6-111. OSPI0/1 のスイッチング特性 – タップ SDR、ループバックなし

6.10.5.19.2.2 OSPI0 タップ DDR のタイミング

表 6-95、図 6-112、表 6-96、図 6-113 に、OSPI0 タップ DDR モードのタイミング要件とスイッチング特性を示します。

表 6-95. OSPI0/1 のタイミング要件 – タップ DDR モード

図 6-112 参照

番号		モード	最小値	最大値	単位
O13	$t_{su}(D-CLK)$	セットアップ時間、OSPI0/1_D[7:0] 有効から アクティブ OSPI0/1_CLK エッジまで	ループバックなし	(17.04 - (0.975T ⁽¹⁾ R ⁽²⁾))	ns
O14	$t_h(CLK-D)$	ホールド時間、OSPI0/1_CLK のアクティブ エッジから OSPI0/1_D[7:0] 有効の間	ループバックなし	(-3.16 + (0.975T ⁽¹⁾ R ⁽²⁾))	ns

(1) T = OSPI_RD_DATA_CAPTURE_REG[DELAY_FLD]

(2) R = 基準クロック サイクル時間 (ns)




図 6-112. OSPI0/1 のタイミング要件 – タップ DDR、ループバックなし

表 6-96. OSPI0/1 のスイッチング特性 – タップ DDR モード

図 6-113 参照

番号	パラメータ	モード	最小値	最大値	単位
O1	$t_{c}(\text{CLK})$	サイクル時間、OSPI0/1_CLK	40		ns
O2	$t_{w}(\text{CLKL})$	パルス幅、OSPI0/1_CLK Low	$((0.475P^{(1)}) - 0.3)$		ns
O3	$t_{w}(\text{CLKH})$	パルス幅、OSPI0/1_CLK high	$((0.475P^{(1)}) - 0.3)$		ns
O4	$t_{d}(\text{CSn-CLK})$	遅延時間、OSPI0/1_CS[n:0] アクティブ エッジから OSPI0/1_CLK 立ち上がりエッジまで	$((0.475P^{(1)}) + ((0.975M^{(2)}R^{(4)}) - 1))$	$((0.525P^{(1)}) + ((1.025M^{(2)}R^{(4)}) + 1))$	ns
O5	$t_{d}(\text{CLK-CSn})$	遅延時間、OSPI0/1_CLK 立ち上がりエッジから OSPI0/1_CS[n:0] 非アクティブ エッジまで	$((0.475P^{(1)}) + ((0.975N^{(3)}R^{(4)}) - 1))$	$((0.525P^{(1)}) + ((1.025N^{(3)}R^{(4)}) + 1))$	ns
O6	$t_{d}(\text{CLK-D})$	遅延時間、OSPI0/1_CLK アクティブ エッジから OSPI0/1_D[7:0] 遷移まで	$(-5.04 + ((0.975(T^{(5)} + 1)R^{(4)}) - (0.525P^{(1)})))$	$(3.64 + ((1.025(T^{(5)} + 1)R^{(4)}) - (0.475P^{(1)})))$	ns

- (1) P = CLK サイクル時間 = SCLK 周期 (ns 単位)
(2) M = OSPI_DEV_DELAY_REG[D_INIT_FLD]
(3) N = OSPI_DEV_DELAY_REG[D_AFTER_FLD]
(4) R = 基準クロック サイクル時間 (ns)
(5) T = OSPI_RD_DATA_CAPTURE_REG[DDR_READ_DELAY_FLD]




図 6-113. OSPI0/1 のスイッチング特性 – タップ DDR、ループバックなし

6.10.5.20 OLDI

6.10.5.20.1 OLDI スwitching特性

番号	パラメータ	モード	最小値	最大値	単位
O1	LVDS の Low から High への遷移時間の最大値	IOSET1	0.18	0.5	ns
O2	LVDS の High から Low への遷移時間の最大値	IOSET1	0.18	0.5	ns
O3	トランスミッタ出力ビット幅の最小値	IOSET1	1	1	UI
O4	トランスミッタのパルス位置 - 正規化	IOSET1	0.25	0.75	ns
O5	ビット 7:0 のパルス位置でのトランスミッタ・パルス位置の変動	IOSET1	-0.06	0.06	ns
O6	TxOut チャンネル間スキュー	IOSET1		110	ns
O7	トランスミッタのジッタ、サイクル間	IOSET1	0.028	0.035	ns
O8	入力総ジッタ許容値 (データからクロックへのスキュー、パルス位置の変動を含む)	IOSET1		0.25	ns




図 6-114. OLDI トランスミッタのパルス位置




図 6-115. OLDI データ出力ジッタ




図 6-116. LVDS 出力遷移時間

デバイスのテクニカル リファレンス マニュアルで「ペリフェラル」の章にある「ディスプレイ サブシステム (DSS) およびペリフェラル」セクションを参照してください。

6.10.5.21 PCIe

PCI-Express サブシステムは、PCIe® ベース仕様、レビジョン 4.0 に準拠しています。タイミングの詳細については、仕様を参照してください。

詳細については、デバイスの TRM の「ペリフェラル」章にある「ペリフェラル コンポーネント インターコネクト エクスプレス (PCIe) サブシステム」セクションを参照してください。

6.10.5.22 タイマ

表 6-97 に、タイマのタイミング条件を示します。

表 6-97. タイマのタイミング条件

パラメータ	説明	モード	最小値	最大値	単位
入力条件					
SR _i	入力スルーレート	キャプチャ	0.5	5	V/ns
出力条件					
C _L	出力負荷容量	PWM	2	10	pF

セクション 6.10.5.22.1、セクション 6.10.5.22.2、図 6-117 に、タイマのタイミングとスイッチング特性を示します。

6.10.5.22.1 タイマのタイミング要件

番号	パラメータ	説明	モード	最小値	最大値	単位
T1	t _w (TINPH)	パルス幅、High	キャプチャ	2.5 + 4P ⁽¹⁾		ns
T2	t _w (TINPL)	パルス幅、Low	キャプチャ	2.5 + 4P ⁽¹⁾		ns

(1) P = 機能クロック周期 (ns 単位)。

6.10.5.22.2 タイマのスイッチング特性

番号	パラメータ	説明	モード	最小値	最大値	単位
T3	t _w (TOUTH)	パルス幅、High	PWM	-2.5 + 4P ⁽¹⁾		ns
T4	t _w (TOUTL)	パルス幅、Low	PWM	-2.5 + 4P ⁽¹⁾		ns

(1) P = 機能クロック周期 (ns 単位)。




図 6-117. タイマのタイミング

詳細については、デバイスのテクニカル リファレンス マニュアルで「ペリフェラル」の章にある「タイマ」セクションを参照してください。

6.10.5.23 UART

表 6-98 に、UART のタイミング条件を示します。

表 6-98. UART のタイミング条件

パラメータ	説明	最小値	最大値	単位
入力条件				
SR _i	入力スルーレート	0.5	5	V/ns
出力条件				
C _L	出力負荷容量	1	30 ⁽¹⁾	pF

(1) この値は、絶対最大負荷容量を表します。UART のボーレートが上昇するにつれて、接続されているデバイスに十分なタイミング マージンを確保するために、負荷容量をこの最大制限より小さい値に減らす必要があります。容量性負荷の増加に伴い、出力の立ち上がり / 立ち下がり時間が長くなり、接続されているデバイスのレシーバに対してデータが有効である時間が短くなります。したがって、接続されたデバイスが動

作ボーレートで必要とする最小データ有効時間を理解することが重要です。次に、デバイス IBIS モデルを使用して、UART 信号上の実際の負荷容量によって、接続されているデバイスの最小データ有効時間に違反するほど立ち上がり / 立ち下がり時間が増加しないことを確認します。

セクション 6.10.5.23.1、セクション 6.10.5.23.2、図 6-118 に、UART インターフェ이스のタイミング要件とスイッチング特性を示します。

6.10.5.23.1 UART のタイミング要件

番号	パラメータ	説明	モード	最小値	最大値	単位
4	$t_{w(\text{rxd})}$	パルス幅、受信データビット High または Low		0.95U ⁽¹⁾ (2)	1.05U ⁽¹⁾ (2)	ns
5	$t_{w(\text{rxds})}$	パルス幅、受信スタートビット Low		0.95U ⁽¹⁾ (2)		ns

(1) U = UART のボー時間 = $1 /$ プログラムされたボーレート。

(2) この値はデータ有効時間を規定します。ここで、入力電圧は V_{IH} を上回る、または V_{IL} を下回る必要があります。

6.10.5.23.2 UART スイッチング特性

番号	パラメータ	説明	最小値	最大値	単位
	$f_{(\text{baud})}$	プログラム可能な最大ボーレート		12	Mbps
2	$t_{w(\text{TX})}$	パルス幅、送信データビット High または Low	$U - 2^{(1)}$	$U + 2^{(1)}$	ns
3	$t_{w(\text{RTS})}$	パルス幅、送信スタートビット High または Low	$U - 2^{(1)}$		ns

(1) U = UART のボー時間 = $1 /$ プログラムされたボーレート。




図 6-118. UART のタイミング

詳細については、デバイスのテクニカル リファレンス マニュアルで「ペリフェラル」の章にある「ユニバーサル非同期レシーバ / トランスミッタ (UART)」セクションを参照してください。

6.10.5.24 USB

USB 2.0 サブシステムは、ユニバーサル シリアル バス (USB) 仕様、リビジョン 2.0 に準拠しています。タイミングの詳細については、仕様を参照してください。

USB 3.1 Gen1 デュアルロール デバイス サブシステムは、USB (Universal Serial Bus) 3.1 仕様、リビジョン 1.0 に準拠しています。タイミングの詳細については、仕様を参照してください。

6.10.6 エミュレーションおよびデバッグ

6.10.6.1 トレース

注

DEBUG0 には、複数のピンに多重化可能な信号が 1 つ以上あります。このセクションで定義されているタイミング要件とスイッチング特性は、IOSET と呼ばれる特定のピンの組み合わせにのみ有効です。このインターフェイスに有効なピンの組み合わせ (IOSET) は、[SysConfig-PinMux ツール](#)で定義されます。


表 6-99. トレースのタイミング条件

パラメータ		最小値	最大値	単位
出力条件				
C_L	出力負荷容量	2	5	pF
PCB 接続要件				
t_d (Trace Mismatch)	すべてのパターンにわたる伝搬遅延の不整合		200	ps

表 6-100 および 図 6-119 は、推奨動作条件と電気的特性条件に基づくテストを想定しています。

表 6-100. トレースのスイッチング特性

番号	パラメータ		最小値	最大値	単位
1.8 V モード					
DBTR1	t_c (TRC_CLK)	サイクル時間、TRC_CLK	6.50		ns
DBTR2	t_w (TRC_CLKH)	パルス幅、TRC_CLK High	2.50		ns
DBTR3	t_w (TRC_CLKL)	パルス幅、TRC_CLK Low	2.50		ns
DBTR4	t_{osu} (TRC_DATAV-TRC_CLK)	出力セットアップ時間、TRC_DATA 有効から TRC_CLK エッジまで	0.81		ns
DBTR5	t_{oh} (TRC_CLK-TRC_DATAI)	出力ホールド時間、TRC_CLK エッジから TRC_DATA 無効まで	0.81		ns
DBTR6	t_{osu} (TRC_CTLV-TRC_CLK)	出力セットアップ時間、TRC_CTL 有効から TRC_CLK エッジまで	0.81		ns
DBTR7	t_{oh} (TRC_CLK-TRC_CTLI)	出力ホールド時間、TRC_CLK エッジから TRC_CTL 無効まで	0.81		ns
3.3 V モード					
DBTR1	t_c (TRC_CLK)	サイクル時間、TRC_CLK	9.75		ns
DBTR2	t_w (TRC_CLKH)	パルス幅、TRC_CLK High	4.13		ns
DBTR3	t_w (TRC_CLKL)	パルス幅、TRC_CLK Low	4.13		ns
DBTR4	t_{osu} (TRC_DATAV-TRC_CLK)	出力セットアップ時間、TRC_DATA 有効から TRC_CLK エッジまで	1.22		ns
DBTR5	t_{oh} (TRC_CLK-TRC_DATAI)	出力ホールド時間、TRC_CLK エッジから TRC_DATA 無効まで	1.22		ns
DBTR6	t_{osu} (TRC_CTLV-TRC_CLK)	出力セットアップ時間、TRC_CTL 有効から TRC_CLK エッジまで	1.22		ns
DBTR7	t_{oh} (TRC_CLK-TRC_CTLI)	出力ホールド時間、TRC_CLK エッジから TRC_CTL 無効まで	1.22		ns



SPRSP08_Debug_01

図 6-119. トレースのスイッチング特性

6.10.6.2 JTAG

注

JTAG 信号は、デバイス上の 2 つの IO 電源ドメインに分割されます。このセクションで定義するタイミング パラメータは、2 つの IO 電源ドメインが同じ電圧で動作し、レベルシフタが信号パスに挿入されていない場合にのみ適用されます。2 つの IO 電源ドメインを異なる電圧で動作させる場合、以下のタイミング パラメータの値は定義されません。一部が 1.8V で動作し、他の部分が 3.3V で動作している場合には、デバイスの IO バッファを通る伝搬遅延が異なるからです。これにより、タイミング マージンは、このセクションで定義される値よりも実質的に減少します。システム設計者が適切なレベル シフタを実装し、異なる電圧で動作しているレベル シフタと IO バッファによって挿入される追加の遅延に対応するために動作周波数を低下させるならば、2 つの IO 電源ドメインが異なる電圧で動作していても JTAG インターフェイスは引き続き機能することが期待されます。

表 6-101. JTAG のタイミング条件

パラメータ		最小値	最大値	単位
入力条件				
SR _I	入力スルーレート	0.50	2.00	V/ns
出力条件				
C _L	出力負荷容量	5	15	pF
PCB 接続要件				
t _d (Trace Delay)	各パターンの伝搬遅延	83.5	1000 ⁽¹⁾	ps
t _d (Trace Mismatch Delay)	すべてのパターンにわたる伝搬遅延の不整合		100	ps

(1) JTAG 信号トレースに関連する最大伝搬遅延は、最大 TCK 動作周波数に大きな影響を及ぼします。トレース遅延をこの値より大きくすることも可能ですが、追加のトレース遅延を考慮して TCK の動作周波数を下げる必要があります。

6.10.6.2.1 JTAG の電氣的データおよびタイミング

セクション 6.10.6.2.1.1、セクション 6.10.6.2.1.2、図 6-120 は、推奨動作条件と電氣的特性条件に基づくテストを想定しています。

6.10.6.2.1.1 JTAG のタイミング要件

図 6-120 を参照

番号			最小値	最大値	単位
J1	t _c (TCK)	最小サイクル時間、TCK	46.5 ⁽¹⁾		ns
J2	t _w (TCKH)	最小パルス幅、TCK High	18.6 ⁽²⁾		ns
J3	t _w (TCKL)	最小パルス幅、TCK Low	18.6 ⁽²⁾		ns
J4	t _{su} (TDI-TCK)	最小入力セットアップ時間、TDI 有効から TCK High まで	4.5		ns
	t _{su} (TMS-TCK)	最小入力セットアップ時間、TMS 有効から TCK High まで	4.5		ns

図 6-120 を参照

番号		最小値	最大値	単位
J5	$t_{h(TCK-TDI)}$ 最小入力ホールド時間、TCK High から TDI 有効の間	2		ns
	$t_{h(TCK-TMS)}$ 最小入力ホールド時間、TCK High から TMS 有効の間	2		ns

- (1) 最大 TCK 動作周波数は、接続されているデバッガについて、次のタイミング要件およびスイッチング特性を想定しています。デバッガがこれらの前提のいずれかを上回る場合、適切なタイミング マージンを確保するために、TCK の動作周波数を下げる必要があります。
- 最小 TDO セットアップ時間は、TCK の立ち上がりエッジに対して 4.6 ns
 - TCK の立ち下がりエッジに対して -16.5 ns～14.0 ns の範囲の TDI および TMS 出力遅延
- (2) $P = \text{TCK サイクル時間 (ns 単位)}$

6.10.6.2.1.2 JTAG のスイッチング特性

図 6-120 を参照

番号	パラメータ	最小値	最大値	単位
J6	$t_d(TCKL-TDOI)$ 最小遅延時間、TCK Low から TDO 無効まで	0		ns
J7	$t_d(TCKL-TDOV)$ 最大遅延時間、TCK Low から TDO 有効まで		12	ns

1. JTAG 信号は、デバイス上の 2 つの IO 電源ドメインに分割されます。この表に定義されているタイミング パラメータは、2 つの IO 電源ドメインが同じ電圧で動作している場合にのみ適用されます。2 つの IO 電源ドメインを異なる電圧で動作させる場合、これらのタイミング パラメータの値は定義されません。一部が 1.8V で動作し、他の部分が 3.3V で動作している場合には、デバイスの IO バッファを通る伝搬遅延が異なるからです。これにより、タイミング マージンは、この表に定義された値よりも実質的に減少します。システム設計者が適切なレベル シフタを実装し、異なる電圧で動作しているレベル シフタと IO バッファによって挿入される追加の遅延に対応するために動作周波数を低下させるならば、2 つの IO 電源ドメインが異なる電圧で動作していても JTAG インターフェイスは引き続き機能することが期待されます。




図 6-120. JTAG のタイミング要件およびスイッチング特性

7 アプリケーション、実装、およびレイアウト

注

以下のアプリケーション情報は、テキサス・インスツルメンツの製品仕様に含まれるものではなく、テキサス・インスツルメンツはその正確性も完全性も保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。お客様は設計実装を検証しテストすることで、システムの機能を確認する必要があります。

7.1 デバイスの接続およびレイアウトの基礎

7.1.1 電源のデカップリングおよびバルク コンデンサ

7.1.1.1 電源供給回路の実装ガイド

『TPS6594133A-Q1 PMIC およびデュアル HCPS コンバータを使用した絶縁型電源グループ用の Jacinto™ J7 SoC ファミリーへの電源供給』ユーザー ガイドは、電源供給回路を正しく実装するためのガイダンスを提供します。これには、PCB スタックアップ ガイダンスと、デカップリング コンデンサの選択および配置を最適化するためのガイダンスが含まれます。TI は、このアプリケーション レポートに記載されているボード設計ガイドラインに従った設計のみをサポートしています。

7.1.2 外部発振器

外部発振器の詳細については、「[クロック仕様](#)」を参照してください。

7.1.3 JTAG および EMU

テキサス・インスツルメンツは、JTAG のサポートだけでなく、さまざまなデバッグ機能を備えた各種の拡張開発システム (XDS) JTAG コントローラをサポートしています。この情報の概要については、『[XDS ターゲット接続ガイド](#)』を参照してください。

EMU ルーティングの推奨事項の詳細については、『[エミュレーションおよびトレース ヘッダー テクニカル リファレンス マニュアル](#)』を参照してください。

7.1.4 リセット

このデバイスは、4 つの外部リセット ピン (MCU_PORz、MCU_RESETz、PORz、RESET_REQz) と、2 つのリセット ステータス ピン (MCU_RESETSTATz、RESETSTATz) を備えています。これらのピンは、外部のパワー グッド回路または PMIC (電源管理 IC) によって駆動できます。MCU_PORz ピンとメイン PORz ピンは、電源投入フェーズの間、およびすべての電源と HFOSC0 クロックが安定するまで、アクティブ Low に保持する必要があります。

すべての MCU ドメイン リセットは、デバイス全体に対するコントローラ リセットとして機能しますが、メイン ドメイン リセットはメインドメインだけをリセットします (MCU ドメインは、すべてのメインドメイン リセットからリセットが分離されています)。

7.1.5 未使用のピン

未使用ピンの詳細については、「[ピン接続要件](#)」を参照してください。

7.1.6 Jacinto™ 7 デバイスのハードウェア設計ガイド

『Jacinto™ 7 デバイスのハードウェア設計ガイド』ドキュメントには、Jacinto™ 7 ファミリーのプロセッサに関するハードウェア システム設計の考慮事項が記載されています。この設計ガイドは、アプリケーション ハードウェアを開発する際の支援として使用することを意図しています。

7.2 ペリフェラルおよびインターフェイス固有の設計情報

7.2.1 LPDDR4 基板の設計およびレイアウトのガイドライン

『Jacinto 7 DDR 基板の設計およびレイアウトのガイドライン』の目標は、すべての設計者に対して LPDDR4 システムの実装を明快にすることです。要件を一連のレイアウトおよび配線ルールに絞り込んで、設計者が、テキサス・インスツルメン


ツのサポートするトポロジに対応した堅牢な設計を正しく実装できるようにしています。テキサス・インスツルメンツは、LPDDR4 メモリを使用したボード設計において、このドキュメントのガイドラインに従ったものだけをサポートしています。

7.2.2 OSPI および QSPI 基板の設計およびレイアウト ガイドライン

以下のセクションでは、OSPI および QSPI インターフェイスの配線にあたって従うべき配線ガイドラインについて詳しく説明します。

7.2.2.1 ループバックなしおよび内部パッド ループバック

- MCU_OSPI[x]_CLK 出力信号は、フラッシュ デバイスの CLK ピンに接続する必要があります
- MCU_OSPI[x]_CLK 信号からフラッシュ デバイスへの信号伝搬遅延は 450ps 未満 (ストリップラインの場合は約 7cm、マイクロストリップの場合は約 8cm) とする必要があります
- 図 7-1 に示すように、50Ω の PCB 配線および直列終端を推奨します
- 伝搬遅延とマッチング:
 - A から B は 450ps 未満
 - マッチング スキュー: < 60ps



* 0Ω 抵抗 (R1) は、MCU_OSPI[x]_CLK ピンのできるだけ近くに配置して、必要に応じて微調整するためのブレースホルダです。


図 7-1. OSPI インターフェイスの概略回路図

7.2.2.2 外部ボードのループバック

- MCU_OSPI[x]_CLK 出力信号は、フラッシュ デバイスの CLK ピンに接続する必要があります
- MCU_OSPI[x]_LBCLKO 出力信号は、MCU_OSPI[x]_DQS 入力にループバックする必要があります
- MCU_OSPI[x]_CLK ピンからフラッシュ デバイス CLK 入力ピンまでの信号伝搬遅延 (A から B まで) は、MCU_OSPI[x]_LBCLKO ピンから MCU_OSPI[x]_DQS ピンまでの信号伝搬遅延の半分 (C から D まで) / 2) とほぼ等しくなっている必要があります以下の注記を参照してください。
- MCU_OSPI[x]_CLK ピンからフラッシュ デバイス CLK 入力ピンまでの信号伝搬遅延 (A から B まで) は、フラッシュ デバイスと SoC デバイスの間の制御およびデータ信号の信号伝搬遅延 (E から F まで、または F から E まで) とほぼ等しくなっている必要があります
-  7-2 に示すように、50Ω の PCB 配線および直列終端を推奨します
- 伝搬遅延とマッチング:
 - (A から B まで) = (E から F まで) = ((C から D まで) / 2)
 - マッチング スキュー: < 60ps

注

OSPI 基板のループバック ホールド時間の要件 (OSPI で説明) は、標準的なフラッシュ デバイスによって供給されるホールド時間よりも長くなっています。このため、MCU_OSPI[x]_LBCLKO ピンから MCU_OSPI[x]_DQS ピンまでの長さ (C から D まで) を短くして補償できます。




* 0Ω 抵抗 (R1) は、MCU_OSPI[x]_CLK ピンおよび MCU_OSPI[x]_LBCLKO ピンのできるだけ近くに配置して、必要に応じて微調整するためのプレースホルダです。

図 7-2. OSPI インターフェ이스の概略回路図

7.2.2.3 DQS (オクタル フラッシュ デバイスでのみ使用可能)

- MCU_OSPI[x]_CLK 出力信号は、フラッシュ デバイスの CLK ピンに接続する必要があります
- フラッシュ デバイスの DQS ピンは、MCU_OSPI[x]_DQS 信号に接続する必要があります
- MCU_OSPI[x]_CLK ピンからフラッシュ デバイス CLK 入力ピンまでの信号伝搬遅延 (A から B まで) は、MCU_OSPI[x]_DQS ピンから DQS 出力ピンまでの信号伝搬遅延 (C から D まで) とほぼ等しくなる必要があります
- 図 7-3 に示すように、50Ω の PCB 配線および直列終端を推奨します
- 伝搬遅延とマッチング:
 - A から B = C から D
 - マッチング スキュー: < 60ps



* 0Ω 抵抗 (R1) は、MCU_OSPI[x]_CLK ピンのできるだけ近くに配置して、必要に応じて微調整するためのプレースホルダです。

図 7-3. OSPI インターフェイスの概略回路図

7.2.3 USB VBUS 設計ガイドライン

USB 3.1 仕様では、VBUS 電圧は通常動作で最大 5.5V であり、「パワー デリバリー」追補がサポートされている場合は最大 20V になることが許容されています。一部の車載アプリケーションは、最大電圧を 30V にする必要があります。

このデバイスでは、外付けの分圧抵抗を使用して VBUS 信号電圧を下げる必要があります (図 7-4 を参照)。これにより、実際のデバイス ピン (USB0_VBUS) に印加される電圧が制限されます。これらの外部抵抗の許容誤差は 1% 以下、ツェナー ダイオードの 5V でのリーク電流は 100nA 未満とする必要があります。(1)




図 7-4. USB VBUS 検出分圧器 / クランプ回路

デバイスの電源がオフのときに VBUS が印加された場合、[図 7-4](#) に示す外部回路によって実際のデバイス ピンへの入力電流が制限されるため、USB0_VBUS ピンはフェイルセーフであると考えられます。

7.2.4 VMON/POK を使用したシステム電源監視の設計ガイドライン

VMON1_ER_VSYS ピンは、システム電源を監視する手段を提供します。このシステム電源は、通常、システム全体を対象とする単一のあらかじめ安定化された電源です。この電源から供給される外部分圧器回路の出力を内部基準電圧と比較することによってこの電源を監視します。VMON1_ER_VSYS に印加される電圧が内部基準電圧を下回ると、パワーフェイル イベントがトリガされます。実際のシステム電源電圧トリップ ポイントは、外付け抵抗による分圧回路の実装に使用する部品の値を選択するときに、システム設計者が決定します。分圧抵抗回路を設計する際は、システム電源監視のトリップ ポイントの変動に寄与するさまざまな要因を理解することが重要です。最初に考慮するのは、VMON1_ER_VSYS 入力スレッショルドの初期精度です。このスレッショルドの公称値は 0.45V で、変動は $\pm 3\%$ です。分圧抵抗回路の実装には、同程度の熱係数で高精度の 1% 抵抗を推奨します。これにより、抵抗値の誤差に起因する変動を最小限に抑えることができます。VMON1_ER_VSYS に関連する入力リーク電流も考慮する必要があります。これは、ピンに流入する電流によって分圧器出力に負荷誤差が生じるためです。VMON1_ER_VSYS 入力のリーク電流は、 0.45V 印加時に 10nA ～ $2.5\mu\text{A}$ の範囲となる可能性があります。

注

抵抗分圧器は、通常動作条件において、その出力電圧が「推奨動作条件」に定義された最大値を決して超えないように設計する必要があります。

システム電源が公称 5V で、最大トリガ スレッショルドが $5\text{V} - 10\%$ 、すなわち 4.5V の場合の例を [図 7-5](#) に示します。

この例では、抵抗値を選択するときに、どの変数が最大トリガ スレッショルドに影響を与えるかを理解することが重要です。システム電源が 10% 低下するまでトリップしない分圧器を設計するには、VMON1_ER_VSYS 入力スレッショルドが $0.45\text{V} + 3\%$ であるデバイスを検討する必要があることは明らかです。抵抗の許容誤差と入力リーク電流の影響も考慮する必要がありますが、これらの寄与が最大トリガ ポイントにどのように影響するかは明らかではない場合があります。最大トリガ電圧を生成する部品値を選択するときは、VMON1_ER_VSYS ピンの入力リーク電流が $2.5\mu\text{A}$ であるという条件と、 $R1$ の値が 1% 低く、 $R2$ の値が 1% 高いという条件を考慮する必要があります。 $R1 = 4.81\text{k}\Omega$ および $R2 = 40.2\text{k}\Omega$ の抵抗分圧器を実装すると、結果として最大トリガ スレッショルドは 4.523V になります。

上記のように最大トリガ電圧を満たすように部品の値を選択すると、システム設計者は、 $R1$ の値が 1% 高く、 $R2$ の値が 1% 低い場合、および入力リーク電流が 10nA またはゼロの場合、出力電圧が $0.45\text{V} - 3\%$ になる印加電圧を計算することにより、最小トリガ電圧を決定できます。上記の抵抗値とゼロの入力リーク電流を組み合わせた結果、最小トリガ スレッショルドは 4.008V となります。

ここでは、システム電源電圧トリップ ポイントが 4.008V ～ 4.523V の範囲となる例を示しています。この範囲のうち約 250mV は、VMON1_ER_VSYS の入力スレッショルド精度 $\pm 3\%$ によって発生し、この範囲の約 150mV は抵抗の誤差 $\pm 1\%$ によって発生します。また、この範囲の約 100mV は、VMON1_ER_VSYS の入力リーク電流が $2.5\mu\text{A}$ である場合の負荷誤差により発生します。

この例で選択した抵抗値では、システム電源が 4.5V のとき、分圧抵抗により約 $100\mu\text{A}$ のバイアス電流が発生します。上記の 100mV の負荷誤差は、分圧抵抗を流れるバイアス電流を約 1mA に増やすことにより、約 10mV に低減できます。したがって、抵抗分圧器のバイアス電流と負荷誤差の関係は、部品の値を選択するときにシステム設計者が考慮する必要があります。

VMON1_ER_VSYS は、最小のヒステリシスで、過渡に対する高帯域応答を備えているため、システム設計者は分圧器出力にノイズ フィルタを実装することも考慮する必要があります。これは、[図 7-5](#) に示すように、 $R1$ の両端にコンデンサを取り付けることで実現できます。ただし、システム設計者は、システムの電源ノイズと、過渡現象に対して予測される応答に基づいて、このフィルタの応答時間を決定する必要があります。

システム電源電圧が公称 5V で、目標のトリガ スレッショルドが -10% すなわち 4.5V の場合の例を [図 7-5](#) に示します。




図 7-5. システム電源監視分圧回路

VMON2_IR_VCPU は、システム電源を監視する手段を提供します。**VMON2_IR_VCPU** ピンは、基板上で **VDD_CPU** ピンのできるだけ近くに外部から接続することを推奨します。**VMON6_IR_VEXT0P8** を備えた SoC は、オプションで **VDD_CORE** や **VDD_MCU** など他のドメインを監視できます。同様に、これらの信号は、ボード上で **VDD_CORE** ピンまたは **VDD_MCU** ピンのできるだけ近くに配置します。

VMON3_IR_VEXT1P8 および **VMON4_IR_VEXT1P8** ピンは、外部の 1.8V 電源を監視する手段を提供します。**VMON5_IR_VEXT3P3** ピンは、外部 3.3V 電源を監視する手段を提供します。この SoC には、ソフトウェア制御の内部分圧抵抗が実装されています。ソフトウェアにより、内部分圧抵抗回路をプログラミングして、適切な低電圧および過電圧の割り込みを生成できます。これらのピンには、外付けの分圧抵抗から電力を供給しないでください。監視対象の電圧を調整する必要がある場合は、監視ピンに接続する前に、分圧された電圧をバッファしてください。

7.2.5 高速差動信号のルーティングガイド

『[高速インターフェースのレイアウト ガイドライン](#)』には、高速差動信号を正しく配線するためのガイダンスが示されています。これには、PCB スタックアップと材料のガイダンス、配線スキュー、長さ、間隔の制限が含まれます。TI は、このアプリケーション レポートに記載されているボード設計ガイドラインに従った設計のみをサポートしています。

7.2.6 熱ソリューションガイダンス

『[DSP および ARM アプリケーション プロセッサ用の熱設計ガイド](#)』は、このデバイスを搭載したシステム設計の熱ソリューションを正しく実装するための指針を提供しています。この資料は、熱ソリューションに関連する一般的な用語と方法に関する背景情報を記載しています。TI は、このアプリケーション レポートに記載されているシステム設計ガイドラインに従った設計のみをサポートしています。

8 デバイスおよびドキュメントのサポート

テキサス・インスツルメンツでは、幅広い開発ツールを提供しています。デバイスの性能の評価、コードの生成、ソリューションの開発を行うためのツールとソフトウェアを以下で紹介します。

8.1 デバイスの命名規則

製品開発サイクルの段階を示すために、テキサス・インスツルメンツではマイクロプロセッサ (MPU) とサポート ツールのすべての型番に接頭辞が割り当てられています。各デバイスには次の 3 つのいずれかの接頭辞があります: X、P、空白 (接頭辞なし) (例: TDA4APE6T5AANDRQ1)。テキサス・インスツルメンツでは、サポート ツールについては、使用可能な 3 つの接頭辞のうち TMDX および TMDS の 2 つを推奨しています。これらの接頭辞は、製品開発の進展段階を表します。段階には、エンジニアリング プロトタイプ(TMDX)から、完全認定済みの量産デバイス/ツール(TMDS)まであります。

デバイスの開発進展フロー:

- X** 実験的デバイス。最終デバイスの電気的特性を必ずしも表さず、量産アセンブリ フローを使用しない可能性があります。
- P** プロトタイプ デバイス。最終的なシリコン ダイとは限らず、最終的な電気的特性を満たさない可能性があります。
- 空白** 認定済みのシリコン ダイの量産バージョン。

サポート ツールの開発進展フロー:

- TMDX** 開発サポート製品。テキサス・インスツルメンツの社内認定試験はまだ完了していません。
- TMDS** 完全に認定済みの開発サポート製品です。

X および P デバイスと TMDX 開発サポート ツールは、以下の免責事項の下で出荷されます。

「開発中の製品は、社内での評価用です。」

量産デバイスおよび TMDS 開発サポート ツールの特性は完全に明確化されており、デバイスの品質と信頼性が十分に示されています。テキサス・インスツルメンツの標準保証が適用されます。

プロトタイプ デバイス(X または P)の方が標準的な量産デバイスに比べて故障率が大きいと予測されます。これらのデバイスは予測される最終使用時の故障率が未定義であるため、テキサス・インスツルメンツではそれらのデバイスを量産システムで使用しないよう推奨しています。認定済みの量産デバイスのみを使用する必要があります。

ALF パッケージ タイプの TDA4VM デバイスの注文可能な型番については、このドキュメントにあるパッケージ オプションの付録や TI の Web サイト ([ti.com](https://www.ti.com)) を参照するか、TI の販売代理店にお問い合わせください。

8.1.1 標準パッケージの記号化

注

一部のデバイスには、パッケージの上面に装飾的な円形のマーキングがあります。これは、量産テストプロセスの結果として添付されます。さらに、一部のデバイスでは、パッケージのサブストレートの製造元によって、パッケージのサブストレートに色のばらつきが見られる場合があります。このばらつきは外見上だけのものであって、信頼性には影響しません。




図 8-1. 印刷されたデバイス参照

8.1.2 デバイスの命名規則

表 8-1. 項目名の説明

フィールド パラメータ	フィールドの 説明	値		説明
		マーキング	注文可能製品	
x	デバイスの開発段階 ⁽¹⁾	X		プロトタイプ
		P		量産前(量産テスト フロー、信頼性データなし)
		空白		量産出荷中
BBBBBBBB ⁽²⁾	基本量産型番	J742S2 ⁽²⁾		量産開始前のスーパーセット デバイス
		TDA4VPE6		表 4-1、製品比較表を参照
		TDA4VPE4		
		TDA4APE6		
		TDA4APE4		
z	デバイスの速度	T		表 6-1、速度グレードの最大周波数を参照
		その他		他の速度グレード
Y	デバイス タイプ	G		汎用
		C		汎用、R5F ロックステップ対応
		0		高度セキュリティ ⁽³⁾ 対応
		5		高度セキュリティ ⁽³⁾ 対応、R5F ロックステップ対応
		D		高度セキュリティ ⁽³⁾ 対応、R5F ロックステップ対応、お客様による開発キー。量産開始前のデバイスでのみ利用可。
r	デバイス リビジョン	A または 空白		SR 1.0
PPP	パッケージ指定子	AND		AND FCBGA (27mm x 27mm) パッケージ
c	キャリア識別記号	該当なし	空白	トレイ
		該当なし	R	テープ アンドリール
Q1	車載識別記号	空白		車載認定は受けていません。 T _J = −40°C〜105°C に対応
		Q1		このドキュメント (データシート) に記載されている例外を除き、 AEC-Q100 認定要件に適合。 T _J = −40°C〜125°C に対応
	2D バーコード	条件によって変化		オプションの 2D バーコードは、追加のデバイス情報を提供します
		空白		
XXXXXXX	ロットのトレース コード	マークあり	該当なし	ロットのトレース コード(LTC)
YYY	量産コード	マークあり	該当なし	量産コード、T1 でのみ使用
O	ピン 1	マークあり	該当なし	ピン 1 の指定子

- (1) 製品開発サイクルの段階を示すために、TI では型番に接頭辞を割り当てます。これらの接頭辞は、製品開発の進展段階を表します。段階には、エンジニアリング プロトタイプから、完全認定済みの量産デバイスまであります。
プロトタイプ デバイスは、次の免責事項付きで出荷されます。
「この製品はまだ開発中であり、社内での評価を目的としています」。
テキサス・インスツルメンツはこれらのデバイスについて、これに反するような条項が存在していても、明示的、暗黙的、法定にかかわらず、商用性や特定目的への適合性への暗黙的な保証も含め、一切の責任を負いません。
- (2) J742S2 は、量産開始前のスーパーセット デバイスの基本型番です。ソフトウェアは、目的の量産デバイスに合わせて、使用する機能に制約を加える必要があります。
- (3) HS デバイスをサポートするには、0、5、または D のデバイス・タイプを推奨します。

注

記号または型番の空白は省略されるため、前後の文字は連続して表記されます。

8.2 ツールとソフトウェア

TDA4VPE-Q1/TDA4APE-Q1 プラットフォームの開発を支援するため、以下の製品を使用できます。

開発ツール

CCStudio™ エコシステムの概要: CCStudio エコシステムは、テキサス・インスツルメンツの組み込みプロセッシング分野のお客様向けに開発された開発ソフトウェア ツール グループであり、マイコン、マイクロプロセッサ、ワイヤレス コネクティビティ、ミリ波レーダー センサをより低コストで迅速に開発することができます。直感的かつ包括的で、お客様の利用しやすい製品です。ツールには、CCStudio SysConfig、CCStudio IDE、CCStudio UniFlash、CCStudio Edge AI Studio などがあります。これらはダウンロードして入手できます。また、[TI Developer Zone](#) からクラウド経由で使用することもできます。

Pin Mux ツール Pin Mux ユーティリティは、テキサス・インスツルメンツの MPU のピン多重化設定を構成し、競合を解決し、I/O セルの特性を指定するためのグラフィカル ユーザー インターフェイスを提供する、ソフトウェア ツールです。結果は C ヘッダおよびコード ファイルとして出力され、ソフトウェア開発キット (SDK) へのインポートや、お客様のカスタム ソフトウェアの構成に使用できます。バージョン 4 には、入力した要件を満たす Mux 構成を自動選択できる機能が追加されています。

プロセッサ プラットフォーム用の開発サポート ツールすべての一覧については、テキサス・インスツルメンツの Web サイト ([ti.com](#)) を参照してください。価格と在庫状況については、お近くのフィールド セールス オフィスまたは認可代理店にお問い合わせください。

8.3 サポート リソース

TI E2E™ サポート フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計に必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらは テキサス・インスツルメンツの仕様を構成するものではなく、必ずしも テキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの[使用条件](#)を参照してください。

8.4 商標

C7™, Jacinto™, CCStudio™, and TI E2E™ are trademarks of Texas Instruments.

eMMC™ is a trademark of MultiMediaCard Association.

Arm® and Cortex® are registered trademarks of Arm Limited (or its subsidiaries) in the US and/or elsewhere.

PCI-Express® is a registered trademark of PCI-SIG.

Secure Digital® is a registered trademark of SD Card Association.

すべての商標は、それぞれの所有者に帰属します。

8.5 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

8.6 用語集

テキサス・インスツルメンツ用語集

この用語集には、用語や略語の一覧および定義が記載されています。

9 改訂履歴

Changes from NOVEMBER 16, 2025 to AUGUST 10, 2026 (from Revision B (NOVEMBER 2025) to Revision C (AUGUST 2026))

Page

• (特長):ドキュメント全体を通して C7™ DSP の言及時に商標を追加.....	1
• (デバイスの比較):JTAG ユーザー ID レジスタ ビット フィールド [WKUP_CTRL_MMR_CFG0_JTAG_USER_ID[31:16] "DEVICE_ID"] を追加しました。GPN ごとに DEVICE_ID ビット フィールド値を関連付けました。さらに、関連する脚注を追加/変更しました.....	6
• (関連製品):新しいセクションを追加.....	9
• (未使用ピンの接続):接続要件表に記載されていないすべてのボールについて、パッド構成レジスタのありとなしの両 方で未使用の信号を定義する注を追加.....	117
• (独立したマイコンおよびメインドメイン、マイコンのみ状態への移行および復帰シーケンス):「WKUP_*」とラベル表示 された発振器の波形を更新し、これらの信号がアクティブのままであることを示しました。マイコン側でブートモードの再 ラッチが発生しないため、MCU_PORz 波形がアサートされたままであることを反映するように更新しました。.....	148
• (独立した MCU およびメインドメイン、DDR 保持状態への移行および復帰):「WKUP_*」とラベル表示された発振器 の波形を更新し、これらの信号がアクティブのままであることを示しました。マイコン側でブートモードの再ラッチが発生 しないため、MCU_PORz 波形がアサートされたままであることを反映するように更新しました。.....	149
• (独立したマイコンとメインドメイン、GPIO 保持への移行および復帰シーケンス):「WKUP_*」とラベル表示された発振 器の波形を更新し、これらの信号がアクティブのままであることを示しました。マイコン側でブートモードの再ラッチが発 生しないため、MCU_PORz 波形がアサートされたままであることを反映するように更新しました。.....	150
• (リセット タイミング):セクションを更新/変更し、タイミング要件の表、関連する図、脚注や注を追加しました.....	152
• (出力クロック):MCU_OBSCLK0 の説明を更新.....	171
• (HS400 モード):HS4003 および HS4004 パラメータに関する注を追加.....	233
• (MMC1 - SD/SDIO インターフェイス):MMC2 リファレンスを削除.....	235
• (ツールとソフトウェア): CCStudio™ エコシステムに商標を追加.....	273

10 メカニカル、パッケージ、および注文情報

10.1 パッケージ情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報はそのデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
TDA4APE4T5AANDRQ1	Active	Production	FCBGA (AND) 1063	250 LARGE T&R	Yes	Call TI	Level-3-250C-168 HR	-	TI TDA4APE 4T5A Q1
TDA4APE4T5AANDRQ1.B	Active	Production	FCBGA (AND) 1063	250 LARGE T&R	Yes	Call TI	Level-3-250C-168 HR	See TDA4APE4T5AANDRQ1	TI TDA4APE 4T5A Q1
TDA4APE6T5AANDRQ1	Active	Production	FCBGA (AND) 1063	250 LARGE T&R	Yes	Call TI	Level-3-250C-168 HR	-40 to 125	TI TDA4APE 6T5A Q1
TDA4APE6T5AANDRQ1.B	Active	Production	FCBGA (AND) 1063	250 LARGE T&R	Yes	Call TI	Level-3-250C-168 HR	-40 to 125	TI TDA4APE 6T5A Q1
TDA4VPE4T5AANDRQ1	Active	Production	FCBGA (AND) 1063	250 LARGE T&R	Yes	Call TI	Level-3-250C-168 HR	-40 to 125	TI TDA4VPE 4T5A Q1
TDA4VPE4T5AANDRQ1.B	Active	Production	FCBGA (AND) 1063	250 LARGE T&R	Yes	Call TI	Level-3-250C-168 HR	-40 to 125	TI TDA4VPE 4T5A Q1
TDA4VPE6T5AANDRQ1	Active	Production	FCBGA (AND) 1063	250 LARGE T&R	Yes	Call TI	Level-3-250C-168 HR	-40 to 125	TI TDA4VPE 6T5A Q1
TDA4VPE6T5AANDRQ1.B	Active	Production	FCBGA (AND) 1063	250 LARGE T&R	Yes	Call TI	Level-3-250C-168 HR	-40 to 125	TI TDA4VPE 6T5A Q1

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.


In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

EXAMPLE BOARD LAYOUT

AND1063A

FCBGA - 3.24 mm max height


BALL GRID ARRAY



LAND PATTERN EXAMPLE

EXPOSED METAL SHOWN

SCALE: 4X



4230306/A 12/2023

NOTES: (continued)


- Final dimensions may vary due to manufacturing tolerance considerations and also routing constraints. For information, see Texas Instruments literature number SPRAA99 (www.ti.com/lit/spraa99).

EXAMPLE STENCIL DESIGN

AND1063A

FCBGA - 3.24 mm max height

BALL GRID ARRAY



4230306/A 12/2023

NOTES: (continued)

4. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release.

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含みいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとし、TI は一切の責任を拒否します。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2026, Texas Instruments Incorporated

最終更新日：2025 年 10 月