

TLVx387 高精度、ゼロドリフト、低入力バイアス電流オペアンプ

1 特長

- 非常に小さいオフセット電圧: $\pm 10 \mu\text{V}$ (最大値)
- ゼロドリフト: $\pm 0.01 \mu\text{V}/^\circ\text{C}$
- 小さい入力バイアス電流: 300 pA (最大値)
- 低ノイズ: 1 kHz 時に $8.5 \text{ nV}/\sqrt{\text{Hz}}$
- $1/f$ ノイズなし: $177 \text{ nV}_{\text{pp}}$ ($0.1 \text{ Hz} \sim 10 \text{ Hz}$)
- 同相入力範囲: 電源レールを $\pm 100 \text{ mV}$ 超過可能
- ゲイン帯域幅: 5.7 MHz
- 静止電流: $570 \mu\text{A}$ (アンプ 1 個あたり)
- 単一電源: $1.7 \text{ V} \sim 5.5 \text{ V}$
- デュアル電源: $\pm 0.85 \text{ V} \sim \pm 2.75 \text{ V}$
- EMI および RFI フィルタ入力

2 アプリケーション

- 電子温度計
- 重量計
- 温度トランスミッタ
- 呼吸補助装置
- データ・アキュイジション (DAQ)
- 半導体試験装置
- 実験室およびフィールド用計測機器
- 商用ネットワークとサーバーの PSU (電源)
- アナログ入力モジュール
- 圧力トランスミッタ

3 概要


TLV387、TLV2387、TLV4387 (TLVx387) ファミリの高精度アンプは最新の性能を備えています。TLVx387 は、ゼロドリフト テクノロジーにより、オフセット電圧およびオフセットドリフトについて比類のない長期安定性を実現します。TLVx387 は、わずか $570 \mu\text{A}$ という静止電流で、 5.7 MHz の帯域幅、 $8.5 \text{ nV}/\sqrt{\text{Hz}}$ の広帯域ノイズ、 $177 \text{ nV}_{\text{pp}}$ の $1/f$ ノイズという性能を達成しています。これらの仕様は、16 ビット～24 ビットの A/D コンバータ (ADC) で、非常に高い精度を実現するとともに、直線性の低下を避けるために重要なものです。TLVx387 は、全温度範囲にわたってバイアス電流がフラットです。したがって、高入力インピーダンス アプリケーションに使用する場合、全温度範囲にわたってキャリブレーションは不要、またはごくわずかで済みます。

すべてのバージョンは、産業用温度範囲 ($-40^\circ\text{C} \sim +125^\circ\text{C}$) で仕様が規定されています。

製品情報

部品番号	チャンネル数	パッケージ (1)
TLV387	シングル	DBV (SOT-23, 5)
TLV2387	デュアル	D (SOIC, 8) DGK (VSSOP, 8)
TLV4387	クワッド	PW (TSSOP, 14)

(1) 詳細については、[セクション 10](#) を参照してください。



高精度、低ノイズ ADC ドライバとしての TLV387



目次

1 特長	1	6.4 デバイスの機能モード	16
2 アプリケーション	1	7 アプリケーションと実装	17
3 概要	1	7.1 アプリケーション情報.....	17
4 ピン構成および機能	3	7.2 代表的なアプリケーション.....	17
5 仕様	6	7.3 電源に関する推奨事項.....	20
5.1 絶対最大定格.....	6	7.4 レイアウト.....	20
5.2 ESD 定格.....	6	8 デバイスおよびドキュメントのサポート	22
5.3 推奨動作条件.....	6	8.1 デバイスのサポート.....	22
5.4 熱に関する情報: TLV387.....	7	8.2 ドキュメントのサポート.....	22
5.5 熱に関する情報: TLV2387.....	7	8.3 ドキュメントの更新通知を受け取る方法.....	22
5.6 熱に関する情報: TLV4387.....	7	8.4 サポート・リソース.....	22
5.7 電気的特性.....	8	8.5 商標.....	22
5.8 代表的な特性.....	10	8.6 静電気放電に関する注意事項.....	23
6 詳細説明	15	8.7 用語集.....	23
6.1 概要.....	15	9 改訂履歴	23
6.2 機能ブロック図.....	15	10 メカニカル、パッケージ、および注文情報	23
6.3 機能説明.....	16		

4 ピン構成および機能




図 4-1. TLV387 : DBV パッケージ、5 ピン SOT-23 (上面図)

表 4-1. ピンの機能 : TLV387

ピン		タイプ	説明
名称	番号		
-IN	3	入力	反転入力
+IN	4	入力	非反転入力
OUT	6	出力	出力
V-	5	電源	負 (最低) 電源
V+	1	電源	正 (最高) 電源




図 4-2. TLV2387 : D パッケージ、8 ピン SOIC および
DGK パッケージ、8 ピン VSSOP
(上面図)

表 4-2. ピンの機能 : TLV2387

名称	ピン		タイプ	説明
	番号	番号		
	D (SOIC), DGK (VSSOP)	DSG (WSON)		
-IN A	2	2	入力	反転入力、チャンネル A
-IN B	6	6	入力	反転入力、チャンネル B
+IN A	3	3	入力	非反転入力、チャンネル A
+IN B	5	5	入力	非反転入力、チャンネル B
OUT A	1	1	出力	出力、チャンネル A
OUT B	7	7	出力	出力、チャンネル B
V-	4	4	電源	負 (最低) 電源
V+	8	8	電源	正 (最高) 電源

表 4-2. ピンの機能 : TLV2387 (続き)

ピン			タイプ	説明
名称	番号			
	D (SOIC)、DGK (VSSOP)	DSG (WSON)		
サーマル パッド	—	サーマル パッド	—	サーマル パッドを V- に接続




図 4-3. TLV4387 : PW パッケージ、14 ピン TSSOP (上面図)

表 4-3. ピンの機能 : TLV4387

ピン		タイプ	説明
名称	番号		
-IN A	2	入力	反転入力、チャンネル A
-IN B	6	入力	反転入力、チャンネル B
-IN C	9	入力	反転入力、チャンネル C
-IN D	13	入力	反転入力、チャンネル D
+IN A	3	入力	非反転入力、チャンネル A
+IN B	5	入力	非反転入力、チャンネル B
+IN C	10	入力	非反転入力、チャンネル C
+IN D	12	入力	非反転入力、チャンネル D
OUT A	1	出力	出力、チャンネル A
OUT B	7	出力	出力、チャンネル B
OUT C	8	出力	出力、チャンネル C
OUT D	14	出力	出力、チャンネル D
V-	11	電源	負 (最低) 電源
V+	4	電源	正 (最高) 電源

5 仕様

5.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り)⁽¹⁾

			最小値	最大値	単位
V _S	電源電圧、V _S = (V+) - (V-)	単電源		6	V
		両電源		±3	
	入力電圧、すべてのピン	同相	(V-) - 0.5	(V+) + 0.5	V
		差動		(V+) - (V-) + 0.2	
	入力電流、すべてのピン			±10	mA
	出力短絡 ⁽²⁾		連続	連続	
T _A	動作温度		-55	150	°C
T _J	接合部温度		-55	150	°C
T _{stg}	保管温度		-65	150	°C

(1) 「絶対最大定格」の範囲外の動作は、デバイスの恒久的な損傷の原因となる可能性があります。「絶対最大定格」は、これらの条件において、または「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを意味するものではありません。「絶対最大定格」の範囲内であっても「推奨動作条件」の範囲外で使用すると、デバイスが完全に機能しない可能性があり、デバイスの信頼性、機能、性能に影響を及ぼし、デバイスの寿命を縮める可能性があります。

(2) グランドへの短絡、パッケージあたり 1 台のアンプ。

5.2 ESD 定格

			値	単位
V _(ESD)	静電放電	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 準拠 ⁽¹⁾	±3000	V
		デバイス帯電モデル (CDM)、ANSI/ESDA/JEDEC JS-002 準拠 ⁽²⁾	±1000	

(1) JEDEC ドキュメント JEP155 には、500V HBM であれば標準的な ESD 管理プロセスにより安全な製造が可能であると記載されています。

(2) JEDEC のドキュメント JEP157 には、250V CDM であれば標準的な ESD 管理プロセスにより安全な製造が可能であると記載されています。

5.3 推奨動作条件

自由気流での動作温度範囲内 (特に記述のない限り)

			最小値	公称値	最大値	単位
V _S	電源電圧、V _S = (V+) - (V-)	単電源	1.7		5.5	V
		両電源	±0.85		±2.75	
T _A	仕様温度範囲		-40		125	°C

5.4 熱に関する情報 : TLV387

熱評価基準 ⁽¹⁾		TLV387	単位
		DBV (SOT-23)	
		5 ピン	
R _{θJA}	接合部から周囲への熱抵抗	187.1	°C/W
R _{θJC(top)}	接合部からケース (上面) への熱抵抗	107.4	°C/W
R _{θJB}	接合部から基板への熱抵抗	57.5	°C/W
Ψ _{JT}	接合部から上面への特性パラメータ	33.5	°C/W
Ψ _{JB}	接合部から基板への特性パラメータ	57.1	°C/W
R _{θJC(bot)}	接合部からケース (底面) への熱抵抗	N/A	°C/W

(1) 従来および最新の熱評価基準の詳細については、『[半導体および IC パッケージの熱評価基準](#)』アプリケーション レポートを参照してください。

5.5 熱に関する情報 : TLV2387

熱評価基準 ⁽¹⁾		TLV2387		単位
		D (SOIC)	DGK (VSSOP)	
		8 ピン	8 ピン	
R _{θJA}	接合部から周囲への熱抵抗	127.9	165	°C/W
R _{θJC(top)}	接合部からケース (上面) への熱抵抗	69.9	53	°C/W
R _{θJB}	接合部から基板への熱抵抗	71.4	87	°C/W
Ψ _{JT}	接合部から上面への特性パラメータ	21.5	4.9	°C/W
Ψ _{JB}	接合部から基板への特性パラメータ	70.7	85	°C/W
R _{θJC(bot)}	接合部からケース (底面) への熱抵抗	該当なし	N/A	°C/W

(1) 従来および最新の熱評価基準の詳細については、『[半導体および IC パッケージの熱評価基準](#)』アプリケーション レポートを参照してください。

5.6 熱に関する情報 : TLV4387

熱評価基準 ⁽¹⁾		TLV4387	単位
		PW (TSSOP)	
		14 ピン	
R _{θJA}	接合部から周囲への熱抵抗	109.6	°C/W
R _{θJC(top)}	接合部からケース (上面) への熱抵抗	27.4	°C/W
R _{θJB}	接合部から基板への熱抵抗	56.1	°C/W
Ψ _{JT}	接合部から上面への特性パラメータ	1.5	°C/W
Ψ _{JB}	接合部から基板への特性パラメータ	54.9	°C/W
R _{θJC(bot)}	接合部からケース (底面) への熱抵抗	該当なし	°C/W

(1) 従来および最新の熱評価基準の詳細については、『[半導体および IC パッケージの熱評価基準](#)』アプリケーション レポートを参照してください。

5.7 電気的特性

$T_A = 25^\circ\text{C}$ 、 $R_L = 10\text{k}\Omega$ を $V_S/2$ に接続、 $V_S = 1.7\text{V} \sim 5.5\text{V}$ 、 $V_{CM} = V_S/2$ 、 $V_{OUT} = V_S/2$ 、製造最終テストにより確定された最小および最大仕様 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
オフセット電圧						
V _{OS}	入力オフセット電圧	V _S = 5.5V		±1	±5	μV
		V _S = 1.7V		±1.25	±6	
dV _{OS} /dT	入力オフセット電圧ドリフト	T _A = -40℃～+125℃ ⁽¹⁾		±0.01	±0.05	μV/℃
PSRR	電源除去比			±0.05	±0.5	μV/V
		T _A = -40℃～+125℃ ⁽¹⁾			±1	
入力バイアス電流						
I _B	入力バイアス電流			±60	±300	pA
		T _A = -40℃～+125℃ ⁽¹⁾			±350	
I _{OS}	入力オフセット電流			±60	±500	pA
		T _A = -40℃～+125℃ ⁽¹⁾			±700	
ノイズ						
	入力電圧ノイズ	f = 0.1Hz～10Hz		177		nV _{PP}
				27		nV _{RMS}
e _N	入力電圧ノイズ密度	f = 1Hz		8.5		nV/√Hz
		f = 10Hz		8.5		
		f = 100Hz		8.5		
		f = 1kHz		8.5		
I _N	入力電流ノイズ	f = 1kHz		70		fA/√Hz
入力電圧						
V _{CM}	同相電圧範囲	V _S = 1.7V	(V-) - 0.1		(V+)	V
		V _S = 5.5V	(V-) - 0.2		(V+) + 0.1	
CMRR	同相除去比	(V-) - 0.1V < V _{CM} < (V+), V _S = 1.7V	115	138		dB
		(V-) - 0.2V < V _{CM} < (V+) + 0.1V, V _S = 5.5V	130	150		
		(V-) - 0.1V < V _{CM} < (V+), T _A = -40℃～+125℃ ⁽¹⁾	110	132		
		(V-) - 0.2V < V _{CM} < (V+) + 0.1, V _S = 5.5V, T _A = -40℃～+125℃ ⁽¹⁾	130			
入力容量						
Z _{ID}	差動			100 3		MΩ pF
Z _{ICM}	同相			60 3		GΩ pF
開ループゲイン						
A _{OL}	開ループ電圧ゲイン	(V-) + 100mV < V _{OUT} < (V+) - 100mV		120	145	dB
			T _A = -40℃～+125℃ ⁽¹⁾	115		
		(V-) + 150mV < V _{OUT} < (V+) - 150mV, R _L = 2kΩ		120	145	
			T _A = -40℃～+125℃ ⁽¹⁾	115		

5.7 電気的特性 (続き)

$T_A = 25^\circ\text{C}$ 、 $R_L = 10\text{k}\Omega$ を $V_S/2$ に接続、 $V_S = 1.7\text{V} \sim 5.5\text{V}$ 、 $V_{CM} = V_S/2$ 、 $V_{OUT} = V_S/2$ 、製造最終テストにより確定された最小および最大仕様 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
周波数応答						
GBW	ゲイン帯域幅積			5.7		MHz
SR	スルー レート	4V ステップ、 $G = +1$		2.8		V/ μs
t_s	セトリング タイム	0.1% まで、1V ステップ、 $G = +1$		1.5		μs
		0.01% まで、1V ステップ、 $G = +1$		2.5		
	過負荷復帰時間	$V_{IN} \times G > V_S$		500		ns
	チョッピング クロック周波数 ⁽¹⁾		100	150		kHz
THD+N	全高調波歪み + ノイズ	$V_{OUT} = 1V_{RMS}$ 、 $G = +1$ 、 $f = 1\text{kHz}$ 、 $R_L = 10\text{k}\Omega$		0.002%		
出力						
	電圧出力スイング (レールから)	無負荷		1	20	mV
				5	30	
		$R_L = 2\text{k}\Omega$		20	75	
		$T_A = -40^\circ\text{C} \sim +125^\circ\text{C}$ ⁽¹⁾			30	
	高直線性の出力スイング範囲 ⁽¹⁾	$A_{OL} > 120\text{dB}$ $R_L = 2\text{k}\Omega$	(V-) + 0.075	(V+) - 0.075		V
			(V-) + 0.150	(V+) - 0.150		
I_{SC}	短絡電流	$V_S = 5.5\text{V}$		± 55		mA
		$V_S = 1.7\text{V}$		± 15		
	位相マージン	$C_L = 100\text{pF}$ 、 $G = +1$		40		度
電源						
I_Q	静止電流 (アンプあたり)	$I_O = 0\text{mA}$ $T_A = -40^\circ\text{C} \sim 125^\circ\text{C}$ ⁽¹⁾		570	675	μA
					700	μA
	ターンオン時間	$V_S = 5.5\text{V}$ 、 V_S のランプレート $> 0.3\text{V}/\mu\text{s}$ 、1% にセトリング		25	100	μs

(1) 複数のロットにわたるデバイスの母集団ベンチ システムの測定から確立された仕様。

5.8 代表的な特性

$T_A = 25^\circ\text{C}$ 、 $V_S = \pm 2.5\text{V}$ 、 $V_{CM} = V_S/2$ 、 $R_{LOAD} = 10\text{k}\Omega$ を $V_S/2$ に接続、 $C_L = 50\text{pF}$ の場合 (特に記述のない限り)




図 5-1. オフセット電圧ドリフトの分布




図 5-2. オフセット電圧と温度との関係




図 5-3. オフセット電圧と同相電圧との関係




図 5-4. オフセット電圧と電源電圧との関係




図 5-5. 開ループ・ゲインおよび位相と周波数との関係




図 5-6. 開ループ・ゲインと温度との関係

5.8 代表的な特性 (続き)

$T_A = 25^\circ\text{C}$ 、 $V_S = \pm 2.5\text{V}$ 、 $V_{CM} = V_S/2$ 、 $R_{LOAD} = 10\text{k}\Omega$ を $V_S/2$ に接続、 $C_L = 50\text{pF}$ の場合 (特に記述のない限り)




図 5-7. 閉ループ・ゲインおよび位相と周波数との関係




図 5-8. 入力バイアス電流と同相電圧との関係




図 5-9. CMRR と温度との関係




図 5-10. PSRR、CMRR と周波数との関係




図 5-11. 0.1Hz~10Hz のノイズ




図 5-12. 入力電圧ノイズ・スペクトル密度と周波数との関係

5.8 代表的な特性 (続き)

$T_A = 25^\circ\text{C}$ 、 $V_S = \pm 2.5\text{V}$ 、 $V_{CM} = V_S/2$ 、 $R_{LOAD} = 10\text{k}\Omega$ を $V_S/2$ に接続、 $C_L = 50\text{pF}$ の場合 (特に記述のない限り)






図 5-13. チャンネル間クロストーク



$V_S = 5.5\text{V}$ 、 $V_{OUT} = 3V_{RMS}$ 、 $BW = 80\text{kHz}$

図 5-14. THD+N 比と周波数との関係



$V_S = 5.5\text{V}$ 、 $f = 1\text{kHz}$ 、 $BW = 80\text{kHz}$

図 5-15. THD+N と出力振幅との関係




図 5-16. 静止電流と電源電圧との関係




図 5-17. 静止電流と温度との関係




図 5-18. 開ループ出力インピーダンスと周波数との関係

5.8 代表的な特性 (続き)

$T_A = 25^\circ\text{C}$, $V_S = \pm 2.5\text{V}$, $V_{CM} = V_S/2$, $R_{LOAD} = 10\text{k}\Omega$ を $V_S/2$ に接続、 $C_L = 50\text{pF}$ の場合 (特に記述のない限り)




図 5-19. 小信号オーバーシュートと容量性負荷との関係




図 5-20. 小信号オーバーシュートと容量性負荷との関係




図 5-21. 位相マージンと容量性負荷との関係




図 5-22. 位相反転なし




図 5-23. 過負荷からの回復




図 5-24. 小信号ステップ応答

5.8 代表的な特性 (続き)

$T_A = 25^\circ\text{C}$ 、 $V_S = \pm 2.5\text{V}$ 、 $V_{CM} = V_S/2$ 、 $R_{LOAD} = 10\text{k}\Omega$ を $V_S/2$ に接続、 $C_L = 50\text{pF}$ の場合 (特に記述のない限り)





図 5-25. 大信号ステップ応答 (4V ステップ)



0.01% セットリング = $\pm 100\mu\text{V}$


図 5-26. セットリング・タイム

6 詳細説明

6.1 概要

TLVx387 ファミリのゼロドリフト・アンプは、最新かつ独自の高精度ゼロドリフト技術を使用して設計されています。これらのアンプは、入力オフセット電圧と入力オフセット・ドリフトが非常に低く、入出力の動的直線性は非常に高いです。TLVx387 は 1.7V~5.5V で動作し、ユニティ・ゲイン安定性を備えており、さまざまな汎用かつ高精度のアプリケーション向けに設計されています。5.7MHz の帯域幅、 $8.5\text{nV}/\sqrt{\text{Hz}}$ のノイズ・スペクトル密度、 $1/f$ ノイズなしといった長所を備えた TLVx387 は、センサ・モジュールとのインターフェイスや、高忠実度の D/A コンバータ (DAC) のバッファリングに最適です。TLVx387

6.2 機能ブロック図



6.3 機能説明

6.3.1 入力バイアス電流

通常動作時、TLVx387 の標準入力バイアス電流は 30pA です。このデバイスは、 -40°C ～ $+125^{\circ}\text{C}$ の全温度範囲で低ドリフトを示します。入力ピン (+IN と -IN) の間にはアンチパラレル・ダイオードが存在しないため、差動入力最大の電圧を制限するのは、電源電圧ピンに接続されたダイオードのみです。ただし、入力差動電圧が公称動作入力差動電圧を超える場合は注意が必要です。入力が分離されている場合、アンプ内部のスイッチング・オフセット・キャンセル・パスが通常の動作条件を超え、通常動作に戻ると長いセトリング動作が発生する可能性があります。TLVx387 の等価入力回路を [図 6-1](#) に示します。




図 6-1. 等価入力回路

6.3.2 EMI 感受性と入力フィルタリング

オペアンプは、電磁干渉 (EMI) の影響を受ける可能性があります。通常、伝導 EMI (伝導によってデバイスに伝わる EMI) は、放射 EMI (電磁放射によってデバイスに伝わる EMI) よりも一般的に見られます。伝導 EMI がオペアンプに伝わると、アンプ出力の DC オフセットが公称値から変動する可能性があります。この変動は、内部の半導体接合部に関連する信号整流作用によるものです。すべてのオペアンプ・ピン機能は EMI の影響を受ける可能性があります。入力ピンは最も影響を受けやすくなります。TLVx387 オペアンプ・ファミリーは、EMI に対するアンプの応答を低減する内部入力ローパス・フィルタを内蔵しています。同相モードと差動モードの両方のフィルタリングが、入力フィルタによって提供されます。TLVx387 の伝導 EMI の除去比を [図 6-2](#) に示します。




図 6-2. EMI 除去比

6.4 デバイスの機能モード

TLVx387 は単一の機能モードを備えており、電源電圧が 1.7V ($\pm 0.85\text{V}$) を上回ると動作します。TLVx387 の仕様上の最大電源電圧は 5.5V ($\pm 2.75\text{V}$) です。

7 アプリケーションと実装

注

以下のアプリケーション情報は、TI の製品仕様に含まれるものではなく、TI ではその正確性または完全性を保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

7.1 アプリケーション情報

TLVx387 は、最新のゼロドリフト技術を採用した、ユニティ・ゲイン安定で高精度のオペアンプです。独自のゼロドリフト回路を使用することで、時間と温度に対する入力オフセット電圧が低くなり、1/f ノイズ成分が減少するという利点が得られます。これらのデバイスは、PSRR が高いため、レギュレーションなしでバッテリー電源から直接動作するアプリケーションで良好に動作します。TLVx387 ファミリーは完全なレール・ツー・レール入力用に最適化されているため、低電圧、単一電源動作、または分割電源での使用が可能です。これらの小型、高精度、低ノイズのアンプは、同相範囲が電源を 100mV 超過する、入力クロスオーバー歪のない高インピーダンス入力と、通常のテスト条件で電源から 5mV 以内でスイングするレール・ツー・レール出力を備えています。TLVx387 高精度アンプは、低ゲインまたは高ゲインのアップストリーム・アナログ・シグナル・チェーン・アプリケーションや、DAC バッファリングなどのダウンストリーム・シグナル・チェーン機能向けに設計されています。

7.1.1 ゼロドリフト・クロッキング

TLVx387 は高度なゼロドリフト・アーキテクチャを採用し、非常に低いオフセットおよびオフセット・ドリフトを実現しています。このアーキテクチャでは、クロックとスイッチを内部で使用して DC 誤り訂正パスを作成します。クロッキングは内部でフィルタ処理され、ほとんどの構成で通常観測されません。シグナル・チェーン内のクロック・ノイズを最小限に抑えるため、次の注意事項に従ってください。このクロッキングで、アンプの入力に小さなチャージ・インジェクション・パルスが生成されるため、入力と直列に高抵抗 (> 100kΩ) を使用しないでください。これにより、出力でのクロック電圧ノイズの増加を避けることができます。入力ピンへのインピーダンスが整合した場合に、チャージ・インジェクション・パルスは最小化されます。より値の大きい抵抗を使用する場合は、両方のアンプ入力ピンでインピーダンスを整合します。

7.2 代表的なアプリケーション

7.2.1 双方向電流センシング

この単一電源、ローサイド、双方向電流センシングの設計例では、-1A~+1A の負荷電流を検出します。シングルエンド出力の範囲は 110mV~3.19V です。この設計では、オフセット電圧が低く、レール・ツー・レールの入出力が小さいため、TLVx387 を使用します。一方のアンプは差動アンプとして構成され、もう一方のアンプは基準電圧を供給します。[図 7-1](#) に、設計例の回路図を示します。




図 7-1. 双方向電流センシング回路図

7.2.1.1 設計要件

この設計例には、次の要件があります。

- 電源電圧: 3.3V
- 入力: -1A ~ +1A
- 出力: 1.65V ± 1.54V (110mV ~ 3.19V)

7.2.1.2 詳細な設計手順

負荷電流、 I_{LOAD} はシャント抵抗 R_{SHUNT} を通ってシャント電圧 V_{SHUNT} を発生させます。その後、シャント電圧は U1A と $R_1 \sim R_4$ で構成される差動アンプによって増幅されます。この差動アンプのゲインは、 R_4 と R_3 の比によって設定されます。誤差を最小化するため、 $R_2 = R_4$ かつ $R_1 = R_3$ に設定します。リファレンス電圧 V_{REF} は、U1B を使用して抵抗デバイダをバッファリングすることで供給されます。伝達関数は式 1 で与えられます。

$$V_{OUT} = V_{SHUNT} \times \text{Gain}_{\text{Diff_Amp}} + V_{REF} \quad (1)$$

ここで、

- $V_{SHUNT} = I_{LOAD} \times R_{SHUNT}$
- $\text{Gain}_{\text{Diff_Amp}} = \frac{R_4}{R_3}$
- $V_{REF} = V_{CC} \times \left(\frac{R_6}{R_5 + R_6} \right)$

この設計には、ゲインとオフセットという 2 種類の誤差があります。ゲイン誤差は、シャント抵抗の許容誤差と R_4 と R_3 の比、および同様に R_2 と R_1 の比によって発生します。分圧器 (R_5 と R_6) によってオフセット誤差が発生し、 R_4/R_3 の比が R_2/R_1 とどの程度近いかがわかります。後者の値は差動アンプの CMRR に影響を及ぼし、最終的にオフセット誤差につながります。

V_{SHUNT} はローサイド測定であるため、 V_{SHUNT} の値はシステム負荷のグラウンド電位です。したがって、最大値を V_{SHUNT} に配置する必要があります。この設計では、 V_{SHUNT} の最大値を 100mV に設定します。式 2 では、最大シャント電圧が 100mV、最大負荷電流が 1A の場合のシャント抵抗の最大値を計算します。

$$R_{SHUNT(\text{Max})} = \frac{V_{SHUNT(\text{Max})}}{I_{LOAD(\text{Max})}} = \frac{100 \text{ mV}}{1 \text{ A}} = 100 \text{ m}\Omega \quad (2)$$

R_{SHUNT} の許容誤差は、コストに正比例します。この設計では、許容誤差 0.5% のシャント抵抗を選択します。より高い精度が必要な場合は、0.1% 以下の抵抗を選択してください。

負荷電流は双方向であるため、シャント電圧範囲は -100mV～+100mV です。この電圧は、オペアンプ U1A に達する前に、 R_1 と R_2 で分割されます。U1A の非反転ノードに存在する電圧が、デバイスの同相範囲内であることを確認します。TLVx387 などのオペアンプを使用してください。このオペアンプは、負の電源電圧を下回る同相範囲を備えています。TLVx387 の標準オフセット電圧はわずか $\pm 0.25\mu V$ (最大 $\pm 5\mu V$) なので、オフセット誤差は最小限に抑えられます。

対称負荷電流が -1A～+1A の場合、分圧抵抗 (R_5 と R_6) は等しくする必要があります。シャント抵抗と整合するように、許容誤差 0.5% を選択します。消費電力を最小限に抑えるために、10k Ω の抵抗を使用します。

差動アンプのゲインを設定するには、TLVx387 の同相範囲と出力スイングを考慮する必要があります。式 3 および式 4 に、3.3V 電源での TLVx387 の一般的な同相範囲と最大出力スイングをそれぞれ示します。

$$-100\text{mV} < V_{CM} < 3.4\text{V} \quad (3)$$

$$100\text{mV} < V_{OUT} < 3.2\text{V} \quad (4)$$

差動アンプのゲインは、式 5 に示すように計算できるようになりました。

$$\text{Gain}_{\text{Diff_Amp}} = \frac{V_{\text{OUT_Max}} - V_{\text{OUT_Min}}}{R_{\text{SHUNT}} \times (I_{\text{MAX}} - I_{\text{MIN}})} = \frac{3.2\text{V} - 100\text{mV}}{100\text{m}\Omega \times [1\text{A} - (-1\text{A})]} = 15.5 \frac{\text{V}}{\text{V}} \quad (5)$$

R_1 と R_3 に選択される抵抗値は 1k Ω です。 R_2 と R_4 には 15.4k Ω を選択します。この値は最も近い標準値だからです。したがって、この例では、差動アンプの計算上のゲインは 15.4V/V です。

回路のゲイン誤差は主に、 $R_1 \sim R_4$ に依存します。この依存性に基づき、0.1% の抵抗が選択されました。この構成により、設計で 2 点較正が必要になる可能性が低くなります。必要に応じて、単純な 1 点較正により、0.5% の抵抗によって生じるオフセット誤差を除去します。

7.2.1.3 アプリケーション曲線




図 7-2. 双方向電流センシング回路の性能：出力電圧と入力電流との関係

7.2.2 ロード・セルの測定

図 7-3 に、高精度測定用にトリム抵抗と 6 線式負荷セルを搭載した高 CMRR デュアル・オペアンプの計測アンプ TLVx387 を示します。




図 7-3. ロード・セル測定の回路図

7.3 電源に関する推奨事項

TLVx387 ファミリのデバイスは、単一電源で 1.7V～5.5V、デュアル電源で $\pm 0.85\text{V}$ ～ $\pm 2.75\text{V}$ で動作が規定されています。動作電圧に大きな変動を引き起こす可能性のある主要パラメータを、[セクション 5.8](#) に示します。

注意

6V を超える電源電圧を印加すると、デバイスに恒久的な損傷を与える可能性があります ([セクション 5.1](#) を参照)。

7.4 レイアウト

7.4.1 レイアウトのガイドライン

適切なレイアウトのガイドラインに従ってください。トレースを短くし、可能な場合はプリント基板 (PCB) のグラウンド・プレーンを使用し、表面実装部品をデバイス・ピンのできるだけ近くに配置します。電源ピンの近くに 0.1μF のコンデンサを配置します。これらのガイドラインは、性能を向上させ、電磁干渉 (EMI) の影響を低減するなどの利点を実現するために、アナログ回路全体に適用する必要があります。

最小のオフセット電圧と高精度性能を実現するには、回路レイアウトと機械的条件を最適化する必要があります。異なる導体の接続部に形成される熱電対接合部で熱電効果 (ゼーベック効果) が発生するような温度勾配を避けます。確実に両方の入力ピンで電位が等しくなるようにして、これらの熱により発生する電位差をキャンセルします。レイアウトおよび設計に関するその他の考慮事項は以下のとおりです。

- 熱電係数の低い条件を使用します (異なる金属は避けてください)。
- 電源や他の熱源から部品を熱的に絶縁します。
- オペアンプおよび入力回路を、冷却ファンなどの空気流から遮蔽します。

接合部によって温度が異なる可能性を低減するために、これらのガイドラインに従ってください。接合部によって温度が異なると、使用する材料によっては熱電気電圧ドリフトが 0.1μV/°C 以上になる可能性があります。

7.4.2 レイアウト例




図 7-4. 回路図




図 7-5. レイアウト例

8 デバイスおよびドキュメントのサポート

8.1 デバイスのサポート

8.1.1 開発サポート

8.1.1.1 PSpice® for TI

PSpice® for TI は、アナログ回路の性能評価に役立つ設計およびシミュレーション環境です。レイアウトと製造に移る前に、サブシステムの設計とプロトタイプ・ソリューションを作成することで、開発コストを削減し、市場投入までの期間を短縮できます。

8.1.1.2 TINA-TI™ シミュレーション・ソフトウェア (無償ダウンロード)

TINA-TI™ シミュレーション・ソフトウェアは、SPICE エンジンに基づいた単純かつ強力な、使いやすい回路シミュレーション・プログラムです。TINA-TI シミュレーション・ソフトウェアは、TINA™ ソフトウェアのすべての機能を持つ無償バージョンで、パッシブ・モデルとアクティブ・モデルに加えて、マクロモデルのライブラリがプリロードされています。TINA-TI シミュレーション・ソフトウェアには、SPICE の標準的な DC 解析、過渡解析、周波数ドメイン解析などの全機能に加え、追加の設計機能が搭載されています。

TINA-TI シミュレーション・ソフトウェアは[設計ツールとシミュレーション Web ページ](#)から無料でダウンロードでき、ユーザーが結果をさまざまな方法でフォーマットできる、広範な後処理機能を備えています。仮想計測器により、入力波形を選択し、回路ノード、電圧、および波形をプローブして、動的なクイック・スタート・ツールを作成できます。

注

これらのファイルを使用するには、TINA ソフトウェアまたは TINA-TI ソフトウェアがインストールされている必要があります。[TINA-TI™ ソフトウェア・フォルダ](#)から、無償の TINA-TI シミュレーション・ソフトウェアをダウンロードしてください。

8.2 ドキュメントのサポート

8.2.1 関連資料

関連資料については、以下を参照してください。テキサス・インスツルメンツ、[『回路基板レイアウト技術』](#)

8.3 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

8.4 サポート・リソース

テキサス・インスツルメンツ [E2E™ サポート・フォーラム](#) は、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計に必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの[使用条件](#)を参照してください。

8.5 商標

TINA-TI™ and テキサス・インスツルメンツ E2E™ are trademarks of Texas Instruments.

TINA™ is a trademark of DesignSoft, Inc.

PSpice® is a registered trademark of Cadence Design Systems, Inc.

すべての商標は、それぞれの所有者に帰属します。

8.6 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

8.7 用語集

テキサス・インスツルメンツ用語集

この用語集には、用語や略語の一覧および定義が記載されています。

9 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision A (November 2023) to Revision B (December 2023)	Page
• ドキュメントのステータスを「量産混合」から「量産データ」に変更.....	1
• TLV2387 D (SOIC、8) パッケージのステータスを「プレビュー」から「量産データ (アクティブ)」に変更.....	1

Changes from Revision * (December 2021) to Revision A (November 2023)	Page
• ドキュメントのステータスを「量産データ」から「量産混合」に変更、開発中 D パッケージを追加.....	1
• TLV2387 および TLV4387 デバイスのステータスを「プレビュー」から「アクティブ」に変更.....	1
• TLV2387 開発中 D パッケージ (SOIC、8) および関連コンテンツを追加.....	1

10 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに対して提供されている最新のデータです。このデータは、予告なしに、また、ドキュメントの改訂なしに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
TLV2387DGKR	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	SN	Level-2-260C-1 YEAR	-40 to 125	3BBT
TLV2387DGKR.A	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	SN	Level-2-260C-1 YEAR	-40 to 125	3BBT
TLV2387DR	Active	Production	SOIC (D) 8	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	TL2387
TLV2387DR.A	Active	Production	SOIC (D) 8	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	TL2387
TLV387DBVR	Active	Production	SOT-23 (DBV) 5	3000 LARGE T&R	Yes	SN	Level-2-260C-1 YEAR	-40 to 125	2LOT
TLV387DBVR.A	Active	Production	SOT-23 (DBV) 5	3000 LARGE T&R	Yes	SN	Level-2-260C-1 YEAR	-40 to 125	2LOT
TLV387DBVT	Active	Production	SOT-23 (DBV) 5	250 SMALL T&R	Yes	SN	Level-2-260C-1 YEAR	-40 to 125	2LOT
TLV387DBVT.A	Active	Production	SOT-23 (DBV) 5	250 SMALL T&R	Yes	SN	Level-2-260C-1 YEAR	-40 to 125	2LOT
TLV4387PWR	Active	Production	TSSOP (PW) 14	3000 LARGE T&R	Yes	SN	Level-2-260C-1 YEAR	-40 to 125	TLV4387
TLV4387PWR.A	Active	Production	TSSOP (PW) 14	3000 LARGE T&R	Yes	SN	Level-2-260C-1 YEAR	-40 to 125	TLV4387

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative

and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

TAPE AND REEL INFORMATION



*All dimensions are nominal


Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
TLV2387DGKR	VSSOP	DGK	8	2500	330.0	12.4	5.25	3.35	1.25	8.0	12.0	Q1
TLV2387DR	SOIC	D	8	3000	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
TLV387DBVR	SOT-23	DBV	5	3000	178.0	9.0	3.3	3.2	1.4	4.0	8.0	Q3
TLV387DBVT	SOT-23	DBV	5	250	178.0	9.0	3.3	3.2	1.4	4.0	8.0	Q3
TLV4387PWR	TSSOP	PW	14	3000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1

TAPE AND REEL BOX DIMENSIONS



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
TLV2387DGKR	VSSOP	DGK	8	2500	366.0	364.0	50.0
TLV2387DR	SOIC	D	8	3000	353.0	353.0	32.0
TLV387DBVR	SOT-23	DBV	5	3000	190.0	190.0	30.0
TLV387DBVT	SOT-23	DBV	5	250	190.0	190.0	30.0
TLV4387PWR	TSSOP	PW	14	3000	353.0	353.0	32.0




D0008A

PACKAGE OUTLINE

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



4214825/C 02/2019


NOTES:

1. Linear dimensions are in inches [millimeters]. Dimensions in parenthesis are for reference only. Controlling dimensions are in inches. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed .006 [0.15] per side.
4. This dimension does not include interlead flash.
5. Reference JEDEC registration MS-012, variation AA.


D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:8X



SOLDER MASK DETAILS

4214825/C 02/2019

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.


7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



SOLDER PASTE EXAMPLE
BASED ON .005 INCH [0.125 MM] THICK STENCIL
SCALE:8X

4214825/C 02/2019

NOTES: (continued)


8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

PW0014A

PACKAGE OUTLINE

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



4220202/B 12/2023

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-153.

EXAMPLE BOARD LAYOUT



PW0014A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 10X



SOLDER MASK DETAILS

4220202/B 12/2023

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.


7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

PW0014A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 10X

4220202/B 12/2023

NOTES: (continued)


8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

EXAMPLE BOARD LAYOUT


DBV0005A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:15X



SOLDER MASK DETAILS

4214839/K 08/2024

NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DBV0005A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:15X



4214839/K 08/2024

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.



VSSOP - 1.1 mm max height

[illegible]

PowerPAD is a trademark of Texas Instruments.


- 
- TEXAS
INSTRUMENTS
www.ti.com

EXAMPLE BOARD LAYOUT


DGK0008A

TM VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 15X



SOLDER MASK DETAILS

4214862/A 04/2023

NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
8. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.
9. Size of metal pad may vary due to creepage requirement.

EXAMPLE STENCIL DESIGN

DGK0008A

TM VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
SCALE: 15X

4214862/A 04/2023

NOTES: (continued)

11. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
12. Board assembly site may have different recommendations for stencil design.

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとし、TI は一切の責任を拒否します。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2025, Texas Instruments Incorporated

最終更新日：2025 年 10 月