

TLV904xD 3.1MHz、16μA マイクロパワー、1.2V 低電圧、電力の制約が厳しいアプリケーション向けの非補償型 RRIO アンプ

1 特長

- 広ゲイン帯域幅積: 3.1MHz
- 低い静止電流: 16μA/Ch
- 最低 1.2V の電源電圧で動作
- 低い統合ノイズ (0.1Hz ~ 10Hz): 4.5μV_{p-p}
- 低い入力オフセット電圧: ±0.5mV
- 低い入力バイアス電流: 1pA
- レール ツー レール入出力
- 不完全補償型、ゲイン 10V/V 以上 (安定)
- 統合 RFI および EMI フィルタ
- 拡張産業用温度範囲に対応: -40°C ~ 125°C
- ユニティゲイン安定バージョンについては、以下を参照してください。

[TLV9041](#)、[TLV9042](#)、[TLV9044](#)

2 アプリケーション

- ポータブル エレクトロニクス
- 流量トランスミッタ
- 煙感知器
- アクティブ フィルタ
- オーディオ マイク プリアンプ
- ローサイド電流センシング
- 温度トランスミッタ
- 圧力トランスミッタ
- モーション検出器 (PIR, uWave など)
- パルス オキシメータ (血中酸素飽和度計)

3 説明


TLV904xD ファミリーには、超低電圧アプリケーションで高い効率を実現するよう最適化されたシングル (TLV9041D) およびデュアル (TLV9042D) の非補償オペアンプがあります。1.2V ~ 5.5V で動作し、レールツーレールの入出力カスイングを実現するこのファミリーのアンプは、静止電流がわずか 16μA であるだけで、3.1MHz の非常に優れたゲイン帯域幅を実現します。TLV904xD を使用すると、高ゲインの回路構成とバッテリー駆動システムの長寿命を実現できます。小型パッケージが利用可能なため、このアンプファミリーは高密度の基板アプリケーションで効果的に使用できます。

TLV904xD は、最低 1.2V の電源電圧で動作できる業界でも数少ないアンプの 1 つであり、1.5V コインセルのアプリケーションに最適です。ゲイン帯域幅が高いため、フィードバックトランスミッタ、モーション検出器、パーソナルエレクトロニクスなどのシグナル コンディショニングおよびフィルタリングアプリケーションでカスケード接続されたアンプ段が不要になり、設計を簡素化すると同時に、基板面積とシステム全体の消費電力を削減できます。

製品情報

部品番号	チャンネル数	パッケージ ⁽²⁾	パッケージ サイズ ⁽³⁾
TLV9041D	シングル	DBV (SOT-23, 5)	2.9mm × 2.8mm
		DCK (SC70, 5)	2mm × 1.25mm
		DQN (SOT-5X3, 5) ⁽¹⁾	1mm × 1mm
TLV9042D	デュアル	D (SOIC, 8)	4.9mm × 6mm
		DSG (WSON, 8)	2mm × 2mm
		DGK (VSSOP, 8)	3mm × 4.9mm

- (1) 製品プレビュー (量産データではありません)。
- (2) 詳細については、[セクション 10](#) を参照してください。
- (3) パッケージ サイズ (長さ × 幅) は公称値であり、該当する場合はピンも含まれます。



ブリッジアンプ回路



目次

1 特長	1	6.3 機能説明	16
2 アプリケーション	1	6.4 デバイスの機能モード	20
3 説明	1	7 アプリケーションと実装	21
4 ピン構成および機能	3	7.1 アプリケーション情報	21
5 仕様	5	7.2 代表的なアプリケーション	21
5.1 絶対最大定格.....	5	7.3 電源に関する推奨事項	27
5.2 ESD 定格.....	5	7.4 レイアウト	28
5.3 推奨動作条件.....	5	8 デバイスおよびドキュメントのサポート	30
5.4 シングル チャネルの熱に関する情報.....	5	8.1 ドキュメントのサポート.....	30
5.5 デュアル チャネルの熱に関する情報.....	6	8.2 ドキュメントの更新通知を受け取る方法.....	30
5.6 電気的特性.....	7	8.3 サポート・リソース.....	30
5.7 代表的特性.....	9	8.4 静電気放電に関する注意事項.....	30
6 詳細説明	15	8.5 用語集.....	30
6.1 概要.....	15	9 改訂履歴	30
6.2 機能ブロック図.....	15	10 メカニカル、パッケージ、および注文情報	31

4 ピン構成および機能




図 4-1. TLV9041D DBV パッケージ
5 ピン SOT-23
上面図




図 4-2. TLV9041 DCK パッケージ
5 ピン SC70
上面図

表 4-1. ピンの機能 : TLV9041D

名称	ピン 番号		タイプ (1)	説明
	SOT-23	SC70		
IN-	4	3	I	反転入力
IN+	3	1	I	非反転入力
OUT	1	4	O	出力
V-	2	2	I	負 (低) 電源またはグランド (単電源動作の場合)
V+	5	5	I	正 (高) 電源

(1) I = 入力、O = 出力





図 4-3. TLV9042D D および DGK パッケージ
8 ピン SOIC および VSSOP
上面図



露出サーマルパッドを V- に接続。詳細については、図 4-4 を参照してください。

図 4-4. TLV9042D DSG パッケージ
8 ピン WSON (露出サーマルパッド付き)
上面図

表 4-2. ピンの機能 : TLV9042D

ピン		タイプ ⁽¹⁾	説明
名称	番号		
IN1–	2	I	反転入力、チャンネル 1
IN1+	3	I	非反転入力、チャンネル 1
IN2–	6	I	反転入力、チャンネル 2
IN2+	5	I	非反転入力、チャンネル 2
OUT1	1	O	出力、チャンネル 1
OUT2	7	O	出力、チャンネル 2
V–	4	I	負 (低) 電源またはグランド (単電源動作の場合)
V+	8	I	正 (高) 電源

(1) I = 入力、O = 出力

5 仕様

5.1 絶対最大定格

動作時周囲温度範囲内 (特に記述のない限り) ⁽¹⁾

		最小値	最大値	単位
電源電圧、 $V_S = (V+) - (V-)$		0	6.0	V
信号入力ピン	同相電圧 ⁽²⁾	$(V-) - 0.5$	$(V+) + 0.5$	V
	差動電圧 ⁽²⁾		$V_S + 0.2$	V
	電流 ⁽²⁾	-10	10	mA
出力短絡 ⁽³⁾		連続		
動作時周囲温度、 T_A		-55	150	°C
接合部温度、 T_J			150	°C
保管温度、 T_{stg}		-65	150	°C

- (1) 「絶対最大定格」外での操作は、デバイスに恒久的な損傷を引き起こす可能性があります。絶対最大定格は、これらの条件において、または「推奨動作条件」に示された値を超える他のいかなる条件でも、本デバイスが動作することを意味するものではありません。「絶対最大定格」の範囲内であっても「推奨動作条件」の範囲外で使用する、デバイスが完全に機能しない可能性があり、デバイスの信頼性、機能、性能に影響を及ぼし、デバイスの寿命を縮める可能性があります。
- (2) 入力ピンは、電源レールに対してダイオード クランプされています。入力信号のスイングが 0.5V より大きく電源レールを超える可能性がある場合は、電流を 10mA 以下に制限する必要があります。
- (3) グランドへの短絡、パッケージあたり 1 台のアンプ。

5.2 ESD 定格

			値	単位
$V_{(ESD)}$	静電放電	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 準拠 ⁽¹⁾	±3000	V
		デバイス帯電モデル (CDM)、ANSI/ESDA/JEDEC JS-002 準拠 ⁽²⁾	±1000	

- (1) JEDEC のドキュメント JEP155 に、500V HBM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。
- (2) JEDEC のドキュメント JEP157 に、250V CDM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。

5.3 推奨動作条件

動作時周囲温度範囲内 (特に記述のない限り)

		最小値	最大値	単位
V_S	電源電圧、 $(V+) - (V-)$	1.2	5.5	V
V_I	入力電圧範囲	$(V-)$	$(V+)$	V
T_A	規定温度	-40	125	°C

5.4 シングル チャネルの熱に関する情報

熱評価基準 ⁽¹⁾		TLV9041D	TLV9041D	単位
		DBV (SOT-23)	DCK (SC70)	
		5 ピン	5 ピン	
$R_{\theta JA}$	接合部から周囲への熱抵抗	228.0	259.4	°C/W
$R_{\theta JC(top)}$	接合部からケース (上面) への熱抵抗	127.7	159.2	°C/W
$R_{\theta JB}$	接合部から基板への熱抵抗	93.6	107.2	°C/W
Ψ_{JT}	接合部から上面への特性パラメータ	63.3	63.7	°C/W
Ψ_{JB}	接合部から基板への特性パラメータ	93.4	106.9	°C/W
$R_{\theta JC(bot)}$	接合部からケース (底面) への熱抵抗	該当なし	該当なし	°C/W

- (1) 従来および最新の熱評価基準の詳細については、『半導体および IC パッケージの熱評価基準』アプリケーション ノートを参照してください。

5.5 デュアル チャネルの熱に関する情報

熱評価基準 ⁽¹⁾		TLV9042D			単位
		D (SOIC)	DSG (WSO)	DGK (VSSOP)	
		8 ピン	8 ピン	8 ピン	
R _{θJA}	接合部から周囲への熱抵抗	147.0	98.9	160.9	°C/W
R _{θJC(top)}	接合部からケース (上面) への熱抵抗	86.5	117.7	77.5	°C/W
R _{θJB}	接合部から基板への熱抵抗	92.3	35.5	97.9	°C/W
ψ _{JT}	接合部から上面への特性パラメータ	32.2	11.5	14.7	°C/W
ψ _{JB}	接合部から基板への特性パラメータ	91.7	60.1	97.2	°C/W
R _{θJC(bot)}	接合部からケース (底面) への熱抵抗	該当なし	41.5	該当なし	°C/W

(1) 従来および最新の熱評価基準の詳細については、『[半導体および IC パッケージの熱評価基準](#)』アプリケーション ノートを参照してください。

5.6 電気的特性

特に記述のない限り、 $T_A = 25^\circ\text{C}$ で $V_S = (V+) - (V-) = 1.2\text{ V} \sim 5.5\text{ V}$ ($\pm 0.6\text{ V} \sim \pm 2.75\text{ V}$) の場合、 $R_F = 180\text{ k}\Omega$ 、 $G = 10\text{ V/V}$ 、 $R_L = 100\text{ k}\Omega$ を $V_S/2$ 、 $V_{CM} = V_S/2$ 、 $V_{OUT} = V_S/2$ に接続。

パラメータ		テスト条件		最小値	標準値	最大値	単位
オフセット電圧							
V _{OS}	入力オフセット電圧			±0.5	±1.8		mV
			T _A = −40°C ~ 125°C		±2		
dV _{OS} /dT	入力オフセット電圧ドリフト		T _A = −40°C ~ 125°C	±0.4			μV/°C
PSRR	入力オフセット電圧と電源との関係	V _S = ±0.6V ~ ±2.75V、V _{CM} = V−		80	95		dB
入力バイアス電流							
I _B	入力バイアス電流 ⁽¹⁾			±0.5	±3		pA
I _{OS}	入力オフセット電流 ⁽¹⁾			±0.5	±2.5		pA
ノイズ							
E _N	入力電圧ノイズ	f = 0.1~10Hz		4.5			μV _{PP}
e _N	入力電圧ノイズ密度	f = 100Hz		55			nV/√Hz
		f = 1kHz		36			
		f = 10kHz		33			
i _N	入力電流ノイズ ⁽²⁾	f = 1kHz		10			fA/√Hz
入力電圧範囲							
V _{CM}	同相電圧範囲			(V−)	(V+)		V
CMRR	同相信号除去比	(V−) < V _{CM} < (V+) − 0.7V、V _S = 1.2V		T _A = −40°C ~ 125°C	65	80	dB
		(V−) < V _{CM} < (V+) − 0.7V、V _S = 5.5V			76	89	
		(V−) < V _{CM} < (V+)、V _S = 1.2V				60	
		(V−) < V _{CM} < (V+)、V _S = 5.5V			58	72	
入力インピーダンス							
Z _{ID}	差動			80 2			GΩ pF
Z _{ICM}	同相			100 1			GΩ pF
開ループゲイン							
A _{OL}	開ループ電圧ゲイン	V _S = 1.2V、(V−) + 0.2V < V _O < (V+) − 0.2V、R _L = 10kΩ を V _S /2 に接続		T _A = −40°C ~ 125°C	100		dB
		V _S = 5.5V、(V−) + 0.2V < V _O < (V+) − 0.2V、R _L = 10kΩ を V _S /2 に接続			127		
		V _S = 1.2V、(V−) + 0.1V < V _O < (V+) − 0.1V、R _L = 100kΩ を V _S /2 に接続			110		
		V _S = 5.5V、(V−) + 0.1V < V _O < (V+) − 0.1V、R _L = 100kΩ を V _S /2 に接続			109	125	
		V _S = 5.5V、(V−) + 0.1V < V _O < (V+) − 0.1V、R _L = 100kΩ を V _S /2 に接続		TLV9042DDSGR、T _A = −40°C ~ 125°C	106	125	
周波数応答							
THD+N	全高調波歪み + ノイズ ⁽³⁾	V _S = 5.5V、V _{CM} = 2.75V、V _O = 1V _{RMS} 、G = +10、f = 1kHz、R _L = 100kΩ を V _S /2 に接続			0.02		%
GBW	ゲイン帯域幅積	G = 100V/V、R _F = 1.8MΩ、R _L = 1MΩ を V _S /2 に接続			3.1		MHz
SR	スルーレート	V _S = 5.5V、G = +10、C _L = 10pF、TLV9041D	V _S = 5.5V、G = +10、C _L = 10pF	1.5			V/μs
SR	スルーレート	V _S = 5.5V、G = +10、C _L = 10pF、TLV9042D			0.8		V/μs
t _S	セトリングタイム	0.1% まで、V _S = 5.5V、V _{STEP} = 400mV、G = +10、C _L = 10pF			23		μs
		0.1% まで、V _S = 5.5V、V _{STEP} = 200mV、G = +10、C _L = 10pF			22		
		0.01% まで、V _S = 5.5V、V _{STEP} = 400mV、G = +10、C _L = 10pF			32		
		0.01% まで、V _S = 5.5V、V _{STEP} = 200mV、G = +10、C _L = 10pF			31		
	位相マージン	C _L = 10pF			72		°

5.6 電気的特性 (続き)

特に記述のない限り、 $T_A = 25^\circ\text{C}$ で $V_S = (V_+) - (V_-) = 1.2\text{ V} \sim 5.5\text{ V}$ ($\pm 0.6\text{ V} \sim \pm 2.75\text{ V}$) の場合、 $R_F = 180\text{ k}\Omega$ 、 $G = 10\text{ V/V}$ 、 $R_L = 100\text{ k}\Omega$ を $V_S / 2$ 、 $V_{CM} = V_S / 2$ 、 $V_{OUT} = V_S / 2$ に接続。

パラメータ	テスト条件		最小値	標準値	最大値	単位
過負荷回復時間	$V_{IN} \times \text{ゲイン} > V_S$ (TLV9041D)	$V_{IN} \times \text{ゲイン} > V_S$		5		μs
過負荷回復時間	$V_{IN} \times \text{ゲイン} > V_S$ (TLV9042D)			11		μs
EMIRR	電磁干渉除去比	$f = 1\text{ GHz}$, $V_{IN_EMIRR} = 100\text{ mV}$		89		dB
出力						
電圧出力スイング (レールから)	正のレール ヘッドルーム	$V_S = 1.2\text{ V}$ 、 $R_L = 100\text{ k}\Omega$ を $V_S/2$ に接続		0.75	7	mV
		$V_S = 5.5\text{ V}$ 、 $R_L = 10\text{ k}\Omega$ を $V_S/2$ に接続		9	21	
		$V_S = 5.5\text{ V}$ 、 $R_L = 100\text{ k}\Omega$ を $V_S/2$ に接続		1	8	
	負のレール ヘッドルーム	$V_S = 1.2\text{ V}$ 、 $R_L = 100\text{ k}\Omega$ を $V_S/2$ に接続		0.75	5	
		$V_S = 5.5\text{ V}$ 、 $R_L = 10\text{ k}\Omega$ を $V_S/2$ に接続		8	21	
		$V_S = 5.5\text{ V}$ 、 $R_L = 100\text{ k}\Omega$ を $V_S/2$ に接続		0.85	8	
I_{SC}	短絡電流 (4)	$V_S = 5.5\text{ V}$		± 40		mA
Z_O	オープン ループ出力インピーダンス	$f = 10\text{ kHz}$		8250		Ω
電源						
I_Q	アンプごとの静止電流	$V_S = 5.5\text{ V}$, $I_O = 0\text{ A}$, TLV9041D		16.5	21.4	μA
			$T_A = -40^\circ\text{C} \sim 125^\circ\text{C}$		22	
	アンプごとの静止電流	$V_S = 5.5\text{ V}$, $I_O = 0\text{ A}$, TLV9042D		16	19.5	
			$T_A = -40^\circ\text{C} \sim 125^\circ\text{C}$		20	
	パワーオン時間	$T_A = 25^\circ\text{C}$, $V_S = 5.5\text{ V}$, V_S ランプレート $> 0.3\text{ V}/\mu\text{s}$		90		μs

- (1) 最大 I_B および I_{OS} の制限値は、特性評価結果に基づいて規定されています。入力差動電圧が 2.5 V を超えると、 I_B が増加する可能性があります
- (2) 入力電流ノイズ データの標準値は、設計シミュレーションの結果に基づいて規定されています
- (3) 3 次フィルタ、 -3 dB で帯域幅 = 80 kHz 。
- (4) 短絡電流は、短絡電流のソースとシンクの平均値です

5.7 代表的特性

$T_A = 25^\circ\text{C}$, $V_+ = 2.75\text{V}$, $V_- = -2.75\text{V}$, $G = 10\text{V/V}$, $R_F = 180\text{k}\Omega$, $R_L = 100\text{k}\Omega$ を $V_S / 2$, $V_{CM} = V_S / 2$, および $V_{OUT} = V_S / 2$ に接続 (特に記述のない限り)




図 5-1. オフセット電圧の分布ヒストグラム




図 5-2. オフセット電圧ドリフトの分布ヒストグラム




図 5-3. 入力オフセット電圧と温度との関係




図 5-4. オフセット電圧と同相電圧との関係




図 5-5. オフセット電圧と電源電圧との関係




図 5-6. I_B および I_{OS} と温度との関係

5.7 代表的特性 (続き)

$T_A = 25^\circ\text{C}$, $V_+ = 2.75\text{V}$, $V_- = -2.75\text{V}$, $G = 10\text{V/V}$, $R_F = 180\text{k}\Omega$, $R_L = 100\text{k}\Omega$ を $V_S / 2$, $V_{CM} = V_S / 2$, および $V_{OUT} = V_S / 2$ に接続 (特に記述のない限り)




図 5-7. I_B および I_{OS} と同相電圧との関係





図 5-8. 開ループ ゲインと温度との関係



$R_L = 1\text{M}\Omega$, $C_L = 20\text{pF}$

図 5-9. 開ループ ゲインおよび位相と周波数との関係






図 5-10. 開ループ出力インピーダンスと周波数との関係



$R_L = 100\text{k}\Omega$, $C_L = 20\text{pF}$

図 5-11. 開ループ ゲインと周波数との関係



$V_+ = 2.75\text{V}$, $V_- = -2.75\text{V}$

図 5-12. 出力電圧と出力電流との関係 (クロウ)

5.7 代表的特性 (続き)

$T_A = 25^\circ\text{C}$, $V_+ = 2.75\text{V}$, $V_- = -2.75\text{V}$, $G = 10\text{V/V}$, $R_F = 180\text{k}\Omega$, $R_L = 100\text{k}\Omega$ を $V_S / 2$, $V_{CM} = V_S / 2$, および $V_{OUT} = V_S / 2$ に接続 (特に記述のない限り)




図 5-13. 出力電圧と出力電流との関係 (クロウ)




図 5-14. 出力電圧と出力電流との関係 (クロウ)




図 5-15. 出力電圧と出力電流との関係 (クロウ)




図 5-16. CMRR および PSRR と周波数との関係




図 5-17. DC PSRR と温度との関係




図 5-18. DC CMRR と温度との関係

5.7 代表的特性 (続き)

$T_A = 25^\circ\text{C}$, $V_+ = 2.75\text{V}$, $V_- = -2.75\text{V}$, $G = 10\text{V/V}$, $R_F = 180\text{k}\Omega$, $R_L = 100\text{k}\Omega$ を $V_S / 2$, $V_{CM} = V_S / 2$, および $V_{OUT} = V_S / 2$ に接続 (特に記述のない限り)




図 5-19. 時間領域での 0.1Hz~10Hz の電圧ノイズ




図 5-20. 入力電圧ノイズ スペクトル密度




図 5-21. THD + N と周波数との関係




図 5-22. THD + N と振幅との関係




図 5-23. 静止電流と同相との関係




図 5-24. 静止電流と電源電圧との関係

5.7 代表的特性 (続き)

$T_A = 25^\circ\text{C}$, $V_+ = 2.75\text{V}$, $V_- = -2.75\text{V}$, $G = 10\text{V/V}$, $R_F = 180\text{k}\Omega$, $R_L = 100\text{k}\Omega$ を $V_S / 2$, $V_{CM} = V_S / 2$, および $V_{OUT} = V_S / 2$ に接続 (特に記述のない限り)




図 5-25. 静止電流と温度との関係




図 5-26. 位相マージンと容量性負荷との関係




図 5-27. 過負荷復帰 (TLV9041D)




図 5-28. 過負荷復帰 (TLV9042D)




図 5-29. 小信号ステップ応答 (TLV9041D)




図 5-30. 小信号ステップ応答 (TLV9042D)

5.7 代表的特性 (続き)

$T_A = 25^\circ\text{C}$, $V_+ = 2.75\text{V}$, $V_- = -2.75\text{V}$, $G = 10\text{V/V}$, $R_F = 180\text{k}\Omega$, $R_L = 100\text{k}\Omega$ を $V_S / 2$, $V_{CM} = V_S / 2$, および $V_{OUT} = V_S / 2$ に接続 (特に記述のない限り)




図 5-31. 大信号ステップ応答 (TLV9041D)




図 5-32. 大信号ステップ応答 (TLV9042D)




図 5-33. 短絡電流と温度との関係




図 5-34. 非反転入力を基準とする電磁干渉除去比 (EMIRR+) と周波数との関係




図 5-35. チャンネル セパレーション


6 詳細説明

6.1 概要

TLV904xD ファミリの低消費電力、レールツーレール入力および出力オペアンプは、高ゲイン、バッテリー駆動アプリケーションに特化して設計されています。このアンプファミリーは、**1.2V** の非常に低い電源電圧から **5.5V** の標準電源電圧まで動作できる非補償型アーキテクチャを利用しており、**10V/V** 以上のノイズゲインでの使用に最適化されています。不完全補償型アーキテクチャにより、ゲイン帯域幅積の **3.1MHz** と、チャンネルあたりの静止電流 **16μA** が最大 **1.5V/μs** のスルーレートを実現し、同様の消費電力を持つユニティゲイン安定アーキテクチャに比べて優れた **AC** 性能を実現します。このため、センサ シグナル コンディショニングやフィルタリングアプリケーションで複数のカスケード接続したアンプ段が不要になり、部品点数とシステム全体の消費電力の低減が可能になります。

入力同相電圧範囲には両方のレールが含まれているため、TLV904xD シリーズは多くの単電源または両電源構成で使用できます。TLV904xD は、**10V/V** のゲインで最大 **100pF** の容量性負荷を駆動でき、**4.5μ Vp-p** の積分ノイズ (**0.1Hz** ~ **10Hz**) を実現しているため、**AC** 特性の向上と消費電力の低減を可能にします。また、この設計は、**0.5mV** の入力オフセット電圧 (標準値) と **0.5pA** の入力バイアス電流 (標準値) で優れた **DC** 性能を備え、優れた **PSRR**、**CMRR**、**AOL** を提供し、**RFI** および **EMI** 除去フィルタを内蔵しているため、電氣的ノイズの多い環境でも信頼性の高い動作を実現します。

6.2 機能ブロック図



6.3 機能説明

6.3.1 動作電圧

TLV904xD シリーズのオペアンプは 1.2V ~ 5.5V での動作が完全に規定されており、確保されています。また、多くの仕様は -40°C から 125°C まで適用されます。動作電圧または温度によって大きく変化するパラメータについては、[セクション 5.7](#) に示します。0.01μF 以上のセラミック コンデンサを使用して電源ピンをバイパスすることを強く推奨します。

6.3.2 レール ツー レール入出力

TLV904xD の入力同相電圧範囲は、最低 1.2V の非常に低い電源電圧で動作している場合でも、両方の電源レールまで広がります。この性能は、コンプリメンタリ入力段 (P チャネル差動ペアと並んで配置された N チャネル入力差動ペア) により達成されています。詳細については、[セクション 6.2](#) を参照してください。

TLV904xD の場合、P チャネル ペアは通常、負のレールから (V+) - 0.4V までの入力電圧でアクティブになり、N チャネル ペアは通常、正電源から (V+) - 0.4V までの入力電圧でアクティブになります。この遷移領域は通常、(V+) - 0.5V から (V+) - 0.3V まで発生し、この範囲では両方のペアがオンになります。これらの電圧レベルは、プロセス変動によって変化し、遷移領域は、Low 側では (V+) - 0.7V ~ (V+) - 0.5V、High 側では最大 (V+) - 0.3V ~ (V+) - 0.1V の範囲になる可能性があります。

相補入力段を持つほとんどのアンプでは、P チャネル入力ペアは、入力オフセット電圧、オフセットドリフトにおいて、N チャネル ペアよりも入力オフセット電圧とオフセットドリフトに関して優れたパフォーマンスを発揮するように設計されています。この遷移領域内では、この領域の外側でデバイスが動作しているときと比較して、PSRR、CMRR、オフセット電圧、オフセットドリフト、THD が劣化する可能性があります。TLV904xD は、正のレールから 0.7V まで P チャネルペアでの動作を規定し、ほとんどの相補型入力アンプに比べて、P チャネル入力範囲がはるかに広がります。この拡張範囲は、より低い電源電圧 (1.2V、1.8V など) で動作する場合に特に有用で、遷移領域を回避して直線性を維持しながら、入力信号の広い同相スイングを P チャネル入力ペア内に対応できます。

低消費電力、低ノイズのオペアンプとして設計された TLV904xD は強力な出力駆動能力も備えています。共通ソース トランジスタを使用した Class AB 出力段を使用して、完全なレール ツー レールの出力スイングを実現できます。抵抗性負荷が 5kΩ の場合、印加されている電源電圧に関係なく、どちらの電源レールに対しても出力が 20mV 以内までスイングします。アンプがレールのどれだけ近くまでスイングできるかは、負荷条件によって変化します。




図 6-1. TLV904xD のオフセット電圧と同相電圧との関係




図 6-2. TLV900x のオフセット電圧と同相電圧との関係

6.3.3 広いゲイン帯域幅を持つ不完全補償型アーキテクチャ

TLV904xD ファミリーなどのアンプは、ユニティゲイン安定ではなく、非補償型アンプと呼ばれます。非補償型アーキテクチャにより、類似の静止電流を持つユニティゲイン安定アンプに比べて、より高い GBW、高いスルーレート、より低いノイズを実現できます。帯域幅を広くすると、オペアンプの立ち上がり時間とセトリグタイムが短縮され、ADC ベースのシグナルチェーンでより高速なレートでサンプリングできるようになります。

図 6-3 に示すように、ユニティゲイン安定アンプの支配的な極 f_d は、非補償型オペアンプの場合、周波数 f_1 に移動します。実線の A_{OL} プロットは、従来のユニティゲイン安定オペアンプの開ループゲインプロットです。TLV904xD などの非補償型アンプの内部補償の変化により、同じ電力量の帯域幅が増加します。上記のパラメータにおける利点に加えて、対応するユニティゲインと比較して利用可能なループゲインが高いため、スルーレートが高くなり、歪み値が小さくなることもあります。考慮すべき最も重要な要素は、オペアンプが G_{min} を上回るノイズゲイン (NG) になることを確認することです。 G_{min} より小さい NG の値は、 $1/f_s$ 曲線が 40dB/decade の A_{OL} 曲線と交差するため、図 6-3 に示すように不安定になります。この安定性解析手法を、閉鎖速度法と呼ばれます。TI プレジジョンラボを参照して、デバイスの安定性をよりよく理解し、安定性を確保するさまざまな手法をご確認ください。




図 6-3. ユニティゲイン安定オペアンプと非補償型オペアンプのゲインと周波数の特性との関係

TLV904xD ファミリーは、従来のゲイン回路で 10V/V (20dB) 以上のノイズゲインで安定します。このゲイン構成では、このデバイスには小信号帯域幅 (SSBW) の 3.1MHz があり、約 72° の位相マージンがあります。TLV904xD デバイスは GBW が高く、低消費電力であるため、消費電力の制約が厳しい高ゲインのアプリケーションに適しています。

6.3.4 容量性負荷および安定度

TLV904xD は、容量性負荷の駆動が必要なアプリケーションで使用するよう設計されています。すべてのオペアンプと同様に、TLV904xD シリーズが不安定になる特定の状況があり得ます。アンプが動作時に安定するかどうかを判断するには、そのオペアンプの回路構成、レイアウト、ゲイン、出力負荷などの要因を考慮します。容量性負荷は、オペアンプの開ループ出力インピーダンスと相まって、位相マージンを劣化させる極を帰還ループ内に形成します。容量性負荷が大きくなると、位相マージンの劣化が大きくなります。10V/V のゲインで動作している場合、TLV904xD は最大約 100pF の純粋な容量性負荷で安定した状態を維持し、標準値 48° の良好な位相マージンを確保しています。一部の大容量コンデンサ (1μF よりも大きい値の C_L) の等価直列抵抗 (ESR) は、アンプが安定した状態を維持するように帰還ループの位相特性を変えるのに十分です。アンプの開ループゲインを大きくすると、アンプはさらに大きな容量を駆動できます。より高い電圧ゲインでのアンプのオーバーシュート応答を測定すると、この能力の向上は明らかです。

アンプの容量性負荷駆動能力を向上する 1 つの手法は、図 6-4 に示すように、出力と直列に小さな抵抗 (標準的には 10Ω ~ 20Ω) を挿入することです。この抵抗は、大きな容量性負荷に伴うオーバーシュートとリングングを大幅に低減します。ただし、この手法によって起こりうる 1 つの問題は、追加された直列抵抗と、容量性負荷と並列に接続されたあらゆる抵抗負荷によって分圧器が形成されることです。この分圧器は、出力スイングを低減させる出力ゲイン誤差を生じさせます。




図 6-4. 容量性負荷駆動の向上

6.3.5 過負荷回復

過負荷からの回復は、オペアンプの出力が飽和状態から線形状態に回復するために必要な時間として定義されます。高い入力電圧または高いゲインが原因で、出力電圧が定格動作電圧を超えると、オペアンプの出力デバイスは飽和領域に入ります。いずれかの出力デバイスが飽和領域に入った後、出力段はリニア動作状態に戻るために追加の時間を必要とし、これは過負荷復帰時間と呼ばれます。出力段が線形状態に戻ると、アンプは指定されたスルーレートでスルーを開始します。したがって、過負荷状態の場合の伝搬遅延は、過負荷復帰時間とスルー時間の合計になります。TLV9041D と TLV9042D の過負荷復帰時間は、それぞれ約 $5\mu\text{s}$ と $11\mu\text{s}$ です。

6.3.6 EMI 除去

TLV904xD は、内蔵の電磁干渉 (EMI) フィルタリングを使用して、ワイヤレス通信や、アナログ信号チェーンとデジタルコンポーネントを組み合わせた高密度実装の基板などのソースから引き起こされる EMI の影響を低減します。EMI 耐性は回路設計手法により改善可能で、TLV904xD はこのような設計の改善を活用しています。テキサス・インスツルメンツは、10MHz から 6GHz までの幅広い周波数スペクトルにわたって、オペアンプの耐性を正確に測定および数量化する機能を開発しました。TLV904xD でこのテストを行った結果を、図 6-5 に示します。実際のアプリケーションで一般的に発生する、特定の周波数における TLV904xD の EMIRR IN+ 値を、表 6-1 に示します。『オペアンプの EMI 除去率』アプリケーションレポートには、オペアンプに関連する EMIRR 性能の詳細情報が記載されており、www.ti.com からダウンロードできます。




図 6-5. EMIRR テスト

表 6-1. 対象周波数における TLV904xD の EMIRR IN+

FREQUENCY	アプリケーションまたは割り当て	EMIRR IN+
400MHz	モバイル無線、モバイル衛星、宇宙での運用、気象、レーダー、極超短波 (UHF) アプリケーション	60dB
900MHz	GSM (モバイル通信) アプリケーション向けのグローバル システム、無線通信、ナビゲーション、GPS (最高 1.6GHz まで)、GSM、航空モバイル、UHF アプリケーション	70dB
1.8GHz	GSM アプリケーション、モバイル パーソナル通信、ブロードバンド、衛星、L バンド (1GHz~2GHz)	75dB
2.4GHz	802.11b, 802.11g, 802.11n, Bluetooth®, モバイル パーソナル通信、産業用、科学用および医療用 (ISM) 無線帯域、アマチュア無線および衛星、S バンド (2GHz~4GHz)	79.0dB
3.6GHz	無線測位、航空通信およびナビゲーション、衛星、モバイル、S バンド	82dB
5GHz	802.11a, 802.11n, 航空通信とナビゲーション、モバイル通信、宇宙と衛星での運用、C バンド (4GHz~8GHz)	85dB

6.3.7 電氣的オーバーストレス

設計者は、オペアンプが電氣的オーバーストレスにどの程度耐えられるのかという質問をすることがよくあります。これらの質問は、主にデバイスの入力に関するものですが、電源電圧ピンや、さらに出力ピンにも関係する場合があります。これらの各ピンの機能には、特定の半導体製造プロセスの電圧ブレイクダウン特性と、ピンに接続された特定の回路とで決まる電氣的ストレスの制限値があります。また、これらの回路には内部静電気放電 (ESD) 保護機能が組み込まれており、製品の組み立て前と組み立て中の両方で、偶発的な ESD イベントから保護します。

この基本的な ESD 回路と、電氣的オーバーストレス イベントとの関連性を十分に理解しておくに役立ちます。TLV904xD デバイスに搭載されている ESD 回路を、図 6-6 に示します。ESD 保護回路には、いくつかの電流ステアリング ダイオードが含まれており、入力や出力のピンから、内部の電源ラインに戻るよう配線され、オペアンプ内部の吸収デバイスと接続されます。この保護回路は、通常の回路動作中は非アクティブに保たれるよう設計されます。




図 6-6. 内部 ESD 等価回路

6.3.8 入力および ESD 保護

TLV904xD ファミリーには、すべてのピンに内部 ESD 保護回路が組み込まれています。入力ピンと出力ピンの場合、この保護は主に入力ピンと電源ピンとの間に接続された電流ステアリング ダイオードで構成されます。これらの ESD 保護ダイオードは、電流が 10mA に制限されている限り、回路内で入力オーバードライブの保護を行います。駆動入力に直列入力抵抗を追加して入力電流を制限する方法を、図 6-7 に示します。追加された抵抗はアンプの入力で熱ノイズを引き起こすため、ノイズに敏感なアプリケーションでは値を最小限に抑える必要があります。




図 6-7. 入力電流保護

6.4 デバイスの機能モード

TLV904xD ファミリーは 1 つの機能モードを持っています。電源電圧が 1.2V ($\pm 0.6V$) と 5.5V ($\pm 2.75V$) の間にある限り、これらのデバイスは機能します。

7 アプリケーションと実装

注

以下のアプリケーション セクションにある情報は、TI の製品仕様に含まれるものではなく、TI はその正確性も完全性も保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。また、お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

7.1 アプリケーション情報

TLV904xD ファミリの低消費電力、レールツーレール入力および出力オペアンプは、ポータブル高ゲインアプリケーションに特化して設計されています。本デバイスは 1.2V ~ 5.5V で動作し、10V/V 以上で安定しているため、幅広い汎用アプリケーションに適しています。クラス AB の出力段は、V+ と V- との間の任意のポイントに接続される 2k Ω を上回る抵抗負荷を駆動できます。入力同相電圧範囲には両方のレールが含まれているため、TLV904xD シリーズは多くの単一電源またはデュアル電源構成で使用できます。

7.2 代表的なアプリケーション

7.2.1 TLV904xD ローサイド電流センシング アプリケーション

図 7-1 に、ローサイド電流センシング アプリケーション用に構成された TLV904xD を示します。




図 7-1. ローサイド電流センシング アプリケーションの TLV904xD

7.2.1.1 設計要件

この設計の設計要件は次のとおりです。

- 負荷電流: 0A ~ 1A
- 最大出力電圧: 4.9V
- 最大シャント電圧: 100mV

7.2.1.2 詳細な設計手順

図 7-1 の回路の伝達関数は、式 1 に示すとおりです。

$$V_{OUT} = I_{LOAD} \times R_{SHUNT} \times \text{Gain} \quad (1)$$

負荷電流 (I_{LOAD}) により、シャント抵抗 (R_{SHUNT}) の両端で電圧降下が発生します。負荷電流は 0A~1A の範囲で設定されます。最大負荷電流時のシャント電圧を 100mV 未満に維持するために、最大シャント抵抗は 式 2 を使用して表示されます。

$$R_{SHUNT} = \frac{V_{SHUNT_MAX}}{I_{LOAD_MAX}} = \frac{100\text{mV}}{1\text{A}} = 100\text{m}\Omega \quad (2)$$

式 2 を使用して計算すると、 R_{SHUNT} は 100m Ω となります。 I_{LOAD} と R_{SHUNT} によって生成される電圧降下は TLV904xD によって増幅され、約 0V ~ 4.9V の出力電圧を生成します。TLV904xD が必要な出力電圧を生成するために必要なゲインは、式 3 を使用して計算されます。

$$\text{Gain} = \frac{V_{OUT_MAX} - V_{OUT_MIN}}{V_{IN_MAX} - V_{IN_MIN}} \quad (3)$$

式 3 を使用して計算すると、必要なゲインは 49V/V となります。これは抵抗 R_F と R_G で設定します。TLV904xD デバイスのゲインを 49V/V に設定するための抵抗 R_F および R_G のサイズは式 4 で計算します。

$$\text{Gain} = 1 + \frac{R_F}{R_G} \quad (4)$$

R_F に 57.6k Ω 、 R_G に 1.2k Ω を選択すると、組み合わせで 49V/V に等しくなります。図 7-1 に示す回路で測定された伝達関数を、図 7-2 に示します。ゲインは、帰還抵抗とゲイン抵抗のみの関数であることに注意します。このゲインは抵抗の比を変化させることで調整され、実際の抵抗値は設計者が設定しようとするインピーダンスレベルによって決定されます。インピーダンスレベルによって、電流ドレイン、浮遊容量の影響、その他いくつかの動作が決まります。すべてのシステムで機能するような最適インピーダンス選択というものは存在しません。お使いのシステム パラメータに対して理想的なインピーダンスを選択する必要があります。

7.2.1.3 アプリケーション曲線




図 7-2. ローサイド、電流センス、伝達関数

7.2.2 5V/V の非反転ゲイン

TLV904xD デバイスは、従来の帰還回路を使用する場合、通常 10V/V を超えるノイズゲイン構成で安定します。TLV904xD デバイスは、フィードバックパスにコンデンサを使用して、入力間のノイズゲインを 10V/V 未満に構成でき、低い周波数で目的のゲインを維持し、アンプが安定するように高い周波数で 10V/V を超えるゲインを上げることができます。図 7-3 の構成 (a) に、コンデンサと抵抗を使用してノイズゲインを形成し、約 60° のターゲット位相マージンを実現することで、5V/V のゲインに構成された TLV904xD デバイスを示します (図 7-3 を参照)。

最小安定ゲインを下回る非補償型アンプ (TLV904xD など) を使用する主な利点は、同等のユニティゲイン安定アーキテクチャよりも小さい静止電力において、低ノイズ、低歪み、高スルーレート性能が有利であることです。300pF の入力コンデンサを小さくすることで、閉ループ帯域幅を拡大し、合計ノイズを改善することができますが、ピークの増加と位相マージンの低下を犠牲にしても実現できます。IN- ピンの低寄生容量レイアウト手法により、反転入力のパラシタンスが 1pF ~ 2pF と小さくなるようにしますが、そのためには、フラットな周波数応答と必要な位相マージンを得るために、ノイズシェーピング コンポーネントの値を微調整する必要があります。図 7-3 の構成では、この寄生容量は考慮されていませんが、実用的な目的で考慮する必要があります。この安定化手法の詳細と、不完全補償型アーキテクチャの利点については、「[非補償型オペアンプ](#)」を参照してください。

差動アンプ回路は通常、ローサイド電流センシングアプリケーションに使用する場合、 $(\text{ノイズゲイン}) = (\text{信号ゲイン} + 1)$ となります。




図 7-3. 5V/V の非反転ゲイン、および信号ゲイン 4V/V の差動アンプ




図 7-4. 5V/V のゲインでの小信号周波数応答




図 7-5. ノイズゲインシェーピングあり/なしでの、差動アンプの小信号周波数応答

7.2.3 250kΩ ゲイントランスインピーダンス設計

GBW が低い入力オフセット電圧と電流ノイズの組み合わせにより、TLV904xD デバイスは、中速度のトランスインピーダンスアンプのアプリケーションに最適なオプションとなります。




図 7-6. 低消費電力、高感度、トランスインピーダンス アンプ

7.2.3.1 設計要件

表 7-1 に示す設計要件に従って、200kHz、高トランスインピーダンス ゲインのアンプを設計します。

表 7-1. 設計要件

ターゲット帯域幅 (kHz)	トランスインピーダンス ゲイン (kΩ)	フォトダイオード容量 (pF)
200	250	40

7.2.3.2 詳細な設計手順

比較的高いトランスインピーダンスゲインを備えた低消費電力デザインを必要とする設計では、TLV904xD ファミリーを利用できます。「[トランスインピーダンスアンプについて知っておくべきこと](#)」で利用できる Excel™ 計算機を使用すると、合計入力静電容量と C_{TOT} に基づいて部品を選定しやすくなります。 C_{TOT} は計算機では C_{IN} と呼ばれます。 C_{TOT} は、 C_D 、 C_{DIFF} と C_{CM} の和で、43pF です。この C_{TOT} の値、200kHz の目標閉ループ帯域幅 (f_{-3dB})、250k Ω のトランスインピーダンスゲインを使用すると、[図 7-7](#) に示すとおり、アンプの GBW は約 3MHz、帰還容量 (C_F) は 4.4pF になります。これらの結果は、 $Q = 0.707$ 、位相マージン約 65° のバターワース応答についてのものです。

Closed-loop TIA Bandwidth (f_{-3dB})	0.200	MHz
Feedback Resistance (R_F)	250.000	kOhm
Input Capacitance (C_{IN})	43.000	pF
Opamp Gain Bandwidth Product (GBP)	2.9807	MHz
Feedback Capacitance (C_F)	4.4395	pF

図 7-7. TIA 計算機に設計パラメータを入力した結果

TLV904xD の 3.1MHz GBW は、上記の設計要件を満たすように設計されています。必要な帰還容量 C_F が非常に小さい値のコンデンサとして得られ、実用化できる場合は、以下に示す T ネットワークコンデンサ回路を使用できます。[図 7-8](#) に示すように、T ネットワーク回路で標準値のコンデンサを使用して、ポート 1 とポート 2 の間の非常に小さなコンデンサ値 (C_{EQ}) を実現できます。

$$C_{EQ} = \frac{C_1 \times C_2}{C_1 + C_2 + C_T} \quad (5)$$






図 7-8. T ネットワーク

7.2.3.3 アプリケーション曲線



7.3 電源に関する推奨事項

TLV904xD ファミリーは、1.2V ~ 5.5V ($\pm 0.6V$ ~ $\pm 2.75V$) で動作することが規定されています。また、多くの仕様は -40°C ~ 125°C で適用されます。動作電圧または温度によって大きく変動する可能性があるパラメータを「[セクション 5.6](#)」に示します。

注意

電源電圧が 6V を超えると、デバイスに恒久的な損傷を与える可能性があります。[セクション 5.1](#) の表を参照してください。

電源ピンの近くに $0.1\mu\text{F}$ のバイパス コンデンサを配置すると、ノイズの多い電源や高インピーダンスの電源からの結合による誤差を低減できます。バイパス コンデンサの配置の詳細については、[セクション 7.4.1](#) を参照してください。

7.4 レイアウト

7.4.1 レイアウトのガイドライン

デバイスで最高の動作性能を実現するため、以下のような優れた PCB レイアウト手法を使用してください。

- ノイズは、基板の電源接続を通じてアナログ回路に伝播し、オペアンプの電源ピンにまで達する可能性があります。バイパスコンデンサは、結合ノイズを低減するために使用され、低インピーダンスの経路を介してグラウンドへ逃がす役割を果たします。
 - 各電源ピンとグラウンドとの間に、低 ESR の $0.1\mu\text{F}$ セラミック バイパス コンデンサを接続し、可能な限りデバイスの近くに配置します。単一電源アプリケーションの場合は、 $V+$ からグラウンドに対して単一のバイパス コンデンサを接続すれば十分です。
- 回路のアナログ部分とデジタル部分のグラウンドを分離することは、ノイズを抑制する最も簡単かつ効果的な方法の 1 つです。通常、多層 PCB のうち 1 つ以上の層はグラウンド プレーン専用です。グラウンド プレーンは熱の分散に役立ち、EMI (電磁干渉) ノイズを拾いにくくなります。デジタル グラウンドとアナログ グラウンドを物理的に分離し、グラウンド電流の流れに注意を払います。
- 寄生カップリングを低減するには、入力配線を電源配線または出力配線からできるだけ離して配置します。これらの配線を分離しておけない場合、敏感な配線をノイズの多い配線と平行にするよりは、垂直に交差させる方がはるかに良い結果が得られます。
- 外付け部品は、可能な限りデバイスに近く配置します (図 7-12 を参照)。 R_F と R_G を反転入力に近付けて配置すると、寄生容量を最小化できます。
- 入力パターンは、できる限り短くしてください。入力配線は回路の最も敏感な部分であることに注意します。
- 重要な配線の周囲に、駆動型の低インピーダンス ガードリングを配置することを検討してください。ガードリングを使用すると、付近のさまざまな電位にある配線からのリーク電流を大幅に低減できます。
- 最高の性能を実現するため、基板組み立ての後で PCB を清掃することを推奨します。
- 高精度の集積回路では、プラスチック パッケージへの水分の侵入により性能が変化する場合があります。PCB を水で洗浄してから、PCB アセンブリをベーキングして、清掃プロセス中にデバイスのパッケージに侵入した水分を除去することを推奨します。ほとんどの状況では、クリーニング後に 85°C で 30 分間の低温ベーキングを行えば十分です。

7.4.2 レイアウト例




図 7-11. 回路図




図 7-12. レイアウト例




図 7-13. VSSOP-8 (DGK) パッケージのレイアウト例




図 7-14. WSON-8 (DSG) パッケージのレイアウト例

8 デバイスおよびドキュメントのサポート

8.1 ドキュメントのサポート

8.1.1 関連資料

関連資料については、以下を参照してください。

- テキサス・インスツルメンツ、『オペアンプの EMI 除去率』アプリケーション ノート
- テキサス・インスツルメンツ、『QFN/SON の PCB 実装』アプリケーション ノート
- テキサス・インスツルメンツ、『クワッド フラットパック リード端子なしロジック パッケージ』アプリケーション ノート

8.2 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

8.3 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計に必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの使用条件を参照してください。

商標

Excel™ is a trademark of Microsoft Corporation.

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.

Bluetooth® is a registered trademark of Bluetooth SIG, Inc.

すべての商標は、それぞれの所有者に帰属します。

8.4 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

8.5 用語集

[テキサス・インスツルメンツ用語集](#) この用語集には、用語や略語の一覧および定義が記載されています。

9 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision A (March 2026) to Revision B (July 2026)	Page
• DSG (WSON, 8) TLV9042D のステータスをプレビューからアクティブに変更.....	1
• DSG パッケージの $V_S = 5.5V$ および $R_L = 100k\Omega$ での A_{OL} 仕様を追加.....	7
• 「関連リンク」セクションを削除.....	30

Changes from Revision * (December 2025) to Revision A (March 2026)	Page
• DBV (SOT-23, 5) TLV9041D のステータスをプレビューからアクティブに変更.....	1

• ESD CDM モデルを仕様 JESD22-C101 から JS-002 に変更.....	5
• 最大入力バイアス電流を 12pA から 3pA に変更.....	7
• TLV9041D の最大静止電流を 21uA から 21.4uA に更新.....	7

10 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
TLV9041DDBVR	Active	Production	SOT-23 (DBV) 5	3000 LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	3Z5F
TLV9041DDCKR	Active	Production	SC70 (DCK) 5	3000 LARGE T&R	Yes	POST-PLAT AG SPOT	Level-1-260C-UNLIM	-40 to 125	3Z3H
TLV9042DDGKR	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	3XRS
TLV9042DDR	Active	Production	SOIC (D) 8	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	3XPT
TLV9042DDSGR	Active	Production	WSO (DSG) 8	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	3XNI

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "-" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

TAPE AND REEL INFORMATION



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
TLV9041DDBVR	SOT-23	DBV	5	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
TLV9041DDCKR	SC70	DCV	5	3000	180.0	8.4	2.3	2.55	1.2	4.0	8.0	Q3
TLV9042DDGKR	VSSOP	DGK	8	2500	330.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
TLV9042DDR	SOIC	D	8	3000	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
TLV9042DDSGR	WSO	DSG	8	3000	180.0	8.4	2.3	2.3	1.15	4.0	8.0	Q2

TAPE AND REEL BOX DIMENSIONS




*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
TLV9041DDBVR	SOT-23	DBV	5	3000	210.0	185.0	35.0
TLV9041DDCKR	SC70	DCK	5	3000	210.0	185.0	35.0
TLV9042DDGKR	VSSOP	DGK	8	2500	353.0	353.0	32.0
TLV9042DDR	SOIC	D	8	3000	353.0	353.0	32.0
TLV9042DDSGR	WSO	DSG	8	3000	182.0	182.0	20.0

DBV0005A**PACKAGE OUTLINE****SOT-23 - 1.45 mm max height**

SMALL OUTLINE TRANSISTOR

**NOTES:**

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Reference JEDEC MO-178.
4. Body dimensions do not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.25 mm per side.
5. Support pin may differ or may not be present.

EXAMPLE BOARD LAYOUT

DBV0005A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:15X



SOLDER MASK DETAILS

4214839/K 08/2024

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DBV0005A

SOT-23 - 1.45 mm max height

SMALL OUTLINE TRANSISTOR



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:15X

4214839/K 08/2024

NOTES: (continued)


8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

EXAMPLE BOARD LAYOUT


DCK0005A

SOT - 1.1 max height

SMALL OUTLINE TRANSISTOR



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:18X



SOLDER MASK DETAILS

4214834/G 11/2024

NOTES: (continued)

7. Publication IPC-7351 may have alternate designs.
8. Solder mask tolerances between and around signal pads can vary based on board fabrication site.




SOLDER PASTE EXAMPLE
BASED ON 0.125 THICK STENCIL
SCALE:18X

4214834/G 11/2024

NOTES: (continued)

9. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
10. Board assembly site may have different recommendations for stencil design.


DGK0008A



PACKAGE OUTLINE

VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



4214862/A 04/2023

NOTES:

PowerPAD is a trademark of Texas Instruments.

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-187.

EXAMPLE BOARD LAYOUT


DGK0008A

TM VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 15X



SOLDER MASK DETAILS

4214862/A 04/2023

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
8. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.
9. Size of metal pad may vary due to creepage requirement.

EXAMPLE STENCIL DESIGN

DGK0008A

TM VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
SCALE: 15X

4214862/A 04/2023

NOTES: (continued)

11. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
12. Board assembly site may have different recommendations for stencil design.

GENERIC PACKAGE VIEW

DSG 8

WSON - 0.8 mm max height



2 x 2, 0.5 mm pitch

PLASTIC SMALL OUTLINE - NO LEAD

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.



4224783/A



4218900/E 08/2022

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

EXAMPLE BOARD LAYOUT



DSG0008A

WSN - 0.8 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



LAND PATTERN EXAMPLE
SCALE:20X



SOLDER MASK DETAILS

4218900/E 08/2022


NOTES: (continued)

4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slue271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

DSG0008A

WSON - 0.8 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



SOLDER PASTE EXAMPLE BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD 9:
87% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE
SCALE:25X

4218900/E 08/2022

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.



PACKAGE OUTLINE

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



1. Linear dimensions are in inches [millimeters]. Dimensions in parenthesis are for reference only. Controlling dimensions are in inches. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed .006 [0.15] per side.
4. This dimension does not include interlead flash.
5. Reference JEDEC registration MS-012, variation AA.

EXAMPLE BOARD LAYOUT


D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:8X



SOLDER MASK DETAILS

4214825/C 02/2019

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.

7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



SOLDER PASTE EXAMPLE
BASED ON .005 INCH [0.125 MM] THICK STENCIL
SCALE:8X

4214825/C 02/2019

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含みいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとし、TI は一切の責任を拒否します。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](https://www.ti.com) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2026, Texas Instruments Incorporated

最終更新日：2025 年 10 月