TLV9151-Q1, TLV9152-Q1, TLV9154-Q1
JAJSJ16H – MAY 2020 – REVISED OCTOBER 2026

TLV915x-Q1 4.5MHz、レール ツー レール I/O、低オフセット電圧、低ノイズ車載オペアンプ

1 特長

- 車載アプリケーション向けに AEC-Q100 認証済み
  - 温度グレード 1:-40℃～+125℃、T_A
  - デバイス HBM ESD 分類レベル 3A
  - デバイス CDM ESD 分類レベル C6
- 低いオフセット電圧:±125μV
- 低いオフセット電圧ドリフト:±0.3μV/℃
- 低ノイズ:1kHz で 10.8nV/√Hz
- 大きい同相除去:120dB
- 低いバイアス電流:±10pA
- レール ツー レール入出力
- 広い帯域幅:4.5MHz GBW
- 高いスルーレート:21V/μs
- 低い静止電流:アンプ 1 個あたり 560μA
- 広い電源範囲:±1.35V～±8V、2.7V～16V
- 堅牢な EMIRR 性能:入力ピンの EMI/RFI フィルタ

2 アプリケーション

- AEC-Q100 グレード 1 アプリケーションに最適化
- インフォテインメントおよびクラスタ
- パッシブ型安全運転支援システム
- ボディ エレクトロニクスおよび照明
- HEV/EV のインバータおよびモータ制御
- オンボード チャージャ (OBC) およびワイヤレス チャージャ
- PowerTrain™ 電流センサ
- 先進運転支援システム (ADAS)
- ハイサイドおよびローサイド電流検出

3 説明

TLV915x-Q1 ファミリ (TLV9151-Q1、TLV9152-Q1、TLV9154-Q1) は、車載用 16V 汎用オペアンプ ファミリです。これらのデバイスは、レール ツー レールの出力、低いオフセット (±125μV、標準値)、低いオフセット ドリフト (±0.3μV/℃、標準値)、4.5MHz の帯域幅などの優れた DC 精度と AC 性能を備えています。


広い差動入力電圧範囲、大きな出力電流 (±75mA)、高いスルーレート (21V/μs)、低ノイズ (10.8nV/√Hz) といった便利な機能を備えた TLV915x-Q1a は、車載アプリケーションに適した堅牢な低ノイズのオペアンプです。

TLV915x-Q1 ファミリのオペアンプは標準パッケージで供給され、-40℃～125℃で動作が規定されています。

パッケージ情報

部品番号	チャネル数	パッケージ (1)	パッケージ サイズ (2)
TLV9151-Q1	シングル	DBV (SOT-23、5)	2.9mm × 2.8mm
		DCK (SC70、5)	2mm x 2.1mm
	シングル、シャットダウン	DBV (SOT-23、6)	2.9mm × 2.8mm
TLV9152-Q1	デュアル	D (SOIC、8)	4.9mm × 6mm
		PW (TSSOP、8)	3mm × 6.4mm
		DGK (VSSOP、8)	3mm × 4.9mm
TLV9154-Q1	クワッド	D (SOIC、14)	8.65mm × 6mm
		DYY (SOT-23、14)	4.2mm × 3.26mm
		PW (TSSOP、14)	5mm × 6.4mm

(1) 利用可能なすべてのパッケージについては、データシートの末尾にある注文情報を参照してください。
(2) パッケージ サイズ (長さ×幅) は公称値であり、該当する場合はピンも含まれます。



$$\frac{V_{OUT}}{V_{IN}} = \left(1 + \frac{R_F}{R_G}\right)\left(\frac{1}{1 + sR_1C_1}\right)$$

単極、ローパス フィルタの TLV915x-Q1

このリソースの元の言語は英語です。翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

目次

1 特長.....1
2 アプリケーション.....1
3 説明.....1
4 ピン構成および機能.....3
5 仕様.....7
5.1 絶対最大定格.....7
5.2 ESD 定格.....7
5.3 推奨動作条件.....7
5.4 シングル チャネルの熱に関する情報.....8
5.5 デュアル チャネルの熱に関する情報.....8
5.6 クワッド チャネルの熱に関する情報.....8
5.7 電気的特性.....8
5.8 代表的特性.....12
6 詳細説明.....19
6.1 概要.....19
6.2 機能ブロック図.....19
6.3 機能説明.....19
6.4 デバイスの機能モード.....25
7 アプリケーションと実装.....26
7.1 使用上の注意.....26
7.2 代表的なアプリケーション.....26
7.3 電源に関する推奨事項.....27
7.4 レイアウト.....28
8 デバイスおよびドキュメントのサポート.....30
8.1 デバイス サポート.....30
8.2 ドキュメントのサポート.....30
8.3 ドキュメントの更新通知を受け取る方法.....30
8.4 サポート・リソース.....30
8.5 商標.....31
8.6 静電気放電に関する注意事項.....31
8.7 用語集.....31
9 改訂履歴.....31
10 メカニカル、パッケージ、および注文情報.....31

Copyright © 2026 Texas Instruments Incorporated

4 ピン構成および機能




図 4-1. TLV9151-Q1 DBV パッケージ、5 ピン SOT-23 (上面図)




図 4-2. TLV9151-Q1 DCK パッケージ、5 ピン SC70 (上面図)

表 4-1. ピンの機能：TLV9151-Q1

ピン			タイプ[1]	説明
名称	DBV	DCK		
IN+	3	1	I	非反転入力
IN-	4	3	I	反転入力
OUT	1	4	O	出力
V+	5	5	—	正 (最高) 電源
V-	2	2	—	負 (最低) 電源

(1) I = 入力、O = 出力




図 4-3. TLV9151S-Q1 DBV パッケージ、6 ピン SOT-23 (上面図)

表 4-2. ピンの機能：TLV9151S-Q1

ピン		タイプ[1]	説明
名称	番号		
IN+	3	I	非反転入力
IN-	4	I	反転入力
OUT	1	O	出力
SHDN	5	I	シャットダウン：Low = アンプがイネーブル、High = アンプがディセーブル。詳細については、セクション 6.3.9 を参照してください。
V+	6	—	正 (最高) 電源

Copyright © 2026 Texas Instruments Incorporated

表 4-2. ピンの機能：TLV9151S-Q1 (続き)

ピン		タイプ(1)	説明
名称	番号		
V-	2	—	負 (最低) 電源

(1) I = 入力、O = 出力

Copyright © 2026 Texas Instruments Incorporated




図 4-4. TLV9152-Q1D、PW、DGK パッケージ、8 ピン SOIC、TSSOP、VSSOP (上面図)

表 4-3. ピンの機能：TLV9152-Q1

ピン		タイプ(1)	説明
名称	番号		
IN1+	3	I	非反転入力、チャネル 1
IN2+	5	I	非反転入力、チャネル 2
IN1–	2	I	反転入力、チャネル 1
IN2–	6	I	反転入力、チャネル 2
OUT1	1	O	出力、チャネル 1
OUT2	7	O	出力、チャネル 2
V+	8	—	正 (最高) 電源
V-	4	—	負 (最低) 電源

(1) I = 入力、O = 出力




図 4-5. TLV9154-Q1D、DYY、PW パッケージ 14 ピン SOIC、SOT-23、TSSOP (上面図)

表 4-4. ピンの機能：TLV9154-Q1

ピン		タイプ(1)	説明
名称	番号		
IN1+	3	I	非反転入力、チャネル 1
IN1–	2	I	反転入力、チャネル 1

Copyright © 2026 Texas Instruments Incorporated

表 4-4. ピンの機能：TLV9154-Q1 (続き)

ピン		タイプ(1)	説明
名称	番号		
IN2+	5	I	非反転入力、チャネル 2
IN2–	6	I	反転入力、チャネル 2
IN3+	10	I	非反転入力、チャネル 3
IN3–	9	I	反転入力、チャネル 3
IN4+	12	I	非反転入力、チャネル 4
IN4–	13	I	反転入力、チャネル 4
OUT1	1	O	出力、チャネル 1
OUT2	7	O	出力、チャネル 2
OUT3	8	O	出力、チャネル 3
OUT4	14	O	出力、チャネル 4
V+	4	—	正 (最高) 電源
V-	11	—	負 (最低) 電源

(1) I = 入力、O = 出力

Copyright © 2026 Texas Instruments Incorporated

5 仕様

5.1 絶対最大定格

動作時周囲温度範囲内 (特に記述のない限り) (1)

		最小値	最大値	単位
電源電圧、V_S = (V+) - (V-)		0	20	V
信号入力ピン	同相電圧(3)	(V–) – 0.5	(V+) + 0.5	V
	差動電圧 (3)		V_S + 0.2	V
	電流 (3)	-10	10	mA
出力短絡 (2)		連続		
動作時周囲温度、T_A		-55	150	°C
接合部温度、T_J			150	°C
保管温度、T_{stg}		-65	150	°C

(1) 「絶対最大定格」外での操作は、デバイスに恒久的な損傷を引き起こす可能性があります。「絶対最大定格」は、これらの条件において、または「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを暗に示すものではありません。推奨動作条件の範囲外で使用する場合、それが絶対最大定格の範囲内であっても、デバイスが完全に機能しない可能性があり、このことが本デバイスの信頼性、機能、性能に影響を及ぼし、本デバイスの寿命を縮める可能性があります。
(2) グランドへの短絡、パッケージあたり 1 台のアンプ。
(3) 入力ピンは、電源レールに対してダイオード クランプされています。入力信号のスイングが 0.5V より大きく電源レールを超える可能性がある場合は、電流を 10mA 以下に制限する必要があります。

5.2 ESD 定格

			値	単位
$V_{(ESD)}$	静電放電	人体モデル (HBM)、AEC Q100-002 に準拠(1)	±2000	V
		TLV9151SQDBVRQ1 のみ: 人体モデル (HBM)、AEC Q100-002 に準拠(1)	±1000	
		荷電デバイス モデル (CDM)、AEC Q100-011 準拠	±1000	

(1) AEC Q100-002 は、HBM ストレス試験を ANSI / ESDA / JEDEC JS-001 仕様に従って実施しなければならないと規定しています。

5.3 推奨動作条件

動作時周囲温度範囲内 (特に記述のない限り)

		最小値	最大値	単位
V_S	電源電圧、(V+) - (V-)	2.7	16	V
V_I	入力電圧範囲	(V–) – 0.1	(V+) + 0.1	V
V_{IH}	シャットダウン ピンでの High レベル入力電圧 (アンプがイネーブル)	1.1	(V+)	V
V_{IL}	シャットダウン ピンでの Low レベル入力電圧 (アンプがディセーブル)	(V–)	0.2	V
T_A	規定周囲温度	-40	125	°C

Copyright © 2026 Texas Instruments Incorporated

5.4 シングル チャネルの熱に関する情報

熱評価基準(1)		TLV9151-Q1、TLV9151S-Q1			単位
		DBV (SOT-23)		DCK (SC70)	
		5 ピン	6 ピン	5 ピン	
$R_{\theta JA}$	接合部から周囲への熱抵抗	187.4	167.8	202.6	°C/W
$R_{\theta JC(top)}$	接合部からケース (上面) への熱抵抗	86.2	107.9	101.5	°C/W
$R_{\theta JB}$	接合部から基板への熱抵抗	54.6	49.7	47.8	°C/W
ψ_{JT}	接合部から上面への特性パラメータ	27.8	33.9	18.8	°C/W
ψ_{JB}	接合部から基板への特性パラメータ	54.3	49.5	47.4	°C/W
$R_{\theta JC(bot)}$	接合部からケース (底面) への熱抵抗	該当なし	該当なし	該当なし	°C/W

(1) 従来および最新の熱評価基準の詳細については、『半導体および IC パッケージの熱評価基準』アプリケーション ノートを参照してください。

5.5 デュアル チャネルの熱に関する情報

熱評価基準(1)		TLV9152-Q1			単位
		D (SOIC)	DGK (VSSOP)	PW (TSSOP)	
		8 ピン	8 ピン	8 ピン	
$R_{\theta JA}$	接合部から周囲への熱抵抗	132.6	176.5	185.1	°C/W
$R_{\theta JC(top)}$	接合部からケース (上面) への熱抵抗	73.4	68.1	74.0	°C/W
$R_{\theta JB}$	接合部から基板への熱抵抗	76.1	98.2	115.7	°C/W
ψ_{JT}	接合部から上面への特性パラメータ	24.0	12.0	12.3	°C/W
ψ_{JB}	接合部から基板への特性パラメータ	75.4	96.7	114.0	°C/W
$R_{\theta JC(bot)}$	接合部からケース (底面) への熱抵抗	該当なし	該当なし	該当なし	°C/W

(1) 従来および最新の熱評価基準の詳細については、『半導体および IC パッケージの熱評価基準』アプリケーション ノートを参照してください。

5.6 クワッド チャネルの熱に関する情報

熱評価基準(1)		TLV9154-Q1			単位
		D (SOIC)	DYY (SOT-23)	PW (TSSOP)	
		14 ピン	14 ピン	14 ピン	
$R_{\theta JA}$	接合部から周囲への熱抵抗	101.4	110.7	118.0	°C/W
$R_{\theta JC(top)}$	接合部からケース (上面) への熱抵抗	57.6	55.9	47.6	°C/W
$R_{\theta JB}$	接合部から基板への熱抵抗	57.3	35.3	60.9	°C/W
ψ_{JT}	接合部から上面への特性パラメータ	18.5	2.3	6.0	°C/W
ψ_{JB}	接合部から基板への特性パラメータ	56.9	35.1	60.4	°C/W
$R_{\theta JC(bot)}$	接合部からケース (底面) への熱抵抗	該当なし	該当なし	該当なし	°C/W

(1) 従来および最新の熱評価基準の詳細については、『半導体および IC パッケージの熱評価基準』アプリケーション ノートを参照してください。

5.7 電気的特性

V_S = (V+) – (V–) = 2.7V ～ 16V (±1.35V ～ ±8V) の場合 (T_A = 25°C 時)、R_L = 10kΩ を V_S/2、V_{CM} = V_S/2、および V_{OUT} = V_S/2 に接続 (特に記述のない限り)。

パラメータ	テスト条件	最小値	標準値	最大値	単位
オフセット電圧					

Copyright © 2026 Texas Instruments Incorporated

5.7 電気的特性 (続き)

V_S = (V+) – (V–) = 2.7V ～ 16V (±1.35V ～ ±8V) の場合 (T_A = 25℃ 時)、R_L = 10kΩ を V_S/2、V_{CM} = V_S/2、および V_{OUT} = V_S/2 に接続 (特に記述のない限り)。

パラメータ		テスト条件		最小値	標準値	最大値	単位
V_{OS}	入力オフセット電圧	V_{CM} = V-			±125	±895	μV
			T_A = –40℃ ～ 125℃			±925	
dV_{OS}/dT	入力オフセット電圧ドリフト		T_A = –40℃ ～ 125℃		±0.3		μV/℃
PSRR	入力オフセット電圧と電源との関係	V_{CM} = V–、V_S = 4V ～ 16V	T_A = –40℃ ～ 125℃		±0.3	±1.5	μV/V
		V_{CM} = V–、V_S = 2.7V ～ 16V[4]			±1	±10.6	
	チャネル セパレーション	f = 0Hz			5		μV/V
入力バイアス電流							
I_B	入力バイアス電流				±10		pA
			T_A = –40℃ ～ 125℃[4]			±1	nA
I_{OS}	入力オフセット電流				±10		pA
			T_A = –40℃ ～ 125℃[4]			±1	nA
ノイズ							
E_N	入力電圧ノイズ	f = 0.1Hz～10Hz			1.8		μV_{PP}
					0.3		μV_{RMS}
e_N	入力電圧ノイズ密度	f = 1kHz			10.8		nV/√Hz
		f = 10kHz			9.4		
i_N	入力電流ノイズ	f = 1kHz			2		fA/√Hz
入力電圧範囲							
V_{CM}	同相電圧範囲			(V–) – 0.1		(V+) + 0.1	V
CMRR	同相信号除去比	V_S = 16V、(V–) – 0.1V < V_{CM} < (V+) – 2V (メイン入力ペア)	T_A = –40℃ ～ 125℃	99	130		dB
		V_S = 4V、(V–) – 0.1V < V_{CM} < (V+) – 2V (メイン入力ペア)		82	100		
		V_S = 2.7V、(V–) – 0.1V < V_{CM} < (V+) – 2V (メイン入力ペア)[4]		75	95		
		V_S = 2.7V～16V、(V+) - 1V < V_{CM} < (V+) + 0.1V (補助入力ペア)			85		
入力容量							
Z_{ID}	差動				100 || 9		MΩ || pF
Z_{ICM}	同相				6 || 1		TΩ || pF
開ループ ゲイン							
A_{OL}	開ループ電圧ゲイン	V_S = 16V、V_{CM} = V–、(V–) + 0.1V < V_O < (V+) – 0.1V		120	145		dB
			T_A = –40℃ ～ 125℃		142		
		V_S = 4V、V_{CM} = V–、(V–) + 0.1V < V_O < (V+) – 0.1V		104	130		
			T_A = –40℃ ～ 125℃		125		
		V_S = 2.7V、V_{CM} = V–、(V–) + 0.1V < V_O < (V+) – 0.1V[4]		101	120		
			T_A = –40℃ ～ 125℃		118		

Copyright © 2026 Texas Instruments Incorporated

5.7 電気的特性 (続き)

V_S = (V+) – (V–) = 2.7V ～ 16V (±1.35V ～ ±8V) の場合 (T_A = 25℃ 時)、R_L = 10kΩ を V_S/2、V_{CM} = V_S/2、および V_{OUT} = V_S/2 に接続 (特に記述のない限り)。

パラメータ		テスト条件		最小値	標準値	最大値	単位
周波数応答							
GBW	ゲイン帯域幅積				4.5		MHz
SR	スルーレート	V_S = 16V、G = +1、C_L = 20pF			21		V/µs
t_S	セトリング タイム	0.01% まで、V_S = 16V、V_{STEP} = 10V、G = +1、CL = 20pF			2.5		µs
		0.01% まで、V_S = 16V、V_{STEP} = 2V、G = +1、CL = 20pF			1.5		
		0.1% まで、V_S = 16V、V_{STEP} = 10V、G = +1、CL = 20pF			2		
		0.1% まで、V_S = 16V、V_{STEP} = 2V、G = +1、CL = 20pF			1		
	位相マージン	G = +1、R_L = 10kΩ			60		°
	過負荷回復時間	V_{IN} × ゲイン > V_S			400		ns
THD+N	全高調波歪み + ノイズ (1)	V_S = 16V、V_O = 3V_{RMS}、G = 1、f = 1kHz			0.00021%		
出力							
	負電源および正電源レールからの電圧出力スイング	V_S = 16 V、R_L=無負荷			5	10	mV
			T_A = –40℃ ～ 125℃(4)			15	
		V_S = 16V、R_L = 10kΩ			50	55	
			T_A = –40℃ ～ 125℃(4)			75	
		V_S = 16V、R_L = 2kΩ			200	250	
			T_A = –40℃ ～ 125℃(4)			350	
		V_S = 2.7 V、R_L=無負荷			1	6	
			T_A = –40℃ ～ 125℃(4)			10	
		V_S = 2.7V、R_L = 10kΩ			5	12	
			T_A = –40℃ ～ 125℃(4)			18	
		V_S = 2.7V、R_L = 2kΩ			25	40	
			T_A = –40℃ ～ 125℃(4)			60	
I_{SC}	短絡電流				±75		mA
C_{LOAD}	容量性負荷駆動能力				1000		pF
Z_O	オープン ループ出力インピーダンス	f = 1MHz、I_O = 0A			525		Ω
電源							
I_Q	アンプごとの静止電流	I_O = 0A			560	685	µA
		I_O = 0A、(TLV9151-Q1)			560	691	
		I_O = 0A	T_A = –40℃ ～ 125℃			750	
		I_O = 0A、(TLV9151-Q1)				769	
シャットダウン							
I_{QSD}	アンプごとの静止電流	V_S = 2.7V～16 V、すべてのアンプがディセーブル、$\overline{SHDN}$ = V-			30	45	µA
Z_{SHDN}	シャットダウン時の出力インピーダンス	V_S = 2.7 V～16 V、アンプがディセーブル			320 || 2		MΩ || pF

Copyright © 2026 Texas Instruments Incorporated

5.7 電気的特性 (続き)

V_S = (V+) – (V–) = 2.7V ～ 16V (±1.35V ～ ±8V) の場合 (T_A = 25℃ 時)、R_L = 10kΩ を V_S/2、V_{CM} = V_S/2、および V_{OUT} = V_S/2 に接続 (特に記述のない限り)。


パラメータ		テスト条件	最小値	標準値	最大値	単位
V_{IH}	ロジック High スレッショルド電圧 (アンプがディセーブル)			(V–) + 0.8V	(V–) + 1.1V	V
V_{IL}	ロジック Low スレッショルド電圧 (アンプがイネーブル)		(V–) + 0.2V	(V–) + 0.8V		V
t_{ON}	アンプのイネーブル時間 (フル シャットダウン) (2) (3)	G = +1、V_{CM} = V–、V_O = 0.1 × V_S/2		8		µs
t_{ON}	アンプのイネーブル時間 (部分的シャットダウン)(2) (3)	G = +1、V_{CM} = V–、V_O = 0.1 × V_S/2		3		µs
t_{OFF}	アンプのディセーブル時間 (2)	V_{CM} = V-、V_O = V_S/2		3		µs
	$\overline{SHDN}$ ピンの入力バイアス電流 (ピンごと)	V_S = 2.7V～16V、(V+) ≧ $\overline{SHDN}$ ≧ (V-) + 0.9V		500		nA
		V_S = 2.7V～16V、(V-) ≦ $\overline{SHDN}$ ≦ (V-) + 0.7V		150		

(1) 3 次フィルタ、-3dB で帯域幅 = 80kHz。
(2) ディセーブル時間 (t_{OFF}) とイネーブル時間 (t_{ON}) は、$\overline{SHDN}$ ピンに印加される信号の 50% ポイントと、出力電圧が 10% (ディセーブル) または 90% (イネーブル) レベルに達する時点との時間間隔として定義されます。
(3) フル シャットダウンとは、デュアル TLVxx2S ではチャネル 1 と 2 の両方がディセーブルである ($\overline{SHDN1}$ = $\overline{SHDN2}$ = V–) こと、クワッド TLV9xx4S ではチャネル 1～4 のすべてがディセーブルである ($\overline{SHDN12}$ = $\overline{SHDN34}$ = V–) ことです。部分的シャットダウンのときは、1 本の $\overline{SHDN}$ ピンのみが実行されます。このモードでは内部バイアス回路が動作し続け、イネーブル時間が短くなります。
(4) 特性評価のみによって規定されています。

Copyright © 2026 Texas Instruments Incorporated


5.8 代表的特性

T_A = 25℃、V_S = ±8V、V_{CM} = V_S / 2、R_{LOAD} = 10kΩ を V_S / 2 に接続、C_L = 10pF の場合 (特に記述のない限り)




15462 個のアンプにおける分布、T_A = 25℃

図 5-1. オフセット電圧の生産分布




60 個のアンプにおける分布

図 5-2. オフセット電圧ドリフトの分布




V_{CM} = V+

図 5-3. オフセット電圧と温度との関係




V_{CM} = V-

図 5-4. オフセット電圧と温度との関係



T_A = 25℃

図 5-5. オフセット電圧と同相電圧との関係




T_A = 25℃

図 5-6. オフセット電圧と同相電圧との関係 (遷移領域)

Copyright © 2026 Texas Instruments Incorporated


5.8 代表的特性 (続き)

T_A = 25℃、V_S = ±8V、V_{CM} = V_S / 2、R_{LOAD} = 10kΩ を V_S / 2 に接続、C_L = 10pF の場合 (特に記述のない限り)



T_A = 125℃

図 5-7. オフセット電圧と同相電圧との関係



T_A = -40℃

図 5-8. オフセット電圧と同相電圧との関係





図 5-9. オフセット電圧と電源電圧との関係



C_L = 20pF

図 5-10. 開ループ ゲインおよび位相と周波数との関係




図 5-11. 閉ループ ゲインと周波数との関係




図 5-12. 入力バイアス電流と同相電圧との関係

5.8 代表的特性 (続き)

T_A = 25℃、V_S = ±8V、V_{CM} = V_S / 2、R_{LOAD} = 10kΩ を V_S / 2 に接続、C_L = 10pF の場合 (特に記述のない限り)




図 5-13. 入力バイアス電流と温度との関係




図 5-14. 出力電圧スイングと出力電流との関係 (ソース)




図 5-15. 出力電圧スイングと出力電流との関係 (シンク)




図 5-16. CMRR および PSRR と周波数との関係




図 5-17. CMRR と温度との関係 (dB)




図 5-18. PSRR と温度との関係 (dB)

Copyright © 2026 Texas Instruments Incorporated

5.8 代表的特性 (続き)

T_A = 25℃、V_S = ±8V、V_{CM} = V_S / 2、R_{LOAD} = 10kΩ を V_S / 2 に接続、C_L = 10pF の場合 (特に記述のない限り)




図 5-19. 0.1Hz～10Hz のノイズ






図 5-20. 入力電圧ノイズ スペクトル密度と周波数との関係




BW = 80kHz、V_{OUT} = 1V_{RMS}

図 5-21. THD+N 比と周波数との関係



BW = 80kHz、f = 1kHz

図 5-22. THD+N と出力振幅との関係



V_{CM} = V-

図 5-23. 静止電流と電源電圧との関係




図 5-24. 静止電流と温度との関係

Copyright © 2026 Texas Instruments Incorporated

5.8 代表的特性 (続き)

T_A = 25℃、V_S = ±8V、V_{CM} = V_S / 2、R_{LOAD} = 10kΩ を V_S / 2 に接続、C_L = 10pF の場合 (特に記述のない限り)




図 5-25. 開ループ電圧ゲインと温度との関係 (dB)






図 5-26. 開ループ出力インピーダンスと周波数との関係



G = -1、10mV 出力ステップ

図 5-27. 小信号オーバーシュートと容量性負荷との関係



G = 1、10mV 出力ステップ

図 5-28. 小信号オーバーシュートと容量性負荷との関係





図 5-29. 位相マージンと容量性負荷との関係




V_{IN} = ±8V、V_S = V_{OUT} = ±8V

図 5-30. 位相反転が発生しない

Copyright © 2026 Texas Instruments Incorporated


5.8 代表的特性 (続き)

T_A = 25℃、V_S = ±8V、V_{CM} = V_S / 2、R_{LOAD} = 10kΩ を V_S / 2 に接続、C_L = 10pF の場合 (特に記述のない限り)




G = -10

図 5-31. 正の過負荷からの回復




G = -10

図 5-32. 負の過負荷からの回復




C_L = 20pF、G = 1、20mV ステップ応答

図 5-33. 小信号ステップ応答、立ち上がり




C_L = 20pF、G = -1、20mV ステップ応答

図 5-34. 小信号ステップ応答



C_L = 20pF、G = 1

図 5-35. 大信号ステップ応答 (立ち上がり)




C_L = 20pF、G = 1

図 5-36. 大信号ステップ応答 (立ち下がり)

Copyright © 2026 Texas Instruments Incorporated

5.8 代表的特性 (続き)

T_A = 25℃、V_S = ±8V、V_{CM} = V_S / 2、R_{LOAD} = 10kΩ を V_S / 2 に接続、C_L = 10pF の場合 (特に記述のない限り)



C_L = 20pF、G = -1

図 5-37. 大信号ステップ応答




図 5-38. 短絡電流と温度との関係




図 5-39. 最大出力電圧と周波数との関係




図 5-40. チャネル セパレーションと周波数との関係




図 5-41. 入力における EMIRR (電磁干渉除去比) と周波数との関係

Copyright © 2026 Texas Instruments Incorporated

6 詳細説明


6.1 概要

TLV915x-Q1 ファミリ (TLV9151-Q1、TLV9152-Q1、TLV9154-Q1) は、16V 汎用オペアンプ ファミリです。

これらのデバイスは、レール ツー レールの入出力、低いオフセット (±125μV、標準値)、低いオフセット ドリフト (±0.3μV/℃、標準値)、4.5MHz の帯域幅などの優れた DC 精度と AC 性能を備えています。

差動および同相入力電圧範囲が広く、大きな出力電流 (±75mA)、高いスルーレート (21V/μs)、低消費電力動作 (標準値 560μA)、シャットダウン機能を備えた TLV915x-Q1a は、車載用途向けの堅牢で高速、高性能オペアンプです。

6.2 機能ブロック図



6.3 機能説明

6.3.1 EMI 除去

TLV915x-Q1 は、内蔵の電磁干渉 (EMI) フィルタリングを使用して、ワイヤレス通信や、アナログ信号チェーンとデジタル部品が混在する高密度実装の基板などのソースによる EMI の影響を低減します。EMI 耐性は回路設計手法により改善可能で、TLV915x-Q1 はこのような設計の改善を活用しています。テキサス インスツルメンツは、10MHz ～ 6GHz の幅広い周波数スペクトルにわたって、オペアンプの耐性を正確に測定および数量化しています。TLV915x-Q1 でこのテストを行った結果を、図 6-1 に示します。実際のアプリケーションで一般的に発生する、特定の周波数における TLV915x-Q1 の EMIRR IN+ 値を、表 6-1 に示します。『オペアンプの EMI 除去率』アプリケーション レポートには、オペアンプに関連する EMIRR 性能の詳細情報が記載されており、www.ti.com からダウンロードできます。




図 6-1. EMIRR テスト

表 6-1. 特定周波数における TLV915x-Q1 の EMIRR IN+

FREQUENCY	アプリケーションまたは割り当て	EMIRR IN+
400MHz	モバイル無線、モバイル衛星、宇宙での運用、気象、レーダー、極超短波 (UHF) アプリケーション	59.5dB
900MHz	GSM (モバイル通信) アプリケーション向けのグローバル システム、無線通信、ナビゲーション、GPS (最高 1.6GHz まで)、GSM、航空モバイル、UHF アプリケーション	68.9dB
1.8GHz	GSM アプリケーション、モバイル パーソナル通信、ブロードバンド、衛星、L バンド (1GHz～2GHz)	77.8dB
2.4GHz	802.11b、802.11g、802.11n、Bluetooth®、モバイル パーソナル通信、産業用、科学用および医療用 (ISM) 無線帯域、アマチュア無線および衛星、S バンド (2GHz～4GHz)	78.0dB
3.6GHz	無線測位、航空通信およびナビゲーション、衛星、モバイル、S バンド	88.8dB
5GHz	802.11a、802.11n、航空通信とナビゲーション、モバイル通信、宇宙と衛星での運用、C バンド (4GHz～8GHz)	87.6dB

6.3.2 過熱保護

あらゆるアンプは、内部消費電力によって内部 (接合部) の温度が上昇します。この現象を「自己発熱」と呼びます。TLV915x-Q1 の絶対最大接合部温度は 150℃です。この温度を超えると、デバイスが損傷します。TLV915x-Q1 には過熱保護機能があり、自己発熱による損傷を低減できます。この保護機能はデバイスの温度を監視し、温度が 170℃を超えるとオペアンプの出力ドライブをオフにします。TLV9151-Q1 の消費電力 (0.81W) のために自己発熱が大きくなるアプリケーションの例を、図 6-2 に示します。熱に関する計算から、周囲温度が 65℃ の場合、デバイスの接合部温度は 177℃ に達することが示されます。しかし、実際のデバイスでは出力ドライブがオフになるので、接合部の温度は安全域に回復します。過熱保護時の回路の動作を、図 6-2 に示します。通常の動作では、デバイスはバッファとして動作し、出力は 3V になります。自己発熱によりデバイスの接合部温度が内部制限値を超えた場合、過熱保護機能によって出力が強制的に高インピーダンス状態になり、出力は抵抗 R_L によってグランドにプルダウンされます。過剰な消費電力を引き起こした条件が解消されない場合、出力の障害が修正されるまで、アンプはシャットダウン状態とイネーブル状態をいったりきたりします。




図 6-2. 過熱保護

Copyright © 2026 Texas Instruments Incorporated

6.3.3 容量性負荷および安定度

TLV915x-Q1 は抵抗性の出力段を採用しており、中程度の容量性負荷を駆動できます。また、絶縁抵抗を活用することで、大きな容量性負荷を駆動するように簡単に構成できます。ゲインを大きくするとアンプの能力が拡張され、より大きな容量性負荷を駆動できるようになります。図 6-3 および図 6-4 を参照してください。動作時のアンプの安定性を確保するために、オペアンプの回路構成、レイアウト、ゲイン、出力負荷など、いくつかの要因を考慮します。




図 6-3. 小信号オーバーシュートと容量性負荷との関係 (出力ステップ 10mV、G = 1)




図 6-4. 小信号オーバーシュートと容量性負荷との関係 (出力ステップ 10mV、G = -1)

ユニティ ゲイン構成で駆動能力を高めるため、図 6-5 に示すように、小さな抵抗 R_{ISO} を出力と直列に挿入し、容量性負荷の駆動能力を増やします。この抵抗は、リンギングを大幅に低減し、純粋な容量性負荷に対して DC 性能を維持します。ただし、容量性負荷と抵抗性負荷が並列に接続されている場合、分圧回路が生まれるため、出力にゲイン誤差が生じ、出力スイングがわずかに減少します。発生する誤差は R_{ISO} / R_L の比に比例し、一般に低い出力レベルでは無視できます。TLV915x-Q1 の大きな容量性負荷を駆動する能力は、リファレンス バッファ、MOSFET ゲート ドライブ、ケーブル シールド ドライブなどの用途向けに設計されています。図 6-5 に示す回路は、絶縁抵抗 R_{ISO} を使用してオペアンプの出力を安定させます。R_{ISO} は、システムの開ループ ゲインを変更して位相マージンを増やします。




図 6-5. TLV9151-Q1 により容量性負荷の駆動能力を拡張

6.3.4 同相電圧範囲

TLV915x-Q1 は 16V のレール ツー レール入力オペアンプで、入力同相範囲がどちらの電源レールよりも 200mV 拡張されています。図 6-6 に示すように、相補型 N チャネルと P チャネルの差動入力ペアを並列接続することで、この広い範囲を実現しています。N チャネル ペアは、正電源レール付近の入力電圧、通常は (V+) – 1V から正電源電より 100mV 高い範囲で動作します。P チャネル ペアは、負電源より 100mV 低い電圧から、約 (V+) – 2V までの入力でアクティブになります。両方の入力ペアが動作する小さな遷移領域があり、通常は (V+) – 2V ～ (V+) – 1V の範囲です。この遷移領域は、プロセスの差異に応じて多少変化する可能性があり、この領域内では、この領域の外側での動作と比較して、以下の要因が劣化する可能性があります。

- PSRR

- CMRR
- オフセット電圧
- オフセット ドリフト
- ノイズ
- THD の特性

入力電圧オフセットに関して、デバイスの標準的な遷移領域の詳細を、図 5-5 に示します。

同相電圧範囲と PMOS/NMOS ペアの相互作用の詳細については、「相補型ペア入力段を持つオペアンプ」アプリケーション ノートを参照してください。




図 6-6. レール ツー レール入力段

6.3.5 位相反転の防止

TLV915x-Q1 ファミリには、位相反転の保護機能が搭載されています。多くのオペアンプでは、入力がリニア同相範囲を超えて駆動されると、位相反転が発生します。この条件が多く発生するのは非反転回路で、規定された同相電圧範囲を超えて入力を駆動すると、出力は逆のレールに反転します。TLV915x-Q1 はレール ツー レール入力のオペアンプなので、同相範囲はレールまで拡張できます。入力信号がレールを超えても位相反転は起きません。代わりに、出力は適切なレールに制限されます。図 6-7 にこの特性を示します。位相反転の詳細については、『相補型ペア入力段を持つオペアンプ』アプリケーション ノートを参照してください。




図 6-7. 位相反転が発生しない

6.3.6 電気的オーバーストレス

設計者は多くの場合、オペアンプが電気的オーバーストレス (EOS) にどの程度耐えられるのかという質問をします。これらの質問は、主にデバイスの入力に関するものですが、電源電圧ピンや、さらに出力ピンにも関係する場合があります。これらの各ピンの機能には、特定の半導体製造プロセスの電圧ブレークダウン特性と、ピンに接続された特定の回路とで決

Copyright © 2026 Texas Instruments Incorporated

まる電気的ストレスの制限値があります。また、これらの回路には内部静電気放電 (ESD) 保護機能が組み込まれており、製品の組み立て前と組み立て中の両方で、偶発的な ESD イベントから保護します。

この基本的な ESD 回路と、電気的オーバーストレス イベントとの関連性を十分に理解しておくと役に立ちます。TLV915x-Q1 に含まれる ESD 回路の図を、図 6-8 に示します (破線で囲まれている部分)。ESD 保護回路には、いくつかの電流ステアリング ダイオードが含まれており、これらは入力ピンや出力ピンから接続され、内部の電源ラインに戻るようルーティングされます。これらのダイオードは、オペアンプ内部の吸収デバイスや電源 ESD セルで接続されます。この保護回路は、通常の回路動作中は非アクティブに保たれるよう設計されます。




図 6-8. 代表的な回路アプリケーションと比較して等価な内部 ESD 回路

ESD イベントは持続時間が非常に短く、電圧が非常に高い (例:1kV、100ns) のに対して、EOS イベントは持続時間が長く、電圧も低くなります (例:50V、100ms)。ESD ダイオードは、回路外の ESD 保護 (つまり、PCB に半田付けする前にデバイスの組み立て、テスト、保管を行うとき) を目的として設計されています。ESD イベントの間、ESD 信号は ESD ステアリング ダイオードを通過して吸収回路 (「ESD 電源回路」とラベル付けされています) に渡されます。ESD 吸収回路は、電源を安全なレベルにクランプします。

この動作は回路外保護のためには必要なものですが、回路内でこの動作をアクティブにすると、過大な電流と損傷が発生します。過渡電圧サプレッサ (TVS) を使用すると、回路内の ESD イベント発生時に ESD 吸収回路がオンになることで生じる損傷を防止できます。適切な電流制限抵抗と、TVS ダイオードを使用すると、デバイスの ESD ダイオードで EOS イベントからの保護を行えます。

6.3.7 過負荷回復

過負荷からの回復は、オペアンプの出力が飽和状態から線形状態に回復するために必要な時間として定義されます。高い入力電圧または高いゲインのいずれかが原因で、出力電圧が定格動作電圧を超えると、オペアンプの出力デバイスは飽和領域に入ります。デバイスが飽和領域に入った後、出力デバイスのチャージ キャリアは線形状態に回復するための

Copyright © 2026 Texas Instruments Incorporated

時間を必要とします。チャージ キャリアが線形状態に戻ると、デバイスは指定されたスルーレートでスルーを開始します。したがって、過負荷状態の場合の伝搬遅延は、過負荷復帰時間とスルー時間の合計になります。TLV915x-Q1 の過負荷復帰時間は約 400ns です。

6.3.8 代表的な仕様と分布

設計者は多くの場合、より堅牢な回路を設計するため、アンプの標準仕様についての疑問を抱きます。プロセス技術や製造工程では自然に差異が発生するため、入力オフセット電圧など、あらゆるアンプの仕様において、規定値からの多少の偏差が生じます。これらの偏差は多くの場合、ガウス分布 (ベル曲線または正規分布) に従います。回路設計者は、セクション 5.7 に最小値または最大値の仕様がない場合でも、この情報を活用してシステムの最低限の品質を確保できます。




図 6-9. 理想的なガウス分布

分布の例を、図 6-9 に示します。ここで、*mμ* (ミュー) は分布の平均値、*σ* (シグマ) は系の標準偏差です。このような分布を示す仕様では、すべてのユニットのうち約 2/3 (68.26%) の値は、平均値から 1 標準偏差、すなわち 1 シグマ (*μ – σ* から *μ + σ* まで) 以内と推定できます。

セクション 5.7 の「標準値」列に記載されている値は、仕様に応じてさまざまな方法で表現されます。原則として、仕様の性質上平均値が 0 以外の場合 (ゲイン帯域幅など)、標準値は平均値 (μ) と等しくなります。ただし、入力オフセット電圧のように、その性質上仕様の平均値が 0 に近い場合、最も正確に標準値を表すため、標準値は平均値に 1 標準偏差を加えた値 (μ + σ) と等しくなります。

このグラフを使用して、ユニットの仕様のおおよその確率を計算できます。たとえば TLV915x-Q1 の場合、入力電圧オフセットの標準値は 125μV なので、すべての TLV915x-Q1 デバイスのうち 68.2% は –125μV ～ 125μV のオフセットを持つと予想されます。4*σ* (±500μV) では、分布の 99.9937% のオフセット電圧は ±500μV 未満です。これは、母集団のうちこの制限値を超えているものは 0.0063%、15873 ユニットのうち約 1 個ということです。

仕様の最小値または最大値の列に値が記載されているものは TI によって保証されており、これらの制限値を超えたユニットは生産から除去されます。たとえば、TLV915x-Q1 ファミリの最大オフセット電圧は 25℃ において 675μV で、これは約 5σ (約 170 万ユニットのうち 1 つ) に相当し、確率としては非常に低く、テキサス・インスツルメンツはオフセット電圧が 895μV を超えるユニットが生産から除去されることを保証しています。

最小値または最大値の列に値が記載されていない仕様については、アプリケーションに十分な余裕のあるシグマ値を選択し、この値を使用してワーストケース条件を設計することを検討してください。たとえば、6σ という値は、約 5 億ユニットに 1 つという極めて低い発生率に相当します。これは、システム設計における広めの安全余裕として採用する選択肢とな

Copyright © 2026 Texas Instruments Incorporated

り得ます。この場合、TLV915x-Q1 ファミリにはオフセット電圧ドリフトの最大値または最小値はありませんが、図 5-2 およびセクション 5.7 の標準値である 0.3µV/°C に基づいて、オフセット電圧ドリフトの 6σ 値は約 1.8µV/°C と計算できます。ワーストケースのシステム条件を設計する場合、この値を使用すると、実際の最小値または最大値を使用せずに、温度範囲全体で可能性があるワーストケースのオフセットを推定できます。

ただし、時間の経過に伴うプロセスの変動と調整によって、標準偏差と平均値の標準値が変動する可能性があるため、仕様の最小値または最大値の列に値が記載されていないものについて、テキサス・インスツルメンツはデバイスの性能を保証できません。この情報は、デバイスの性能を推定する目的でのみ使用してください。

6.3.9 シャットダウン

TLV915xS-Q1 デバイスには、オペアンプをディセーブルして、アンプを低消費電力のスタンバイ モードに移行する 1 つ以上のシャットダウン ピン (SHDN) が搭載されています。このモードでは、オペアンプの消費電流は通常約 30µA です。SHDN ピンはアクティブ High なので、SHDN ピンへの入力が有効なロジック High のとき、シャットダウン モードがイネーブルになります。

SHDN ピンは、オペアンプの負の電源レールを基準としています。シャットダウン機能のスレッショルドは約 800mV (標準値) で、電源電圧に応じて変化しません。スムーズなスイッチング特性を提供するため、スイッチング スレッショルドにはヒステリシスが含まれています。適切なシャットダウン動作を確保するため、有効なロジック信号で SHDN ピンを駆動します。有効なロジック Low の定義は、V– と V– + 0.2V の間の電圧です。有効なロジック High の定義は、V– + 1.1V と V+ の間の電圧です。シャットダウン ピン回路にはプルダウン抵抗が内蔵されており、シャットダウン ピンが駆動されていなければ、ピンの電圧は本質的に負の電源レールにプルダウンされます。したがって、アンプをイネーブルするには、SHDN ピンをフローティングのままにするか、有効なロジック Low に駆動する必要があります。アンプをディセーブルするには、SHDN ピンを有効なロジック High に駆動する必要があります。SHDN ピンで許容される最高電圧は V+ です。この電圧レベルを超えると、デバイスが損傷する恐れがあります。

SHDN ピンは高インピーダンスの CMOS 入力です。シングルおよびデュアル オペアンプ パッケージのチャネルは独立して制御され、クワッド オペアンプ パッケージのチャネルはペアで制御されます。バッテリ駆動のアプリケーションでは、この機能を使用することによって平均電流を大幅に低下させ、バッテリ駆動時間を延長できます。シャットダウンからの標準的なイネーブル時間は 8µs、ディセーブル時間は 3µs です。ディセーブル状態のとき、出力は高インピーダンス状態です。このアーキテクチャにより、TLV915xS-Q1 ファミリはゲート付きアンプ、マルチプレクサ、またはプログラマブル ゲイン アンプとして動作できます。シャットダウン時間 (t_{OFF}) は負荷条件に依存し、負荷抵抗が増加すると増加します。特定のシャットダウン時間内にシャットダウン (ディスエーブル) を確実に実行するには、指定された 10kΩ 負荷を中間電源 (V_S/2) に接続する必要があります。TLV915xS-Q1 を負荷なしで使用すると、結果的にターンオフ時間が大幅に増加します。

6.4 デバイスの機能モード

TLV915x-Q1 には単一機能モードがあり、電源電圧が 2.7V (±1.35V) を上回ると動作します。TLV915x-Q1 の最大電源電圧は 16V (±8V) です。

TLV915xS-Q1 デバイスにはシャットダウン ピンがあり、オペアンプを低消費電力モードに設定するために使用します。詳細については、セクション 6.3.9 を参照してください。

Copyright © 2026 Texas Instruments Incorporated

7 アプリケーションと実装

注

以下のアプリケーション情報は、TI の製品仕様に含まれるものではなく、TI ではその正確性または完全性を保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

7.1 使用上の注意

TLV915x-Q1 ファミリは、DC 精度と DC 性能が優れています。これらのデバイスは、最高 16V の電源レールで動作し、真のレール ツー レール入出力、低いオフセット電圧とオフセット電圧ドリフトに加えて、4.5MHz の帯域幅と、高い出力駆動を実現しています。これらの特長から、TLV915x-Q1a は高電圧の産業用アプリケーションに適した、堅牢で高性能なオペアンプです。

7.2 代表的なアプリケーション

7.2.1 ローサイド電流測定

図 7-1 に、ローサイド電流センシング アプリケーション用に構成された TLV9151-Q1 を示します。理論、計算、シミュレーション、測定データを含め、図 7-1 に示されている回路の詳細な分析については、TI Precision Design『TIPD129、0A ～ 1A 単一電源ローサイド電流検出ソリューション』を参照してください。




図 7-1. ローサイド電流センシング アプリケーションの TLV9151-Q1

7.2.1.1 設計要件

この設計の設計要件は次のとおりです。

- 負荷電流:0A ～ 1A
- 出力電圧:4.9V
- 最大シャント電圧:100mV

7.2.1.2 詳細な設計手順

図 7-1 の回路の伝達関数は、式 1 に示すとおりです。

$$V_{OUT} = I_{LOAD} \times R_{SHUNT} \times Gain \quad (1)$$

負荷電流 (I_{LOAD}) により、シャント抵抗 (R_{SHUNT}) の両端で電圧降下が発生します。負荷電流は 0A ～ 1A です。最大負荷電流時のシャント電圧を 100mV 未満に維持するために、式 2 は最大シャント抵抗を定義します。

Copyright © 2026 Texas Instruments Incorporated

$$R_{SHUNT} = \frac{V_{SHUNT_MAX}}{I_{LOAD_MAX}} = \frac{100\ m\ V}{1\ A} = 100m\Omega \quad (2)$$

式 2 から、R_{SHUNT} は 100mΩ と計算されます。I_{LOAD} と R_{SHUNT} によって生成される電圧降下は TLV9151-Q1 によって増幅され、0V ～ 4.9V の出力電圧を生成します。式 3 を使用して、必要な出力電圧を生成するために TLV9151-Q1 に必要なゲインを計算します。

$$Gain = \frac{(V_{OUT_MAX} - V_{OUT_MIN})}{(V_{IN_MAX} - V_{IN_MIN})} \quad (3)$$

式 3 を使用すると、必要なゲインは 49V/V となります。これは抵抗 R_F と R_G で設定します。TLV9151-Q1 デバイスのゲインを 49V/V に設定するための抵抗 R_F および R_G のサイズを式 4 用いて決定します。

$$Gain = 1 + \frac{(R_F)}{(R_G)} \quad (4)$$

R_F を 360kΩ として選択し、R_G を 7.5kΩ と算出します。R_F と R_G は、49:1 の比率を作り出す標準値の抵抗器であるため、それぞれ 360kΩ、7.5kΩ となっています。49:1 の比率にできるなら、他の抵抗を使用してもかまいません。図 7-1 に示す回路で測定された伝達関数を、図 7-2 に示します。

7.2.1.3 アプリケーション曲線




図 7-2. ローサイド、電流検出、伝達関数

7.3 電源に関する推奨事項

TLV915x-Q1 は、2.7V ～ 16V (±1.35V ～ ±8V) で動作することが規定されています。また、多くの仕様は –40℃ ～ 125℃ で適用されます。動作電圧または温度によって大きく変動する可能性があるパラメータをセクション 5.8 に示します。

注意

16V を超える電源電圧を印加すると、デバイスに永続的な損傷を与える可能性があります。「セクション 5.1」を参照してください。

電源ピンの近くに 0.1µF のバイパス コンデンサを配置すると、ノイズの多い電源や高インピーダンスの電源からの誤差を低減できます。バイパス コンデンサの配置の詳細については、セクション 7.4 を参照してください。

Copyright © 2026 Texas Instruments Incorporated

7.4 レイアウト

7.4.1 レイアウトのガイドライン

デバイスで最高の動作性能を実現するには、以下のような適切な PCB レイアウト手法を使用してください。

- ノイズが回路全体の電源ピンとオペアンプを経由して、アナログ回路に伝播することがあります。バイパス コンデンサを使用すると、アナログ回路に対してローカルに低インピーダンスの電源を供給することにより、結合ノイズを低減します。
  - 各電源ピンとグランドとの間に、低 ESR の 0.1µF セラミック バイパス コンデンサを接続し、可能な限りデバイスの近くに配置します。単一電源アプリケーションの場合は、V+ からグランドに対して 1 つのバイパス コンデンサを接続します。
- 回路のアナログ部とデジタル部を別々に接地することは、ノイズを抑制する最も簡単かつ効果的な方法の 1 つです。通常、多層 PCB のうち 1 つ以上の層はグランド プレーン専用です。グランド プレーンは熱の分散に役立つとともに、EMI ノイズを拾う可能性を低減します。グランド電流の流れに注意して、デジタル グランドとアナログ グランドを物理的に確実に分離してください。
- 寄生カップリングを低減するには、入力配線を電源配線または出力配線からできるだけ離して配置します。これらの配線を分離して配置できない場合、敏感な配線をノイズの多い配線と平行にするよりは、垂直に交差させる方がはるかに良い結果が得られます。
- 外付け部品は、可能な限りデバイスに近く配置します。図 7-4 に示すように、寄生容量を最小限に抑えるため、RF と RG は反転入力の近くに配置します。
- 入力配線は、できる限り短くしてください。入力配線は、回路の中で最も影響を受けやすい部分であることを常に意識してください。
- 重要な配線の周囲では、駆動型の低インピーダンス ガード リングを配置することを検討してください。ガード リングを使用すると、付近のさまざまな電位にある配線からのリーク電流を大幅に低減できます。
- 最高の性能を実現するため、基板組み立ての後で PCB を清掃することを推奨します。
- 高精度の集積回路では、プラスチック パッケージへの水分の侵入により性能が変化する場合があります。PCB を水で洗浄してから、PCB アセンブリをベーキングして、清掃プロセス中にデバイスのパッケージに侵入した水分を除去することを推奨します。ほとんどの場合、洗浄後に 85℃で 30 分間の低温ベーキングを行えば十分です。

7.4.2 レイアウト例




図 7-3. 回路図

Copyright © 2026 Texas Instruments Incorporated




図 7-4. 非反転構成のオペアンプ基板のレイアウト

8 デバイスおよびドキュメントのサポート

8.1 デバイス サポート

8.1.1 開発サポート

8.1.1.1 TINA-TI™ (無料のダウンロード ソフトウェア)

TINA™ は、SPICE エンジンをベースにした単純かつ強力な、使いやすい回路シミュレーション プログラムです。TINA-TI は、TINA ソフトウェアのすべての機能を持つ無償バージョンで、パッシブ モデルとアクティブ モデルに加えて、マクロ モデルのライブラリがプリロードされています。TINA-TI には、SPICE の標準的な DC 解析、過渡解析、周波数ドメイン解析などの全機能に加え、追加の設計機能が搭載されています。

TINA-TI は Analog eLab Design Center から無料でダウンロードでき、ユーザーが結果をさまざまな方法でフォーマットできる、広範な後処理機能を備えています。仮想計測器により、入力波形を選択し、回路ノード、電圧、および波形をプローブして、動的なクイック スタート ツールを作成できます。

注

これらのファイルを使用するには、TINA ソフトウェア (DesignSoft™ から入手できます) または TINA-TI ソフトウェアがインストールされている必要があります。TINA-TI フォルダから、無料の TINA-TI ソフトウェアをダウンロードしてください。

8.1.1.2 TI Precision Designs

TLV915x-Q1 はいくつかの TI Precision Designs に使用されており、これらは http://www.ti.com/ww/en/analog/precision-designs/ からオンラインで入手できます。TI Precision Designs は、テキサス インスツルメンツの高精度アナログ アプリケーションの専門家により作成されたアナログ ソリューションで、多くの有用な回路に関して、動作理論、コンポーネント選択、シミュレーション、完全な PCB 回路図とレイアウト、部品表、性能測定結果を提供します。

8.2 ドキュメントのサポート

8.2.1 関連資料

関連資料については、以下を参照してください。

- テキサス・インスツルメンツ、『アナログ エンジニア向け回路クックブック：増幅器』イーブック
- テキサス・インスツルメンツ、『AN-31 アンプ回路コレクション』アプリケーション ノート
- テキサス・インスツルメンツ、0A ～ 1A、単一電源、ローサイドの電流センシング ソリューション、TI Precision Design
- テキサス・インスツルメンツ、『オペアンプの EMI 除去率』アプリケーション ノート
- テキサス・インスツルメンツ、『相補型ペア入力段を持つオペアンプ』アナログ デザイン ジャーナル

8.3 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。 変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

8.4 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計で必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの使用条件を参照してください。

Copyright © 2026 Texas Instruments Incorporated

8.5 商標

PowerTrain™ and テキサス・インスツルメンツ E2E™ are trademarks of Texas Instruments.
TINA-TI™ is a trademark of Texas Instruments, Inc and DesignSoft, Inc.
TINA™ and DesignSoft™ are trademarks of DesignSoft, Inc.
Bluetooth® is a registered trademark of Bluetooth SIG, Inc.
すべての商標は、それぞれの所有者に帰属します。

8.6 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

8.7 用語集

テキサス・インスツルメンツ用語集　　この用語集には、用語や略語の一覧および定義が記載されています。

9 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision G (March 2024) to Revision H (October 2026)	Page
• シャットダウン V_{IH} パラメータを、アンプをイネーブルからアンプをディセーブルに変更	8
• シャットダウン V_{IL} パラメータを、アンプをディセーブルからアンプをイネーブルに変更	8

Changes from Revision F (June 2023) to Revision G (March 2024)	Page
• データシート全体に 6 ピン SOT-23 (DBV) および 5 ピン SC70 (DCK) パッケージを追加	1
• TLV9151SQDBVRQ1 の HBM ESD 定格を追加	7
• 「電気的特性」表に「シャットダウン性能」セクションを追加	8
• 「機能説明」セクションに「シャットダウン」セクションを追加	25

10 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

Copyright © 2026 Texas Instruments Incorporated

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package | Pins	Package qty | Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
TLV9151QDBVRQ1	Active	Production	SOT-23 (DBV) | 5	3000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2JKF
TLV9151QDBVRQ1.A	Active	Production	SOT-23 (DBV) | 5	3000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2JKF
TLV9151QDCKRQ1	Active	Production	SC70 (DCK) | 5	3000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	1MT
TLV9151QDCKRQ1.A	Active	Production	SC70 (DCK) | 5	3000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	1MT
TLV9151SQDBVRQ1	Active	Production	SOT-23 (DBV) | 6	3000 | LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	3BIH
TLV9151SQDBVRQ1.A	Active	Production	SOT-23 (DBV) | 6	3000 | LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	3BIH
TLV9152QDGKRQ1	Active	Production	VSSOP (DGK) | 8	2500 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	27XT
TLV9152QDGKRQ1.A	Active	Production	VSSOP (DGK) | 8	2500 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	27XT
TLV9152QDRQ1	Active	Production	SOIC (D) | 8	3000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	T9152Q
TLV9152QDRQ1.A	Active	Production	SOIC (D) | 8	3000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	T9152Q
TLV9152QPWRQ1	Active	Production	TSSOP (PW) | 8	3000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	TL9152
TLV9152QPWRQ1.A	Active	Production	TSSOP (PW) | 8	3000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	TL9152
TLV9154QDRQ1	Active	Production	SOIC (D) | 14	3000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	TL9154QD
TLV9154QDRQ1.A	Active	Production	SOIC (D) | 14	3000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	TL9154QD
TLV9154QDYYRQ1	Active	Production	SOT-23-THIN (DYY) | 14	3000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	TLV9154Q
TLV9154QDYYRQ1.A	Active	Production	SOT-23-THIN (DYY) | 14	3000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	TLV9154Q
TLV9154QPWRQ1	Active	Production	TSSOP (PW) | 14	3000 | LARGE T&R	Yes	NIPDAU | SN	Level-1-260C-UNLIM	-40 to 125	T9154Q
TLV9154QPWRQ1.A	Active	Production	TSSOP (PW) | 14	3000 | LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	T9154Q

(1) **Status:** For more details on status, see our product life cycle.

(2) **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

(3) **RoHS values:** Yes, No, RoHS Exempt. See the TI RoHS Statement for additional information and value definition.

(4) **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

(5) MSL rating/Peak reflow: The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

(6) Part marking: There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF TLV9151-Q1, TLV9152-Q1, TLV9154-Q1 :


- Catalog : TLV9151, TLV9152, TLV9154

NOTE: Qualified Version Definitions:


- Catalog - TI's standard catalog product

TAPE AND REEL INFORMATION

REEL DIMENSIONS




TAPE DIMENSIONS



A0	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers


QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
TLV9151QDBVRQ1	SOT-23	DBV	5	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
TLV9151QDBVRQ1	SOT-23	DBV	5	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
TLV9151QDCKRQ1	SC70	DCK	5	3000	178.0	9.0	2.4	2.5	1.2	4.0	8.0	Q3
TLV9151SQDBVRQ1	SOT-23	DBV	6	3000	180.0	8.4	3.2	3.2	1.4	4.0	8.0	Q3
TLV9152QDGKRQ1	VSSOP	DGK	8	2500	330.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
TLV9152QDRQ1	SOIC	D	8	3000	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
TLV9152QPWRQ1	TSSOP	PW	8	3000	330.0	12.4	7.0	3.6	1.6	8.0	12.0	Q1
TLV9154QDRQ1	SOIC	D	14	3000	330.0	16.4	6.5	9.0	2.1	8.0	16.0	Q1
TLV9154QDYYRQ1	SOT-23-THIN	DYY	14	3000	330.0	12.4	4.8	3.6	1.6	8.0	12.0	Q3
TLV9154QPWRQ1	TSSOP	PW	14	3000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1

TAPE AND REEL BOX DIMENSIONS



*All dimensions are nominal


Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
TLV9151QDBVRQ1	SOT-23	DBV	5	3000	210.0	185.0	35.0
TLV9151QDBVRQ1	SOT-23	DBV	5	3000	210.0	185.0	35.0
TLV9151QDCKRQ1	SC70	DCK	5	3000	180.0	180.0	18.0
TLV9151SQDBVRQ1	SOT-23	DBV	6	3000	210.0	185.0	35.0
TLV9152QDGKRQ1	VSSOP	DGK	8	2500	353.0	353.0	32.0
TLV9152QDRQ1	SOIC	D	8	3000	353.0	353.0	32.0
TLV9152QPWRQ1	TSSOP	PW	8	3000	353.0	353.0	32.0
TLV9154QDRQ1	SOIC	D	14	3000	353.0	353.0	32.0
TLV9154QDYYRQ1	SOT-23-THIN	DYY	14	3000	336.6	336.6	31.8
TLV9154QPWRQ1	TSSOP	PW	14	3000	353.0	353.0	32.0

PACKAGE OUTLINE

DBV0005A

SOT-23 - 1.45 mm max height


SMALL OUTLINE TRANSISTOR




4214839/K 08/2024

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Refernce JEDEC MO-178.
4. Body dimensions do not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.25 mm per side.
5. Support pin may differ or may not be present.



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:15X




SOLDER MASK DETAILS

4214839/K 08/2024

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:15X

4214839/K 08/2024

NOTES: (continued)


8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

PACKAGE OUTLINE

DGK0008A

VSSOP - 1.1 mm max height


SMALL OUTLINE PACKAGE




PowerPAD is a trademark of Texas Instruments.

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-187.



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 15X




SOLDER MASK DETAILS

4214862/A 04/2023

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
8. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.
9. Size of metal pad may vary due to creepage requirement.



SOLDER PASTE EXAMPLE
SCALE: 15X

4214862/A 04/2023

NOTES: (continued)


11. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
12. Board assembly site may have different recommendations for stencil design.

PACKAGE OUTLINE

DYY0014A


SOT-23-THIN - 1.1 mm max height

PLASTIC SMALL OUTLINE




NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.50 per side.
5. Reference JEDEC Registration MO-345, Variation AB



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 20X




SOLDER MASK DETAILS

4224643/D 07/2024

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.




SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 20X

4224643/D 07/2024

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.




PACKAGE OUTLINE

D0014A


SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT




NOTES:

1. All linear dimensions are in millimeters. Dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm, per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.43 mm, per side.
5. Reference JEDEC registration MS-012, variation AB.



LAND PATTERN EXAMPLE
SCALE:8X



SOLDER MASK DETAILS

4220718/A 09/2016

NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

D0014A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:8X

4220718/A 09/2016

NOTES: (continued)


8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

PACKAGE OUTLINE

DCK0005A

SOT - 1.1 max height


SMALL OUTLINE TRANSISTOR




4214834/G 11/2024

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Refernce JEDEC MO-203.
4. Support pin may differ or may not be present.
5. Lead width does not comply with JEDEC.
6. Body dimensions do not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.25mm per side



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:18X




SOLDER MASK DETAILS

4214834/G 11/2024

NOTES: (continued)

7. Publication IPC-7351 may have alternate designs.
8. Solder mask tolerances between and around signal pads can vary based on board fabrication site.




SOLDER PASTE EXAMPLE
BASED ON 0.125 THICK STENCIL
SCALE:18X

4214834/G 11/2024

NOTES: (continued)

9. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
10. Board assembly site may have different recommendations for stencil design.




PACKAGE OUTLINE

D0008A


SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT




NOTES:

1. Linear dimensions are in inches [millimeters]. Dimensions in parenthesis are for reference only. Controlling dimensions are in inches. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed .006 [0.15] per side.
4. This dimension does not include interlead flash.
5. Reference JEDEC registration MS-012, variation AA.



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:8X



SOLDER MASK DETAILS

4214825/C 02/2019

NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



SOLDER PASTE EXAMPLE
BASED ON .005 INCH [0.125 MM] THICK STENCIL
SCALE:8X

4214825/C 02/2019

NOTES: (continued)


8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

PACKAGE OUTLINE

DBV0006A

SOT-23 - 1.45 mm max height


SMALL OUTLINE TRANSISTOR




4214840/G 08/2024

NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Body dimensions do not include mold flash or protrusion. Mold flash and protrusion shall not exceed 0.25 per side.
4. Leads 1,2,3 may be wider than leads 4,5,6 for package orientation.
5. Refernce JEDEC MO-178.



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:15X




SOLDER MASK DETAILS

4214840/G 08/2024

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:15X

4214840/G 08/2024

NOTES: (continued)


8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

PACKAGE OUTLINE

PW0014A


TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE




NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-153.



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 10X




SOLDER MASK DETAILS

4220202/B 12/2023

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 10X

4220202/B 12/2023

NOTES: (continued)


8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

PACKAGE OUTLINE

PW0008A


TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE




NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-153, variation AA.



LAND PATTERN EXAMPLE
SCALE:10X




SOLDER MASK DETAILS
NOT TO SCALE

4221848/A 02/2015

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:10X

4221848/A 02/2015

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、 TI の販売条件 、 TI の総合的な品質ガイドライン 、 ti.com または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。 TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2026, Texas Instruments Incorporated

最終更新日：2025 年 10 月