

デュアル高速MOSFETドライバ

特 長

- 汎用性に富んだ高速MOSFETドライバ
- 立上り/立下り時間：25ns(Max)、伝搬遅延時間 40ns (Max) (1nF負荷、 $V_{CC}=14V$)
- ピーク出力電流：2A ($V_{CC}=14V$)
- 消費電流：5 μ A (入力“H”または“L”レベル時)
- 電源電圧範囲：4V～14V、内蔵レギュレータにより 40Vまで対応可能 (TPS2811、TPS2812、TPS2813)
- 動作温度範囲：-40°C～125°C


概 要

TPS28xxシリーズはデュアル (2チャンネル) 高速MOSFETドライバで、2Aのピーク電流を高い容量性負荷に供給することができます。この性能は本質的にシュートスルー電流を最小限に抑え、競合製品より大幅に少ない消費電流を実現しています。


TPS2811、TPS2812、TPS2813ドライバにはレギュレータが内蔵されているため、14V～40Vの電源入力で動作することができます。レギュレータの出力は、消費電力がパッケージの限界を越えない限り、他の回路に電源を供給することができます。レギュレータが不要な場合は、REG_INとREG_OUTは未接続のままにするか、あるいは両方とも V_{CC} またはGNDに接続してください。

TPS2814とTPS2815には2入力のゲートが用意されているた


TPS2811, TPS2812, TPS2813
... D, P, AND PW
PACKAGES
(TOP VIEW)



TPS2814...
D, P, AND PW
PACKAGES
(TOP VIEW)



TPS2815...
D, P, AND PW
PACKAGES
(TOP VIEW)



め、ユーザーはMOSFETをコントロールする際に大きな柔軟性をもつことになります。TPS2814は1つの入力が反転入力のAND入力のゲートで、TPS2815はデュアル入力のNANDゲートです。

TPS281xシリーズのドライバのパッケージは8ピンのPDIP、SOIC、TSSOPで、動作周囲温度範囲は-40°C～125°Cです。

AVAILABLE OPTIONS

T _A	INTERNAL REGULATOR	LOGIC FUNCTION	PACKAGED DEVICES		
			SMALL OUTLINE (D)	PLASTIC DIP (P)	TSSOP (PW)
-40°C to 125°C	Yes	Dual inverting drivers Dual noninverting drivers One inverting and one noninverting driver	TPS2811D TPS2812D TPS2813D	TPS2811P TPS2812P TPS2813P	TPS2811PW TPS2812PW TPS2813PW
	No	Dual 2-input AND drivers, one inverting input on each driver Dual 2-input NAND drivers	TPS2814D TPS2815D	TPS2814P TPS2815P	TPS2814PW TPS2815PW

Dパッケージはテープ/リールで供給されています。型番にRを付けてください (例、TPS2811DR)。
PWパッケージは左巻きのテープ/リールのみで供給されており型番にRを付けて表示されます (例、TPS2811PWR)。




静電気放電対策


静電気放電はわずかな性能の低下から完全なデバイスの故障に至るまで、様々な損傷を与えます。すべての集積回路は、適切なESD保護方法を用いて、取扱いと保存を行うようにして下さい。

さい。高精度の集積回路は、損傷に対して敏感であり、極めてわずかなパラメータの変化により、デバイスに規定された仕様に適合しなくなる場合があります。


functional block diagram




regulator diagram(TPS2811,TPS2812,TPS2813 only)



input stage diagram




output stage diagram



TPS28xxY chip information

This chip, when properly assembled, displays characteristics similar to those of the TPS28xx. Thermal compression or ultrasonic bonding may be used on the doped aluminum bonding pads. The chip may be mounted with conductive epoxy or a gold-silicon preform.



端子機能

TPS2811, TPS2812, TPS2813

端子名	端子番号			機能
	TPS2811 デュアル反転 ドライバ	TPS2812 デュアル非反転 ドライバ	TPS2813 相補型 ドライバ	
REG_IN	1	1	1	レギュレータ入力
1IN	2	2	2	入力 1
GND	3	3	3	グラウンド
2IN	4	4	4	入力 2
2OUT	$5 = \overline{2IN}$	$5 = 2IN$	$5 = 2IN$	出力 2
V _{CC}	6	6	6	電源電圧
1OUT	$7 = \overline{1IN}$	$7 = 1IN$	$7 = \overline{1IN}$	出力 1
REG_OUT	8	8	8	レギュレータ出力

TPS2814, TPS2815

端子名	端子番号		機能
	TPS2814 1反転入力付きデュアルAND ドライバ	TPS2815 デュアルNANDドライバ	
1IN1	1	1	ドライバ1の非反転入力 1
$\overline{1IN2}$	2	-	ドライバ1の反転入力 2
1IN2	-	2	ドライバ1の非反転入力 2
2IN1	3	3	ドライバ2の非反転入力 1
$\overline{2IN2}$	4	-	ドライバ2の反転入力 2
2IN2	-	4	ドライバ2の非反転入力 2
2OUT	$5 = 2IN1 \bullet \overline{2IN2}$	$5 = \overline{2IN1} \bullet 2IN2$	出力 2
V _{CC}	6	6	電源電圧
1OUT	$7 = \overline{1IN1} \bullet \overline{1IN2}$	$7 = \overline{1IN1} \bullet 1IN2$	出力 1
GND	8	8	グラウンド

DISSIPATION RATING TABLE

PACKAGE	T _A ≤ 25°C POWER RATING	DERATING FACTOR ABOVE T _A = 25°C	T _A = 70°C POWER RATING	T _A = 85°C POWER RATING
P	1090 mW	8.74 mW/°C	697 mW	566 mW
D	730 mW	5.84 mW/°C	467 mW	380 mW
PW	520 mW	4.17 mW/°C	332 mW	270 mW

absolute maximum ratings over operating free-air temperature range (unless otherwise noted)[†]

Supply voltage, V_{CC}	−0.3 V to 15 V
Regulator input voltage range, REG_IN	$V_{CC} - 0.3$ V to 42 V
Input voltage range, 1IN, 2IN, 1IN1, 1IN2, 1IN2, 2IN1, 2IN2, 2IN2	−0.3 V to $V_{CC} + 0.5$ V
Output voltage range, 1OUT, 2OUT	−0.5 < V < $V_{CC} + 0.5$ V
Continuous regulator output current, REG_OUT	25 mA
Continuous output current, 1OUT, 2OUT	±100 mA
Continuous total power dissipation	See Dissipation Rating Table
Operating ambient temperature range, T_A	−40°C to 125°C
Storage temperature range, T_{stg}	−65°C to 150°C
Lead temperature 1,6 mm (1/16 inch) from case for 10 seconds	260°C

[†] 絶対最大定格以上のストレスは、製品に恒久的・致命的なダメージを製品に与えることがあります。これはストレスの定格のみについて示してあり、このデータシートの「推奨動作条件」に示された値を越える状態での本製品の機能動作を意味するものではありません。絶対最大定格の状態に長時間置くことは、本製品の信頼性に影響を与えることがあります。

注：(1) 全ての電圧はデバイスのGNDピンを基準としています。

recommended operating conditions

	MIN	MAX	UNIT
Regulator input voltage range	8	40	V
Supply voltage, V_{CC}	4	14	V
Input voltage, 1IN1, 1IN2, 1IN2, 2IN1, 2IN2, 2IN2, 1IN, 2IN	−0.3	V_{CC}	V
Continuous regulator output current, REG_OUT	0	20	mA
Ambient temperature operating range	−40	125	°C

TPS28xx electrical characteristics over recommended operating ambient temperature range, $V_{CC} = 10$ V, REG_IN open for TPS2811/12/13, $C_L = 1$ nF (unless otherwise noted)

inputs

PARAMETER	TEST CONDITIONS	MIN	TYP [†]	MAX	UNIT
Positive-going input threshold voltage	$V_{CC} = 5$ V		3.3	4	V
	$V_{CC} = 10$ V		5.8	9	V
	$V_{CC} = 14$ V		8.3	13	V
Negative-going input threshold voltage	$V_{CC} = 5$ V	1	1.6		V
	$V_{CC} = 10$ V	1	4.2		V
	$V_{CC} = 14$ V	1	6.2		V
Input hysteresis	$V_{CC} = 5$ V		1.6		V
Input current	Inputs = 0 V or V_{CC}	−1	0.2	1	μA
Input capacitance			5	10	pF

[†] 特記無き場合、TYP値は $T_A = 25^\circ\text{C}$ での値です。

outputs

PARAMETER	TEST CONDITIONS	MIN	TYP [†]	MAX	UNIT
High-level output voltage	$I_O = 1$ mA	9.75	9.9		V
	$I_O = 100$ mA	8	9.1		
Low-level output voltage	$I_O = 1$ mA		0.18	0.25	V
	$I_O = 100$ mA		1	2	
Peak output current	$V_{CC} = 10$ V		2		A

[†] 特記無き場合、TYP値は $T_A = 25^\circ\text{C}$ での値です。

regulator (TPS2811/2812/2813 only)

PARAMETER	TEST CONDITIONS	MIN	TYP [†]	MAX	UNIT
Output voltage	$14 \leq \text{REG_IN} \leq 40 \text{ V}$, $0 \leq I_O \leq 20 \text{ mA}$	10	11.5	13	V
Output voltage in dropout	$I_O = 10 \text{ mA}$, $\text{REG_IN} = 10 \text{ V}$	9	9.6		V

[†] 特記無き場合、TYP値は $T_A = 25^\circ\text{C}$ での値です。

supply current

PARAMETER	TEST CONDITIONS	MIN	TYP [†]	MAX	UNIT
Supply current into V_{CC}	Inputs high or low		0.2	5	μA
Supply current into REG_IN	$\text{REG_IN} = 20 \text{ V}$, REG_OUT open		40	100	μA

[†] 特記無き場合、TYP値は $T_A = 25^\circ\text{C}$ での値です。

TPS28xxY electrical characteristics at $T_A = 25^\circ\text{C}$, $V_{CC} = 10 \text{ V}$, REG_IN open for TPS2811/12/13, $C_L = 1 \text{ nF}$ (unless otherwise noted)

inputs

PARAMETER	TEST CONDITIONS	MIN	TYP	MAX	UNIT
Positive-going input threshold voltage	$V_{CC} = 5 \text{ V}$		3.3		V
	$V_{CC} = 10 \text{ V}$		5.8		V
	$V_{CC} = 14 \text{ V}$		8.2		V
Negative-going input threshold voltage	$V_{CC} = 5 \text{ V}$		1.6		V
	$V_{CC} = 10 \text{ V}$		3.3		V
	$V_{CC} = 14 \text{ V}$		4.2		V
Input hysteresis	$V_{CC} = 5 \text{ V}$		1.2		V
Input current	Inputs = 0 V or V_{CC}		0.2		μA
Input capacitance			5		pF

outputs

PARAMETER	TEST CONDITIONS	MIN	TYP	MAX	UNIT
High-level output voltage	$I_O = -1 \text{ mA}$		9.9		V
	$I_O = -100 \text{ mA}$		9.1		
Low-level output voltage	$I_O = 1 \text{ mA}$		0.18		V
	$I_O = 100 \text{ mA}$		1		
Peak output current	$V_{CC} = 10.5 \text{ V}$		2		A

regulator (TPS2811, 2812, 2813)

PARAMETER	TEST CONDITIONS	MIN	TYP	MAX	UNIT
Output voltage	$14 \leq \text{REG_IN} \leq 40 \text{ V}$, $0 \leq I_O \leq 20 \text{ mA}$		11.5		V
Output voltage in dropout	$I_O = 10 \text{ mA}$, $\text{REG_IN} = 10 \text{ V}$		9.6		V

power supply current

PARAMETER	TEST CONDITIONS	MIN	TYP	MAX	UNIT
Supply current into V_{CC}	Inputs high or low		0.2		μA
Supply current into REG_IN	$\text{REG_IN} = 20 \text{ V}$, REG_OUT open		40		μA

switching characteristics for all devices over recommended operating ambient temperature range, REG_IN open for TPS2811/12/13, C_L = 1 nF (unless otherwise specified)

PARAMETER		TEST CONDITIONS	MIN	TYP	MAX	UNIT
t _r	Rise time	V _{CC} = 14 V		14	25	ns
		V _{CC} = 10 V		15	30	
		V _{CC} = 5 V		20	35	
t _f	Fall time	V _{CC} = 14 V		15	25	ns
		V _{CC} = 10 V		15	30	
		V _{CC} = 5 V		18	35	
t _{PHL}	Prop delay time high-to-low-level output	V _{CC} = 14 V		25	40	ns
		V _{CC} = 10 V		25	45	
		V _{CC} = 5 V		34	50	
t _{PLH}	Prop delay time low-to-high-level output	V _{CC} = 14 V		24	40	ns
		V _{CC} = 10 V		26	45	
		V _{CC} = 5 V		36	50	

PARAMETER MEASUREMENT INFORMATION






図 1. Test Circuit For Measurement of Switching Characteristics



2. Shoot-through Current Test Setup



3. Typical Timing Diagram (TPS2811)

TYPICAL CHARACTERISTICS

Tables of Characteristics Graphs and Application Information typical characteristics

PARAMETER	vs PARAMETER 2	FIGURE	PAGE
Rise time	Supply voltage	4	10
Fall time	Supply voltage	5	10
Propagation delay time	Supply voltage	6, 7	10
Supply current	Supply voltage	8	11
	Load capacitance	9	11
	Ambient temperature	10	11
Input threshold voltage	Supply voltage	11	11
Regulator output voltage	Regulator input voltage	12, 13	12
Regulator quiescent current	Regulator input voltage	14	12
Peak source current	Supply voltage	15	12
Peak sink current	Supply voltage	16	13
Shoot-through current	Input voltage, high-to-low	17	13
	Input voltage, low-to-high	18	13

TYPICAL CHARACTERISTICS

Tables of Characteristics Graphs and Application Information (Continued)

general applications

PARAMETER	vs PARAMETER 2		FIGURE	PAGE
Switching test circuits and application information			19, 20	15
Voltage of 1OUT vs 2OUT	Time	Low-to-high	21, 23, 25	16, 17
		High-to-low	22, 24, 26	16, 17

circuit for measuring paralleled switching characteristics

PARAMETER	vs PARAMETER 2		FIGURE	PAGE
Switching test circuits and application information			27	17
Input voltage vs output voltage	Time	Low-to-high	28, 30	18
		High-to-low	29, 31	18

Hex-1 to Hex-4 application information

PARAMETER	vs PARAMETER 2		FIGURE	PAGE
Driving test circuit and application information			32	19
Drain-source voltage vs drain current	Time	Hex-1 size	33	20
		Hex-2 size	36	20
		Hex-3 size	39	21
		Hex-4 size	41	22
		Hex-4 size parallel drive	45	23
Drain-source voltage vs gate-source voltage at turn-on	Time	Hex-1 size	34	20
		Hex-2 size	37	21
		Hex-3 size	40	21
		Hex-4 size	43	22
		Hex-4 size parallel drive	46	23
Drain-source voltage vs gate-source voltage at turn-off	Time	Hex-1 size	35	20
		Hex-2 size	38	21
		Hex-3 size	42	22
		Hex-4 size	44	22
		Hex-4 size parallel drive	47	23

synchronous buck regulator application

PARAMETER	vs PARAMETER 2		FIGURE	PAGE
3.3-V 3-A Synchronous-Rectified Buck Regulator Circuit			48	24
Q1 drain voltage vs gate voltage at turn-on	Time		49	26
Q1 drain voltage vs gate voltage at turn-off			50	26
Q1 drain voltage vs Q2 gate-source voltage			51, 52, 53	26, 27
Output ripple voltage vs inductor current		3 A	54	27
		5 A	55	27

TYPICAL CHARACTERISTICS




FIG 4




FIG 5




FIG 6




FIG 7




FIG 8




FIG 9




FIG 10




FIG 11

REGULATOR OUTPUT VOLTAGE
vs
REGULATOR INPUT VOLTAGE




FIG 12

REGULATOR OUTPUT VOLTAGE
vs
REGULATOR INPUT VOLTAGE




FIG 13

REGULATOR QUIESCENT CURRENT
vs
REGULATOR INPUT VOLTAGE




FIG 14

PEAK SOURCE CURRENT
vs
SUPPLY VOLTAGE




FIG 15




FIG 16




FIG 17




FIG 18

アプリケーション情報

TPS2811、TPS2812、TPS2813の回路には各々1つのレギュレータと2つのMOSFETドライバが内蔵されています。レギュレータは最大20mAの直流駆動を供給すると同時に、14V～40Vの入力電圧範囲に対しVCCを10V～13Vに制限するのに使用できます。TPS2814とTPS2815の両方には2つのドライバが内蔵されており、それぞれ2入力です。TPS2811には反転型ドライバ、TPS2812には非反転型ドライバ、また、TPS2813には反転型ドライバと非反転型ドライバが1つづつ内蔵されています。TPS2814は各ドライバに反転入力が1つある2入力のデュアルANDドライバで、TPS2815は2入力のデュアルNANDドライバです。このMOSFETドライバは、NチャネルMOSFETまたはPチャネルMOSFETへの瞬間電流として、最大2.1Aをソース、または最大1.9Aをシンクすることができます(図15、図16参照)。TPS2811 MOSFETドライバ・ファミリーは伝搬遅延が短いので高速のスイッチング動作を実現できます。

CMOS入力回路は正のスレッシュホールドがV_{CC}の約2/3、負のスレッシュホールドがV_{CC}の1/3、また、10⁹Ω程度の非常に高い入力インピーダンスをもっています。また、シュミット・トリガー式によるスイッチングによりノイズ耐性も非常に高くなっています。さらに設計でCMOSのシュートスルー電流(入力がV_{CC}とグラウンドの間にバイアスされた時)は約6mA未満に制限されるようになっています。シュートスルー電流が制限されていることは図17と図18のグラフから明らかです。機能ブロック図で示されている入力段でフロントエンドの動作方法が分かりやすく説明されています。このデバイスの回路は入力信号の立上り/立下りの両方または何れか一方にかかわらず出力信号は常に高速となっており、このことから基本的に入力波形は出力から絶縁されています。従って、規定されているスイッチング時間は入力波形のスロープには影響されません。

回路の基本ドライバ部は、電源電圧範囲が4V～14V、最大バイアス電流5μAで動作します。各ドライバはCMOS入力と2Aの瞬間電流駆動能力をもつバッファ付きの出力から構成されています。ドライバの伝搬遅延時間は負荷容量が1000PFを接続した厳しい条件下でも30ns、各立上り/立下り時間も各々20nsを下回っています。V_{CC}とグラウンドの間に0.1μFのセラミック・コンデンサを挿

入することを推奨します。これにより、高速スイッチングに必要な瞬間電流やMOSFETを駆動している時のドライバの大きな電流サージに対応することができます。

また、出力回路も機能ブロック図に示されています。このドライバは、2Aのドライバ瞬間電流を供給している時にV_{CC}からグラウンドに振れることができるよう、MOSFETに並列にバイポーラ・トランジスタを接続するという独特な組み合わせ方法を用いています。標準的なバイポーラのみでの出力のデバイスではV_{CC}またはグラウンドには近づきませんが、このバイポーラ・トランジスタとMOSFET出力トランジスタの独特な並列組み合わせにより、たとえMOSFETのスレッシュホールドが低くてもそのターンオフを保証するように確保され必要とされる駆動が可能になっています。

TPS2811、TPS2812、TPS2813に内蔵されているレギュレータの入力電圧範囲は14V～40Vです。このレギュレータは10V～13Vの出力電圧を生成し、0mA～20mAの出力電流を供給することができます。ソースがグラウンドのアプリケーションでは、このことによりドライバの電源電圧(V_{CC})をドライバとMOSFETのゲートの両方にとっての安全レベルにクランプすることで回路全体の動作を40Vまで広げることができます。全動作でのバイアス電流は最大150μAです。安定性を確保するにはレギュレータ出力とグラウンドの間に0.1μFのコンデンサを接続してください。過渡応答については、出力に4.7μFの電解コンデンサと入力に0.1μFのセラミック・コンデンサを追加することで回路の特性が最適化されます。レギュレータを使用しない場合は入力と出力の両方をオープンにしておくか、あるいは入力を出力に短絡してチップのV_{CC}またはグラウンド・ピンに接続します。

利点

このデバイスは、オフラインでの動作であろうと、直流DC入力回路での動作であろうと、回路の総効率を増加させます。オフラインのアプリケーションでは、このデバイスは起動電流が低いため起動抵抗の定常状態時の消費電力が低減し、また、動作電流も低いため動作時の効率が最大になります。また、低い動作電流はバッテリー駆動の電源においても効率を上昇させます。

マッチング/並列接続

図21と図22に各チャネルの立上り/立下り時間の遅延を示します。図の5nsスケールで分かるように、無負荷時には2つのチャネル間には大きな差はありません。図23と図24に各出力に1nFの負荷がある場合での2つのチャネル間の差を示します。立上りエッジにわずかな遅延がありますが、立下りエッジにはほとんど遅延はありません。極端な過負荷の例として、図25と図26に、各々が10nFの負荷を駆動している場合の2つのチャネル間、つまりパッケージ内の2つのドライバ間の差を示します。予想されたように、立上り/立下り時間の速度は大きく低下し

ています。図28と図29に、2つのチャネルを並列にし1nFの負荷を駆動した場合の結果を示します。明らかに出力波形の立上り/立下り時間が著しく改善されています。最後に、図30と図31に、並列接続された2つのドライバが10nFの負荷を駆動している場合を示しており、波形は改善されています。要約すれば、パッケージ内の2つのドライバを並列接続することにより大きな負荷が処理できるようドライバ能力が高まります。ただし個々の特性差のため同一パッケージ内にはないドライバを並列にすることは推奨しません。






図 19. Test Circuit for Measuring Switching Characteristics




注A：ACパラメータを正確に測定するため入力の上り/下り時間は10ns以下でなければなりません。

図 20. Test Circuit for Measuring Switching Characteristics with the Inputs Connected in Parallel




t – Time

✎ 21. Voltage of 1OUT vs Voltage at 2OUT, Low-to-High Output Delay




t – Time

✎ 22. Voltage at 1OUT vs Voltage at 2OUT, High-to-Low Output Delay




t – Time

✎ 23. Voltage at 1OUT vs Voltage at 2OUT, Low-to-High Output Delay




t – Time

✎ 24. Voltage at 1OUT vs Voltage at 2OUT, High-to-Low Output Delay



t – Time

図 25. Voltage at 1OUT vs Voltage at 2OUT, Low-to-High Output Delay



t – Time

図 26. Voltage at 1OUT vs Voltage at 2OUT, High-to-Low Output Delay







図 27. Test Circuit for Measuring Paralleled Switching Characteristics




⊠ 28. Input Voltage vs Output Voltage, Low-to-High Propagation Delay of Paralleled Drivers



⊠ 29. Input Voltage vs Output Voltage, High-to-Low Propagation Delay of Paralleled Drivers



⊠ 30. Input Voltage vs Output Voltage, Low-to-High Propagation Delay of Paralleled Drivers



⊠ 31. Input Voltage vs Output Voltage, High-to-Low Propagation Delay of Paralleled Drivers

図33から図47に、不連続モードのフライバック・コンバータでよく見られるクランプ付きの誘導負荷をもつMOSFETを駆動した場合のTPS2811の特性を示します。TPS28xxファミリーはHex-3またはそれ以下の大きさのみしか推奨はしていませんが、テストされたMOSFETは大きさがHex-1からHex-4です。

テスト回路は図32に示されています。テスト回路を構築するに際してのレイアウト上のルールは実際のアプリケーションにも適用されます。デカップリング・コンデンサC1は0.1 μ Fのセラミック・デバイスで、リード長を短くしてTPS2811のVCCとグラウンドの間に接続されています。ドライバ出力とMOSFETのゲート間及びGNDとMOSFETのソース間の接続はインダクタンスを最小限に抑えるためできるだけ短くします。理想的には、ドライバのGNDは直接MOSFETのソースに接続します。テストは、ヒート・シンクを不要にするためパルス・ジェネレータ

の周波数をごく低くして実施され、デューティ・サイクルはドレイン電流がその定格値の50%に達した時MOSFETをオフにするよう設定されています。入力電圧はドレイン電圧をその定格の80%にクランプするよう調整されています。

図に示されているように、ドライバは20nsまたはそれ以下でスイッチングしてHex-1からHex-3 MOSFETをそれぞれ駆動することができます。Hex-4でも20ns未満でオンになります。図45、図46、図47に、パッケージ内の2つのドライバを並列にすることでゲート波形が向上し、MOSFETのスイッチング速度が改善されることが示されています。概して、1つのドライバはHex-4サイズまで駆動することができます。さらにTPS2811ファミリーはゲート電荷の低い大きなMOSFETを駆動することができます。







図 32. TPS2811 Driving Hex-1 through Hex-4 Devices




✎ 33. Drain-Source Voltage vs Drain Current, TPS2811 Driving an IRFD014 (Hex-1 Size)




✎ 34. Drain-Source Voltage vs Gate-Source Voltage, at Turn-on, TPS2811 Driving an IRFD014 (Hex-1 Size)




✎ 35. Drain-Source Voltage vs Gate-Source Voltage, at Turn-off, TPS2811 Driving an IRFD014 (Hex-1 Size)




✎ 36. Drain-Source Voltage vs Drain Current, TPS2811 Driving an IRFD120 (Hex-2 Size)




✎ 37. Drain-Source Voltage vs Gate-Source Voltage, at Turn-on, TPS2811 Driving an IRFD120 (Hex-2 Size)




✎ 38. Drain-Source Voltage vs Gate-Source Voltage, at Turn-off, TPS2811 Driving an IRFD120 (Hex-2 Size)




✎ 39. Drain-Source Voltage vs Drain Current, TPS2811 Driving an IRF530 (Hex-3 Size)




✎ 40. Drain-Source Voltage vs Gate-Source Voltage, at Turn-on, TPS2811 Driving an IRF530 (Hex-3 Size)




✎ **41.** Drain-Source Voltage vs Drain Current, One Driver, TPS2811 Driving an IRF840 (Hex-4 Size)




✎ **42.** Drain-Source Voltage vs Gate-Source Voltage, at Turn-off, TPS2811 Driving an IRF530 (Hex-3 Size)




✎ **43.** Drain-Source Voltage vs Gate-Source Voltage, at Turn-on, One Driver, TPS2811 Driving an IRF840 (Hex-4 Size)




✎ **44.** Drain-Source Voltage vs Gate-Source Voltage, at Turn-off, One Driver, TPS2811 Driving an IRF840 (Hex-4 Size)



45. Drain-Source Voltage vs Drain Current, Parallel Drivers, TPS2811 Driving an IRF840 (Hex-4 Size)



46. Drain-Source Voltage vs Gate-Source Voltage, at Turn-on, Parallel Drivers, TPS2811 Driving an IRF840 (Hex-4 Size)



46. Drain-Source Voltage vs Gate-Source Voltage, at Turn-off, Parallel Drivers, TPS2811 Driving an IRF840 (Hex-4 Size)

マッチング/並列接続

図48はTL5001パルス幅変調(PWM)コントローラとTPS2812ドライバにより実現した100kHzの同期整流式降圧型コンバータの回路図です。部品表は表1に示されています。このコンバータは5.5V～12Vの入力電圧範囲で動作し、出力は3.3Vで連続で3A、負荷サージ時5Aの電流供給が可能です。このコンバータの効率は3A時90.6%、5A時87.6%を実現しています。図49と図50に、パワー・スイッチのスイッチング特性を示します。出力のリプル電圧波形は図54と図55に示されています。

TPS2812はパワー・スイッチQ2と同期整流器Q1を駆動しま

す。過渡時同時にオンのままのパワー・スイッチと同期整流器により生じる大きなシュートスルー電流は、駆動信号内の少しの遅延と、CR2、CR3、R11、R12の使用、TPS2812の入力容量により防止されます。これらの遅延により同期整流器がオンになる前にパワー・スイッチをオフにすることができます。また、逆の場合も同様です。図51に、Q2のドレインとQ1のゲートの間の遅延を示します。この拡大図を図52、図53に示します。




図 48. 3.3-V 3-A Synchronous-Rectified Buck Regulator Circuit


注：外付け回路の寄生により電圧が出力ピンの絶対最大定格に違反してしまいます。ショットキー・ダイオードをグラウンドから出力及び出力からV_{CC}に付加しなければなりません。

REFERENCE	DESCRIPTION	VENDOR	
U1	TL5001CD, PWM	Texas Instruments,	972-644-5580
U2	TPS2812D, N.I. MOSFET Driver	Texas Instruments,	972-644-5580
CR1	3 A, 15 V, Schottky, 30BQ015	International Rectifier,	310-322-3331
CR2,CR3	Signal Diode, BAS16ZX	Zetex,	516-543-7100
C1	1 μ F, 16 V, Tantalum		
C2	0.033 μ F, 50 V		
C3	0.0022 μ F, 50 V		
C4	0.022 μ F, 50 V		
C5,C7,C10,C12	100 μ F, 16 V, Tantalum, TPSE107M016R0100	AVX,	800-448-9411
C6	1000 pF, 50 V		
C9	0.22 μ F, 50 V		
C11	0.47 μ F, 50 V, Z5U		
C13	10 μ F, 10 V, Ceramic, CC1210CY5V106Z	TDK,	708-803-6100
C14	0.1 μ F, 50 V		
C15	1.0 μ F, 50 V		
J1,J2	4-Pin Header		
L1	27 μ H, 3 A/5 A, SML5040	Nova Magnetics, Inc.,	972-272-8287
Q1	IRF7406, P-FET	International Rectifier,	310-322-3331
Q2	IRF7201, N-FET	International Rectifier,	310-322-3331
R1	1.00 k Ω , 1%		
R2	1.6 k Ω		
R3	180 Ω		
R4	2.32 k Ω , 1 %		
R5,R12,R13	10 k Ω		
R6	15 Ω		
R7	3.3 Ω		
R8	121 k Ω , 1%		
R9	90.9 k Ω , 1%		
R10	1 k Ω		
R11	30 k Ω		

表 1. Bill of Materials, 3.3-V, 3-A Synchronous-Rectified Buck Converter


NOTES: 2. Unless otherwise specified, capacitors are X7R ceramics.

3. Unless otherwise specified, resistors are 5%, 1/10 W.




t – Time

FIG 49. Q1 Drain Voltage vs Gate Voltage, at SwitchTurn-on




t – Time

FIG 50. Q1 Drain Voltage vs Gate Voltage, at Switch Turn-off




t – Time

FIG 51. Q1 Drain Voltage vs Q2 Gate-Source Voltage




t – Time


FIG 52. Q1 Drain Voltage vs Q2 Gate-Source Voltage



✎ 53. Q1 Drain Voltage vs Q2 Gate-Source Voltage



✎ 54. Output Ripple Voltage vs Inductor Current, at 3 A



✎ 55. Output Ripple Voltage vs Inductor Current, at 5 A

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
TPS2811D	Obsolete	Production	SOIC (D) 8	-	-	Call TI	Call TI	-40 to 125	2811
TPS2811DR	NRND	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2811
TPS2811DR.A	NRND	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2811
TPS2811P	NRND	Production	PDIP (P) 8	50 TUBE	Yes	NIPDAU	N/A for Pkg Type	-40 to 125	TPS2811P
TPS2811P.A	NRND	Production	PDIP (P) 8	50 TUBE	Yes	NIPDAU	N/A for Pkg Type	-40 to 125	TPS2811P
TPS2811PW	Obsolete	Production	TSSOP (PW) 8	-	-	Call TI	Call TI	-40 to 125	PS2811
TPS2811PWR	NRND	Production	TSSOP (PW) 8	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	PS2811
TPS2811PWR.A	NRND	Production	TSSOP (PW) 8	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	PS2811
TPS2812D	NRND	Production	SOIC (D) 8	75 TUBE	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2812
TPS2812D.A	NRND	Production	SOIC (D) 8	75 TUBE	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2812
TPS2812DR	NRND	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2812
TPS2812DR.A	NRND	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2812
TPS2812P	NRND	Production	PDIP (P) 8	50 TUBE	Yes	NIPDAU	N/A for Pkg Type	-40 to 125	TPS2812P
TPS2812P.A	NRND	Production	PDIP (P) 8	50 TUBE	Yes	NIPDAU	N/A for Pkg Type	-40 to 125	TPS2812P
TPS2812PWR	NRND	Production	TSSOP (PW) 8	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	PS2812
TPS2812PWR.A	NRND	Production	TSSOP (PW) 8	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	PS2812
TPS2813D	Obsolete	Production	SOIC (D) 8	-	-	Call TI	Call TI	-40 to 125	2813
TPS2813DR	NRND	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2813
TPS2813DR.A	NRND	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2813
TPS2813P	NRND	Production	PDIP (P) 8	50 TUBE	Yes	NIPDAU	N/A for Pkg Type	-40 to 125	TPS2813P
TPS2813P.A	NRND	Production	PDIP (P) 8	50 TUBE	Yes	NIPDAU	N/A for Pkg Type	-40 to 125	TPS2813P
TPS2813PWR	NRND	Production	TSSOP (PW) 8	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	PS2813
TPS2813PWR.A	NRND	Production	TSSOP (PW) 8	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	PS2813
TPS2814D	NRND	Production	SOIC (D) 8	75 TUBE	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2814
TPS2814D.A	NRND	Production	SOIC (D) 8	75 TUBE	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2814
TPS2814DR	NRND	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2814
TPS2814DR.A	NRND	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2814
TPS2814P	NRND	Production	PDIP (P) 8	50 TUBE	Yes	NIPDAU	N/A for Pkg Type	-40 to 125	TPS2814P
TPS2814P.A	NRND	Production	PDIP (P) 8	50 TUBE	Yes	NIPDAU	N/A for Pkg Type	-40 to 125	TPS2814P

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
TPS2814PW	NRND	Production	TSSOP (PW) 8	150 TUBE	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	PS2814
TPS2814PW.A	NRND	Production	TSSOP (PW) 8	150 TUBE	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	PS2814
TPS2814PWR	NRND	Production	TSSOP (PW) 8	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	PS2814
TPS2814PWR.A	NRND	Production	TSSOP (PW) 8	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	PS2814
TPS2815D	NRND	Production	SOIC (D) 8	75 TUBE	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2815
TPS2815D.A	NRND	Production	SOIC (D) 8	75 TUBE	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2815
TPS2815DR	NRND	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2815
TPS2815DR.A	NRND	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	2815
TPS2815P	NRND	Production	PDIP (P) 8	50 TUBE	Yes	NIPDAU	N/A for Pkg Type	-40 to 125	TPS2815P
TPS2815P.A	NRND	Production	PDIP (P) 8	50 TUBE	Yes	NIPDAU	N/A for Pkg Type	-40 to 125	TPS2815P
TPS2815PWR	NRND	Production	TSSOP (PW) 8	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	PS2815
TPS2815PWR.A	NRND	Production	TSSOP (PW) 8	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	PS2815

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.


OTHER QUALIFIED VERSIONS OF TPS2811 :

- Automotive : [TPS2811-Q1](#)


NOTE: Qualified Version Definitions:

- Automotive - Q100 devices qualified for high-reliability automotive applications targeting zero defects

TAPE AND REEL INFORMATION




QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE



*All dimensions are nominal


Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
TPS2811DR	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
TPS2811PWR	TSSOP	PW	8	2000	330.0	12.4	7.0	3.6	1.6	8.0	12.0	Q1
TPS2812DR	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
TPS2812DR	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
TPS2812PWR	TSSOP	PW	8	2000	330.0	12.4	7.0	3.6	1.6	8.0	12.0	Q1
TPS2813DR	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
TPS2813PWR	TSSOP	PW	8	2000	330.0	12.4	7.0	3.6	1.6	8.0	12.0	Q1
TPS2814DR	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
TPS2814PWR	TSSOP	PW	8	2000	330.0	12.4	7.0	3.6	1.6	8.0	12.0	Q1
TPS2815DR	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
TPS2815PWR	TSSOP	PW	8	2000	330.0	12.4	7.0	3.6	1.6	8.0	12.0	Q1

TAPE AND REEL BOX DIMENSIONS




*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
TPS2811DR	SOIC	D	8	2500	353.0	353.0	32.0
TPS2811PWR	TSSOP	PW	8	2000	353.0	353.0	32.0
TPS2812DR	SOIC	D	8	2500	353.0	353.0	32.0
TPS2812DR	SOIC	D	8	2500	353.0	353.0	32.0
TPS2812PWR	TSSOP	PW	8	2000	353.0	353.0	32.0
TPS2813DR	SOIC	D	8	2500	340.5	338.1	20.6
TPS2813PWR	TSSOP	PW	8	2000	353.0	353.0	32.0
TPS2814DR	SOIC	D	8	2500	353.0	353.0	32.0
TPS2814PWR	TSSOP	PW	8	2000	353.0	353.0	32.0
TPS2815DR	SOIC	D	8	2500	340.5	338.1	20.6
TPS2815PWR	TSSOP	PW	8	2000	353.0	353.0	32.0

TUBE


*All dimensions are nominal

Device	Package Name	Package Type	Pins	SPQ	L (mm)	W (mm)	T (μm)	B (mm)
TPS2811P	P	PDIP	8	50	506	13.97	11230	4.32
TPS2811P.A	P	PDIP	8	50	506	13.97	11230	4.32
TPS2812D	D	SOIC	8	75	507	8	3940	4.32
TPS2812D	D	SOIC	8	75	506.6	8	3940	4.32
TPS2812D.A	D	SOIC	8	75	507	8	3940	4.32
TPS2812D.A	D	SOIC	8	75	506.6	8	3940	4.32
TPS2812P	P	PDIP	8	50	506	13.97	11230	4.32
TPS2812P.A	P	PDIP	8	50	506	13.97	11230	4.32
TPS2813P	P	PDIP	8	50	506	13.97	11230	4.32
TPS2813P.A	P	PDIP	8	50	506	13.97	11230	4.32
TPS2814D	D	SOIC	8	75	506.6	8	3940	4.32
TPS2814D	D	SOIC	8	75	507	8	3940	4.32
TPS2814D.A	D	SOIC	8	75	506.6	8	3940	4.32
TPS2814D.A	D	SOIC	8	75	507	8	3940	4.32
TPS2814P	P	PDIP	8	50	506	13.97	11230	4.32
TPS2814P.A	P	PDIP	8	50	506	13.97	11230	4.32
TPS2814PW	PW	TSSOP	8	150	530	10.2	3600	3.5
TPS2814PW.A	PW	TSSOP	8	150	530	10.2	3600	3.5
TPS2815D	D	SOIC	8	75	507	8	3940	4.32
TPS2815D.A	D	SOIC	8	75	507	8	3940	4.32
TPS2815P	P	PDIP	8	50	506	13.97	11230	4.32
TPS2815P.A	P	PDIP	8	50	506	13.97	11230	4.32




D0008A

PACKAGE OUTLINE

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



4214825/C 02/2019


NOTES:

1. Linear dimensions are in inches [millimeters]. Dimensions in parenthesis are for reference only. Controlling dimensions are in inches. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed .006 [0.15] per side.
4. This dimension does not include interlead flash.
5. Reference JEDEC registration MS-012, variation AA.


D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:8X



SOLDER MASK DETAILS

4214825/C 02/2019

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.


7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



SOLDER PASTE EXAMPLE
BASED ON .005 INCH [0.125 MM] THICK STENCIL
SCALE:8X


4214825/C 02/2019

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

P (R-PDIP-T8)

PLASTIC DUAL-IN-LINE PACKAGE



- NOTES:
- A. All linear dimensions are in inches (millimeters).
 - B. This drawing is subject to change without notice.
 - C. Falls within JEDEC MS-001 variation BA.




PW0008A



PACKAGE OUTLINE

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



4221848/A 02/2015


NOTES:

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-153, variation AA.


PW0008A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
SCALE:10X



SOLDER MASK DETAILS
NOT TO SCALE

4221848/A 02/2015

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.


7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

PW0008A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:10X

4221848/A 02/2015

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含みいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとし、TI は一切の責任を拒否します。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](https://www.ti.com) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2026, Texas Instruments Incorporated

最終更新日：2025 年 10 月