


TPS795 超低ノイズ、高 PSRR、高速 RF、500mA、低ドロップアウトリニアレギュレータ

1 特長

- イネーブル搭載、500mA 低ドロップアウトレギュレータ
- 固定および可変バージョンで提供
- 高 PSRR (50dB、10kHz)
- 低ノイズ
 - 33 μ V_{RMS} (従来チップ)
 - 78 μ V_{RMS} (新チップ)
- 1 μ F のセラミックコンデンサで安定動作
- 非常に優れた負荷/ライン過渡応答
- Low ドロップアウト電圧: 110mV (標準値)
- 6ピン SOT-223 および 3mm × 3mm VSON パッケージ
- ポートフォリオの最新デバイスについては、[TPS7A90](#) を参照してください

2 アプリケーション

- TV アプリケーション
- ビルオートメーション
- ネットワーク接続の周辺機器とプリンタ
- ホームシアターおよびエンターテインメント



TPS795 リップル除去と電流との関係


3 説明

TPS795 低ドロップアウト (LDO) 低消費電力リニア電圧レギュレータは、高い電源除去率 (PSRR)、超低ノイズ、高速起動、優れたラインおよび負荷過渡応答を特長とし、6ピン SOT-223 および 3mm×3mm VSON パッケージで提供されます。TPS795 は、出力に小容量 1 μ F セラミックコンデンサを接続することで安定動作します。TPS795 は、低ドロップアウト電圧 (例えば 500mA で 110mV) を提供します。高速応答に加えて高 PSRR および低ノイズといった特性は、携帯型高周波電子機器などのノイズに敏感なアナログ部品を使ったアプリケーションに最適です。

パッケージ情報

部品番号	パッケージ (1)	パッケージ サイズ(2)
TPS795	DCQ (SOT-223, 6)	6.5mm × 7.06mm
	DRB (VSON, 8)	3mm × 3mm

- (1) 詳細については、[メカニカル](#)、[パッケージ](#)、および[注文情報](#)をご覧ください。
- (2) パッケージ サイズ (長さ × 幅) は公称値であり、該当する場合はピンを含みます。



TPS795 出力電圧ノイズ



目次

1 特長	1	7 アプリケーションと実装	19
2 アプリケーション	1	7.1 アプリケーション情報.....	19
3 説明	1	7.2 代表的なアプリケーション.....	19
4 ピン構成および機能	3	7.3 設計のベスト プラクティス.....	22
5 仕様	4	7.4 電源に関する推奨事項.....	22
5.1 絶対最大定格.....	4	7.5 レイアウト.....	23
5.2 ESD 定格.....	4	8 デバイスおよびドキュメントのサポート	29
5.3 推奨動作条件.....	5	8.1 デバイス サポート.....	29
5.4 熱に関する情報.....	5	8.2 ドキュメントのサポート.....	29
5.5 電気的特性.....	6	8.3 ドキュメントの更新通知を受け取る方法.....	29
5.6 代表的特性.....	7	8.4 サポート・リソース.....	29
6 詳細説明	14	8.5 商標.....	30
6.1 概要.....	14	8.6 静電気放電に関する注意事項.....	30
6.2 機能ブロック図.....	14	8.7 用語集.....	30
6.3 機能説明.....	15	9 改訂履歴	30
6.4 デバイスの機能モード.....	18	10 メカニカル、パッケージ、および注文情報	30

4 ピン構成および機能




図 4-1. DRB パッケージ、8 ピン VSON (上面図、従来のチップ)




図 4-2. DRB パッケージ、8 ピン VSON (上面図、新しいチップ)




図 4-3. DCQ パッケージ、6 ピン SOT-223 (上面図、従来のチップ)




図 4-4. DCQ パッケージ、6 ピン SOT-223 (上面図、新しいチップ)

表 4-1. ピンの機能

名称	ピン		タイプ ⁽¹⁾	説明
	VSON	SOT-223		
EN	8	1	入力	イネーブルピン (EN) を high にすると、レギュレータが動作します。このピンを low にすると、レギュレータはシャットダウンモードに移行します。EN を使用しない場合は、IN に接続できます。
FB	5	5	入力	固定バージョンのみのノイズ低減ピン。
GND	6	3、6	—	レギュレータ グランド
IN	1、2	2	入力	デバイスへの入力電源。
N/C	5、7	5	—	内部接続なし
NR	5	5	—	従来のチップ: ノイズ低減ピンは固定バージョン専用です。このピンに外付けコンデンサを接続することで、内部バンドギャップで発生するノイズをバイパスし、電源除去比を向上させ、出力ノイズを低減します。 (可変バージョンでは使用できません。) 低ノイズ特性のデバイスには、TPS7A90 をご検討ください。
OUT	3、4	4	出力	レギュレーター出力
サーマルパッド	パッド	—	—	サーマルパッドは大面积のグランドプレーンに接続します。サーマルパッドは内部的に GND に接続されています。

(1) I = 入力、O = 出力

5 仕様

5.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り)⁽¹⁾

		最小値	最大値	単位
電圧	電源、 V_{IN} (新しいチップ)	-0.3	6.5	V
	電源、 V_{IN} (従来のチップ)	-0.3	6	
	イネーブル、 V_{EN}	-0.3	$V_{IN} + 0.3$	
	出力、 V_{OUT}	-0.3	6	
電流	出力、 I_{OUT}	内部的に制限		
温度	動作時の接合部温度、 T_J	-40	150	°C
	保存、 T_{stg}	-65	150	

- (1) 「絶対最大定格」の範囲外の動作は、デバイスの永続的な損傷の原因となる可能性があります。「絶対最大定格」は、これらの条件において、または「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを意味するものではありません。「絶対最大定格」の範囲内であっても「推奨動作条件」の範囲外で使用した場合、本デバイスは完全に機能するとは限らず、このことが、デバイスの信頼性、機能、性能に影響を及ぼし、本デバイスの寿命を縮める可能性があります

5.2 ESD 定格

			値	単位
$V_{(ESD)}$	静電放電	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 に準拠、すべてのピン ⁽¹⁾	±2000	V
$V_{(ESD)}$	静電放電	デバイス帯電モデル (CDM) は、JEDEC 仕様 JESD22C101 に準拠、すべてのピン ⁽²⁾ に対して V が適用	±500	V

- (1) JEDEC のドキュメント JEP155 に、500V HBM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。
 (2) JEDEC のドキュメント JEP157 に、250V CDM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。

5.3 推奨動作条件

自由気流での動作温度範囲超 (特に記述のない限り)

		最小値	公称値	最大値	単位
V _{IN}	入力電源電圧 (従来のチップ)	2.7		5.5	V
	入力電源電圧 (新しいチップ)	2.7		6.0	
C _{IN}	入力コンデンサ	2.2			μF
C _{OUT}	出力コンデンサ	1 ⁽¹⁾		200	
C _{FF}	フィードフォワード コンデンサ (新しいチップ)	0	10	100	nF
I _{OUT}	出力電流	0		500	mA
V _{EN}	イネーブル電圧 (従来のチップ)	0		5.5	V
	イネーブル電圧 (新しいチップ)	0		6.0	
F _{EN}	イネーブルトグル周波数 (新しいチップ)			10	kHz
T _J	接合部温度	-40		125	°C

(1) 最小有効容量は 0.47μF です。

5.4 熱に関する情報

熱評価基準 ⁽¹⁾		TPS795		TPS795		単位
		DRB (VSON)		DCQ (SOT223-6)		
		8 PINS ⁽²⁾	8 PINS ⁽³⁾	6 PINS ⁽²⁾	6 PINS ⁽³⁾	
R _{θJA}	接合部から周囲への熱抵抗	46.8	54.7	74.0	71.1	°C/W
R _{θJC(top)}	接合部からケース (上面) への熱抵抗	45.1	76.1	44.5	41.6	°C/W
R _{θJB}	接合部から基板への熱抵抗	18.4	30.1	8.6	8.8	°C/W
ψ _{JT}	接合部から上面への特性パラメータ	0.7	6.6	3.2	3.5	°C/W
ψ _{JB}	接合部から基板への特性パラメータ	18.4	30.2	8.5	8.5	°C/W
R _{θJC(bot)}	接合部からケース (底面) への熱抵抗	5.3	16.7	該当なし	6	°C/W

(1) 従来および最新の熱評価基準の詳細については、『[半導体および IC パッケージの熱評価基準](#)』アプリケーション ノートを参照してください。

(2) 従来型チップ。

(3) 新しいチップ。

5.5 電気的特性

動作温度範囲 ($T_J = -40^\circ\text{C} \sim +125^\circ\text{C}$)、 $V_{EN} = V_{IN}$ 、 $V_{IN} = V_{OUT(nom)} + 1\text{V}$ ⁽¹⁾、 $I_{OUT} = 1\text{mA}$ 、 $C_{OUT} = 10\mu\text{F}$ 、 $C_{NR} = 0.01\mu\text{F}$ (従来のチップのみ) です (特に記載がない限り)。標準値はすべて $T_J = 25^\circ\text{C}$ における値です。

パラメータ		テスト条件		最小値	標準値	最大値	単位
V_{FB}	内部リファレンス (TPS79501)			1.2	1.225	1.25	V
V_{OUT}	出力電圧範囲 (TPS79501)			1.225		5.5V _{DO}	V
V_{OUT}	出力精度	TPS79501 (従来チップ)	$0\mu\text{A} \leq I_{OUT} \leq 500\text{mA}$ 、 $V_{OUT(nom)} + 1\text{V} \leq V_{IN} \leq 5.5\text{V}$ ⁽¹⁾	0.98V _{OUT(nom)}		1.02V _{OUT(nom)}	%
		TPS79501 (新チップ)	$0\mu\text{A} \leq I_{OUT} \leq 500\text{mA}$ 、 $V_{OUT(nom)} + 1\text{V} \leq V_{IN} \leq 5.5\text{V}$ ⁽¹⁾	0.975V _{OUT(nom)}		1.02V _{OUT(nom)}	
		固定 $V_{OUT} < 5\text{V}$	$0\mu\text{A} \leq I_{OUT} \leq 500\text{mA}$ 、 $V_{OUT(nom)} + 1\text{V} \leq V_{IN} \leq 5.5\text{V}$ ⁽¹⁾	-2.0		2.0	
$\Delta V_{OUT}/\Delta V_{IN}$	ラインレギュレーション	$V_{OUT} + 1\text{V} \leq V_{IN} \leq 5.5\text{V}$			0.05	0.12	%/V
$\Delta V_{OUT}/\Delta I_{OUT}$	ロードレギュレーション	$0\mu\text{A} \leq I_{OUT} \leq 500\text{mA}$			3		mV
V_{DO}	ドロップアウト電圧 TPS79530	$V_{IN} = V_{OUT} - 0.1\text{V}$	$I_{OUT} = 500\text{mA}$		110	170	mV
	ドロップアウト電圧 TPS79533		$I_{OUT} = 500\text{mA}$		105	160	
I_{CL}	出力電流制限	$V_{OUT} = 0$ (従来のチップ)		2.4	2.8	4.2	A
I_{CL}	出力電流制限	$V_{IN} = V_{OUT(nom)} + 1.25\text{V}$ または 2.0V (いずれか大きい方)、 $V_{OUT} = 0.9 \times V_{OUT(nom)}$ (新しいチップのみ) ⁽²⁾		1.04		1.65	A
I_{SC}	回路短絡時の電流制限	$V_{OUT} = 0$ (新しいチップのみ)			550		mA
I_{GND}	グラウンド電流	$0\mu\text{A} \leq I_{OUT} \leq 500\text{mA}$ (従来のチップ)			265	385	μA
I_{GND}	グラウンド電流	$0\mu\text{A} \leq I_{OUT} \leq 500\text{mA}$ (新しいチップ)			500	900	μA
I_{SHDN}	シャットダウン電流	$V_{EN} = 0\text{V}$ 、 $2.7\text{V} \leq V_{IN} \leq 5.5\text{V}$			0.07	1	μA
I_{FB}	フィードバックピンの電流	$V_{FB} = 1.225\text{V}$				1	μA
PSRR	電源除去比 (TPS79530)	$f = 100\text{Hz}$ 、 $I_{OUT} = 10\text{mA}$ (従来のチップ)			59		dB
		$f = 100\text{Hz}$ 、 $I_{OUT} = 10\text{mA}$ (新しいチップ)			64		
		$f = 100\text{Hz}$ 、 $I_{OUT} = 500\text{mA}$ (従来のチップ)			58		
		$f = 100\text{Hz}$ 、 $I_{OUT} = 500\text{mA}$ (新しいチップ)			76		
		$f = 10\text{kHz}$ 、 $I_{OUT} = 500\text{mA}$ (従来のチップ)			50		
		$f = 10\text{kHz}$ 、 $I_{OUT} = 500\text{mA}$ (新しいチップ)			49		
		$f = 100\text{kHz}$ 、 $I_{OUT} = 500\text{mA}$ (従来のチップ)			39		
		$f = 100\text{kHz}$ 、 $I_{OUT} = 500\text{mA}$ (新しいチップ)			39		
V_n	出力ノイズ電圧 (TPS79530)	$BW = 100\text{Hz} \sim 100\text{kHz}$ 、 $I_{OUT} = 500\text{mA}$	$C_{NR} = 0.001\mu\text{F}$		46		μV_{RMS}
			$C_{NR} = 0.0047\mu\text{F}$		41		
			$C_{NR} = 0.01\mu\text{F}$		35		
			$C_{NR} = 0.1\mu\text{F}$		33		
		$BW = 10\text{Hz} \sim 100\text{kHz}$ 、 $I_{OUT} = 500\text{mA}$	新しいチップ		78		
t_{str}	スタートアップ時間	$R_L = 6\Omega$ 、 $C_{OUT} = 1\mu\text{F}$	$C_{NR} = 0.001\mu\text{F}$		50		μs
		$R_L = 6\Omega$ 、 $C_{OUT} = 1\mu\text{F}$	$C_{NR} = 0.0047\mu\text{F}$		75		
		$R_L = 6\Omega$ 、 $C_{OUT} = 1\mu\text{F}$	$C_{NR} = 0.01\mu\text{F}$		110		
t_{str}	スタートアップ時間	$R_L = 6\Omega$ 、 $C_{OUT} = 1\mu\text{F}$	新しいチップ		550		μs
I_{EN}	イネーブルピンの電流	$V_{EN} = 0\text{V}$		-1		1	μA
$R_{PULLDOWN}$	プルダウン抵抗	$V_{IN} = 3.3\text{V}$ (新しいチップのみ)			100		Ω
V_{UVLO}	UVLO スレッシュホールド	V_{IN} 立ち上がり (従来のチップ)		2.25		2.65	V
		V_{IN} 立ち上がり (新しいチップ)		1.28		1.62	
$V_{UVLO(HYST)}$	UVLO ヒステリシス	V_{IN} ヒステリシス (従来のチップ)			100		mV
		V_{IN} ヒステリシス (新しいチップ)			130		

5.5 電気的特性 (続き)


動作温度範囲 ($T_J = -40^{\circ}\text{C} \sim +125^{\circ}\text{C}$)、 $V_{EN} = V_{IN}$ 、 $V_{IN} = V_{OUT(nom)} + 1\text{V}$ (1)、 $I_{OUT} = 1\text{mA}$ 、 $C_{OUT} = 10\mu\text{F}$ 、 $C_{NR} = 0.01\mu\text{F}$ (従来のチップのみ) です (特に記載がない限り)。標準値はすべて $T_J = 25^{\circ}\text{C}$ における値です。

パラメータ		テスト条件		最小値	標準値	最大値	単位
$V_{EN(HI)}$	High レベルのイネーブル入力電圧	$2.7\text{V}^{(1)} \leq V_{IN} \leq 5.5\text{V}$ (従来のチップ)		1.7		V_{IN}	V
		$2.7\text{V}^{(1)} \leq V_{IN} \leq 5.5\text{V}$ (新しいチップ)		0.85		V_{IN}	
$V_{EN(LOW)}$	Low レベルのイネーブル入力電圧	$2.7\text{V}^{(1)} \leq V_{IN} \leq 5.5\text{V}$ (従来のチップ)				0.7	
		$2.7\text{V}^{(1)} \leq V_{IN} \leq 5.5\text{V}$ (新しいチップ)				0.425	
T_{SD}	サーマル シャットダウン温度	シャットダウン、温度上昇	従来のチップ		165		$^{\circ}\text{C}$
T_{SD}	サーマル シャットダウン温度	シャットダウン、温度上昇	新しいチップ		170		$^{\circ}\text{C}$
T_{SD}	サーマル シャットダウン温度	リセット、温度低下	従来のチップ		140		$^{\circ}\text{C}$
T_{SD}	サーマル シャットダウン温度	リセット、温度低下	新しいチップ		155		$^{\circ}\text{C}$

- (1) 最小 $V_{IN} = V_{OUT} + 1\text{V}$ または 2.7V のいずれか大きい方。でテストされます
 (2) $V_{OUT(NOM)} = 5\text{V}$ は $V_{IN(NOM)} = V_{OUT(NOM)} + 1\text{V}$ でテストされている

5.6 代表的特性

$V_{EN} = V_{IN}$ 、 $V_{IN} = V_{OUT(nom)} + 1\text{V}$ 、 $I_{OUT} = 1\text{mA}$ 、 $C_{OUT} = 10\mu\text{F}$ 、 $C_{NR} = 0.01\mu\text{F}$ 、 $C_{IN} = 2.2\mu\text{F}$ 、 $T_J = 25^{\circ}\text{C}$ にて (特に記述のない限り)



5.6 代表的特性 (続き)

$V_{EN} = V_{IN}$, $V_{IN} = V_{OUT(nom)} + 1V$, $I_{OUT} = 1mA$, $C_{OUT} = 10\mu F$, $C_{NR} = 0.01\mu F$, $C_{IN} = 2.2\mu F$, $T_J = 25^\circ C$ にて (特に記述のない限り)




図 5-5. TPS795 グランド電流と接合部温度との関係




図 5-6. TPS795 グランド電流と接合部温度との関係




図 5-7. TPS795 出力スペクトル ノイズ密度と周波数との関係




図 5-8. TPS795 出力スペクトル ノイズ密度と周波数との関係




図 5-9. TPS79530 出力スペクトル ノイズ密度と周波数との関係




図 5-10. TPS795 出力スペクトル ノイズ密度と周波数との関係

5.6 代表的特性 (続き)

$V_{EN} = V_{IN}$, $V_{IN} = V_{OUT(nom)} + 1V$, $I_{OUT} = 1mA$, $C_{OUT} = 10\mu F$, $C_{NR} = 0.01\mu F$, $C_{IN} = 2.2\mu F$, $T_J = 25^\circ C$ にて (特に記述のない限り)




図 5-11. TPS795 実効値出力ノイズ 対 C_{NR}




図 5-12. TPS795 ドロップアウト電圧と接合部温度との関係




図 5-13. TPS795 ドロップアウト電圧と接合部温度との関係




図 5-14. TPS795 リプル除去と電流との関係




図 5-15. TPS795 リプル除去と電流との関係




図 5-16. TPS795 リプル除去と電流との関係

5.6 代表的特性 (続き)

$V_{EN} = V_{IN}$, $V_{IN} = V_{OUT(nom)} + 1V$, $I_{OUT} = 1mA$, $C_{OUT} = 10\mu F$, $C_{NR} = 0.01\mu F$, $C_{IN} = 2.2\mu F$, $T_J = 25^\circ C$ にて (特に記述のない限り)




図 5-17. TPS795 リップル除去と電流との関係




図 5-18. TPS795 リップル除去と電流との関係




図 5-19. TPS795 リップル除去と電流との関係




図 5-20. TPS795 スタートアップ時間




図 5-21. TPS795 スタートアップ時間




図 5-22. TPS795 のライン過渡応答

5.6 代表的特性 (続き)

$V_{EN} = V_{IN}$, $V_{IN} = V_{OUT(nom)} + 1V$, $I_{OUT} = 1mA$, $C_{OUT} = 10\mu F$, $C_{NR} = 0.01\mu F$, $C_{IN} = 2.2\mu F$, $T_J = 25^\circ C$ にて (特に記述のない限り)




図 5-23. TPS795 のライン過渡応答




図 5-24. TPS795 のライン過渡応答




図 5-25. TPS795 の負荷過渡応答




図 5-26. TPS795 の負荷過渡応答




図 5-27. TPS795 パワーアップおよびパワーダウン




図 5-28. TPS795 パワーアップおよびパワーダウン

5.6 代表的特性 (続き)

$V_{EN} = V_{IN}$, $V_{IN} = V_{OUT(nom)} + 1V$, $I_{OUT} = 1mA$, $C_{OUT} = 10\mu F$, $C_{NR} = 0.01\mu F$, $C_{IN} = 2.2\mu F$, $T_J = 25^\circ C$ にて (特に記述のない限り)




図 5-29. TPS795 ドロップアウト電圧と出力電流との関係




図 5-30. TPS795 ドロップアウト電圧と出力電流との関係




図 5-31. TPS795 ドロップアウト電圧 対 入力電圧




図 5-32. TPS795 ドロップアウト電圧 対 入力電圧




図 5-33. TPS795 標準安定動作領域等価直列抵抗 (ESR) と出力電流との関係





図 5-34. TPS795 標準安定動作領域等価直列抵抗 (ESR) と出力電流との関係

5.6 代表的特性 (続き)

$V_{EN} = V_{IN}$, $V_{IN} = V_{OUT(nom)} + 1V$, $I_{OUT} = 1mA$, $C_{OUT} = 10\mu F$, $C_{NR} = 0.01\mu F$, $C_{IN} = 2.2\mu F$, $T_J = 25^\circ C$ にて (特に記述のない限り)



6 詳細説明

6.1 概要

TPS795 は、多くの RF および高精度アナログ アプリケーションで必要とされる高い性能と、低消費電流を両立します。高ゲイン、広帯域幅の誤差ループにより高 PSRR を実現し、非常に低いヘッドルーム ($V_{IN} - V_{OUT}$) で優れた電源除去特性を備えています。このレギュレータは、電流制限保護、出力イネーブル、アクティブ ディスチャージ、低電圧ロックアウト (UVLO)、熱保護を備えています。

6.2 機能ブロック図




図 6-1. 機能ブロック図 (可変バージョン、従来のチップ)




図 6-2. 機能ブロック図 (固定バージョン、従来のチップ)




図 6-3. 機能ブロック図 (可変バージョン、新しいチップ)




図 6-4. 機能ブロック図 (固定バージョン、新しいチップ)

6.3 機能説明

6.3.1 シャットダウン

イネーブルピン (EN) はアクティブ High であり、標準および低電圧 TTL-CMOS レベルに対応しています。シャットダウン機能が不要な場合は、EN ピンを IN に接続します。

6.3.2 スタートアップ

TPS795 は、スタートアップ回路を使用して、ノイズ低減コンデンサ C_{NR} が存在する場合はこれをすばやく充電します (セクション 6.2 を参照)。この回路により、非常に低い出力ノイズと高速なスタートアップ時間を実現できます。NR ピンはハイインピーダンスなので、低リーケージの C_{NR} コンデンサを使用する必要があります。ほとんどのセラミック コンデンサが、この構成に適しています。

最速のスタートアップを実現するには、最初に V_{IN} を印加してから、イネーブルピン (EN) を High に駆動します。EN が IN に接続されている場合、スタートアップは多少遅くなります。スタートアップ時に C_{NR} が完全に充電されていることを確認するには、0.1 μ F 以下のコンデンサを使用します。

6.3.3 低電圧誤動作防止 (UVLO)

TPS795 は、内部回路が正常に動作するまで出力をオフに維持するため、低電圧誤動作防止回路を使用しています。UVLO 回路には約 100mV のヒステリシスがあり、レギュレータ起動時の入力電圧低下を抑制します。

6.3.4 レギュレータ保護

TPS795 (従来のチップ) の PMOS パストラジスタにはバックダイオードが組み込まれており、入力電圧が出力電圧を下回ったとき (例えばパワーダウン時) に逆電流を伝導します。電流は出力から入力へ伝導され、内部で制限されません。長時間の逆電圧動作が予想される場合は、外部的な制限回路を使用することが適切となる場合があります。

通常動作中、TPS795 (従来のチップ) は出力電流を約 2.8A に制限します。電流制限が作動すると、出力電圧は過電流状態が終了するまで直線的に戻ります。電流制限はデバイス全体の故障を防止するように設計されていますが、パッケージの消費電力定格を超えないように注意する必要があります。

新しいチップの場合、デバイスには、内部に電流制限回路があり、過渡的な高負荷電流障害または短絡発生時にレギュレータを保護します。電流制限は、ブリックウォールフォールドバック方式です。フォールドバック電圧 ($V_{FOLDBACK}$) では、電流制限はブリックウォール方式からフォールドバック方式に遷移します。出力電圧が $V_{FOLDBACK}$ を上回った際の高負荷電流障害では、ブリックウォール方式により、出力電流が電流制限 (I_{CL}) に制限されます。電圧が $V_{FOLDBACK}$ を下回ると、フォールドバック電流制限が有効になり、出力電圧が GND に近付くと電流を小さくします。出力が短絡したとき、デバイスは短絡電流制限 (I_{SC}) と呼ばれる標準的な電流を供給します。 I_{CL} と I_{SC} は、「電気的特性」表に記載されています。

このデバイスでは、 $V_{FOLDBACK} = 0.4 \times V_{OUT(NOM)}$ です。

デバイスが電流制限されている場合、出力電圧はレギュレートされません。電流制限イベントが発生すると、消費電力の増加によりデバイスが発熱し始めます。デバイスがブリックウォール電流制限にある場合、パストラジスタは電力 $[(V_{IN} - V_{OUT}) \times I_{CL}]$ を消費します。デバイスの出力が短絡され、出力が $V_{FOLDBACK}$ を下回ると、パストラジスタは電力 $[(V_{IN} - V_{OUT}) \times I_{SC}]$ を消費します。サーマルシャットダウンがトリガされると、デバイスはオフになります。デバイスの温度が下がると、内蔵のサーマルシャットダウン回路によってデバイスがオンに戻ります。出力電流フォルト状態が継続すると、デバイスは電流制限とサーマルシャットダウンを繰り返します。電流制限の詳細については、「制限の把握」アプリケーションノートを参照してください。

図 6-5 は、フォールドバック電流制限の図を示しています。




図 6-5. フォールドバック電流制限

6.3.5 サーマル シャットダウン

デバイスには、バストランジスタの接合部温度

(T_J) が $T_{SD(shutdown)}$ (標準値) まで上昇したときにデバイスを無効化するサーマル シャットダウン保護回路が内蔵されています。サーマル シャットダウン ヒステリシスにより、温度が $T_{SD(reset)}$ (標準値) まで低下するとデバイスがリセットされる (オンになります) ことを確認します。

半導体ダイの熱時定数はかなり短いため、消費電力が減少するまでの間、サーマル シャットダウンに達した場合に本デバイスはサイクルのオンとオフを行うことができます。起動時の消費電力は、デバイス両端での大きな V_{IN} と V_{OUT} 間の電圧降下が発生するか、大きな突入電流で大容量の出力コンデンサを充電することにより高くなります。条件によっては、サーマル シャットダウン保護機能により、起動が完了する前にデバイスが無効化されることがあります。

信頼性の高い動作を実現するには、接合部温度を「推奨動作条件」の表に記載された最大値に制限します。この最大温度を超えて動作すると、デバイスは動作仕様を超えます。本デバイスの内蔵保護回路は全体的な熱条件から保護するように設計されていますが、この回路は適切なヒートシンクの代わりとなるものではありません。デバイスをサーマル シャットダウン状態、または推奨される最大接合部温度を上回る状態で使用し続けると、長期的な信頼性が低下します。

6.4 デバイスの機能モード

通常モード、ドロップアウトモード、ディセーブルモードの各動作間の簡単な比較を表 6-1 に示します。

表 6-1. デバイスの機能モードの比較

動作モード	パラメータ			
	V_{IN}	EN	I_{OUT}	T_J
正常	$V_{IN} > V_{OUT(nom)} + V_{DO}$	$V_{EN} > V_{EN(HI)}$	$I_{OUT} < I_{CL}$	$T_J < T_{sd}$
ドロップアウト	$V_{IN} < V_{OUT(nom)} + V_{DO}$	$V_{EN} > V_{EN(HI)}$	$I_{OUT} < I_{CL}$	$T_J < T_{sd}$
ディセーブル	—	$V_{EN} < V_{EN(LO)}$	—	$T_J > T_{sd}$

6.4.1 通常動作

デバイスは、以下の条件下で公称出力電圧へのレギュレートを行います。

- 入力電圧が、公称出力電圧とドロップアウト電圧の合計 ($V_{OUT(nom)} + V_{DO}$) よりも大きくなります。
- イネーブル電圧が以前にイネーブル立ち上がりスレッショルド電圧を超えており、まだイネーブル立ち下がりスレッショルド電圧を下回っていません。
- 出力電流が、電流制限より小さい ($I_{OUT} < I_{CL}$)。
- デバイスの接合部温度がサーマル シャットダウンの温度を下回っている ($T_J < T_{sd}$)。

6.4.2 ドロップアウト動作

入力電圧が、公称出力電圧と規定ドロップアウト電圧の和よりも小さいが、通常動作の他の条件がすべて満たされているとき、デバイスはドロップアウトモードで動作します。このモードでは、出力電圧は入力電圧に追従します。このモードでは、パストランジスタがリニア領域内にあり、LDO によって電流の制御を行わないため、デバイスの過渡性能が大きく低下します。ドロップアウト中にライン過渡または負荷過渡事象が生じると、大きな出力電圧の偏差が発生することがあります。

6.4.3 ディセーブル

デバイスは次の条件でディセーブルされます。

- イネーブル電圧がイネーブル立ち下がりスレッショルドよりも低い、またはイネーブル立ち上がりスレッショルド電圧を超えていない。
- デバイスの接合部温度がサーマル シャットダウンの温度を上回っている ($T_J > T_{sd}$)。

7 アプリケーションと実装

注

以下のアプリケーション情報は、TI の製品仕様に含まれるものではなく、TI ではその正確性または完全性を保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくこととなります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

7.1 アプリケーション情報

TPS795 LDO は、ノイズに敏感な用途向けに最適化されています。このデバイスは、極めて低いドロップアウト電圧、高い PSRR、低い出力ノイズ、低い待機電流を特長とし、レギュレータがオフ時に供給電流を削減するためのイネーブル入力を備えています。

7.2 代表的なアプリケーション

代表的なアプリケーション回路を図 7-1 に示します。




図 7-1. 代表的なアプリケーション回路

7.2.1 設計要件

表 7-1 は、設計要件をまとめたものです。

表 7-1. 設計パラメータ

パラメータ	設計要件
入力電圧	3.3V
出力電圧	2.5V
最大出力電流	500mA

7.2.2 詳細な設計手順

出力電圧に基づいて、目的のデバイスを選択してください。

GND ピンの電流の補償と負荷への電力供給のために、ドロップアウトと出力電流を考慮した上で、適切なヘッドルームを入力電源に用意してください。

7.2.2.1 入出力コンデンサの要件

TPS795 (従来のチップ) は入力コンデンサを必要としませんが、優れたアナログ設計の実践として、リアクティブな入力ソースに対抗するために、レギュレータの入力付近に $0.1\mu\text{F} \sim 2.2\mu\text{F}$ のコンデンサを配置することが推奨されます。TPS795 (新しいチップ) は入力に $1\mu\text{F}$ のコンデンサが必要です。立ち上がり時間の短い過大な負荷過渡現象が予想される場合、およびデバイスが電源から数インチの場所に配置される場合は、より大容量の入力コンデンサが必要になる場合があります。

すべての低ドロップアウトレギュレータと同様、TPS795 では、内部制御ループを安定させるため、出力と GND との間に出出力コンデンサを接続する必要があります。推奨される最小デカップリング容量は $1\mu\text{F}$ です。 $1\mu\text{F}$ 以上のセラミックコンデンサが適しています。デバイスの動的性能は、最小出力コンデンサよりも大容量のコンデンサを使用することで向上します。

7.2.2.2 負荷過渡応答

負荷ステップ過渡応答とは、LDO の出力電圧が負荷電流の変動に対してどのように応答し、出力電圧のレギュレーションを維持するかを示すものです。負荷過渡応答中には、軽負荷から重負荷への遷移、および重負荷から軽負荷への遷移の 2 つの重要な遷移があります。図 7-2 に示す領域は、このセクションで分類します。A、E、H の各領域で、出力電圧が定常状態のレギュレーション状態にあることを示しています。




図 7-2. 負荷過渡波形

軽負荷から重負荷への遷移中の動作:

- 最初の電圧降下は、出力コンデンサの電荷の消耗および出力コンデンサまでの寄生インピーダンスによって生じるものです (領域 B)
- 電圧降下からの回復は、LDO が供給電流を増加させることによって起こり、出力電圧のレギュレーションへとつながります (領域 C)
- 最初の電圧上昇は、LDO が大きな電流を供給することによって生じ、その結果、出力コンデンサの電荷が増加します (領域 F)
- 電圧上昇からの回復は、LDO が供給電流を減少させることと、負荷が出力コンデンサを放電することによって生じます (領域 G)

出力容量が大きいと、負荷過渡時のピークは小さくなりますが、デバイスの応答時間は遅くなります。DC 負荷が大きくなることでもピークは小さくなります。これは、遷移の振幅が小さくなり、出力コンデンサに対してより大きな電流の放電経路が確保されるためです。

7.2.2.3 出力ノイズ

内部電圧リファレンスは、LDO レギュレータにおける主要なノイズ源です。TPS795 (従来チップ) には NR ピンがあり、250k Ω 内部抵抗を介して電圧リファレンスに接続されています。250k Ω の内部抵抗と、NR ピンに接続された外付けバイパス コンデンサによってローパス フィルタが形成され、電圧リファレンスのノイズが低減されます。これによって、レギュレータの出力でのノイズも低減されます。レギュレータが正常に動作するためには、NR ピンから流れ出る電流が最小になる必要があります。これは、リーク電流の場合、内部抵抗の両端で IR 降下が発生し、出力誤差が生じるためです。したがって、バイパス コンデンサはリーク電流を最小限に抑える必要があります。バイパス コンデンサは、機能ブロック図セクションに示す内部スイッチによるクイック スタート時間内にコンデンサが完全に充電されるよう、0.1 μ F 以下に制限する必要があります。


7.2.2.4 ドロップアウト電圧

TPS795 は PMOS パストラジスタを使用して、低ドロップアウト電圧を実現しています。(V_{IN} - V_{OUT}) がドロップアウト電圧 (V_{DO}) よりも低い場合、PMOS パストラジスタはリニア領域での動作になり、入出力抵抗は PMOS パストラジスタの r_{DS(on)} となります。PMOS トランジスタはドロップアウト時に抵抗と同じように動作するため、V_{DO} は出力電流にほぼ比例します。

リニア レギュレータ全般に言えるように、PSRR は (V_{IN} - V_{OUT}) がドロップアウトに近づくにつれて劣化します。この影響 図 5-14 は 図 5-18 の図を通じて示されています。

7.2.2.5 TPS79501 可変 LDO レギュレータのプログラミング

TPS79501 可変レギュレータの出力電圧は、図 7-3 に示すように外付け抵抗分圧器を用いて設定します。



OUTPUT VOLTAGE
PROGRAMMING GUIDE

OUTPUT VOLTAGE	R ₁	R ₂	C ₁
1.8 V	14.0 kΩ	30.1 kΩ	33 pF
3.6 V	57.9 kΩ	30.1 kΩ	15 pF

図 7-3. 代表的なアプリケーション (可変出力)

出力電圧は [式 1](#) の式で計算されます。

$$V_{\text{OUT}} = V_{\text{REF}} \times \left(1 + \frac{R_1}{R_2} \right) \quad (1)$$

ここで、

- $V_{\text{REF}} = 1.2246\text{V}$ (代表値、内部リファレンス電圧)

抵抗 R_1 および R_2 は、約 $40\mu\text{A}$ の分圧電流となるように選定する必要があります。値の低い抵抗を使用するとノイズ特性が改善されますが、デバイスではより多くの電力が消費されます。 FB のリーク電流により出力電圧誤差が増加するため、これより大きな値は避ける必要があります。

推奨される設計手順は、 $R_2 = 30.1\text{k}\Omega$ を選択して分圧電流を $40\mu\text{A}$ に設定してから、安定性を確保するために $C_1 = 15\text{pF}$ とし、式 2 を使用して R_1 を計算することです。

$$R_1 = \left(\frac{V_{\text{OUT}}}{V_{\text{REF}}} - 1 \right) \times R_2 \quad (2)$$

可変バージョンの安定性を向上させるため、TI は OUT と FB 間に小容量の補償コンデンサを配置することを推奨しています。

このコンデンサの概算値は式 3 の式で計算できます。



$$C_1 = \frac{(3 \times 10^{-7}) \times (R_1 + R_2)}{(R_1 \times R_2)} \quad (3)$$

複数の抵抗比について、このコンデンサの推奨値を図 7-3 に示します。このコンデンサを使用しない場合 (ユニティゲイン構成の場合など)、推奨される最小出力コンデンサは $1\mu\text{F}$ ではなく $2.2\mu\text{F}$ です。

同様に、TPS795 (新しいチップ) の場合、FB ピン電流誤差項の影響を無視し、最高の精度を達成するために、 R_1 と R_2 を流れる電流が「電気的特性」表に記載された I_{FB} 電流の少なくとも 5 倍になるように、 R_2 を $550\text{k}\Omega$ 以下の値に設定します。 R_2 を小さい値にすると、ノイズ注入に対する耐性が高まります。 R_2 を大きい値にすると静止電流が減少し、低負荷電流時に高い効率を達成します。式 4 は、最大帰還分圧器の直列抵抗を得る設定を計算します。

$$(R_1 + R_2) \leq V_{\text{OUT}} / (I_{\text{FB}} \times 5) \quad (4)$$

7.2.3 アプリケーション曲線



7.3 設計のベスト プラクティス

レギュレータの OUT ピンのできるだけ近くに、少なくとも 1 つの $1\mu\text{F}$ セラミック コンデンサを配置します。

出力コンデンサは、レギュレータから 10mm 以上離れた位置に配置しないでください。

レギュレータの IN ピンと GND 入力間に $0.1\mu\text{F}$ 以上の低等価直列抵抗 (ESR) を持つコンデンサを接続します。

絶対最大定格を超過してはなりません。

7.4 電源に関する推奨事項

これらのデバイスは、 2.7V から 5.5V の入力電源電圧範囲で動作するように設計されています。この入力電圧範囲により、デバイスがレギュレートされた出力を供給するための十分なヘッドルームが得られます。この入力電源は適切にレギュ

レートされ、安定しています。入力電源にノイズがある場合、ESR の低い入力コンデンサを追加すると、出力のノイズ特性を改善するために役立ちます。

7.5 レイアウト

7.5.1 レイアウトのガイドライン

7.5.1.1 PSRR およびノイズ性能向上のための推奨基板レイアウト

PSRR、出力ノイズ、過渡応答などの ac 測定を向上させるために、TI は基板設計において V_{IN} と V_{OUT} に別々のグランドプレーンを設け、各グランドプレーンをデバイスのピンのみで接続することをお勧めします。さらに、バイパスコンデンサのグランド接続部はデバイスのグラウンドピンに直接接続する必要があります。

7.5.1.2 レギュレータの取り付け

6 ピン SOT-223 パッケージのタブは電氣的にグランドに接続されています。最適な熱性能を得るため、表面実装バージョンのタブは回路基板の銅箔面に直接はんだ付けしてください。銅面積を増やすと、放熱が改善されます。

デバイスの半田パッドのフットプリントに関する推奨事項については、テキサス・インスツルメンツのウェブサイト (www.ti.com) から入手可能な「[表面実装デバイスの半田パッドに関する推奨事項](#)」アプリケーション ノートを参照してください。

7.5.1.3 熱に関する注意事項

デバイスの消費電力を把握し、タブやパッドに接続されたサーマルプレーンを適切に設計することは、サーマルシャットダウンを防ぎ、信頼性の高い動作を確保するうえで極めて重要です。

デバイスの消費電力は入力電圧および負荷条件に依存し、式 5 を使用して計算できます。


$$P_D = (V_{IN} - V_{OUT}) \times I_{OUT} \quad (5)$$

必要な出力電圧の安定性を得るために可能な限り低い入力電圧を使用することで、電力損失を最小限に抑え、より高い効率を達成することができます。

VSON (DRB) パッケージのいずれにおいても、主な放熱経路は露出パッドを通じてプリント基板 (PCB) に伝わります。パッドはグランドに接続するか、浮かせたままにすることができますが、デバイスの過熱を防ぐために適切な銅箔面積の PCB に接続してください。SOT-223 (DCQ) パッケージでは、主な放熱経路はタブを通じて PCB に伝わります。タブはグランドに接続してください。接合部から周囲への最大熱抵抗は、デバイスの最大周囲温度、デバイスの最大接合部温度、および消費電力に依存し、式 6 を使って計算できます。

$$R_{\theta JA} = \frac{(+125^{\circ}\text{C} - T_A)}{P_D} \quad (6)$$

最大 $R_{\theta JA}$ が判明していれば、適切なヒートシンクに必要な PCB 銅箔面積の最小値は、[図 7-6](#) を使って推定できます。



基板サイズが 9 インチ² (つまり 3 インチ × 3 インチ) の場合の θ_{JA} 値は、JEDEC 規格に基づくものです。

図 7-6. θ_{JA} 対 基板サイズ

[図 7-6](#) に、基板のグランド プレーン銅領域の関数としての θ_{JA} の変化を示します。この図はグランド プレーンにおける熱拡散の影響を示す目安としてのみ意図されており、実際のアプリケーション環境での熱性能を推定するものではありません。

注

デバイスをアプリケーション PCB に実装する場合は、[セクション 7.5.1.4](#) に記載の Ψ_{JT} および Ψ_{JB} を使用します。

7.5.1.4 推定接合部温度

[熱に関する情報](#) に示されるように、熱特性値 Ψ_{JT} および Ψ_{JB} を用いて、接合部温度は対応する式 ([式 7](#) に記載) で推定できます。下位互換性のため、古い θ_{JC} 、 T_{op} パラメータもリストされています。

$$\Psi_{JT}: T_J = T_T + \Psi_{JT} \cdot P_D$$

$$\Psi_{JB}: T_J = T_B + \Psi_{JB} \cdot P_D \quad (7)$$

ここで、

- P_D は、[式 6](#) で説明されている消費電力です
- T_T は、デバイス パッケージの中央上部の温度
- T_B は、PCB 表面上でデバイス パッケージから 1mm 離れた場所で測定された PCB 温度です ([図 7-8](#) を参照)

注

T_T と T_B の両方は、熱ガン (赤外線温度計) を使用して実際のアプリケーション ボードで測定できます。

T_T と T_B の測定の詳細については、[新しい熱評価基準の使用アプリケーション ノート](#) を参照してください。このアプリケーション ノートは www.ti.com からダウンロードできます。

図 7-7 に示されるように、新しい熱特性値 (Ψ_{JT} および Ψ_{JB}) は基板サイズへの依存性がほとんどありません。つまり、式 7 で、 Ψ_{JT} や Ψ_{JB} を使用して、 T_T または T_B を測定することで、基板サイズに関係なく簡単に接合部温度 T_J を推定するのに有効な方法です。




図 7-7. Ψ_{JT} および Ψ_{JB} とボードサイズとの関係

TI が熱特性評価に $\theta_{JC(top)}$ を使用することを推奨しない理由の詳細については、TI の「新しい熱特性値の使用」アプリケーション ノートを www.ti.com で参照してください。

詳細については、テキサス・インスツルメンツの Web サイトでも入手可能な IC パッケージの熱評価基準アプリケーション ノートを参照してください。




図 7-8. T_T および T_B の測定ポイント

7.5.2 レイアウト例




図 7-9. TPS795 の DCQ レイアウトの例 (従来のチップ)




図 7-10. TPS795 の DCQ レイアウトの例 (新しいチップ)




図 7-11. TPS795 の DRB レイアウトの例

8 デバイスおよびドキュメントのサポート

8.1 デバイス サポート

8.1.1 開発サポート

8.1.1.1 評価基板

TPS795 を使用した初期の回路性能評価には、評価基板 (EVM) を利用することができます。[TPS79501DRBEVM 評価基板](#) (および対応の[ユーザー ガイド](#)) は、テキサス・インスツルメンツのウェブサイトにある製品フォルダで請求するか、[TI eStore](#) から直接購入できます。

8.1.1.2 SPICE モデル

SPICE による回路パフォーマンスのコンピュータ シミュレーションは、アナログ回路やシステムのパフォーマンスを分析するため多くの場合に有用です。TPS795 用の SPICE モデルは、製品フォルダの「ツールとソフトウェア」から入手できます。

8.1.2 デバイスの命名規則

表 8-1. 利用可能なオプション

製品 ⁽¹⁾	説明
TPS795xx(x)yyy zM3	<p>xx(x) は公称出力電圧です (例: 28 = 2.8V, 285 = 2.85V, 01 = 可変)。 yyy はパッケージ指定子です。 z はパッケージ数量です。M3 は最新の製造フローのみを使用するデバイスの接尾辞です (CSO:RFB)。この接尾辞がないデバイスは、従来のチップ (CSO:DLN) または新しいチップ (CSO:RFB) が搭載されています。リール包装ラベルには、使用されているチップを識別するための CSO 情報が記載されています。</p>

(1) 最新のパッケージと発注情報については、このデータシートの末尾にあるパッケージ オプションの付録を参照するか、[www.ti.com](#) にあるデバイスの製品フォルダをご覧ください。

8.2 ドキュメントのサポート

8.2.1 関連資料

- テキサス・インスツルメンツ、[「新しい熱評価基準の解説」アプリケーション ノート](#)
- テキサス・インスツルメンツ、[「IC パッケージの熱評価基準」アプリケーション ノート](#)
- テキサス・インスツルメンツ、[「TPS78601/TPS79501/TPS79601DRB 評価基板」ユーザー ガイド](#)
- テキサス・インスツルメンツ、[「新しい熱評価基準の解説」アプリケーション ノート](#)

8.3 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、[www.tij.co.jp](#) のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

8.4 サポート・リソース

[テキサス・インスツルメンツ E2E™ サポート・フォーラム](#) は、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計に必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの[使用条件](#)を参照してください。

8.5 商標

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

8.6 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

8.7 用語集

[テキサス・インスツルメンツ用語集](#) この用語集には、用語や略語の一覧および定義が記載されています。

9 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision K (June 2025) to Revision L (January 2026) Page

• 「新しいチップ」の DRB パッケージ情報を追加.....	5
---------------------------------	---

Changes from Revision J (May 2019) to Revision K (June 2025) Page

• ドキュメント全体にわたって表、図、相互参照の採番方法を更新.....	1
• ドキュメントに新しいシリコン (M3) デバイスを追加.....	1
• ドキュメント全体を通して新しいチップと従来のチップの情報を区別する命名規則を追加.....	1
• 「 特長 」セクションにポートフォリオ デバイスの箇条書きを追加.....	1
• 「アプリケーション」セクションを変更.....	1
• 「 概要 」セクションを変更.....	1
• 「ピン構成および機能」セクションを変更.....	3
• 「 代表的特性 」セクションに新しいシリコン曲線を追加.....	7
• 「 概要 」セクションを変更.....	14
• 「 機能ブロック図 」セクションに新しいチップの回路図を追加.....	14
• 「アプリケーション曲線」セクションを変更.....	19
• 「入出力コンデンサの要件」セクションを変更.....	19
• 「出力ノイズ」セクションを変更.....	20
• 「アプリケーション曲線」セクションを変更.....	22
• 「レイアウト例」セクションを変更.....	26
• 「デバイス命名規則」セクションを追加.....	29

10 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
TPS79501DCQ	Active	Production	SOT-223 (DCQ) 6	78 TUBE	Yes	SN	Level-2-260C-1 YEAR	-40 to 125	PS79501
TPS79501DCQ.A	Active	Production	SOT-223 (DCQ) 6	78 TUBE	Yes	SN	Level-2-260C-1 YEAR	-40 to 125	PS79501
TPS79501DCQG4	Active	Production	SOT-223 (DCQ) 6	78 TUBE	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	PS79501
TPS79501DCQG4.A	Active	Production	SOT-223 (DCQ) 6	78 TUBE	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	PS79501
TPS79501DCQR	Active	Production	SOT-223 (DCQ) 6	2500 LARGE T&R	Yes	NIPDAU SN	Level-2-260C-1 YEAR	-40 to 125	PS79501
TPS79501DCQR.A	Active	Production	SOT-223 (DCQ) 6	2500 LARGE T&R	Yes	SN	Level-2-260C-1 YEAR	-40 to 125	PS79501
TPS79501DCQRM3	Active	Production	SOT-223 (DCQ) 6	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	PS79501
TPS79501DRBR	Active	Production	SON (DRB) 8	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	BUH
TPS79501DRBR.A	Active	Production	SON (DRB) 8	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	BUH
TPS79501DRBRG4	Active	Production	SON (DRB) 8	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	BUH
TPS79501DRBRG4.A	Active	Production	SON (DRB) 8	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	BUH
TPS79501DRBT	Active	Production	SON (DRB) 8	250 SMALL T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	BUH
TPS79501DRBT.A	Active	Production	SON (DRB) 8	250 SMALL T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	BUH
TPS79501DRBTG4	Active	Production	SON (DRB) 8	250 SMALL T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	BUH
TPS79516DCQ	Obsolete	Production	SOT-223 (DCQ) 6	-	-	Call TI	Call TI	-40 to 125	PS79516
TPS79516DCQR	Active	Production	SOT-223 (DCQ) 6	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	PS79516
TPS79516DCQR.A	Active	Production	SOT-223 (DCQ) 6	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	PS79516
TPS79518DCQ	Obsolete	Production	SOT-223 (DCQ) 6	-	-	Call TI	Call TI	-40 to 125	PS79518
TPS79518DCQR	Active	Production	SOT-223 (DCQ) 6	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	PS79518
TPS79518DCQR.A	Active	Production	SOT-223 (DCQ) 6	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	PS79518
TPS79518DCQRM3	Active	Production	SOT-223 (DCQ) 6	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	PS79518
TPS79525DCQR	Active	Production	SOT-223 (DCQ) 6	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	PS79525
TPS79525DCQR.A	Active	Production	SOT-223 (DCQ) 6	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	PS79525
TPS79525DCQRG4	Active	Production	SOT-223 (DCQ) 6	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	PS79525
TPS79530DCQ	Obsolete	Production	SOT-223 (DCQ) 6	-	-	Call TI	Call TI	-40 to 125	PS79530
TPS79530DCQR	Active	Production	SOT-223 (DCQ) 6	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	PS79530
TPS79530DCQR.A	Active	Production	SOT-223 (DCQ) 6	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	PS79530
TPS79533DCQ	Active	Production	SOT-223 (DCQ) 6	78 TUBE	Yes	SN	Level-2-260C-1 YEAR	-40 to 125	PS79533
TPS79533DCQ.A	Active	Production	SOT-223 (DCQ) 6	78 TUBE	Yes	SN	Level-2-260C-1 YEAR	-40 to 125	PS79533

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
TPS79533DCQG4	Obsolete	Production	SOT-223 (DCQ) 6	-	-	Call TI	Call TI	-40 to 125	PS79533
TPS79533DCQR	Active	Production	SOT-223 (DCQ) 6	2500 LARGE T&R	Yes	NIPDAU SN	Level-2-260C-1 YEAR	-40 to 125	PS79533
TPS79533DCQR.A	Active	Production	SOT-223 (DCQ) 6	2500 LARGE T&R	Yes	SN	Level-2-260C-1 YEAR	-40 to 125	PS79533
TPS79533DCQRG4	Obsolete	Production	SOT-223 (DCQ) 6	-	-	Call TI	Call TI	-40 to 125	PS79533
TPS79533DCQRM3	Active	Production	SOT-223 (DCQ) 6	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	PS79533

(1) **Status:** For more details on status, see our [product life cycle](#).

(2) **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

(3) **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

(4) **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.



(5) **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

(6) **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

TAPE AND REEL INFORMATION

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
TPS79501DCQR	SOT-223	DCQ	6	2500	330.0	12.4	6.85	7.3	1.88	8.0	12.0	Q3
TPS79501DCQRM3	SOT-223	DCQ	6	2500	330.0	12.4	7.05	7.4	1.9	8.0	12.0	Q3
TPS79501DRBR	SON	DRB	8	3000	330.0	12.4	3.3	3.3	1.1	8.0	12.0	Q2
TPS79501DRBRG4	SON	DRB	8	3000	330.0	12.4	3.3	3.3	1.1	8.0	12.0	Q2
TPS79501DRBT	SON	DRB	8	250	180.0	12.4	3.3	3.3	1.1	8.0	12.0	Q2
TPS79516DCQR	SOT-223	DCQ	6	2500	330.0	12.4	7.1	7.45	1.88	8.0	12.0	Q3
TPS79518DCQR	SOT-223	DCQ	6	2500	330.0	12.4	7.05	7.4	1.9	8.0	12.0	Q3
TPS79518DCQRM3	SOT-223	DCQ	6	2500	330.0	12.4	7.05	7.4	1.9	8.0	12.0	Q3
TPS79525DCQR	SOT-223	DCQ	6	2500	330.0	12.4	7.1	7.45	1.88	8.0	12.0	Q3
TPS79530DCQR	SOT-223	DCQ	6	2500	330.0	12.4	7.1	7.45	1.88	8.0	12.0	Q3
TPS79533DCQR	SOT-223	DCQ	6	2500	330.0	12.4	6.85	7.3	1.88	8.0	12.0	Q3
TPS79533DCQRM3	SOT-223	DCQ	6	2500	330.0	12.4	7.05	7.4	1.9	8.0	12.0	Q3

TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal


Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
TPS79501DCQR	SOT-223	DCQ	6	2500	356.0	356.0	36.0
TPS79501DCQRM3	SOT-223	DCQ	6	2500	366.0	364.0	50.0
TPS79501DRBR	SON	DRB	8	3000	353.0	353.0	32.0
TPS79501DRBRG4	SON	DRB	8	3000	353.0	353.0	32.0
TPS79501DRBT	SON	DRB	8	250	213.0	191.0	35.0
TPS79516DCQR	SOT-223	DCQ	6	2500	346.0	346.0	29.0
TPS79518DCQR	SOT-223	DCQ	6	2500	340.0	340.0	38.0
TPS79518DCQRM3	SOT-223	DCQ	6	2500	340.0	340.0	38.0
TPS79525DCQR	SOT-223	DCQ	6	2500	346.0	346.0	29.0
TPS79530DCQR	SOT-223	DCQ	6	2500	346.0	346.0	29.0
TPS79533DCQR	SOT-223	DCQ	6	2500	356.0	356.0	36.0
TPS79533DCQRM3	SOT-223	DCQ	6	2500	340.0	340.0	38.0

TUBE


*All dimensions are nominal

Device	Package Name	Package Type	Pins	SPQ	L (mm)	W (mm)	T (μm)	B (mm)
TPS79501DCQ	DCQ	SOT-223	6	78	543	8.6	3606.8	2.67
TPS79501DCQ.A	DCQ	SOT-223	6	78	543	8.6	3606.8	2.67
TPS79501DCQG4	DCQ	SOT-223	6	78	532.13	8.63	3.6	3.68
TPS79501DCQG4.A	DCQ	SOT-223	6	78	532.13	8.63	3.6	3.68
TPS79533DCQ	DCQ	SOT-223	6	78	543	8.6	3606.8	2.67
TPS79533DCQ.A	DCQ	SOT-223	6	78	543	8.6	3606.8	2.67


DCQ0006A



PACKAGE OUTLINE

SOT - 1.8 mm max height

PLASTIC SMALL OUTLINE



4214845/C 11/2021

NOTES:



1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.

EXAMPLE BOARD LAYOUT

DCQ0006A

SOT - 1.8 mm max height

PLASTIC SMALL OUTLINE



4214845/C 11/2021

NOTES: (continued)


4. Publication IPC-7351 may have alternate designs.
5. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
6. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

DCQ0006A

SOT - 1.8 mm max height

PLASTIC SMALL OUTLINE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 10X

4214845/C 11/2021

NOTES: (continued)

7. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
8. Board assembly site may have different recommendations for stencil design.

DRB 8

GENERIC PACKAGE VIEW

VSON - 1 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



Images above are just a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.

4203482/L


DRB0008B



PACKAGE OUTLINE

VSON - 1 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



4218876/A 12/2017

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

EXAMPLE BOARD LAYOUT


DRB0008B

VSON - 1 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



LAND PATTERN EXAMPLE
SCALE:20X



SOLDER MASK DETAILS

4218876/A 12/2017

NOTES: (continued)


4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slue271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

DRB0008B

VSON - 1 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD
81% PRINTED SOLDER COVERAGE BY AREA
SCALE:25X

4218876/A 12/2017

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとし、

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2026, Texas Instruments Incorporated

最終更新日 : 2025 年 10 月