TPSI8830 80V、30mΩ、3A、ソリッドステート リレー、過電流保護、負荷診断、機能絶縁搭載

1 特長

- ±80V 動作に対応した双方向 MOSFET を内蔵
  - R_{ON} = 30mΩ (T_J = 25℃)
  - I_{OFF} = 1μA (60V 時、T_J = 105°C)
- 絶縁越し故障信号伝達機能付き、パワー パスの過電流保護
  - バージョン A:4A
  - バージョン B:6A
- 幅広い電源電圧範囲:3.0V ～ 5.5V
- 設定可能な故障再試行タイマ (TMR)
- オン状態における低い 1 次側電源電流 (VDD)
  - オン状態 VDD 電流:5mA
- 広い温度範囲:-40 ～ 125℃
- 機能的分離:
  - 200V_{RMS}、250V_{DC} の動作電圧
  - 570V_{RMS}、800V_{DC} の過渡電圧 (60s)
- 沿面距離と空間距離が 8mm の SSOP 14 ピン (DFP) パッケージ
- 機能安全規格に対応
  - ISO 26262 および IEC 61508 システムの設計を支援するドキュメントを使用可能

2 アプリケーション

- ソリッドステート リレー
- サーモスタット
- PLC - デジタル出力モジュール

3 説明

TPSI8830 は、産業用アプリケーション向けに設計された絶縁型ソリッド ステート リレーです。TPSI8830 は、TI の高信頼性容量性絶縁技術と内蔵の双方向 MOSFET を組み合わせることにより、2 次側電源を必要としない完全統合型のオプションを実現しています。TPSI8830 は、TI の容量性絶縁技術により、機械式リレーやフォト リレー部品において一般的である機械的磨耗や光劣化といった故障モードの影響を受けないため、システムの信頼性を向上させます。

デバイスの 1 次側はわずか 5mA の入力電流で電力供給されており、また、VDD 電源に逆電力が供給される可能性を防ぐフェイルセーフ EN ピンが組み込まれています。ほとんどのアプリケーションでは、デバイスの VDD ピンを 3.0V ～ 5.5V のシステム電源に接続し、デバイスの EN ピンを 1.8V ～ 5.5V のロジック High の GPIO 出力で駆動する必要があります。その他のアプリケーションでは、VDD および EN ピンをシステム電源または GPIO 出力から直接まとめて駆動できます。

2 次側は、S1 から S2 間で ±80V のスタンドオフ電圧を有する双方向 MOSFET で構成されています。TPSI8830 には、出力の誤配線またはグランドへの短絡による損傷を防止するための、双方向過電流保護機能が内蔵されています。

パッケージ情報

部品番号	パッケージ (1)	パッケージ サイズ(2)
TPSI8830	DFP (SOP、14)	5.4mm × 10.5mm

(1) 利用可能なすべてのパッケージについては、データシートの末尾にある注文情報を参照してください。
(2) パッケージ サイズ (長さ × 幅) は公称値であり、該当する場合はピンも含まれます。



簡略ブロック図

ADVANCE INFORMATION

このリソースの元の言語は英語です。翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

ADVANCE INFORMATION

目次

1 特長.....1
2 アプリケーション.....1
3 説明.....1
4 デバイス比較表.....3
5 ピン構成および機能.....4
6 仕様.....5
6.1 絶対最大定格.....5
6.2 ESD 定格.....5
6.3 推奨動作条件.....5
6.4 熱に関する情報.....6
6.5 電気的特性.....6
6.6 スイッチング特性.....9
7 パラメータ測定情報.....10
8 詳細説明.....11
8.1 概要.....11
8.2 機能ブロック図.....11
8.3 機能説明.....11
8.4 デバイスの機能モード.....12
9 アプリケーションと実装.....13
9.1 使用上の注意.....13
9.2 代表的なアプリケーション.....13
9.3 電源に関する推奨事項.....15
9.4 レイアウト.....15
10 デバイスおよびドキュメントのサポート.....16
10.1 サード・パーティ製品に関する免責事項.....16
10.2 ドキュメントの更新通知を受け取る方法.....16
10.3 サポート・リソース.....16
10.4 商標.....16
10.5 静電気放電に関する注意事項.....16
10.6 用語集.....16
11 改訂履歴.....16
12 メカニカル、パッケージ、および注文情報.....17

Copyright © 2026 Texas Instruments Incorporated

4 デバイス比較表

自由気流での動作温度範囲内 (特に記述のない限り)

デバイス	バリアント	動作電圧	Rdson	OCP	フォルト応答
TPSI8830	TPSI8830A	-80～80V	30mΩ	4A	プログラム可能
	TPSI8830B	-80～80V	30mΩ	6A	プログラム可能
	TPSI8830AZ	-80～80V	30mΩ	4A	プログラム可能
	TPSI8830BZ	-80～80V	30mΩ	6A	プログラム可能

ADVANCE INFORMATION

ADVANCE INFORMATION

5 ピン構成および機能

図 5-1. TPSI88xx DFP パッケージ、 14 ピン SOIC (上面図)

表 5-1. ピンの機能

ピン番号	ピン名	タイプ(1)	説明
1	GND	GND	1 次側のグランド電源
2	VDD	P	1 次側の電源
3	NC	NC	無接続
4	$\overline{\text{FAULT}}$	I	オープンドレインの全体的な故障出力。FLT または故障ピンと呼ばれます。
5	EN	I	スイッチ有効化
6	TMR	I	コンデンサに接続して、再試行時間を設定します。グランドに短絡することで、故障時の動作をラッチオフに設定できます。
7	NC	NC	無接続
8	GND	GND	1 次側のグランド電源
9	S2	P	スイッチ入力
11	SM	P	内部で接続されています。SM へ接続してください
12	SM	P	共通ソース接続
13	SM	P	共通ソース接続
14	SM	P	内部で接続されています。SM へ接続してください
16	S1	P	スイッチ入力

(1) P = 電源、I = 入力、O = 出力、GND = グランド、NC = 接続なし

Copyright © 2026 Texas Instruments Incorporated

6 仕様

6.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り) [(1)]

パラメータ		最小値	最大値	単位
V_{VDD}	1 次側の電源電圧 [(2)]	-0.3	6	V
V_{FAULT}	$\overline{FAULT}$ ピン電圧	-0.3	6	V
V_{TMR}	TMR ピン電圧	-0.3	6	V
V_{EN}	イネーブル電圧[(2)]	-0.3	6	V
$V_{S1,S2}$	スイッチ入力電圧	-87	87	V
T_J	接合部温度	-40	150	°C
T_{stg}	保存温度	-65	150	°C
過渡絶縁電圧	AC 電圧、t = 60s		500	V_{RMS}
	DC 電圧、t = 60s		800	V_{DC}

(1) 「絶対最大定格」の範囲外の動作は、デバイスの永続的な損傷の原因となる可能性があります。「絶対最大定格」は、これらの条件において、または「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを意味するものではありません。「絶対最大定格」の範囲内であっても「推奨動作条件」の範囲外で使用すると、デバイスが完全に機能しない可能性があり、デバイスの信頼性、機能、性能に影響を及ぼし、デバイスの寿命を縮める可能性があります。
(2) 電圧値は、GND を基準としています。

6.2 ESD 定格

				値	単位
HBM	静電放電	人体モデル (HBM)、AEC Q100-002[(1)] HBM ESD 分類レベル 2 準拠	すべてのピン	±未定	V
HBM_{Prim}	静電放電	人体モデル (HBM)、AEC Q100-002[(1)] HBM ESD 分類レベル 2 準拠	1 次側ピン番号 1-8	±2000	V
HBM_{Sec}		人体モデル (HBM)、AEC Q100-002 準拠 [(1)]HBM ESD 分類レベル 1C	2 次側ピン番号 9-16	±2000	V
CDM	静電放電	荷電デバイス モデル (CDM)、AEC Q100-011 CDM ESD 分類レベル C4 準拠	すべてのピン	±未定	V

(1) AEC Q100-002 は、HBM ストレス試験を ANSI/ESDA/JEDEC JS-001 仕様に従って実施しなければならないと規定しています。

6.3 推奨動作条件

自由気流での動作温度範囲内 (特に記述のない限り)

			最小値	公称値	最大値	単位
$V_{S1,S2}$	スイッチ入力電圧		-80		80	V
V_{VDD}	1 次側の電源電圧		3.0		5.5	V
V_{FAULT}	$\overline{FAULT}$ ピン電圧		0		5.5	V
V_{TMR}	TMR ピン電圧		0		5.5	V
V_{EN}	イネーブル電圧		0		5.5	V
$I_{S1,S2}$	スイッチ電流、S1/S2				4	A
V_{IOWM}	機能的絶縁の動作電圧	AC 電圧 (正弦波)			200	V_{RMS}
		DC 電圧			250	V_{DC}
T_A	周辺温度		-40		125	°C
C_L	容量性負荷	80V			1.5	µF

ADVANCE INFORMATION

ADVANCE INFORMATION

6.4 熱に関する情報

熱評価基準[1]		デバイス	単位
		SOIC	
		14 ピン	
$R_{\theta JA}$	接合部から周囲への熱抵抗	未定	°C/W
$R_{\theta JA, EVM, 60S}$	接合部から周囲への熱抵抗[2] [3]	未定	°C/W
$R_{\theta JA, EVM, 5S}$	接合部から周囲への熱抵抗[2] [4]	未定	°C/W
$R_{\theta JB}$	接合部から基板への熱抵抗	未定	°C/W
$R_{\theta JC(top)}$	接合部からケース (上面) への熱抵抗	未定	°C/W
ψ_{JT}	接合部から上面への特性パラメータ	未定	°C/W
Ψ_{JB}	接合部から基板への特性パラメータ	未定	°C/W

(1) 従来および最新の熱評価基準の詳細については、『半導体および IC パッケージの熱評価基準』アプリケーション ノートを参照してください。
(2) 評価基板の PCB 寸法は、74.25mm x 43mm x 1mm です。 4 層 PCB は、1 層と 4 層に 2 オンスの銅を使用し、2 層と 3 層に 1 オンスの銅を使用しています。
(3) 60 秒間電源を供給した場合の評価基板の性能。
(4) 5 秒間電源を供給した場合の評価基板の性能。

6.5 電気的特性

特に記述のない限り、すべての最小 / 最大仕様は推奨動作条件範囲内の値です。すべての標準値は、T_A = 25℃、V_{VDD} = 3.0V ～ 5.5V、V_{EN} = 5V で測定されています。

パラメータ		テスト条件	最小値	標準値	最大値	単位
1 次側電源 (VDD)						
V_{UVLO}	VDD 低電圧スレッショルド	VDD 立ち上がり	2.7	2.9	3.0	V
		VDD 立ち下がり	2.6	2.8	2.9	V
		ヒステリシス	100	120	130	mV
I_{VDD_ON}	VDD 電流、3.3V、デバイスの電源がオン	V_{VDD} = 3.3V、V_{EN} = V_{VDD}、T_J = 25℃		5	6.2	mA
		V_{VDD} = 3.3V、V_{EN} = V_{VDD}、–40℃ ≤ T_J ≤ 150℃		5	6.5	
	VDD 電流、5.5V、デバイスの電源がオン	V_{VDD} = 5.5V、V_{EN} = V_{VDD}、T_J = 25℃		4.5	5.2	
		V_{VDD} = 5.5V、V_{EN} = V_{VDD}、–40℃ ≤ T_J ≤ 150℃		4.5	6.5	
I_{VDD_OFF}	VDD 電流、デバイスの電源がオフ	V_{EN} = 0V T_J = 25°C		6	10	μA
		V_{EN} = 0V T_J = 85°C		6.3	11	
		V_{EN} = 0V T_J = 105°C		7.6	15	
		V_{EN} = 0V T_J = 125°C			30	
FET の特性 (30mΩ)						

Copyright © 2026 Texas Instruments Incorporated

特に記述のない限り、すべての最小 / 最大仕様は推奨動作条件範囲内の値です。すべての標準値は、T_A = 25℃、V_{VDD} = 3.0V ～ 5.5V、V_{EN} = 5V で測定されています。

パラメータ		テスト条件	最小値	標準値	最大値	単位
R_{DSON}	オン抵抗、接続 A	I_O = 100mA、T_J = 25°C		30	35	mΩ
		I_O = 100mA、T_J = 85°C		43	50	
		I_O = 100mA、T_J = 105°C		45	50	
		I_O = 100mA、T_J = 125°C		45	55	
		I_O = 100mA、-40℃ ≤ T_J ≤ 150℃			60	
	オン抵抗、接続 B	I_O = 100mA、T_J = 25°C		8	10	mΩ
		I_O = 100mA、T_J = 85°C		10	12	
		I_O = 100mA、T_J = 105°C		10	15	
		I_O = 100mA、T_J = 125°C		12	15	
		I_O = 100mA、-40℃ ≤ T_J ≤ 150℃			15	
	オン抵抗、接続 C	I_O = 100mA、T_J = 25°C		15	20	mΩ
		I_O = 100mA、T_J = 85°C		20	25	
		I_O = 100mA、T_J = 105°C		22	25	
		I_O = 100mA、T_J = 125°C		25	30	
		I_O = 100mA、-40℃ ≤ T_J ≤ 150℃			30	
I_{OFF_S1S2}	オフリーケージ、80V、双方向、接続 A	V_{S1S2} = ±80V、T_J = 25℃			0.1	μA
		V_{S1S2} = ±80V、T_J = 85℃			3	
		V_{S1S2} = ±80V、T_J = 105℃			5	
		V_{S1S2} = ±80V、T_J = 125℃			15	
		V_{S1S2} = ±80V、-40℃ ≤ T_J ≤ 150℃			50	
	オフリーケージ、60V、双方向、接続 A	V_{S1S2} = ±60V、T_J = 25℃			0.1	
		V_{S1S2} = ±60V、T_J = 85℃			1	
		V_{S1S2} = ±60V、T_J = 105℃			3	
		V_{S1S2} = ±60V、T_J = 125℃			10	
		V_{S1S2} = ±60V、-40℃ ≤ T_J ≤ 150℃			40	
	オフリーケージ、24V、双方向、接続 A	V_{S1S2} = ±24V、T_J = 25℃			0.1	
		V_{S1S2} = ±24V、T_J = 85℃			1	
		V_{S1S2} = ±24V、T_J = 105℃			1.5	
		V_{S1S2} = ±24V、T_J = 125℃			6	
		V_{S1S2} = ±24V、-40℃ ≤ T_J ≤ 150℃			25	

ADVANCE INFORMATION

特に記述のない限り、すべての最小 / 最大仕様は推奨動作条件範囲内の値です。すべての標準値は、T_A = 25℃、V_{VDD} = 3.0V ～ 5.5V、V_{EN} = 5V で測定されています。

パラメータ		テスト条件	最小値	標準値	最大値	単位
I_{OFF_S1S2}	オフ リーケージ、80V、接続 B、C	V_{S1S2} = +80V、T_J = 25℃			0.1	μA
		V_{S1S2} = +80V、T_J = 85℃			4	
		V_{S1S2} = +80V、T_J = 105℃			10	
		V_{S1S2} = +80V、T_J = 125℃			30	
		V_{S1S2} = +80V、-40℃ ≤ T_J ≤ 150℃			100	
	オフ リーケージ、60V、接続 B、C	V_{S1S2} = +60V、T_J = 25℃			0.2	
		V_{S1S2} = +60V、T_J = 85℃			2	
		V_{S1S2} = +60V、T_J = 105℃			6	
		V_{S1S2} = +60V、T_J = 125℃			20	
		V_{S1S2} = +60V、-40℃ ≤ T_J ≤ 150℃			80	
	オフ リーケージ、24V、接続 B、C	V_{S1S2} = +24V、T_J = 25℃			0.2	
		V_{S1S2} = +24V、T_J = 85℃			1	
		V_{S1S2} = +24V、T_J = 105℃			3	
		V_{S1S2} = +24V、T_J = 125℃			12	
		V_{S1S2} = +24V、-40℃ ≤ T_J ≤ 150℃			50	
C_{OSS}	S1、S2 容量	$V_{S1,S2}$ = 0V、SM フローティング、F = 1MHz		75		pF
保護 30mΩ (TSD、OCP)						
I_{OCP}	過電流保護スレッショルド	デバイス バージョン A、構成 A、V = ±80V	4			A
I_{OCP}	過電流保護スレッショルド	デバイス バージョン B、構成 A、V = ±80V	6			A
t_{OCP}	過電流保護応答時間	電流スルーレート = 3A/μs		8		μs
C_{Load}	大きい突入電流による誤作動が発生しない負荷容量。	V = 80V			1.5	μF
T_{SD}	サーマル シャットダウン			170		°C
ゼロ交差						
Z_{th}	ゼロ交差検出のスレッショルド	Freq = 60Hz V_S = 24VAC、I_{Load} = 1A_{RMS} I_{S1} = 50mA でスイッチ オン	-2.4		2.4	V
Z_{Tpd}	ゼロ交差検出からターンオンまでの時間				1000	us
ロジック レベル入力 (EN)						
V_{IL}	入力ロジック Low 電圧		0.0		0.65	V
V_{IH}	入力ロジック High 電圧		0.95		5.5	V
V_{HYS}	入力ロジック ヒステリシス		100	250	300	mV
I_{IL}	入力ロジック Low 電流	V_{EN} = 0V	-0.1		0.1	μA
		V_{EN} = 0.8V	0.5	0.85	2.25	μA
I_{IH}	入力ロジック High 電流	V_{EN} = 5V	4	5.5	8	μA
I_{VDD_FS}	VDD フェイルセーフ電流	V_{EN} = 5V、V_{VDD} = 0V	-0.1	0	0.1	μA
R_{PD}	プルダウン抵抗	V_{EN} = 0.6V		1000		kΩ
オープン ドレイン出力 ($\overline{FAULT}$)						
V_{OL_FLT}	出力 LOW 電圧	I_{FAULT} = 1mA		0.5		V
I_{OFF_FLT}	オフ状態リーケージ	V_{FAULT} = 5V	5e-05	1e-4	5	μA

ADVANCE INFORMATION

Copyright © 2026 Texas Instruments Incorporated

6.6 スイッチング特性

特に記述のない限り、すべての最小 / 最大仕様は推奨動作条件範囲内の値です。すべての標準値は、T_A = 25°C、V_{VDD} = 5V、V_{EN} = 5V で測定されています。

モード	パラメータ		テスト条件	最小値	標準値	最大値	単位
スイッチング特性							
EN のスイッチング	t_{PD_ON}	入力 HI から出力電圧立ち下がりまでの伝搬遅延	V_{S1S2} = 24V、R_L = 48Ω		115	200	μs
	t_F	出力立ち下がり時間			40	未定	
	t_{PD_OFF}	入力 LO から出力電圧立ち上りまでの伝搬遅延			20	50	
フォルト通知	T_{FAULT}	OCP または TSD による故障検出から FAULT アサートまでの時間				500	μs
	T_{RETRY}	故障検出から自動再試行が有効になるまでの時間	TMR = 100pF		100		μs
			TMR = 1nF		1		ms
			TMR = 10nF		10		ms
			TMR = 100nF		100		ms
			TMR = 1uF		1		s
			TMR = GND		ラッチオフ		

ADVANCE INFORMATION

7 パラメータ測定情報



図 7-1. タイミング図



図 7-2. ピン配置

ADVANCE INFORMATION

Copyright © 2026 Texas Instruments Incorporated

8 詳細説明

8.1 概要

TPSI8830 は、高電圧産業用アプリケーション向けに設計された絶縁型ソリッド ステート リレーです。TI の高信頼性容量性絶縁技術と双方向 MOSFET を組み合わせることにより、2 次側電源を必要としない完全統合型のオプションを実現しています。

「機能ブロック図」に示されているように、1 次側は、2 次側の各内部 MOSFET に電力を供給し、ロジック情報を有効化するドライバで構成されています。イネーブル ピンが High になり、VDD 電圧が UVLO スレッショルドを上回ると、発振器が起動し、ドライバは絶縁バリアを超えて電力とロジック High を送信します。イネーブル ピンが Low になるか、VDD 電圧が UVLO スレッショルドを下回ると、ドライバは無効化されます。

TPSI8830 は過電流保護機能を内蔵しており、MOSFET に流れる電流が I_{OCP} を上回る値になったことを検出します。この際、MOSFET を無効化するとともに、絶縁越しに 1 次側へ信号を返し、MOSFET が無効になったことを MCU に通知します。TMR ピンを使用して、パワー パスをラッチオフするか、自動再試行するように TPSI8830 を設定します。

TPSI8830 の MOSFET は双方向構成にすることができ、オフ状態での双方向ブロッキングが可能です。あるいは、MOSFET を並列接続することで消費電力を最小限に抑えられますが、その代わりに双方向のオフ状態ブロッキング機能が失われます。

8.2 機能ブロック図



図 8-1. TPSI88xx のブロック図

8.3 機能説明

8.3.1 設定可能な故障応答タイマ (TMR)

TPSI8830 は、設定可能な故障応答タイマを内蔵しています。このピンが短絡されている場合、過電流保護やサーマル シャットダウンなどの故障が発生すると、デバイスはパワー パスをラッチオフします。

8.3.1.1 故障時のラッチオフ

TMR ピンがグランドに短絡されている場合、デバイスはラッチオフ動作を行います。これにより、故障がクリアされた後にデバイスを再度有効化できる柔軟性がシステムに与えられ、デバイスが故障状態のまま再度有効化されることを防止できます。この動作では、MCU が EN ピンを介してデバイスをリセットするか、VDD ピンをパワー サイクルする必要があります。

ADVANCE INFORMATION

ADVANCE INFORMATION

8.3.1.2 故障時の自動再試行

TMR ピンがオープンの場合、またはコンデンサが 1 次側グランドに接続されている場合、故障が存在するとデバイスは自動再試行を行います。ピンに接続されるコンデンサのサイズによって、再試行時間 (T_{RETRY}) が決まります。デバイスは故障が解消されるまで自動再試行を継続し、解消された時点で通常動作を再開します。

8.3.2 過電流保護 (OCP)

S1S2 間の電流が I_{OCP} スレッショルドを超えると、デバイスは t_{OCP} 以内にパワー パスを無効化します。これにより、外部短絡や配線ミスによって生じる高 di/dt によって、デバイスが損傷しないことが保証されます。OCP が作動すると、$\overline{FAULT}$ ピンは Low にアサートされます。故障応答動作は、前セクションで説明した TMR ピンの構成に従います。

8.3.3 サーマル シャットダウン

接合部温度が T_{ABS_R} を超えて上昇すると、デバイスはパワー パスを無効化して、故障信号を 1 次側に返します。サーマル シャットダウンがトリガされると、$\overline{FAULT}$ ピンが Low にアサートされます。本デバイスは、TMR によってプログラムされた動作 (ラッチオフまたは自動再試行) に従います。本デバイスがシャットダウンする際に負荷からの誘導エネルギーを吸収するため、TVS または他のクランプ回路の使用を推奨します。

8.3.4 ゼロ交差ターンオン

ゼロ交差検出機能は、接尾辞 Z のデバイスに搭載されており、AC システムを対象としています。

デバイスが有効化されると、S1 と S2 の間の電圧がゼロに低下するまで、ターンオンを遅延させます。これにより、特に大きい容量性負荷を駆動する場合に、デバイスへのストレスを最小限に抑えることができます。この機能がないと、突入電流により過電流保護が意図せず作動してしまう可能性があります。

EN ピン、TSD イベント、OCP イベントによってデバイスが無効化された場合、S1 と S2 の間の電圧がゼロに低下するのを待たずに、直ちにシャットダウンします。誘導性負荷を駆動している場合、この即時シャットオフによって電圧スパイクが発生します。本デバイスがシャットダウンする際に負荷からの誘導エネルギーを吸収するため、TVS または他のクランプ回路の使用を推奨します。

8.4 デバイスの機能モード

表 8-1. デバイスの機能モード

VDD	EN	S1S2 状態	I_{S1S2}	$\overline{FAULT}$	コメント
パワーアップ(1)	L	OFF	X	ハイ インピーダンス	VDD 電流はオフ状態の範囲です。
	H	ON	$< I_{OCP}$ $T_j < T_{SD}$	ハイ インピーダンス	VDD 電流はオン状態の範囲です。
	H	OFF	$> I_{OCP}$、$T_j < T_{SD}$	ロー インピーダンス	過電流検出、パワー パス無効化
	H	OFF	$< I_{OCP}$、$T_j > T_{SD}$	ロー インピーダンス	過熱検出、パワー パス無効化
パワーダウン(2)	L	OFF	X	ハイ インピーダンス	VDD 電流はオフ状態の範囲です。
	H	OFF	X	ハイ インピーダンス	1 次側アナログはオン、VDD 電流はオフ状態とオン状態の範囲内です。

(1) VDD ≥ VDD 低電圧立ち上がりスレッショルド。
(2) VDD ≤ VDD 低電圧立ち下がりスレッショルド。

Copyright © 2026 Texas Instruments Incorporated

9 アプリケーションと実装

注

以下のアプリケーション情報は、TI の製品仕様に含まれるものではなく、TI ではその正確性または完全性を保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

9.1 使用上の注意

TPSI8830 に内蔵された双方向 MOSFET およびゲート間機能絶縁により、AC 負荷または DC 負荷のスイッチングが可能となり、従来型の機械式リレーやフォト リレーを置き換えることができます。このアプリケーションでは、家庭用サーモスタットにおける 24VAC 負荷をスイッチングするようにデバイスを構成しています。

9.2 代表的なアプリケーション

9.2.1 サーモスタット

図 9-1 は、スマート サーモスタットの出力リレーとして TPSI8830 使用する代表的なアプリケーションを示しており、機械式リレーやフォトリレーを置き換えるものとなっています。リレー、接触器、ソレノイドなど、多様な負荷を接続できます。



図 9-1. 代表的なサーモスタットのブロック図

低電圧 MCU から 24VAC 負荷を制御するには、両者が同じグランドを共有していないため、ガルバニック絶縁が必要です。サーモスタットに電力を供給する 24VAC トランスにより、主電源の電圧からユーザーを保護するための絶縁が確保されます。通常、この絶縁は常時 100V 未満の電圧下で動作します。TPSI8830 は、デバイスの寿命にわたって 200VAC に耐えられる統合型絶縁バリアを備えており、最大 800VDC のサージに 60 秒間耐えられます。

TPSI8830 は 30mΩ の低いオン抵抗を備えており、大電流時でもサーモスタット ハウジング内の自己発熱を最小限に抑え、温度センサをできる限り周囲温度に近い状態に維持できます。

ADVANCE INFORMATION

ADVANCE INFORMATION

9.2.2 システム レベルのテスト

TPSI8830 は、S1 端子と S2 端子の間に配置された外付け双方向 TVS と組み合わせることで、各種産業標準 IEC-61000-4X をサポートするように設計されています。要求されるクラスに応じて、この TVS のサイズを選定してください。

TPSI8830 は、TI の低 EMI ドライバ技術と SSM (スペクトラム拡散変調) を組み合わせることで、放射エミッションを最小限に抑えています。良好な EMC 性能を確保するため、ピン 1 とピン 2 の間に 0402 100nF のコンデンサを、製造ルールが許す限り近づけて配置することを TI では推奨しています。また、VDD レールに 1μF 以上のシステム容量を追加することも推奨しています。これらの EMC に関する検討事項を講じることで、TPSI8830 は CISPR 32 Class B に適合できます。

9.2.3 設計要件

表 9-1. TPSI8830 の代表的な設計パラメータ

パラメータ	値
公称 S1S2 電圧	24VAC ±10%
1 次側電源 (V_{VDD})	5V ±10%
公称負荷電流	187mA
負荷インダクタンス	340mH

9.2.4 詳細な設計手順



図 9-2. 代表的なアプリケーションの図

TPSI8830 がオンになると、突入電流が短時間デバイスを流れます。目的の最小 OCP スレッショルドを持つバリアントを選択することにより、初期突入時に誤作動が発生しないようにできます。

スイッチがオフになると、誘導性負荷によって電圧スパイクが発生します。このデバイスの内蔵 MOSFET のアバランシェ耐量は限られており、耐えられる総アバランシェ エネルギーは数十ミリジュール程度です。そのため、大きい誘導性負荷を駆動する場合には、S1 端子と S2 端子の間に TVS ダイオード、MOV、その他のクランプ回路を配置することを推奨します。デバイスまたはクランプ回路は、各サイクルにおいて、ピーク電流時に負荷に蓄積されたエネルギーを放散する必要があります。

Copyright © 2026 Texas Instruments Incorporated

短絡などの故障状態では、TPSI8830 または外部クランプ回路は、システムのインダクタンス (長い配線、24VAC トランスの磁化インダクタンスなど) に蓄積されたエネルギーを放散する必要があります。TMR ピンで自動再試行機能を使用するようにデバイスを設定する場合は、アバランシェ中に放散される熱がクランプ回路および TPSI8830 を損傷しないよう、適切な再試行時間を選択してください。

9.3 電源に関する推奨事項

信頼性の高い電源電圧を確保するため、TPSI8830 の VDD ピンと GND ピンの間に、少なくとも 100nF のセラミック コンデンサを配置することを TI では推奨しています。このコンデンサは、製造ルールが許容する範囲で、デバイスの VDD ピンにできるだけ近づけて配置してください。また、VDD レールに 1μF 以上のシステム容量を追加することも推奨しています。

9.4 レイアウト

9.4.1 レイアウトのガイドライン

PCB 設計者は、基板に TPSI8830 を配置する際、いくつかの事項を考慮する必要があります。

本デバイスとクランプ回路間のインダクタンスを最小限に抑えるため、TVS または他のクランプ回路をデバイスの近くに配置することを推奨します。スペースの制約があるアプリケーションでは、クランプを TPSI8830 と同じ基板上で、フィールド側のコネクタ付近に配置しても問題ありません。

良好な EMC 性能を確保するため、ピン 1 とピン 2 の間に 0402 100nF のコンデンサを、製造ルールが許す限り近づけて配置することを TI では推奨しています。

9.4.1.1 EMI に関する考慮事項

TPSI8830 は、スペクトラム拡散変調 (SSM) と、TI の低 EMI ドライバ技術を採用しています。レイアウトと電源に関する推奨事項に従えば、EMI 性能要件を満たすために、システム設計に関する追加の検討事項は不要です。

9.4.2 レイアウト例

PCB レイアウトの例を、図 9-3 に示します。この図では、信号と部品にラベル付けされています。



図 9-3. TPSI8830 のレイアウト例

ADVANCE INFORMATION

ADVANCE INFORMATION

10 デバイスおよびドキュメントのサポート

テキサス・インスツルメンツでは、幅広い開発ツールを提供しています。デバイスの性能の評価、コードの生成、ソリューションの開発を行うためのツールとソフトウェアを以下で紹介します。

10.1 サード・パーティ製品に関する免責事項

サード・パーティ製品またはサービスに関するテキサス・インスツルメンツの出版物は、単独またはテキサス・インスツルメンツの製品、サービスと一緒に提供される場合に関係なく、サード・パーティ製品またはサービスの適合性に関する是認、サード・パーティ製品またはサービスの是認の表明を意味するものではありません。

10.2 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。 変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

10.3 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計で必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの使用条件を参照してください。

10.4 商標

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.
すべての商標は、それぞれの所有者に帰属します。

10.5 静電気放電に関する注意事項

この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

10.6 用語集

テキサス・インスツルメンツ用語集　　この用語集には、用語や略語の一覧および定義が記載されています。

11 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

日付	改訂	注
May 2026	*	初版リリース

Copyright © 2026 Texas Instruments Incorporated

12 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

ADVANCE INFORMATION

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、 TI の販売条件 、 TI の総合的な品質ガイドライン 、 ti.com または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。 TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2026, Texas Instruments Incorporated

最終更新日：2025 年 10 月