


TPSM82A823x、TPSM82A824x 3A および 4A、高効率、降圧コンバータ MicroSiP™ ™ パワー モジュール、インダクタ内蔵

1 特長

- 高効率
 - $V_{IN} = 3.3V$ 、 $V_{OUT} = 1.2V$ のとき 92% を超える
 - $V_{IN} = 5V$ 、 $V_{OUT} = 3.3V$ のとき 97% を超える
- 2.5V ~ 5.5V の入力電圧範囲
- 可変出力電圧範囲: 0.6V ~ V_{IN}
- V_{IN} で 26 μA の動作時静止電流 = 5V (非スイッチング)
- 強制 PWM (パルス幅変調) (TPSM82A823A、TPSM82A824A) および PSM (自動パワー セーブ モード) の各バージョン
- 100% デューティ サイクルにより低ドロップアウト動作が可能 ($V_{IN} - V_{OUT}$ の最小電圧降下)
- 出力放電
- パワー グッド出力
- プリバイアス付きの出力スタートアップ機能を備えたソフト スタートアップを内蔵
- 過熱保護および自動回復機能付きヒカップ短絡保護
- 2.2MHz の固定スイッチング周波数
- ピーク電流モード制御
- TPSM82821、TPSM82822、TPSM82823 とピンおよびフットプリント互換
- 2.5mm × 2mm の設計サイズ、最大高さ 1.2mm の 10 ピン μSiP

2 アプリケーション

- 光モジュール
- マシンビジョン
- 産業用 PC
- PLC
- 有線ネットワーク
- ポイントオブロード (POL) 電力変換
- FPGA、DSP コア電源
- SSD およびストレージシステム



アプリケーション例 TPSM82A823x

3 説明

TPSM82A823x および TPSM82A824x は、MicroSiP™ パッケージに封止された 3A および 4A の同期整流降圧コンバータ モジュールで、コンパクトな設計向けにインダクタが内蔵されています。ピーク効率は、出力電流 1A ~ 2A の間で発生します。


インダクタを内蔵することで、設計が簡素化され、外部部品が削減され、PCB 面積も節約できます。TPSM82A823A および TPSM82A824A は PWM で動作します。TPSM82A823 および TPSM82A824 は、軽負荷時に自動 PSM をサポートしています。すべてのバリエーションは、2.2MHz 固定周波数で動作し、負荷および入力電圧の変動に対して安定したレギュレーションを行うためのピーク電流モード制御を備えています。

EN および PG ピンによってフレキシブルなシーケンシングが可能です。内蔵のソフト スタートアップにより、入力電源からの突入電流が減少します。過熱保護および過電流短絡保護機能により、堅牢で信頼性の高い設計を実現できます。

製品情報

部品番号	パッケージ (1)	パッケージ サイズ (2)
TPSM82A823	SIH (μSiP , 10)	2.5mm × 2mm
TPSM82A823A		
TPSM82A824		
TPSM82A824A		

- 詳細については、[セクション 11](#) を参照してください。
- パッケージ サイズ (長さ × 幅) は公称値であり、該当する場合はピンも含まれます。



TPSM82A823A、TPSM82A824A 効率 1.2V 出力



目次

1 特長	1	7.4 デバイスの機能モード.....	8
2 アプリケーション	1	8 アプリケーションと実装	10
3 説明	1	8.1 使用上の注意.....	10
4 デバイス比較表	3	8.2 代表的なアプリケーション.....	10
5 ピン構成および機能	3	8.3 電源に関する推奨事項.....	21
6 仕様	4	8.4 レイアウト.....	21
6.1 絶対最大定格.....	4	9 デバイスおよびドキュメントのサポート	23
6.2 ESD 定格.....	4	9.1 デバイス サポート.....	23
6.3 推奨動作条件.....	4	9.2 ドキュメントのサポート.....	23
6.4 熱に関する情報.....	4	9.3 ドキュメントの更新通知を受け取る方法.....	23
6.5 電気的特性.....	5	9.4 サポート・リソース.....	23
6.6 代表的特性.....	6	9.5 商標.....	23
7 詳細説明	7	9.6 静電気放電に関する注意事項.....	23
7.1 概要.....	7	9.7 用語集.....	24
7.2 機能ブロック図.....	7	10 改訂履歴	24
7.3 機能説明.....	7	11 メカニカル、パッケージ、および注文情報	24

4 デバイス比較表

発注用部品番号 ⁽¹⁾	出力電圧	動作モード	ピーク効率 ($V_{IN} = 3.3V$, $V_{OUT} = 1.2V$)		出力電流
			I_{OUT} 範囲	効率	
TPSM82A823ASIHR	可変	強制 PWM	1A~2A	91% ~ 92%	3A
TPSM82A823SIHR	可変	自動 PSM	1A~2A	91% ~ 92%	3A
TPSM82A824ASIHR	可変	強制 PWM	1A~2A	91% ~ 92%	4A
TPSM82A824SIHR	可変	自動 PSM	1A~2A	91% ~ 92%	4A

(1) 利用可能なすべてのパッケージについては、データシートの末尾にある注文情報を参照してください。

5 ピン構成および機能




図 5-1. SIH パッケージ、 μ SiP 10 ピン (上面図)

表 5-1. ピンの機能

ピン		タイプ ⁽¹⁾	説明
名称	番号		
VIN	1, 2	PWR	入力電圧ピン
EN	3	I	デバイス イネーブル ピン。このピンを High に駆動すると、デバイスがオンになります。このピンを Low に駆動すると、デバイスがオフになります。フローティングのままにしないでください。
PG	4	O	パワー グッドは、ウィンドウ コンパレータがあるオープンドレイン出力です。プルアップ抵抗は最大 5.5V の電圧に接続できます。使用しない場合は GND に接続するか、オープンのままにします。
VOUT	5, 6, 7	PWR	出力電圧ピン
FB	8	I	フィードバック ピン。このピンは、出力電圧抵抗分圧器の中心に接続します。
GND	9, 10	PWR	グラウンド ピン

(1) I = 入力、O = 出力、PWR = パワー

6 仕様

6.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り) ⁽¹⁾

		最小値	最大値	単位
ピン電圧 ⁽²⁾	V _{IN} , EN, PG	-0.3	6	V
ピン電圧 ⁽²⁾	V _{OUT}	-0.3	V _{IN} + 0.3	V
ピン電圧 ⁽²⁾	FB	-0.3	3	V
動作時接合部温度	T _J	-40	125	°C
保存温度	T _{stg}	-55	125	°C

- (1) 「絶対最大定格」の範囲外の動作は、デバイスの永続的な損傷の原因となる可能性があります。「絶対最大定格」は、これらの条件において、または「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを意味するものではありません。「絶対最大定格」の範囲内であっても「推奨動作条件」の範囲外で使用すると、デバイスが完全に機能しない可能性があり、デバイスの信頼性、機能、性能に影響を及ぼし、デバイスの寿命を縮める可能性があります。
- (2) すべての電圧値は、回路のグランド端子 GND を基準としたものです。

6.2 ESD 定格

		値	単位
V _(ESD)	静電放電	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 準拠 ⁽¹⁾	±2000
		デバイス帯電モデル (CDM)、ANSI/ESDA/JEDEC JS-002 準拠 ⁽²⁾	±500

- (1) JEDEC のドキュメント JEP155 に、500V HBM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。
- (2) JEDEC のドキュメント JEP157 に、250V CDM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。

6.3 推奨動作条件

動作時接合部温度範囲内 (特に記述のない限り)

			最小値	公称値	最大値	単位
V _{IN}	入力電源電圧範囲		2.5		5.5	V
V _{OUT}	出力電圧範囲		0.6		V _{IN}	V
C _{OUT}	実効出力キャパシタンス	V _{OUT} < 1.2V		120		μF
C _{OUT}	実効出力キャパシタンス	1.2V ≤ V _{OUT} < 1.8V		45		μF
C _{OUT}	実効出力キャパシタンス	V _{OUT} ≥ 1.8V		45		μF
I _{OUT}	出力電流範囲	TPSM82A823x	0		3	A
I _{PG}	パワー グッド入力電流能力		0		1	mA
T _J	動作時接合部温度		-40		125	°C

6.4 熱に関する情報

熱評価基準 ⁽¹⁾		TPSM82A823x, TPSM82A824x		単位
		SIH (JEDEC) ⁽²⁾	SIH (評価基板)	
		10 ピン	10 ピン	
R _{θJA}	接合部から周囲への熱抵抗	77.2	72.7	°C/W
R _{θJC(top)}	接合部からケース (上面) への熱抵抗	47.6	該当なし	°C/W
R _{θJB}	接合部から基板への熱抵抗	28.5	該当なし	°C/W
Ψ _{JT}	接合部から上面への特性パラメータ	7.2	11.6	°C/W
Ψ _{JB}	接合部から基板への特性パラメータ	28.5	28.8	°C/W

- (1) 従来および最新の熱評価基準の詳細については、『半導体および IC パッケージの熱評価基準』アプリケーション ノートを参照してください。
- (2) 4 層、サーマルビアなしの JEDEC 標準 PCB。

6.5 電気的特性

$T_J = -40^{\circ}\text{C} \sim +125^{\circ}\text{C}$ 、 $V_{IN} = 2.5\text{V} \sim 5.5\text{V}$ 。代表値は、 $T_J = 25^{\circ}\text{C}$ および $V_{IN} = 5\text{V}$ です (特に記述のない限り)。

パラメータ		テスト条件	最小値	標準値	最大値	単位
電源						
$I_{Q(VIN)}$	VIN 静止電流	非スイッチング、 $V_{EN} = \text{High}$ 、 $V_{FB} = 610\text{mV}$		26		μA
$I_{SD(VIN)}$	VIN のシャットダウン時消費電流	$T_J = -40^{\circ}\text{C} \sim 85^{\circ}\text{C}$ 、 $V_{EN} = \text{Low}$		0.01	4	μA
UVLO						
$V_{UVLO(R)}$	VIN UVLO 立ち上がりスレッショルド	V_{IN} 立ち上がり	2.3	2.4	2.5	V
$V_{UVLO(F)}$	VIN UVLO 立ち下がりスレッショルド	V_{IN} 立ち下がり	2.2	2.3	2.4	V
イネーブル						
$V_{EN(R)}$	EN 電圧立ち上がりスレッショルド	EN 立ち上がり、スイッチングはイネーブル	1.2			V
$V_{EN(F)}$	EN 電圧立ち下がりスレッショルド	EN 立ち下がり、スイッチングはディスエーブル			0.4	V
$V_{EN(LKG)}$	EN の入力リーク電流	$V_{EN} = 5\text{V}$			100	nA
基準電圧						
V_{FB}	FB 電圧	$T_J = 0^{\circ}\text{C} \sim 125^{\circ}\text{C}$ 、PWM モード	594	600	606	mV
V_{FB}	FB 電圧	PWM モード	591	600	609	mV
$I_{FB(LKG)}$	FB の入力リーク電流	$V_{FB} = 0.6\text{V}$			100	nA
スイッチング周波数						
$f_{SW(FCCM)}$	スイッチング周波数、FPWM 動作	$V_{IN} = 5\text{V}$ 、 $V_{OUT} = 1.8\text{V}$		2200		kHz
スタートアップ						
	内部固定ソフトスタート時間	EN = High から $V_{FB} = 0.56\text{V}$		0.5	1	ms
電力段						
R_{DP}	ドロップアウト抵抗	$V_{IN} = 5\text{V}$		50		m Ω
過電流保護						
$I_{HS(OC)}$	ハイサイド ピーク電流制限	$V_{IN} = 5\text{V}$	8.2	10		A
$I_{LS(OC)}$	ローサイドのバレー電流制限	$V_{IN} = 5\text{V}$		9.1		A
パワー グッド						
V_{PGTH}	パワー グッド スレッショルド	PG ピン Low、FB 立ち下がり		93.5		%
V_{PGTH}	パワー グッド スレッショルド	PG ピン High、FB 立ち上がり		96		%
	PG 遅延立ち下がり			30		μs
	PG 遅延立ち上がり			10		μs
$I_{PG(LKG)}$	オープン ドレイン出力が High の PG ピンのリーク電流	$V_{PG} = 5\text{V}$			100	nA
	PG ピン出力 Low レベル電圧	$I_{PG} = 1\text{mA}$			200	mV
出力放電						
	V_{OUT} ピンの出力放電電流	$V_{IN} = 3\text{V}$ 、 $V_{OUT} = 2.0\text{V}$		150		mA
サーマル シャットダウン						
$T_{J(SD)}$	サーマル シャットダウンのスレッショルド	温度上昇		170		$^{\circ}\text{C}$
$T_{J(HYS)}$	サーマル シャットダウン ヒステリシス			20		$^{\circ}\text{C}$

6.6 代表的特性




図 6-1. TPSM82A823/TPSM82A823A ドロップアウト抵抗




図 6-2. 静止電流




図 6-3. シャットダウン電流





図 6-4. VIN に対する fSW

7 詳細説明

7.1 概要

TPSM82A823x および TPSM82A824x デバイスは、インダクタが内蔵された高効率の同期整流降圧コンバータ モジュールです。このデバイスは、ピーク電流制御方式に基づく適応型オフ時間機能を使用します。このデバイスは、中負荷から重負荷の電流では公称 2.2MHz のスイッチング周波数で動作します。オフ時間制御回路は、 V_{IN}/V_{OUT} の比に基づいてローサイド MOSFET のオフ時間を調整し、変化する入力電圧、出力電圧、負荷電流の条件にわたってスイッチング周波数を安定した状態に保ちます。

7.2 機能ブロック図



7.3 機能説明

7.3.1 パワー セーブモード

TPSM82A823A および TPSM82A824A は強制 PWM モードで動作し、パワー セーブ モードが永続的に非アクティブになっています。このデバイスは、負荷電流、温度、制限値の範囲内でも、一定のスイッチング周波数を維持するよう設計されています (f_{SW} と V_{IN} の関係のグラフを参照)。TPSM82A823A および TPSM82A824A は異なり、TPSM82A823 および TPSM82A824 デバイスは、インダクタ電流が不連続になると、軽負荷時には自動的にパワー セーブ モード (PSM) に移行します。パワー セーブ モードでは、コンバータはスイッチング周波数を低減し、消費電流を最小化します。パワー

セーブ モードでは、出力電圧が公称出力電圧をわずかに上回ります。この影響は、出力コンデンサを増やすか、フィード フォワード コンデンサを追加することで最小化されます。

7.3.2 100% デューティ サイクル対応の低ドロップアウト動作

すべてのデバイス ファミリー メンバーは、100% のデューティ サイクル モードに移行することで、入力と出力の間の電圧差を低く抑えます。このモードでは、ハイサイド MOSFET スイッチが継続的にオンになり、ローサイド MOSFET スイッチはオフになります。出力レギュレーションを維持するための入力電圧の最小値は、負荷電流と出力電圧に応じて、次のように計算されます。

$$V_{IN(MIN)} = V_{OUT} + I_{OUT} \times R_{DS(ON)} + R_{DCR} \quad (1)$$

ここで、

- $R_{DS(ON)}$ = ハイサイド FET オン抵抗
- R_{DCR} = インダクタ オーム抵抗 (DCR)

7.3.3 ソフト スタート

デバイスをオンにした後、内部のソフト スタートアップ回路により、指定された時間内に出力電圧が設定点まで上昇します (セクション 6.5 参照)。この動作により、突入電流が最小限に抑えられ、定義された V_{OUT} ランプが供給されます。また、ソフト スタートアップ回路は、内部インピーダンスが高い 1 次セルや再充電可能バッテリーの過剰な電圧降下も防止します。

TPSM82A823x および TPSM82A824x ファミリーは、プリバイアスされたコンデンサへのコンデンサのスタートアップを保護します。コンバータは、印加されたプリバイアス電圧からのスイッチングを開始し、出力電圧を公称設定ポイントに上昇させます。

7.3.4 スイッチ電流制限と短絡保護回路 (HICCUP)

スイッチ電流制限により、デバイスを大きなインダクタ電流から保護して、バッテリーや入力電圧レールから過剰な電流が流れるのを防ぎます。インダクタの短絡や飽和、過負荷、または出力回路の短絡状態が原因で、過剰な電流が発生する場合があります。インダクタ電流がスレッショルド I_{LIM} に達すると、ハイサイド MOSFET がオフになり、ローサイド MOSFET がオンになって、適応型オフ時間でインダクタ電流を減少させます。

このスイッチ電流制限が 32 回トリガされると、デバイスは電流制限をさらに 32 サイクルにわたって下げ、その後スイッチングを停止して出力を保護します。その後、150µs の標準の遅延時間が経過すると、本デバイスは自動的に新しいスタートアップを開始します。この動作を、ヒカップ モード短絡保護と呼びます。デバイスは、高負荷状態が解消されるまでこのモードを繰り返します。ヒカップ保護は、スタートアップ中もアクティブです。

7.3.5 低電圧誤動作防止

低入力電圧時のデバイスの誤動作を防止するため、電圧が V_{UVLO} より低い場合に 100mV のヒステリシスをもってデバイスをシャットダウンする、低電圧誤動作防止 (UVLO) が実装されています。

7.3.6 サーマル シャットダウン

接合部温度が $T_{J(SD)}$ を超えると、デバイスはサーマル シャットダウン状態に移行し、スイッチングを停止します。デバイス温度がスレッショルドの $T_{J(HYS)}$ を下回ると、デバイスは自動的に通常動作に戻ります。

7.4 デバイスの機能モード

7.4.1 アクティブ化および非アクティブ化

本デバイスは、EN 入力を High に駆動することでアクティブになります。したがって、ロジック Low にすると、デバイスは非アクティブになり、消費電流が $I_{SD(VIN)}$ まで減少してシャットダウン モードに移行します。デバイスがアクティブの場合、内部電力段はスイッチングを開始し、出力電圧を設定点電圧にレギュレートします。EN 入力は終端させ、フローティングのままにしないでください。

7.4.2 パワー グッド

TPSM82A823x および TPSM82A824x ファミリーには、出力電圧が目標値に達し、本デバイスの準備が整ったかどうかを示すため、パワー グッド (PG) 機能が内蔵されています。PG 信号は、スタートアップ時の複数のレールのシーケンシングに使用できます。PG ピンは、推奨入力電圧レベルに合致する任意の電圧に接続されたプルアップ抵抗を必要とするオープンドレイン出力です。EN、UVLO (低電圧誤動作防止)、サーマル シャットダウンにより本デバイスがターンオフされると、PG は Low になります。PG ピンが Low に維持されるには、VIN が印加され続けている必要があります。

パワー グッド出力を使用しない場合、PG ピンを GND に接続するか、オープンのままにします。

表 7-1. パワー グッド インジケータの機能表

ロジック信号				PG のステータス
V _{IN}	EN	サーマル シャットダウン	V _{OUT}	
V _{IN} > UVLO _x	High	なし	ターゲットの V _{OUT}	高インピーダンス
			V _{OUT} < ターゲット	Low
	Low	x	x	Low
	x	あり	x	Low
1.8V < V _{IN} < UVLO	x	x	x	Low
V _{IN} < 1.8V	x	x	x	指定なし ⁽¹⁾

(1) 1.8V のスレッシュホールドは、PG ピン出力トランジスタが定義された Low レベル出力を維持する最小 V_{IN} レベルを表します。このレベルより低い場合、PG ピンの動作は規定されていません。

7.4.3 出力放電

出力放電機能の目的は、本デバイスがオフになったときに出力電圧の設定されたダウンランプを確保し、出力電圧を約 0V に維持することです。出力放電は、EN ピンがロジック Low に設定されているとき、およびサーマル シャットダウン中にアクティブになります。UVLO では、放電はアクティブではありません。

8 アプリケーションと実装

注

以下のアプリケーションのセクションにある情報は、TI コンポーネントの仕様に含まれるものではなく、TI は、その精度も完全性も保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。また、お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

8.1 使用上の注意

以下のセクションでは、代表的なアプリケーションに基づいて、いくつかの入力および出力電圧の選択肢について、電源設計を完成させるための外部部品の設計について説明します。

8.2 代表的なアプリケーション




図 8-1. TPSM82A823x および TPSM82A824x の代表的なアプリケーション回路 (例として TPSM82A823x)

8.2.1 設計要件

この設計例では、表 8-1 に記載されているパラメータを入力パラメータとして使用します

表 8-1. 設計パラメータ

設計パラメータ	数値の例
入力電圧	2.5V ~ 5.5V
出力電圧	1.2V
最大出力電流	3.0A

この例で使用する部品のリストを 表 8-2 に示します。

表 8-2. 部品のリスト

リファレンス	説明	メーカー (1)
C _{IN}	22μF、セラミックコンデンサ、10V、X7R、サイズ 0805、GRM21BZ71A226KE15L	Murata
C _{OUT}	3 × 22μF、セラミックコンデンサ、10V、X7R、サイズ 0805、GRM21BZ71A226KE15L	Murata
R1, R2	チップ抵抗、1%、サイズ 0603	標準
C _{FF}	過渡特性の改善または PSM リプル低減のために必要な場合は、オプシオンで 120pF (R2 = 100kΩ)	標準

(1) 『サードパーティ製品に関する免責事項』を参照してください。

8.2.2 詳細な設計手順

8.2.2.1 出力電圧の設定

出力電圧を式 2 に従って、0.6V ~ V_{IN} の範囲内に設定するように、R1 および R2 の抵抗を選択します。フィードバック (FB) ネットがノイズの影響を受けにくくするには、R2 を 100k Ω 以下に設定して、電圧デバイダに少なくとも 6 μ A の電流が流れるようにします。『[DC/DC コンバータの抵抗性帰還分圧器の設計上の検討事項](#)』Analog Design Journal で説明されているように、FB 抵抗の値を小さくすると、ノイズ耐性が向上しますが、軽負荷効率は低下します。

$$R1 = R2 \times \left(\frac{V_{OUT}}{V_{FB}} - 1 \right) = R2 \times \left(\frac{V_{OUT}}{0.6V} - 1 \right) \quad (2)$$

8.2.2.2 フィードフォワード コンデンサ

過渡応答を改善するため、TI は R1 と並列にフィードフォワード コンデンサ (C_{FF}) を配置します。TPSM82A823 では、フィードフォワード コンデンサにより PSM リップルも改善されます。 C_{FF} 値を求めるには、以下の式を使用します。R2 の推奨 100k Ω 値については、 C_{FF} の計算値は 120pF です。

$$C_{FF} = \frac{12\mu s}{R2} \quad (3)$$

8.2.2.3 入力および出力コンデンサの選択

最良の出力と入力電圧フィルタリングを実現するには、セラミック コンデンサが必要です。入力コンデンサは、入力電圧リップルを最小化し、入力電圧スパイクを抑制し、このデバイスに安定したシステムレールを提供します。コンデンサの値は、デバイスの入力電圧が低電圧誤動作防止レベルを下回らないように、十分に大きくする必要があります。10 μ F (5 μ F 実効) 入力コンデンサは、1.5A のインダクタ リップル電流と、200m Ω のソース インピーダンス ($V_{OUT} = 1.2V$) からの 3.3V 入力電圧について、適切な計算の開始点になります。これらの条件での入力リップルは約 50mV です。出力コンデンサの容量は 44 μ F から 100 μ F までの範囲で変更可能です。推奨される標準的な出力コンデンサ値は、X5R または X7R 誘電体を使用した $2 \times 22\mu F$ または $3 \times 22\mu F$ です。本デバイスのピーク電流モード制御方式により、リップルに敏感なアプリケーションでは 100 μ F 上の出力コンデンサの値が可能ですが、設計者はループ安定性解析 (ボード線図) を実行する必要があります。フィードフォワード コンデンサにより、過渡性能が向上します。

高容量のセラミック コンデンサには DC バイアス効果による容量の減少が発生し、最終的な実効容量に大きな影響を与えます。パッケージ サイズと電圧定格を考慮しながら、適切なコンデンサを慎重に選択してください。有効入力容量が 5 μ F 以上であり、有効出力容量が 28 μ F 以上であることを確認してください。

8.2.3 TPSM82A823x と TPSM82A824x の性能曲線

8.2.3.1 PSM 性能曲線




図 8-2. 効率




図 8-3. 効率




図 8-4. 効率




図 8-5. 効率




図 8-6. 効率




図 8-7. 効率




図 8-8. 効率




図 8-9. 効率




図 8-10. 効率




図 8-11. 効率




図 8-12. 効率






図 8-13. 効率




$V_{OUT} = 3.3V$ $T_A = 25^\circ C$ TPSM82A823,
TPSM82A824

図 8-14. VOUT の精度




$V_{OUT} = 3.3V$ $T_A = 85^\circ C$ TPSM82A823,
TPSM82A824

図 8-15. VOUT の精度




$V_{OUT} = 2.5V$ $T_A = 25^\circ C$ TPSM82A823,
TPSM82A824

図 8-16. VOUT の精度




$V_{OUT} = 2.5V$ $T_A = 85^\circ C$ TPSM82A823,
TPSM82A824

図 8-17. VOUT の精度




$V_{OUT} = 1.8V$ $T_A = 25^\circ C$ TPSM82A823,
TPSM82A824

図 8-18. VOUT の精度




$V_{OUT} = 1.8V$ $T_A = 85^\circ C$ TPSM82A823,
TPSM82A824

図 8-19. VOUT の精度




$V_{OUT} = 1.2V$ $T_A = 25^\circ C$ TPSM82A823, TPSM82A824

図 8-20. VOUT の精度




$V_{OUT} = 1.2V$ $T_A = 85^\circ C$ TPSM82A823, TPSM82A824

図 8-21. VOUT の精度




$V_{OUT} = 0.9V$ $T_A = 25^\circ C$ TPSM82A823, TPSM82A824

図 8-22. VOUT の精度




$V_{OUT} = 0.9V$ $T_A = 85^\circ C$ TPSM82A823, TPSM82A824

図 8-23. VOUT の精度



$V_{OUT} = 0.6V$ $T_A = 25^\circ C$ TPSM82A823, TPSM82A824

図 8-24. VOUT の精度



$V_{OUT} = 0.6V$ $T_A = 85^\circ C$ TPSM82A823, TPSM82A824

図 8-25. VOUT の精度

8.2.3.2 PWM 性能曲線




図 8-26. 効率




図 8-27. 効率




図 8-28. 効率




図 8-29. 効率




図 8-30. 効率




図 8-31. 効率




図 8-32. 効率




図 8-33. 効率




図 8-34. 効率




図 8-35. 効率




図 8-36. 効率






図 8-37. 効率




$V_{OUT} = 3.3V$ $T_A = 25^\circ C$ TPSM82A823A,
TPSM82A824A

図 8-38. VOUT の精度




$V_{OUT} = 3.3V$ $T_A = 85^\circ C$ TPSM82A823A,
TPSM82A824A

図 8-39. VOUT の精度




$V_{OUT} = 2.5V$ $T_A = 25^\circ C$ TPSM82A823A,
TPSM82A824A

図 8-40. VOUT の精度




$V_{OUT} = 2.5V$ $T_A = 85^\circ C$ TPSM82A823A,
TPSM82A824A

図 8-41. VOUT の精度




$V_{OUT} = 1.8V$ $T_A = 25^\circ C$ TPSM82A823A,
TPSM82A824A

図 8-42. VOUT の精度




$V_{OUT} = 1.8V$ $T_A = 85^\circ C$ TPSM82A823A,
TPSM82A824A

図 8-43. VOUT の精度




$V_{OUT} = 1.2V$ $T_A = 25^\circ C$ TPSM82A823A,
TPSM82A824A

図 8-44. VOUT の精度




$V_{OUT} = 1.2V$ $T_A = 85^\circ C$ TPSM82A823A,
TPSM82A824A

図 8-45. VOUT の精度




$V_{OUT} = 0.9V$ $T_A = 25^\circ C$ TPSM82A823A,
TPSM82A824A

図 8-46. VOUT の精度




$V_{OUT} = 0.9V$ $T_A = 85^\circ C$ TPSM82A823A,
TPSM82A824A

図 8-47. VOUT の精度



$V_{OUT} = 0.6V$ $T_A = 25^\circ C$ TPSM82A823A,
TPSM82A824A

図 8-48. VOUT の精度



$V_{OUT} = 0.6V$ $T_A = 85^\circ C$ TPSM82A823A,
TPSM82A824A

図 8-49. VOUT の精度

8.2.3.3 アプリケーション曲線




図 8-50. 安全動作領域




図 8-51. 安全動作領域




図 8-52. 出力リップル、PWM モード




図 8-53. 出力リップル、PWM モード




図 8-54. 負荷なしのスタートアップ/シャットダウン




図 8-55. 抵抗性負荷時のスタートアップ/シャットダウン

8.3 電源に関する推奨事項

これらのデバイスは、2.5V ~ 5.5V の入力電源電圧範囲で動作するように設計されています。TPSM82A823x および TPSM82A824x の平均入力電流を計算するには、次の式を使用します。

$$I_{IN} = \frac{1}{\eta} \times \frac{V_{OUT} \times I_{OUT}}{V_{IN}} \quad (4)$$

アプリケーションに対して電源の定格電流が十分であることを確認してください。

8.4 レイアウト

8.4.1 レイアウトのガイドライン

特に高いスイッチング周波数の場合、スイッチ モード電源を動作させるために、適切なレイアウトが非常に重要です。TPSM82A823x および TPSM82A824x の PCB レイアウトでは、最高の性能を得るために細心の注意が必要です。レイアウトが不適切な場合、ラインと負荷のレギュレーションの不良、不安定、EMI 放射の増加、ノイズの増加などの問題につながる可能性があります。一般的なベスト プラクティスの詳細な説明については、『[降圧コンバータの優れた PCB レイアウトを行うための 5 つのステップ](#)』Analog Design Journal を参照してください。デバイスに固有の推奨事項を以下に示します。

- 入力コンデンサは、デバイスの VIN ピンおよび GND ピンにできるだけ近づけて配置してください。この配置は、最も重要な部品配置です。入力コンデンサはビアを避けて VIN ピンと GND ピンに直接配線します。
- 出力コンデンサのグラウンドは VOUT および GND ピンの近くに配置し、ビアを避けて直接配線します。
- FB 抵抗 R1 と R2、およびフィードフォワード コンデンサ C_{FF} を FB ピンの近くに配置して、ノイズのピックアップを最小限に抑えます。
- 推奨レイアウトは評価基板に実装されており、『TPSM8282xEVM-080 および TPSM8282xAEVM-127 評価基板』ユーザー ガイドに記載されています。
- TPSM82A823x および TPSM82A824x の推奨ランド パターンは、このデータシートの末尾に記載されています。最良の製造結果を実現するには、一部のピン (VIN、VOUT、GND など) を大きな銅プレーンに接続するときに、必ず SMD (はんだマスク定義) としてパッドを作成します。SMD パッドを使用すると、各パッドのサイズが同じに維持され、リフロー中にはんだによってデバイスが引っ張られるのを避けられます。

8.4.2 レイアウト例




図 8-56. 可変デバイス用の TPSM82A823x PCB レイアウト (部品リストによる BOM、C2 に 2 × 22μF)

この例は、原則を示すための予備的なものです。最終的なレイアウトでは、C2 に 2 × 22μF を追加することが含まれています。

8.4.2.1 熱に関する注意事項

TPSM82A823x モジュールの温度は、125°C の最大定格未満に維持する必要があります。放熱性能を向上させるための 3 つの基本的なアプローチを以下に示します。

- PCB 設計による消費電力性能の改善。
- 部品の PCB への熱結合の改善。
- システムへのエアフローの導入。

TPSM82A823x のモジュール温度の概算値を推定するには、このデータシートに記載されている標準的な効率を目的のアプリケーション条件に適用して、モジュールの消費電力を計算します。次に、消費電力に熱抵抗を乗算して、モジュールの温度上昇を計算します。この方法を使用してデバイスの最大温度を計算すると、安全動作領域 (SOA) グラフは、周囲温度が高い場合に最大出力電流に必要なディレーティングを示します。実際のアプリケーションにおける熱パラメータの使い方の詳細については、以下のアプリケーション ノートを参照してください。『[JEDEC PCB 設計を使用するリニアおよびロジック パッケージの熱特性](#)』および『[半導体および IC パッケージの熱評価基準](#)』。

9 デバイスおよびドキュメントのサポート

9.1 デバイス サポート

9.1.1 サード・パーティ製品に関する免責事項

サード・パーティ製品またはサービスに関するテキサス・インスツルメンツの出版物は、単独またはテキサス・インスツルメンツの製品、サービスと一緒に提供される場合に関係なく、サード・パーティ製品またはサービスの適合性に関する是認、サード・パーティ製品またはサービスの是認の表明を意味するものではありません。

9.1.2 開発サポート

9.1.2.1 モジュールとシミュレータ

PSpice® for TI は、アナログ回路の性能評価に役立つ設計およびシミュレーション環境です。レイアウトと製造に移る前に、サブシステムの設計とプロトタイプ的设计を作成することで、開発コストを削減し、市場投入までの期間を短縮できます。

9.2 ドキュメントのサポート

9.2.1 関連資料

関連資料については、以下を参照してください。

- テキサス インスツルメンツ、[TPSM82822EVM-080 評価基板 EVM ユーザー ガイド](#)
- テキサス インスツルメンツ、[『JEDEC PCB 設計を使用するリニアおよびロジック パッケージの熱特性』](#)
- テキサス インスツルメンツ、[『TPSM8282xEVM-080 および TPSM8282xAEVM-127 評価基板』ユーザー ガイド](#)
- テキサス インスツルメンツ、[『降圧コンバータの優れた PCB レイアウトを実現する 5 つのステップ』Analog Design Journal](#)
- テキサス インスツルメンツ、[『DC/DC コンバータにおける抵抗性帰還デバイダの設計上の検討事項』Analog Design Journal](#)

9.3 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

9.4 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計に必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの使用条件を参照してください。

9.5 商標

MicroSiP™ and テキサス・インスツルメンツ E2E™ are trademarks of Texas Instruments.

PSpice® is a registered trademark of Cadence Design Systems, Inc..

すべての商標は、それぞれの所有者に帰属します。

9.6 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

9.7 用語集

テキサス・インスツルメンツ用語集

この用語集には、用語や略語の一覧および定義が記載されています。

10 改訂履歴

日付	改訂	注
July 2026	*	初版リリース

11 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
TPSM82A823ASIHR	Active	Production	uSiP (SIH) 10	3000 LARGE T&R	-			-	FC A
TPSM82A823SIHR	Active	Production	uSiP (SIH) 10	3000 LARGE T&R	-			-	FC B
TPSM82A824ASIHR	Active	Production	uSiP (SIH) 10	3000 LARGE T&R	-			-	FC C
TPSM82A824SIHR	Active	Production	uSiP (SIH) 10	3000 LARGE T&R	-			-	FC D

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.



⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.



4231667/A 02/2025

NOTES:

MicroSiP is a trademark of Texas Instruments


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Pick and place nozzle $\varnothing$ 0.33 mm or smaller recommended.

EXAMPLE BOARD LAYOUT


SIH0010A

uSIP™ - 1.2 mm max height


MICRO SYSTEM IN PACKAGE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:25X



NON SOLDER MASK
DEFINED



SOLDER MASK DEFINED

SOLDER MASK DETAILS
NOT TO SCALE

4231667/A 02/2025

NOTES: (continued)


4. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/sluea271).

EXAMPLE STENCIL DESIGN

SIH0010A

uSIP™ - 1.2 mm max height

MICRO SYSTEM IN PACKAGE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:25X

4231667/A 02/2025

NOTES: (continued)

5. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとし、TI は一切の責任を拒否します。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2026, Texas Instruments Incorporated

最終更新日：2025 年 10 月