

TRF0108-SP 放射線耐性保証 (RHA)、DC 近傍から 12GHz、差動からシングルエンドへの RF アンプ

1 特長

- 標準マイクロ回路図面 (SMD) 5962-25201
- 放射線:
 - 吸収線量 (TID)
 - 放射線耐性保証 (RHA): TID 最大 100krad (Si)
 - 低線量率感度の向上 (ELDRS) フリー プロセス
 - 最大 100krad (Si) TID の高線量率放射線ロット受け入れテスト (HDR RLAT)
 - シングル イベント効果 (SEE)
 - シングル イベント ラッチアップ (SEL) 耐性: 線エネルギー付与 (LET) = 75MeVcm²/mg
 - シングル イベント過渡 (SET) 特性: LET = 75MeV-cm²/mg
- 宇宙グレードの QML-P
 - 鉛フリー構造
 - 拡張温度範囲: -55°C ~ +125°C
- 差動からシングルエンドへの (D2S) RF アンプ
- DC 近傍から 12GHz
- ゲイン: 2GHz 時に 15.2dB
- OP1dB: 11.4dBm (2GHz)、9.4dBm (6GHz)
- OIP3: 27dBm (2GHz)、28.5dBm (6GHz)
- NF: 10.9dB (2GHz)、12.1dB (6GHz)
- HD2 (1GHz): 2dBm で -57dBc
- HD3 (1GHz): 2dBm で -57dBc
- 付加 (残留) 位相ノイズ (1GHz):
 - 154.6dBc/Hz (10kHz オフセット時)
- ゲイン不平衡および位相不平衡: ± 0.6 dB および $\pm 3^\circ$
- 差動入力 100 Ω に整合し、シングルエンド出力は 50 Ω に整合
- パワーダウン機能
- 5V 電源
- 動作電流: 170mA

2 アプリケーション

- RF DAC との直接インターフェイス
- 航空宇宙および防衛
- フェーズド アレイレーダー
- 通信ペイロード
- レーダー画像処理ペイロード

3 説明

TRF0108-SP は、非常に高性能な差動-シングルエンド (D2S) アンプで、無線周波数 (RF) アプリケーション用に最適化されています。このデバイスは、高性能 DAC39RF10-SP または AFE7950-SP などの D/A コンバータ (DAC) で駆動する場合に D2S 変換を必要とするアプリケーションに最適です。オンチップのマッチング部品により、プリント基板 (PCB) の実装が簡素化され、使用可能な帯域幅全体にわたって最高の性能を実現できます。このデバイスは、テキサス・インスツルメンツの先進的な相補型 BiCMOS プロセスで製造され、省スペースの WQFN-FCRLF 2mm x 2mm パッケージで供給されます。


TRF0108-SP は 5V 単一電源で動作し、消費有効電流は約 170mA です。またパワーダウン機能を利用して、消費電力を削減することも可能です。

製品情報

型番 ⁽¹⁾	グレード ⁽²⁾	本体サイズ ⁽³⁾
5962R2520101PXE	QML-P	2mm x 2mm 質量 = 7.558mg
TRF0108RPVTSP/EM	エンジニアリング サンプル ⁽⁴⁾	

- 詳細については、[セクション 10](#) を参照してください。
- 部品のグレードについての詳細は、[部品のグレード](#) をご覧ください。
- ボディサイズ (長さ x 幅) は公称値であり、ピンも含まれます。質量は公称値です。
- これらのユニットは、技術的な評価のみを目的としています。これらのサンプルは、標準とは異なるフローに従って処理されています。これらのユニットは、認定、量産、放射線テスト、航空での使用には適していません。部品は、MIL に規定されている温度範囲全体にわたる性能も動作寿命全体にわたる性能も保証されていません。





TRF0108-SP を RF DAC で駆動

目次

1 特長	1	6.4 デバイスの機能モード	18
2 アプリケーション	1	7 アプリケーションと実装	20
3 説明	1	7.1 アプリケーション情報.....	20
4 ピン構成および機能	4	7.2 代表的なアプリケーション.....	20
5 仕様	5	7.3 電源に関する推奨事項.....	22
5.1 絶対最大定格.....	5	7.4 レイアウト.....	23
5.2 ESD 定格.....	5	8 デバイスおよびドキュメントのサポート	24
5.3 推奨動作条件.....	5	8.1 ドキュメントのサポート.....	24
5.4 熱に関する情報.....	5	8.2 ドキュメントの更新通知を受け取る方法.....	24
5.5 電気的特性.....	6	8.3 サポート・リソース.....	24
5.6 品質適合検査.....	8	8.4 商標.....	24
5.7 代表的特性.....	9	8.5 静電気放電に関する注意事項.....	24
6 詳細説明	18	8.6 用語集.....	24
6.1 概要.....	18	9 改訂履歴	24
6.2 機能ブロック図.....	18	10 メカニカル、パッケージ、および注文情報	24
6.3 機能説明.....	18	10.1 メカニカル データ.....	25

4 ピン構成および機能




図 4-1. RPV パッケージ、12 ピン WQFN-FCRLF (上面図)

表 4-1. ピンの機能

ピン		タイプ	説明
名称	番号		
INM	5	入力	差動信号入力、負
INP	6	入力	差動信号入力、正
OUT	11	出力	シングルエンド出力
PD	2	入力	パワーダウン信号。GND を基準にする 1.8V および 3.3V ロジックをサポートします。 0 = チップ イネーブル 1 = パワーダウン
VDD	9	電源	正電源ピン
GND	1、3、4、7、8、 10、12	電源	グラウンド
サーマル パッド	パッド	—	サーマル パッド、GND に接続します。

5 仕様

5.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り) ⁽¹⁾

		最小値	最大値	単位
V _{DD}	電源電圧	-0.3	5.5	V
V _{PD}	パワーダウン ピン電圧	-0.3	3.7 ⁽²⁾	V
INP、INM	入力ピン電源		20 ⁽³⁾	dBm
T _J	接合部温度		150	°C
T _{stg}	保存温度	-65	150	°C

(1) 「絶対最大定格」外での操作は、デバイスに恒久的な損傷を引き起こす可能性があります。「絶対最大定格」は、これらの条件において、または「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを暗に示すものではありません。「絶対最大定格」の範囲内であっても「推奨動作条件」の範囲外で使用情况、デバイスは完全に機能するとは限らず、このことがデバイスの信頼性、機能、性能に影響を及ぼし、デバイスの寿命を縮める可能性があります。

(2) V_{DD} が存在しない場合、最大値は 0.3V です。

(3) デバイス電源が供給されていない場合は、デバイスのピンのスイングを ±0.3V に制限します。

5.2 ESD 定格

			値	単位
V _(ESD)	静電放電	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 に準拠、すべてのピン ⁽¹⁾	±1000	V
		デバイス帯電モデル (CDM)、ANSI/ESDA/JEDEC JS-002 に準拠、すべてのピン ⁽²⁾	±250	

(1) JEDEC のドキュメント JEP155 に、500V HBM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。

(2) JEDEC のドキュメント JEP157 に、250V CDM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。

5.3 推奨動作条件

自由気流での動作温度範囲内 (特に記述のない限り)

		最小値	公称値	最大値	単位
V _{DD}	電源電圧	4.75	5	5.25	V
T _A	周囲の気温	-55	25		°C
T _J	接合部温度			125	°C

5.4 熱に関する情報

熱評価基準 ⁽¹⁾		デバイス	単位
		RPV (WQFN-FCRLF)	
		12 ピン	
R _{θJA}	接合部から周囲への熱抵抗	66.7	°C/W
R _{θJC(top)}	接合部からケース (上面) への熱抵抗	35.3	°C/W
R _{θJB}	接合部から基板への熱抵抗	31.1	°C/W
Ψ _{JT}	接合部から上面への特性パラメータ	0.6	°C/W
Ψ _{JB}	接合部から基板への特性パラメータ	31.1	°C/W
R _{θJC(bot)}	接合部からケース (底面) への熱抵抗	10.7	°C/W

(1) 従来および最新の熱評価基準の詳細については、『[半導体および IC パッケージの熱評価基準](#)』アプリケーション レポートを参照してください。

5.5 電気的特性

$T_A = 25^\circ\text{C}$ 、 $V_{DD} = 5\text{V}$ 、入力および出力に 100nF の AC カップリング コンデンサ、 $R_S = 100\Omega$ での差動入力、 $R_L = 50\Omega$ での出力の場合 (特に記述のない限り)

パラメータ		テスト条件	サブグループ	最小値	標準値	最大値	単位
AC 特性							
Ssd21	ゲイン	f = 0.5GHz		15.2			dB
		f = 1.29G	[4]	13.8	15.3	16.8	
			[5]	13.6		16.6	
			[6]	13.6		17.6	
		f = 2GHz		15.2			
		f = 2.58G	[4]	13.6	15.6	17.6	
			[5]	13.5		17.5	
			[6]	13.4		18.4	
		f = 4GHz		15.9			
		f = 6GHz		16.8			
f = 8GHz		17.1					
Sdd11	入力リターン ロス	f = 10MHz～8GHz		-16			dB
Sss22	出力リターン ロス	f = 10MHz～8GHz		-12			dB
Sds12	逆アイソレーション	f = 10MHz～8GHz		-48			dB
lmb _{GAIN}	ゲイン不均衡	f = 10MHz～8GHz		±0.6			dB
lmb _{PHASE}	位相不均衡	f = 10MHz～8GHz		±3			度
CMRR	同相信号除去比	f = 2GHz		-45			dB
OP1dB	出力 1dB の圧縮ポイント	f = 0.5GHz		11			dBm
		f = 2GHz		11.4			
		f = 4GHz		11			
		f = 6GHz		9.4			
		f = 8GHz		7			
NF	ノイズ指数	f = 0.5GHz		10			dB
		f = 2GHz		10.9			
		f = 4GHz		11			
		f = 6GHz		12.1			
		f = 8GHz		12.3			
OIP2	出力の 2 次インターセプト ポイント	f = 0.5GHz、P _{out} = -4dBm/ トーン (10MHz 間隔)		56			dBm
		f = 1GHz、P _{out} = -4dBm/ トーン (10MHz 間隔)		51			
		f = 2GHz、P _{out} = -4dBm/ トーン (10MHz 間隔)		43			
		f = 4GHz、P _{out} = -4dBm/ トーン (10MHz 間隔)		34			

$T_A = 25^\circ\text{C}$, $V_{DD} = 5\text{V}$ 、入力および出力に 100nF の AC カップリング コンデンサ、 $R_S = 100\Omega$ での差動入力、 $R_L = 50\Omega$ での出力の場合 (特に記述のない限り)

パラメータ		テスト条件	サブグループ	最小値	標準値	最大値	単位
OIP3	出力の 3 次インターセプト ポイント	$f = 0.5\text{GHz}$, $P_{\text{out}} = -4\text{dBm}$ / トーン (10MHz 間隔)			30.5		dBm
		$f = 2\text{GHz}$, $P_{\text{out}} = -4\text{dBm}$ / トーン (10MHz 間隔)			27		
		$f = 4\text{GHz}$, $P_{\text{out}} = -4\text{dBm}$ / トーン (10MHz 間隔)			26.5		
		$f = 6\text{GHz}$, $P_{\text{out}} = -4\text{dBm}$ / トーン (10MHz 間隔)			28.5		
		$f = 8\text{GHz}$, $P_{\text{out}} = -4\text{dBm}$ / トーン (10MHz 間隔)			19.5		
HD2	2 次高調波歪	$f = 0.5\text{GHz}$, $P_{\text{out}} = 2\text{dBm}$			-61		dBc
		$f = 1\text{GHz}$, $P_{\text{out}} = 2\text{dBm}$			-57		
		$f = 2\text{GHz}$, $P_{\text{out}} = 2\text{dBm}$			-49		
		$f = 4\text{GHz}$, $P_{\text{out}} = 2\text{dBm}$			-39		
HD3	3 次高調波歪	$f = 0.5\text{GHz}$, $P_{\text{out}} = 2\text{dBm}$			-61		dBc
		$f = 1\text{GHz}$, $P_{\text{out}} = 2\text{dBm}$			-57		
		$f = 2\text{GHz}$, $P_{\text{out}} = 2\text{dBm}$			-50		
		$f = 4\text{GHz}$, $P_{\text{out}} = 2\text{dBm}$			-43		
IMD2	2 次相互変調歪み	$f = 0.5\text{GHz}$, $P_{\text{out}} = -4\text{dBm}$ / トーン (10MHz 間隔)			-60		dBc
		$f = 1\text{GHz}$, $P_{\text{out}} = -4\text{dBm}$ / トーン (10MHz 間隔)			-55		
		$f = 2\text{GHz}$, $P_{\text{out}} = -4\text{dBm}$ / トーン (10MHz 間隔)			-47		
		$f = 4\text{GHz}$, $P_{\text{out}} = -4\text{dBm}$ / トーン (10MHz 間隔)			-38		
IMD3	3 次相互変調歪み	$f = 0.5\text{GHz}$, $P_{\text{out}} = -4\text{dBm}$ / トーン (10MHz 間隔)			-69		dBc
		$f = 1.29\text{GHz}$, $P_O = -4\text{dBm}$ / トーン (10MHz 間隔)	[4]		-57.5		
			[5]		-54.1		
			[6]		-58.5		
		$f = 2\text{GHz}$, $P_{\text{out}} = -4\text{dBm}$ / トーン (10MHz 間隔)			-62		
		$f = 2.58\text{GHz}$, $P_O = -4\text{dBm}$ / トーン (10MHz 間隔)	[4]		-48.7		
			[5]		-46.3		
			[6]		-50.5		
		$f = 4\text{GHz}$, $P_{\text{out}} = -4\text{dBm}$ / トーン (10MHz 間隔)			-61		
		$f = 6\text{GHz}$, $P_{\text{out}} = -4\text{dBm}$ / トーン (10MHz 間隔)			-65		
		$f = 8\text{GHz}$, $P_{\text{out}} = -4\text{dBm}$ / トーン (10MHz 間隔)			-47		

$T_A = 25^\circ\text{C}$ 、 $V_{DD} = 5\text{V}$ 、入力および出力に 100nF の AC カップリング コンデンサ、 $R_S = 100\Omega$ での差動入力、 $R_L = 50\Omega$ での出力の場合 (特に記述のない限り)

パラメータ		テスト条件	サブグループ	最小値	標準値	最大値	単位
PN	付加 (残留) 位相ノイズ	f = 1GHz、P _{out} = 6dBm、100Hz オフセット			-138.9		dBc/Hz
		f = 1GHz、P _{out} = 6dBm、1kHz オフセット			-148		
		f = 1GHz、P _{out} = 6dBm、10kHz オフセット			-154.6		
インピーダンス							
Z _I	差動入力インピーダンス	f = dc (デバイス内部)			100		Ω
Z _O	シングルエンド出力インピーダンス	f = dc (デバイス内部)			30		Ω
過渡応答							
t _{REC}	オーバードライブの復帰時間	0.9V _p の差動入力パルス幅 1.5ns を使用			2		ns
電源							
I _{QA}	アクティブ電流	V _{DD} ピンの電流、PD = 0	[1, 2, 3]	140	170	215	mA
I _{QPD}	パワーダウン静止時電流	V _{DD} ピンの電流、PD = 1	[1, 2, 3]		13	16.5	mA
パワーダウン							
V _{PDHIGH}	PD ピンはロジック high		[1, 2, 3]	1.45			V
V _{PDLOW}	PD ピンはロジック low		[1, 2, 3]			0.8	V
I _{PDBIAS}	PD バイアス電流	PD ピンの電流、PD = High (1.8V ロジック)	[1, 2, 3]		40	75	μA
		PD ピンの電流、PD = High (3.3V ロジック)	[1, 2, 3]		200	250	μA
C _{PD}	PD ピンの容量				2		pF

5.6 品質適合検査


品質適合検査

サブグループ	説明
1	+25°C における静的テスト
2	最大定格動作温度における静的テスト
3	最小定格動作温度における静的テスト
4	+25°C における動的テスト
5	最大定格動作温度における動的テスト
6	最小定格動作温度における動的テスト

1. MIL-STD-883、方法 5005 - グループ A (電氣的テスト)


5.7 代表的特性

$T_A = 25^\circ\text{C}$ 、温度曲線は周囲温度を規定、 $V_{DD} = 5\text{V}$ 、入力および出力に 100nF の AC カップリング コンデンサ、 $R_S = 100\Omega$ での差動入力、 $R_L = 50\Omega$ での出力の場合 (特に記述のない限り)




3 ポートの VNA 測定、-20dBm パワー / ポート

図 5-1. 温度範囲全体にわたるゲイン




3 ポートの VNA 測定、-20dBm パワー / ポート

図 5-2. 電源電圧範囲全体にわたるゲイン




3 ポートの VNA 測定、-20dBm パワー / ポート

図 5-3. 温度範囲全体にわたる入力リターン 損失




3 ポートの VNA 測定、-20dBm パワー / ポート

図 5-4. 電源電圧範囲全体にわたる入力反射損失



3 ポートの VNA 測定、-20dBm パワー / ポート

図 5-5. 温度範囲全体での出力リターン 損失




3 ポートの VNA 測定、-20dBm パワー / ポート

図 5-6. 電源電圧範囲全体にわたる出力反射損失


5.7 代表的特性 (続き)

$T_A = 25^\circ\text{C}$ 、温度曲線は周囲温度を規定、 $V_{DD} = 5\text{V}$ 、入力および出力に 100nF の AC カップリング コンデンサ、 $R_S = 100\Omega$ での差動入力、 $R_L = 50\Omega$ での出力の場合 (特に記述のない限り)




3 ポートの VNA 測定、 -20dBm パワー / ポート

図 5-7. 温度範囲全体での逆絶縁




3 ポートの VNA 測定、 -20dBm パワー / ポート

図 5-8. 電源電圧範囲全体にわたる逆絶縁




$P_{\text{out}} = -4\text{dBm}$ / トーン、 10MHz 間隔

図 5-9. 動作温度範囲での OIP3




$P_{\text{out}} = -4\text{dBm}$ / トーン、 10MHz 間隔

図 5-10. 電源電圧での OIP3



$P_{\text{out}} = -4\text{dBm}$ / トーン、 10MHz 間隔

図 5-11. 全温度範囲で IMD3 低い



$P_{\text{out}} = -4\text{dBm}$ / トーン、 10MHz 間隔

図 5-12. 電源電圧全体で IMD3 低い

5.7 代表的特性 (続き)

$T_A = 25^\circ\text{C}$ 、温度曲線は周囲温度を規定、 $V_{DD} = 5\text{V}$ 、入力および出力に 100nF の AC カップリング コンデンサ、 $R_S = 100\Omega$ での差動入力、 $R_L = 50\Omega$ での出力の場合 (特に記述のない限り)




図 5-13. 全温度範囲で IMD3 高い




図 5-14. 電源電圧全体で IMD3 高い




図 5-15. 出力電力全体での IMD3 の低減




図 5-16. 出力電力全体で IMD3 高い




図 5-17. 全温度範囲で OIP2 低い





図 5-18. 電源電圧全体で OIP2 低い


5.7 代表的特性 (続き)

$T_A = 25^\circ\text{C}$ 、温度曲線は周囲温度を規定、 $V_{DD} = 5\text{V}$ 、入力および出力に 100nF の AC カップリング コンデンサ、 $R_S = 100\Omega$ での差動入力、 $R_L = 50\Omega$ での出力の場合 (特に記述のない限り)




$P_{out} = -4\text{dBm}$ / トーン、10MHz 間隔

図 5-19. 全温度範囲で OIP2 高い




$P_{out} = -4\text{dBm}$ / トーン、10MHz 間隔

図 5-20. 電源電圧全体で OIP2 高い




$P_{out} = -4\text{dBm}$ / トーン、10MHz 間隔

図 5-21. 全温度範囲で IMD2 低い




$P_{out} = -4\text{dBm}$ / トーン、10MHz 間隔

図 5-22. 電源電圧全体で IMD2 低い



$P_{out} = -4\text{dBm}$ / トーン、10MHz 間隔

図 5-23. 全温度範囲で IMD2 高い



$P_{out} = -4\text{dBm}$ / トーン、10MHz 間隔

図 5-24. 電源電圧全体で IMD2 高い

5.7 代表的特性 (続き)

$T_A = 25^\circ\text{C}$ 、温度曲線は周囲温度を規定、 $V_{DD} = 5\text{V}$ 、入力および出力に 100nF の AC カップリング コンデンサ、 $R_S = 100\Omega$ での差動入力、 $R_L = 50\Omega$ での出力の場合 (特に記述のない限り)




図 5-25. 出力電力全体での IMD2 の低減




図 5-26. 出力電力全体で IMD2 高い




図 5-27. 動作温度範囲での HD2




図 5-28. 電源電圧での HD2




図 5-29. 動作温度範囲での HD3




図 5-30. 電源電圧での HD3

5.7 代表的特性 (続き)

$T_A = 25^\circ\text{C}$ 、温度曲線は周囲温度を規定、 $V_{DD} = 5\text{V}$ 、入力および出力に 100nF の AC カップリング コンデンサ、 $R_S = 100\Omega$ での差動入力、 $R_L = 50\Omega$ での出力の場合 (特に記述のない限り)




図 5-31. HD2 出力電力範囲




図 5-32. HD3 出力電力範囲




図 5-33. 動作温度範囲での OP1dB




図 5-34. 電源電圧での OP1dB




図 5-35. 温度範囲全体での NF




図 5-36. 電源電圧範囲全体にわたる NF

5.7 代表的特性 (続き)

$T_A = 25^\circ\text{C}$ 、温度曲線は周囲温度を規定、 $V_{DD} = 5\text{V}$ 、入力および出力に 100nF の AC カップリング コンデンサ、 $R_S = 100\Omega$ での差動入力、 $R_L = 50\Omega$ での出力の場合 (特に記述のない限り)




図 5-37. 温度範囲全体でのゲイン不均衡




図 5-38. 電源電圧範囲全体にわたるゲイン不均衡




図 5-39. 温度範囲全体での位相不均衡




図 5-40. 電源電圧範囲全体にわたる位相不均衡




図 5-41. 温度範囲全体での CMRR





図 5-42. 電源電圧範囲全体にわたる CMRR


5.7 代表的特性 (続き)

$T_A = 25^\circ\text{C}$ 、温度曲線は周囲温度を規定、 $V_{DD} = 5\text{V}$ 、入力および出力に 100nF の AC カップリング コンデンサ、 $R_S = 100\Omega$ での差動入力、 $R_L = 50\Omega$ での出力の場合 (特に記述のない限り)




F = 500MHz、100nF AC カップリング コンデンサ

図 5-43. ターンオン時間




F = 500MHz、100nF AC カップリング コンデンサ

図 5-44. ターンオフ時間




F = 500MHz、22pF AC カップリング コンデンサ

図 5-45. ターンオン時間




F = 500MHz、22pF AC カップリング コンデンサ

図 5-46. ターンオフ時間



0.5V の入力パルス

図 5-47. 過負荷回復



0.9V の入力パルス

図 5-48. 過負荷回復

5.7 代表的特性 (続き)

$T_A = 25^\circ\text{C}$ 、温度曲線は周囲温度を規定、 $V_{DD} = 5\text{V}$ 、入力および出力に 100nF の AC カップリング コンデンサ、 $R_S = 100\Omega$ での差動入力、 $R_L = 50\Omega$ での出力の場合 (特に記述のない限り)




図 5-49. ステップ応答




図 5-50. 付加 (残留) 位相ノイズ




図 5-51. 入力反射損失、Sdd11




図 5-52. 出力反射損失、Sss22


6 詳細説明

6.1 概要

TRF0108-SP は、最大 12GHz の信号帯域幅を持つ無線周波数 (RF) と中間周波数 (IF) アプリケーションに最適化された非常に高性能な差動からシングルエンドへの (D2S) アンプです。このデバイスは、RF DAC の差動出力をシングルエンド出力に変換するのに最適です。このデバイスは 2 段アーキテクチャを採用しており、2GHz で約 15.2dB のゲインを実現します。オンチップのマッチング部品により、プリント基板 (PCB) の実装が簡素化され、使用可能な帯域幅全体にわたって最高の性能を実現できます。またパワーダウン機能を利用して、消費電力を削減することも可能です。

6.2 機能ブロック図

下図に、TRF0108-SP の機能ブロック図を示します。差動入力 100Ω に整合させ、シングルエンド出力は 50Ω に整合させます。入力同相電圧は内部で設定されているため、AC 結合アプリケーションが簡素化されます。



6.3 機能説明

6.3.1 AC 結合の構成

5V 単一電源動作時の AC 結合構成の TRF0108-SP を図 6-1 に示します。入力同相電圧は内部的に設定されているため、デバイスのバイアスが簡素化されます。入力と出力の AC カップリング コンデンサの値により、ゲインの低域カットオフ周波数が設定されます。最小信号周波数が 10MHz の場合は、100nF の AC カップリング コンデンサを使用します。最小信号周波数が 9kHz の場合は、各入力ピンと出力ピンに 100nF のコンデンサと並列に 4.7μF コンデンサを使用します。




図 6-1. AC 結合構成で使用する TRF0108-SP

6.4 デバイスの機能モード

TRF0108-SP には、アクティブ モードとパワーダウン モードの 2 つの機能モードがあります。これらの機能モードは、次のセクションで説明するように PD ピンで制御します。

6.4.1 パワーダウン モード

デバイスには、パワーダウン オプションもあります。PD ピンは、アンプの電源オフに使用されます。このピンは 1.8V と 3.3V の両方のデジタル ロジックをサポートし、GND を基準としています。ロジック 1 にするとデバイスはオフになり、デバイスは低静止電流状態になります。

無効化されている場合でも、信号路は依然として内部回路を通過します。無効化されたデバイスに適用される入力信号は、このパスを経由して低レベルで出力に現れます。

7 アプリケーションと実装

注

以下のアプリケーション セクションにある情報は、TI の製品仕様に含まれるものではなく、TI はその正確性も完全性も保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。また、お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

7.1 アプリケーション情報

7.1.1 熱に関する注意事項

TRF0108-SP は、熱特性が優れた 2mm × 2mm の WQFN-FCRLF パッケージで提供されます。チップの下のサーマルパッドを広いグラウンド プレーンに接続します。可能であれば、4 つの角でチップの他の GND ピンへのグラウンド プレーンを短絡し、PCB の最上層への熱伝搬を可能にします。PCB の最上層のサーマル パッド プレーンを内層のグラウンド プレーンに接続するサーマルビアを使用して、内層に放熱できます。

7.2 代表的なアプリケーション

7.2.1 RF DAC バッファ アンプ

TRF0108-SP の一般的なアプリケーションは、DAC39RF10-SP や AFE7950-SP などの RF DAC 用のバッファ アンプとして機能し、これらは差動出力を備えています。従来型のパッシブ バランは、高帯域のリニア アンプが使用困難なため、RF DAC を搭載したインターフェイスに使用されていました。TRF0108-SP は、ゲインおよび位相不均衡、入力および出力反射損失が優れている差動からシングルエンドへのアンプで、DAC バッファ アプリケーション向けのかさばる高価なパッシブ バランの性能を上回ります。TRF0108-SP は、広帯域パッシブ バランとゲインブロックの機能を 1 個の 2mm × 2mm パッケージに統合しているため、チャンネル数の多い RF システムの PCB 面積を低減できます。

以下の図に、TRF0108-SP を D2S RF アンプとして使用して、差動 DAC 出力をシングルエンドに変換して RF ゲインを供給する回路図を示します。




図 7-1. RF DAC とのインターフェイス

7.2.1.1 設計要件

TRF0108-SP は、RF DAC の差動出力を 4GHz の広い帯域幅にわたってシングルエンド出力に変換するために必要です。50Ω の負荷に 6dBm の電力を供給して、良好な出力反射損失をもたらします。

表 7-1. 設計パラメータ

パラメータ	値
RF 信号周波数範囲	10MHz ~ 4GHz
DAC サンプルングレート	10GSPS
出力電力 (2GHz)	6dBm
出力反射損失、S22	-12dB

7.2.1.2 詳細な設計手順

このアプリケーションには、DAC39RF10-SP などの RF DAC を選択します。この DAC は、10GSPS でのサンプルングと 4GHz に必要な RF 信号周波数範囲をサポートしているためです。DAC39RF10-SP は、-1dBFS で動作している場合、2GHz で -0.4dBm の信号レベルを出力します。TRF0108-SP は、2GHz でゲイン 15.2dB と 11.4dBm の OP1dB を有します。したがって、6dBm の出力電力が得られるように、DAC の出力に 8.8dB 減衰器パッドを追加します。オプションで 5GHz ローパス フィルタを追加して、2 次ナイキスト ゾーンの DAC イメージを除去することもできます。TRF0108-SP 仕様から、このデバイスは出力反射損失の設計要件を満たしています。

表 7-2 に、設計における減衰器およびローパス フィルタの部品値を示します。

表 7-2. DAC39RF10-SP インターフェイスの減衰器およびローパス フィルタの部品値

セクション	記号	タイプ	値
アッテネータ	R1	抵抗	24 Ω
アッテネータ	R2	抵抗	80 Ω
アッテネータ	R3	抵抗	24 Ω
ローパス フィルタ	C1	コンデンサ	0.5pF
ローパス フィルタ	C2	コンデンサ	0.8pF
ローパス フィルタ	C3	コンデンサ	0.5pF
ローパス フィルタ	L1	インダクタ	2nH
ローパス フィルタ	L2	インダクタ	2nH

7.2.1.3 アプリケーション特性の波形

図 7-2 に、前のセクションの設計に対してスペクトル アナライザで測定された出力応答を示します。




図 7-2. フィルタを含む出力応答

7.3 電源に関する推奨事項

7.3.1 単電源動作

TRF0108-SP は、AC 結合アプリケーション向けに 5V 単一電源動作をサポートしています。高周波性能を実現するには、電源のデカップリングが不可欠です。通常、VDD 電源デカップリングに 2 つまたは 3 つのコンデンサを使用します。220nF、小型フォームファクタの 0201 サイズの部品を、デバイスの VDD ピンの近くに配置します。小型コンデンサの隣に 0402 サイズの 2.2μF バルク デカップリング コンデンサを使用します。電源ノイズをフィルタするため、フェライト ビーズをさらに使用できます。その他のレイアウトに関する推奨事項を[セクション 7.4](#) に示します。

7.4 レイアウト

7.4.1 レイアウトのガイドライン

TRF0108-SP は、ゲインが約 15.2dB の広帯域の帰還型アンプです。比較的高いゲインを持つ広帯域 RF アンプを使用して設計する場合は、安定性と最適な性能を維持するためにこれらのプリント基板 (PCB) レイアウト ガイドラインに従ってください。

- マルチレイヤ基板を使用して、シグナル インテグリティ、パワー インテグリティ、熱性能を維持します。
- RF 入力および出力ラインを接地された同一平面導波管 (GCPW) ラインとして配線します。第 2 層では、RF パターンの下に連続的なグランド プレーンを使用し、アンプ領域の下に連続的なグランドプレーンを使用します。
- 位相不均衡を最小化するため、入力差動ラインの長さを一致させます。
- 可能な場合は、小型フットプリントの受動部品を使用します。
- グランド プレーンは、十分にスティッチされたビアを使用して、すべての層に接続します。
- 最上層のサーマル パッドを PCB の内層にあるグランド プレーンに接続するデバイスの下にサーマル ビアを配置します。また、放熱性を向上させるため、サーマル パッドは GND ピンを介して上層のグランド プレーンに接続します。

7.4.2 レイアウト例




図 7-3. レイアウト例：配置と最上層

www.ti.com から注文できる [TRF0108SP-EVM](#) を使用して TRF0108-SP を評価します。評価ボードの構造とテスト設定に関する追加情報については、『[TRF0108-SP EVM ユーザー ガイド](#)』を参照してください。

8 デバイスおよびドキュメントのサポート

8.1 ドキュメントのサポート

8.1.1 関連資料

関連資料については、以下を参照してください。

- テキサス インスツルメンツ、『[TRF0108-SP 評価基板ユーザー ガイド](#)』
- テキサス インスツルメンツ、『[TRF0108-SP 総電離線量 \(TID\) レポート](#)』
- テキサス インスツルメンツ、『[TRF0108-SP シングル イベント効果テスト レポート](#)』

8.2 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

8.3 サポート・リソース

[テキサス・インスツルメンツ E2E™ サポート・フォーラム](#)は、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計に必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの[使用条件](#)を参照してください。

8.4 商標

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

8.5 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

8.6 用語集

[テキサス・インスツルメンツ用語集](#) この用語集には、用語や略語の一覧および定義が記載されています。

9 改訂履歴


日付	改訂	注
July 2026	*	初版リリース

10 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

10.1 メカニカル データ

RPV0012A **PACKAGE OUTLINE** **WQFN-FCRLF - 0.7 mm max height** PLASTIC QUAD FLATPACK - NO LEAD



NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

EXAMPLE BOARD LAYOUT

RPV0012A

WQFN-FCRLF - 0.7 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



NOTES: (continued)


- This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/sluea271).
- Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

RPV0012A

WQFN-FCRLF - 0.7 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.125 MM THICK STENCIL
SCALE: 30X
EXPOSED PAD 13
90% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE

4225258/C 08/2025

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
5962R2520101PXE	Active	Production	WQFN-HR (RPV) 12	250 SMALL T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-55 to 125	201
TRF0108RPVTSP/EM	Active	Production	WQFN-HR (RPV) 12	250 SMALL T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-55 to 125	201

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF TRF0108-SP :

- Catalog : [TRF0108-SEP](#)


NOTE: Qualified Version Definitions:

- Catalog - TI's standard catalog product



WQFN-FCRLF - 0.7 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



4225258/C 08/2025

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

EXAMPLE BOARD LAYOUT


RPV0012A

WQFN-FCRLF - 0.7 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 30X



SOLDER MASK DETAILS

4225258/C 08/2025

NOTES: (continued)


- This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/sluea271).
- Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

EXAMPLE STENCIL DESIGN

RPV0012A

WQFN-FCRLF - 0.7 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.125 MM THICK STENCIL
SCALE: 30X

EXPOSED PAD 13
90% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE

4225258/C 08/2025

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含みいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとし、TI は一切の責任を拒否します。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2026, Texas Instruments Incorporated

最終更新日：2025 年 10 月