



# UCC28050, UCC28051 UCC38050, UCC38051

# 臨界モードPFCコントローラ

# 特長

- 臨界モードの力率改善コントローラ
- 改善したマルチプライヤ機能のより広入力/負荷変動 に対応が可能
- スルーレート・コンパレータによる過渡応答の改善
- ゼロ・パワー検出により軽負荷状態時OVPを防止
- 精密内部基準電圧による精密出力レギュレーション
- 過電圧保護(OVP)、オープン・フィードバック保護、 イネーブル回路
- ±750mAのピーク・ゲート駆動電流
- 低起動電流及び低動作電流
- 2種類のUVLO電圧
- 鉛フリー・パッケージ
- 業界標準のピン互換


# アプリケーション

- デスクトップ、モニタ、照明機器、OA機器、TV、 セットトップ・ボックス(STB)用スイッチモード電源
- ACアダプタ電源 標準電源
- 電子安定器

# 概要

UCC38050及びUCC38051は、IEC61000-3-2高調波対策の規格 およびJIS C61000-3-2電磁両立性第3-2部に準拠することが必要 とされる低電力から中電力程度の電源システム向けのPFCコントローラです。これらのデバイスは臨界モードで動作する昇圧 プリレギュレータの制御用に設計されます。特長としては、電圧帰還信号の誤差制御用のトランスコンダクタンス電圧アンプ、入力電圧に比例した電流制御を生成するための広いダイナミックレンジを持つ掛け算器(マルチプライヤ)、電流検出(PWM)コンパレータ、PWMロジック、外部FETを駆動するためのトー

#### SIMPLIFIED APPLICATION DIAGRAM



この資料は、Texas Instruments Incorporated (TI) が英文で記述した資料を、皆様のご理解の一助として頂くために日本テキサス・インスツルメンツ (日本TI) が英文から和文へ翻訳して作成したものです。

資料によっては正規英語版資料の更新に対応していないものがあります。 日本TIによる和文資料は、あくまでもTI正規英語版をご理解頂くための補助的参考資料としてご使用下さい。

製品のご検討およびご採用にあたりましては必ず正規英語版の最新資料を ご確認下さい。

Tlおよび日本Tlは、正規英語版にて更新の情報を提供しているにもかかわらず、更新以前の情報に基づいて発生した問題や障害等につきましては如何なる責任も負いません。



テムポール型ドライバ、軽負荷状態時過電圧状態を防止するゼロ・パワー検出用回路があります。

臨界動作では、PWM回路はインダクタのゼロ電流検出器 (ZCDピン) により制御されるターンオン信号と、電流検出コンパレータにより管理されるターンオフ信号により発振動作を管理します。さらに、このコントローラは、ピーク電流制限、再起動タイマ、過電圧保護 (OVP)、イネーブルなどの機能を備えています。

UCC38050及びUCC38051は、同等機能を備えている他の業 界コントローラとピン互換であると同時に、多くの機能強化 とより厳しい仕様を実現しているために、電圧変動や負荷変 動に対しても高い安定性を維持できシステムのトータルコス トを低減できます。特に軽負荷時のシステムの特性は、軽負 荷状態時に他製品のように出力電圧が上昇して過電圧状態に なることなしにコントローラ出力をシャットダウンさせるゼ ロ・パワー検出を内蔵して、軽負荷時のシステム特性が大幅に 改善されます。また、このデバイスには電圧誤差増幅器の大 信号の過渡特性を改善する画期的なスルーレート改善回路を もっているという特長があります。このデバイスの起動電流 と動作電流はBICMOSプロセスを利用することで非常に低い ため低消費電力化と起動抵抗損出が大幅に改善できます。高 精度の内蔵基準電圧回路により正常状態及び過電圧状態でも 精密な出力電圧レギュレーションがもたらされ、その結果シス テムの信頼性が向上します。イネーブル・コンパレータにより、 フィードバック検出パスが断線している場合、または入力電圧 が規定値よりも低い場合にコントローラは不安定動作を防止す るための、低電圧保護回路により、安全な状態の保証がされま

UCC38050とUCC38051には特性上の重要な違いが2つあります。UCC38050のUVLOターンオン・スレッシュホールドが15.8Vであるのに対し、UCC38051では12.5Vです。第二に、

UCC38050の $g_M$ アンプのソース電流は標準で1.3mAであるのに対し、UCC38051では300 $\mu$ Aです。UCC38050は起動スレッシュホールド電圧が高いため、小さなVCC容量で高速で容易に起動ができるのに対し、UCC38051は起動スレッシュホールド電圧が低いため、後段のメイン・コンバータよりPFCデバイス電源を供給する構成にすることにも適しています。

また、UCC38050の $g_M$ アンプは全1.3mA (標準)のソース電流を供給するため、出力が起動時または過渡状態時のどちらかの状態の場合でも、高速起動及び過渡応答の改善が達成できます。UCC38051ではこのソース電流が $300\mu$ A (標準)と小さくなっており誤差電圧が徐々に増加するため、起動時のライン電流の増加が回避されますが、それでもなお過渡応答は良好です。UCC38051はACアダプタなどの複合的なアプリケーションに適しています。一方、UCC38050は、小型VCCコンデンサや過渡応答の改善などの利点が実現できる電子安定器などのアプリケーションに適しています。

動作温度範囲は工業用温度範囲の−40°C~105°C(UCC2805x)、 または商用温度範囲の0°C~70°C(UCC3805x)です。パッケー



# 静雷気放雷対策

静電気放電はわずかな性能の低下から完全なデバイスの故障に至るまで、様々な損傷を与えます。すべての集積回路は、適切なESD保護方法を用いて、取扱いと保存を行うようにして下さい。高精度の集積回路は、損傷に対して敏感であり、極めてわずかなパラメータの変化により、デバイスに規定された仕様に適合しなくなる場合があります。


## **ORDERING INFORMATION**

	UVLO Threshold	g <sub>M</sub> Amplifier	Packaged	Devices <sup>(1)</sup>
$T_A = T_J$	Voltage ON/OFF (V)	Source Current (μA)	SOIC-8 (D)	PDIP-8 (P)
4000440500	15.8 / 9.7	-1300	UCC28050D	UCC28050P
40°C to 105°C	12.5 / 9.7	-300	UCC28051D	UCC28051P
000 +- 7000	15.8 / 9.7	-1300	UCC38050D	UCC38050P
0°C to 70°C	12.5 / 9.7	-300	UCC38051D	UCC38051P

(1) D (SOIC-8) パッケージはテープ/リールで供給されています。型番にRを付けてください (例、UCC28050DR)。リール当たりの数量は2500個です。



## **CONNECTION DIAGRAM**



## **ABSOLUTE MAXIMUM RATINGS**

over operating free-air temperature range unless otherwise noted(1)

		UCCx805x	UNIT
Supply voltage, V <sub>CC</sub>	(Internally clamped)	20	V
Input current into V <sub>CC</sub> clamp	I <sub>DD</sub>	30	
Input current	ZCD	±10	mA
Gate drive current (peak), IDRV	DRV	±750	1
Input voltage range, V <sub>CC</sub>	VO_SNS, MULTIN, CS	5	.,
Maximum negative voltage	VO_SNS, MULTIN, DRV, CS	-0.5	V
De la	D package	650	mW
Power dissipation at T <sub>A</sub> = 25°C	P package	1	W
Operating junction temperature range, T <sub>J</sub>		-55 to 150	
Storage temperature, T <sub>Stg</sub>		-65 to 150	°c
Lead temperature 1,6 mm (1/16 inch) from	case for 10 seconds	300	

<sup>(1)</sup> 絶対最大定格以上のストレスは、製品に恒久的・致命的なダメージを製品に与えることがあります。これはストレスの定格のみについて示してあり、このデータシートの「推奨動作条件」に示された値を越える状態での本製品の機能動作を意味するものではありません。絶対最大定格の状態に長時間置くことは、本製品の信頼性に影響を与えることがあります。



 $\begin{tabular}{ll} \textbf{ELECTRICAL CHARACTERISTICS}\\ \textbf{$T_A$ = 0 °C to 70 °C for the UCC3805x, $-40 °C$ to 105 °C for the UCC2805x, $T_A$ = $T_J$, $V_{CC}$ = 12V. \end{tabular}$ 

# supply

PARAMETER	TEST CONDITIONS	MIN	TYP	MAX	UNITS
V <sub>CC</sub> operating voltage				18	.,
Shunt voltage	IVCC = 25 mA	18	19	20	V
Supply current, off	V <sub>CC</sub> = V <sub>CC</sub> turn on threshold –300 mV		75	125	μΑ
Supply current, disabled	VO_SNS = 0.5 V		2	4	
Supply current, on	75 kHz, C <sub>L</sub> = 0 nF		4	6	mA
Supply current, dynamic operating	75 kHz, C <sub>L</sub> = 1 nF		5	7	

## UVLO

PARAMETER		TEST CONDITIONS	MIN	TYP	MAX	UNITS
M. Arms on the order	UCCx8050		15.4	15.8	16.4	
V <sub>CC</sub> turn-on threshold	UCCx8051		12.0	12.5	13.0	
V <sub>CC</sub> turn-off threshold	•		9.4	9.7	10.0	v
10/10/1	UCCx8050		5.8	6.3	6.8	
UVLO hysteresis	UCCx8051		2.3	2.8	3.3	

# voltage amplifier (VO\_SNS)

PARAMETER		TEST CO	NDITIONS	MIN	TYP	MAX	UNITS
land to the second	UCC3805x			2.46	2.50	2.54	.,
Input voltage (V <sub>REF</sub> )	UCC2805x			2.45	2.50	2.55	V
Input bias current						0.5	μΑ
VCOMP high		VO_SNS = 2.1 V		4.5		5.5	v
VCOMP low		VO_SNS = 2.55 V			1.80	2.45	V
gM		T <sub>J</sub> = 25°C,	V <sub>COMP</sub> = 3.5 V	60	90	130	μS
G	UCCx8050	VO 0NO 04V	V 05V	-0.2	-1.0		mA
Source current	UCCx8051	VO_SNS = 2.1V,	V <sub>COMP</sub> = 3.5 V	-200	-300	-400	μΑ
Sink current		VO_SNS = 2.7 V	V <sub>COMP</sub> = 3.5 V	0.2	1.0		mA

# over voltage protection / enable

PARAMETER		TEST CONDITIONS	MIN	TYP	MAX	UNITS
	UCCx8050		VREF + 0.165	VREF + 0.190	VREF + 0.210	.,
Overvoltage reference	UCCx8051		VREF + 0.150	VREF + 0.180	VREF + 0.210	V
	UCCx8050		175	200	225	
Hysteresis	UCCx8051		150	180	210	mV
Fachla thurshald	UCCx8050		0.62	0.67	0.72	V
Enable threshold	UCCx8051		0.18	0.23	0.28	V
Enable hysteresis	,		0.05	0.10	0.20	V

# multiplier

PARAMETER	TEST CON	NDITIONS	MIN	TYP	MAX	UNITS
Multiplier gain constant (k)	$V_{MULTIN} = 0.5 V$	COMP = 3.5 V	0.43	0.65	0.87	1/V
Dynamic input range, V <sub>MULTIN</sub> INPUT			0 to 2.5	0 to 3.5		٧
Dynamic input range, COMP INPUT			2.5 to 3.8	2.5 to 4.0		V
Input bias current, MULTIN				0.1	1.0	μΑ



 $\label{eq:control} \begin{aligned} &\textbf{ELECTRICAL CHARACTERISTICS} \\ &T_A = 0^{\circ}\text{C to } 70^{\circ}\text{C for the UCC3805x, } -40^{\circ}\text{C to } 105^{\circ}\text{C for the UCC2805x, } \\ &T_A = T_J, \ V_{CC} = 12 \ V. \end{aligned}$ 

#### zero power

PARAMETER	TEST CONDITIONS	MIN	TYP	MAX	UNITS
Zero power comparator threshold <sup>(1)</sup>	Measured on V <sub>COMP</sub>	2.1	2.3	2.5	V

## zero current detect

PARAMETER	TEST CONDITIONS	MIN	TYP	MAX	UNITS
Input threshold (rising edge) (1)		1.5	1.7	2.0	V
Hysteresis <sup>(1)</sup>		250	350	450	mV
Input high clamp	I = 3 mA		5	6	V
Input low clamp	I = -3 mA	0.30	0.65	0.90	V
Restart time delay		200	400		μs

## current sense comparator


PARAMETER	TEST CONDITIONS	MIN	TYP	MAX	UNITS
Input bias current	CS = 0 V		0.1	1.0	μΑ
Input offset voltage(1)		10		10	mV
Delay to output	CS to DRV		300	450	ns
Maximum current sense threshold voltage		1.55	1.70	1.80	٧

# PFC gate driver

PARAMETER	TEST CO	ONDITIONS	MIN	TYP	MAX	UNITS
GT1 pull up resistance	I <sub>OUT</sub> = -125 mA			5	12	Ω
GT1 pull down resistance	I <sub>OUT</sub> = 125 mA			2	10	Ω
GT1 output rise time	C <sub>LOAD</sub> = 1 nF,	$R_{LOAD} = 10 \Omega$		25	75	ns
GT1 output fall time	C <sub>LOAD</sub> = 1 nF,	$R_{LOAD} = 10 \Omega$		10	50	ns

<sup>(1)</sup> 設計で保証されており、テストは行われていません。





# ピンの説明

VO\_SNS(1ピン): このピンは昇圧された出力電圧を抵抗分圧を介して検出します。内部で、このピンはトランスコンダクタンス・アンプ (標準値は2.5V)への反転入力であり、また、OVPコンパレータへの入力でもあります。さらに、このピンをENABLEスレッシュホールドより低くすると出力のスイッチングがオフになり、昇圧動作をしている間もゲート駆動は確実にオフに保たれ、また、帰還回路のパスがオープンの場合でも確実に暴走が回避され安全が確保されます。

COMP(2ピン):トランスコンダクタンス誤差増幅器の出力です。このピンとグランドの間に位相補償の部品が接続されます。通常のアンプと同様にコンデンサをGND間に接続することで位相を制御し抵抗をGND間に接続することで利得を制御できます。このピンの出力電流能力は正常状態時10μAですが、差動入力信号レベルによって約1mAまで増加します。この電圧は2.5Vから3.8Vのダイナミック入力電圧範囲をもつマルチプライヤへの入力のうちの1つです。ゼロ・パワーまたは過電圧状態時、このピンは2.5V(標準)より低くなります。2.3Vより低くなると、ゼロ・パワー・コンパレータ回路が動作し、ゲートのスイッチング動作を停止します。

MULTIN(3ピン): このピンは掛け算器(マルチプライヤ)入力ピンです。入力ライン電圧の瞬時入力電圧を分圧器を介して検出します。この電圧は内部の掛け算器への入力のうちの1つとなります。推奨動作範囲は高入力ライン電圧時には0Vから2.5Vです。

CS(4ピン): このピンはインダクタンス電流を検出し、PWM コンパレータのリセット信号として使用します。内部には、ノイズ対策のためのCR回路が内蔵されており、その機能により出力スイッチング・ノイズ等を除去します。仕様条件によっては別に、スパイクノイズを抑制するため外付けのR-Cフィルタが必要となることもあります。このピンの電圧が1.7Vを越えると掛け算器出力とPWM回路で比較され、オフ信号を生成してスイッチング・サイクルが終了します。CSのスレッシュホール

 $V_{CS} \simeq 0.67 \text{ (COMP} - 2.5 \text{ V) (MULTIN} + V_{OFESET}$ 

ドは以下の式におおよそ等しい値になります。  $V_{
m OFFSET}$ はゼロ・クロス歪を改善するためで約75mVです。



ZCD (5ピン): このピンはゼロ電流信号の検出ピンです。インダクタのゼロ電流信号は補助巻き線や電流トランスなどを利用して間接的にそのタイミングを検出します。インダクタ電流がゼロに達し、その信号が検出された時ZCDピンの入力は"L"レベルになります。外部からのストレスに対する保護のためにこのピンがグランドより低くなるか、または高くなりすぎるのを防止するために内部にクランプ回路が備えられています。デバイスの動作中にゼロ電流信号が400μs以内に1度も検出されないと、リセット・タイマ回路が働きラッチとゲート駆動をセットし再起動を試みます。

**GND(6ピン):**チップのグランドです。全素子はできるだけ最短のループでグランド・ピンに接続してください。

DRV(7ピン):ゲート駆動出力です。この出力はターンオン及びターンオフ時最大750mAまでピーク電流を供給することができます。使用される $V_{CC}$ 電圧にもよりますがピーク電流を制限するためにゲート駆動抵抗を外付けすることが必要な場合があります。UVLO回路が動作すると出力は "L" レベルに保たれます。

VCC (8ピン):電源電圧ピンです。このピンはコンデンサ  $(0.1\mu F$ より大きな値)でバイパスし、GNDに接続してください。UCC38050は約6.3Vの広いUVLOヒステリシス電圧幅をもっています。UCC38051では、UVLOヒステリシス電圧の幅は約2.8Vと狭く起動電圧は約12.5Vです。

# ブロックの説明

#### UVLO及び基準電圧ブロック

この回路部はUVLOスレッシュホールドを精密に制御するために使用される精密な基準電圧を生成します。 $g_M$ アンプの非反転端子用に2.5Vの基準電圧を印加するのに加え、このブロックはOVP、イネーブル、ゼロ・パワー、掛け算器などのブロック用にも基準電圧を生成します。また、全内部回路を駆動するため7.5VのIC内部の電源も生成します。

### 誤差増幅器

UCC3805xの電圧誤差増幅器は約90µSのトランスコンダクタンス値をもつトランスコンダクタンス・アンプです(入力が電圧制御で出力が電流制御)。トランスコンダクタンス・アンプを使用する場合の利点とは帰還ループがないためアンプの反転入力が単に出力電圧からの外付け抵抗分割で決まり、帰還制御では決まらなくかつ高速応答特性で高い直線性を持っていることです。このことにより、VO\_SNSピンを過電圧状態を検出するのに使用することができます。

誤差増幅器のシンク及びソース電流能力はアンプの通常動作 時で約10µAです。しかし、VO\_SNSピンの電圧が正常動作条件  $(VO\_SNS > 1.05 \times V_{REF}, VO\_SNS < 0.88 \times V_{REF})$ の域を越えた場合 は、アンプのスルーレートを改善する追加回路がアクティブに なります。補償コンデンサのスルーレート改善により起動や過 渡応答が速くなります。このことにより、補償コンデンサが通 常のスルーレートの電流動作される場合に起こる可能性のある 出力電圧が高すぎるか、または低すぎるというドリフトが防止 されます。VO\_SNSが正常範囲を越えて上昇した時、シンク電 流能力は改善され1mAを上回ります。VO\_SNSが正常範囲より 低下した時は、UCC38050は1mAを越えるソース電流が可能で、 UCC38051ではソース電流は約350µAです。UCC38051ではソー ス電流が制限されているため、COMPピンの誤差電圧が徐々に 増加するのに貢献し、ライン電流のステップ増加が回避されま す。実際のV<sub>COMP</sub>の増加速度はCOMPピンに接続される補償回 路により決まります。

#### ゼロ電流検出及びリスタート・タイマ・ブロック

昇圧インダクタ電流がゼロになった時、パワーMOSFETのドレイン端の電圧は低下します。この電圧はZCDピンに接続されている二次側巻線により間接的に検出されます。ZCD電流を10mAより低い範囲に収めるよう二次側巻線に直列に接続される抵抗の値を選択してください。ZCDコンパレータの立上りエッジのスレッシュホールドは2.0Vです。補助巻線はZVDピンの正電圧(パワーMOSFETがオフの時)が2.0Vを越えるように選択してください。また、このピンには異常なZCD信号の電圧が入力されたときにデバイスのストレスを軽減するために内部にクランプ回路が内蔵されています。このクランプ回路のシンク/ソース電流能力は10mAです。

リスタート・タイマはゲート駆動が標準で約400μsを越えて連続でオフ状態のままである場合には、ゲート駆動を強制的に "H"レベルにセットしようとします。タイマの最小保証期間は200μsです。これは5kHzのスイッチング周波数に相当します。すなわち、昇圧インダクタ値は5kHzより高いスイッチング周波数用で正常な動作ができるように選択してください。

## イネーブル・ブロック

ゲート駆動信号はVO\_SNSピンの電圧がENABLEスレッシュホールドより低いと "L"レベルに保たれます。この機能はVO\_SNSピンを "L"レベルにすることでコンバータを停止することに使用することができます。出力の帰還回路のパスが断線している場合、VO\_SNSピンはグランドに落ち、出力はパワー段の保護のため停止状態になります。尚、再起動のリスタート回路は独立して動作をしているため、完全に出力を停止状態に維持することはできません。電源電圧が正常に印加されている場合には、出力スイッチング動作が約400μSec以上停止した場合には強制的にリスタート回路が間欠的な動作をします。



#### ゼロ・パワー・ブロック

 $g_M$ アンプの出力が2.3Vより低くなると、ゼロ・パワー・コンパレータがゲート駆動信号を"L"レベルにラッチします。過電圧状態時にアクティブとなる $g_M$ アンプのスルーレート改善回路がCOMPピンを約2.4Vにします。このことにより過渡動作時ゼロ・パワー・コンパレータはアクティブにならず、システムは確実に安定性を保つことができます (スルーレート改善回路が改善されている場合)。

#### マルチプライヤ(掛け算器)・ブロック

マルチプライヤ・ブロックには2つの入力があります。1つは 誤差増幅器の出力電圧 ( $V_{COMP}$ )で、もう1つはACオフラインからの抵抗分割により得られる $V_{MULTIN}$ です。マルチプライヤの出力はおおよそ  $0.67 \times V_{MULTIN} \times (V_{COMP} - 2.5V)$ です。ゼロ・クロス歪を改善し、ひいてはコントローラのTHD特性を改善するため、 $V_{MULTIN}$ 信号には約75mVの正のオフセット電圧があります。入力のダイナミック・レンジは電気的特性表に記載されています。この特性が力率改善のシステムの性能に最も大きな影響を及ぼします。幅広いダイナミックレンジの特性を持つUCC2805xは入力変動や負荷変動に対してもより安定したセットを構築することができます。

#### 過電圧保護(OVP)ブロック

誤差増幅器にスルーレート改善回路が内蔵されているためほとんどの動作状態ではデバイスのOVP機能は動作しません。出力電圧が設定値を約5%から7%越えた値に達すると、スルーレート改善回路が働き、誤差増幅器の出力電圧はマルチプライヤ回路の入力ダイナミック・レンジより低くなりるため出力電圧がさらに上昇することが回避されます。

COMPピンが十分な速度で"L"レベルにならず、また、出力電圧がさらに上昇した場合、OVP回路は二次的保護の役目をします。 $VO_{SNS}$ ピンの電圧が設定値の7.5%より高くなった時(>( $V_{REF}$  + 0.190))、OVP機能が動作します。 $VO_{SNS}$ ピンの電圧が標準値( $V_{REF}$ )より高い限りスイッチングを停止させます。このことにより、出力直流電圧が設定された値の7.5%より高くなることが回避され、スイッチや昇圧コンデンサのシステム部品が保護されます。


#### 臨界モード・コントロール

力率改善制御にもっとも一般的に利用される制御方式である 昇圧コンバータ制御方式は、連続導通モード (CCM) と不連続導 通モード (DCM) の2つの制御が存在します。トランジション・ モード・コントロールは、臨界導通モード (CRM) または境界導 通モードとも呼ばれており、スイッチング周波数を変調することでコンバータを連続電流CCMと不連続電流DCMの間の境界 に保ちます。

臨界モードコンバータは一般的にゼロ電流に等しい低い境界のヒステリック・コントロールの変調を使います。これは整流器の逆回復損失を除去しながら本質的に安定した入力電流コントロールをもつ可変周波数コントロール手法です。図1に示されているように、スイッチ電流は基準信号(マルチプライヤの出力)と直接比較されます。このコントロール方法には実現が容易であるという利点があり、さらに非常に優れた力率改善および、優れた電力の変換効率がもたらされます。



## **TYPICAL APPLICATION DIAGRAM**





#### **APPLICATION INFORMATION**





図 1. Basic Block Diagram of CRM Boost PFC

臨界モードのパワー段の式及び伝達関数は連続電流モードと 同じですが、コントロール機能の実行形態は異なります。臨界 モードではインダクタ電流を連続電流モードと不連続モードの ちょうど境界で動作させます。また、電流の特徴も異なってお り、これは部品の電力損失とフィルタ要件に影響を与えます。 臨界モードの昇圧コンバータのピーク電流は連続モードコンバー タの振幅の2倍であるため導通損失が大きくなります。ピーク間リップルは平均電流の2倍でありMOSFETのスイッチング損失と交流磁気損失に影響を与えますが、整流器の逆回復損失な極端に少なく、コイル電流が非連続な電流導通のため、連続電流モードの力率改善制御よりも、臨界モード制御の方がはるかに電力の変換効率は優れた特性を持っています。



**2.** PFC Inductor Current Profiles



# はじめに

このアプリケーション・ノートではUCC38050臨界モードPFC コントローラを用いた力率改善100Wオフライン・プリレギュレー タの設計手順について概説します。

- ●このアプリケーション・ノートはワースト・ケース値ではなく標準パラメータを使用しています。
  - ●設計仕様と部品配置については表1と図1を参照してください。
  - ●すべての変数の定義は表2の変数定義表を参照してください。
  - ●WebにてMathCAD計算ツールを提供しています参照ください。

PARAMETER	TEST	TEST CONDITION		TYP	MAX	UNIT
V <sub>IN</sub>			85		265	V <sub>RMS</sub>
Input frequency				60		Hz
V <sub>OUT</sub> dc	V <sub>IN</sub> = 85 V <sub>RMS</sub>		370	400	425	V
V <sub>OUT</sub> dc	V <sub>IN</sub> = 265 V <sub>RMS</sub>		370	390	410	V
POUT			0		100	W
Output voltage ripple	V <sub>IN</sub> = 85 V <sub>RMS</sub> ,	P <sub>O</sub> = 100 W			3%	
Efficiency	V <sub>IN</sub> = 265 V <sub>RMS</sub> ,	P <sub>O</sub> = 100 W	90%			
Total harmonic distortion (THD)	V <sub>IN</sub> = 265 V <sub>RMS</sub> ,	P <sub>O</sub> = 100 W		5%		
Total harmonic distortion (THD)				15%		
Hold-up time			16.7			ms

表 1. 設計仕様

以下の表はこのアプリケーション・ノートで使用される全ての変数のリストと定義を示しています。

変数	定義					
I <sub>RMS_C3</sub>	昇圧コンデンサのRMS電流					
C <sub>DIODE</sub>	昇圧ダイオード容量					
COMP	マルチプライヤのCOMPピンのダイナミック・レンジ					
C <sub>OSS</sub>	FETのドレイン/ソース間容量					
fLINE	入力ライン周波数					
fS	最小スイッチング周波数					
GC(s)	コントロール伝達関数					
G <sub>CO(s)</sub>	コントロールから出力の伝達関数					
gM	トランスコンダクタンス・アンプのゲイン					
GVEA	電圧アンプのゲイン					
HS	分圧器のゲイン					
I <sub>PEAK</sub>	ピーク・インダクタ電流、ピーク・ダイオード電流、ピーク・スイッチ電流					
I <sub>RMS_DIODE</sub>	昇圧ダイオード電流					
I <sub>RMS_FET</sub>	FETのRMS電流					
I <sub>RMS_L</sub>	RMSインダクタ電流					
PSEMI	半導体デバイスで消費される電力					
PCON_FET	FETの導通損失					
PCOND_DIODE	ダイオードの導通損失					
PCOSS	FETのドレイン/ソース間容量により消費される電力					
PDIODE	昇圧ダイオードの総損失					
PDIODE_CAP	昇圧ダイオード容量による損失					
P <sub>FET_TR</sub>	FETの過渡損失					
PGATE	FETのゲートで消費される電力					
Pout	最大出力電力					
PQ1	FETの総損失					



変数	定義					
QGATE	FETのゲート電荷					
R <sub>DS(on)</sub>	FETのオン抵抗					
RΘcs	ケース/シンク間熱インピーダンス					
RΘjc	接合部/ケース間熱インピーダンス					
R⊝sa	シンク/周囲間熱インピーダンス					
T <sub>AMB</sub>	周囲温度					
tF	FETの立下り時間					
<sup>t</sup> HOLDUP	昇圧コンデンサのホールドアップ時間					
T <sub>J(max)</sub>	半導体の最大温度					
toN	昇圧インダクタのエネルギー・オン時間					
t <sub>R</sub>	FETの立上り時間					
T <sub>S(f)</sub>	電圧ループのゲイン					
VCSENSE	最大電流検出電圧					
V <sub>DROP</sub>	昇圧コンデンサがホールドアップしなければならない電圧量					
V <sub>EA(max)</sub>	電圧アンプの最大出力					
VEA(min)	電圧アンプの最小出力					
VGATE	ゲート駆動電圧					
V <sub>IN(max)</sub>	最大RMS入力電圧					
V <sub>IN(min)</sub>	最小RMS入力電圧					
Vout	昇圧された出力電圧					
V <sub>PP</sub>	出力ピーク間リップル電圧					
VR3	低ライン入力電圧時のマルチプライヤ平均入力電圧					
V <sub>REF</sub>	UCC38050内部基準電圧					
η	効率					
%THD	許容電流総高調波歪の百分率					

表 2. 変数定義






図 3. UCC38050 Schematic



# パワー段の設計

#### インダクタの選択

昇圧インダクタは最小ライン電圧及び最小スイッチング周波数のピークにおける最大リップル電流に基づいて選択されます。最小スイッチング周波数 (fg) は可聴範囲より大きな周波数に設定することが必要です。当設計ではfgは25kHzが選択されています。以下の式は臨界導通の設計のパワー段に必要とされるインダクタを計算するのに使用できます。当設計でのインダクタンスの計算結果はおおよそ1mHでした。設計プロセスをより容易にするためインダクタはCooper Electronicsの型番CTX16-15954で設計しています。

$$L1 = \frac{\left(V_{OUT} - \sqrt{2} V_{IN(min)}\right) \times \eta \times V_{IN(min)}^{2}}{2 \times f_{S} \times V_{OUT} \times P_{OUT}}$$
(1)

当設計では補助巻線はUCC38050 PFCコントローラに電源を 供給するため昇圧インダクタから取っています。巻線比(N)は 以下の式を用いて計算されます。

$$N = \frac{V_{OUT} - V_{IN(max)} \times \sqrt{2}}{2 V}$$
 (2)

# 昇圧スイッチの選択 (D1) と 昇圧ダイオードの選択 (Q1)

D1とQ1を適切に選択するには、一般的には目的とする効率目標を維持するようこれらのデバイスに対して電力量を設定します。以下の式はスイッチング・デバイスの電力損失を見積もるのに使用できます。

当設計の電力量に適合させるため、当設計では電力制約にかなうようInternational RectifierのIRF840 HEX FET及びHFA08TB60STRR高速回復ダイオードを選択しています。

Q1の損失の計算に使用される式は以下のとおりです。

$$I_{RMS\_FET} = \frac{P_{OUT} \times 2 \times \sqrt{2}}{\eta \times V_{IN(min)}} \times \sqrt{\frac{1}{6} - \frac{4 \times \sqrt{2} \times V_{IN(min)}}{9 \times \pi \times V_{OUT}}}$$
(3)

 $I_{RMS\_L} = \frac{P_{OUT}}{\eta \times V_{OUT(min)} \times \sqrt{6}}$  (4)

$$P_{GATE} = Q_{GATE} \times V_{GATE} \times f_{S},$$
 (5)

$$P_{COSS} = \frac{1}{2}C_{OSS}V_{OUT(min)}^{2} \times f_{S},$$
 (6)

$$P_{COND FET} = R_{DS(on)} \times I_{RMS FET}^{2}$$
 (7)

$$I_{PEAK} = \frac{P_{OUT} \times 2 \times \sqrt{2} \times 1.3}{\eta \times V_{IN(min)}}$$
 (8)

D1の損失の見積もりに使用される式は以下のとおりです。

$$P_{DIODE} = P_{COND\ DIODE} + P_{DIODE\ CAP}$$
 (9)

$$I_{\text{RMS\_DIODE}} = \frac{P_{\text{OUT}} \times 2 \times \sqrt{2}}{\eta \times V_{\text{IN(min)}}} \times \sqrt{\frac{4 \times \sqrt{2} \times V_{\text{IN(min)}}}{9 \times \pi \times V_{\text{OUT}}}}$$
(10)

$$P_{COND\_DIODE} = Vf \times I_{AVG}$$
 (11)

$$P_{DIODE\_CAP} = \frac{C_{DIODE}}{2} \times V_{OUT(min)}^{2} \times f_{S}$$
 (12)

注:ダイオードのRMS電流はダイオードの導通損失を概算するための平均電流の見積もりに使用されます。

#### ヒート・シンク

以下の式はQ1とD1について当設計で必要とされるヒート・シンクの最小所要熱インピーダンス (R0sa)を計算するのに使用できます。ヒート・シンクは60°Cの最大周囲温度で対流冷却された場合確実に接合部温度がそれらの最大定格の75%を越えないよう設計されています。Q1に必要とされるヒート・シンクはAvvidヒート・シンク型番593002 B 0 00 00です。この制御手法で使用されているゼロ電流スイッチング手法 (ZCS) によりD1にはヒート・シンクは不要です。

$$R\Theta_{Sa} = \frac{T_{J(max)} - T_{AMB} - P_{SEMI} \times (R\Theta_{CS} + R\Theta_{JC})}{P_{SEMI}}$$
 (13)



## 出力ホールドアップ・コンデンサの選択

以下の式は最小ホールドアップ・コンデンサの大きさ (C3) と 昇圧コンデンサを流れる最大許容RMS電流  $(I_{RMS-C3})$  を見積もるのに使用されます。ホールドアップ・コンデンサは出力85Vの降下  $(V_{DROP})$  が可能なホールドアップ時間  $(t_{holdup})$  である16.7msに対して設計されています。

$$C3 \ge 2 \times P_{OUT} \times \frac{t_{HOLDUP}}{V_{OUT}(min)^2 - \left[V_{OUT(min)} - V_{DROP}\right]^2}$$
(14)

$$I_{RMS-C3} = \frac{P_{OUT}}{V_{OUT(min)}} \times \sqrt{\frac{16 \times V_{OUT(min)}}{3 \times \pi \times V_{IN(min)} \times \sqrt{2}} - 1}$$
(15)

#### 入力ホールドアップ・コンデンサの選択

当PFCプリレギュレータの制御手法ではリップル電流が大きいため、ホールドアップ容量が必要ですが、過度の量の容量を付加すると、電流に好ましくない位相シフトが生じます。昇圧インダクタL1が時間tonの間エネルギーを与えている時低ラインの最大負荷時に入力電流の半分を供給するようコンデンサを選択します。

$$t_{ON} = \frac{2 \times L1 \times P_{OUT}}{\eta \times V_{IN(min)}^2}$$
 (16)

$$C5 > = \ \frac{\frac{P_{OUT} \times t_{ON}}{\eta \times 2}}{\left(V_{OUT(min)} \times \sqrt{2} \right)^2 - \left[V_{OUT(min)} \times \sqrt{2} - V_{DROP} \right]^2}$$

(17)

#### 電流検出抵抗の選択

以下の式は電流検出抵抗R7の大きさを決めるのに使用できます。電流検出抵抗は最大出力電力の130%でピーク電流制限コンパレータをトリップさせるよう選択してください。VCSENSEはピーク電流制限コンパレータのスレッシュホールドで1.7Vです。

R7 = 
$$\frac{V_{CSENSE}}{\frac{P_{OUT} \times 2 \times \sqrt{2}}{\eta \times V_{IN(min)}} \times 1.3}$$
 (18)

#### マルチプライヤの構成

マルチプライヤは入力電流波形を成形するのに使用され、適切なPFCを得るため正しく構成しなければなりません。マルチプライヤは3:1の最大入力電圧範囲用に設計されています。マルチプライヤの入力は整流ライン電圧から検出されます。抵抗R8、R5、R3及びC2が分圧器とローパス・フィルタを形成します。R8とR5を最初に選択し、3:1の入力範囲に対してR3の大きさを適切に決めるのに以下の式を使います。高周波ノイズをフィルタで除去するため1nFのコンデンサ(C2)をR3に並列に配置しています。

$$V_{R3} = \frac{V_{C\_SENSE} \times (0.9)}{K \times (V_{EA(max)} - 2.5 \text{ V})} - 0.075 \text{ V}$$
 (19)

$$R3 = \frac{(R8 + R5)V_{R3}}{V_{IN(min)} - V_{R3}}$$
 (20)






図 4. Small Signal Control

#### 電圧ループの補償

図4に当アプリケーションの小信号コントロールのブロック 図を示します。以下の式には、電圧ループの周波数応答Tsに加 えて各小信号のゲイン・ブロックも記載されています。

$$H_{S} = \frac{R1}{R1 + R2 + R9} \tag{21}$$

$$G_{C(s)} = \ gM \times \frac{(s(f) \times R13 \times C9 + 1)}{s(f) \times (C9 + C11) \times \left(\frac{s(f) \times C9 \times C11}{C9 + C11} + 1\right)}$$

(22)

$$G_{CO(s)} = \frac{\Delta V_{OUT}}{\Delta V_{C}}$$

$$= \frac{k \times V_{IN}^{2}}{s \times C3 \times V_{OUT} \times R7 \times 2}$$

$$\times \frac{R3}{R5 + R8 + R3}$$
(23)

$$T_{S(f)} = - H(s) \times G_{C(s)} \times G_{CO(s)}$$
 (24)

三次高調波歪を低減するため、通常、電圧ループはおおよそ 10Hzから12Hzでクロスオーバーします。当設計では最大入力電圧時  $(V_{\rm IN\,(max)})$  おおよそ10Hzの電圧ループのクロスオーバー  $(f_{\rm C})$  を使用します。以下の式は $45^{\circ}$ の位相余裕をもつ目的とする  $f_{\rm C}$ でクロスオーバーするよう電圧ループの $T_{\rm S\,(f)}$  を補償する部品を選択するのに使用します。

R13 = 
$$4 \times V_{OUT}^2 \times \pi \times f_C \times C3 \times R7$$
  
  $\times \frac{(R3 + R8 + R5)}{(V_{REF} \times V_{IN}(max)^2 \times R3 \times gm)}$  (25)

$$C9 = \frac{1}{2 \times \pi \times R13 \times F_C}$$
 (26)

C11は120Hzの出力電圧リップル  $(V_{PP})$  がマルチプライヤの COMPピンのダイナミック・レンジの1.5% (%THD) まで減衰 させるよう選択されています。

$$V_{PP} = \frac{\frac{P_{OUT}}{\eta}}{2 \times \pi \times 120 \text{ Hz} \times \text{C12} \times V_{IN(min)}}$$
(27)

$$G_{VEA} = \frac{\%THD \times COMP}{V_{PP} \times 100}$$
 (28)

C11 = H(s) × gm × 
$$\frac{1}{2 \times \pi \times (2 \times f_{LINE}) \times G_{VEA}}$$
 (29)



コントロールから出力の伝達関数 $G_{CO(f)}$ を求める場合、伝達関数はライン電圧  $(V_{IN})$  で変化しその結果TSに変化が生じることがわかります。部品選択後、電圧のフィードバック・ループ  $(T_S)$  が入力電圧の変化に安定であるということを二重にチェックすることが得策です。設計の完了後、周波数応答をネットワーク・アナライザで測定し、その結果を図5に示します。この結果から、

高ラインで位相余裕はおおよそ45°でクロスオーバー周波数は8Hzであることがわかります。この結果は設計目標に近いものです。低ラインでは位相余裕はおおよそ36°でクロスオーバー周波数はおおよそ8Hzです。当設計ではライン電圧の変化による位相余裕が35°を越えるため条件にかなっています。

# VOLTAGE LOOP FREQUENCY RESPONSE T<sub>S</sub> AT HIGH LINE 50 180




図 5



# 入力フィルタの設計

臨界導通のPFCプリレギュレータの入力を図6の波形Aで示します。10%より低い電流THDの設計目標を満たすには、入力電流波形は図6に示されるきれいな正弦波に類似した波形Bに似ていなければなりません。電流THDの設計目標を達成するためには、入力フィルタを設計する必要があります。必要とされる差動入力フィルタは電気部品C4、C8、L3、L2より構成されています。

以下の式は入力フィルタを適切に設計するのに使用できます。フィルタ・インダクタ (L2とL3) は入力ホールドアップ・コンデンサC5の電圧変化にかかわらず確実に連続入力電流が滑らかになるよう設計されています。差動モードの入力フィルタは双方向

性があり、二重極周波数  $(f_P)$  は高周波ノイズを減衰させるよう 設定することができます。

$$L2 = L3 = \frac{\left(V_{IN(min)} \times \sqrt{2} \times V_{DROP}\right) \times t_{ON}}{\frac{P_{OUT} \times \sqrt{2}}{\eta \times V_{IN(min)}}}$$
(30)

$$C4 = C8 = \frac{1}{\left(2 \times \pi \times f_{P}\right)^{2} L1}$$
 (31)

#### INPUT OF CRITICAL CONDUCTION PFC PREREGULATOR






図 6




# 設計特性

以下のグラフはこのアプリケーション・ノートの測定結果の 特性を示しています。
















t – Time – 4 ms/div 図 10






t – Time – 4 ms/div 図 11





t – Time – 4 ms/div 図 12

V<sub>IN</sub> = 265 V, P<sub>OUT</sub> = 25 W




t – Time – 4 ms/div 図 13


# まとめ


UCC38050臨界導通型PFCコントロール·デバイスを用い、かつ、入力フィルタを注意深く設計することで、汎用入力電圧範囲に対して全負荷時10%より低いTHDの設計目標を達成することができます。当設計は、平均電流モード·コントロールの制御手法を使用したソリューションより、少ない部品ながらIEN61000-3-2およびJIS C61000-3-2の入力電流要件に適合しています。




# **TYPICAL CHARACTERISTICS**










































# 

図 26










## D (R-PDSO-G\*\*)


8 PINS SHOWN



- 注: A. 全ての線寸法の単位はインチ(ミリメートル)です。

  - B. 図は予告なく変更することがあります。 C. ボディ寸法はモールド突起部を含みません。突起部は0.006(0,15)を越えません。
  - D. JEDEC MS-012に準拠します。

P (PDIP) PLASTIC DUAL-IN-LINE



- A. 全ての線寸法の単位はインチ(ミリメートル)です。 B. 図は予告なく変更することがあります。 C. JEDEC MS-001に準拠します。



#### PACKAGING INFORMATION

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	e Eco Plan <sup>(2)</sup>	Lead/Ball Finish	MSL Peak Temp (3)
UCC28050D	ACTIVE	SOIC	D	8	75	TBD	CU NIPDAU	Level-1-220C-UNLIM
UCC28050DR	ACTIVE	SOIC	D	8	2500	TBD	CU NIPDAU	Level-1-220C-UNLIM
UCC28050P	ACTIVE	PDIP	Р	8	50	Pb-Free (RoHS)	CU NIPDAU	Level-NC-NC-NC
UCC28050PE4	ACTIVE	PDIP	Р	8	50	Pb-Free (RoHS)	CU NIPDAU	Level-NC-NC-NC
UCC28051D	ACTIVE	SOIC	D	8	75	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
UCC28051DG4	ACTIVE	SOIC	D	8	75	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
UCC28051DR	ACTIVE	SOIC	D	8	2500	Green (RoHS & no Sb/Br)	CU NIPDAU	Level-1-260C-UNLIM
UCC28051P	ACTIVE	PDIP	Р	8	50	Pb-Free (RoHS)	CU NIPDAU	Level-NC-NC-NC
UCC28051PE4	ACTIVE	PDIP	Р	8	50	Pb-Free (RoHS)	CU NIPDAU	Level-NC-NC-NC
UCC38050D	ACTIVE	SOIC	D	8	75	TBD	CU NIPDAU	Level-1-220C-UNLIM
UCC38050DR	ACTIVE	SOIC	D	8	2500	TBD	CU NIPDAU	Level-1-220C-UNLIM
UCC38050P	ACTIVE	PDIP	Р	8	50	Pb-Free (RoHS)	CU NIPDAU	Level-NC-NC-NC
UCC38050PE4	ACTIVE	PDIP	Р	8	50	Pb-Free (RoHS)	CU NIPDAU	Level-NC-NC-NC
UCC38051D	ACTIVE	SOIC	D	8	75	TBD	CU NIPDAU	Level-1-220C-UNLIM
UCC38051DR	ACTIVE	SOIC	D	8	2500	TBD	CU NIPDAU	Level-1-220C-UNLIM
UCC38051P	ACTIVE	PDIP	Р	8	50	Pb-Free (RoHS)	CU NIPDAU	Level-NC-NC-NC
UCC38051PE4	ACTIVE	PDIP	Р	8	50	Pb-Free (RoHS)	CU NIPDAU	Level-NC-NC-NC

<sup>(1)</sup> The marketing status values are defined as follows:

ACTIVE: Product device recommended for new designs.

**LIFEBUY:** TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.

PREVIEW: Device has been announced but is not in production. Samples may or may not be available.

**OBSOLETE:** TI has discontinued the production of the device.

Eco Plan - The planned eco-friendly classification: Pb-Free (RoHS) or Green (RoHS & no Sb/Br) - please check http://www.ti.com/productcontent for the latest availability information and additional product content details.

TBD: The Pb-Free/Green conversion plan has not been defined.

Pb-Free (RoHS): Tl's terms "Lead-Free" or "Pb-Free" mean semiconductor products that are compatible with the current RoHS requirements for all 6 substances, including the requirement that lead not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, TI Pb-Free products are suitable for use in specified lead-free processes.

Green (RoHS & no Sb/Br): TI defines "Green" to mean Pb-Free (RoHS compatible), and free of Bromine (Br) and Antimony (Sb) based flame

retardants (Br or Sb do not exceed 0.1% by weight in homogeneous material)


(3) MSL, Peak Temp. -- The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.




P (R-PDIP-T8) PLASTIC DUAL-IN-LINE



- 注: A. 全ての線寸法の単位はインチ(ミリメートル)です。 B. 図は予告なく変更することがあります。 C. JEDEC MS-001に準拠します。





- A. 全ての線寸法の単位はインチ (ミリメートル)です。 B. 図様予告なく変更することがあります。 C. ボディ寸法はモールド突起部を含みません。突起部は0.006(0,15)を越えません。 D. JEDEC MS-012改AAに準拠します。

# ご注意

日本テキサス・インスツルメンツ株式会社(以下TIJといいます)及びTexas Instruments Incorporated(TIJの親会社、以下TIJないしTexas Instruments Incorporatedを総称してTIといいます)は、その製品及びサービスを任意に修正し、改善、改良、その他の変更をし、もしくは製品の製造中止またはサービスの提供を中止する権利を留保します。従いまして、お客様は、発注される前に、関連する最新の情報を取得して頂き、その情報が現在有効かつ完全なものであるかどうかご確認下さい。全ての製品は、お客様とTIJとの間に取引契約が締結されている場合は、当該契約条件に基づき、また当該取引契約が締結されていない場合は、ご注文の受諾の際に提示されるTIJの標準販売契約約款に従って販売されます。

TIは、そのハードウェア製品が、TIの標準保証条件に従い販売時の仕様に対応した性能を有していること、またはお客様とTIJとの間で合意された保証条件に従い合意された仕様に対応した性能を有していることを保証します。検査およびその他の品質管理技法は、TIが当該保証を支援するのに必要とみなす範囲で行なわれております。各デバイスの全てのパラメーターに関する固有の検査は、政府がそれ等の実行を義務づけている場合を除き、必ずしも行なわれておりません。

TIは、製品のアプリケーションに関する支援もしくはお客様の製品の設計について責任を負うことはありません。TI製部品を使用しているお客様の製品及びそのアプリケーションについての責任はお客様にあります。TI製部品を使用したお客様の製品及びアプリケーションについて想定されうる危険を最小のものとするため、適切な設計上および操作上の安全対策は、必ずお客様にてお取り下さい。

TIは、TIの製品もしくはサービスが使用されている組み合せ、機械装置、もしくは方法に関連しているTIの特許権、著作権、回路配置利用権、その他のTIの知的財産権に基づいて何らかのライセンスを許諾するということは明示的にも黙示的にも保証も表明もしておりません。TIが第三者の製品もしくはサービスについて情報を提供することは、TIが当該製品もしくはサービスを使用することについてライセンスを与えるとか、保証もしくは是認するということを意味しません。そのような情報を使用するには第三者の特許その他の知的財産権に基づき当該第三者からライセンスを得なければならない場合もあり、またTIの特許その他の知的財産権に基づきTIからライセンスを得て頂かなければならない場合もあります。

TIのデータ・ブックもしくはデータ・シートの中にある情報を複製することは、その情報に一切の変更を加えること無く、かつその情報と結び付られた全ての保証、条件、制限及び通知と共に複製がなされる限りにおいて許されるものとします。当該情報に変更を加えて複製することは不公正で誤認を生じさせる行為です。TIは、そのような変更された情報や複製については何の義務も責任も負いません。

TIの製品もしくはサービスについてTIにより示された数値、特性、条件その他のパラメーターと異なる、あるいは、それを超えてなされた説明で当該TI製品もしくはサービスを再販売することは、当該TI製品もしくはサービスに対する全ての明示的保証、及び何らかの黙示的保証を無効にし、かつ不公正で誤認を生じさせる行為です。TIは、そのような説明については何の義務も責任もありません。

TIは、TIの製品が、安全でないことが致命的となる用途ないしアプリケーション(例えば、生命維持装置のように、TI製品に不良があった場合に、その不良により相当な確率で死傷等の重篤な事故が発生するようなもの)に使用されることを認めておりません。但し、お客様とTIの双方の権限有る役員が書面でそのような使用について明確に合意した場合は除きます。たとえてがアプリケーションに関連した情報やサポートを提供したとしても、お客様は、そのようなアプリケーションの安全面及び規制面から見た諸問題を解決するために必要とされる専門的知識及び技術を持ち、かつ、お客様の製品について、またTI製品をそのような安全でないことが致命的となる用途に使用することについて、お客様が全ての法的責任、規制を遵守する責任、及び安全に関する要求事項を満足させる責任を負っていることを認め、かつそのことに同意します。さらに、もし万一、TIの製品がそのような安全でないことが致命的となる用途に使用されたことによって損害が発生し、TIないしその代表者がその損害を賠償した場合は、お客様がTIないしその代表者にその全額の補償をするものとします。

TI製品は、軍事的用途もしくは宇宙航空アプリケーションないし軍事的環境、航空宇宙環境にて使用されるようには設計もされていませんし、使用されることを意図されておりません。但し、当該TI製品が、軍需対応グレード品、若しくは「強化プラスティック」製品としてTIが特別に指定した製品である場合は除きます。TIが軍需対応グレード品として指定した製品のみが軍需品の仕様書に合致いたします。お客様は、TIが軍需対応グレード品として指定していない製品を、軍事的用途もしくは軍事的環境下で使用することは、もっぱらお客様の危険負担においてなされるということ、及び、お客様がもっぱら責任をもって、そのような使用に関して必要とされる全ての法的要求事項及び規制上の要求事項を満足させなければならないことを認め、かつ同意します。

TI製品は、自動車用アプリケーションないし自動車の環境において使用されるようには設計されていませんし、また使用されることを意図されておりません。但し、TIがISO/TS 16949の要求事項を満たしていると特別に指定したTI製品は除きます。お客様は、お客様が当該TI指定品以外のTI製品を自動車用アプリケーションに使用しても、TIは当該要求事項を満たしていなかったことについて、いかなる責任も負わないことを認め、かつ同意します。

Copyright © 2009, Texas Instruments Incorporated 日本語版 日本テキサス・インスツルメンツ株式会社

# 弊社半導体製品の取り扱い・保管について

半導体製品は、取り扱い、保管・輸送環境、基板実装条件によっては、お客様での実装前後に破壊/劣化、または故障を起こすことがあります。

弊社半導体製品のお取り扱い、ご使用にあたっては下記の点を遵守して下さい。

1. 静電気

素手で半導体製品単体を触らないこと。どうしても触る必要がある 場合は、リストストラップ等で人体からアースをとり、導電性手袋 等をして取り扱うこと。

弊社出荷梱包単位(外装から取り出された内装及び個装)又は製品単品で取り扱いを行う場合は、接地された導電性のテーブル上で(導電性マットにアースをとったもの等)、アースをした作業者が行うこと。また、コンテナ等も、導電性のものを使うこと。

マウンタやはんだ付け設備等、半導体の実装に関わる全ての装置類は、静電気の帯電を防止する措置を施すこと。

前記のリストストラップ・導電性手袋・テーブル表面及び実装装置類の接地等の静電気帯電防止措置は、常に管理されその機能が確認されていること。

#### 2. 温·湿度環境

温度:0~40 、相対湿度:40~85%で保管・輸送及び取り扱いを行うこと。(但し、結露しないこと。)

直射日光があたる状態で保管・輸送しないこと。

3. 防湿梱包

防湿梱包品は、開封後は個別推奨保管環境及び期間に従い基板実装 すること。

4. 機械的衝擊

梱包品(外装、内装、個装)及び製品単品を落下させたり、衝撃を 与えないこと。

5. 熱衝擊

はんだ付け時は、最低限260 以上の高温状態に、10秒以上さらさないこと。(個別推奨条件がある時はそれに従うこと。)

6. 汚染

はんだ付け性を損なう、又はアルミ配線腐食の原因となるような汚染物質(硫黄、塩素等ハロゲン)のある環境で保管・輸送しないこと。 はんだ付け後は十分にフラックスの洗浄を行うこと。(不純物含有率が一定以下に保証された無洗浄タイプのフラックスは除く。)

以上