

## XTR117 4~20mA 電流ループトランスミッタ

## 1 特長

- 低い静止電流:  $130\mu\text{A}$
- 外部回路用の  $5\text{V}$  レギュレータ
- 低いスパン誤差:  $0.05\%$
- 低い非直線性誤差:  $0.003\%$
- 幅広い電源電圧範囲:  $7.5\text{V} \sim 36\text{V}$
- 温度範囲:  $-40^\circ\text{C} \sim +125^\circ\text{C}$
- パッケージ: VSON-8 と VSSOP-8

## 2 アプリケーション

- フィールドトランスマッタとセンサ
- 流量トランスマッタ
- 温度トランスマッタ
- PLC、DCS、PAC
- 2線式、4～20mA 電流ループトランスマッタ
- 電圧電流アンプ

### 3 説明

XTR117 は、業界標準の電流ループを介してアナログ 4mA ~ 20mA 信号を送信するように設計された高精度電流出力コンバータです。デバイスは、正確な電流スケーリングと出力電流制限機能を提供します。

オンチップ電圧レギュレータ (5V) を使用して、外部回路に電力を供給できます。電流帰還ピン ( $I_{RET}$ ) は、外部回路で使用される電流を検出し、出力電流を正確に制御します。

XTR117 は、4mA ~ 20mA の電流伝送を使用するスマートセンサの基本的なビルディング ブロックです。


XTR117 は、拡張産業用温度範囲の  $-40^{\circ}\text{C} \sim +125^{\circ}\text{C}$  での動作が規定されています。

## パッケージ情報

製品名	パッケージ <sup>(1)</sup>	パッケージサイズ <sup>(2)</sup>
XTR117	DGK (VSSOP, 8)	3mm × 4.9mm
	DRB (VSON, 8)	3mm × 3mm

(1) 詳細については、[セクション 11](#) を参照してください。

(2) パッケージ サイズ(長さ×幅)は公称値であり、該当する場合はビンも含まれます。



## 代表的なアプリケーション

## 目次

1 特長	1	7.4 デバイスの機能モード	12
2 アプリケーション	1	8 アプリケーションと実装	13
3 説明	1	8.1 使用上の注意	13
4 デバイス比較表	3	8.2 代表的なアプリケーション	15
5 ピン構成および機能	4	8.3 レイアウト	15
6 仕様	5	9 デバイスおよびドキュメントのサポート	16
6.1 絶対最大定格	5	9.1 デバイス サポート	16
6.2 ESD 定格	5	9.2 関連資料	16
6.3 推奨動作条件	5	9.3 ドキュメントの更新通知を受け取る方法	16
6.4 熱に関する情報	5	9.4 サポート・リソース	16
6.5 電気的特性	7	9.5 商標	16
6.6 代表的特性	8	9.6 静電気放電に関する注意事項	16
7 詳細説明	10	9.7 用語集	16
7.1 概要	10	10 改訂履歴	17
7.2 機能ブロック図	11	11 メカニカル、パッケージ、および注文情報	17
7.3 機能説明	11		

## 4 デバイス比較表

### 関連する 4 ~ 20mA デバイス

デバイス	説明 <sup>(1)</sup>
XTR115	5V レギュレータ出力および 2.5V リファレンス出力
XTR116	5V レギュレータ出力および 4.096V リファレンス出力
XTR117	5V レギュレータ出力

(1) 4 ~ 20mA のプリッジおよび RTO コンディショナーの包括的なオプションについては、[www.ti.com](http://www.ti.com) の XTR 製品ファミリをご覧ください。

## 5 ピン構成および機能




図 5-1. DGK パッケージ、8 ピン VSSOP (上面図)




図 5-2. DRB パッケージ、8 ピン VSON (上面図)

(1) NC = 接続なし。

(2) サーマル ダイ パッドを  $I_{RET}$  に接続、または PCB で未接続のままにします。

表 5-1. ピンの機能

ピン		タイプ <sup>(1)</sup>	説明
名称	番号		
$I_{IN}$	2	I	電流入力ピン
$I_{RET}$	3	I	$V_{REG}$ のローカル グランド リターン ピン
$I_O$	4	O	4mA から 20mA への電流ループ出力を安定化
E (エミッタ)	5	I	外部トランジスタのエミッタ接続
B (ベース)	6	O	外部トランジスタのベース接続
$V_+$	7	P	ループ電源
$V_{REG}$	8	O	5V レギュレータ電圧出力
NC	1	—	接続なし。
サーマル パッド	パッド	—	サーマル パッド。 $I_{RET}$ に接続するか、フローティングのまま。

(1) I = 入力、O = 出力、I/O = 入力または出力、G = グランド、P = 電源。

## 6 仕様

### 注

TI では、このデバイスの複数の製造フローを認定済みです。性能の違いは、チップの原産拠点 (CSO) によってラベル付けされています。システムの堅牢性を確保するために、すべてのフローを考慮した設計を強く推奨します。詳細情報については、[セクション 9.1](#) をご覧ください。

### 6.1 絶対最大定格

自由空気での動作温度範囲内 (特に記述のない限り)<sup>(1)</sup>

		最小値	最大値	単位
V <sub>+</sub>	電源 (I <sub>O</sub> ピンを基準とする)		40	V
	入力電圧 (I <sub>RET</sub> ピンを基準)	0	V <sub>+</sub>	V
	出力電流制限	連続		
	V <sub>REG</sub> 短絡	連続		
T <sub>A</sub>	動作温度	-40	125	°C
T <sub>stg</sub>	保存温度	-55	150	°C
T <sub>J</sub>	接合部温度		165	°C

(1) 「絶対最大定格」の範囲外の動作は、デバイスの永続的な損傷の原因となる可能性があります。「絶対最大定格」は、これらの条件において、または「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを意味するものではありません。「絶対最大定格」の範囲内であっても「推奨動作条件」の範囲外で使用すると、デバイスが完全に機能しない可能性があり、デバイスの信頼性、機能、性能に影響を及ぼし、デバイスの寿命を縮める可能性があります。

### 6.2 ESD 定格

			値	単位
V <sub>(ESD)</sub>	静電放電	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 準拠 <sup>(1)</sup>	2000	V
		デバイス帶電モデル (CDM)、JEDEC 仕様 JESD22-C101 に準拠 <sup>(2)</sup>	1000	

(1) JEDEC のドキュメント JEP155 に、500V HBM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。  
 (2) JEDEC のドキュメント JEP157 に、250V CDM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。

### 6.3 推奨動作条件

自由気流での動作温度範囲内 (特に記述のない限り)

		最小値	公称値	最大値	単位
V <sub>+</sub>	電源電圧	7.5	24	40	V
T <sub>A</sub>	規定温度	-	-40	125	°C

### 6.4 熱に関する情報

熱評価基準 <sup>(1)</sup>		XTR117		単位	
		8 ピン			
		DGK (VSSOP)	DRB (VSON)		
R <sub>θJA</sub>	接合部から周囲への熱抵抗	173.9	60.7	°C/W	
R <sub>θJB</sub>	接合部から基板への熱抵抗	95.2	33.2	°C/W	
Ψ <sub>JT</sub>	接合部から上面への特性パラメータ	11.1	4.7	°C/W	
Ψ <sub>JB</sub>	接合部から基板への特性パラメータ	93.7	33.0	°C/W	
R <sub>θJC(top)</sub>	接合部からケース (上面) への熱抵抗	66.3	70.4	°C/W	

熱評価基準 <sup>(1)</sup>	XTR117		単位	
	8 ピン			
	DGK (VSSOP)	DRB (VSON)		
R <sub>θJC(bot)</sub>	接合部からケース(底面)への熱抵抗	該当なし	17.8 °C/W	

(1) 従来および最新の熱評価基準の詳細については、『半導体およびIC パッケージの熱評価基準』アプリケーション ノートを参照してください。  
[SPRA953](#)

## 6.5 電気的特性

$T_A = 25^\circ\text{C}$ 、 $V+ = 24\text{V}$ 、 $R_{IN} = 20\text{k}\Omega$ 、TIP29C 外部トランジスタ、すべてのチップ原産拠点 (CSO)、特に記述のない限り。

パラメータ		テスト条件		最小値	標準値	最大値	単位
<b>出力</b>							
$I_O$	出力電流の式			$I_O = I_{IN} * 100$			
	出力電流、リニア動作範囲			0.20		25	mA
$I_{LIM}$	オーバースケール制限				32		mA
$I_{MIN}$	アンダースケール制限	$I_{REG} = 0$			0.13	0.20	mA
<b>スパン</b>							
$S$	スパン (電流ゲイン)			100			A/A
エラー (1)		$I_{OUT} = 200\mu\text{A} \sim 25\text{mA}$		$\pm 0.05$	$\pm 0.4$		%
			$T_A = -40^\circ\text{C} \sim +125^\circ\text{C}$		$\pm 3$	$\pm 20$	ppm/ $^\circ\text{C}$
	非直線性	$I_{OUT} = 200 \mu\text{A} \sim 25 \text{mA}$		$\pm 0.003$	$\pm 0.02$		%
<b>入力</b>							
$V_{OS}$	オフセット電圧 (オペアンプ)	$I_{IN} = 40\mu\text{A}$		±100	±500		$\mu\text{V}$
			$T_A = -40^\circ\text{C} \sim +125^\circ\text{C}$		±0.7	±6	$\mu\text{V}/^\circ\text{C}$
			$V+ = 7.5\text{V} \sim 36\text{V}$		±0.1	±2	$\mu\text{V}/\text{V}$
$I_B$	バイアス電流	CSO: SHE		-35			nA
		CSO: TID		-50			
	バイアス電流と温度との関係	$T_A = -40^\circ\text{C} \sim +125^\circ\text{C}$	CSO: SHE	150			$\text{pA}/^\circ\text{C}$
$e_n$	ノイズ	$0.1\text{Hz} \sim 10\text{Hz}$	CSO: TID	300			
				0.6			$\mu\text{Vpp}$
<b>動的応答</b>							
	小信号帯域幅	$C_{LOOP} = 0$ 、 $R_L = 0$		380			kHz
	スルーレート	CSO: SHE		3.2			$\text{mA}/\mu\text{s}$
		CSO: TID		5			
<b>電圧レギュレータ (<math>V_{REG}</math>)</b>							
$V_{REG}$	レギュレータ電圧 (2)			5			V
	電圧精度	$I_{REG} = 0$	CSO: SHE	$\pm 0.05$	$\pm 0.1$		V
			CSO: TID	$\pm 0.003$	$\pm 0.1$		
	電圧精度と温度との関係	$I_{REG} = 0$	$T_A = -40^\circ\text{C} \sim +125^\circ\text{C}$		$\pm 0.1$		$\text{mV}/^\circ\text{C}$
	電圧精度と電源電圧、 $V+$ との関係	$V+ = 7.5\text{V} \sim 36\text{V}$ 、 $I_{REG} = 0$	CSO: SHE	1			$\text{mV}/\text{V}$
			CSO: TID	0.5			
	電圧精度と $V_{REG}$ 電流との関係			セクション 6.6 を参照			
	短絡電流			12			mA
<b>電源</b>							
$I_Q$	静止時電流	CSO: SHE		130	200		$\mu\text{A}$
		CSO: TID		105	200		
		$T_A = -40^\circ\text{C} \sim 125^\circ\text{C}$			250		

(1) 初期誤差または  $R_{IN}$  の TCR は含まれていません。

(2)  $I_{RET}$  ピンに関して測定された電圧。

## 6.6 代表的特性

$T_A = +25^\circ\text{C}$ 、 $V+ = 24\text{V}$ 、 $R_{IN} = 20\text{k}\Omega$ 、TIP29C 外部トランジスタ、すべてのチップ原産拠点 (CSO) (特に記述のない限り)




図 6-1. 電流ゲインと周波数との関係




図 6-2. 静止電流と温度との関係




図 6-3. 静止電流と温度との関係




図 6-4. オーバースケール電流と温度との関係




図 6-5.  $V_{REG}$  電圧と  $V_{REG}$  電流との関係




図 6-6. スパンエラーと温度との関係

## 6.6 代表的特性 (続き)

$T_A = +25^\circ\text{C}$ 、 $V_+ = 24\text{V}$ 、 $R_{IN} = 20\text{k}\Omega$ 、TIP29C 外部トランジスタ、すべてのチップ原産拠点 (CSO) (特に記述のない限り)




図 6-7. オフセット電圧の分布

## 7 詳細説明

### 7.1 概要

XTR117 は、業界標準の電流ループを介してアナログ 4mA ~ 20mA 信号を送信するように設計された高精度電流出力コンバータです。図 7-1 に、代表的な簡略化した入力回路を使用した基本的な回路接続を示します。XTR117 は、2 線式電流トランジスタです。入力電流 (ピン 2) により出力電流が制御されます。出力電流の一部は V+ 電源であるピン 7 に流れます。残りの電流は Q1 に流れます。XTR117 に接続された外部入力回路には、V<sub>REG</sub> から電力を供給できます。これらの端子から引き込まれた電流は I<sub>RET</sub> (ピン 3) に戻す必要があります。I<sub>RET</sub> ピンは XTR117 を駆動する入力回路のローカルグランドです。

XTR117 はゲインが 100 の電流入力デバイスです。ピン 2 に電流が流れると  $I_O = 100 \times I_{IN}$  となります。I<sub>IN</sub> ピンの入力電圧はゼロです (I<sub>RET</sub> ピンを基準)。図 7-1 に示すように、電圧入力は外部入力抵抗 R<sub>IN</sub> により入力電流に変換されます。標準的なフルスケール入力電圧範囲は 1V 以上です。A1 のオフセット電圧とドリフトの影響を最小限に抑えるには、0.5V を超えるフルスケール入力を推奨します。


For improved precision use an external voltage reference:

DEVICE	VOLTAGE
REF35409	4.096 V
REF35300	3.0 V
REF35250	2.5 V

Use REF34xx for lower drift.

Possible choices for Q1<sup>(1)</sup>

TYPE	PACKAGE
2N4922G	TO-126
FCX690BTA	SOT-89-3
MMBTA28-7-F	SOT-23-3




(1) セクション 8.1.1 を参照。

(2) セクション 8.1.6 を参照。

図 7-1. 基本的な回路接続


## 7.2 機能ブロック図



## 7.3 機能説明

### 7.3.1 逆電圧保護

XTR117 のコンプライアンス電圧定格 (最小動作電圧) が 7.5V と低いため、動作範囲を損なうことなく、さまざまな電圧保護方式を使用できます。図 7-2 に、電圧接続ラインが逆になってしまっても通常動作が可能なダイオード ブリッジ回路を示します。このブリッジは、ループ電源電圧で 2 つのダイオードの電圧降下 (約 1.4V) を発生させます。この電圧降下により、コンプライアンス電圧は、ほとんどのアプリケーションで十分な約 9V になります。ループ電源電圧と V+ ピンと直列にダイオードを挿入すると、ループ電源電圧の損失がわずか 0.7V となり、逆出力接続ラインから保護できます。



(1) 1N4753A や P6KE39A などの 36V ツエナーダイオード。保護を強化するため、ループ電源電圧が 30V 未満の低電圧のツエナーダイオードを使用してください。セクション 7.3.2 を参照してください。

図 7-2. 逆電圧動作と過電圧サージ保護

### 7.3.2 過電圧サージ保護

電流トランジスタへのリモート接続が電圧サージにさらされる場合があります。ベストプラクティスは、XTR117 に印加される最大サージ電圧を、可能な限り低く制限することです。各種ツェナーダイオードとサージクランプダイオードが、この目的のために特別に設計されています。最適な保護を実現するため、可能な限り低い電圧定格のクランプダイオードを選択してください。XTR117 の電源定格の絶対最大値は 40V と規定されています。過電圧と過渡を 40V 未満に抑えて、電源が通常 (7.5V ~ 36V) に戻ったときの動作の信頼性を保持してください。

ほとんどのサージ保護ツェナーダイオードは、順方向において過剰な電流を導通するダイオード特性を持つため、ループ接続が逆になった場合は受信側回路に損傷を与える可能性があります。サージ保護ダイオードを使用する場合は、直列ダイオードまたはダイオードブリッジを使用して、逆接続から保護してください。

### 7.3.3 VSON パッケージ

XTR117 は VSON-8 パッケージ (SON または DFN とも呼ばれる) で提供されます。VSON は QFN パッケージで、パッケージ底面の両側のみにリード接点があります。このリードレスパッケージにより、ボードの面積が最大化され、露出したパッドによって熱特性と電気的特性が向上します。

VSON パッケージは物理的に小さく、配線領域も小さくなっています。さらに、熱特性の改善、電気的寄生の改善を実現しています。また、外部にリードがないため、リード曲がりの問題も解消されます。

VSON パッケージは、標準的なプリント基板 (PCB) のアセンブリ技法を使用して容易に実装できます。『QFN/SON の PCB 実装』および『クワッドフラットパックリード端子なしロジックパッケージ』のアプリケーションノートを参照してください。どちらも、[www.ti.com](http://www.ti.com) からダウンロードできます。

パッケージ底部の露出したリードフレームダイパッドは  $I_{RET}$  に接続、または未接続のままにします。

## 7.4 デバイスの機能モード

このデバイスには、推奨動作条件内で動作した場合に適用される 1 つの動作モードがあります。

## 8 アプリケーションと実装

### 注

以下のアプリケーションのセクションにある情報は、TI の製品仕様に含まれるものではなく、TI はその正確性も完全性も保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。また、お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

### 8.1 使用上の注意

#### 8.1.1 外部トランジスタ

外部トランジスタ  $Q_1$  にはフルスケール出力電流の大部分が伝導します。このトランジスタの消費電力は、高ループ電圧 (40V) と 20mA の出力電流を使用して 0.8W に近づけることができます。XTR117 は、オンチップの熱に起因する誤差を防ぐために、外部トランジスタを使用するように設計されています。それでも  $Q_1$  が発生させる熱によって周囲温度の変化が生じ、XTR117 の性能に影響を及ぼす可能性があります。これらの影響を最小限に抑えるためには、 $Q_1$  を XTR117 を含む敏感なアナログ回路から離して配置します。トランスデューサ筐体の外側に熱が伝導するように  $Q_1$  を取り付けます。

XTR117 は、実質的にいかなる NPN トランジスタを使用しても、十分な電圧、電流、電力定格を得られるように設計されています。多くの場合、容器の形式や熱実装に関する考慮事項はアプリケーションの選択に影響を及ぼします。図 7-1 にいくつかの選択肢を示します。MOSFET トランジスタでは XTR117 の精度が向上せず、推奨しません。XTR117 は外部トランジスタを追加しなくても使用できますが、自己発熱の問題点があるため、ループ電圧および電流が高い場合には、この構成が常に実用的であるとは限りません。

#### 8.1.2 最小出力電流

XTR117 の静止電流 (通常は 130 $\mu$ A) は出力電流の下限です。入力電流がゼロ ( $I_{IN} = 0$ ) の場合、静止電流と等しい  $I_O$  が生成されます。 $I_{IN} > I_Q/100$  になるまで、出力電流は増加を開始しません。この最小出力電流に、 $V_{REG}$  から引き込まれた電流が追加されます。出力電流を 4mA 未満にしながら、最大 3.8mA で外部回路に電力を供給できます。

#### 8.1.3 入力のオフセット

4mA の低スケール出力は、40 $\mu$ A の入力電流を生成すると発生します。図 8-1 は、この入力電流が適切な値の抵抗値を使用して外部リファレンス電圧 ( $V_{REF}$ ) から生成される様子を示しています。 $V_{REG}$  は 図 8-1 に示すように使用されますが、REF3425 などの高品質リファレンスの温度安定性はありません。




図 8-1. 低スケールオフセットの生成

### 8.1.4 無線周波数干渉

電流ループの配線が長いと、無線周波数 (RF) 干渉を招きます。RF 干渉は XTR117 の入力回路またはそれより前の回路によって整流できます。この効果は一般に、ループ電源や入力配線の位置によって異なる不安定な出力電流として現れます。干渉キャブも入力端子に入ります。センサへの接続が短い内蔵トランスマッタ アセンブリの場合、干渉は電流ループ接続によって発生する可能性が高くなります。




図 8-2. デジタル制御方式

### 8.1.5 最大出力電流

XTR117 は最大 25mA の高精度なリニア出力を供給します。トランスマッタとループ電力または測定回路を保護するため、内部回路により出力電流は約 32mA に制限されます。

XTR117 の出力電流範囲を拡張するには、ピン 3 からピン 5 に外付け抵抗を接続して電流制限値を変更します。

**注意**

すべての出力電流が内部抵抗を流れるため、過剰な電流により損傷する可能性があります。出力電流が 45mA を超えると、永続的な損傷が発生する可能性があります。

### 8.1.6 回路の安定性

すべての XTR117 設計において、4 ~ 20mA の制御ループの安定性を評価する必要があります。大半のアプリケーションでは、V+ と  $I_O$  の間に  $10nF$  のデカップリング コンデンサを接続することを推奨します。この容量は安定性の観点から負荷抵抗  $R_{LOAD}$  と並列に現れるため、コンデンサと抵抗はシステムの帯域幅を制限する可能性のあるフィルタコーナーを形成します。そのため、HART アプリケーションでは、代わりに  $2nF$  ~  $3nF$  のバイパス容量を使用します。

EMI および EMC に関する問題点があるアプリケーションでは、 $V_{LOOP}$  電源からのリップル電圧をデカップリングするため、ESR が十分に低いバイパスコンデンサを使用します。そうしないと、リップル電圧が 4mA ~ 20mA の電流ソースにカップリングされ、電流から電圧への変換後に  $R_{LOAD}$  の両端のノイズとして現れます。

### 8.2 代表的なアプリケーション




図 8-3. PGA309 と XTR117 を使用した包括的な 4mA ~ 20mA の圧力トランスデューサソリューション

### 8.3 レイアウト

#### 8.3.1 レイアウトのガイドライン

VSON パッケージの露出したリードフレーム ダイ パッドは PCB のサーマルパッドに半田付けできます。このデータシートの末尾に、レイアウト例を示すメカニカル図面が添付されています。このレイアウトは、アセンブリプロセスの要件に基づいて調整が必要な場合があります。このデータシートの末尾にあるメカニカル図面には、パッケージとパッドの物理的寸法が記載されています。ランディング パターンの 5 つの穴はオプションで、リードフレームのダイパッドを PCB のヒートシンク領域に接続するサーマルビアと組み合わせて使用することを意図しています。

露出パッドを半田付けすると、温度サイクル、キープッシュ、パッケージ切断、および類似のボード レベル テスト中のボード レベルの信頼性が大幅に向上します。低消費電力のアプリケーションでも、構造上の完全性と長期的安定性を確保するために、露出したパッドは必ず PCB に半田付けします。

## 9 デバイスおよびドキュメントのサポート

テキサス・インスツルメンツでは、幅広い開発ツールを提供しています。デバイスの性能の評価、コードの生成、ソリューションの開発を行うためのツールとソフトウェアを以下で紹介します。

### 9.1 デバイス サポート

#### 9.1.1 デバイスの命名規則

表 9-1. デバイスの命名規則

部品番号	定義
XTR117AIDGKR XTR117AIDRBR	ダイは CSO:SHE または CSO:TID.
XTR117AIDGKT XTR117AIDRBT	ダイは CSO:SHE でのみ製造されています。

### 9.2 関連資料

関連資料については、以下を参照してください。

- テキサス・インスツルメンツ、『電流ループトランスマッタに関するスペシャルファンクションアンププレシジョンラボ』ビデオ シリーズ
- テキサス・インスツルメンツ、XTR117 を使用した『電流ループ出力および EMC 保護リファレンス デザインを搭載した TIPD126 ブリッジセンサシグナルコンディショナ』

### 9.3 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、[www.tij.co.jp](http://www.tij.co.jp) のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

### 9.4 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計で必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの[使用条件](#)を参照してください。

### 9.5 商標

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

### 9.6 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

### 9.7 用語集

#### テキサス・インスツルメンツ用語集

この用語集には、用語や略語の一覧および定義が記載されています。

## 10 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

<b>Changes from Revision D (November 2023) to Revision E (January 2026)</b>	<b>Page</b>
• アプリケーションの箇条書き副項目を TI.com の Web リンクに更新.....	1
• デバイスフロー情報の説明を「仕様」に追加.....	5
• 「電気的特性」の標準的なテスト条件に、すべてのチップの原産拠点 (CSO) を追加.....	5
• 「電気的特性」の表に、バイアス電流に関する各種の製造プロセス仕様およびバイアス電流と温度との関係を追加 .....	7
• 「電気的特性」表に、スルーレートに関する各種の製造プロセス仕様を追加 .....	7
• 「電気的特性」表の $V_{REG}$ の電圧精度に関する各種の製造プロセス仕様および電圧精度と電源との関係を追加 .....	7
• 「電気的特性」表に、静止電流に関する各種の製造プロセス仕様を追加 .....	7
• 「代表的特性」の絶対最大温度定格に合うように、静止電流と温度との関係、オーバースケール電流と温度との関係、 VREG 電圧と VREG 電流との関係、スパン誤差と温度との関係を更新 .....	8
• 「代表的特性」の標準的なテスト条件にすべてのチップの原産拠点 (CSO) を追加.....	8
• 「電気的特性」の静止電流と温度との関係について各種の製造プロセス曲線を追加 .....	8
• 「デバイス サポート」に型番製造プロセス情報の表を追加.....	16

<b>Changes from Revision C (May 2012) to Revision D (November 2023)</b>	<b>Page</b>
• ドキュメント全体にわたって表、図、相互参照の採番方法を更新.....	1
• 「特長」、「仕様」、およびドキュメント全体で、推奨ループ電源電圧の最大範囲を 40V から 36V に変更 .....	1
• ドキュメント全体を通してパッケージ名を MSOP から VSSOP に、DFN を VSON に変更.....	1
• 「製品情報」表のタイトルを「パッケージ情報」に変更して、内容を更新.....	1
• 「ピン構成および機能」、「ESD レーティング」、「推奨動作条件」、「熱に関する情報」、「詳細な説明」、「概要」、「機能 ロック図」、「機能説明」、「アプリケーションと実装」、「代表的なアプリケーション」、「デバイスおよびドキュメントのサ ポート」、「関連資料」、「メカニカル、パッケージ、および注文情報」の各セクションを追加 .....	4
• 「代表的特性」のタイトルを更新して誤字を削除 .....	8
• 図 7-1、「基本的な回路接続」を変更 .....	10
• 図 7-2「逆電圧動作と過電圧サージ保護」で推奨されるツエナーダイオードの型番を変更 .....	11
• 「外付けトランジスタ」アプリケーション情報セクションを、トランジスタの消費電力と熱の問題点に関する追加ガイダンス を含めるように変更 .....	13
• 「回路の安定性」セクションを追加 .....	15

## 11 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

**PACKAGING INFORMATION**

Orderable part number	Status (1)	Material type (2)	Package   Pins	Package qty   Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
XTR117AIDGKR	Active	Production	VSSOP (DGK)   8	2500   LARGE T&R	Yes	Call TI   Nipdau	Level-3-260C-168 HR	-40 to 125	BOZ
XTR117AIDGKR.B	Active	Production	VSSOP (DGK)   8	2500   LARGE T&R	Yes	Call TI	Level-3-260C-168 HR	-40 to 125	BOZ
XTR117AIDGKT	Obsolete	Production	VSSOP (DGK)   8	-	-	Call TI	Call TI	-40 to 125	BOZ
XTR117AIDRBR	Active	Production	SON (DRB)   8	3000   LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	BOY
XTR117AIDRBR.B	Active	Production	SON (DRB)   8	3000   LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	BOY
XTR117AIDRBT	Obsolete	Production	SON (DRB)   8	-	-	Call TI	Call TI	-40 to 125	BOY

<sup>(1)</sup> **Status:** For more details on status, see our [product life cycle](#).

<sup>(2)</sup> **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

<sup>(3)</sup> **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

<sup>(4)</sup> **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

<sup>(5)</sup> **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.



<sup>(6)</sup> **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.


**Important Information and Disclaimer:** The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.



**TAPE AND REEL INFORMATION**


A0	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers

**QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE**


\*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
XTR117AIDGKR	VSSOP	DGK	8	2500	330.0	12.4	5.3	3.4	1.4	8.0	12.0	Q1
XTR117AIDRBR	SON	DRB	8	3000	330.0	12.4	3.3	3.3	1.1	8.0	12.0	Q2

**TAPE AND REEL BOX DIMENSIONS**


\*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
XTR117AIDGKR	VSSOP	DGK	8	2500	353.0	353.0	32.0
XTR117AIDRBR	SON	DRB	8	3000	367.0	367.0	35.0

GENERIC PACKAGE VIEW

**DRB 8**

**VSON - 1 mm max height**

PLASTIC SMALL OUTLINE - NO LEAD



Images above are just a representation of the package family, actual package may vary.  
Refer to the product data sheet for package details.

4203482/L


# PACKAGE OUTLINE

DRB0008B



VSON - 1 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



4218876/A 12/2017

## NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

## EXAMPLE BOARD LAYOUT

DRB0008B



## VSON - 1 mm max height

### PLASTIC SMALL OUTLINE - NO LEAD



## LAND PATTERN EXAMPLE

SCALE:20X



## SOLDER MASK DETAILS

4218876/A 12/2017

#### NOTES: (continued)


4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 ([www.ti.com/lit/slua271](http://www.ti.com/lit/slua271)).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

# EXAMPLE STENCIL DESIGN

DRB0008B

VSON - 1 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



SOLDER PASTE EXAMPLE  
BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD  
81% PRINTED SOLDER COVERAGE BY AREA  
SCALE:25X

4218876/A 12/2017

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.


# PACKAGE OUTLINE

DGK0008A



VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



NOTES:

PowerPAD is a trademark of Texas Instruments.



1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-187.

# EXAMPLE BOARD LAYOUT

DGK0008A

™ VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



4214862/A 04/2023

NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
8. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.
9. Size of metal pad may vary due to creepage requirement.

# EXAMPLE STENCIL DESIGN

DGK0008A

TM VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE  
SCALE: 15X

4214862/A 04/2023

NOTES: (continued)

11. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
12. Board assembly site may have different recommendations for stencil design.

## 重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したもので、(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2026, Texas Instruments Incorporated

最終更新日：2025 年 10 月