

12GSPS DAC と 3GSPS ADC 搭載、AFE7953 2T2R RF サンプリング AFE

1 特長

- データシート全体のご請求
- デュアル RF サンプリング 12GSPS 送信 DAC
- デュアル RF サンプリング 3GSPS 受信 ADC
- 最大 RF 信号帯域幅: 400MHz
- RF 周波数範囲: 600MHz ~ 12GHz
- デジタル ステップ アッテネータ (DSA):
 - TX: 40dB レンジ、0.125dB ステップ
 - RX: 25dB レンジ、0.5dB ステップ
- シングルまたはデュアル バンドの DUC と DDC
- TX または RX ごとに 16 個の NCO
- DAC もしくは ADC クロック用の内部 PLL もしくは VCO、または DAC もしくは ADC サンプルレートでの外部クロックを選択可能
- SerDes データインターフェイス:
 - JESD204B、JESD204C 適合
 - 8 つの SerDes トランシーバ (最大 29.5Gbps)
 - サブクラス 1 のマルチデバイス同期
- パッケージ: 17mm × 17mm FCBGA、0.8mm ピッチ

2 アプリケーション

- レーダー
- 追尾フロント・エンド
- 防衛無線
- 戦術通信網
- ワイヤレス通信テスト

3 説明

AFE7953 は、高性能で広帯域幅のマルチチャネルトランシーバで、2 つの RF サンプリング トランスマッタ チェーン、2 つの RF レシーバ チェーンを統合しています。このデバイスは、最大 12GHz で動作するため、追加の周波数変換段を必要とせず、L、S、C、X バンドの周波数範囲について直接 RF サンプリングが可能です。この密度と柔軟性の向上により、多くのチャネル数を持つマルチミッションシステムが可能になります。

TX 信号パスは、TX チャネルあたり最大 400MHz の信号帯域幅を実現する補間およびデジタル アップコンバージョン オプションをサポートしています。DUC の出力は、2 次ナイキスト動作を拡張する混在モード出力方式で 12GSPS の DAC (D/A コンバータ) を駆動します。DAC 出力は、40dB レンジ、1dB アナログ ステップ、0.125dB デジタル ステップの可変ゲイン アンプ (TX DSA) を内蔵しています。

各レシーバ チェーンは、3GSPS の ADC (A/D コンバータ) に接続された 25dB レンジの DSA (デジタル ステップ アッテネータ) を備えています。各レシーバ チャネルは、外部または内部の自律的な AGC (自動ゲイン制御) を補助するためのアナログ ピーク電力検出器とさまざまなデジタル電力検出器、およびデバイスの信頼性を確保するための RF 過負荷検出器を備えています。柔軟なデシメーション オプションにより信号帯域幅を RX チャネルごとに最高 400MHz で最適化できます。

パッケージ情報


部品番号	パッケージ ⁽¹⁾	パッケージ サイズ ⁽²⁾
AFE7953	FC-BGA	17mm × 17mm

(1) 詳細については、「メカニカル、パッケージ、および注文情報」を参照してください。

(2) パッケージサイズ (長さ × 幅) は公称値であり、該当する場合はビンも含まれます。



このリソースの元の言語は英語です。翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。



機能ブロック図

目次

1 特長	1	4.9 電源の電気的特性.....	21
2 アプリケーション	1	4.10 タイミング要件.....	26
3 説明	1	4.11 スイッチング特性.....	27
4 仕様	4	4.12 代表的特性.....	28
4.1 絶対最大定格.....	4	5 デバイスおよびドキュメントのサポート	128
4.2 ESD 定格.....	5	5.1 ドキュメントの更新通知を受け取る方法.....	128
4.3 推奨動作条件.....	6	5.2 サポート・リソース.....	128
4.4 熱に関する情報 (AFE79xx).....	6	5.3 商標.....	128
4.5 トランシミッタの電気的特性.....	7	5.4 静電気放電に関する注意事項.....	128
4.6 RF ADC の電気的特性.....	13	5.5 用語集.....	128
4.7 PLL / VCO / クロックの電気的特性.....	17	6 改訂履歴	128
4.8 デジタルの電気的特性.....	19	7 メカニカル、パッケージ、および注文情報	128

4 仕様

4.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り) ⁽¹⁾

		最小値	最大値	単位
電源電圧範囲	DVDD0P9、VDDT0P9	-0.3	1.2	V
	VDD1P2RX、VDD1P2TXCLK、VDD1P2TXENC、VDD1P2PLL、VDD1P2PLCLKREF、VDD1P2FB、VDD1P2FBCML、VDD1P2RXCML	-0.3	1.4	V
	VDD1P8RX、VDD1P8RXCLK、VDD1P8TX、VDD1P8TXDAC、VDD1P8TXENC、VDD1P8PLL、VDD1P8PLLVCO、VDD1P8FB、VDD1P8FBCLK、VDD1P8GPIO、VDDA1P8	-0.5	2.1	V
ピン電圧範囲	{1/2}RXIN+/-	-0.5	VDDRX1P8+0.3	V
	{1/2}TXOUT+/-	-0.5	VDDTX1P8+0.3	V
	REFCLK+/-、SYSREF+/-	-0.3	1.4	V
	{1:8}SRX+/-	-0.3	1.4	V
	{1:8}STX+/-	-0.3	1.4	V
	GPIO{B/C/D/E}x、SPICLK、SPISDIO、SPISDO、SPISEN、RESET、BISTB0、BISTB1	-0.5	VDD1P8GPIO + 0.3	V
	IFORCE、VSENSE	-0.3	VDDCLK1P8 + 0.3	V
	SRDAMUX1、SRDAMUX2	-0.3	VDDA1P8+0.3	V
P _{MAX} (xRXIN+/-)	デバイスピンでのピーク差動 RF 入力電力、f _{IN} = 830MHz、DSA = 20dB		16.7	dBm
	デバイスピンでのピーク差動 RF 入力電力、f _{IN} = 1760MHz、DSA = 20dB		17.0	dBm
	デバイスピンでのピーク差動 RF 入力電力、f _{IN} = 2610MHz、DSA = 20dB		18	dBm
	デバイスピンでのピーク差動 RF 入力電力、f _{IN} = 3610MHz、DSA = 20dB		18.5	dBm
	デバイス・ピンでのピーク差動 RF 入力電力、f _{IN} = 4910MHz、DSA = 20dB		19.3	dBm
	デバイス・ピンでのピーク差動 RF 入力電力、f _{IN} = 8150MHz、DSA = 20dB		21.3	dBm
	デバイス・ピンでのピーク差動 RF 入力電力、f _{IN} = 9610MHz、DSA = 20dB		23.5	dBm
ピーク入力電流	任意の入力		20	mA
T _J	接合部温度		150	°C
T _{stg}	保存温度	-65	150	°C

(1) 「絶対最大定格」を上回るストレスが加わった場合、デバイスに永続的な損傷が発生する可能性があります。これはストレスの定格のみについての話で、絶対最大定格において、またはこのデータシートの「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを暗に示すものではありません。絶対最大定格の状態が長時間続くと、デバイスの信頼性に影響を与える可能性があります。

4.2 ESD 定格

		値	単位
$V_{(ESD)}$	静電放電	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 に準拠、すべてのピン (1)	1000
		デバイス帯電モデル (CDM)、ANSI/ESDA/JEDEC JS-002 に準拠、すべてのピン	150

(1) JEDEC ドキュメント JEP155 には、500V HBM であれば標準的な ESD 管理プロセスにより安全な製造が可能であると記載されています。

4.3 推奨動作条件

自由気流での動作温度範囲内 (特に記述のない限り)

		最小値	公称値	最大値	単位
DVDD0P9、VDDT0P9	電源電圧 0.9V	0.9	0.925	0.95	V
VDD1P2{RX/TXCLK/TXENC/FB/PLL/PLLCLKREF/FBCML/RXCML}	電源電圧 1.2V	1.15	1.2	1.25	V
VDD1P8{RX/RXCLK/TX/TXDAC/TXENC/PLL/PLLVCO/FB/FBCLK/GPIO}, VDDA1P8	電源電圧 1.8V	1.75	1.8	1.85	V
T _A	周囲温度	-40		85	°C
T _J	動作時の接合部温度			110 ⁽¹⁾	°C
	最大動作接合部温度		125		°C

- (1) この接合部温度以上で長時間使用すると、デバイスの時間あたりの故障回数 (FIT) レートが上昇する可能性があります。詳細については、[SBAA403 アプリケーション ノート](#)を参照してください。

4.4 热に関する情報 (AFE79xx)

熱評価基準 ⁽¹⁾		17mm x 17mm FC-BGA	単位
		400 ピン	
R _{θJA}	接合部から周囲への熱抵抗	16.2	°C/W
R _{θJC(top)}	接合部からケース (上面) への熱抵抗	0.42	°C/W
R _{θJB}	接合部から基板への熱抵抗	4.85	°C/W
Ψ _{JT}	接合部から上面への特性パラメータ	0.12	°C/W
Ψ _{JB}	接合部から基板への特性パラメータ	4.6	°C/W

- (1) 従来および最新の熱評価基準の詳細については、『半導体および IC パッケージの熱評価基準』アプリケーション レポートを参照してください。

4.5 トランスマッタの電気的特性

$T_A = +25^\circ\text{C}$ での代表値、全動作温度範囲は $T_{A,\text{MIN}} = -40^\circ\text{C} \sim T_{J,\text{MAX}} = +110^\circ\text{C}$ 、TX 入力レート = 491.52MSPS (6GHz 未満) および 500MSPS (6GHz 超)、 $f_{\text{DAC}} = 11796.48\text{MSPS}$ 、PLL クロック モード (出力周波数 6GHz 未満) および外部クロック モード (出力周波数 6GHz 超)、1 次ナイキストではインターリーブ モード、2 次ナイキストでは非インターリーブ 混在モード、公称電源、-1dBFS で 1トーン、DSA 減衰 = 0dB、SerDes レート = 16.22Gbps、TX クロック ディザイナブル、特に記述のない限り。

パラメータ		テスト条件	最小値	標準値	最大値	単位
DAC_{RES}	DAC の分解能		14			ビット
f_{RFout}	RF 出力周波数範囲	$f_{\text{DAC}} = 12\text{GSPS}$ 、1 次ナイキスト	600	6000		MHz
		$f_{\text{DAC}} = 12\text{GSPS}$ 、2 次ナイキスト	6000	12000		
		$f_{\text{DAC}} = 9\text{GSPS}$ 、1 次ナイキスト	600	4500		
		$f_{\text{DAC}} = 9\text{GSPS}$ 、2 次ナイキスト	4500	9000		
		$f_{\text{DAC}} = 6\text{GSPS}$ 、1 次ナイキスト	600	3000		
		$f_{\text{DAC}} = 6\text{GSPS}$ 、2 次ナイキスト	3000	6000		
$P_{\text{max_FS}}$	デバイスピンでの最大フルスケール出力電力、最大ゲインの 1トーン	$f_{\text{OUT}} = 850\text{MHz}$, $f_{\text{DAC}} = 5898.24\text{MSPS}$, -0.5dBFS		4.2		dBm
		$f_{\text{OUT}} = 1800\text{MHz}$, $f_{\text{DAC}} = 5898.24\text{MSPS}$, -0.5dBFS		4.6		dBm
		$f_{\text{OUT}} = 2600\text{MHz}$, $f_{\text{DAC}} = 8847.36\text{MSPS}$, -0.5dBFS		4.0		dBm
		$f_{\text{OUT}} = 3500\text{MHz}$, -0.5dBFS		3.9		dBm
		$f_{\text{OUT}} = 4900\text{MHz}$, -0.5dBFS		3.1		dBm
		$f_{\text{OUT}} = 3500\text{MHz}$, $f_{\text{DAC}} = 5898.24\text{MSPS}$, -0.5dBFS, ストレート モード		1.0		dBm
		$f_{\text{OUT}} = 4900\text{MHz}$, $f_{\text{DAC}} = 5898.24\text{MSPS}$, -0.5dBFS, ストレート モード		0.1		dBm
		$f_{\text{OUT}} = 4900\text{MHz}$, $f_{\text{DAC}} = 8847.36\text{MSPS}$, -0.5dBFS, ストレート モード		-0.7		dBm
		$f_{\text{OUT}} = 8100\text{MHz}$, -0.1dBFS, 混在モード		-2.8		dBm
		$f_{\text{OUT}} = 9600\text{MHz}$, -0.1dBFS, 混在モード		-4.3		dBm
R_{TERM}	出力の終端抵抗	デフォルト設定	50			Ω
$\text{ATT}_{\text{range}}$	DSA 減衰範囲		40			dB
ATT_{step}	DSA アナログ減衰ステップ		1.0			dB
	DSA 減衰ステップ精度 (DNL)	$0 < \text{減衰} < 40\text{dB}$, キャリブレーション前	± 0.2			dB
	DSA 減衰ステップ精度 (DNL)	$0 < \text{減衰} < 40\text{dB}$, キャリブレーション後	± 0.1			dB
$\text{ATT}_{\text{phase-err}}$	DSA ゲインステップ位相精度、任意の 8dB レンジ	$f_{\text{OUT}} = 850\text{MHz}$ (1)	± 1			度
		$f_{\text{OUT}} = 1800\text{MHz}$ (1)	± 1			度
		$f_{\text{OUT}} = 2600\text{MHz}$ (1)	± 1			度
		$f_{\text{OUT}} = 3500\text{MHz}$ (1)	± 1			
		$f_{\text{OUT}} = 4900\text{MHz}$ (1)	± 1			度
		$f_{\text{OUT}} = 8100\text{MHz}$ (1)	± 2			度
		$f_{\text{OUT}} = 9600\text{MHz}$ (1)	± 2			度
G_{flat}	ゲイン平坦性	任意の 20MHz	0.1			dB
		600MHz 帯域帯、 $F_{\text{out}} < 4.9\text{G}$	1.2			

4.5 トランスマッタの電気的特性 (続き)

$T_A = +25^\circ\text{C}$ での代表値、全動作温度範囲は $T_{A,\text{MIN}} = -40^\circ\text{C} \sim T_{J,\text{MAX}} = +110^\circ\text{C}$ 、TX 入力レート = 491.52MSPS (6GHz 未満) および 500MSPS (6GHz 超)、 $f_{\text{DAC}} = 11796.48\text{MSPS}$ 、PLL クロック モード (出力周波数 6GHz 未満) および外部クロック モード (出力周波数 6GHz 超)、1 次ナイキストではインターリーブ モード、2 次ナイキストでは非インターリーブ 混在モード、公称電源、-1dBFS で 1 トーン、DSA 減衰 = 0dB、SerDes レート = 16.22Gbps、TX クロック ディザイナープル、特に記述のない限り。

パラメータ		テスト条件	最小値	標準値	最大値	単位
IMD3	3 次相互変調歪み、 $f_{\text{IF}} \pm 10\text{MHz}$ で 2 トーン	$f_{\text{OUT}} = 850\text{MHz}$ 、各トーン -7dBFS	-66			dBc
		$f_{\text{OUT}} = 1800\text{MHz}$ 、各トーン -7dBFS	-63			dBc
		$f_{\text{OUT}} = 2600\text{MHz}$ 、各トーン -7dBFS	-62			dBc
		$f_{\text{OUT}} = 3500\text{MHz}$ 、各トーン -7dBFS	-61			dBc
		$f_{\text{OUT}} = 4900\text{MHz}$ 、各トーン -7dBFS	-57			dBc
		$f_{\text{OUT}} = 8100\text{MHz}$ 、各トーン -7dBFS	-55			dBc
		$f_{\text{OUT}} = 9600\text{MHz}$ 、各トーン -7dBFS	-52			dBc
		$f_{\text{OUT}} = 850\text{MHz}$ 、各トーン -13dBFS	-74.4			dBc
		$f_{\text{OUT}} = 1800\text{MHz}$ 、各トーン -13dBFS	-71.1			dBc
		$f_{\text{OUT}} = 2600\text{MHz}$ 、各トーン -13dBFS	-73			dBc
		$f_{\text{OUT}} = 3500\text{MHz}$ 、各トーン -13dBFS	-72			dBc
		$f_{\text{OUT}} = 4900\text{MHz}$ 、各トーン -13dBFS	-67.8			dBc
		$f_{\text{OUT}} = 8100\text{MHz}$ 、各トーン -13dBFS	-64			dBc
		$f_{\text{OUT}} = 9600\text{MHz}$ 、各トーン -13dBFS	-68			dBc
		$f_{\text{out}} = 850\text{MHz}$	50.8			dBc
SFDR	スプリアス フリー ダイナミック レンジ (ナイキスト ゾーン内)	$f_{\text{out}} = 1800\text{MHz}$	51.9			dBc
		$f_{\text{out}} = 2600\text{MHz}$	42			dBc
		$f_{\text{out}} = 3500\text{MHz}$	44			dBc
		$f_{\text{out}} = 4900\text{MHz}$	46.1			dBc
		$f_{\text{out}} = 850\text{MHz}$	-51.9			dBc
$f_{\text{S/2}} - f_{\text{OUT}}$	インターリービング イメージ	$f_{\text{DAC}} = 5898.24\text{MSPS}$ 、インターリーブ モード	-46.0			dBc
		$f_{\text{DAC}} = 8847.36\text{MSPS}$ 、インターリーブ モード	-41			dBc
		$f_{\text{DAC}} = 11796.48\text{MSPS}$ 、インターリーブ モード	-49			dBc
HD2	2 次高調波歪み (ナイキスト ゾーン内)	$f_{\text{out}} = 1800\text{MHz}$	-53			dBc
		$f_{\text{out}} = 2600\text{MHz}$	-50			dBc
		$f_{\text{out}} = 3500\text{MHz}$	-48			dBc
		$f_{\text{OUT}} = 4900\text{MHz}$	-47			dBc
		$f_{\text{OUT}} = 8100\text{MHz}$	-50			dBc
		$f_{\text{OUT}} = 9600\text{MHz}$	-53			dBc
		$f_{\text{OUT}} = 850\text{MHz}, A_{\text{OUT}} = -12\text{dBFS}$	-60			dBc
		$f_{\text{OUT}} = 1800\text{MHz}, A_{\text{OUT}} = -12\text{dBFS}$	-64			dBc
		$f_{\text{OUT}} = 2600\text{MHz}, A_{\text{OUT}} = -12\text{dBFS}$	-45			dBc
		$f_{\text{OUT}} = 3500\text{MHz}, A_{\text{OUT}} = -12\text{dBFS}$	-57			dBc
		$f_{\text{OUT}} = 4900\text{MHz}, A_{\text{OUT}} = -12\text{dBFS}$	-58			dBc
		$f_{\text{OUT}} = 8100\text{MHz}, A_{\text{OUT}} = -12\text{dBFS}$	-60			dBc
		$f_{\text{OUT}} = 9600\text{MHz}, A_{\text{OUT}} = -12\text{dBFS}$	-62			dBc

4.5 トランスマッタの電気的特性 (続き)

$T_A = +25^\circ\text{C}$ での代表値、全動作温度範囲は $T_{A,\text{MIN}} = -40^\circ\text{C} \sim T_{J,\text{MAX}} = +110^\circ\text{C}$ 、TX 入力レート = 491.52MSPS (6GHz 未満) および 500MSPS (6GHz 超)、 $f_{\text{DAC}} = 11796.48\text{MSPS}$ 、PLL クロック モード (出力周波数 6GHz 未満) および外部クロック モード (出力周波数 6GHz 超)、1 次ナイキストではインターリープ モード、2 次ナイキストでは非インターリープ 混在モード、公称電源、-1dBFS で 1 トーン、DSA 減衰 = 0dB、SerDes レート = 16.22Gbps、TX クロック ディザイナーブル、特に記述のない限り。

パラメータ		テスト条件	最小値	標準値	最大値	単位
HD3	3 次高調波歪み (ナイキストゾーン内)	$f_{\text{out}} = 850\text{MHz}$	-62			dBc
		$f_{\text{out}} = 1800\text{MHz}$	-55			dBc
		$f_{\text{out}} = 2600\text{MHz}$	-57			dBc
		$f_{\text{out}} = 3500\text{MHz}$	-60			dBc
		$f_{\text{OUT}} = 4900\text{MHz}$	-54			dBc
		$f_{\text{OUT}} = 8100\text{MHz}$	-54			dBc
		$f_{\text{OUT}} = 9600\text{MHz}$	-56			dBc
		$f_{\text{OUT}} = 850\text{MHz}, A_{\text{OUT}} = -12\text{dBFS}$	-80			dBc
		$f_{\text{OUT}} = 1800\text{MHz}, A_{\text{OUT}} = -12\text{dBFS}$	-79			dBc
		$f_{\text{OUT}} = 2600\text{MHz}, A_{\text{OUT}} = -12\text{dBFS}$	-77			dBc
		$f_{\text{OUT}} = 3500\text{MHz}, A_{\text{OUT}} = -12\text{dBFS}$	-77			dBc
		$f_{\text{OUT}} = 4900\text{MHz}, A_{\text{OUT}} = -12\text{dBFS}$	-78			dBc
		$f_{\text{OUT}} = 8100\text{MHz}, A_{\text{OUT}} = -12\text{dBFS}$	-82			dBc
		$f_{\text{OUT}} = 9600\text{MHz}, A_{\text{OUT}} = -12\text{dBFS}$	-80			dBc
HD n , $n \geq 4$	高調波歪み $n \geq 4$ (ナイキストゾーン内)	$f_{\text{out}} = 850\text{MHz}$	-81			dBc
		$f_{\text{out}} = 1800\text{MHz}$	-88			dBc
		$f_{\text{out}} = 2600\text{MHz}$	-86			dBc
		$f_{\text{out}} = 3500\text{MHz}$	-79			dBc
		$f_{\text{OUT}} = 4900\text{MHz}$	-86			dBc
		$f_{\text{OUT}} = 8100\text{MHz}$	-87			dBc
		$f_{\text{OUT}} = 9600\text{MHz}$	-85			dBc
		$f_{\text{OUT}} = 850\text{MHz}, A_{\text{OUT}} = -12\text{dBFS}$	-93			dBc
		$f_{\text{OUT}} = 1800\text{MHz}, A_{\text{OUT}} = -12\text{dBFS}$	-98			dBc
		$f_{\text{OUT}} = 2600\text{MHz}, A_{\text{OUT}} = -12\text{dBFS}$	-84			dBc
		$f_{\text{OUT}} = 3500\text{MHz}, A_{\text{OUT}} = -12\text{dBFS}$	-87			dBc
		$f_{\text{OUT}} = 4900\text{MHz}, A_{\text{OUT}} = -12\text{dBFS}$	-87			dBc
		$f_{\text{OUT}} = 8100\text{MHz}, A_{\text{OUT}} = -12\text{dBFS}$	-87			dBc
		$f_{\text{OUT}} = 9600\text{MHz}, A_{\text{OUT}} = -12\text{dBFS}$	-87			dBc
SFDR +/- 250MHz	+/- 250MHz 以内のスプリアス フリー ダイナミックレンジ	$f_{\text{out}} = 850\text{MHz}$	68.5			dBc
		$f_{\text{out}} = 1800\text{MHz}$	79.4			dBc
		$f_{\text{out}} = 2600\text{MHz}$	77			dBc
		$f_{\text{out}} = 3500\text{MHz}$	75			dBc
		$f_{\text{OUT}} = 4900\text{MHz}$	76			dBc
		$f_{\text{OUT}} = 8100\text{MHz}$	61			dBc
		$f_{\text{OUT}} = 9600\text{MHz}$	64			dBc
$f_{\text{S/4}}$	固定スプリアス	$f_{\text{DAC}} = 5898.24\text{MSPS}$	-64			dBFS
		$f_{\text{DAC}} = 8847.36\text{MSPS}$	-75			dBFS
		$f_{\text{DAC}} = 11796.48\text{MSPS}$	-67			dBFS

4.5 トランスマッタの電気的特性 (続き)

$T_A = +25^\circ\text{C}$ での代表値、全動作温度範囲は $T_{A,\text{MIN}} = -40^\circ\text{C} \sim T_{J,\text{MAX}} = +110^\circ\text{C}$ 、TX 入力レート = 491.52MSPS (6GHz 未満) および 500MSPS (6GHz 超)、 $f_{\text{DAC}} = 11796.48\text{MSPS}$ 、PLL クロック モード (出力周波数 6GHz 未満) および外部クロック モード (出力周波数 6GHz 超)、1 次ナイキストではインターリープ モード、2 次ナイキストでは非インターリープ 混在モード、公称電源、-1dBFS で 1 トーン、DSA 減衰 = 0dB、SerDes レート = 16.22Gbps、TX クロック ディザイナープル、特に記述のない限り。

パラメータ		テスト条件	最小値	標準値	最大値	単位
$f_{\text{S}}/2$	固定スプリアス	$f_{\text{DAC}} = 5898.24\text{MSPS}$		-49		dBFS
		$f_{\text{DAC}} = 8847.36\text{MSPS}$		-48		dBFS
		$f_{\text{DAC}} = 11796.48\text{MSPS}$		-48		dBFS
$3^*f_{\text{S}}/4$	固定スプリアス	2 次ナイキスト、 $f_{\text{DAC}} = 5898.24\text{MSPS}$		-76		dBFS
		2 次ナイキスト、 $f_{\text{DAC}} = 8847.36\text{MSPS}$		-89		dBFS
		2 次ナイキスト、 $f_{\text{DAC}} = 11796.48\text{MSPS}$		-63		dBFS
ACPR _{1xcarr}	ACPR - 1 キャリア、LTE 20MHz E-TM1.1 キャリア $f_{\text{OUT}} = 0.85\text{GHz}$	減衰 = 0dB、Pout = -13dBFS		-68.5		dBc
		減衰 = 20dB、Pout = -13dBFS		-67.2		dBc
		減衰 = 28dB、Pout = -13dBFS		-64.5		dBc
		減衰 = 39dB、Pout = -13dBFS		-53.9		dBc
ACPR _{1xcarr}	ACPR - 1 キャリア、LTE 20MHz E-TM1.1 キャリア $f_{\text{OUT}} = 1.8425\text{GHz}$	減衰 = 0dB、Pout = -13dBFS		-70.7		dBc
		減衰 = 20dB、Pout = -13dBFS		-68.3		dBc
		減衰 = 28dB、Pout = -13dBFS		-62.9		dBc
		減衰 = 39dB、Pout = -13dBFS		-52.0		dBc
ACPR _{1xcarr}	ACPR - 1 キャリア、LTE 20MHz E-TM1.1 キャリア $f_{\text{OUT}} = 2.6\text{GHz}$	減衰 = 0dB、Pout = -13dBFS		-71		dBc
		減衰 = 20dB、Pout = -13dBFS		-68		dBc
		減衰 = 28dB、Pout = -13dBFS		-62		dBc
		減衰 = 39dB、Pout = -13dBFS		-51.3		dBc
ACPR _{1xcarr}	ACPR - 1 キャリア、LTE 20MHz E-TM1.1 キャリア $f_{\text{OUT}} = 3.5\text{GHz}$	減衰 = 0dB、Pout = -13dBFS		-70		dBc
		減衰 = 20dB、Pout = -13dBFS		-67		dBc
		減衰 = 28dB、Pout = -13dBFS		-60		dBc
		減衰 = 39dB、Pout = -13dBFS		-49.8		dBc
ACPR _{1xcarr}	ACPR - 1 キャリア、LTE 20MHz E-TM1.1 キャリア $f_{\text{OUT}} = 4.9\text{GHz}$	減衰 = 0dB、Pout = -13dBFS		-68.8		dBc
		減衰 = 20dB、Pout = -13dBFS		-65.9		dBc
		減衰 = 28dB、Pout = -13dBFS		-60.6		dBc
		減衰 = 39dB、Pout = -13dBFS		-49.5		dBc
ACPR _{1xcarr}	ACPR - 1 キャリア、NR 100MHz E-TM1.1 キャリア $f_{\text{OUT}} = 2.6\text{GHz}$	減衰 = 0dB、Pout = -13dBFS		-65		dBc
		減衰 = 20dB、Pout = -13dBFS		-62		dBc
		減衰 = 20dB、Pout = -13dBFS		-55		dBc
		減衰 = 39dB、Pout = -13dBFS		-44.3		dBc
ACPR _{1xcarr}	ACPR - 1 キャリア、NR 100MHz E-TM1.1 キャリア $f_{\text{OUT}} = 3.5\text{GHz}$	減衰 = 0dB、Pout = -13dBFS		-64		dBc
		減衰 = 20dB、Pout = -13dBFS		-59		dBc
		減衰 = 28dB、Pout = -13dBFS		-52		dBc
		減衰 = 39dB、Pout = -13dBFS		-41.1		dBc
ACPR _{1xcarr}	ACPR - 1 キャリア、NR 100MHz E-TM1.1 キャリア $f_{\text{OUT}} = 4.9\text{GHz}$	減衰 = 0dB、Pout = -13dBFS		-64.1		dBc
		減衰 = 20dB、Pout = -13dBFS		-60.4		dBc
		減衰 = 28dB、Pout = -13dBFS		-53.5		dBc
		減衰 = 39dB、Pout = -13dBFS		-42.5		dBc

4.5 トランスマッタの電気的特性 (続き)

$T_A = +25^\circ\text{C}$ での代表値、全動作温度範囲は $T_{A,\text{MIN}} = -40^\circ\text{C} \sim T_{J,\text{MAX}} = +110^\circ\text{C}$ 、TX 入力レート = 491.52MSPS (6GHz 未満) および 500MSPS (6GHz 超)、 $f_{\text{DAC}} = 11796.48\text{MSPS}$ 、PLL クロック モード (出力周波数 6GHz 未満) および外部クロック モード (出力周波数 6GHz 超)、1 次ナイキストではインターリープ モード、2 次ナイキストでは非インターリープ 混在モード、公称電源、-1dBFS で 1 トーン、DSA 減衰 = 0dB、SerDes レート = 16.22Gbps、TX クロック ディザイナープル、特に記述のない限り。

パラメータ		テスト条件	最小値	標準値	最大値	単位
ACPR _{1xcarr}	ACPR - 1 キャリア、NR 100MHz E-TM1.1 キャリア $f_{\text{OUT}} = 8.1\text{GHz}$	減衰 = 0dB、Pout = -13dBFS	-58			dBc
		減衰 = 20dB、Pout = -13dBFS	-53			dBc
		減衰 = 28dB、Pout = -13dBFS	-46			dBc
		減衰 = 39dB、Pout = -13dBFS	-36			dBc
ACPR _{1xcarr}	ACPR - 1 キャリア、NR 100MHz E-TM1.1 キャリア $f_{\text{OUT}} = 9.6\text{GHz}$	減衰 = 0dB、Pout = -13dBFS	-57			dBc
		減衰 = 20dB、Pout = -13dBFS	-50			dBc
		減衰 = 28dB、Pout = -13dBFS	-42			dBc
		減衰 = 39dB、Pout = -13dBFS	-31			dBc
EVM	エラー ベクトル振幅、1x 20MHz E-TM3.1/3.1a、リファレンスなし、クロック ノイズ	$F_{\text{OUT}} = 0.85\text{GHz}$ 、 $P_{\text{OUT}} = -13\text{dBFS}$	0.2			%
		$F_{\text{OUT}} = 1.8425\text{GHz}$ 、 $P_{\text{OUT}} = -13\text{dBFS}$	0.3			%
		$F_{\text{OUT}} = 2.6\text{GHz}$ 、 $P_{\text{OUT}} = -13\text{dBFS}$	0.28			%
		$F_{\text{OUT}} = 3.5\text{GHz}$ 、 $P_{\text{OUT}} = -13\text{dBFS}$	0.38			%
		$F_{\text{OUT}} = 4.9\text{GHz}$ 、 $P_{\text{OUT}} = -13\text{dBFS}$	0.4			%
NSD _{dBFS}	ノイズ スペクトル密度 20MHz オフセット $f_{\text{OUT}} = 0.85\text{GHz}$	減衰 = 0dB、 $f_{\text{DAC}} = 5898.24\text{MSPS}$ 、 $P_{\text{OUT}} = -13\text{dBFS}$	-157.6			dBFS/Hz
		減衰 = 20dB、 $f_{\text{DAC}} = 5898.24\text{MSPS}$ 、 $P_{\text{OUT}} = -13\text{dBFS}$	-153.3			dBFS/Hz
		減衰 = 28dB、 $f_{\text{DAC}} = 5898.24\text{MSPS}$ 、 $P_{\text{OUT}} = -13\text{dBFS}$	-147.9			dBFS/Hz
		減衰 = 39dB、 $f_{\text{DAC}} = 5898.24\text{MSPS}$ 、 $P_{\text{OUT}} = -13\text{dBFS}$	-136.9			dBFS/Hz
NSD _{dBFS}	ノイズ スペクトル密度 20MHz オフセット $f_{\text{OUT}} = 1.8\text{GHz}$	減衰 = 0dB、 $f_{\text{DAC}} = 5898.24\text{MSPS}$ 、 $P_{\text{OUT}} = -13\text{dBFS}$	-158.4			dBFS/Hz
		減衰 = 20dB、 $f_{\text{DAC}} = 5898.24\text{MSPS}$ 、 $P_{\text{OUT}} = -13\text{dBFS}$	-152.2			dBFS/Hz
		減衰 = 28dB、 $f_{\text{DAC}} = 5898.24\text{MSPS}$ 、 $P_{\text{OUT}} = -13\text{dBFS}$	-145.6			dBFS/Hz
		減衰 = 39dB、 $f_{\text{DAC}} = 5898.24\text{MSPS}$ 、 $P_{\text{OUT}} = -13\text{dBFS}$	-134.6			dBFS/Hz
NSD _{dBFS}	ノイズ スペクトル密度 20MHz オフセット $f_{\text{OUT}} = 2.6\text{GHz}$	減衰 = 0dB、 $f_{\text{DAC}} = 8847.36\text{MSPS}$ 、 $P_{\text{OUT}} = -13\text{dBFS}$	-157			dBFS/Hz
		減衰 = 20dB、 $f_{\text{DAC}} = 8847.36\text{MSPS}$ 、 $P_{\text{OUT}} = -13\text{dBFS}$	-151			dBFS/Hz
		減衰 = 28dB、 $f_{\text{DAC}} = 8847.36\text{MSPS}$ 、 $P_{\text{OUT}} = -13\text{dBFS}$	-144			dBFS/Hz
		減衰 = 39dB、 $f_{\text{DAC}} = 8847.36\text{MSPS}$ 、 $P_{\text{OUT}} = -13\text{dBFS}$	-133.0			dBFS/Hz

4.5 トランスマッタの電気的特性 (続き)

$T_A = +25^\circ\text{C}$ での代表値、全動作温度範囲は $T_{A,\text{MIN}} = -40^\circ\text{C} \sim T_{J,\text{MAX}} = +110^\circ\text{C}$ 、TX 入力レート = 491.52MSPS (6GHz 未満) および 500MSPS (6GHz 超)、 $f_{\text{DAC}} = 11796.48\text{MSPS}$ 、PLL クロック モード (出力周波数 6GHz 未満) および外部クロック モード (出力周波数 6GHz 超)、1 次ナイキストではインターリーブ モード、2 次ナイキストでは非インターリーブ 混在モード、公称電源、-1dBFS で 1 トーン、DSA 減衰 = 0dB、SerDes レート = 16.22Gbps、TX クロック ディザイナーブル、特に記述のない限り。

パラメータ		テスト条件	最小値	標準値	最大値	単位
NSD _{dBFS}	ノイズ スペクトル密度 20MHz オフセット $F_{\text{OUT}} = 3.5\text{GHz}$	減衰 = 0dB、Pout = -13dBFS		-158		dBFS/ Hz
		減衰 = 20dB、Pout = -13dBFS		-150		dBFS/ Hz
		減衰 = 28dB、Pout = -13dBFS		-143		dBFS/ Hz
		減衰 = 39dB、Pout = -13dBFS		-131.8		dBFS/ Hz
NSD _{dBFS}	ノイズ スペクトル密度 20MHz オフセット $F_{\text{OUT}} = 4.9\text{GHz}$	減衰 = 0dB、Pout = -13dBFS		-155.5		dBFS/ Hz
		減衰 = 20dB、Pout = -13dBFS		-147.8		dBFS/ Hz
		減衰 = 28dB、Pout = -13dBFS		-140.8		dBFS/ Hz
		減衰 = 39dB、Pout = -13dBFS		-129.6		dBFS/ Hz
NSD _{dBFS}	ノイズ スペクトル密度 50MHz オフセット $F_{\text{OUT}} = 8.1\text{GHz}$	減衰 = 0dB、Pout = -13dBFS		-153		dBFS/ Hz
		減衰 = 20dB、Pout = -13dBFS		-147		dBFS/ Hz
		減衰 = 28dB、Pout = -13dBFS		-140		dBFS/ Hz
		減衰 = 39dB、Pout = -13dBFS		-129		dBFS/ Hz
NSD _{dBFS}	ノイズ スペクトル密度 50MHz オフセット $F_{\text{OUT}} = 9.6\text{GHz}$	減衰 = 0dB、Pout = -13dBFS		-152		dBFS/ Hz
		減衰 = 20dB、Pout = -13dBFS		-147		dBFS/ Hz
		減衰 = 28dB、Pout = -13dBFS		-140		dBFS/ Hz
		減衰 = 39dB、Pout = -13dBFS		-129		dBFS/ Hz
S22	出力リターン ロス、< 6GHz、 $\pm\text{fc} * 10\%$	マッチングを使用		-17		dB
	出力リターン ロス、> 8GHz、 $\pm\text{fc} * 10\%$	マッチングを使用		-10		dB
PN _{TXADD}	追加の位相ノイズの外部クロック モード (2)	$f_{\text{OUT}} = 9.6\text{GHz}$, $f_{\text{OFFSET}} = 100\text{Hz}$		-88		dBc/Hz
		$f_{\text{OUT}} = 9.6\text{GHz}$, $f_{\text{OFFSET}} = 1\text{kHz}$		-102		dBc/Hz
		$f_{\text{OUT}} = 9.6\text{GHz}$, $f_{\text{OFFSET}} = 10\text{kHz}$		-110		dBc/Hz
		$f_{\text{OUT}} = 9.6\text{GHz}$, $f_{\text{OFFSET}} = 100\text{kHz}$		-123		dBc/Hz
		$f_{\text{OUT}} = 9.6\text{GHz}$, $f_{\text{OFFSET}} = 1\text{MHz}$		-136		dBc/Hz
		$f_{\text{OUT}} = 9.6\text{GHz}$, $f_{\text{OFFSET}} = 10\text{MHz}$		-143		dBc/Hz
		$f_{\text{OUT}} = 9.6\text{GHz}$, $f_{\text{OFFSET}} = 100\text{MHz}$		-146		dBc/Hz

(1) DSA キャリブレーション手順の後

(2) シングル サイド バンド、入力クロック位相ノイズ軽減。

4.6 RF ADC の電気的特性

$T_A = +25^\circ\text{C}$ での代表値、全動作温度範囲は $T_{A,\text{MIN}} = -40^\circ\text{C} \sim T_{J,\text{MAX}} = +110^\circ\text{C}$ 、RX 出力レート = 491.52MSPS (入力周波数 6GHz 未満) および 500MSPS (入力周波数 6GHz 超)、 $f_{\text{ADC}} = 2949.12\text{MSPS}$ 、PLL クロック モードは $f_{\text{REF}} = 491.52\text{MHz}$ (入力周波数 6GHz 未満)、外部クロック モードは $f_{\text{CLK}} = 11796.48\text{MHz}$ (入力周波数 6GHz 超)、公称電源、DSA 設定 = 4dB (6GHz 未満) および 3dB (6GHz 超)、SerDes レート = 24.33Gbps、特に記述のない限り。

パラメータ		テスト条件	最小値	標準値	最大値	単位
ADC_{RES}	ADC の分解能		14			ビット
F_{RFin}	RF 入力周波数範囲		600	12000		MHz
$P_{\text{FS_CW,min}}$	デバイス ピンでの最小フルスケール入力電力 ⁽¹⁾	$f_{\text{IN}} = 830\text{MHz}$, DSA = 0dB	-2.9			dBm
		$f_{\text{IN}} = 1760\text{MHz}$, DSA = 0dB	-2.8			dBm
		$f_{\text{IN}} = 2610\text{MHz}$, DSA = 0dB	-1.8			dBm
		$f_{\text{IN}} = 3610\text{MHz}$, DSA = 0dB	-0.4			dBm
		$f_{\text{IN}} = 4910\text{MHz}$, DSA = 0dB	0.1			dBm
		$f_{\text{IN}} = 8150\text{MHz}$, DSA = 0dB	2.1			dBm
		$f_{\text{IN}} = 9610\text{MHz}$, DSA = 0dB	4.3			dBm
S11	入力のリターン ロス	マッピング ネットワークを使用	-12.0			dB
ATT _{range}	DSA 減衰範囲		25.0			dB
ATT_{step}	DSA 減衰ステップ		0.5			dB
	DSA 減衰ステップ精度	デルタ = $\text{Gatt}(X) - \text{Gatt}(X - 1)$, $F_{\text{in}} = 3610\text{MHz}$, キャリブレーション後	± 0.1			dB
	DSA ゲイン ステップ位相精度 任意の 8dB レンジ	$F_{\text{in}} = 3610\text{MHz}$, キャリブレーション後	± 0.9			度
	DSA ゲイン ステップ位相精度 任意の 8dB レンジ	$F_{\text{in}} = 4910\text{MHz}$, キャリブレーション後	± 1.8			度
NSD	ノイズ密度 (小信号)	$f_{\text{IN}} = 830\text{MHz}$, DSA = 3dB ⁽³⁾	-155.2			dBFS/Hz
		$f_{\text{IN}} = 1760\text{MHz}$, DSA = 3dB ⁽³⁾	-155.0			dBFS/Hz
		$f_{\text{IN}} = 2610\text{MHz}$, DSA = 3dB ⁽³⁾	-154.4			dBFS/Hz
		$f_{\text{IN}} = 3610\text{MHz}$, DSA = 3dB ⁽³⁾	-154.1			dBFS/Hz
		$f_{\text{IN}} = 4910\text{MHz}$, DSA = 3dB ⁽³⁾	-155.1			dBFS/Hz
		$f_{\text{IN}} = 8150\text{MHz}$, DSA = 3dB ⁽³⁾	-150			dBFS/Hz
		$f_{\text{IN}} = 9610\text{MHz}$, DSA = 3dB ⁽³⁾	-151			dBFS/Hz
		$f_{\text{IN}} = 830\text{MHz}$, 3dB 減衰 ≤ 22	-156.0			dBFS/Hz
		$f_{\text{IN}} = 1760\text{MHz}$, 3dB 減衰 ≤ 25	-155.8			dBFS/Hz
		$f_{\text{IN}} = 2610\text{MHz}$, 3dB 減衰 ≤ 25	-155.7			dBFS/Hz
		$f_{\text{IN}} = 3610\text{MHz}$, 3dB 減衰 ≤ 25	-155.4			dBFS/Hz
		$f_{\text{IN}} = 4910\text{MHz}$, 3dB 減衰 ≤ 25	-155.8			dBFS/Hz
		$f_{\text{IN}} = 8150\text{MHz}$, 3dB 減衰 ≤ 25	-152.5			dBFS/Hz
		$f_{\text{IN}} = 9610\text{MHz}$, 3dB 減衰 ≤ 25	-152.5			dBFS/Hz
NF_{min}	ノイズ指数最小値 DSA 減衰 = 0 ~ 3dB	$f_{\text{IN}} = 830\text{MHz}$	19.1			dB
		$f_{\text{IN}} = 1760\text{MHz}$	19.0			dB
		$f_{\text{IN}} = 2610\text{MHz}$	20.9			dB
		$f_{\text{IN}} = 3610\text{MHz}$	22.8			dB
		$f_{\text{IN}} = 4910\text{MHz}$	22.4			dB
		$f_{\text{IN}} = 8150\text{MHz}$	27.3			dB
		$f_{\text{IN}} = 9610\text{MHz}$	30			dB

4.6 RF ADC の電気的特性 (続き)

$T_A = +25^\circ\text{C}$ での代表値、全動作温度範囲は $T_{A,\text{MIN}} = -40^\circ\text{C} \sim T_{J,\text{MAX}} = +110^\circ\text{C}$ 、RX 出力レート = 491.52MSPS (入力周波数 6GHz 未満) および 500MSPS (入力周波数 6GHz 超)、 $f_{\text{ADC}} = 2949.12\text{MSPS}$ 、PLL クロック モードは $f_{\text{REF}} = 491.52\text{MHz}$ (入力周波数 6GHz 未満)、外部クロック モードは $f_{\text{CLK}} = 11796.48\text{MHz}$ (入力周波数 6GHz 超)、公称電源、DSA 設定 = 4dB (6GHz 未満) および 3dB (6GHz 超)、SerDes レート = 24.33Gbps、特に記述のない限り。

パラメータ		テスト条件	最小値	標準値	最大値	単位
NF	ノイズ指数 DSA 減衰 = 4dB	$f_{\text{IN}} = 830\text{MHz}$ ⁽⁴⁾	20.0			dB
		$f_{\text{IN}} = 1760\text{MHz}$ ⁽⁴⁾	20.6			dB
		$f_{\text{IN}} = 2610\text{MHz}$ ⁽⁴⁾	21.9			dB
		$f_{\text{IN}} = 3610\text{MHz}$ ⁽⁴⁾	23.5			dB
		$f_{\text{IN}} = 4910\text{MHz}$ ⁽⁴⁾	22.3			dB
		$f_{\text{IN}} = 8150\text{MHz}$ ⁽⁴⁾	27.9			dB
		$f_{\text{IN}} = 9610\text{MHz}$ ⁽⁴⁾	30.7			dB
NF_{max}	ノイズ指数 DSA 減衰 = 20dB	$f_{\text{IN}} = 830\text{MHz}$	34.7			dB
		$f_{\text{IN}} = 1760\text{MHz}$	35.2			dB
		$f_{\text{IN}} = 2610\text{MHz}$	36.0			dB
		$f_{\text{IN}} = 3610\text{MHz}$	37.3			dB
		$f_{\text{IN}} = 4910\text{MHz}$	37.6			dB
		$f_{\text{IN}} = 8150\text{MHz}$	42.8			dB
		$f_{\text{IN}} = 9610\text{MHz}$	45			dB
IMD3	3 次相互変調、 $f_{\text{IN}} \pm 10\text{MHz}$ で 2 トーン 各トーン -7dBFS	$f_{\text{IN}} = 840\text{MHz}, 3 \leq \text{減衰} \leq 12$	-82.4			dBc
		$f_{\text{IN}} = 1770\text{MHz}, 3 \leq \text{減衰} \leq 12$	-84.1			dBc
		$f_{\text{IN}} = 2610\text{MHz}, 3 \leq \text{減衰} \leq 12$	-74			dBc
		$f_{\text{IN}} = 3610\text{MHz}, 3 \leq \text{減衰} \leq 12$	-77			dBc
		$f_{\text{IN}} = 4920\text{MHz}, 3 \leq \text{減衰} \leq 12$	-75.9			dBc
		$f_{\text{IN}} = 8150\text{MHz}, 3 \leq \text{減衰} \leq 12, 25\text{MHz の}$ トーン間隔	-55			dBc
		$f_{\text{IN}} = 9610\text{MHz}, 3 \leq \text{減衰} \leq 12, 25\text{MHz の}$ トーン間隔	-60			dBc
SFDR	スプリアス フリー ダイナミック レンジ 出力帯域幅内、 $A_{\text{IN}} = -3\text{dBFS}$	$f_{\text{IN}} = 830\text{MHz}$	88.2			dBFS
		$f_{\text{IN}} = 1760\text{MHz}$	80.6			dBFS
		$f_{\text{IN}} = 2610\text{MHz}$	88			dBFS
		$f_{\text{IN}} = 3610\text{MHz}$	84			dBFS
		$f_{\text{IN}} = 4910\text{MHz}$	78.9			dBFS
		$f_{\text{IN}} = 8150\text{MHz}$	78			dBFS
		$f_{\text{IN}} = 9610\text{MHz}$	71			dBFS
HD2	2 次高調波歪み $A_{\text{IN}} = -3\text{dBFS}$ ⁽²⁾ ⁽⁵⁾	$f_{\text{IN}} = 830\text{MHz}$	-85.5			dBFS
		$f_{\text{IN}} = 1760\text{MHz}$	-90.5			dBFS
		$f_{\text{IN}} = 2610\text{MHz}$	-88			dBFS
		$f_{\text{IN}} = 3610\text{MHz}$	-87			dBFS
		$f_{\text{IN}} = 4910\text{MHz}$	-84.2			dBFS
		$f_{\text{IN}} = 8150\text{MHz}$	-70			dBFS
		$f_{\text{IN}} = 9610\text{MHz}$	-70			dBFS

4.6 RF ADC の電気的特性 (続き)

$T_A = +25^\circ\text{C}$ での代表値、全動作温度範囲は $T_{A,\text{MIN}} = -40^\circ\text{C} \sim T_{J,\text{MAX}} = +110^\circ\text{C}$ 、RX 出力レート = 491.52MSPS (入力周波数 6GHz 未満) および 500MSPS (入力周波数 6GHz 超)、 $f_{\text{ADC}} = 2949.12\text{MSPS}$ 、PLL クロック モードは $f_{\text{REF}} = 491.52\text{MHz}$ (入力周波数 6GHz 未満)、外部クロック モードは $f_{\text{CLK}} = 11796.48\text{MHz}$ (入力周波数 6GHz 超)、公称電源、DSA 設定 = 4dB (6GHz 未満) および 3dB (6GHz 超)、SerDes レート = 24.33Gbps、特に記述のない限り。

パラメータ		テスト条件	最小値	標準値	最大値	単位
HD3	3 次高調波歪み $A_{\text{IN}} = -3\text{d BFS}$ ⁽⁵⁾	$f_{\text{IN}} = 830\text{MHz}$	-80.2			dBFS
		$f_{\text{IN}} = 1760\text{MHz}$	-85.3			dBFS
		$f_{\text{IN}} = 2610\text{MHz}$	-86			dBFS
		$f_{\text{IN}} = 3610\text{MHz}$	-78			dBFS
		$f_{\text{IN}} = 4910\text{MHz}$	-75.4			dBFS
		$f_{\text{IN}} = 8150\text{MHz}$	-70			dBFS
		$f_{\text{IN}} = 9610\text{MHz}$	-70			dBFS
HDn, n > 3	HD2 と HD3 を除く SFDR $A_{\text{IN}} = -3\text{d BFS}$ ⁽⁵⁾	$f_{\text{IN}} = 830\text{MHz}$	-88.2			dBFS
		$f_{\text{IN}} = 1760\text{MHz}$	-80.6			dBFS
		$f_{\text{IN}} = 2610\text{MHz}$	-88			dBFS
		$f_{\text{IN}} = 3610\text{MHz}$	-84			dBFS
		$f_{\text{IN}} = 4910\text{MHz}$	-81.7			dBFS
		$f_{\text{IN}} = 8150\text{MHz}$	-78			dBFS
		$f_{\text{IN}} = 9610\text{MHz}$	-71			dBFS
SFDR	スプリアス フリー ダイナミック レンジ $A_{\text{IN}} = -13\text{d BFS}$ $0 \leq \text{減衰} \leq 16$ ⁽⁵⁾	$f_{\text{IN}} = 830\text{MHz}$	89.2			dBFS
		$f_{\text{IN}} = 1760\text{MHz}$	88.8			dBFS
		$f_{\text{IN}} = 2610\text{MHz}$	95			dBFS
		$f_{\text{IN}} = 3610\text{MHz}$	90			dBFS
		$f_{\text{IN}} = 4910\text{MHz}$	89.8			dBFS
		$f_{\text{IN}} = 8150\text{MHz}$	83			dBFS
		$f_{\text{IN}} = 9610\text{MHz}$	80			dBFS
HD2	2 次高調波歪み $A_{\text{IN}} = -13\text{d BFS}$ $0 \leq \text{減衰} \leq 16$ ⁽⁵⁾	$f_{\text{IN}} = 830\text{MHz}$ 、基板トリムを使用	-79.0			dBFS
		$f_{\text{IN}} = 1760\text{MHz}$ 、基板トリムを使用	-101.6			dBFS
		$f_{\text{IN}} = 2610\text{MHz}$ 、基板トリムを使用	-100			dBFS
		$f_{\text{IN}} = 3610\text{MHz}$ 、基板トリムを使用	-101			dBFS
		$f_{\text{IN}} = 4910\text{MHz}$ 、基板トリムを使用	-99.1			dBFS
		$f_{\text{IN}} = 8150\text{MHz}$ 、基板トリムを使用	-107			dBFS
		$f_{\text{IN}} = 9610\text{MHz}$ 、基板トリムを使用	-107			dBFS
HD3	3 次高調波歪み $A_{\text{IN}} = -13\text{d BFS}$ $0 \leq \text{減衰} \leq 16$ ⁽⁵⁾	$f_{\text{IN}} = 830\text{MHz}$	-95.4			dBFS
		$f_{\text{IN}} = 1760\text{MHz}$	-95.2			dBFS
		$f_{\text{IN}} = 2610\text{MHz}$	-98			dBFS
		$f_{\text{IN}} = 3610\text{MHz}$	-97			dBFS
		$f_{\text{IN}} = 4910\text{MHz}$	-94			dBFS
		$f_{\text{IN}} = 8150\text{MHz}$	-100			dBFS
		$f_{\text{IN}} = 9610\text{MHz}$	-102			dBFS

4.6 RF ADC の電気的特性 (続き)

$T_A = +25^\circ\text{C}$ での代表値、全動作温度範囲は $T_{A,\text{MIN}} = -40^\circ\text{C} \sim T_{J,\text{MAX}} = +110^\circ\text{C}$ 、RX 出力レート = 491.52MSPS (入力周波数 6GHz 未満) および 500MSPS (入力周波数 6GHz 超)、 $f_{\text{ADC}} = 2949.12\text{MSPS}$ 、PLL クロック モードは $f_{\text{REF}} = 491.52\text{MHz}$ (入力周波数 6GHz 未満)、外部クロック モードは $f_{\text{CLK}} = 11796.48\text{MHz}$ (入力周波数 6GHz 超)、公称電源、DSA 設定 = 4dB (6GHz 未満) および 3dB (6GHz 超)、SerDes レート = 24.33Gbps、特に記述のない限り。

パラメータ		テスト条件	最小値	標準値	最大値	単位
HDn, n > 3	HD2 と HD3 を除く SFDR $A_{\text{IN}} = -13\text{dBFS}$ $0 \leq \text{減衰} \leq 16$ (5)	$f_{\text{IN}} = 830\text{MHz}$	-89.2			dBFS
		$f_{\text{IN}} = 1760\text{MHz}$	-88.8			dBFS
		$f_{\text{IN}} = 2610\text{MHz}$	-95			dBFS
		$f_{\text{IN}} = 3610\text{MHz}$	-90			dBFS
		$f_{\text{IN}} = 4910\text{MHz}$	-90			dBFS
		$f_{\text{IN}} = 8150\text{MHz}$	-83			dBFS
		$f_{\text{IN}} = 9610\text{MHz}$	-80			dBFS

- (1) DSA にデジタル ゲイン範囲を追加して DSA の有効範囲を拡張することで、最小減衰でのフルスケール入力を低減できます。デジタル ゲイン範囲全体にわたってノイズ指数は一定に保たれます。
- (2) HD2 の NLE 補正
- (3) DSA = 3dB ~ 0dB まで、NSD は DSA 1dBあたり 1dB 上昇
- (4) DSA = 3dB 超では、NF は DSA 1dBあたり 1dB 上昇
- (5) DDC バイパス (テキサス・インスツルメンツ専用テスト モード)

4.7 PLL / VCO / クロックの電気的特性

TA = +25°Cでの代表値、全動作温度範囲は $T_{A,MIN} = -40°C \sim T_{J,MAX} = +110°C$ 、リファレンス クロック入力周波数 491.52MHz (特に記述のない限り)、 $f_{DAC} = f_{VCO}$ 、 $f_{OUT} = f_{DAC}/4$ 、 f_{VCO} に正規化

パラメータ		テスト条件	最小値	標準値	最大値	単位
f_{VCO1}	VCO1 の最小周波数			7.2		GHz
	VCO1 の最大周波数		7.68			GHz
f_{VCO2}	VCO2 の最小周波数			8.8		GHz
	VCO2 の最大周波数		9.1			GHz
f_{VCO3}	VCO3 の最小周波数			9.7		GHz
	VCO3 の最大周波数		10.24			GHz
f_{VCO4}	VCO4 の最小周波数			11.6		GHz
	VCO4 の最大周波数		12.08			GHz
DIV_{DAC}	DAC サンプル レート分周器		1、2、または 3			
DIV_{FBAD} c	DAC サンプル レートからの ADC サンプル レート分周器		1、2、3、 4、6、または 8			
DIV_{RXAD} c	ADC サンプル レート分周器		1、2、3、 4、6、または 8			
$P_{N_{VCO}}$	閉ループ位相ノイズ ($F_{PLL} = 11.79848\text{GHz}$ 、 $F_{REF} = 491.52\text{MHz}$)	600kHz	-113			dBc/Hz
		800kHz	-116			dBc/Hz
		1MHz	-119			dBc/Hz
		1.8MHz	-125			dBc/Hz
		5MHz	-133			dBc/Hz
		50MHz	-141			dBc/Hz
	閉ループ位相ノイズ ($F_{PLL} = 8.84736\text{GHz}$ 、 $F_{REF} = 491.52\text{MHz}$)	600kHz	-114			dBc/Hz
		800kHz	-118			dBc/Hz
		1MHz	-120			dBc/Hz
		1.8MHz	-127			dBc/Hz
		5MHz	-135			dBc/Hz
		50MHz	-142			dBc/Hz
F_{rms}	閉ループ位相ノイズ ($F_{PLL} = 9.8403\text{GHz}$ 、 $F_{REF} = 491.52\text{MHz}$)	600kHz	-113			dBc/Hz
		800kHz	-116			dBc/Hz
		1MHz	-119			dBc/Hz
		1.8MHz	-125			dBc/Hz
		5MHz	-134			dBc/Hz
		50MHz	-140			dBc/Hz
	閉ループ位相ノイズ ($F_{PLL} = 7.86432\text{GHz}$ 、 $F_{REF} = 491.52\text{MHz}$)	600kHz	-116			dBc/Hz
		800kHz	-119			dBc/Hz
		1MHz	-122			dBc/Hz
		1.8MHz	-127			dBc/Hz
		5MHz	-136			dBc/Hz
		50MHz	-143			dBc/Hz
F_{rms}	クロック PLL 積分位相誤差 ⁽¹⁾	$f_{PLL} = 11.79848\text{GHz}$ 、[1kHz, 100MHz]	-43.4			dBc/Hz
		$f_{PLL} = 8.8536\text{GHz}$ 、[1kHz, 100MHz]	-47.6			dBc/Hz
		$f_{PLL} = 9.8304\text{GHz}$ 、[1kHz, 100MHz]	-46.2			dBc/Hz

4.7 PLL / VCO / クロックの電気的特性 (続き)

TA = +25°Cでの代表値、全動作温度範囲は $T_{A,MIN} = -40^{\circ}\text{C} \sim T_{J,MAX} = +110^{\circ}\text{C}$ 、リファレンス クロック入力周波数 491.52MHz (特に記述のない限り)、 $f_{\text{DAC}} = f_{\text{VCO}}$ 、 $f_{\text{OUT}} = f_{\text{DAC}}/4$ 、 f_{VCO} に正規化

パラメータ		テスト条件	最小値	標準値	最大値	単位
f_{PFD}	PFD 周波数		100	500		MHz
$\text{PN}_{\text{pll_flat}}$	正規化された PLL フラット ノイズ	$f_{\text{VCO}} = 11796.48\text{MHz}$		-226.5		dBc/Hz
F_{REF}	入力クロック周波数		0.1	12		GHz
V_{SS}	入力クロック レベル		0.6	1.8		Vppdiff
結合			AC 結合 のみ			
REFCLK 入力インピーダンス (2)	並列抵抗		100			Ω
	並列容量		0.5			pF

(1) シングル サイドバンド。リファレンス クロックの影響は含まれません

(2) インピーダンスと周波数との関係については、テキサス・インスツルメンツが提供している S11 データを参照してください

4.8 デジタルの電気的特性

TA = +25°Cでの代表値、全動作温度範囲は $T_{A,MIN} = -40°C \sim T_{J,MAX} = +110°C$ (特に記述のない限り)

パラメータ	テスト条件	最小値	標準値	最大値	単位
CML SerDes 入力 [8:1]SRX+/-					
V_{SRDIFF}	SerDes レシーバ入力振幅	差動	100	1200	mVpp
V_{SRCOM}	SerDes 入力コモン モード		0.4	0.5	0.6
Z_{SRdiff}	SerDes 内部差動終端 (1)		100		Ω
F_{SerDes}	SerDes ビットレート	フル レート モード	19	29.5	Gbps
		ハーフ レート モード	9.5	16.25	Gbps
		クオーター レート モード	4.75	8.125	Gbps
	挿入損失許容 (2)	SerDes 電源 = 1.8V	25		dB
T_J	総ジッタ許容			0.42	UI
CML SerDes 出力 [8:1]STX+/-					
V_{STDIFF}	SerDes トランスマッタ出力振幅	差動	500	1000	mVpp
V_{STCOM}	SerDes 出力コモン モード		0.4	0.45	0.55
Z_{STdiff}	SerDes 出力インピーダンス		100		Ω
TRF	出力の立ち上がりおよび立ち下がり時間	20~80%	8		ps
TEQS	イコライゼーション範囲			7	dB
TTJ	出力の総ジッタ			0.21	UI
CMOS I/O:GPIO{B/C/D/E}x, SPICLK, SPISDIO, SPISDO, SPISEN, RESETZ, BISTB0, BISTB1					
V_{IH}	High レベル入力電圧		0.6×VDD1 P8GPIO		V
V_{IL}	Low レベル入力電圧			0.4×VDD1 P8GPIO	V
I_{IH}	High レベル入力電流		-250	250	μA
I_{IL}	Low レベル入力電流		-250	250	μA
C_L	CMOS 入力容量		2		pF
V_{OH}	High レベル出力電圧		VDD1P8G PIO-0.2		V
V_{OL}	Low レベル出力電圧			0.2	V
差動入力:SYSREF+/- モード A					
$Clock_{MODE}$			PLL クロック モードのみ		
$F_{SYSREFMAX}$	SYSREF 入力周波数最大値		40		MHz
$V_{SWINGSRMAX}$	SYSREF 入力スイング最大値		1.8		$V_{ppdiff}^{(3)}$
$V_{SWINGSRMIN}$	SYSREF 入力スイング最小値	$f_{REF} < 500MHz$	0.3		$V_{ppdiff}^{(3)}$
$V_{SWINGSRMIN}$	SYSREF 入力スイング最小値	$f_{REF} > 500MHz$	0.6		$V_{ppdiff}^{(3)}$
$V_{COMSRMAX}$	SYSREF 入力コモン モード電圧最大値		0.8		V
$V_{COMSRMIN}$	SYSREF 入力コモン モード電圧最小値		0.6		V
Z_T	入力の終端	差動	100 (1)		Ω
C_L	入力容量	各ピンから GND	0.5		pF
LVDS 入力:0SYNCIN+/- および 1SYNCIN+/-					
V_{ICOM}	入力コモン モード電圧		1.2		V
V_{ID}	差動入力電圧スイング		450		$V_{ppdiff}^{(3)}$
Z_T	入力の終端	差動	100		Ω

4.8 デジタルの電気的特性 (続き)

TA = +25°Cでの代表値、全動作温度範囲は $T_{A,MIN} = -40°C \sim T_{J,MAX} = +110°C$ (特に記述のない限り)

パラメータ	テスト条件	最小値	標準値	最大値	単位
LVDS 出力: 0SYNCOUT+/- および 1SYNCOUT+/-					
V_{OCOM}	出力コモンモード電圧			1.2	V
V_{OD}	差動出力電圧スイング			500	$V_{ppdiff}^{(3)}$
Z_T	内部終端			100	Ω

(1) SYSREF 終端は 100Ω、150Ω、300Ω の間で設定可能です。

(2) 損失許容はバンプ間の STX から SRX です。

(3) V_{ppdiff} は最大差動電圧 (正の値) と最小差動電圧 (負の値) の差です。

4.9 電源の電気的特性

$T_A = +25^\circ\text{C}$ での代表値、全動作温度範囲は $T_{A,\text{MIN}} = -40^\circ\text{C} \sim T_{J,\text{MAX}} = +110^\circ\text{C}$ 、公称電源、-1dBFS で 1トーン、DSA 減衰 = 0dB、TX ストレートモード、特に記述のない限り。

パラメータ		テスト条件	最小値	標準値	最大値	単位
I_{VDD1P8}	グループ 3A: VDD1P8FB + VDD1P8RX + VDD1P8TX	モード 1a: 2T2R - TDD、50%/50% デューティ サイクル TX: 125MSPS 入力、24x Int, $f_{\text{DAC}} = 3\text{GSPS}$ RX: $f_{\text{ADC}} = 1.5\text{GSPS}$, 12x Dec, 125MSPS 出力 $f_{\text{OUT}} = f_{\text{IN}} = 1\text{GHz}$ SerDes: 8b/10b, 10Gbps TX/RX LMFS: 1-4-8-1	345			mA
	グループ 3B: VDD1P8FBCLK + VDD1P8RXCLK + VDD1P8TXDAC + VDD1P8GPIO + VDDA1P8		286			mA
	グループ 3C: VDD1P8PLL + VDD1P8PLLVCO		69			mA
I_{VDD1P2}	グループ 2: VDD1P2FB, VDD1P2RX, VDD1P2TXCLK, VDD1P2TXENC, VDD1P2FBCML, VDD1P2RXCML, VDD1P2PLLCLKREF	モード 1a: 2T2R - TDD、50%/50% デューティ サイクル TX: 125MSPS 入力、24x Int, $f_{\text{DAC}} = 3\text{GSPS}$ RX: $f_{\text{ADC}} = 1.5\text{GSPS}$, 12x Dec, 125MSPS 出力 $f_{\text{OUT}} = f_{\text{IN}} = 1\text{GHz}$ SerDes: 8b/10b, 10Gbps TX/RX LMFS: 1-4-8-1	488			mA
	I_{VDD0P9}		599			mA
P_{diss}	電力散逸		2399			mW
I_{VDD1P8}	グループ 3A: VDD1P8FB + VDD1P8RX + VDD1P8TX	モード 1b: 2T2R - TX アクティブ、RX スタンバイ、TX: 125MSPS 入力、24x Int, $f_{\text{DAC}} = 3\text{GSPS}$ RX: $f_{\text{ADC}} = 1.5\text{GSPS}$, 12x Dec, 125MSPS 出力 $f_{\text{OUT}} = f_{\text{IN}} = 1\text{GHz}$ SerDes: 8b/10b, 10Gbps TX/RX LMFS: 1-4-8-1	349			mA
	グループ 3B: VDD1P8FBCLK + VDD1P8RXCLK + VDD1P8TXDAC + VDD1P8GPIO + VDDA1P8		270			mA
	グループ 3C: VDD1P8PLL + VDD1P8PLLVCO		69			mA
I_{VDD1P2}	グループ 2: VDD1P2FB, VDD1P2RX, VDD1P2TXCLK, VDD1P2TXENC, VDD1P2FBCML, VDD1P2RXCML, VDD1P2PLLCLKREF	モード 1b: 2T2R - TX アクティブ、RX スタンバイ、TX: 125MSPS 入力、24x Int, $f_{\text{DAC}} = 3\text{GSPS}$ RX: $f_{\text{ADC}} = 1.5\text{GSPS}$, 12x Dec, 125MSPS 出力 $f_{\text{OUT}} = f_{\text{IN}} = 1\text{GHz}$ SerDes: 8b/10b, 10Gbps TX/RX LMFS: 1-4-8-1	531			mA
	I_{VDD0P9}		583			mA
P_{diss}	電力散逸		2414			mW
I_{VDD1P8}	グループ 3A: VDD1P8FB + VDD1P8RX + VDD1P8TX	モード 1c: 2T2R - RX アクティブ、TX スタンバイ、TX: 125MSPS 入力、24x Int, $f_{\text{DAC}} = 3\text{GSPS}$ RX: $f_{\text{ADC}} = 1.5\text{GSPS}$, 12x Dec, 125MSPS 出力 $f_{\text{OUT}} = f_{\text{IN}} = 1\text{GHz}$ SerDes: 8b/10b, 10Gbps TX/RX LMFS: 1-4-8-1	341			mA
	グループ 3B: VDD1P8FBCLK + VDD1P8RXCLK + VDD1P8TXDAC + VDD1P8GPIO + VDDA1P8		302			mA
	グループ 3C: VDD1P8PLL + VDD1P8PLLVCO		69			mA
I_{VDD1P2}	グループ 2: VDD1P2FB, VDD1P2RX, VDD1P2TXCLK, VDD1P2TXENC, VDD1P2FBCML, VDD1P2RXCML, VDD1P2PLLCLKREF	モード 1c: 2T2R - RX アクティブ、TX スタンバイ、TX: 125MSPS 入力、24x Int, $f_{\text{DAC}} = 3\text{GSPS}$ RX: $f_{\text{ADC}} = 1.5\text{GSPS}$, 12x Dec, 125MSPS 出力 $f_{\text{OUT}} = f_{\text{IN}} = 1\text{GHz}$ SerDes: 8b/10b, 10Gbps TX/RX LMFS: 1-4-8-1	446			mA
	I_{VDD0P9}		616			mA
P_{diss}	電力散逸		2384			mW

4.9 電源の電気的特性 (続き)

$T_A = +25^\circ\text{C}$ での代表値、全動作温度範囲は $T_{A,\text{MIN}} = -40^\circ\text{C} \sim T_{J,\text{MAX}} = +110^\circ\text{C}$ 、公称電源、-1dBFS で 1トーン、DSA 減衰 = 0dB、TX ストレートモード、特に記述のない限り。

パラメータ		テスト条件	最小値	標準値	最大値	単位
I_{VDD1P8}	グループ 3A:VDD1P8FB + VDD1P8RX + VDD1P8TX	モード 2:2T2R - FDD TX:125MSPS 入力、24x Int, $f_{\text{DAC}} = 3\text{GSPS}$ RX: $f_{\text{ADC}} = 1.5\text{GSPS}$, 12x Dec, 125MSPS 出力 $f_{\text{OUT}} = 1\text{GHz}$, $f_{\text{IN}} = 1\text{GHz}$ SerDes:8B/10b, 10Gbps TX/RX LMFS:1-4-8-1	600			mA
	グループ 3B:VDD1P8FBCLK + VDD1P8RXCLK + VDD1P8TXDAC + VDD1P8GPIO + VDDA1P8		323			mA
	グループ 3C:VDD1P8PLL + VDD1P8PLLVCO		69			mA
I_{VDD1P2}	グループ 2:VDD1P2FB、VDD1P2RX、VDD1P2TXCLK、VDD1P2TXENC、VDD1P2FBCML、VDD1P2RXCML、VDD1P2PLLCLKREF	モード 2:2T2R - FDD TX:125MSPS 入力、24x Int, $f_{\text{DAC}} = 3\text{GSPS}$ RX: $f_{\text{ADC}} = 1.5\text{GSPS}$, 12x Dec, 125MSPS 出力 $f_{\text{OUT}} = 1\text{GHz}$, $f_{\text{IN}} = 1\text{GHz}$ SerDes:8B/10b, 10Gbps TX/RX LMFS:1-4-8-1	703			mA
	I_{VDD0P9}		805			mA
P_{diss}	電力散逸		3374			mW
I_{VDD1P8}	グループ 3A:VDD1P8FB + VDD1P8RX + VDD1P8TX	モード 3a:2T2R - TDD, 50%/50% デューティ サイクル TX:500MSPS 入力、24x Int, $f_{\text{DAC}} = 12\text{GSPS}$ RX: $f_{\text{ADC}} = 3\text{GSPS}$, 6x Dec, 500MSPS 出力 $f_{\text{OUT}} = f_{\text{IN}} = 3.5\text{GHz}$ SerDes:8b/20b, 10Gbps TX/RX LMFS:2-4-4-1	361			mA
	グループ 3B:VDD1P8FBCLK + VDD1P8RXCLK + VDD1P8TXDAC + VDD1P8GPIO + VDDA1P8		306			mA
	グループ 3C:VDD1P8PLL + VDD1P8PLLVCO		71			mA
I_{VDD1P2}	グループ 2:VDD1P2FB、VDD1P2RX、VDD1P2TXCLK、VDD1P2TXENC、VDD1P2FBCML、VDD1P2RXCML、VDD1P2PLLCLKREF	モード 3a:2T2R - TDD, 50%/50% デューティ サイクル TX:500MSPS 入力、24x Int, $f_{\text{DAC}} = 12\text{GSPS}$ RX: $f_{\text{ADC}} = 3\text{GSPS}$, 6x Dec, 500MSPS 出力 $f_{\text{OUT}} = f_{\text{IN}} = 3.5\text{GHz}$ SerDes:8b/20b, 10Gbps TX/RX LMFS:2-4-4-1	875			mA
	I_{VDD0P9}		1336			mA
P_{diss}	電力散逸		3614			mW
I_{VDD1P8}	グループ 3A:VDD1P8FB + VDD1P8RX + VDD1P8TX	モード 3b:2T2R - TX アクティブ、RX スタンバイ TX:500MSPS 入力、24x Int, $f_{\text{DAC}} = 12\text{GSPS}$ RX: $f_{\text{ADC}} = 3\text{GSPS}$, 6x Dec, 500MSPS 出力 $f_{\text{OUT}} = f_{\text{IN}} = 3.5\text{GHz}$ SerDes:8b/20b, 10Gbps TX/RX LMFS:2-4-4-1	345			mA
	グループ 3B:VDD1P8FBCLK + VDD1P8RXCLK + VDD1P8TXDAC + VDD1P8GPIO + VDDA1P8		277			mA
	グループ 3C:VDD1P8PLL + VDD1P8PLLVCO		72			mA
I_{VDD1P2}	グループ 2:VDD1P2FB、VDD1P2RX、VDD1P2TXCLK、VDD1P2TXENC、VDD1P2FBCML、VDD1P2RXCML、VDD1P2PLLCLKREF	モード 3b:2T2R - TX アクティブ、RX スタンバイ TX:500MSPS 入力、24x Int, $f_{\text{DAC}} = 12\text{GSPS}$ RX: $f_{\text{ADC}} = 3\text{GSPS}$, 6x Dec, 500MSPS 出力 $f_{\text{OUT}} = f_{\text{IN}} = 3.5\text{GHz}$ SerDes:8b/20b, 10Gbps TX/RX LMFS:2-4-4-1	1123			mA
	I_{VDD0P9}		1473			mA
P_{diss}	電力散逸		3958			mW

4.9 電源の電気的特性 (続き)

$T_A = +25^\circ\text{C}$ での代表値、全動作温度範囲は $T_{A,\text{MIN}} = -40^\circ\text{C} \sim T_{J,\text{MAX}} = +110^\circ\text{C}$ 、公称電源、-1dBFS で 1トーン、DSA 減衰 = 0dB、TX ストレートモード、特に記述のない限り。

パラメータ		テスト条件	最小値	標準値	最大値	単位
I_{VDD1P8}	グループ 3A: VDD1P8FB + VDD1P8RX + VDD1P8TX	モード 3c: 2T2R - RX アクティブ、TX スタンバイ TX: 500MSPS 入力、24x Int, $f_{\text{DAC}} = 12\text{GSPS}$ RX: $f_{\text{ADC}} = 3\text{GSPS}$, 6x Dec, 500MSPS 出力 $f_{\text{OUT}} = f_{\text{IN}} = 3.5\text{GHz}$ SerDes: 8b/20b, 10Gbps TX/RX LMFS: 2-4-4-1	377			mA
	グループ 3B: VDD1P8FBCLK + VDD1P8RXCLK + VDD1P8TXDAC + VDD1P8GPIO + VDDA1P8		336			mA
	グループ 3C: VDD1P8PLL + VDD1P8PLLVCO		71			mA
I_{VDD1P2}	グループ 2: VDD1P2FB、VDD1P2RX、VDD1P2TXCLK、VDD1P2TXENC、VDD1P2FBCML、VDD1P2RXCML、VDD1P2PLLCLKREF	モード 4: 2T2R - FDD TX: 500MSPS 入力、24x Int, $f_{\text{DAC}} = 12\text{GSPS}$ RX: $f_{\text{ADC}} = 3\text{GSPS}$, 6x Dec, 500MSPS 出力 $f_{\text{OUT}} = 3.5\text{GHz}$, $f_{\text{IN}} = 3.7\text{GHz}$ SerDes: 8b/20b, 10Gbps TX/RX LMFS: 2-4-4-1	627			mA
	I_{VDD0P9}		1198			mA
P_{diss}	電力散逸		3270			mW
I_{VDD1P8}	グループ 3A: VDD1P8FB + VDD1P8RX + VDD1P8TX	モード 5a: 2T2R - TDD, 50%/50% デューティ サイクル TX: デュアル 125MSPS 入力、48x Int, $f_{\text{DAC}} = 6\text{GSPS}$, 混在モード RX: デュアル $f_{\text{ADC}} = 3\text{GSPS}$, 24x Dec, 125MSPS 出力 $f_{\text{OUT}} = f_{\text{IN}} = 3.5\text{GHz}$ SerDes: 8b/20b, 10Gbps TX/RX LMFS: 1-8-16-1	635			mA
	グループ 3B: VDD1P8FBCLK + VDD1P8RXCLK + VDD1P8TXDAC + VDD1P8GPIO + VDDA1P8		357			mA
	グループ 3C: VDD1P8PLL + VDD1P8PLLVCO		72			mA
I_{VDD1P2}	グループ 2: VDD1P2FB、VDD1P2RX、VDD1P2TXCLK、VDD1P2TXENC、VDD1P2FBCML、VDD1P2RXCML、VDD1P2PLLCLKREF	モード 4: 2T2R - FDD TX: 500MSPS 入力、24x Int, $f_{\text{DAC}} = 12\text{GSPS}$ RX: $f_{\text{ADC}} = 3\text{GSPS}$, 6x Dec, 500MSPS 出力 $f_{\text{OUT}} = 3.5\text{GHz}$, $f_{\text{IN}} = 3.7\text{GHz}$ SerDes: 8b/20b, 10Gbps TX/RX LMFS: 2-4-4-1	1417			mA
	I_{VDD0P9}		1952			mA
P_{diss}	電力散逸		5421			mW
I_{VDD1P8}	グループ 3A: VDD1P8FB + VDD1P8RX + VDD1P8TX	モード 5a: 2T2R - TDD, 50%/50% デューティ サイクル TX: デュアル 125MSPS 入力、48x Int, $f_{\text{DAC}} = 6\text{GSPS}$, 混在モード RX: デュアル $f_{\text{ADC}} = 3\text{GSPS}$, 24x Dec, 125MSPS 出力 $f_{\text{OUT}} = f_{\text{IN}} = 3.5\text{GHz}$ SerDes: 8b/20b, 10Gbps TX/RX LMFS: 1-8-16-1	363			mA
	グループ 3B: VDD1P8FBCLK + VDD1P8RXCLK + VDD1P8TXDAC + VDD1P8GPIO + VDDA1P8		302			mA
	グループ 3C: VDD1P8PLL + VDD1P8PLLVCO		71			mA
I_{VDD1P2}	グループ 2: VDD1P2FB、VDD1P2RX、VDD1P2TXCLK、VDD1P2TXENC、VDD1P2FBCML、VDD1P2RXCML、VDD1P2PLLCLKREF	モード 4: 2T2R - FDD TX: 500MSPS 入力、24x Int, $f_{\text{DAC}} = 12\text{GSPS}$ RX: $f_{\text{ADC}} = 3\text{GSPS}$, 6x Dec, 500MSPS 出力 $f_{\text{OUT}} = 3.5\text{GHz}$, $f_{\text{IN}} = 3.7\text{GHz}$ SerDes: 8b/20b, 10Gbps TX/RX LMFS: 2-4-4-1	683			mA
	I_{VDD0P9}		1177			mA
	電力散逸		3234			mW

4.9 電源の電気的特性 (続き)

$T_A = +25^\circ\text{C}$ での代表値、全動作温度範囲は $T_{A,\text{MIN}} = -40^\circ\text{C} \sim T_{J,\text{MAX}} = +110^\circ\text{C}$ 、公称電源、-1dBFS で 1トーン、DSA 減衰 = 0dB、TX ストレートモード、特に記述のない限り。

パラメータ	テスト条件	最小値	標準値	最大値	単位
I_{VDD1P8}	グループ 3A: VDD1P8FB + VDD1P8RX + VDD1P8TX			349	mA
	グループ 3B: VDD1P8FBCLK + VDD1P8RXCLK + VDD1P8TXDAC + VDD1P8GPIO + VDDA1P8			273	mA
	グループ 3C: VDD1P8PLL + VDD1P8PLLVCO			72	mA
I_{VDD1P2}	グループ 2: VDD1P2FB、VDD1P2RX、VDD1P2TXCLK、VDD1P2TXENC、VDD1P2FBCML、VDD1P2RXCML、VDD1P2PLLCLKREF			757	mA
	I_{VDD0P9} グループ 1A: DVDD0P9 + VDDT0P9			1182	mA
	P_{diss} 電力散逸			3252	mW
I_{VDD1P8}	グループ 3A: VDD1P8FB + VDD1P8RX + VDD1P8TX			377	mA
	グループ 3B: VDD1P8FBCLK + VDD1P8RXCLK + VDD1P8TXDAC + VDD1P8GPIO + VDDA1P8			331	mA
	グループ 3C: VDD1P8PLL + VDD1P8PLLVCO			71	mA
I_{VDD1P2}	グループ 2: VDD1P2FB、VDD1P2RX、VDD1P2TXCLK、VDD1P2TXENC、VDD1P2FBCML、VDD1P2RXCML、VDD1P2PLLCLKREF			610	mA
	I_{VDD0P9} グループ 1A: DVDD0P9 + VDDT0P9			1172	mA
	P_{diss} 電力散逸			3217	mW
I_{VDD1P8}	グループ 3A: VDD1P8FB + VDD1P8RX + VDD1P8TX			639	mA
	グループ 3B: VDD1P8FBCLK + VDD1P8RXCLK + VDD1P8TXDAC + VDD1P8GPIO + VDDA1P8			351	mA
	グループ 3C: VDD1P8PLL + VDD1P8PLLVCO			72	mA
I_{VDD1P2}	グループ 2: VDD1P2FB、VDD1P2RX、VDD1P2TXCLK、VDD1P2TXENC、VDD1P2FBCML、VDD1P2RXCML、VDD1P2PLLCLKREF			1046	mA
	I_{VDD0P9} グループ 1A: DVDD0P9 + VDDT0P9			1734	mA
	P_{diss} 電力散逸			4770	mW

4.9 電源の電気的特性 (続き)

$T_A = +25^\circ\text{C}$ での代表値、全動作温度範囲は $T_{A,\text{MIN}} = -40^\circ\text{C} \sim T_{J,\text{MAX}} = +110^\circ\text{C}$ 、公称電源、-1dBFS で 1トーン、DSA 減衰 = 0dB、TX ストレート モード、特に記述のない限り。

パラメータ		テスト条件	最小値	標準値	最大値	単位
I_{VDD1P8}	グループ 3A: VDD1P8FB + VDD1P8RX + VDD1P8TX	モード 7: モード 2 と同じ構成、スリープ モード。SLEEP ピンは High にする。	22			mA
	グループ 3B: VDD1P8FBCLK + VDD1P8RXCLK + VDD1P8TXDAC + VDD1P8GPIO + VDDA1P8		181			mA
	グループ 3C: VDD1P8PLL + VDD1P8PLLVCO		16			mA
I_{VDD1P2}	グループ 2: VDD1P2FB、VDD1P2RX、VDD1P2TXCLK、VDD1P2TXENC、VDD1P2FBCML、VDD1P2RXCML、VDD1P2PLLCLKREF		49			mA
I_{VDD0P9}	グループ 1A: DVDD0P9 + VDDT0P9		213			mA
P_{diss}	電力散逸		649			mW

4.10 タイミング要件

$T_A = +25^\circ\text{C}$ での代表値、全動作温度範囲は $T_{A,\text{MIN}} = -40^\circ\text{C} \sim T_{J,\text{MAX}} = +110^\circ\text{C}$ 、TX 入力レート = 491.52MSPS、 $f_{\text{DAC}} = 8847.36\text{MSPS}$ 、 $f_{\text{ADC}} = 2949.12\text{MSPS}$ 、公称電源、-1dBFS で 1 トーン、DSA 減衰 = 0dB、SerDes レート = 24.33Gbps、特に記述のない限り。

		最小値	公称値	最大値	単位
タイミング:SYSREF+/-					
$t_s(\text{SYSREF})$	セットアップ時間、SYSREF+/- 有効から CLK+/- の立ち上がりエッジまで		50		ps
$t_h(\text{SYSREF})$	ホールド時間、CLK+/- の立ち上がりエッジの後の SYSREF+/- 有効の期間		50		ps
タイミング:シリアル ポート					
$t_s(\text{SENB})$	SCLK の立ち上がりエッジまでの SENB のセットアップ時間			15	ns
$t_h(\text{SENB})$	SCLK の最後の立ち上がりエッジの後の SENB のホールド時間 (1)			$5 + t_{\text{SCLK}}$	ns
$t_s(\text{SDIO})$	セットアップ時間、SDIO 有効から SCLK の立ち上がりエッジまで			15	ns
$t_h(\text{SDIO})$	ホールド時間、SCLK の立ち上がりエッジの後の SDIO 有効の期間			5	ns
$t_{(\text{SCLK})_W}$	最小 SCLK 周期:レジスタ書き込み			25	ns
$t_{(\text{SCLK})_R}$	最小 SCLK 周期:レジスタ読み取り			50	ns
$t_d(\text{data_out})$	SCLK の立ち下がりエッジの後の最小データ出力遅延			0	ns
	SCLK の立ち下がりエッジの後の最大データ出力遅延			15	ns
t_{RESET}	最小 $\overline{\text{RESET}}$ パルス幅			1	ms

(1) SDEN\| では、最後の SCLK エッジでさらに 1 クロック サイクル、ホールドされる必要があります

4.11 スイッチング特性

$T_A = +25^\circ\text{C}$ での代表値、全動作温度範囲は $T_{A,\text{MIN}} = -40^\circ\text{C} \sim T_{J,\text{MAX}} = +110^\circ\text{C}$ 、TX 入力レート = 491.52MSPS、 $f_{\text{DAC}} = 8847.36\text{MSPS}$ 、 $f_{\text{ADC}} = 2949.12\text{MSPS}$ 、公称電源、-1dBFS で 1 トーン、DSA 減衰 = 0dB、SerDes レート = 24.33Gbps、特に記述のない限り。


パラメータ		テスト条件	最小値	標準値	最大値	単位
TX チャネル レイテンシ						
	SerDes レシーバのアナログ遅延	フル レート	2.8			ns
t_{JESDTX}	JESD から TX 出力までのレイテンシ	LMFSHd = 2-8-8-1、368.64MSPS の入力 レート、24x 構間、SerDes レート = 16.22Gbps (JESD204C)	152	インターフェイス クロック サイクル (1)		
		LMFSHd = 8-16-4-1、491.52MSPS 24x 構間、SerDes レート = 16.22Gbps (JESD204C)	176			
		LMFSHd = 4-16-8-1、245.76MSPS 48x 構間、SerDes レート = 16.22Gbps (JESD204C)	124			
		LMFSHd = 2-16-16-1、122.88MSPS 96x 構間、SerDes レート = 16.22Gbps (JESD204C)	97			
RX チャネル レイテンシ						
	SerDes トランスマッタのアナログ遅延		3.6			ns
t_{JESDRX}	RX 入力から JESD 出力までのレイテンシ	LMFS = 2-16-16-1、122.88MSPS、24x デシメーション、SerDes レート = 16.22Gbps (JESD204C)	92	インターフェイス クロック サイクル (1)		
		LMFS = 4-16-8-1、245.76MSPS、12x デシメーション、SerDes レート = 16.22Gbps (JESD204C)	108			
		LMFS = 4-8-4-1、491.52MSPS、6x デシメーション、SerDes レート = 16.22Gbps (JESD204C)	153			
FB チャネル レイテンシ						
	FB トランスマッタのアナログ遅延		3.6			ns
t_{JESDFB}	FB 入力から JESD 出力までのレイテンシ	LMFS = 1-2-8-1、368.64MSPS、8x デシメーション	151	インターフェイス クロック サイクル (1)		
		LMFS = 2-4-4-1、491.52MSPS、6x デシメーション	177			

(1) インターフェイス クロック サイクルは、デジタル インターフェイスのサンプル レートの周期です。たとえば、1GSPS = 1ns です。

4.12 代表的特性


4.12.1 TX の代表的特性 (800MHz 時)

$T_A = +25^\circ\text{C}$ での代表値、公称電源。デフォルト条件: TX 入力データ・レート = 491.52MSPS、 $f_{\text{DAC}} = 11796.48\text{MSPS}$ (24x 補間)、インターリーブ・モード、1 次ナイキスト・ゾーン出力、 $f_{\text{REF}} = 491.52\text{MHz}$ による PLL クロック・モード、 $A_{\text{OUT}} = -1\text{dBFS}$ 、DSA = 0dB、 $\text{Sin}(x)/x$ イネーブル、DSA 較正済み、TX クロック・ディイザ・イネーブル




PCB とケーブルの損失を含む。 $A_{\text{OUT}} = -0.5\text{dBFS}$ 、DSA = 0、
0.8GHz 整合あり

図 4-1. TX 出力フルスケールと出力周波数との関係




PCB とケーブルの損失を含む。 $A_{\text{OUT}} = -0.5\text{dBFS}$ 、DSA = 0、
0.8GHz 整合あり

図 4-2. TX 出力フルスケールと温度との関係



$f_{\text{DAC}} = 11796.48\text{MSPS}$ 、インターリーブ・モード、 $A_{\text{OUT}} = -0.5\text{dBFS}$ 、0.8GHz に整合

図 4-3. TX 出力電力と DSA 設定との関係 (各種チャネル、0.85GHz)




$f_{\text{DAC}} = 5898.24\text{MSPS}$ 、インターリーブ・モード、0.8GHz で整合
微分ゲイン誤差 = $P_{\text{OUT}}(\text{DSA 設定} - 1) - P_{\text{OUT}}(\text{DSA 設定}) + 1$

図 4-4. TX 未較正微分ゲイン誤差と DSA 設定との関係 (各種チャネル、0.85GHz)


4.12.1 TX の代表的特性 (800MHz 時) (続き)

$T_A = +25^\circ\text{C}$ での代表値、公称電源。デフォルト条件: TX 入力データ・レート = 491.52MSPS、 $f_{\text{DAC}} = 11796.48\text{MSPS}$ (24x 補間)、インターリープ・モード、1 次ナイキスト・ゾーン出力、 $f_{\text{REF}} = 491.52\text{MHz}$ による PLL クロック・モード、 $A_{\text{OUT}} = -1\text{dBFS}$ 、DSA = 0dB、 $\text{Sin}(x)/x$ イネーブル、DSA 較正済み、TX クロック・ディイザ・イネーブル




$f_{\text{DAC}} = 5898.24\text{MSPS}$ 、インターリープ・モード、0.8GHz で整合
微分ゲイン誤差 = $P_{\text{OUT}}(\text{DSA 設定} - 1) - P_{\text{OUT}}(\text{DSA 設定}) + 1$

図 4-5. TX 較正済み微分ゲイン誤差と DSA 設定との関係 (各種チャネル、0.85GHz)




$f_{\text{DAC}} = 5898.24\text{MSPS}$ 、インターリープ・モード、0.8GHz で整合
積分ゲイン誤差 = $P_{\text{OUT}}(\text{DSA 設定}) - P_{\text{OUT}}(\text{DSA 設定} = 0) +$
DSA 設定

図 4-6. TX 未較正積分ゲイン誤差と DSA 設定との関係 (各種チャネル、0.85GHz)



$f_{\text{DAC}} = 5898.24\text{MSPS}$ 、インターリープ・モード、0.8GHz で整合
積分ゲイン誤差 = $P_{\text{OUT}}(\text{DSA 設定}) - P_{\text{OUT}}(\text{DSA 設定} = 0) +$
DSA 設定

図 4-7. TX 較正済み積分ゲイン誤差と DSA 設定との関係 (各種チャネル、0.85GHz)




$f_{\text{DAC}} = 5898.24\text{MSPS}$ 、インターリープ・モード、0.8GHz で整合
微分ゲイン誤差 = $P_{\text{OUT}}(\text{DSA 設定} - 1) - P_{\text{OUT}}(\text{DSA 設定}) + 1$

図 4-8. TX 未較正微分ゲイン誤差と DSA 設定との関係 (各種温度、0.85GHz)


4.12.1 TX の代表的特性 (800MHz 時) (続き)

$T_A = +25^\circ\text{C}$ での代表値、公称電源。デフォルト条件: TX 入力データ・レート = 491.52MSPS、 $f_{\text{DAC}} = 11796.48\text{MSPS}$ (24x 補間)、インターリープ・モード、1 次ナイキスト・ゾーン出力、 $f_{\text{REF}} = 491.52\text{MHz}$ による PLL クロック・モード、 $A_{\text{OUT}} = -1\text{dBFS}$ 、DSA = 0dB、 $\text{Sin}(x)/x$ イネーブル、DSA 較正済み、TX クロック・ディイザ・イネーブル




4.12.1 TX の代表的特性 (800MHz 時) (続き)

$T_A = +25^\circ\text{C}$ での代表値、公称電源。デフォルト条件: TX 入力データ・レート = 491.52MSPS、 $f_{\text{DAC}} = 11796.48\text{MSPS}$ (24x 補間)、インターリープ・モード、1 次ナイキスト・ゾーン出力、 $f_{\text{REF}} = 491.52\text{MHz}$ による PLL クロック・モード、 $A_{\text{OUT}} = -1\text{dBFS}$ 、 $\text{DSA} = 0\text{dB}$ 、 $\text{Sin}(x)/x$ イネーブル、DSA 較正済み、TX クロック・ディザイザ・イネーブル




4.12.1 TX の代表的特性 (800MHz 時) (続き)

$T_A = +25^\circ\text{C}$ での代表値、公称電源。デフォルト条件: TX 入力データ・レート = 491.52MSPS、 $f_{\text{DAC}} = 11796.48\text{MSPS}$ (24x 補間)、インターリープ・モード、1 次ナイキスト・ゾーン出力、 $f_{\text{REF}} = 491.52\text{MHz}$ による PLL クロック・モード、 $A_{\text{OUT}} = -1\text{dBFS}$ 、DSA = 0dB、 $\text{Sin}(x)/x$ イネーブル、DSA 較正済み、TX クロック・ディイザ・イネーブル




$f_{\text{DAC}} = 5898.24\text{MSPS}$ 、インターリープ・モード、0.8GHz で整合、積分位相誤差 = $\text{Phase}_{\text{OUT}}(\text{DSA 設定}) - \text{Phase}_{\text{OUT}}(\text{DSA 設定} = 0)$

図 4-17. TX 較正済み積分位相誤差と DSA 設定との関係 (各種温度、0.85GHz)




$f_{\text{DAC}} = 5898.24\text{MSPS}$ 、インターリープ・モード、0.8GHz で整合、 $P_{\text{OUT}} = -13\text{dBFS}$

図 4-18. TX 出力ノイズと減衰量との関係 (各種チャネル、0.85GHz)




$f_{\text{DAC}} = 11796.48\text{MSPS}$ 、インターリープ・モード、 $f_{\text{CENTER}} = 0.85\text{GHz}$ 、0.8GHz で整合、各トーン -13dBFS

図 4-19. TX IMD3 と DSA 設定との関係 (0.85GHz)




$f_{\text{DAC}} = 5898.24\text{MSPS}$ 、ストレート・モード、 $f_{\text{CENTER}} = 0.85\text{GHz}$ 、0.8GHz で整合、各トーン -13dBFS

図 4-20. TX IMD3 とトーン間隔との関係 (各種チャネル、0.85GHz)



$f_{\text{DAC}} = 8847.36\text{MSPS}$ 、ストレート・モード、 $f_{\text{CENTER}} = 0.85\text{GHz}$ 、0.8GHz で整合、各トーン -13dBFS

図 4-21. TX IMD3 とトーン間隔との関係 (各種チャネル、0.85GHz)




$f_{\text{DAC}} = 11796.48\text{MSPS}$ 、インターリープ・モード、 $f_{\text{CENTER}} = 0.85\text{GHz}$ 、0.8GHz で整合、各トーン -13dBFS

図 4-22. TX IMD3 とトーン間隔との関係 (各種チャネル、0.85GHz)


4.12.1 TX の代表的特性 (800MHz 時) (続き)

$T_A = +25^\circ\text{C}$ での代表値、公称電源。デフォルト条件: TX 入力データ・レート = 491.52MSPS、 $f_{\text{DAC}} = 11796.48\text{MSPS}$ (24x 補間)、インターリープ・モード、1 次ナイキスト・ゾーン出力、 $f_{\text{REF}} = 491.52\text{MHz}$ による PLL クロック・モード、 $A_{\text{OUT}} = -1\text{dBFS}$ 、DSA = 0dB、 $\text{Sin}(x)/x$ イネーブル、DSA 較正済み、TX クロック・ディイザ・イネーブル




$f_{\text{DAC}} = 5898.24\text{MSPS}$ 、ストレート・モード、 $f_{\text{CENTER}} = 0.85\text{GHz}$ 、
0.8GHz で整合、各トーン -13dBFS、ワースト・チャネル

図 4-23. TX IMD3 とトーン間隔との関係 (各種温度、0.85GHz)




$f_{\text{DAC}} = 8847.36\text{MSPS}$ 、ストレート・モード、 $f_{\text{CENTER}} = 0.85\text{GHz}$ 、
0.8GHz で整合、各トーン -13dBFS、ワースト・チャネル

図 4-24. TX IMD3 とトーン間隔との関係 (各種温度、0.85GHz)




$f_{\text{DAC}} = 11796.48\text{MSPS}$ 、ストレート・モード、 $f_{\text{CENTER}} = 0.85\text{GHz}$ 、
0.8GHz で整合、各トーン -13dBFS、ワースト・チャネル

図 4-25. TX IMD3 とトーン間隔との関係 (各種温度、0.85GHz)




$f_{\text{DAC}} = 5898.24\text{MSPS}$ 、ストレート・モード、 $f_{\text{CENTER}} = 0.85\text{GHz}$ 、
 $f_{\text{SPACING}} = 20\text{MHz}$ 、0.8GHz で整合

図 4-26. TX IMD3 とデジタル・レベルとの関係 (0.85GHz)



$f_{\text{DAC}} = 8847.36\text{MSPS}$ 、ストレート・モード、 $f_{\text{CENTER}} = 0.85\text{GHz}$ 、
 $f_{\text{SPACING}} = 20\text{MHz}$ 、0.8GHz で整合

図 4-27. TX IMD3 とデジタル・レベルとの関係 (0.85GHz)




$f_{\text{DAC}} = 11796.48\text{MSPS}$ 、インターリープ・モード、 $f_{\text{CENTER}} = 0.85\text{GHz}$ 、
 $f_{\text{SPACING}} = 20\text{MHz}$ 、0.8GHz で整合

図 4-28. TX IMD3 とデジタル・レベルとの関係 (0.85GHz)


4.12.1 TX の代表的特性 (800MHz 時) (続き)

$T_A = +25^\circ\text{C}$ での代表値、公称電源。デフォルト条件: TX 入力データ・レート = 491.52MSPS、 $f_{\text{DAC}} = 11796.48\text{MSPS}$ (24x 補間)、インターリーブ・モード、1 次ナイキスト・ゾーン出力、 $f_{\text{REF}} = 491.52\text{MHz}$ による PLL クロック・モード、 $A_{\text{OUT}} = -1\text{dBFS}$ 、DSA = 0dB、 $\text{Sin}(x)/x$ イネーブル、DSA 較正済み、TX クロック・ディイザ・イネーブル




2.6GHz で整合、シングル・トーン、 $f_{\text{DAC}} = 11.79648\text{GSPS}$ 、インターリーブ・モード、40MHz オフセット、DSA = 0dB

図 4-29. TX シングルトーン出力ノイズと周波数との関係 (各種振幅、0.85GHz)




TM1.1、 $P_{\text{OUT_RMS}} = -13\text{dBFS}$

図 4-30. TX 20MHz LTE 出力スペクトル (0.85GHz)




0.8GHz で整合、シングル・キャリア 20MHz BW TM1.1 LTE

図 4-31. TX 20MHz LTE ACPR とデジタル・レベルとの関係 (0.85GHz)




0.8GHz で整合、シングル・キャリア 20MHz BW TM1.1 LTE

図 4-32. TX 20MHz LTE alt-ACPR とデジタル・レベルとの関係 (0.85GHz)



0.8GHz で整合、シングル・キャリア 20MHz BW TM1.1 LTE

図 4-33. TX 20MHz LTE ACPR と DSA 設定との関係 (0.85GHz)




0.8GHz で整合、シングル・キャリア 20MHz BW TM1.1 LTE

図 4-34. TX 20MHz LTE alt-ACPR と DSA 設定との関係 (0.85GHz)


4.12.1 TX の代表的特性 (800MHz 時) (続き)

$T_A = +25^\circ\text{C}$ での代表値、公称電源。デフォルト条件: TX 入力データ・レート = 491.52MSPS、 $f_{\text{DAC}} = 11796.48\text{MSPS}$ (24x 補間)、インターリープ・モード、1 次ナイキスト・ゾーン出力、 $f_{\text{REF}} = 491.52\text{MHz}$ による PLL クロック・モード、 $A_{\text{OUT}} = -1\text{dBFS}$ 、DSA = 0dB、 $\text{Sin}(x)/x$ イネーブル、DSA 較正済み、TX クロック・ディザ・イネーブル




0.8GHz で整合、 $f_{\text{DAC}} = 5898.24\text{GSPS}$ 、ストレート・モード。

図 4-35. TX HD2 と出力周波数との関係 (各種デジタル振幅、0.85GHz)




0.8GHz で整合、 $f_{\text{DAC}} = 8847.36\text{GSPS}$ 、ストレート・モード。

図 4-36. TX HD2 と出力周波数との関係 (各種デジタル振幅、0.85GHz)




0.8GHz で整合、 $f_{\text{DAC}} = 5898.24\text{MSPS}$ 、ストレート・モード、高調波周波数での出力電力で正規化。

図 4-37. TX HD3 と出力周波数との関係 (各種デジタル振幅、0.85GHz)




0.8GHz で整合、 $f_{\text{DAC}} = 8847.36\text{MSPS}$ 、ストレート・モード、高調波周波数での出力電力で正規化。

図 4-38. TX HD3 と出力周波数との関係 (各種デジタル振幅、0.85GHz)



$f_{\text{DAC}} = 5898.24\text{MSPS}$ 、インターリープ・モード、0.8GHz 整合あり、PCB とケーブルの損失を含む。 $\text{IL}_n = f_s/n \pm f_{\text{OUT}}$ 。

図 4-39. TX シングル・トーン (-12dBFS) 出力スペクトル (0~ f_{DAC} 、0.85GHz)




$f_{\text{DAC}} = 5898.24\text{MSPS}$ 、インターリープ・モード、0.8GHz 整合あり、PCB とケーブルの損失を含む。 $\text{IL}_n = f_s/n \pm f_{\text{OUT}}$ 。

図 4-40. TX シングル・トーン (-6dBFS) 出力スペクトル (0~ f_{DAC} 、0.85GHz)

4.12.1 TX の代表的特性 (800MHz 時) (続き)

$T_A = +25^\circ\text{C}$ での代表値、公称電源。デフォルト条件: TX 入力データ・レート = 491.52MSPS、 $f_{\text{DAC}} = 11796.48\text{MSPS}$ (24x 補間)、インターリーブ・モード、1 次ナイキスト・ゾーン出力、 $f_{\text{REF}} = 491.52\text{MHz}$ による PLL クロック・モード、 $A_{\text{OUT}} = -1\text{dBFS}$ 、DSA = 0dB、 $\text{Sin}(x)/x$ イネーブル、DSA 較正済み、TX クロック・ディザイザ・イネーブル



$f_{\text{DAC}} = 5898.24\text{MSPS}$ 、インターリーブ・モード、0.8GHz 整合あり、PCB とケーブルの損失を含む。ILn = $f_{\text{S}}/n \pm f_{\text{OUT}}$ 。

図 4-41. TX シングル・トーン (-1dBFS) 出力スペクトル (0~ f_{DAC} 、0.85GHz)

4.12.2 TX の代表的特性 (1.8GHz 時)

$T_A = +25^\circ\text{C}$ での代表値、公称電源。デフォルト条件: TX 入力データ・レート = 491.52MSPS、 $f_{\text{DAC}} = 11796.48\text{MSPS}$ (24x 補間)、インターリーブ・モード、1 次ナイキスト・ゾーン出力、 $f_{\text{REF}} = 491.52\text{MHz}$ による PLL クロック・モード、 $A_{\text{OUT}} = -1\text{dBFS}$ 、DSA = 0dB、 $\text{Sin}(x)/x$ イネーブル、DSA 較正済み、TX クロック・ディザ・イネーブル




図 4-42. TX 出力フルスケールと出力周波数との関係




図 4-43. TX 出力電力と温度との関係 (1.8GHz)




図 4-44. TX 未較正微分ゲイン誤差と DSA 設定との関係 (各種チャネル、1.8GHz)





図 4-45. TX 較正済み微分ゲイン誤差と DSA 設定との関係 (各種チャネル、1.8GHz)


4.12.2 TX の代表的特性 (1.8GHz 時) (続き)

$T_A = +25^\circ\text{C}$ での代表値、公称電源。デフォルト条件: TX 入力データ・レート = 491.52MSPS、 $f_{\text{DAC}} = 11796.48\text{MSPS}$ (24x 補間)、インターリープ・モード、1 次ナイキスト・ゾーン出力、 $f_{\text{REF}} = 491.52\text{MHz}$ による PLL クロック・モード、 $A_{\text{OUT}} = -1\text{dBFS}$ 、DSA = 0dB、 $\text{Sin}(x)/x$ イネーブル、DSA 較正済み、TX クロック・ディイザ・イネーブル




4.12.2 TX の代表的特性 (1.8GHz 時) (続き)

$T_A = +25^\circ\text{C}$ での代表値、公称電源。デフォルト条件: TX 入力データ・レート = 491.52MSPS、 $f_{\text{DAC}} = 11796.48\text{MSPS}$ (24x 補間)、インターリープ・モード、1 次ナイキスト・ゾーン出力、 $f_{\text{REF}} = 491.52\text{MHz}$ による PLL クロック・モード、 $A_{\text{OUT}} = -1\text{dBFS}$ 、DSA = 0dB、 $\text{Sin}(x)/x$ イネーブル、DSA 較正済み、TX クロック・ディザ・イネーブル




$f_{\text{DAC}} = 5898.24\text{MSPS}$ 、インターリープ・モード、1.8GHz で整合
積分ゲイン誤差 = $P_{\text{OUT}}(\text{DSA 設定}) - P_{\text{OUT}}(\text{DSA 設定} = 0) +$
(DSA 設定)

図 4-50. TX 未較正積分ゲイン誤差と DSA 設定との関係 (各種温度、1.8GHz)




$f_{\text{DAC}} = 5898.24\text{MSPS}$ 、インターリープ・モード、1.8GHz で整合
積分ゲイン誤差 = $P_{\text{OUT}}(\text{DSA 設定}) - P_{\text{OUT}}(\text{DSA 設定} = 0) +$
(DSA 設定)

図 4-51. TX 較正済み積分ゲイン誤差と DSA 設定との関係 (各種温度、1.8GHz)



$f_{\text{DAC}} = 5898.24\text{MSPS}$ 、インターリープ・モード、1.8GHz で整合
微分位相誤差 = $\text{Phase}_{\text{OUT}}(\text{DSA 設定} - 1) - \text{Phase}_{\text{OUT}}(\text{DSA 設定})$

図 4-52. TX 未較正微分位相誤差と DSA 設定との関係 (各種チャネル、1.8GHz)




$f_{\text{DAC}} = 8847.36\text{MSPS}$ 、ストレート・モード、2.6GHz で整合
微分位相誤差 = $\text{Phase}_{\text{OUT}}(\text{DSA 設定} - 1) - \text{Phase}_{\text{OUT}}(\text{DSA 設定})$
位相 DNL スパイクは、すべての DSA 設定で発生する可能性があります。

図 4-53. TX 較正済み微分位相誤差と DSA 設定との関係 (各種チャネル、1.8GHz)


4.12.2 TX の代表的特性 (1.8GHz 時) (続き)

$T_A = +25^\circ\text{C}$ での代表値、公称電源。デフォルト条件: TX 入力データ・レート = 491.52MSPS、 $f_{\text{DAC}} = 11796.48\text{MSPS}$ (24x 補間)、インターリープ・モード、1 次ナイキスト・ゾーン出力、 $f_{\text{REF}} = 491.52\text{MHz}$ による PLL クロック・モード、 $A_{\text{OUT}} = -1\text{dBFS}$ 、DSA = 0dB、 $\text{Sin}(x)/x$ イネーブル、DSA 較正済み、TX クロック・ディザ・イネーブル




4.12.2 TX の代表的特性 (1.8GHz 時) (続き)

$T_A = +25^\circ\text{C}$ での代表値、公称電源。デフォルト条件: TX 入力データ・レート = 491.52MSPS、 $f_{\text{DAC}} = 11796.48\text{MSPS}$ (24x 補間)、インターリープ・モード、1 次ナイキスト・ゾーン出力、 $f_{\text{REF}} = 491.52\text{MHz}$ による PLL クロック・モード、 $A_{\text{OUT}} = -1\text{dBFS}$ 、 $\text{DSA} = 0\text{dB}$ 、 $\text{Sin}(x)/x$ イネーブル、DSA 較正済み、TX クロック・ディイザ・イネーブル




$f_{\text{DAC}} = 5898.24\text{MSPS}$ 、インターリープ・モード、1.8GHz で整合、全 DSA 設定にわたって 25°Cでの誤差が中央値であるチャネル 積分位相誤差 = Phase(DSA 設定) - Phase(DSA 設定 = 0)

図 4-58. TX 未較正積分位相誤差と DSA 設定との関係 (各種温度、1.8GHz)




$f_{\text{DAC}} = 5898.24\text{MSPS}$ 、インターリープ・モード、1.8GHz で整合、全 DSA 設定にわたって 25°Cでの誤差が中央値であるチャネル 積分位相誤差 = Phase(DSA 設定) - Phase(DSA 設定 = 0)

図 4-59. TX 較正済み積分位相誤差と DSA 設定との関係 (各種温度、1.8GHz)




$f_{\text{DAC}} = 5898.24\text{MSPS}$ 、インターリープ・モード、1.8GHz で整合、 $P_{\text{OUT}} = -13\text{dBFS}$

図 4-60. TX 出力ノイズと減衰量との関係 (各種チャネル、1.8GHz)




$f_{\text{DAC}} = 11796.48\text{MSPS}$ 、インターリープ・モード、 $f_{\text{CENTER}} = 1.8\text{GHz}$ 、1.8GHz で整合、各トーン -13dBFS

図 4-61. TX IMD3 と DSA 設定との関係 (1.8GHz)



$f_{\text{DAC}} = 11796.48\text{MSPS}$ 、インターリープ・モード、 $f_{\text{CENTER}} = 1.8\text{GHz}$ 、1.8GHz で整合、各トーン -13dBFS

図 4-62. TX IMD3 とトーン間隔との関係 (各種チャネル、1.8GHz)




$f_{\text{DAC}} = 11796.48\text{MSPS}$ 、インターリープ・モード、 $f_{\text{CENTER}} = 1.8\text{GHz}$ 、1.8GHz で整合、各トーン -13dBFS 、ワースト・チャネル

図 4-63. TX IMD3 とトーン間隔との関係 (各種温度、1.8GHz)


4.12.2 TX の代表的特性 (1.8GHz 時) (続き)

$T_A = +25^\circ\text{C}$ での代表値、公称電源。デフォルト条件: TX 入力データ・レート = 491.52MSPS、 $f_{\text{DAC}} = 11796.48\text{MSPS}$ (24x 補間)、インターリーブ・モード、1 次ナイキスト・ゾーン出力、 $f_{\text{REF}} = 491.52\text{MHz}$ による PLL クロック・モード、 $A_{\text{OUT}} = -1\text{dBFS}$ 、 $\text{DSA} = 0\text{dB}$ 、 $\text{Sin}(x)/x$ イネーブル、DSA 較正済み、TX クロック・ディザイザ・イネーブル




$f_{\text{DAC}} = 11796.48\text{MSPS}$ 、インターリーブ・モード、 $f_{\text{CENTER}} = 1.8\text{GHz}$ 、 $f_{\text{SPACING}} = 20\text{MHz}$ 、1.8GHz で整合

図 4-64. TX IMD3 とデジタル・レベルとの関係 (1.8GHz)




2.6GHz で整合、シングル・トーン、 $f_{\text{DAC}} = 11.79648\text{GSPS}$ 、インターリーブ・モード、40MHz オフセット

図 4-65. TX シングルトーン出力ノイズと周波数との関係 (各種振幅、1.8GHz)




TM1.1、 $P_{\text{OUT_RMS}} = -13\text{dBFS}$

図 4-66. TX 20MHz LTE 出力スペクトル (1.8425GHz)




1.8GHz で整合、シングル・キャリア 20MHz BW TM1.1 LTE

図 4-67. TX 20MHz LTE ACPR とデジタル・レベルとの関係 (1.8425GHz)



1.8GHz で整合、シングル・キャリア 20MHz BW TM1.1 LTE

図 4-68. TX 20MHz LTE alt-ACPR とデジタル・レベルとの関係 (1.8425GHz)




1.8GHz で整合、シングル・キャリア 20MHz BW TM1.1 LTE

図 4-69. TX 20MHz LTE ACPR と DSA 設定との関係 (1.8GHz)


4.12.2 TX の代表的特性 (1.8GHz 時) (続き)

$T_A = +25^\circ\text{C}$ での代表値、公称電源。デフォルト条件: TX 入力データ・レート = 491.52MSPS、 $f_{\text{DAC}} = 11796.48\text{MSPS}$ (24x 補間)、インターリープ・モード、1 次ナイキスト・ゾーン出力、 $f_{\text{REF}} = 491.52\text{MHz}$ による PLL クロック・モード、 $A_{\text{OUT}} = -1\text{dBFS}$ 、DSA = 0dB、 $\text{Sin}(x)/x$ イネーブル、DSA 較正済み、TX クロック・ディイザ・イネーブル




4.12.2 TX の代表的特性 (1.8GHz 時) (続き)

$T_A = +25^\circ\text{C}$ での代表値、公称電源。デフォルト条件: TX 入力データ・レート = 491.52MSPS、 $f_{\text{DAC}} = 11796.48\text{MSPS}$ (24x 補間)、インターリーブ・モード、1 次ナイキスト・ゾーン出力、 $f_{\text{REF}} = 491.52\text{MHz}$ による PLL クロック・モード、 $A_{\text{OUT}} = -1\text{dBFS}$ 、 $\text{DSA} = 0\text{dB}$ 、 $\text{Sin}(x)/x$ イネーブル、DSA 較正済み、TX クロック・ディザ・イネーブル



$f_{\text{DAC}} = 8847.36\text{MSPS}$ 、ストレート・モード、1.8GHz 整合あり、
PCB とケーブルの損失を含む。 $\text{IL}_n = f_s/n \pm f_{\text{OUT}}$ (デジタル・クロックとのミキシングに起因)。

図 4-74. TX シングル・トーン (-6dBFS) 出力スペクトル (0~ f_{DAC} , 1.8GHz)



$f_{\text{DAC}} = 8847.36\text{MSPS}$ 、ストレート・モード、1.8GHz 整合あり、
PCB とケーブルの損失を含む。 $\text{IL}_n = f_s/n \pm f_{\text{OUT}}$ (デジタル・クロックとのミキシングに起因)。

図 4-75. TX シングル・トーン (-1dBFS) 出力スペクトル (0~ f_{DAC} , 1.8GHz)

4.12.3 TX の代表的特性 (2.6GHz 時)

$T_A = +25^\circ\text{C}$ での代表値、公称電源。デフォルト条件: TX 入力データ・レート = 491.52MSPS、 $f_{\text{DAC}} = 11796.48\text{MSPS}$ (24x 補間)、インターリーブ・モード、1 次ナイキスト・ゾーン出力、 $f_{\text{REF}} = 491.52\text{MHz}$ による PLL クロック・モード、 $A_{\text{OUT}} = -1\text{dBFS}$ 、DSA = 0dB、 $\text{Sin}(x)/x$ イネーブル、DSA 較正済み、TX クロック・ディザ・イネーブル




図 4-76. TX フルスケールと RF 周波数との関係 (11796.48MSPS)




図 4-77. TX 出力電力と DSA 設定との関係 (各種チャネル、2.6GHz)




図 4-78. TX 未較正微分ゲイン誤差と DSA 設定との関係 (各種チャネル、2.6GHz)





図 4-79. TX 較正済み微分ゲイン誤差と DSA 設定との関係 (各種チャネル、2.6GHz)


4.12.3 TX の代表的特性 (2.6GHz 時) (続き)

$T_A = +25^\circ\text{C}$ での代表値、公称電源。デフォルト条件: TX 入力データ・レート = 491.52MSPS、 $f_{\text{DAC}} = 11796.48\text{MSPS}$ (24x 補間)、インターリーブ・モード、1 次ナイキスト・ゾーン出力、 $f_{\text{REF}} = 491.52\text{MHz}$ による PLL クロック・モード、 $A_{\text{OUT}} = -1\text{dBFS}$ 、 $\text{DSA} = 0\text{dB}$ 、 $\text{Sin}(x)/x$ イネーブル、DSA 較正済み、TX クロック・ディザ・イネーブル




$f_{\text{DAC}} = 8847.36\text{MSPS}$ 、ストレート・モード、2.6GHz で整合
積分ゲイン誤差 = $P_{\text{OUT}}(\text{DSA 設定}) - P_{\text{OUT}}(\text{DSA 設定} = 0) +$
(DSA 設定)

図 4-80. TX 未較正積分ゲイン誤差と DSA 設定との関係 (各種チャネル、2.6GHz)




$f_{\text{DAC}} = 8847.36\text{MSPS}$ 、ストレート・モード、2.6GHz で整合
積分ゲイン誤差 = $P_{\text{OUT}}(\text{DSA 設定}) - P_{\text{OUT}}(\text{DSA 設定} = 0) +$
(DSA 設定)

図 4-81. TX 較正済み積分ゲイン誤差と DSA 設定との関係 (各種チャネル、2.6GHz)



$f_{\text{DAC}} = 8847.36\text{MSPS}$ 、ストレート・モード、2.6GHz で整合、全
DSA 設定にわたって 25°C での誤差が中央値であるチャネル
微分ゲイン誤差 = $P_{\text{OUT}}(\text{DSA 設定} - 1) - P_{\text{OUT}}(\text{DSA 設定}) + 1$

図 4-82. TX 未較正微分ゲイン誤差と DSA 設定との関係 (各種温度、2.6GHz)




$f_{\text{DAC}} = 8847.36\text{MSPS}$ 、ストレート・モード、2.6GHz で整合、全
DSA 設定にわたって 25°C での誤差が中央値であるチャネル
微分ゲイン誤差 = $P_{\text{OUT}}(\text{DSA 設定} - 1) - P_{\text{OUT}}(\text{DSA 設定}) + 1$

図 4-83. TX 較正済み微分ゲイン誤差と DSA 設定との関係 (各種温度、2.6GHz)


4.12.3 TX の代表的特性 (2.6GHz 時) (続き)

$T_A = +25^\circ\text{C}$ での代表値、公称電源。デフォルト条件: TX 入力データ・レート = 491.52MSPS、 $f_{\text{DAC}} = 11796.48\text{MSPS}$ (24x 補間)、インターリーブ・モード、1 次ナイキスト・ゾーン出力、 $f_{\text{REF}} = 491.52\text{MHz}$ による PLL クロック・モード、 $A_{\text{OUT}} = -1\text{dBFS}$ 、DSA = 0dB、 $\text{Sin}(x)/x$ イネーブル、DSA 較正済み、TX クロック・ディイザ・イネーブル




$f_{\text{DAC}} = 8847.36\text{MSPS}$ 、ストレート・モード、2.6GHz で整合、全 DSA 設定にわたって 25°Cでの誤差が中央値であるチャネル 積分ゲイン誤差 = $P_{\text{OUT}}(\text{DSA 設定}) - P_{\text{OUT}}(\text{DSA 設定} = 0) + (\text{DSA 設定})$

図 4-84. TX 未較正積分ゲイン誤差と DSA 設定との関係 (各種温度、2.6GHz)




$f_{\text{DAC}} = 8847.36\text{MSPS}$ 、ストレート・モード、2.6GHz で整合、全 DSA 設定にわたって 25°Cでの誤差が中央値であるチャネル 積分ゲイン誤差 = $P_{\text{OUT}}(\text{DSA 設定}) - P_{\text{OUT}}(\text{DSA 設定} = 0) + (\text{DSA 設定})$

図 4-85. TX 較正済み積分ゲイン誤差と DSA 設定との関係 (各種温度、2.6GHz)



$f_{\text{DAC}} = 8847.36\text{MSPS}$ 、ストレート・モード、2.6GHz で整合 微分位相誤差 = $\text{Phase}_{\text{OUT}}(\text{DSA 設定} - 1) - \text{Phase}_{\text{OUT}}(\text{DSA 設定})$

図 4-86. TX 未較正微分位相誤差と DSA 設定との関係 (各種チャネル、2.6GHz)




$f_{\text{DAC}} = 8847.36\text{MSPS}$ 、ストレート・モード、2.6GHz で整合 微分位相誤差 = $\text{Phase}_{\text{OUT}}(\text{DSA 設定} - 1) - \text{Phase}_{\text{OUT}}(\text{DSA 設定})$ 位相 DNL スパイクは、すべての DSA 設定で発生する可能性があります。

図 4-87. TX 較正済み微分位相誤差と DSA 設定との関係 (各種チャネル、2.6GHz)


4.12.3 TX の代表的特性 (2.6GHz 時) (続き)

$T_A = +25^\circ\text{C}$ での代表値、公称電源。デフォルト条件: TX 入力データ・レート = 491.52MSPS, $f_{\text{DAC}} = 11796.48\text{MSPS}$ (24x 補間)、インターリーブ・モード、1 次ナイキスト・ゾーン出力、 $f_{\text{REF}} = 491.52\text{MHz}$ による PLL クロック・モード、 $A_{\text{OUT}} = -1\text{dBFS}$ 、DSA = 0dB、 $\text{Sin}(x)/x$ イネーブル、DSA 較正済み、TX クロック・ディザ・イネーブル




$f_{\text{DAC}} = 8847.36\text{MSPS}$ 、ストレート・モード、2.6GHz で整合
積分位相誤差 = Phase(DSA 設定) - Phase(DSA 設定 = 0)

図 4-88. TX 未較正積分位相誤差と DSA 設定との関係 (チャネル 1、2.6GHz)




$f_{\text{DAC}} = 8847.36\text{MSPS}$ 、ストレート・モード、2.6GHz で整合
積分位相誤差 = Phase(DSA 設定) - Phase(DSA 設定 = 0)

図 4-89. TX 較正済み積分位相誤差と DSA 設定との関係 (各種チャネル、2.6GHz)



$f_{\text{DAC}} = 8847.36\text{MSPS}$ 、ストレート・モード、2.6GHz で整合、全
DSA 設定にわたって 25°C での誤差が中央値であるチャネル
微分位相誤差 = Phase_{OUT}(DSA 設定 - 1) - Phase_{OUT}(DSA 設定)

図 4-90. TX 未較正微分位相誤差と DSA 設定との関係 (各種温度、2.6GHz)




$f_{\text{DAC}} = 8847.36\text{MSPS}$ 、ストレート・モード、2.6GHz で整合、全
DSA 設定にわたって 25°C での誤差が中央値であるチャネル
微分位相誤差 = Phase_{OUT}(DSA 設定 - 1) - Phase_{OUT}(DSA 設定)

図 4-91. TX 較正済み微分位相誤差と DSA 設定との関係 (各種温度、2.6GHz)


4.12.3 TX の代表的特性 (2.6GHz 時) (続き)

$T_A = +25^\circ\text{C}$ での代表値、公称電源。デフォルト条件: TX 入力データ・レート = 491.52MSPS、 $f_{\text{DAC}} = 11796.48\text{MSPS}$ (24x 補間)、インターリープ・モード、1 次ナイキスト・ゾーン出力、 $f_{\text{REF}} = 491.52\text{MHz}$ による PLL クロック・モード、 $A_{\text{OUT}} = -1\text{dBFS}$ 、 $\text{DSA} = 0\text{dB}$ 、 $\text{Sin}(x)/x$ イネーブル、DSA 較正済み、TX クロック・ディイザ・イネーブル




$f_{\text{DAC}} = 8847.36\text{MSPS}$ 、ストレート・モード、2.6GHz で整合、全 DSA 設定にわたって 25°Cでの誤差が中位の大きさのチャネル 積分位相誤差 = Phase(DSA 設定) - Phase(DSA 設定 = 0)

図 4-92. TX 未較正積分位相誤差と DSA 設定との関係 (各種温度、2.6GHz)




$f_{\text{DAC}} = 8847.36\text{MSPS}$ 、ストレート・モード、2.6GHz で整合、全 DSA 設定にわたって 25°Cでの誤差が中央値であるチャネル 積分位相誤差 = Phase(DSA 設定) - Phase(DSA 設定 = 0)

図 4-93. TX 較正済み積分位相誤差と DSA 設定との関係 (各種温度、2.6GHz)




$f_{\text{DAC}} = 8847.36\text{MSPS}$ 、ストレート・モード、2.6GHz で整合、 $P_{\text{OUT}} = -13\text{dBFS}$

図 4-94. TX 出力ノイズと減衰量との関係 (各種チャネル、2.6GHz)




$f_{\text{DAC}} = 8847.36\text{MSPS}$ 、ストレート・モード、 $f_{\text{CENTER}} = 2.6\text{GHz}$ 、2.6GHz で整合、各トーン -13dBFS

図 4-95. TX IMD3 と DSA 設定との関係 (2.6GHz)



$f_{\text{DAC}} = 8847.36\text{MSPS}$ 、ストレート・モード、 $f_{\text{CENTER}} = 2.6\text{GHz}$ 、2.6GHz で整合、各トーン -13dBFS

図 4-96. TX IMD3 とトーン間隔との関係 (各種チャネル、2.6GHz)




$f_{\text{DAC}} = 8847.36\text{MSPS}$ 、ストレート・モード、 $f_{\text{CENTER}} = 2.6\text{GHz}$ 、2.6GHz で整合、各トーン -13dBFS、ワースト・チャネル

図 4-97. TX IMD3 とトーン間隔との関係 (各種温度、2.6GHz)


4.12.3 TX の代表的特性 (2.6GHz 時) (続き)

$T_A = +25^\circ\text{C}$ での代表値、公称電源。デフォルト条件: TX 入力データ・レート = 491.52MSPS、 $f_{\text{DAC}} = 11796.48\text{MSPS}$ (24x 補間)、インターリーブ・モード、1 次ナイキスト・ゾーン出力、 $f_{\text{REF}} = 491.52\text{MHz}$ による PLL クロック・モード、 $A_{\text{OUT}} = -1\text{dBFS}$ 、 $\text{DSA} = 0\text{dB}$ 、 $\text{Sin}(x)/x$ イネーブル、DSA 較正済み、TX クロック・ディザイザ・イネーブル




$f_{\text{DAC}} = 8847.36\text{MSPS}$ 、ストレート・モード、 $f_{\text{CENTER}} = 2.6\text{GHz}$ 、 $f_{\text{SPACING}} = 20\text{MHz}$ 、2.6GHz で整合

図 4-98. TX IMD3 とデジタル・レベルとの関係 (2.6GHz)




$f_{\text{DAC}} = 8847.36\text{MSPS}$ 、ストレート・モード、 $f_{\text{CENTER}} = 2.6\text{GHz}$ 、2.6GHz で整合、各トーン -13dBFS

図 4-99. TX IMD3 とトーン間隔との関係 (各種温度)




2.6GHz で整合、シングル・トーン、 $f_{\text{DAC}} = 11.79648\text{GSPS}$ 、インターリーブ・モード、40MHz オフセット

図 4-100. TX シングルトーン出力ノイズと周波数との関係 (各種振幅、2.6GHz)




TM1.1、 $P_{\text{OUT_RMS}} = -13\text{dBFS}$

図 4-101. TX 20MHz LTE 出力スペクトル (バンド 41、2.6GHz)



2.6GHz で整合、シングル・キャリア 20MHz BW TM1.1 LTE

図 4-102. TX 20MHz LTE ACPR とデジタル・レベルとの関係 (2.6GHz)




2.6GHz で整合、シングル・キャリア 20MHz BW TM1.1 LTE


図 4-103. TX 20MHz LTE alt-ACPR とデジタル・レベルとの関係 (2.6GHz)

4.12.3 TX の代表的特性 (2.6GHz 時) (続き)

$T_A = +25^\circ\text{C}$ での代表値、公称電源。デフォルト条件: TX 入力データ・レート = 491.52MSPS、 $f_{\text{DAC}} = 11796.48\text{MSPS}$ (24x 補間)、インターリーブ・モード、1 次ナイキスト・ゾーン出力、 $f_{\text{REF}} = 491.52\text{MHz}$ による PLL クロック・モード、 $A_{\text{OUT}} = -1\text{dBFS}$ 、DSA = 0dB、 $\text{Sin}(x)/x$ イネーブル、DSA 較正済み、TX クロック・ディイザ・イネーブル




2.6GHz で整合、シングル・キャリア 20MHz BW TM1.1 LTE




2.6GHz で整合、シングル・キャリア 20MHz BW TM1.1 LTE

図 4-104. TX 20MHz LTE ACPR と DSA 設定との関係 (2.6GHz)




2.6GHz で整合、シングル・キャリア 20MHz BW TM1.1 LTE

図 4-106. TX 20MHz LTE ACPR と DSA 設定との関係 (2.6GHz)




2.6GHz で整合、シングル・キャリア 20MHz BW TM1.1 LTE

図 4-107. TX 20MHz LTE alt-ACPR と DSA 設定との関係 (2.6GHz)



2.6GHz で整合、シングル・キャリア 100MHz BW TM1.1 NR

図 4-108. TX 100MHz NR ACPR と DSA 設定との関係 (2.6GHz)




2.6GHz で整合、シングル・キャリア 100MHz BW TM1.1 NR

図 4-109. TX 100MHz NR alt-ACPR と DSA 設定との関係 (2.6GHz)


4.12.3 TX の代表的特性 (2.6GHz 時) (続き)

$T_A = +25^\circ\text{C}$ での代表値、公称電源。デフォルト条件: TX 入力データ・レート = 491.52MSPS、 $f_{\text{DAC}} = 11796.48\text{MSPS}$ (24x 補間)、インターリープ・モード、1 次ナイキスト・ゾーン出力、 $f_{\text{REF}} = 491.52\text{MHz}$ による PLL クロック・モード、 $A_{\text{OUT}} = -1\text{dBFS}$ 、DSA = 0dB、 $\text{Sin}(x)/x$ イネーブル、DSA 較正済み、TX クロック・ディザイザ・イネーブル




4.12.3 TX の代表的特性 (2.6GHz 時) (続き)

$T_A = +25^\circ\text{C}$ での代表値、公称電源。デフォルト条件: TX 入力データ・レート = 491.52MSPS、 $f_{\text{DAC}} = 11796.48\text{MSPS}$ (24x 補間)、インターリープ・モード、1 次ナイキスト・ゾーン出力、 $f_{\text{REF}} = 491.52\text{MHz}$ による PLL クロック・モード、 $A_{\text{OUT}} = -1\text{dBFS}$ 、DSA = 0dB、 $\text{Sin}(x)/x$ イネーブル、DSA 較正済み、TX クロック・ディザ・イネーブル



$f_{\text{DAC}} = 8847.36\text{MSPS}$ 、ストレート・モード、2.6GHz 整合あり、
PCB とケーブルの損失を含む。 $\text{IL}_n = f_g/n \pm f_{\text{OUT}}$ (デジタル・クロックとのミキシングに起因)。

図 4-114. TX シングル・トーン (-1dBFS) 出力スペクトル (0~ f_{DAC} , 2.6GHz)




$f_{\text{DAC}} = 11796.48\text{MSPS}$ 、インターリープ・モード、2.6GHz 整合あり。トーンから 40MHz オフセット。出力電力 = -13dBFS。すべての電源電圧に最小値、代表値、最大値がある。

図 4-115. TX IMD3 と電源電圧との関係 (2.6GHz)


4.12.4 TX の代表的特性 (3.5GHz 時)

$T_A = +25^\circ\text{C}$ での代表値、公称電源。デフォルト条件: TX 入力データ・レート = 491.52MSPS、 $f_{\text{DAC}} = 11796.48\text{MSPS}$ (24x 補間)、インターリーブ・モード、1 次ナイキスト・ゾーン出力、 $f_{\text{REF}} = 491.52\text{MHz}$ による PLL クロック・モード、 $A_{\text{OUT}} = -1\text{dBFS}$ 、DSA = 0dB、 $\text{Sin}(x)/x$ イネーブル、DSA 較正済み、TX クロック・ディイザ・イネーブル




4.12.4 TX の代表的特性 (3.5GHz 時) (続き)

$T_A = +25^\circ\text{C}$ での代表値、公称電源。デフォルト条件: TX 入力データ・レート = 491.52MSPS、 $f_{\text{DAC}} = 11796.48\text{MSPS}$ (24x 補間)、インターリーブ・モード、1 次ナイキスト・ゾーン出力、 $f_{\text{REF}} = 491.52\text{MHz}$ による PLL クロック・モード、 $A_{\text{OUT}} = -1\text{dBFS}$ 、DSA = 0dB、 $\text{Sin}(x)/x$ イネーブル、DSA 較正済み、TX クロック・ディザ・イネーブル




3.5GHz 整合あり、PCB とケーブルの損失を含む。
積分ゲイン誤差 = $P_{\text{OUT}}(\text{DSA 設定}) - P_{\text{OUT}}(\text{DSA 設定} = 0) + (\text{DSA 設定})$

図 4-120. TX 未較正積分ゲイン誤差と DSA 設定との関係 (各種チャネル、3.5GHz)




3.5GHz 整合あり、PCB とケーブルの損失を含む。
積分ゲイン誤差 = $P_{\text{OUT}}(\text{DSA 設定}) - P_{\text{OUT}}(\text{DSA 設定} = 0) + (\text{DSA 設定})$

図 4-121. TX 較正済み積分ゲイン誤差と DSA 設定との関係 (各種チャネル、3.5GHz)



3.5GHz 整合あり、PCB とケーブルの損失を含む。
未較正微分位相誤差 = $\text{Phase Error}(\text{DSA 設定}) - \text{Phase Error}(\text{DSA 設定} = 0)$

図 4-122. TX 未較正微分位相誤差と DSA 設定との関係 (各種チャネル、3.5GHz)




3.5GHz 整合あり、PCB とケーブルの損失を含む。
位相 DNL スパイクは、すべての DSA 設定で発生する可能性があります。

図 4-123. TX 較正済み微分位相誤差と DSA 設定との関係 (各種チャネル、3.5GHz)


4.12.4 TX の代表的特性 (3.5GHz 時) (続き)

$T_A = +25^\circ\text{C}$ での代表値、公称電源。デフォルト条件: TX 入力データ・レート = 491.52MSPS、 $f_{\text{DAC}} = 11796.48\text{MSPS}$ (24x 補間)、インターリーブ・モード、1 次ナイキスト・ゾーン出力、 $f_{\text{REF}} = 491.52\text{MHz}$ による PLL クロック・モード、 $A_{\text{OUT}} = -1\text{dBFS}$ 、 $\text{DSA} = 0\text{dB}$ 、 $\text{Sin}(x)/x$ イネーブル、DSA 較正済み、TX クロック・ディイザ・イネーブル




3.5GHz 整合あり、PCB とケーブルの損失を含む。

図 4-124. TX 未較正積分位相誤差と DSA 設定との関係 (チャネル 1、3.5GHz)




3.5GHz 整合あり、PCB とケーブルの損失を含む。

図 4-125. TX 較正済み積分位相誤差と DSA 設定との関係 (各種チャネル、3.5GHz)




3.5GHz 整合あり、1TX

図 4-126. TX 未較正微分ゲイン誤差と DSA 設定との関係 (各種温度、3.5GHz)




3.5GHz 整合あり、1TX、25°Cで較正済み

図 4-127. TX 較正済み微分ゲイン誤差と DSA 設定との関係 (各種温度、3.5GHz)



3.5GHz 整合あり、1TX

図 4-128. TX 未較正積分ゲイン誤差と DSA 設定との関係 (各種温度、3.5GHz)




3.5GHz 整合あり、1TX、25°Cで較正済み

図 4-129. TX 較正済み積分ゲイン誤差と DSA 設定との関係 (各種温度、3.5GHz)


4.12.4 TX の代表的特性 (3.5GHz 時) (続き)

$T_A = +25^\circ\text{C}$ での代表値、公称電源。デフォルト条件: TX 入力データ・レート = 491.52MSPS、 $f_{\text{DAC}} = 11796.48\text{MSPS}$ (24x 補間)、インターリーブ・モード、1 次ナイキスト・ゾーン出力、 $f_{\text{REF}} = 491.52\text{MHz}$ による PLL クロック・モード、 $A_{\text{OUT}} = -1\text{dBFS}$ 、DSA = 0dB、 $\text{Sin}(x)/x$ イネーブル、DSA 較正済み、TX クロック・ディイザ・イネーブル




3.5GHz 整合あり、1TX
微分位相誤差 = $\text{Phase}_{\text{OUT}}(\text{DSA 設定} - 1) - \text{Phase}_{\text{OUT}}(\text{DSA 設定})$

図 4-130. TX 未較正微分位相誤差と DSA 設定との関係 (各種温度、3.5GHz)




3.5GHz 整合あり、1TX、25°Cで較正済み
微分位相誤差 = $\text{Phase}_{\text{OUT}}(\text{DSA 設定} - 1) - \text{Phase}_{\text{OUT}}(\text{DSA 設定})$

図 4-131. TX 較正済み微分位相誤差と DSA 設定との関係 (各種温度、3.5GHz)



3.5GHz 整合あり、1TX
積分位相誤差 = $\text{Phase}(\text{DSA 設定}) - \text{Phase}(\text{DSA 設定} = 0)$

図 4-132. TX 未較正積分位相誤差と DSA 設定との関係 (各種温度、3.5GHz)




3.5GHz 整合あり、1TX、25°Cで較正済み
積分位相誤差 = $\text{Phase}(\text{DSA 設定}) - \text{Phase}(\text{DSA 設定} = 0)$

図 4-133. TX 較正済み積分位相誤差と DSA 設定との関係 (各種温度、3.5GHz)


4.12.4 TX の代表的特性 (3.5GHz 時) (続き)

$T_A = +25^\circ\text{C}$ での代表値、公称電源。デフォルト条件: TX 入力データ・レート = 491.52MSPS、 $f_{\text{DAC}} = 11796.48\text{MSPS}$ (24x 補間)、インターリープ・モード、1 次ナイキスト・ゾーン出力、 $f_{\text{REF}} = 491.52\text{MHz}$ による PLL クロック・モード、 $A_{\text{OUT}} = -1\text{dBFS}$ 、 $\text{DSA} = 0\text{dB}$ 、 $\text{Sin}(x)/x$ イネーブル、DSA 較正済み、TX クロック・ディザイザ・イネーブル




A. $f_{\text{DAC}} = 11796.48\text{MSPS}$ 、インターリープ・モード、3.5GHz で整合、 $A_{\text{OUT}} = -13\text{dBFS}$ 。

図 4-134. TX NSD と DSA 設定との関係 (3.5GHz)




20MHz のトーン間隔、3.5GHz 整合あり、各トーン -13dBFS、PCB とケーブルの損失を含む。

図 4-135. TX IMD3 と DSA 設定との関係 (3.5GHz)




20MHz のトーン間隔、3.5GHz 整合あり

図 4-136. TX IMD3 とデジタル振幅との関係 (各種チャネル、3.5GHz)




3.5GHz 整合あり、シングル・キャリア 20MHz BW TM1.1 LTE

図 4-137. TX 20MHz LTE 出力スペクトル (バンド 42、3.5GHz)



3.5GHz 整合あり、シングル・キャリア 20MHz BW TM1.1 LTE

図 4-138. TX 20MHz LTE ACPR と DSA 設定との関係 (3.5GHz)




3.5GHz 整合あり、シングル・キャリア 20MHz BW TM1.1 LTE

図 4-139. TX 20MHz LTE alt-ACPR と DSA 設定との関係 (3.5GHz)


4.12.4 TX の代表的特性 (3.5GHz 時) (続き)

$T_A = +25^\circ\text{C}$ での代表値、公称電源。デフォルト条件: TX 入力データ・レート = 491.52MSPS, $f_{\text{DAC}} = 11796.48\text{MSPS}$ (24x 補間)、インターリープ・モード、1 次ナイキスト・ゾーン出力、 $f_{\text{REF}} = 491.52\text{MHz}$ による PLL クロック・モード、 $A_{\text{OUT}} = -1\text{dBFS}$ 、DSA = 0dB、 $\text{Sin}(x)/x$ イネーブル、DSA 較正済み、TX クロック・ディイザ・イネーブル




3.5GHz 整合あり、シングル・キャリア 20MHz BW TM1.1 LTE

図 4-140. TX 20MHz LTE ACPR とデジタル・レベルとの関係 (3.5GHz)




3.5GHz 整合あり、シングル・キャリア 20MHz BW TM1.1 LTE

図 4-141. TX 20MHz LTE alt-ACPR とデジタル・レベルとの関係 (3.5GHz)




3.5GHz で整合、 $f_{\text{DAC}} = 11.79648\text{GSPS}$ 、インターリープ・モード、高調波周波数での出力電力で正規化

図 4-142. TX シングル・トーン HD2 と周波数との関係 (各種デジタル・レベル、3.5GHz)




3.5GHz で整合、 $f_{\text{DAC}} = 11.79648\text{GSPS}$ 、インターリープ・モード、高調波周波数での出力電力で正規化。ディップは、DC 付近での HD3 の低下に起因するものです。

図 4-143. TX シングル・トーン HD3 と周波数との関係 (各種デジタル・レベル、3.5GHz)



3.5GHz で整合、 $f_{\text{DAC}} = 11.79648\text{GSPS}$ 、インターリープ・モード。

図 4-144. TX シングル・トーン (-1dBFS) 出力スペクトル (0~ f_{DAC} , 3.5GHz)




3.5GHz で整合、 $f_{\text{DAC}} = 11.79648\text{GSPS}$ 、インターリープ・モード。

図 4-145. TX シングル・トーン (-6dBFS) 出力スペクトル (0~ f_{DAC} , 3.5GHz)

4.12.4 TX の代表的特性 (3.5GHz 時) (続き)

$T_A = +25^\circ\text{C}$ での代表値、公称電源。デフォルト条件: TX 入力データ・レート = 491.52MSPS、 $f_{\text{DAC}} = 11796.48\text{MSPS}$ (24x 補間)、インターリーブ・モード、1 次ナイキスト・ゾーン出力、 $f_{\text{REF}} = 491.52\text{MHz}$ による PLL クロック・モード、 $A_{\text{OUT}} = -1\text{dBFS}$ 、DSA = 0dB、 $\text{Sin}(x)/x$ イネーブル、DSA 較正済み、TX クロック・ディザ・イネーブル




3.5GHz で整合、 $f_{\text{DAC}} = 11.79648\text{GSPS}$ 、インターリーブ・モード。

図 4-146. TX シングル・トーン (-12dBFS) 出力スペクトル (0~ f_{DAC} 、3.5GHz)


4.12.5 TX の代表的特性 (4.9GHz 時)

$T_A = +25^\circ\text{C}$ での代表値、公称電源。デフォルト条件: TX 入力データ・レート = 491.52MSPS、 $f_{\text{DAC}} = 11796.48\text{MSPS}$ (24x 補間)、インターリープ・モード、1 次ナイキスト・ゾーン出力、 $f_{\text{REF}} = 491.52\text{MHz}$ による PLL クロック・モード、 $A_{\text{OUT}} = -1\text{dBFS}$ 、DSA = 0dB、 $\text{Sin}(x)/x$ イネーブル、DSA 較正済み、TX クロック・ディイザ・イネーブル




PCB とケーブルの損失を除く。 $A_{\text{OUT}} = -0.5\text{dBFS}$ 、DSA = 0、4.9GHz 整合あり。

図 4-147. TX フルスケールと RF 周波数との関係 (各種チャネル、11796.48MSPS)




PCB とケーブルの損失を除く。 $A_{\text{OUT}} = -0.5\text{dBFS}$ 、DSA = 0、4.9GHz 整合あり。

図 4-148. TX フルスケールと RF 周波数との関係 (各種チャネル、5898.24MSPS、ストレート・モード、2 次ナイキスト・ゾーン)



$f_{\text{DAC}} = 11796.48\text{MSPS}$ 、 $A_{\text{OUT}} = -0.5\text{dBFS}$ 、4.9GHz に整合

図 4-149. TX 出力電力と DSA 設定との関係 (各種チャネル、4.9GHz)




$f_{\text{DAC}} = 11796.48\text{MSPS}$ 、インターリープ・モード、4.9GHz で整合
微分ゲイン誤差 = $P_{\text{OUT}}(\text{DSA 設定} - 1) - P_{\text{OUT}}(\text{DSA 設定}) + 1$

図 4-150. TX 未較正微分ゲイン誤差と DSA 設定との関係 (各種チャネル、4.9GHz)


4.12.5 TX の代表的特性 (4.9GHz 時) (続き)

$T_A = +25^\circ\text{C}$ での代表値、公称電源。デフォルト条件: TX 入力データ・レート = 491.52MSPS、 $f_{\text{DAC}} = 11796.48\text{MSPS}$ (24x 補間)、インターリーブ・モード、1 次ナイキスト・ゾーン出力、 $f_{\text{REF}} = 491.52\text{MHz}$ による PLL クロック・モード、 $A_{\text{OUT}} = -1\text{dBFS}$ 、DSA = 0dB、 $\text{Sin}(x)/x$ イネーブル、DSA 較正済み、TX クロック・ディイザ・イネーブル




$f_{\text{DAC}} = 11796.48\text{MSPS}$ 、インターリーブ・モード、4.9GHz で整合
微分ゲイン誤差 = $P_{\text{OUT}}(\text{DSA 設定} - 1) - P_{\text{OUT}}(\text{DSA 設定}) + 1$

図 4-151. TX 較正済み微分ゲイン誤差と DSA 設定との関係 (各種チャネル、4.9GHz)




$f_{\text{DAC}} = 11796.48\text{MSPS}$ 、インターリーブ・モード、4.9GHz で整合
積分ゲイン誤差 = $P_{\text{OUT}}(\text{DSA 設定}) - P_{\text{OUT}}(\text{DSA 設定} = 0) + (\text{DSA 設定})$

図 4-152. TX 未較正積分ゲイン誤差と DSA 設定との関係 (各種チャネル、4.9GHz)



$f_{\text{DAC}} = 11796.48\text{MSPS}$ 、インターリーブ・モード、4.9GHz で整合
積分ゲイン誤差 = $P_{\text{OUT}}(\text{DSA 設定}) - P_{\text{OUT}}(\text{DSA 設定} = 0) + (\text{DSA 設定})$

図 4-153. TX 較正済み積分ゲイン誤差と DSA 設定との関係 (各種チャネル、4.9GHz)




$f_{\text{DAC}} = 11796.48\text{MSPS}$ 、インターリーブ・モード、4.9GHz で整合
微分ゲイン誤差 = $P_{\text{OUT}}(\text{DSA 設定} - 1) - P_{\text{OUT}}(\text{DSA 設定}) + 1$

図 4-154. TX 未較正微分ゲイン誤差と DSA 設定との関係 (各種温度、4.9GHz)


4.12.5 TX の代表的特性 (4.9GHz 時) (続き)

$T_A = +25^\circ\text{C}$ での代表値、公称電源。デフォルト条件: TX 入力データ・レート = 491.52MSPS、 $f_{\text{DAC}} = 11796.48\text{MSPS}$ (24x 補間)、インターリープ・モード、1 次ナイキスト・ゾーン出力、 $f_{\text{REF}} = 491.52\text{MHz}$ による PLL クロック・モード、 $A_{\text{OUT}} = -1\text{dBFS}$ 、DSA = 0dB、 $\text{Sin}(x)/x$ イネーブル、DSA 較正済み、TX クロック・ディイザ・イネーブル




$f_{\text{DAC}} = 11796.48\text{MSPS}$ 、インターリープ・モード、4.9GHz で整合
微分ゲイン誤差 = $P_{\text{OUT}}(\text{DSA 設定} - 1) - P_{\text{OUT}}(\text{DSA 設定}) + 1$

図 4-155. TX 較正済み微分ゲイン誤差と DSA 設定との関係 (各種温度、4.9GHz)




$f_{\text{DAC}} = 11796.48\text{MSPS}$ 、インターリープ・モード、4.9GHz で整合
積分ゲイン誤差 = $P_{\text{OUT}}(\text{DSA 設定}) - P_{\text{OUT}}(\text{DSA 設定} = 0) +$
(DSA 設定)

図 4-156. TX 未較正積分ゲイン誤差と DSA 設定との関係 (各種温度、4.9GHz)



$f_{\text{DAC}} = 11796.48\text{MSPS}$ 、インターリープ・モード、4.9GHz で整合
積分ゲイン誤差 = $P_{\text{OUT}}(\text{DSA 設定}) - P_{\text{OUT}}(\text{DSA 設定} = 0) +$
(DSA 設定)

図 4-157. TX 較正済み積分ゲイン誤差と DSA 設定との関係 (各種温度、4.9GHz)




$f_{\text{DAC}} = 11796.48\text{MSPS}$ 、インターリープ・モード、4.9GHz で整合
微分位相誤差 = $\text{Phase}_{\text{OUT}}(\text{DSA 設定} - 1) - \text{Phase}_{\text{OUT}}(\text{DSA 設定})$

図 4-158. TX 未較正微分位相誤差と DSA 設定との関係 (各種チャネル、4.9GHz)


4.12.5 TX の代表的特性 (4.9GHz 時) (続き)

$T_A = +25^\circ\text{C}$ での代表値、公称電源。デフォルト条件: TX 入力データ・レート = 491.52MSPS、 $f_{\text{DAC}} = 11796.48\text{MSPS}$ (24x 補間)、インターリープ・モード、1 次ナイキスト・ゾーン出力、 $f_{\text{REF}} = 491.52\text{MHz}$ による PLL クロック・モード、 $A_{\text{OUT}} = -1\text{dBFS}$ 、DSA = 0dB、 $\text{Sin}(x)/x$ イネーブル、DSA 較正済み、TX クロック・ディイザ・イネーブル




$f_{\text{DAC}} = 11796.48\text{MSPS}$ 、インターリープ・モード、4.9GHz で整合
微分位相誤差 = $\text{Phase}_{\text{OUT}}(\text{DSA 設定} - 1) - \text{Phase}_{\text{OUT}}(\text{DSA 設定} = 0)$
位相 DNL スパイクは、すべての DSA 設定で発生する可能性があります。

図 4-159. TX 較正済み微分位相誤差と DSA 設定との関係 (各種チャネル、4.9GHz)




$f_{\text{DAC}} = 11796.48\text{MSPS}$ 、インターリープ・モード、4.9GHz で整合
積分位相誤差 = $\text{Phase}(\text{DSA 設定}) - \text{Phase}(\text{DSA 設定} = 0)$

図 4-160. TX 未較正積分位相誤差と DSA 設定との関係 (チャネル 1、4.9GHz)



$f_{\text{DAC}} = 11796.48\text{MSPS}$ 、インターリープ・モード、4.9GHz で整合
積分位相誤差 = $\text{Phase}(\text{DSA 設定}) - \text{Phase}(\text{DSA 設定} = 0)$

図 4-161. TX 較正済み積分位相誤差と DSA 設定との関係 (各種チャネル、4.9GHz)




$f_{\text{DAC}} = 11796.48\text{MSPS}$ 、インターリープ・モード、4.9GHz で整合
微分位相誤差 = $\text{Phase}_{\text{OUT}}(\text{DSA 設定} - 1) - \text{Phase}_{\text{OUT}}(\text{DSA 設定} = 0)$

図 4-162. TX 未較正微分位相誤差と DSA 設定との関係 (各種温度、4.9GHz)


4.12.5 TX の代表的特性 (4.9GHz 時) (続き)

$T_A = +25^\circ\text{C}$ での代表値、公称電源。デフォルト条件: TX 入力データ・レート = 491.52MSPS、 $f_{\text{DAC}} = 11796.48\text{MSPS}$ (24x 補間)、インターリープ・モード、1 次ナイキスト・ゾーン出力、 $f_{\text{REF}} = 491.52\text{MHz}$ による PLL クロック・モード、 $A_{\text{OUT}} = -1\text{dBFS}$ 、DSA = 0dB、 $\text{Sin}(x)/x$ イネーブル、DSA 較正済み、TX クロック・ディイザ・イネーブル




4.12.5 TX の代表的特性 (4.9GHz 時) (続き)

$T_A = +25^\circ\text{C}$ での代表値、公称電源。デフォルト条件: TX 入力データ・レート = 491.52MSPS、 $f_{\text{DAC}} = 11796.48\text{MSPS}$ (24x 補間)、インターリーブ・モード、1 次ナイキスト・ゾーン出力、 $f_{\text{REF}} = 491.52\text{MHz}$ による PLL クロック・モード、 $A_{\text{OUT}} = -1\text{dBFS}$ 、 $\text{DSA} = 0\text{dB}$ 、 $\text{Sin}(x)/x$ イネーブル、DSA 較正済み、TX クロック・ディザ・イネーブル




$f_{\text{DAC}} = 11796.48\text{MSPS}$ 、インターリーブ・モード、4.9GHz で整合、 $f_{\text{CENTER}} = 4.9\text{GHz}$ 、各トーン -13dBFS

図 4-167. TX IMD3 と DSA 設定との関係 (4.9GHz)




$f_{\text{DAC}} = 11796.48\text{MSPS}$ 、インターリーブ・モード、4.9GHz で整合、 $f_{\text{CENTER}} = 4.9\text{GHz}$ 、各トーン -13dBFS

図 4-168. TX IMD3 とトーン間隔との関係 (各種チャネル、4.9GHz)




$f_{\text{DAC}} = 11796.48\text{MSPS}$ 、インターリーブ・モード、4.9GHz で整合、 $f_{\text{CENTER}} = 4.9\text{GHz}$ 、各トーン -13dBFS、ワースト・チャネル

図 4-169. TX IMD3 とトーン間隔との関係 (各種温度、4.9GHz)




$f_{\text{DAC}} = 11796.48\text{MSPS}$ 、インターリーブ・モード、4.9GHz で整合、 $f_{\text{CENTER}} = 4.9\text{GHz}$ 、 $f_{\text{SPACING}} = 20\text{MHz}$

図 4-170. TX IMD3 とデジタル・レベルとの関係 (4.9GHz)



4.9GHz で整合、シングル・トーン、 $f_{\text{DAC}} = 11.79648\text{GSPS}$ 、インターリーブ・モード、40MHz オフセット、 $\text{DSA} = 0\text{dB}$

図 4-171. TX シングルトーン出力ノイズと周波数との関係 (各種振幅、4.9GHz)




TM1.1、 $P_{\text{OUT,RMS}} = -13\text{dBFS}$

図 4-172. TX 20MHz LTE 出力スペクトル (4.9GHz)


4.12.5 TX の代表的特性 (4.9GHz 時) (続き)

$T_A = +25^\circ\text{C}$ での代表値、公称電源。デフォルト条件: TX 入力データ・レート = 491.52MSPS、 $f_{\text{DAC}} = 11796.48\text{MSPS}$ (24x 補間)、インターリープ・モード、1 次ナイキスト・ゾーン出力、 $f_{\text{REF}} = 491.52\text{MHz}$ による PLL クロック・モード、 $A_{\text{OUT}} = -1\text{dBFS}$ 、DSA = 0dB、 $\text{Sin}(x)/x$ イネーブル、DSA 較正済み、TX クロック・ディザ・イネーブル




4.9GHz で整合、シングル・キャリア 20MHz BW TM1.1 LTE

図 4-173. TX 20MHz LTE ACPR とデジタル・レベルとの関係 (4.9GHz)




4.9GHz で整合、シングル・キャリア 20MHz BW TM1.1 LTE

図 4-174. TX 20MHz LTE alt-ACPR とデジタル・レベルとの関係 (4.9GHz)




4.9GHz で整合、シングル・キャリア 20MHz BW TM1.1 LTE

図 4-175. TX 20MHz LTE ACPR と DSA 設定との関係 (4.9GHz)




4.9GHz で整合、シングル・キャリア 20MHz BW TM1.1 LTE

図 4-176. TX 20MHz LTE alt-ACPR と DSA 設定との関係 (4.9GHz)



4.9GHz で整合、 $f_{\text{DAC}} = 11.79648\text{GSPS}$ 、インターリープ・モード、高調波周波数での出力電力で正規化

図 4-177. TX HD2 と出力周波数との関係 (各種デジタル振幅、4.9GHz)




4.9GHz で整合、 $f_{\text{DAC}} = 11.79648\text{GSPS}$ 、インターリープ・モード、高調波周波数での出力電力で正規化

図 4-178. TX HD3 と出力周波数との関係 (各種デジタル振幅、4.9GHz)


4.12.5 TX の代表的特性 (4.9GHz 時) (続き)

$T_A = +25^\circ\text{C}$ での代表値、公称電源。デフォルト条件: TX 入力データ・レート = 491.52MSPS、 $f_{\text{DAC}} = 11796.48\text{MSPS}$ (24x 補間)、インターリープ・モード、1 次ナイキスト・ゾーン出力、 $f_{\text{REF}} = 491.52\text{MHz}$ による PLL クロック・モード、 $A_{\text{OUT}} = -1\text{dBFS}$ 、 $\text{DSA} = 0\text{dB}$ 、 $\text{Sin}(x)/x$ イネーブル、DSA 較正済み、TX クロック・ディザ・イネーブル




$f_{\text{DAC}} = 11796.48\text{MSPS}$ 、インターリープ・モード、4.9GHz 整合あり、PCB とケーブルの損失を含む。 $\text{ILn} = f_{\text{S}}/n \pm f_{\text{OUT}}$ 。

図 4-179. TX シングル・トーン (-12dBFS) 出力スペクトル (0~ f_{DAC} , 4.9GHz)



$f_{\text{DAC}} = 11796.48\text{MSPS}$ 、インターリープ・モード、4.9GHz 整合あり、PCB とケーブルの損失を含む。 $\text{ILn} = f_{\text{S}}/n \pm f_{\text{OUT}}$ 。

図 4-180. TX シングル・トーン (-6dBFS) 出力スペクトル (0~ f_{DAC} , 4.9GHz)




$f_{\text{DAC}} = 11796.48\text{MSPS}$ 、インターリープ・モード、4.9GHz 整合あり、PCB とケーブルの損失を含む。 $\text{ILn} = f_{\text{S}}/n \pm f_{\text{OUT}}$ 。

図 4-181. TX シングル・トーン (-1dBFS) 出力スペクトル (0~ f_{DAC} , 4.9GHz)


4.12.6 TX の代表的特性 (8.1GHz 時)

$T_A = +25^\circ\text{C}$ での代表値、公称電源。デフォルト条件: TX 入力データ・レート = 491.52MSPS、 $f_{\text{DAC}} = 11796.48\text{MSPS}$ (24x 補間)、混在モード、1 次ナイキスト・ゾーン出力、 $f_{\text{REF}} = 491.52\text{MHz}$ 、 $A_{\text{OUT}} = -1\text{dBFS}$ 、DSA = 0dB、 $\text{Sin}(x)/x$ イネーブル、DSA 較正済み、TX クロック・ディザイナ・イネーブル、8.1GHz 整合あり。




PCB とケーブルの損失を含む。

図 4-182. TX 出力電力と周波数との関係 (8.11GHz)



PCB とケーブルの損失を含む。

図 4-183. TX 出力電力と DSA 設定との関係 (8.11GHz)



PCB とケーブルの損失を含む。

図 4-184. TX 出力電力と温度との関係 (8.11GHz)




図 4-185. TX DSA 未較正振幅の微分非直線性 (8.11GHz)




図 4-186. TX DSA 較正済み振幅の微分非直線性 (8.11GHz)




図 4-187. TX DSA 未較正振幅の微分非直線性 (8.11GHz)

4.12.6 TX の代表的特性 (8.1GHz 時) (続き)

$T_A = +25^\circ\text{C}$ での代表値、公称電源。デフォルト条件: TX 入力データ・レート = 491.52MSPS、 $f_{\text{DAC}} = 11796.48\text{MSPS}$ (24x 補間)、混在モード、1 次ナイキスト・ゾーン出力、 $f_{\text{REF}} = 491.52\text{MHz}$ 、 $A_{\text{OUT}} = -1\text{dBFS}$ 、DSA = 0dB、 $\text{Sin}(x)/x$ イネーブル、DSA 較正済み、TX クロック・ディザイナ・イネーブル、8.1GHz 整合あり。




図 4-188. TX DSA 較正済み振幅の微分非直線性 (8.11GHz)




図 4-189. TX DSA 未較正振幅の積分非直線性 (8.11GHz)




図 4-190. TX DSA 較正済み振幅の積分非直線性 (8.11GHz)




図 4-191. TX DSA 未較正振幅の積分非直線性 (8.11GHz)




図 4-192. TX DSA 較正済み振幅の積分非直線性 (8.11GHz)




図 4-193. TX DSA 未較正位相の微分非直線性 (8.11GHz)

4.12.6 TX の代表的特性 (8.1GHz 時) (続き)

$T_A = +25^\circ\text{C}$ での代表値、公称電源。デフォルト条件: TX 入力データ・レート = 491.52MSPS、 $f_{\text{DAC}} = 11796.48\text{MSPS}$ (24x 補間)、混在モード、1 次ナイキスト・ゾーン出力、 $f_{\text{REF}} = 491.52\text{MHz}$ 、 $A_{\text{OUT}} = -1\text{dBFS}$ 、DSA = 0dB、 $\text{Sin}(x)/x$ イネーブル、DSA 較正済み、TX クロック・ディザ・イネーブル、8.1GHz 整合あり。




図 4-194. TX DSA 較正済み位相の微分非直線性 (8.11GHz)




図 4-195. TX DSA 未較正位相の微分非直線性 (8.11GHz)




図 4-196. TX DSA 較正済み位相の微分非直線性 (8.11GHz)




図 4-197. TX DSA 未較正位相の積分非直線性 (8.11GHz)




図 4-198. TX DSA 較正済み位相の積分非直線性 (8.11GHz)




図 4-199. TX DSA 未較正位相の積分非直線性 (8.11GHz)

4.12.6 TX の代表的特性 (8.1GHz 時) (続き)

$T_A = +25^\circ\text{C}$ での代表値、公称電源。デフォルト条件: TX 入力データ・レート = 491.52MSPS、 $f_{\text{DAC}} = 11796.48\text{MSPS}$ (24x 補間)、混在モード、1 次ナイキスト・ゾーン出力、 $f_{\text{REF}} = 491.52\text{MHz}$ 、 $A_{\text{OUT}} = -1\text{dBFS}$ 、DSA = 0dB、 $\text{Sin}(x)/x$ イネーブル、DSA 較正済み、TX クロック・ディザイナ・イネーブル、8.1GHz 整合あり。






図 4-200. TX DSA 較正済み位相の積分非直線性 (8.11GHz)




-1dBFS

図 4-201. TX シングル・トーン出力スペクトル (8.11GHz)




-1dBFS

図 4-202. TX シングル・トーン出力スペクトル (8.11GHz)




-6dBFS

図 4-203. TX シングル・トーン出力スペクトル (8.11GHz)



-6dBFS

図 4-204. TX シングル・トーン出力スペクトル (8.11GHz)




-12dBFS

図 4-205. TX シングル・トーン出力スペクトル (8.11GHz)


4.12.6 TX の代表的特性 (8.1GHz 時) (続き)

$T_A = +25^\circ\text{C}$ での代表値、公称電源。デフォルト条件: TX 入力データ・レート = 491.52MSPS、 $f_{\text{DAC}} = 11796.48\text{MSPS}$ (24x 補間)、混在モード、1 次ナイキスト・ゾーン出力、 $f_{\text{REF}} = 491.52\text{MHz}$ 、 $A_{\text{OUT}} = -1\text{dBFS}$ 、DSA = 0dB、 $\text{Sin}(x)/x$ イネーブル、DSA 較正済み、TX クロック・ディザイナ・イネーブル、8.1GHz 整合あり。




-12dBFS

図 4-206. TX シングル・トーン出力スペクトル (8.11GHz)




50MHz のトーン間隔、各トーン -7dBFS

図 4-207. TX デュアル・トーン出力スペクトル (8.11GHz)




50MHz のトーン間隔、各トーン -7dBFS

図 4-208. TX デュアル・トーン出力スペクトル (8.11GHz)




50MHz のトーン間隔、各トーン -12dBFS

図 4-209. TX デュアル・トーン出力スペクトル (8.11GHz)



50MHz のトーン間隔、各トーン -12dBFS

図 4-210. TX デュアル・トーン出力スペクトル (8.11GHz)




各トーン -7dBFS、50MHz のトーン間隔

図 4-211. TX IMD3 とデジタル振幅との関係 (8.11GHz)


4.12.6 TX の代表的特性 (8.1GHz 時) (続き)

$T_A = +25^\circ\text{C}$ での代表値、公称電源。デフォルト条件: TX 入力データ・レート = 491.52MSPS、 $f_{\text{DAC}} = 11796.48\text{MSPS}$ (24x 補間)、混在モード、1 次ナイキスト・ゾーン出力、 $f_{\text{REF}} = 491.52\text{MHz}$ 、 $A_{\text{OUT}} = -1\text{dBFS}$ 、DSA = 0dB、 $\text{Sin}(x)/x$ イネーブル、DSA 較正済み、TX クロック・ディザイナ・イネーブル、8.1GHz 整合あり。




各トーン -7dBFS、50MHz のトーン間隔

図 4-212. TX IMD3 とデジタル振幅との関係 (8.11GHz)




50MHz のトーン間隔

図 4-213. TX IMD3 と DSA 設定との関係 (8.11GHz)




50MHz のトーン間隔

図 4-214. TX IMD3 と DSA 設定との関係 (8.11GHz)




50MHz のトーン間隔

図 4-215. TX 2 トーン SFDR とデジタル振幅との関係 (8.11GHz)



50MHz オフセット

図 4-216. TX NSD とデジタル振幅との関係 (8.11GHz)




50MHz オフセット

図 4-217. TX NSD とデジタル振幅との関係 (8.11GHz)


4.12.6 TX の代表的特性 (8.1GHz 時) (続き)

$T_A = +25^\circ\text{C}$ での代表値、公称電源。デフォルト条件: TX 入力データ・レート = 491.52MSPS、 $f_{\text{DAC}} = 11796.48\text{MSPS}$ (24x 補間)、混在モード、1 次ナイキスト・ゾーン出力、 $f_{\text{REF}} = 491.52\text{MHz}$ 、 $A_{\text{OUT}} = -1\text{dBFS}$ 、DSA = 0dB、 $\text{Sin}(x)/x$ イネーブル、DSA 軟正済み、TX クロック・ディザイナ・イネーブル、8.1GHz 整合あり。



50MHz オフセット

図 4-218. TX NSD と DSA 設定との関係 (8.11GHz)



50MHz オフセット

図 4-219. TX NSD と DSA 設定との関係 (8.11GHz)




図 4-220. TX NR100MHz ACPR と DSA 設定との関係 (8.11GHz)




図 4-221. TX NR100MHz alt-ACPR と DSA 設定との関係 (8.11GHz)




図 4-222. TX NR100MHz EVM と DSA 設定との関係 (8.11GHz)

4.12.6 TX の代表的特性 (8.1GHz 時) (続き)

$T_A = +25^\circ\text{C}$ での代表値、公称電源。デフォルト条件: TX 入力データ・レート = 491.52MSPS、 $f_{\text{DAC}} = 11796.48\text{MSPS}$ (24x 補間)、混在モード、1 次ナイキスト・ゾーン出力、 $f_{\text{REF}} = 491.52\text{MHz}$ 、 $A_{\text{OUT}} = -1\text{dBFS}$ 、DSA = 0dB、 $\text{Sin}(x)/x$ イネーブル、DSA 較正済み、TX クロック・ディザイナーブル、8.1GHz 整合あり。




図 4-223. TX 100MHz NR 出力スペクトル (8.11GHz)




図 4-224. TX 100MHz NR EVM (8.11GHz)

4.12.6 TX の代表的特性 (8.1GHz 時) (続き)

$T_A = +25^\circ\text{C}$ での代表値、公称電源。デフォルト条件: TX 入力データ・レート = 491.52MSPS、 $f_{\text{DAC}} = 11796.48\text{MSPS}$ (24x 補間)、混在モード、1 次ナイキスト・ゾーン出力、 $f_{\text{REF}} = 491.52\text{MHz}$ 、 $A_{\text{OUT}} = -1\text{dBFS}$ 、DSA = 0dB、 $\text{Sin}(x)/x$ イネーブル、DSA 較正済み、TX クロック・ディザイナ・イネーブル、8.1GHz 整合あり。




図 4-225. TX 4x100MHz NR 出力スペクトル (8.11GHz)





図 4-226. TX 4x100MHz NR 出力スペクトル (8.11GHz)


4.12.7 TX の代表的特性 (9.6GHz 時)

$T_A = +25^\circ\text{C}$ での代表値、公称電源。デフォルト条件: TX 入力データ・レート = 491.52MSPS、 $f_{\text{DAC}} = 11796.48\text{MSPS}$ (8x 補間)、混在モード、1 次ナイキスト・ゾーン出力、 $f_{\text{REF}} = 491.52\text{MHz}$ 、 $A_{\text{OUT}} = -1\text{dBFS}$ 、DSA = 0dB、 $\text{Sin}(x)/x$ イネーブル、DSA 較正済み、TX クロック・ディザイナ・イネーブル、9.6GHz 整合あり。




PCB とケーブルの損失を含む。

図 4-227. TX 出力電力と周波数との関係 (9.61GHz)



PCB とケーブルの損失を含む。

図 4-228. TX 出力電力と周波数との関係 (9.61GHz)



PCB とケーブルの損失を含む。

図 4-229. TX 出力電力と DSA 設定との関係 (9.61GHz)




図 4-230. TX DSA 未較正振幅の微分非直線性




図 4-231. TX DSA 較正済み振幅の微分非直線性




図 4-232. TX DSA 未較正振幅の微分非直線性

4.12.7 TX の代表的特性 (9.6GHz 時) (続き)

$T_A = +25^\circ\text{C}$ での代表値、公称電源。デフォルト条件: TX 入力データ・レート = 491.52MSPS、 $f_{\text{DAC}} = 11796.48\text{MSPS}$ (8x 補間)、混在モード、1 次ナイキスト・ゾーン出力、 $f_{\text{REF}} = 491.52\text{MHz}$ 、 $A_{\text{OUT}} = -1\text{dBFS}$ 、DSA = 0dB、 $\text{Sin}(x)/x$ イネーブル、DSA 軟正済み、TX クロック・ディザ・イネーブル、9.6GHz 整合あり。




図 4-233. TX DSA 軟正済み振幅の微分非直線性




図 4-234. TX DSA 未較正振幅の積分非直線性




図 4-235. TX DSA 軟正済み振幅の積分非直線性




図 4-236. TX DSA 未較正振幅の積分非直線性




図 4-237. TX DSA 軟正済み振幅の積分非直線性




図 4-238. TX DSA 未較正位相の微分非直線性

4.12.7 TX の代表的特性 (9.6GHz 時) (続き)

$T_A = +25^\circ\text{C}$ での代表値、公称電源。デフォルト条件: TX 入力データ・レート = 491.52MSPS、 $f_{\text{DAC}} = 11796.48\text{MSPS}$ (8x 補間)、混在モード、1 次ナイキスト・ゾーン出力、 $f_{\text{REF}} = 491.52\text{MHz}$ 、 $A_{\text{OUT}} = -1\text{dBFS}$ 、DSA = 0dB、 $\text{Sin}(x)/x$ イネーブル、DSA 較正済み、TX クロック・ディザイナ・イネーブル、9.6GHz 整合あり。




図 4-239. TX DSA 較正済み位相の微分非直線性




図 4-240. TX DSA 未較正位相の微分非直線性




図 4-241. TX DSA 較正済み位相の微分非直線性




図 4-242. TX DSA 未較正位相の積分非直線性




図 4-243. TX DSA 較正済み位相の積分非直線性




図 4-244. TX DSA 未較正位相の積分非直線性

4.12.7 TX の代表的特性 (9.6GHz 時) (続き)

$T_A = +25^\circ\text{C}$ での代表値、公称電源。デフォルト条件: TX 入力データ・レート = 491.52MSPS、 $f_{\text{DAC}} = 11796.48\text{MSPS}$ (8x 補間)、混在モード、1 次ナイキスト・ゾーン出力、 $f_{\text{REF}} = 491.52\text{MHz}$ 、 $A_{\text{OUT}} = -1\text{dBFS}$ 、DSA = 0dB、 $\text{Sin}(x)/x$ イネーブル、DSA 軟正済み、TX クロック・ディザイナ・イネーブル、9.6GHz 整合あり。






図 4-245. TX DSA 軟正済み振幅の積分非直線性




50MHz のトーン間隔

図 4-246. TX IMD3 とデジタル振幅との関係 (9.61GHz)




50MHz のトーン間隔

図 4-247. TX IMD3 とデジタル振幅との関係 (9.61GHz)



50MHz のトーン間隔

図 4-248. TX IMD3 と DSA 設定との関係 (9.61GHz)



50MHz のトーン間隔

図 4-249. TX IMD3 と DSA 設定との関係 (9.61GHz)




図 4-250. TX IMD3 とトーン間隔との関係 (9.61GHz)

4.12.7 TX の代表的特性 (9.6GHz 時) (続き)

$T_A = +25^\circ\text{C}$ での代表値、公称電源。デフォルト条件: TX 入力データ・レート = 491.52MSPS、 $f_{\text{DAC}} = 11796.48\text{MSPS}$ (8x 補間)、混在モード、1 次ナイキスト・ゾーン出力、 $f_{\text{REF}} = 491.52\text{MHz}$ 、 $A_{\text{OUT}} = -1\text{dBFS}$ 、DSA = 0dB、 $\text{Sin}(x)/x$ イネーブル、DSA 軟正済み、TX クロック・ディザイナ・イネーブル、9.6GHz 整合あり。




図 4-251. TX IMD3 とトーン間隔との関係 (9.61GHz)




図 4-252. TX IMD3 とトーン間隔との関係 (9.61GHz)




図 4-253. TX NSD とデジタル振幅との関係 (9.61GHz)




図 4-254. TX NSD とデジタル振幅との関係 (9.61GHz)




図 4-255. TX NSD と DSA 設定との関係 (9.61GHz)




図 4-256. TX NSD と DSA 設定との関係 (9.61GHz)

4.12.7 TX の代表的特性 (9.6GHz 時) (続き)

$T_A = +25^\circ\text{C}$ での代表値、公称電源。デフォルト条件: TX 入力データ・レート = 491.52MSPS、 $f_{\text{DAC}} = 11796.48\text{MSPS}$ (8x 補間)、混在モード、1 次ナイキスト・ゾーン出力、 $f_{\text{REF}} = 491.52\text{MHz}$ 、 $A_{\text{OUT}} = -1\text{dBFS}$ 、DSA = 0dB、 $\text{Sin}(x)/x$ イネーブル、DSA 軟正済み、TX クロック・ディザイナ・イネーブル、9.6GHz 整合あり。






図 4-257. TX NSD と DSA 設定との関係 (9.61GHz)




50MHz のトーン間隔

図 4-258. TX 2 トーン SFDR とデジタル振幅との関係 (9.61GHz)




PCB とケーブルの損失を含む。

図 4-259. TX シングル・トーン・スペクトル (9.61GHz, -1dBFS, 広帯域)




PCB とケーブルの損失を含む。

図 4-260. TX シングル・トーン・スペクトル (9.61GHz, -1dBFS, 1.2GHz BW)



PCB とケーブルの損失を含む。

図 4-261. TX シングル・トーン・スペクトル (9.61GHz, -6dBFS, 広帯域)




PCB とケーブルの損失を含む。

図 4-262. TX シングル・トーン・スペクトル (9.61GHz, -6dBFS, 1.2GHz BW)


4.12.7 TX の代表的特性 (9.6GHz 時) (続き)

$T_A = +25^\circ\text{C}$ での代表値、公称電源。デフォルト条件: TX 入力データ・レート = 491.52MSPS、 $f_{\text{DAC}} = 11796.48\text{MSPS}$ (8x 補間)、混在モード、1 次ナイキスト・ゾーン出力、 $f_{\text{REF}} = 491.52\text{MHz}$ 、 $A_{\text{OUT}} = -1\text{dBFS}$ 、DSA = 0dB、 $\text{Sin}(x)/x$ イネーブル、DSA 較正済み、TX クロック・ディザイナ・イネーブル、9.6GHz 整合あり。




PCB とケーブルの損失を含む。

図 4-263. TX シングル・トーン・スペクトル (9.61GHz、-12dBFS、広帯域)




PCB とケーブルの損失を含む。

図 4-264. TX シングル・トーン・スペクトル (9.61GHz、-12dBFS、1.2GHz BW)




PCB とケーブルの損失を含む。50MHz のトーン間隔。

図 4-265. TX 2 トーン・スペクトル (9.61GHz、-7dBFS、広帯域)




PCB とケーブルの損失を含む。50MHz のトーン間隔。

図 4-266. TX 2 トーン・スペクトル (9.61GHz、-7dBFS、1.2GHz BW)



PCB とケーブルの損失を含む。50MHz のトーン間隔。

図 4-267. TX 2 トーン・スペクトル (9.61GHz、-12dBFS、広帯域)




PCB とケーブルの損失を含む。50MHz のトーン間隔。

図 4-268. TX 2 トーン・スペクトル (9.61GHz、-12dBFS、1.2GHz BW)

4.12.7 TX の代表的特性 (9.6GHz 時) (続き)

$T_A = +25^\circ\text{C}$ での代表値、公称電源。デフォルト条件: TX 入力データ・レート = 491.52MSPS、 $f_{\text{DAC}} = 11796.48\text{MSPS}$ (8x 補間)、混在モード、1 次ナイキスト・ゾーン出力、 $f_{\text{REF}} = 491.52\text{MHz}$ 、 $A_{\text{OUT}} = -1\text{dBFS}$ 、DSA = 0dB、 $\text{Sin}(x)/x$ イネーブル、DSA 較正済み、TX クロック・ディザイナ・イネーブル、9.6GHz 整合あり。



シングル・サイドバンド、外部クロック・モード、入力クロックの位相ノイズを除外済み。

図 4-269. TX 付加位相ノイズとオフセット周波数との関係 (9.61GHz)




図 4-270. TX NR100MHz ACPR と DSA 設定との関係 (9.61GHz)




図 4-271. TX NR100MHz alt-ACPR と DSA 設定との関係 (9.61GHz)





図 4-272. TX NR100MHz EVM と DSA 設定との関係 (9.61GHz)


4.12.7 TX の代表的特性 (9.6GHz 時) (続き)

$T_A = +25^\circ\text{C}$ での代表値、公称電源。デフォルト条件: TX 入力データ・レート = 491.52MSPS、 $f_{\text{DAC}} = 11796.48\text{MSPS}$ (8x 補間)、混在モード、1 次ナイキスト・ゾーン出力、 $f_{\text{REF}} = 491.52\text{MHz}$ 、 $A_{\text{OUT}} = -1\text{dBFS}$ 、DSA = 0dB、 $\text{Sin}(x)/x$ イネーブル、DSA 較正済み、TX クロック・ディザイナーブル、9.6GHz 整合あり。



PCB とケーブルの損失を含む。

図 4-273. TX NR100MHz 出力スペクトル (9.61GHz)




PCB とケーブルの損失を含む。

図 4-274. TX 4xNR100MHz 出力スペクトル (9.61GHz)


4.12.8 RX の代表的特性 (800MHz 時)

$T_A = +25^\circ\text{C}$ 、ADC サンプリング・レート = 2949.12GHz での代表値。デフォルト条件: 出力サンプル・レート = 491.52MSPS (1/6 にデシメーション)、 $f_{\text{REF}} = 491.52\text{MHz}$ の PLL クロック・モード、 $A_{\text{IN}} = -3\text{dBFS}$ 、DSA 設定 = 4dB




0.8GHz 整合あり、830MHz で正規化

図 4-275. RX 帯域内ゲイン平坦性 (チャネル 1RX、 $f_{\text{IN}} = 830\text{MHz}$)




0.8GHz 整合あり、各チャネルについて 25°C のフルスケールで正規化

図 4-276. RX 入力フルスケールと温度との関係 (各種チャネル、800MHz)




0.8GHz 整合あり、25°C の位相で正規化

図 4-277. RX 入力位相と温度との関係 (各種 DSA、 $f_{\text{OUT}} = 0.8\text{GHz}$)



0.8GHz 整合あり
微分振幅誤差 = $P_{\text{IN}}(\text{DSA 設定} - 1) - P_{\text{IN}}(\text{DSA 設定}) + 1$


図 4-278. RX 未較正微分振幅誤差と DSA 設定との関係 (0.8GHz)



0.8GHz 整合あり

微分振幅誤差 = $P_{\text{IN}}(\text{DSA 設定} - 1) - P_{\text{IN}}(\text{DSA 設定}) + 1$

図 4-279. RX 較正済み微分振幅誤差と DSA 設定との関係 (0.8GHz)




0.8GHz 整合あり
積分振幅誤差 = $P_{\text{IN}}(\text{DSA 設定}) - P_{\text{IN}}(\text{DSA 設定} = 0) + (\text{DSA 設定})$

図 4-280. RX 未較正積分振幅誤差と DSA 設定との関係 (0.8GHz)

4.12.8 RX の代表的特性 (800MHz 時) (続き)


$T_A = +25^\circ\text{C}$ 、ADC サンプリング・レート = 2949.12GHz での代表値。デフォルト条件: 出力サンプル・レート = 491.52MSPS (1/6 にデシメーション)、 $f_{\text{REF}} = 491.52\text{MHz}$ の PLL クロック・モード、 $A_{\text{IN}} = -3\text{dBFS}$ 、DSA 設定 = 4dB



0.8GHz 整合あり

積分振幅誤差 = $P_{\text{IN}}(\text{DSA 設定}) - P_{\text{IN}}(\text{DSA 設定} = 0) + (\text{DSA 設定})$


図 4-281. RX 較正済み積分振幅誤差と DSA 設定との関係 (2.6GHz)



0.8GHz 整合あり

微分位相誤差 = $\text{Phase}_{\text{IN}}(\text{DSA 設定} - 1) - \text{Phase}_{\text{IN}}(\text{DSA 設定})$


図 4-282. RX 未較正微分位相誤差と DSA 設定との関係 (0.8GHz)



0.8GHz 整合あり

微分位相誤差 = $\text{Phase}_{\text{IN}}(\text{DSA 設定} - 1) - \text{Phase}_{\text{IN}}(\text{DSA 設定})$


図 4-283. RX 較正済み微分位相誤差と DSA 設定との関係 (0.8GHz)



0.8GHz 整合あり

積分位相誤差 = $\text{Phase}(\text{DSA 設定}) - \text{Phase}(\text{DSA 設定} = 0)$


図 4-284. RX 未較正積分位相誤差と DSA 設定との関係 (0.8GHz)



0.8GHz 整合あり

積分位相誤差 = $\text{Phase}(\text{DSA 設定}) - \text{Phase}(\text{DSA 設定} = 0)$

図 4-285. RX 較正済み積分位相誤差と DSA 設定との関係 (0.8GHz)




0.8GHz 整合あり、 $f_{\text{IN}} = 840\text{MHz}$ 、 $A_{\text{IN}} = -3\text{dBFS}$

図 4-286. RX 出力 FFT (0.8GHz)


4.12.8 RX の代表的特性 (800MHz 時) (続き)

$T_A = +25^\circ\text{C}$ 、ADC サンプリング・レート = 2949.12GHz での代表値。デフォルト条件: 出力サンプル・レート = 491.52MSPS (1/6 にデシメーション)、 $f_{\text{REF}} = 491.52\text{MHz}$ の PLL クロック・モード、 $A_{\text{IN}} = -3\text{dBFS}$ 、DSA 設定 = 4dB




0.8GHz 整合あり、トーンからのオフセット 12.5MHz

図 4-287. RX ノイズ・スペクトル密度と温度との関係 (0.8GHz)




0.8GHz 整合あり、DSA 設定 = 12dB、トーンから 12.5MHz オフセット

図 4-288. RX ノイズ・スペクトル密度と入力振幅との関係 (各種温度、0.8GHz)




0.8GHz 整合あり、トーンからのオフセット 12.5MHz

図 4-289. RX ノイズ・スペクトル密度と入力振幅との関係 (各種チャネル、0.8GHz)




A. 0.8GHz 整合あり、各トーンは -7dBFS、トーン間隔 = 20MHz

図 4-290. RX IMD3 と DSA 設定との関係 (各種温度、0.8GHz)



0.8GHz 整合あり、各トーンは -7dBFS、トーン間隔 = 20MHz

図 4-291. RX IMD5 と DSA 設定との関係 (各種温度、0.8GHz)




0.8GHz 整合あり、トーン間隔 = 20MHz、DSA = 4dB

図 4-292. RX IMD3 と入力レベルとの関係 (各種温度、0.8GHz)


4.12.8 RX の代表的特性 (800MHz 時) (続き)

$T_A = +25^\circ\text{C}$ 、ADC サンプリング・レート = 2949.12GHz での代表値。デフォルト条件: 出力サンプル・レート = 491.52MSPS (1/6 にデシメーション)、 $f_{\text{REF}} = 491.52\text{MHz}$ の PLL クロック・モード、 $A_{\text{IN}} = -3\text{dBFS}$ 、DSA 設定 = 4dB




0.8GHz 整合あり、トーン間隔 = 20MHz、DSA = 12dB

図 4-293. RX IMD3 と入力レベルとの関係 (各種温度、0.8GHz)




0.8GHz 整合あり、トーン間隔 = 20MHz、DSA = 12dB

図 4-294. RX IMD5 と入力レベルとの関係 (各種温度、0.8GHz)




0.8GHz 整合あり、HD2 調整後に測定、DDC バイパス・モード (特性評価用テキサス・インスツルメンツ専用モード)

図 4-295. RX HD2 と DSA 設定との関係 (各種チャネル、0.8GHz)




0.8GHz 整合あり、HD2 調整後に測定、DDC バイパス・モード (特性評価用テキサス・インスツルメンツ専用モード)

図 4-296. RX HD2 と DSA 設定との関係 (各種温度、0.8GHz)



0.8GHz 整合あり、HD2 調整後に測定、DDC バイパス・モード (特性評価用テキサス・インスツルメンツ専用モード)

図 4-297. RX HD2 と入力レベルとの関係 (各種温度、0.8GHz)




0.8GHz 整合あり、DDC バイパス・モード (特性評価用テキサス・インスツルメンツ専用モード)

図 4-298. RX HD3 と DSA 設定との関係 (各種チャネル、0.8GHz)


4.12.8 RX の代表的特性 (800MHz 時) (続き)

$T_A = +25^\circ\text{C}$ 、ADC サンプリング・レート = 2949.12GHz での代表値。デフォルト条件: 出力サンプル・レート = 491.52MSPS (1/6 にデシメーション)、 $f_{\text{REF}} = 491.52\text{MHz}$ の PLL クロック・モード、 $A_{\text{IN}} = -3\text{dBFS}$ 、DSA 設定 = 4dB




0.8GHz 整合あり、DDC バイパス・モード (特性評価用テキサス・インスツルメンツ専用モード)

図 4-299. RX HD3 と DSA 設定との関係 (各種温度、0.8GHz)




0.8GHz 整合あり、DDC バイパス・モード (特性評価用テキサス・インスツルメンツ専用モード)

図 4-300. RX HD3 と入力レベルとの関係 (各種チャネル、0.8GHz)




0.8GHz 整合あり、DDC バイパス・モード (特性評価用テキサス・インスツルメンツ専用モード)

図 4-301. RX HD3 と入力レベルとの関係 (各種温度、0.8GHz)




0.8GHz 整合あり

図 4-302. RX (HD2/3 を除く) と DSA 設定との関係 (0.8GHz)



0.8GHz 整合あり、各トーン -7dBFS、20MHz のトーン間隔、すべての電源電圧は推奨動作条件の最小値、代表値、最大値

図 4-303. RX IMD3 と電源電圧との関係 (各種チャネル、0.8GHz)




0.8GHz 整合あり、各トーン -7dBFS、20MHz のトーン間隔、すべての電源電圧は推奨動作条件の最小値、代表値、最大値

図 4-304. RX IMD5 と電源電圧との関係 (各種チャネル、0.8GHz)

4.12.8 RX の代表的特性 (800MHz 時) (続き)

$T_A = +25^\circ\text{C}$ 、ADC サンプリング・レート = 2949.12GHz での代表値。デフォルト条件: 出力サンプル・レート = 491.52MSPS (1/6 にデシメーション)、 $f_{\text{REF}} = 491.52\text{MHz}$ の PLL クロック・モード、 $A_{\text{IN}} = -3\text{dBFS}$ 、DSA 設定 = 4dB




0.8GHz 整合あり、12.5MHz オフセット、すべての電源電圧は推奨動作条件の最小値、代表値、最大値

図 4-305. RX ノイズ・スペクトル密度と電源電圧との関係 (各種チャネル、0.8GHz)


4.12.9 RX の代表的特性 (1.75~1.9GHz 時)

$T_A = +25^\circ\text{C}$ 、ADC サンプリング・レート = 2949.12GHz での代表値。デフォルト条件: 出力サンプル・レート = 491.52MSPS (1/6 にデシメーション)、 $f_{\text{REF}} = 491.52\text{MHz}$ の PLL クロック・モード、 $A_{\text{IN}} = -3\text{dBFS}$ 、DSA 設定 = 4dB




1.8GHz 整合あり、1.75GHz で正規化

図 4-306. RX 帯域内ゲイン平坦性 ($f_{\text{IN}} = 1750\text{MHz}$)




1.8GHz 整合あり、各チャネルについて 25°C のフルスケールで正規化

図 4-307. RX 入力フルスケールと温度との関係 (各種チャネル、1.75GHz)




2.6GHz 整合あり、25°C の位相で正規化

図 4-308. RX 入力位相と温度との関係 (各種 DSA、 $f_{\text{IN}} = 1.75\text{GHz}$)



1.8GHz 整合あり
微分振幅誤差 = $P_{\text{IN}}(\text{DSA 設定} - 1) - P_{\text{IN}}(\text{DSA 設定}) + 1$


図 4-309. RX 未較正微分振幅誤差と DSA 設定との関係 (1.75GHz)



1.8GHz 整合あり

微分振幅誤差 = $P_{\text{IN}}(\text{DSA 設定} - 1) - P_{\text{IN}}(\text{DSA 設定}) + 1$

図 4-310. RX 較正済み微分振幅誤差と DSA 設定との関係 (1.75GHz)




1.8GHz 整合あり
積分振幅誤差 = $P_{\text{IN}}(\text{DSA 設定}) - P_{\text{IN}}(\text{DSA 設定} = 0) + (\text{DSA 設定})$

図 4-311. RX 未較正積分振幅誤差と DSA 設定との関係 (1.75GHz)


4.12.9 RX の代表的特性 (1.75~1.9GHz 時) (続き)

$T_A = +25^\circ\text{C}$ 、ADC サンプリング・レート = 2949.12GHz での代表値。デフォルト条件: 出力サンプル・レート = 491.52MSPS (1/6 にデシメーション)、 $f_{\text{REF}} = 491.52\text{MHz}$ の PLL クロック・モード、 $A_{\text{IN}} = -3\text{dBFS}$ 、DSA 設定 = 4dB




1.8GHz 整合あり
 積分振幅誤差 = $P_{\text{IN}}(\text{DSA 設定}) - P_{\text{IN}}(\text{DSA 設定} = 0) + (\text{DSA 設定})$

図 4-312. RX 較正済み積分振幅誤差と DSA 設定との関係 (1.75GHz)




1.8GHz 整合あり
 微分位相誤差 = $\text{Phase}_{\text{IN}}(\text{DSA 設定} - 1) - \text{Phase}_{\text{IN}}(\text{DSA 設定})$

図 4-313. RX 未較正微分位相誤差と DSA 設定との関係 (1.75GHz)




1.8GHz 整合あり
 微分位相誤差 = $\text{Phase}_{\text{IN}}(\text{DSA 設定} - 1) - \text{Phase}_{\text{IN}}(\text{DSA 設定})$

図 4-314. RX 較正済み微分位相誤差と DSA 設定との関係 (1.75GHz)




1.8GHz 整合あり
 積分位相誤差 = $\text{Phase}(\text{DSA 設定}) - \text{Phase}(\text{DSA 設定} = 0)$

図 4-315. RX 未較正積分位相誤差と DSA 設定との関係 (1.75GHz)



1.8GHz 整合あり
 積分位相誤差 = $\text{Phase}(\text{DSA 設定}) - \text{Phase}(\text{DSA 設定} = 0)$

図 4-316. RX 較正済み積分位相誤差と DSA 設定との関係 (1.75GHz)




1.8GHz 整合あり、 $f_{\text{IN}} = 2610\text{MHz}$ 、 $A_{\text{IN}} = -3\text{dBFS}$

図 4-317. RX 出力 FFT (1.75GHz)


4.12.9 RX の代表的特性 (1.75~1.9GHz 時) (続き)

$T_A = +25^\circ\text{C}$ 、ADC サンプリング・レート = 2949.12GHz での代表値。デフォルト条件: 出力サンプル・レート = 491.52MSPS (1/6 にデシメーション)、 $f_{\text{REF}} = 491.52\text{MHz}$ の PLL クロック・モード、 $A_{\text{IN}} = -3\text{dBFS}$ 、DSA 設定 = 4dB




1.8GHz 整合あり、トーンからのオフセット 12.5MHz

図 4-318. RX ノイズ・スペクトル密度と温度との関係 (1.75GHz)




1.8GHz 整合あり、DSA 設定 = 12dB、トーンから 12.5MHz オフセット

図 4-319. RX ノイズ・スペクトル密度と入力振幅との関係 (各種温度、1.75GHz)




1.8GHz 整合あり、トーンからのオフセット 12.5MHz

図 4-320. RX ノイズ・スペクトル密度と入力振幅との関係 (各種チャネル、1.75GHz)




1.8GHz 整合あり、各トーンは -7dBFS、トーン間隔 = 20MHz

図 4-321. RX IMD3 と DSA 設定との関係 (各種温度、1.75GHz)



1.8GHz 整合あり、トーン間隔 = 20MHz、DSA = 4dB

図 4-322. RX IMD3 と入力レベルとの関係 (各種温度、1.75GHz)




1.8GHz 整合あり、トーン間隔 = 20MHz、DSA = 12dB

図 4-323. RX IMD3 と入力レベルとの関係 (各種温度、1.75GHz)


4.12.9 RX の代表的特性 (1.75~1.9GHz 時) (続き)

$T_A = +25^\circ\text{C}$ 、ADC サンプリング・レート = 2949.12GHz での代表値。デフォルト条件: 出力サンプル・レート = 491.52MSPS (1/6 にデシメーション)、 $f_{\text{REF}} = 491.52\text{MHz}$ の PLL クロック・モード、 $A_{\text{IN}} = -3\text{dBFS}$ 、DSA 設定 = 4dB




1.8GHz 整合あり、 $f_{\text{in}} = 1900\text{MHz}$ 、HD2 調整後に測定、DDC バイパス・モード (特性評価用テキサス・インスツルメンツ専用モード)

図 4-324. RX HD2 と DSA 設定との関係 (各種チャネル、1.9GHz)




1.8GHz 整合あり、 $f_{\text{in}} = 1900\text{MHz}$ 、HD2 調整後に測定、DDC バイパス・モード (特性評価用テキサス・インスツルメンツ専用モード)

図 4-325. RX HD2 と DSA 設定との関係 (各種温度、1.9GHz)




1.8GHz 整合あり、 $f_{\text{in}} = 1900\text{MHz}$ 、HD2 調整後に測定、DDC バイパス・モード (特性評価用テキサス・インスツルメンツ専用モード)

図 4-326. RX HD2 と入力振幅との関係 (各種チャネル、1.9GHz)




1.8GHz 整合あり、 $f_{\text{in}} = 1900\text{MHz}$ 、HD2 調整後に測定、DDC バイパス・モード (特性評価用テキサス・インスツルメンツ専用モード)

図 4-327. RX HD2 と入力振幅との関係 (各種温度、1.9GHz)



1.8GHz 整合あり、 $f_{\text{in}} = 1900\text{MHz}$ 、DDC バイパス・モード (特性評価用テキサス・インスツルメンツ専用モード)

図 4-328. RX HD3 と DSA 設定との関係 (各種チャネル、1.9GHz)




1.8GHz 整合あり、 $f_{\text{in}} = 1900\text{MHz}$ 、DDC バイパス・モード (特性評価用テキサス・インスツルメンツ専用モード)

図 4-329. RX HD3 と DSA 設定との関係 (各種温度、1.9GHz)


4.12.9 RX の代表的特性 (1.75~1.9GHz 時) (続き)

$T_A = +25^\circ\text{C}$ 、ADC サンプリング・レート = 2949.12GHz での代表値。デフォルト条件: 出力サンプル・レート = 491.52MSPS (1/6 にデシメーション)、 $f_{\text{REF}} = 491.52\text{MHz}$ の PLL クロック・モード、 $A_{\text{IN}} = -3\text{dBFS}$ 、DSA 設定 = 4dB




1.8GHz 整合あり、 $f_{\text{in}} = 1900\text{MHz}$ 、DDC バイパス・モード (特性評価用テキサス・インスツルメント専用モード)

図 4-330. RX HD3 と入力レベルとの関係 (各種チャネル、1.9GHz)




1.8GHz 整合あり、 $f_{\text{in}} = 1900\text{MHz}$ 、DDC バイパス・モード (特性評価用テキサス・インスツルメント専用モード)

図 4-331. RX HD3 と入力レベルとの関係 (各種温度、1.9GHz)




1.8GHz 整合あり、1/3 にデシメーション

図 4-332. RX 帯域内 SFDR ($\pm 400\text{MHz}$) と入力振幅との関係 (1.75GHz)




1.8GHz 整合あり

図 4-333. RX (HD2/3 を除く) と DSA 設定との関係 (1.75GHz)



1.8GHz 整合あり、各トーン -7dBFS、20MHz のトーン間隔、すべての電源電圧は推奨動作条件の最小値、代表値、最大値

図 4-334. RX IMD3 と電源電圧との関係 (各種チャネル、1.75GHz)




1.8GHz 整合あり、12.5MHz オフセット、すべての電源電圧は推奨動作条件の最小値、代表値、最大値

図 4-335. RX ノイズ・スペクトル密度と電源電圧との関係 (各種チャネル、1.75GHz)


4.12.10 RX の代表的特性 (3.5GHz 時)

$T_A = +25^\circ\text{C}$ 、ADC サンプリング・レート = 2949.12GHz での代表値。デフォルト条件: 出力サンプル・レート = 491.52MSPS (1/6 にデシメーション)、 $f_{\text{REF}} = 491.52\text{MHz}$ の PLL クロック・モード、 $A_{\text{IN}} = -3\text{dBFS}$ 、DSA 設定 = 4dB




3.6GHz 整合あり、3.6GHz で正規化

図 4-336. RX 帯域内ゲイン平坦性 ($f_{\text{IN}} = 3600\text{MHz}$)



3.6GHz 整合あり、25°C の位相で正規化


図 4-337. RX 入力位相と温度との関係 (3.6GHz)



3.6GHz 整合あり

微分振幅誤差 = $P_{\text{IN}}(\text{DSA 設定} - 1) - P_{\text{IN}}(\text{DSA 設定}) + 1$


図 4-338. RX 未較正微分振幅誤差と DSA 設定との関係 (3.6GHz)



3.6GHz 整合あり

微分振幅誤差 = $P_{\text{IN}}(\text{DSA 設定} - 1) - P_{\text{IN}}(\text{DSA 設定}) + 1$


図 4-339. RX 較正済み微分振幅誤差と DSA 設定との関係 (3.6GHz)



3.6GHz 整合あり

積分振幅誤差 = $P_{\text{IN}}(\text{DSA 設定}) - P_{\text{IN}}(\text{DSA 設定} = 0) + (\text{DSA 設定})$

図 4-340. RX 未較正積分振幅誤差と DSA 設定との関係 (3.6GHz)




3.6GHz 整合あり

積分振幅誤差 = $P_{\text{IN}}(\text{DSA 設定}) - P_{\text{IN}}(\text{DSA 設定} = 0) + (\text{DSA 設定})$

図 4-341. RX 較正済み積分振幅誤差と DSA 設定との関係 (3.6GHz)

4.12.10 RX の代表的特性 (3.5GHz 時) (続き)


$T_A = +25^\circ\text{C}$ 、ADC サンプリング・レート = 2949.12GHz での代表値。デフォルト条件: 出力サンプル・レート = 491.52MSPS (1/6 にデシメーション)、 $f_{\text{REF}} = 491.52\text{MHz}$ の PLL クロック・モード、 $A_{\text{IN}} = -3\text{dBFS}$ 、DSA 設定 = 4dB



3.6GHz 整合あり

微分位相誤差 = $\text{Phase}_{\text{IN}}(\text{DSA 設定} - 1) - \text{Phase}_{\text{IN}}(\text{DSA 設定})$


図 4-342. RX 未較正位相誤差と DSA 設定との関係 (3.6GHz)



3.6GHz 整合あり

微分位相誤差 = $\text{Phase}_{\text{IN}}(\text{DSA 設定} - 1) - \text{Phase}_{\text{IN}}(\text{DSA 設定})$


図 4-343. RX 較正済み微分位相誤差と DSA 設定との関係 (3.6GHz)



3.6GHz 整合あり

積分位相誤差 = $\text{Phase}(\text{DSA 設定}) - \text{Phase}(\text{DSA 設定} = 0)$


図 4-344. RX 未較正積分位相誤差と DSA 設定との関係 (3.6GHz)



3.6GHz 整合あり


積分位相誤差 = $\text{Phase}(\text{DSA 設定}) - \text{Phase}(\text{DSA 設定} = 0)$

図 4-345. RX 較正済み積分位相誤差と DSA 設定との関係 (3.6GHz)



3.6GHz 整合あり、 $f_{\text{IN}} = 3610\text{MHz}$ 、 $A_{\text{IN}} = -3\text{dBFS}$

図 4-346. RX 出力 FFT (3.6GHz)




3.5GHz 整合あり、各トーンは -7dBFS、20MHz のトーン間隔

図 4-347. RX IMD3 と DSA 設定との関係 (各種温度、3.6GHz)


4.12.10 RX の代表的特性 (3.5GHz 時) (続き)

$T_A = +25^\circ\text{C}$ 、ADC サンプリング・レート = 2949.12GHz での代表値。デフォルト条件: 出力サンプル・レート = 491.52MSPS (1/6 にデシメーション)、 $f_{\text{REF}} = 491.52\text{MHz}$ の PLL クロック・モード、 $A_{\text{IN}} = -3\text{dBFS}$ 、DSA 設定 = 4dB




4.12.10 RX の代表的特性 (3.5GHz 時) (続き)

$T_A = +25^\circ\text{C}$ 、ADC サンプリング・レート = 2949.12GHz での代表値。デフォルト条件: 出力サンプル・レート = 491.52MSPS (1/6 にデシメーション)、 $f_{\text{REF}} = 491.52\text{MHz}$ の PLL クロック・モード、 $A_{\text{IN}} = -3\text{dBFS}$ 、DSA 設定 = 4dB




3.5GHz 整合あり、DDC バイパス・モード (特性評価用テキサス・インスツルメンツ専用モード)

図 4-354. RX HD3 と DSA 設定との関係 (各種温度、3.6GHz)




3.5GHz 整合あり、DDC バイパス・モード (特性評価用テキサス・インスツルメンツ専用モード)

図 4-355. RX HD3 と入力レベルとの関係 (各種チャネル、3.6GHz)




3.5GHz 整合あり、DDC バイパス・モード (特性評価用テキサス・インスツルメンツ専用モード)

図 4-356. RX HD3 と入力レベルとの関係 (各種温度、3.6GHz)




3.5GHz 整合あり、トーンからのオフセット 12.5MHz

図 4-357. RX ノイズ・スペクトル密度と入力レベルとの関係 (各種 DSA 設定、3.6GHz)



3.5GHz 整合あり

図 4-358. RX 帯域内 SFDR ($\pm 200\text{MHz}$) と入力レベルとの関係 (各種チャネル、3.6GHz)




3.5GHz 整合あり


図 4-359. RX SFDR (HD2/3 を除く) と DSA 設定との関係 (各種チャネル、3.6GHz)

4.12.10 RX の代表的特性 (3.5GHz 時) (続き)

$T_A = +25^\circ\text{C}$ 、ADC サンプリング・レート = 2949.12GHz での代表値。デフォルト条件: 出力サンプル・レート = 491.52MSPS (1/6 にデシメーション)、 $f_{\text{REF}} = 491.52\text{MHz}$ の PLL クロック・モード、 $A_{\text{IN}} = -3\text{dBFS}$ 、DSA 設定 = 4dB




3.6GHz 整合あり、各トーン -7dBFS、20MHz のトーン間隔、すべての電源電圧は推奨動作条件の最小値、代表値、最大値



3.6GHz 整合あり、各トーン -7dBFS、20MHz のトーン間隔、すべての電源電圧は推奨動作条件の最小値、代表値、最大値

図 4-360. RX IMD3 と電源電圧との関係 (各種チャネル、3.6GHz)




3.6GHz 整合あり、-20dBFS のトーン、12.5MHz のオフセット周波数、すべての電源電圧は推奨動作条件の最小値、代表値、最大値

図 4-362. RX ノイズ・スペクトル密度と電源電圧との関係 (各種チャネル、3.6GHz)


4.12.11 RX の代表的特性 (2.6GHz 時)

$T_A = +25^\circ\text{C}$ 、ADC サンプリング・レート = 2949.12GHz での代表値。デフォルト条件: 出力サンプル・レート = 491.52MSPS (1/6 にデシメーション)、 $f_{\text{REF}} = 491.52\text{MHz}$ の PLL クロック・モード、 $A_{\text{IN}} = -3\text{dBFS}$ 、DSA 設定 = 4dB




整合あり、各 DSA 設定について 2.6GHz の電力で正規化

図 4-363. RX 帯域内ゲイン平坦性 ($f_{\text{IN}} = 2600\text{MHz}$)



2.6GHz 整合あり、各チャネルについて 25°C のフルスケールで正規化


図 4-364. RX 入力フルスケールと温度との関係 (各種チャネル、2.6GHz)



2.6GHz 整合あり


積分位相誤差 = Phase(DSA 設定) - Phase(DSA 設定 = 0)

図 4-365. RX 較正済み積分位相誤差と DSA 設定との関係 (2.6GHz)




2.6GHz 整合あり、 $f_{\text{IN}} = 2610\text{MHz}$ 、 $A_{\text{IN}} = -3\text{dBFS}$

図 4-366. RX 出力 FFT (2.6GHz)



2.6GHz 整合あり、トーンから 12.5MHz オフセット

図 4-367. RX ノイズ・スペクトル密度と温度との関係 (2.6GHz)



2.6GHz 整合あり、DSA 設定 = 12dB、トーンから 12.5MHz オフセット

図 4-368. RX ノイズ・スペクトル密度と入力振幅との関係 (各種温度、2.6GHz)

4.12.11 RX の代表的特性 (2.6GHz 時) (続き)

$T_A = +25^\circ\text{C}$ 、ADC サンプリング・レート = 2949.12GHz での代表値。デフォルト条件: 出力サンプル・レート = 491.52MSPS (1/6 にデシメーション)、 $f_{\text{REF}} = 491.52\text{MHz}$ の PLL クロック・モード、 $A_{\text{IN}} = -3\text{dBFS}$ 、DSA 設定 = 4dB




図 4-369. RX ノイズ・スペクトル密度と入力振幅との関係 (各種チャネル、2.6GHz)




図 4-370. RX IMD3 と DSA 設定との関係 (各種温度、2.6GHz)




図 4-371. RX IMD3 と入力レベルとの関係 (各種温度、2.6GHz)




図 4-372. RX IMD3 と入力レベルとの関係 (各種温度、2.6GHz)




図 4-373. RX HD2 と DSA 設定との関係 (各種チャネル、2.6GHz)





図 4-374. RX HD2 と入力レベルとの関係 (各種温度、2.6GHz)


4.12.11 RX の代表的特性 (2.6GHz 時) (続き)

$T_A = +25^\circ\text{C}$ 、ADC サンプリング・レート = 2949.12GHz での代表値。デフォルト条件: 出力サンプル・レート = 491.52MSPS (1/6 にデシメーション)、 $f_{\text{REF}} = 491.52\text{MHz}$ の PLL クロック・モード、 $A_{\text{IN}} = -3\text{dBFS}$ 、DSA 設定 = 4dB




2.6GHz 整合あり、DDC バイパス・モード (特性評価用テキサス・インスツルメンツ専用モード)

図 4-375. RX HD3 と DSA 設定との関係 (各種チャネル、2.6GHz)




2.6GHz 整合あり、DDC バイパス・モード (特性評価用テキサス・インスツルメンツ専用モード)

図 4-376. RX HD3 と DSA 設定との関係 (各種温度、2.6GHz)




2.6GHz 整合あり、DDC バイパス・モード (特性評価用テキサス・インスツルメンツ専用モード)

図 4-377. RX HD3 と入力レベルとの関係 (各種チャネル、2.6GHz)




2.6GHz 整合あり、DDC バイパス・モード (特性評価用テキサス・インスツルメンツ専用モード)

図 4-378. RX HD3 と入力レベルとの関係 (各種温度、2.6GHz)



2.6GHz 整合あり、1/4 にデシメーション

図 4-379. RX 帯域内 SFDR (±300MHz) と入力振幅との関係 (各種温度、2.6GHz)




2.6GHz 整合あり

図 4-380. RX (HD2/3 を除く) と DSA 設定との関係 (2.6GHz)


4.12.11 RX の代表的特性 (2.6GHz 時) (続き)

$T_A = +25^\circ\text{C}$ 、ADC サンプリング・レート = 2949.12GHz での代表値。デフォルト条件: 出力サンプル・レート = 491.52MSPS (1/6 にデシメーション)、 $f_{\text{REF}} = 491.52\text{MHz}$ の PLL クロック・モード、 $A_{\text{IN}} = -3\text{dBFS}$ 、DSA 設定 = 4dB



2.6GHz 整合あり、各トーン -7dBFS、20MHz のトーン間隔、すべての電源電圧は推奨動作条件の最小値、代表値、最大値

図 4-381. RX IMD3 と電源電圧との関係 (各種チャネル、2.6GHz)




2.6GHz 整合あり、12.5MHz オフセット、すべての電源電圧は推奨動作条件の最小値、代表値、最大値

図 4-382. RX ノイズ・スペクトル密度と電源電圧との関係 (各種チャネル、2.6GHz)


4.12.12 RX の代表的特性 (4.9GHz 時)

$T_A = +25^\circ\text{C}$ 、ADC サンプリング・レート = 2949.12GHz での代表値。デフォルト条件: 出力サンプル・レート = 491.52MSPS (1/6 にデシメーション)、 $f_{\text{REF}} = 491.52\text{MHz}$ の PLL クロック・モード、 $A_{\text{IN}} = -3\text{dBFS}$ 、DSA 設定 = 4dB




整合あり、各 DSA 設定について 4.9GHz の電力で正規化

図 4-383. RX 帯域内ゲイン平坦性 ($f_{\text{IN}} = 4900\text{MHz}$)




4.9GHz 整合あり、各チャネルについて 25°C のフルスケールで正規化

図 4-384. RX 入力フルスケールと温度との関係 (各種チャネル、4.9GHz)




4.9GHz 整合あり、25°C の位相で正規化

図 4-385. RX 入力位相と温度との関係 (各種 DSA、 $f_{\text{OUT}} = 4.9\text{GHz}$)



4.9GHz 整合あり
微分振幅誤差 = $P_{\text{IN}}(\text{DSA 設定} - 1) - P_{\text{IN}}(\text{DSA 設定}) + 1$


図 4-386. RX 未較正微分振幅誤差と DSA 設定との関係 (4.9GHz)



4.9GHz 整合あり

微分振幅誤差 = $P_{\text{IN}}(\text{DSA 設定} - 1) - P_{\text{IN}}(\text{DSA 設定}) + 1$

図 4-387. RX 較正済み微分振幅誤差と DSA 設定との関係 (4.9GHz)




4.9GHz 整合あり
積分振幅誤差 = $P_{\text{IN}}(\text{DSA 設定}) - P_{\text{IN}}(\text{DSA 設定} = 0) + (\text{DSA 設定})$

図 4-388. RX 未較正積分振幅誤差と DSA 設定との関係 (4.9GHz)

4.12.12 RX の代表的特性 (4.9GHz 時) (続き)


$T_A = +25^\circ\text{C}$ 、ADC サンプリング・レート = 2949.12GHz での代表値。デフォルト条件: 出力サンプル・レート = 491.52MSPS (1/6 にデシメーション)、 $f_{\text{REF}} = 491.52\text{MHz}$ の PLL クロック・モード、 $A_{\text{IN}} = -3\text{dBFS}$ 、DSA 設定 = 4dB



4.9GHz 整合あり

積分振幅誤差 = $P_{\text{IN}}(\text{DSA 設定}) - P_{\text{IN}}(\text{DSA 設定} = 0) + (\text{DSA 設定})$


図 4-389. RX 較正済み積分振幅誤差と DSA 設定との関係 (4.9GHz)



4.9GHz 整合あり

微分位相誤差 = $\text{Phase}_{\text{IN}}(\text{DSA 設定} - 1) - \text{Phase}_{\text{IN}}(\text{DSA 設定})$


図 4-390. RX 未較正微分位相誤差と DSA 設定との関係 (4.9GHz)



4.9GHz 整合あり

微分位相誤差 = $\text{Phase}_{\text{IN}}(\text{DSA 設定} - 1) - \text{Phase}_{\text{IN}}(\text{DSA 設定})$


図 4-391. RX 較正済み微分位相誤差と DSA 設定との関係 (4.9GHz)



4.9GHz 整合あり

積分位相誤差 = $\text{Phase}(\text{DSA 設定}) - \text{Phase}(\text{DSA 設定} = 0)$


図 4-392. RX 未較正積分位相誤差と DSA 設定との関係 (4.9GHz)



4.9GHz 整合あり

積分位相誤差 = $\text{Phase}(\text{DSA 設定}) - \text{Phase}(\text{DSA 設定} = 0)$

図 4-393. RX 較正済み積分位相誤差と DSA 設定との関係 (4.9GHz)




4.9GHz 整合あり、 $f_{\text{IN}} = 4910\text{MHz}$ 、 $A_{\text{IN}} = -3\text{dBFS}$

図 4-394. RX 出力 FFT (4.9GHz)


4.12.12 RX の代表的特性 (4.9GHz 時) (続き)

$T_A = +25^\circ\text{C}$ 、ADC サンプリング・レート = 2949.12GHz での代表値。デフォルト条件: 出力サンプル・レート = 491.52MSPS (1/6 にデシメーション)、 $f_{\text{REF}} = 491.52\text{MHz}$ の PLL クロック・モード、 $A_{\text{IN}} = -3\text{dBFS}$ 、DSA 設定 = 4dB




4.9GHz 整合あり、トーンからのオフセット 12.5MHz

図 4-395. RX ノイズ・スペクトル密度と温度との関係 (4.9GHz)




4.9GHz 整合あり、DSA 設定 = 12dB、トーンから 12.5MHz オフセット

図 4-396. RX ノイズ・スペクトル密度と入力振幅との関係 (各種温度、4.9GHz)




4.9GHz 整合あり、トーンからのオフセット 12.5MHz

図 4-397. RX ノイズ・スペクトル密度と入力振幅との関係 (各種チャネル、4.9GHz)




4.9GHz 整合あり、各トーンは -7dBFS、トーン間隔 = 20MHz

図 4-398. RX IMD3 と DSA 設定との関係 (各種温度、4.9GHz)



4.9GHz 整合あり、トーン間隔 = 20MHz、DSA = 4dB

図 4-399. RX IMD3 と入力レベルとの関係 (各種温度、4.9GHz)




4.9GHz 整合あり、トーン間隔 = 20MHz、DSA = 12dB

図 4-400. RX IMD3 と入力レベルとの関係 (各種温度、4.9GHz)


4.12.12 RX の代表的特性 (4.9GHz 時) (続き)

$T_A = +25^\circ\text{C}$ 、ADC サンプリング・レート = 2949.12GHz での代表値。デフォルト条件: 出力サンプル・レート = 491.52MSPS (1/6 にデシメーション)、 $f_{\text{REF}} = 491.52\text{MHz}$ の PLL クロック・モード、 $A_{\text{IN}} = -3\text{dBFS}$ 、DSA 設定 = 4dB




4.9GHz 整合あり、HD2 調整後に測定、DDC バイパス・モード (特性評価用テキサス・インスツルメンツ専用モード)

図 4-401. RX HD2 と DSA 設定との関係 (各種チャネル、4.9GHz)




4.9GHz 整合あり、HD2 調整後に測定、DDC バイパス・モード (特性評価用テキサス・インスツルメンツ専用モード)

図 4-402. RX HD2 と DSA 設定との関係 (各種温度、4.9GHz)




4.9GHz 整合あり、HD2 調整後に測定、DDC バイパス・モード (特性評価用テキサス・インスツルメンツ専用モード)

図 4-403. RX HD2 と入力レベルとの関係 (各種温度、4.9GHz)




4.9GHz 整合あり、DDC バイパス・モード (特性評価用テキサス・インスツルメンツ専用モード)

図 4-404. RX HD3 と DSA 設定との関係 (各種チャネル、4.9GHz)



4.9GHz 整合あり、DDC バイパス・モード (特性評価用テキサス・インスツルメンツ専用モード)

図 4-405. RX HD3 と DSA 設定との関係 (各種温度、4.9GHz)




4.9GHz 整合あり、DDC バイパス・モード (特性評価用テキサス・インスツルメンツ専用モード)

図 4-406. RX HD3 と入力レベルとの関係 (各種チャネル、4.9GHz)


4.12.12 RX の代表的特性 (4.9GHz 時) (続き)

$T_A = +25^\circ\text{C}$ 、ADC サンプリング・レート = 2949.12GHz での代表値。デフォルト条件: 出力サンプル・レート = 491.52MSPS (1/6 にデシメーション)、 $f_{\text{REF}} = 491.52\text{MHz}$ の PLL クロック・モード、 $A_{\text{IN}} = -3\text{dBFS}$ 、DSA 設定 = 4dB




4.12.13 RX の代表的特性 (8.1GHz 時)

$T_A = +25^\circ\text{C}$ 、ADC サンプリング・レート = 2949.12GHz での代表値。デフォルト条件: 出力サンプル・レート = 491.52MSPS (1/6 にデシメーション)、 $f_{\text{CLK}} = 11796.48\text{MHz}$ による外部クロック・モード、 $A_{\text{IN}} = -3\text{dBFS}$ 、DSA 設定 = 3dB、8.1GHz 整合あり。



8.11GHz で正規化

図 4-412. RX 振幅と周波数との関係 (各種チャネル)



1RX および 3RX、8.11GHz で正規化

図 4-413. RX 振幅と周波数との関係 (各種 DSA 設定)




図 4-414. RX 振幅の微分非直線性 (8.11GHz)




図 4-415. RX 振幅の積分非直線性 (8.11GHz)




図 4-416. RX 位相の微分非直線性 (8.11GHz)




図 4-417. RX 位相の微分非直線性 (8.11GHz)

4.12.13 RX の代表的特性 (8.1GHz 時) (続き)

$T_A = +25^\circ\text{C}$ 、ADC サンプリング・レート = 2949.12GHz での代表値。デフォルト条件: 出力サンプル・レート = 491.52MSPS (1/6 にデシメーション)、 $f_{\text{CLK}} = 11796.48\text{MHz}$ による外部クロック・モード、 $A_{\text{IN}} = -3\text{dBFS}$ 、DSA 設定 = 3dB、8.1GHz 整合あり。




図 4-418. RX IMD3 と入力振幅との関係 (8.11GHz)




図 4-419. RX IMD3 と DSA 設定との関係 (8.11GHz)




図 4-420. RX IMD3 とトーン間隔との関係 (8.11GHz)




図 4-421. RX NSD とデジタル振幅との関係 (8.11GHz)




図 4-422. RX NSD とデジタル振幅との関係 (8.11GHz)




図 4-423. RX NSD と DSA 設定との関係 (8.11GHz)

4.12.13 RX の代表的特性 (8.1GHz 時) (続き)

$T_A = +25^\circ\text{C}$ 、ADC サンプリング・レート = 2949.12GHz での代表値。デフォルト条件: 出力サンプル・レート = 491.52MSPS (1/6 にデシメーション)、 $f_{\text{CLK}} = 11796.48\text{MHz}$ による外部クロック・モード、 $A_{\text{IN}} = -3\text{dBFS}$ 、DSA 設定 = 3dB、8.1GHz 整合あり。




図 4-424. RX NSD と DSA 設定との関係 (8.11GHz)




図 4-425. RX HD2 とデジタル振幅との関係 (8.11GHz)




図 4-426. RX HD2 と DSA 設定との関係 (8.11GHz)




図 4-427. RX HD3 とデジタル振幅との関係 (8.11GHz)




図 4-428. RX HD3 と DSA 設定との関係 (8.11GHz)




図 4-429. RX 2 トーン SFDR とデジタル振幅との関係 (8.11GHz)

4.12.13 RX の代表的特性 (8.1GHz 時) (続き)

$T_A = +25^\circ\text{C}$ 、ADC サンプリング・レート = 2949.12GHz での代表値。デフォルト条件: 出力サンプル・レート = 491.52MSPS (1/6 にデシメーション)、 $f_{\text{CLK}} = 11796.48\text{MHz}$ による外部クロック・モード、 $A_{\text{IN}} = -3\text{dBFS}$ 、DSA 設定 = 3dB、8.1GHz 整合あり。




図 4-430. RX シングル・トーン出力 FFT (8.11GHz、-1dBFS)




図 4-431. RX シングル・トーン出力 FFT (8.11GHz、-3dBFS)




図 4-432. RX シングル・トーン出力 FFT (8.11GHz、-6dBFS)




図 4-433. RX シングル・トーン出力 FFT (8.11GHz、-12dBFS)




図 4-434. RX シングル・トーン出力 FFT (8.11GHz、-30dBFS)




図 4-435. RX シングル・トーン出力 FFT (8.11GHz、-60dBFS)

4.12.13 RX の代表的特性 (8.1GHz 時) (続き)

$T_A = +25^\circ\text{C}$ 、ADC サンプリング・レート = 2949.12GHz での代表値。デフォルト条件: 出力サンプル・レート = 491.52MSPS (1/6 にデシメーション)、 $f_{\text{CLK}} = 11796.48\text{MHz}$ による外部クロック・モード、 $A_{\text{IN}} = -3\text{dBFS}$ 、DSA 設定 = 3dB、8.1GHz 整合あり。






図 4-436. RX デュアル・トーン出力 FFT (8.11GHz)




外部クロック・モード、各トーン -12dBFS

図 4-437. RX デュアル・トーン出力 FFT (8.11GHz)



外部クロック・モード、各トーン -30dBFS

図 4-438. RX デュアル・トーン出力 FFT (8.11GHz)




外部クロック・モード、各トーン -60dBFS

図 4-439. RX デュアル・トーン出力 FFT (8.11GHz)


4.12.14 RX の代表的特性 (9.6GHz 時)

$T_A = +25^\circ\text{C}$ 、ADC サンプリング・レート = 2949.12GHz での代表値。デフォルト条件: 出力サンプル・レート = 1474.56MSPS (1/2 にデシメーション)、 $f_{\text{CLK}} = 11796.48\text{MHz}$ による外部クロック・モード、 $A_{\text{IN}} = -3\text{dBFS}$ 、DSA 設定 = 3dB、9.6GHz 整合あり。



9.6GHz で正規化

図 4-440. RX 入力振幅と周波数との関係



9.6GHz で正規化

図 4-441. RX 入力振幅と周波数との関係 (9.6GHz)

4.12.14 RX の代表的特性 (9.6GHz 時) (続き)

$T_A = +25^\circ\text{C}$ 、ADC サンプリング・レート = 2949.12GHz での代表値。デフォルト条件: 出力サンプル・レート = 1474.56MSPS (1/2 にデシメーション)、 $f_{\text{CLK}} = 11796.48\text{MHz}$ による外部クロック・モード、 $A_{\text{IN}} = -3\text{dBFS}$ 、DSA 設定 = 3dB、9.6GHz 整合あり。




図 4-442. RX 振幅の微分非直線性 (9.6GHz)




図 4-443. RX 振幅の積分非直線性 (9.6GHz)




図 4-444. RX 位相の微分非直線性 (9.6GHz)




図 4-445. RX 位相の積分非直線性 (9.6GHz)





図 4-446. RX IMD3 とデジタル振幅との関係 (9.6GHz)



50MHz のトーン間隔

図 4-447. RX IMD3 と DSA 設定との関係 (9.6GHz)

4.12.14 RX の代表的特性 (9.6GHz 時) (続き)

$T_A = +25^\circ\text{C}$ 、ADC サンプリング・レート = 2949.12GHz での代表値。デフォルト条件: 出力サンプル・レート = 1474.56MSPS (1/2 にデシメーション)、 $f_{\text{CLK}} = 11796.48\text{MHz}$ による外部クロック・モード、 $A_{\text{IN}} = -3\text{dBFS}$ 、DSA 設定 = 3dB、9.6GHz 整合あり。




図 4-448. RX IMD3 と DSA 設定との関係 (9.6GHz)




図 4-449. RX IMD3 とトーン間隔との関係 (9.6GHz)




図 4-450. RX NSD とデジタル振幅との関係 (9.6GHz)




図 4-451. RX NSD とデジタル振幅との関係 (9.6GHz)




図 4-452. RX NSD と DSA 設定との関係 (9.6GHz)




図 4-453. RX HD2 とデジタル・レベルとの関係 (9.6GHz)

4.12.14 RX の代表的特性 (9.6GHz 時) (続き)

$T_A = +25^\circ\text{C}$ 、ADC サンプリング・レート = 2949.12GHz での代表値。デフォルト条件: 出力サンプル・レート = 1474.56MSPS (1/2 にデシメーション)、 $f_{\text{CLK}} = 11796.48\text{MHz}$ による外部クロック・モード、 $A_{\text{IN}} = -3\text{dBFS}$ 、DSA 設定 = 3dB、9.6GHz 整合あり。




図 4-454. RX HD2 と DSA 設定との関係 (9.6GHz)




図 4-455. RX HD3 とデジタル・レベルとの関係 (9.6GHz)




図 4-456. RX HD3 と DSA 設定との関係 (9.6GHz)






図 4-457. RX シングル・トーン出力 FFT (9.61GHz)



-6dBFS

図 4-458. RX シングル・トーン出力 FFT (9.61GHz)




-3dBFS

図 4-459. RX シングル・トーン出力 FFT (9.61GHz)


4.12.14 RX の代表的特性 (9.6GHz 時) (続き)

$T_A = +25^\circ\text{C}$ 、ADC サンプリング・レート = 2949.12GHz での代表値。デフォルト条件: 出力サンプル・レート = 1474.56MSPS (1/2 にデシメーション)、 $f_{\text{CLK}} = 11796.48\text{MHz}$ による外部クロック・モード、 $A_{\text{IN}} = -3\text{dBFS}$ 、DSA 設定 = 3dB、9.6GHz 整合あり。




-6dBFS

図 4-460. RX シングル・トーン出力 FFT (9.61GHz)




-12dBFS

図 4-461. RX シングル・トーン出力 FFT (9.61GHz)




-30dBFS

図 4-462. RX シングル・トーン出力 FFT (9.61GHz)




-60dBFS

図 4-463. RX シングル・トーン出力 FFT (9.61GHz)



9.585 および 9.635GHz、各トーン -7dBFS

図 4-464. RX ツー・トーン出力 FFT (9.61GHz)




9.585 および 9.635GHz、各トーン -12dBFS

図 4-465. RX ツー・トーン出力 FFT (9.61GHz)


4.12.14 RX の代表的特性 (9.6GHz 時) (続き)

$T_A = +25^\circ\text{C}$ 、ADC サンプリング・レート = 2949.12GHz での代表値。デフォルト条件: 出力サンプル・レート = 1474.56MSPS (1/2 にデシメーション)、 $f_{\text{CLK}} = 11796.48\text{MHz}$ による外部クロック・モード、 $A_{\text{IN}} = -3\text{dBFS}$ 、DSA 設定 = 3dB、9.6GHz 整合あり。



9.585 および 9.635GHz、各トーン -30dBFS


図 4-466. RX ツー・トーン出力 FFT (9.61GHz)



9.585 および 9.635GHz、各トーン -60dBFS


図 4-467. RX ツー・トーン出力 FFT (9.61GHz)

4.12.15 PLL およびクロックの代表的特性




TX 出力で測定、 $20 \times \log 10$ で 12GHz に正規化 ($12\text{GHz}/f_{\text{OUT}}$)

図 4-468. 位相ノイズとオフセット周波数との関係 (PLL、外部クロック、12GHz)




PLL イネーブル、 $f_{\text{REF}} = 491.52\text{MSPS}$ 、TX 出力で測定

図 4-469. 位相ノイズとオフセット周波数との関係 (各種 f_{VCO} 、 $f_{\text{OUT}} = 2610\text{MHz}$)




PLL イネーブル、 $f_{\text{VCO}} = 11796.48\text{MHz}$ 、 $f_{\text{REF}} = 491.52\text{MSPS}$ 、
TX 出力で測定

図 4-470. 12GHz VCO の位相ノイズとオフセット周波数との関係
(各種温度、 $f_{\text{OUT}} = 1910\text{MHz}$)




PLL イネーブル、 $f_{\text{VCO}} = 11796.48\text{MHz}$ 、 $f_{\text{REF}} = 491.52\text{MSPS}$ 、
TX 出力で測定

図 4-471. 12GHz VCO の位相ノイズとオフセット周波数との関係
(各種 f_{OUT} 、 25°C)



PLL イネーブル、 $f_{\text{VCO}} = 11796.48\text{MHz}$ 、 $f_{\text{REF}} = 491.52\text{MSPS}$ 、
TX 出力で測定


図 4-472. 12GHz VCO の位相ノイズとオフセット周波数との関係
(各種 f_{OUT} 、 -40°C)



PLL イネーブル、 $f_{\text{VCO}} = 11796.48\text{MHz}$ 、 $f_{\text{REF}} = 491.52\text{MSPS}$ 、
TX 出力で測定


図 4-473. 12GHz VCO の位相ノイズとオフセット周波数との関係
(各種 f_{OUT} 、 110°C)

4.12.15 PLL およびクロックの代表的特性 (続き)




PLL イネーブル、 $f_{VCO} = 11796.48\text{MHz}$ 、 $f_{REF} = 491.52\text{MSPS}$ 、
TX 出力で測定

図 4-474. 12GHz VCO の位相ノイズとオフセット周波数との関係
(各種 CP 設定、 $f_{OUT} = 2.6\text{GHz}$)




PLL イネーブル、 $f_{VCO} = 11796.48\text{MHz}$ 、1kHz~100MHz、片側
積分帯域幅、TX 出力で測定

図 4-475. 12GHz VCO の積分位相ノイズと温度との関係 (各種
 f_{REF} 、 $f_{OUT} = 2.6\text{GHz}$)




PLL イネーブル、 $f_{VCO} = 11796.48\text{MHz}$ 、TX 出力で測定

図 4-476. 12GHz VCO の位相ノイズと温度との関係 (各種 f_{REF} 、 f_{OUT}
= 2.6GHz、600kHz オフセット)




A. PLL イネーブル、 $f_{VCO} = 11796.48\text{MHz}$ 、TX 出力で測定

図 4-477. 12GHz VCO の位相ノイズと温度との関係 (各種 f_{REF} 、 f_{OUT}
= 2.6GHz、800kHz オフセット)



PLL イネーブル、 $f_{VCO} = 11796.48\text{MHz}$ 、TX 出力で測定


図 4-478. 1 MHz オフセット時の 12 GHz VCO の位相ノイズと温度
の関係 ($f_{OUT} = 2.6\text{GHz}$ のとき f_{REF})



PLL イネーブル、 $f_{VCO} = 11796.48\text{MHz}$ 、TX 出力で測定


図 4-479. 1.8 MHz オフセット時の 12 GHz VCO の位相ノイズと温
度の関係 ($f_{OUT} = 2.6\text{GHz}$ のとき f_{REF})

4.12.15 PLL およびクロックの代表的特性 (続き)




PLL イネーブル、 $f_{VCO} = 11796.48\text{MHz}$ 、TX 出力で測定

図 4-480. 5 MHz オフセット時の 12 GHz VCO の位相ノイズと温度の関係 ($f_{OUT} = 2.6 \text{ GHz}$ のとき f_{REF})




PLL イネーブル、 $f_{VCO} = 11796.48\text{MHz}$ 、TX 出力で測定

図 4-481. 50 MHz オフセット時の 12 GHz VCO の位相ノイズと温度の関係 ($f_{OUT} = 2.6 \text{ GHz}$ のとき f_{REF})




PLL イネーブル、 $f_{VCO} = 9830.4\text{MHz}$ 、 $f_{REF} = 491.52\text{MSPS}$ 、TX 出力で測定

図 4-482. 10GHz VCO の位相ノイズとオフセット周波数との関係 (各種温度、 $f_{OUT} = 1910\text{MHz}$)




PLL イネーブル、 $f_{VCO} = 9830.4\text{MHz}$ 、 $f_{REF} = 491.52\text{MSPS}$ 、TX 出力で測定

図 4-483. 10GHz VCO の位相ノイズとオフセット周波数との関係 (各種 f_{OUT} 、25°C)



PLL イネーブル、 $f_{VCO} = 9830.4\text{MHz}$ 、 $f_{REF} = 491.52\text{MSPS}$ 、TX 出力で測定


図 4-484. 10GHz VCO の位相ノイズとオフセット周波数との関係 (各種 f_{OUT} 、-40°C)



PLL イネーブル、 $f_{VCO} = 9830.4\text{MHz}$ 、 $f_{REF} = 491.52\text{MSPS}$ 、TX 出力で測定


図 4-485. 10GHz VCO の位相ノイズとオフセット周波数との関係 (各種 f_{OUT} 、110°C)

4.12.15 PLL およびクロックの代表的特性 (続き)




PLL イネーブル、 $f_{VCO} = 9830.4\text{MHz}$ 、1kHz~100MHz、片側積分帯域幅、TX 出力で測定

図 4-486. 10GHz VCO の積分位相ノイズと温度との関係 (各種 f_{REF} 、 $f_{OUT} = 2.6\text{GHz}$)




PLL イネーブル、 $f_{VCO} = 9830.4\text{MHz}$ 、TX 出力で測定

図 4-487. 10GHz VCO の位相ノイズと温度との関係 (各種 f_{REF} 、 $f_{OUT} = 2.6\text{GHz}$ 、600kHz オフセット)




PLL イネーブル、 $f_{VCO} = 9830.4\text{MHz}$ 、TX 出力で測定

図 4-488. 10GHz VCO の位相ノイズと温度との関係 (各種 f_{REF} 、 $f_{OUT} = 2.6\text{GHz}$ 、800kHz オフセット)




PLL イネーブル、 $f_{VCO} = 9830.4\text{MHz}$ 、TX 出力で測定

図 4-489. 10GHz VCO の位相ノイズと温度との関係 (各種 f_{REF} 、 $f_{OUT} = 2.6\text{GHz}$ 、1MHz オフセット)



PLL イネーブル、 $f_{VCO} = 9830.4\text{MHz}$ 、TX 出力で測定


図 4-490. 10GHz VCO の位相ノイズと温度との関係 (各種 f_{REF} 、 $f_{OUT} = 2.6\text{GHz}$ 、1.8MHz オフセット)



PLL イネーブル、 $f_{VCO} = 9830.4\text{MHz}$ 、TX 出力で測定


図 4-491. 10GHz VCO の位相ノイズと温度との関係 (各種 f_{REF} 、 $f_{OUT} = 2.6\text{GHz}$ 、5MHz オフセット)

4.12.15 PLL およびクロックの代表的特性 (続き)




PLL イネーブル、 $f_{VCO} = 9830.4\text{MHz}$ 、TX 出力で測定

図 4-492. 10GHz VCO の位相ノイズと温度との関係 (各種 f_{REF} 、 $f_{\text{OUT}} = 2.6\text{GHz}$ 、50MHz オフセット)




PLL イネーブル、 $f_{VCO} = 8847.36\text{MHz}$ 、 $f_{\text{REF}} = 491.52\text{MSPS}$ 、TX 出力で測定

図 4-493. 9GHz VCO の位相ノイズとオフセット周波数との関係 (各種 温度、 $f_{\text{OUT}} = 1910\text{MHz}$)




PLL イネーブル、 $f_{VCO} = 8847.36\text{MHz}$ 、 $f_{\text{REF}} = 491.52\text{MSPS}$ 、TX 出力で測定

図 4-494. 9GHz VCO の位相ノイズとオフセット周波数との関係 (各種 f_{OUT} 、25°C)




PLL イネーブル、 $f_{VCO} = 8847.36\text{MHz}$ 、 $f_{\text{REF}} = 491.52\text{MSPS}$ 、TX 出力で測定

図 4-495. 9GHz VCO の位相ノイズとオフセット周波数との関係 (各種 f_{OUT} 、-40°C)



PLL イネーブル、 $f_{VCO} = 8847.36\text{MHz}$ 、 $f_{\text{REF}} = 491.52\text{MSPS}$ 、TX 出力で測定


図 4-496. 9GHz VCO の位相ノイズとオフセット周波数との関係 (各種 f_{OUT} 、110°C)



PLL イネーブル、 $f_{VCO} = 8847.36\text{MHz}$ 、 $f_{\text{REF}} = 491.52\text{MSPS}$ 、最小 LPF BW、TX 出力で測定

図 4-497. 9GHz VCO の位相ノイズと温度との関係 (各種オフセット周波数、 $f_{\text{OUT}} = 2.6\text{GHz}$)

4.12.15 PLL およびクロックの代表的特性 (続き)



PLL イネーブル、 $f_{VCO} = 7864.32\text{MHz}$ 、 $f_{REF} = 491.52\text{MSPS}$ 、TX 出力で測定

図 4-498. 8GHz VCO の位相ノイズとオフセット周波数との関係 (各種温度、 $f_{OUT} = 1910\text{MHz}$)

5 デバイスおよびドキュメントのサポート

5.1 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

5.2 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計で必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの[使用条件](#)を参照してください。

5.3 商標

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

5.4 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

5.5 用語集

テキサス・インスツルメンツ用語集

この用語集には、用語や略語の一覧および定義が記載されています。

6 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from MAY 24, 2023 to MAY 1, 2025 (from Revision * (May 2023) to Revision A (May 2025))

Page

- | | |
|--|---|
| • RX 入力の最大電力が、RF ADC の電気的特性から絶対最大定格へと移動..... | 4 |
|--|---|

7 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスについて利用可能な最新のデータです。このデータは予告なく変更されることがあります。本ドキュメントは改訂される場合もあります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ（データシートを含みます）、設計リソース（リファレンス デザインを含みます）、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または ti.com やかかる テキサス・インスツルメンツ製品の関連資料などのいづれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

Copyright © 2025, Texas Instruments Incorporated

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
AFE7953IABJ	Active	Production	FCBGA (ABJ) 400	90 JEDEC TRAY (5+1)	Yes	SNAGCU	Level-3-260C-168 HR	-40 to 85	AFE7953I
AFE7953IALK	Active	Production	FCBGA (ALK) 400	90 JEDEC TRAY (5+1)	No	SNPB	Level-3-220C-168 HR	-40 to 85	AFE7953 SNPB

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.


⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

TRAY



Chamfer on Tray corner indicates Pin 1 orientation of packed units.

*All dimensions are nominal

Device	Package Name	Package Type	Pins	SPQ	Unit array matrix	Max temperature (°C)	L (mm)	W (mm)	KO (µm)	P1 (mm)	CL (mm)	CW (mm)
AFE7953IABJ	ABJ	FCBGA	400	90	6 x 15	150	315	135.9	7620	19.5	21	19.2
AFE7953IABJ	ABJ	FCBGA	400	90	6 x 15	150	315	135.9	7620	19.5	21	19.2
AFE7953IALK	ALK	FCBGA	400	90	6 x 15	150	315	135.9	7620	19.5	21	19.2
AFE7953IALK	ALK	FCBGA	400	90	6 x 15	150	315	135.9	7620	19.5	21	19.2


PACKAGE OUTLINE

ABJ0400A



FCBGA - 2.65 mm max height

BALL GRID ARRAY



4221311/D 03/2023

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
 2. This drawing is subject to change without notice.
 3. Dimension is measured at the maximum solder ball diameter, parallel to primary datum C.
 4. Primary datum C and seating plane are defined by the spherical crowns of the solder balls.
 5. The lids are electrically floating (e.g. not tied to GND).

EXAMPLE BOARD LAYOUT

ABJ0400A

FCBGA - 2.65 mm max height

BALL GRID ARRAY



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:6X



4221311/D 03/2023

NOTES: (continued)


- Final dimensions may vary due to manufacturing tolerance considerations and also routing constraints. For more information, see Texas Instruments literature number SPRU811 (www.ti.com/lit/spru811).

EXAMPLE STENCIL DESIGN

ABJ0400A

FCBGA - 2.65 mm max height

BALL GRID ARRAY



SOLDER PASTE EXAMPLE
BASED ON 0.15 mm THICK STENCIL
SCALE:6X


4221311/D 03/2023

NOTES: (continued)

7. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release.


PACKAGE OUTLINE

ALK0400A



FCBGA - 2.65 mm max height

BALL GRID ARRAY



4225930/C 03/2023

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
 2. This drawing is subject to change without notice.
 3. Dimension is measured at the maximum solder ball diameter, parallel to primary datum C.
 4. Primary datum C and seating plane are defined by the spherical crowns of the solder balls.
 5. Pb-Free die bump and SnPb solder ball.
 6. The lids are electrically floating (e.g. not tied to GND).

EXAMPLE BOARD LAYOUT

ALK0400A

FCBGA - 2.65 mm max height

BALL GRID ARRAY



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:6X



4225930/C 03/2023

NOTES: (continued)


7. Final dimensions may vary due to manufacturing tolerance considerations and also routing constraints.
For more information, see Texas Instruments literature number SPRU811 (www.ti.com/lit/spru811).

EXAMPLE STENCIL DESIGN

ALK0400A

FCBGA - 2.65 mm max height

BALL GRID ARRAY



SOLDER PASTE EXAMPLE
BASED ON 0.15 mm THICK STENCIL
SCALE:6X

4225930/C 03/2023

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release.

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したもので、(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2026, Texas Instruments Incorporated

最終更新日：2025 年 10 月