

# CDx4HC164、CDx4HCT164 ハイスピード CMOS ロジック、8 ビット、シリアル入力、パラレル出力、シフトレジスタ

## 1 特長

- バッファ付き入力
- 非同期リセット
- $f_{\text{MAX}} = 60\text{MHz}$  (標準値、 $V_{\text{CC}} = 5\text{V}$ 、 $C_L = 15\text{pF}$ 、 $T_A = 25^\circ\text{C}$ )
- ファンアウト (過熱範囲)
  - 標準出力: 10 個の LSTTL 負荷
  - バスドライバ出力: 15 個の LSTTL 負荷
- 広い動作電圧範囲:  $-55^\circ\text{C} \sim 125^\circ\text{C}$
- 平衡のとれた伝搬遅延と遷移時間
- LSTTL ロジック IC に比べて消費電力を大幅削減
- HC タイプ
  - $2\text{V} \sim 6\text{V}$  で動作
  - 優れたノイズ耐性:  $V_{\text{CC}}$  に対して  $N_{\text{IL}} = 30\%$ 、 $N_{\text{IH}} = 30\%$  ( $V_{\text{CC}} = 5\text{V}$  時)
- HCT タイプ
  - $4.5\text{V} \sim 5.5\text{V}$  で動作
  - LSTTL 入力ロジックと直接互換、 $V_{\text{IL}} = 0.8\text{V}$  (最大値)、 $V_{\text{IH}} = 2\text{V}$  (最小値)
  - CMOS 入力互換、 $V_{\text{OL}}$ 、 $V_{\text{OH}}$  で  $I_L \leq 1\mu\text{A}$


## 2 概要

HC164 および HCT164 は、非同期リセット搭載 8 ビットシリアル入力パラレル出力シフトレジスタです。データはクロック (CLK) の正のエッジでシフトされます。RESET (CLR) ピンが LOW になると、シフトレジスタがリセットされ、入力の条件にかかわらずすべての出力が LOW 状態になります。2 つのシリアルデータ入力 (A と B) があり、どちらもデータイネーブル制御として使用できます。

### 製品情報

| 部品番号        | パッケージ (1) | 本体サイズ (公称)       |
|-------------|-----------|------------------|
| CD74HC164M  | SOIC (14) | 8.65mm × 3.90mm  |
| CD74HCT164M | SOIC (14) | 8.65mm × 3.90mm  |
| CD74HC164E  | PDIP (14) | 19.31mm × 6.35mm |
| CD74HCT164E | PDIP (14) | 19.31mm × 6.35mm |
| CD54HC164F  | CDIP (14) | 19.55mm × 6.71mm |

(1) 供給されているすべてのパッケージについては、[セクション 11](#) を参照してください。




機能ブロック図



## Table of Contents

|                                                      |          |                                                                  |           |
|------------------------------------------------------|----------|------------------------------------------------------------------|-----------|
| <b>1 特長</b> .....                                    | <b>1</b> | 6.3 Device Functional Modes.....                                 | <b>9</b>  |
| <b>2 概要</b> .....                                    | <b>1</b> | <b>7 Power Supply Recommendations</b> .....                      | <b>10</b> |
| <b>3 Pin Configuration and Functions</b> .....       | <b>3</b> | <b>8 Layout</b> .....                                            | <b>10</b> |
| <b>4 Specifications</b> .....                        | <b>4</b> | 8.1 Layout Guidelines.....                                       | 10        |
| 4.1 Absolute Maximum Ratings.....                    | 4        | <b>9 Device and Documentation Support</b> .....                  | <b>11</b> |
| 4.2 Recommended Operating Conditions.....            | 4        | 9.1 Documentation Support.....                                   | 11        |
| 4.3 Thermal Information.....                         | 4        | 9.2 ドキュメントの更新通知を受け取る方法.....                                      | 11        |
| 4.4 Electrical Characteristics.....                  | 5        | 9.3 サポート・リソース.....                                               | 11        |
| 4.5 Prerequisite for Switching Characteristics ..... | 6        | 9.4 Trademarks.....                                              | 11        |
| 4.6 Switching Characteristics .....                  | 7        | 9.5 静電気放電に関する注意事項.....                                           | 11        |
| <b>5 Parameter Measurement Information</b> .....     | <b>8</b> | 9.6 用語集.....                                                     | 11        |
| <b>6 Detailed Description</b> .....                  | <b>9</b> | <b>10 Revision History</b> .....                                 | <b>11</b> |
| 6.1 Overview.....                                    | 9        | <b>11 Mechanical, Packaging, and Orderable Information</b> ..... | <b>11</b> |
| 6.2 Functional Block Diagram.....                    | 9        |                                                                  |           |

### 3 Pin Configuration and Functions



**J, D, and N Package**  
**14-Pin CDIP, SOIC, and PDIP**  
**Top View**

## 4 Specifications

### 4.1 Absolute Maximum Ratings

over operating free-air temperature range (unless otherwise noted)<sup>(1)</sup>

|           |                                            | MIN                                  | MAX | UNIT        |
|-----------|--------------------------------------------|--------------------------------------|-----|-------------|
| $V_{CC}$  | Supply voltage range                       | -0.5                                 | 7   | V           |
| $I_{IK}$  | Input clamp current <sup>(2)</sup>         | $(V_I < 0 \text{ or } V_I > V_{CC})$ |     | $\pm 20$ mA |
| $I_{OK}$  | Output clamp current <sup>(2)</sup>        | $(V_O < 0 \text{ or } V_O > V_{CC})$ |     | $\pm 20$ mA |
| $I_O$     | Continuous output current                  | $(V_O = 0 \text{ to } V_{CC})$       |     | $\pm 25$ mA |
|           | Continuous current through $V_{CC}$ or GND |                                      |     | $\pm 50$ mA |
| $T_J$     | Junction temperature                       |                                      |     | 150 °C      |
| $T_{stg}$ | Storage temperature                        |                                      |     | -65 150 °C  |

- (1) Stresses beyond those listed under *absolute maximum ratings* may cause permanent damage to the device. These are stress ratings only and functional operation of the device at these or any other conditions beyond those indicated under *recommended operating conditions* is not implied. Exposure to absolute-maximum-rated conditions for extended periods may affect device reliability.
- (2) The input and output voltage ratings may be exceeded if the input and output current ratings are observed.

### 4.2 Recommended Operating Conditions

|            |                          |           | MIN | MAX      | UNIT |
|------------|--------------------------|-----------|-----|----------|------|
| $V_{CC}$   | Supply voltage range     | HC types  | 2   | 6        | V    |
|            |                          | HCT types | 4.5 | 5.5      |      |
| $V_I, V_O$ | Input or output voltage  |           | 0   | $V_{CC}$ | V    |
|            | Input rise and fall time | 2 V       |     | 1000     | ns   |
|            |                          | 4.5 V     |     | 500      |      |
|            |                          | 6 V       |     | 400      |      |
| $T_A$      | Temperature range        |           | -55 | 125      | °C   |

### 4.3 Thermal Information

| THERMAL METRIC <sup>(1)</sup> |                                        | D (SOIC) | N (PDIP) | UNIT |
|-------------------------------|----------------------------------------|----------|----------|------|
|                               |                                        | 14 PINS  | 14 PINS  |      |
| $R_{\theta JA}$               | Junction-to-ambient thermal resistance | 86       | 80       | °C/W |

- (1) For more information about traditional and new thermal metrics, see the [Semiconductor and IC package thermal metrics](#) application report.

## 4.4 Electrical Characteristics

| PARAMETER                   |                                         | TEST CONDITIONS <sup>(1)</sup>          | V <sub>CC</sub> (V) | 25°C    |     |     | –40°C to 85°C |     | –55°C to 125°C |     | UNIT |
|-----------------------------|-----------------------------------------|-----------------------------------------|---------------------|---------|-----|-----|---------------|-----|----------------|-----|------|
|                             |                                         |                                         |                     | MIN     | TYP | MAX | MIN           | MAX | MIN            | MAX |      |
| HC TYPES                    |                                         |                                         |                     |         |     |     |               |     |                |     |      |
| V <sub>IH</sub>             | High level input voltage                |                                         | 2                   | 1.5     |     |     | 1.5           |     | 1.5            |     | V    |
|                             |                                         |                                         | 4.5                 | 3.15    |     |     | 3.15          |     | 3.15           |     |      |
|                             |                                         |                                         | 6                   | 4.2     |     |     | 4.2           |     | 4.2            |     |      |
| V <sub>IL</sub>             | Low level input voltage                 |                                         | 2                   | 0.5     |     |     | 0.5           |     | 0.5            |     | V    |
|                             |                                         |                                         | 4.5                 | 1.35    |     |     | 1.35          |     | 1.35           |     |      |
|                             |                                         |                                         | 6                   | 1.8     |     |     | 1.8           |     | 1.8            |     |      |
| V <sub>OH</sub>             | High level output voltage               | I <sub>OH</sub> = – 20 µA               | 2                   | 1.9     |     |     | 1.9           |     | 1.9            |     | V    |
|                             |                                         | I <sub>OH</sub> = – 20 µA               | 4.5                 | 4.4     |     |     | 4.4           |     | 4.4            |     |      |
|                             |                                         | I <sub>OH</sub> = – 20 µA               | 6                   | 5.9     |     |     | 5.9           |     | 5.9            |     |      |
|                             | High level output voltage               | I <sub>OH</sub> = – 4 mA                | 4.5                 | 3.98    |     |     | 3.84          |     | 3.7            |     |      |
|                             |                                         | I <sub>OH</sub> = – 5.2 mA              | 6                   | 5.48    |     |     | 5.34          |     | 5.2            |     |      |
| V <sub>OL</sub>             | Low level output voltage                | I <sub>OL</sub> = 20 µA                 | 2                   | 0.1     |     |     | 0.1           |     | 0.1            |     | V    |
|                             |                                         | I <sub>OL</sub> = 20 µA                 | 4.5                 | 0.1     |     |     | 0.1           |     | 0.1            |     |      |
|                             |                                         | I <sub>OL</sub> = 20 µA                 | 6                   | 0.1     |     |     | 0.1           |     | 0.1            |     |      |
|                             | Low level output voltage                | I <sub>OL</sub> = 4 mA                  | 4.5                 | 0.26    |     |     | 0.33          |     | 0.4            |     | V    |
|                             |                                         | I <sub>OL</sub> = 5.2 mA                | 6                   | 0.26    |     |     | 0.33          |     | 0.4            |     |      |
| I <sub>I</sub>              | Input leakage current                   |                                         | 6                   | ±0.1    |     |     | ±1            |     | ±1             |     | µA   |
| I <sub>CC</sub>             | Supply current                          | V <sub>I</sub> = V <sub>CC</sub> or GND | 6                   | 8       |     |     | 80            |     | 160            |     | µA   |
| HCT TYPES                   |                                         |                                         |                     |         |     |     |               |     |                |     |      |
| V <sub>IH</sub>             | High level input voltage                |                                         | 4.5 to 5.5          | 2       |     |     | 2             |     | 2              |     | V    |
| V <sub>IL</sub>             | Low level input voltage                 |                                         | 4.5 to 5.5          | 0.8     |     |     | 0.8           |     | 0.8            |     | V    |
| V <sub>OH</sub>             | High level output voltage               | I <sub>OH</sub> = – 20 µA               | 4.5                 | 4.4     |     |     | 4.4           |     | 4.4            |     | V    |
|                             | High level output voltage               | I <sub>OH</sub> = – 4 µA                | 4.5                 | 3.98    |     |     | 3.84          |     | 3.7            |     |      |
| V <sub>OL</sub>             | Low level output voltage                | I <sub>OL</sub> = 20 µA                 | 4.5                 | 0.1     |     |     | 0.1           |     | 0.1            |     | V    |
|                             | Low level output voltage                | I <sub>OL</sub> = 4 µA                  | 4.5                 | 0.26    |     |     | 0.33          |     | 0.4            |     |      |
| I <sub>I</sub>              | Input leakage current                   | V <sub>I</sub> = V <sub>CC</sub> or GND | 5.5                 | ±0.1    |     |     | ±1            |     | ±1             |     | µA   |
| I <sub>CC</sub>             | Supply current                          | V <sub>I</sub> = V <sub>CC</sub> or GND | 5.5                 | 8       |     |     | 80            |     | 160            |     | µA   |
| ΔI <sub>CC</sub><br>(2) (3) | Additional supply current per input pin | Date Shift-In (1,2)                     | 4.5 to 5.5          | 100 108 |     |     | 135           |     | 147            |     | µA   |
|                             |                                         | $\overline{\text{CLR}}$                 | 4.5 to 5.5          | 100 324 |     |     | 405           |     | 441            |     | µA   |
|                             |                                         | CLK                                     | 4.5 to 5.5          | 100 252 |     |     | 315           |     | 343            |     | µA   |

(1) V<sub>I</sub> = V<sub>IH</sub> or V<sub>IL</sub>, unless otherwise noted.

(2) This is the increase in supply current for each input that is at one of the specified TTL voltage levels, rather than 0 V or V<sub>CC</sub>.

(3) Inputs held at V<sub>CC</sub> – 2.1.

## 4.5 Prerequisite for Switching Characteristics

| PARAMETER        |                               | V <sub>CC</sub> (V) | 25°C |     | – 40°C to 85°C |     | – 55°C to 125°C |     | UNIT |
|------------------|-------------------------------|---------------------|------|-----|----------------|-----|-----------------|-----|------|
|                  |                               |                     | MIN  | MAX | MIN            | MAX | MIN             | MAX |      |
| HC TYPES         |                               |                     |      |     |                |     |                 |     |      |
| f <sub>MAX</sub> | Maximum clock frequency       | 2                   | 6    | 5   | 4              | MHz |                 |     |      |
|                  |                               | 4.5                 | 30   | 24  | 20             | MHz |                 |     |      |
|                  |                               | 6                   | 35   | 28  | 24             | MHz |                 |     |      |
| t <sub>W</sub>   | CLR pulse width               | 2                   | 60   | 75  | 90             | ns  |                 |     |      |
|                  |                               | 4.5                 | 12   | 15  | 18             | ns  |                 |     |      |
|                  |                               | 6                   | 10   | 13  | 15             | ns  |                 |     |      |
| t <sub>w</sub>   | CLK pulse width               | 2                   | 80   | 100 | 120            | ns  |                 |     |      |
|                  |                               | 4.5                 | 16   | 20  | 24             | ns  |                 |     |      |
|                  |                               | 6                   | 14   | 17  | 20             | ns  |                 |     |      |
| t <sub>SU</sub>  | Set-up time                   | 2                   | 60   | 75  | 90             | ns  |                 |     |      |
|                  |                               | 4.5                 | 12   | 15  | 18             | ns  |                 |     |      |
|                  |                               | 6                   | 10   | 13  | 15             | ns  |                 |     |      |
| t <sub>H</sub>   | Hold time                     | 2                   | 4    | 4   | 4              | ns  |                 |     |      |
|                  |                               | 4.5                 | 4    | 4   | 4              | ns  |                 |     |      |
|                  |                               | 6                   | 4    | 4   | 4              | ns  |                 |     |      |
| t <sub>REM</sub> | CLR to clock,<br>Removal time | 2                   | 80   | 100 | 120            | ns  |                 |     |      |
|                  |                               | 4.5                 | 16   | 20  | 24             | ns  |                 |     |      |
|                  |                               | 6                   | 14   | 17  | 20             | ns  |                 |     |      |
| HCT TYPES        |                               |                     |      |     |                |     |                 |     |      |
| f <sub>MAX</sub> | Maximum clock frequency       | 4.5                 | 27   | 22  | 18             | MHz |                 |     |      |
| t <sub>W</sub>   | CLR pulse width               | 6                   | 18   | 23  | 27             | ns  |                 |     |      |
| t <sub>W</sub>   | CLK pulse width               | 4.5                 | 18   | 23  | 27             | ns  |                 |     |      |
| t <sub>SU</sub>  | Set-up time                   | 6                   | 12   | 15  | 18             | ns  |                 |     |      |
| t <sub>H</sub>   | Hold time                     | 4.5                 | 4    | 4   | 4              | ns  |                 |     |      |
| t <sub>REM</sub> | CLR to clock,<br>Removal time | 6                   | 16   | 20  | 24             | ns  |                 |     |      |

## 4.6 Switching Characteristics

Input  $t_r$ ,  $t_f$  = 6ns.  $C_L$  = 50pF unless otherwise noted

| PARAMETER                           |                                                  | V <sub>CC</sub> (V) | 25°C              |     | – 40°C to 85°C | – 55°C to 125°C | UNIT |
|-------------------------------------|--------------------------------------------------|---------------------|-------------------|-----|----------------|-----------------|------|
|                                     |                                                  |                     | TYP               | MAX | MAX            | MAX             |      |
| HC TYPES                            |                                                  |                     |                   |     |                |                 |      |
| t <sub>PLH</sub> , t <sub>PHL</sub> | CLK to Q                                         | 2                   |                   | 170 | 212            | 255             | ns   |
|                                     |                                                  | 4.5                 | 14 <sup>(3)</sup> | 34  | 43             | 51              | ns   |
|                                     |                                                  | 6                   |                   | 29  | 36             | 43              | ns   |
| t <sub>PLH</sub> , t <sub>PHL</sub> | CLR to Q                                         | 2                   |                   | 140 | 175            | 210             | ns   |
|                                     |                                                  | 4.5                 | 11 <sup>(3)</sup> | 28  | 35             | 42              | ns   |
|                                     |                                                  | 6                   |                   | 24  | 30             | 36              | ns   |
| t <sub>TLH</sub> , t <sub>THL</sub> | Output transition times                          | 2                   |                   | 75  |                | 110             | ns   |
|                                     |                                                  | 4.5                 |                   | 15  |                | 22              | ns   |
|                                     |                                                  | 6                   |                   | 13  |                | 19              | ns   |
| f <sub>MAX</sub>                    | Maximum clock frequency                          | 5                   | 60 <sup>(3)</sup> |     |                |                 | ns   |
| C <sub>IN</sub>                     | Input capacitance                                |                     |                   | 10  | 10             | 10              | pF   |
| C <sub>PD</sub>                     | Power dissipation capacitance <sup>(1) (2)</sup> | 5                   | 47                |     |                |                 | pF   |
| HCT TYPES                           |                                                  |                     |                   |     |                |                 |      |
| t <sub>PLH</sub> , t <sub>PHL</sub> | CLK to Q                                         | 4.5                 |                   | 36  | 45             | 54              | ns   |
|                                     |                                                  | 5                   | 15 <sup>(3)</sup> |     |                |                 |      |
| t <sub>PLH</sub> , t <sub>PHL</sub> | CLR to Q                                         | 4.5                 |                   | 38  | 46             | 57              | ns   |
|                                     |                                                  | 5                   | 16 <sup>(3)</sup> |     |                |                 |      |
| t <sub>TLH</sub> , t <sub>THL</sub> | Output Transition time                           | 4.5                 |                   | 15  | 19             | 22              | ns   |
| C <sub>IN</sub>                     | Input Capacitance                                |                     |                   |     |                |                 | pF   |
| f <sub>MAX</sub>                    | Maximum clock frequency                          |                     | 54 <sup>(4)</sup> |     |                |                 | MHz  |
| C <sub>PD</sub>                     | Power dissipation capacitance <sup>(1) (2)</sup> | 5                   | 49                | 10  | 10             | 10              | pF   |

(1)  $C_{PD}$  is used to determine the dynamic power consumption, per device.

(2)  $P_D = V_{CC}^2 f_i + \Sigma (C_L V_{CC}^2 + f_O)$  where  $f_i$  = Input Frequency,  $f_O$  = Output Frequency,  $C_L$  = Output Load Capacitance,  $V_{CC}$  = Supply Voltage.

(3)  $C_L$  = 15pF.  $V_{CC}$  = 5.

(4)  $C_L$  = 15pF.

## 5 Parameter Measurement Information

Phase relationships between waveforms were chosen arbitrarily. All input pulses are supplied by generators having the following characteristics:  $PRR \leq 1\text{MHz}$ ,  $Z_O = 50\Omega$ ,  $t_t < 6\text{ns}$ .

For clock inputs,  $f_{\text{max}}$  is measured when the input duty cycle is 50%.

The outputs are measured one at a time with one input transition per measurement.




图 5-1. Voltage Waveforms, Standard CMOS Inputs Pulse Duration




图 5-2. Voltage Waveforms, Standard CMOS Inputs Setup and Hold Times




图 5-3. Voltage Waveforms, TTL-Compatible CMOS Inputs Pulse Duration




图 5-4. Voltage Waveforms, TTL-Compatible CMOS Inputs Setup and Hold Times




## 6 Detailed Description

### 6.1 Overview

The 'HC164 and 'HCT164 are 8-bit, serial-in, parallel-out, shift registers with asynchronous reset. Data is shifted on the positive edge of Clock (CLK). A LOW on the RESET ( $\overline{\text{CLR}}$ ) pin resets the shift register and all outputs go to the LOW state regardless of the input conditions. Two Serial Data inputs (A and B) are provided, either one can be used as a data enable control.

### 6.2 Functional Block Diagram



6-1. Functional Block Diagram

### 6.3 Device Functional Modes

Truth Table<sup>(1)</sup>

| OPERATING MODE | INPUTS |     |   |   | OUTPUTS |         |
|----------------|--------|-----|---|---|---------|---------|
|                | CLR    | CLK | A | B | QA      | QB - QH |
| RESET (CLEAR)  | L      | X   | X | X | L       | L - L   |
| Shift          | H      | ↑   | l | l | L       | QA - QF |
|                | H      | ↑   | l | h | L       | QA - QF |
|                | H      | ↑   | h | l | L       | QA - QF |
|                | H      | ↑   | h | h | H       | QA - QF |

- (1) H = High voltage level.  
h = High voltage level one set-up time prior to the low-to-high clock transition.  
l = Low voltage level one set-up time prior to the low-to-high clock transition.  
L = Low voltage level.  
X = Don't care.  
↑ = Transition from low to high level.  
qn = Lower case letters indicate the state of the reference input clock transition.

## 7 Power Supply Recommendations

The power supply can be any voltage between the minimum and maximum supply voltage rating, located in the [Recommended Operating Conditions](#). Each  $V_{CC}$  terminal must have a good bypass capacitor to prevent power disturbance. TI recommends a 0.1 $\mu$ F capacitor for this device. Paralleling multiple bypass caps is acceptable to reject different frequencies of noise. The 0.1 $\mu$ F and 1 $\mu$ F capacitors are commonly used in parallel. The bypass capacitor must be installed as close to the power terminal as possible for better results.

## 8 Layout

### 8.1 Layout Guidelines

When using multiple-input and multiple-channel logic devices, inputs must not be left floating. In many cases, functions of digital logic devices, or parts of functions, are unused. For example, when a triple-input AND gate only uses two inputs or the buffer gates only use three of the four buffers. Such unused input pins must not be left unconnected because the undefined voltages at the outside connections result in undefined operational states. All unused inputs of digital logic devices must be connected to a logic high or logic low voltage, as defined by the input voltage specifications, to prevent them from floating. The logic level that must be applied to any particular unused input depends on the function of the device. Generally, the inputs are tied to GND or  $V_{CC}$ , whichever makes more sense for the logic function or is more convenient.

## 9 Device and Documentation Support

TI offers an extensive line of development tools. Tools and software to evaluate the performance of the device, generate code, and develop solutions are listed below.

### 9.1 Documentation Support

#### 9.2 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、[www.tij.co.jp](http://www.tij.co.jp) のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

#### 9.3 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計に必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの[使用条件](#)を参照してください。

#### 9.4 Trademarks

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

#### 9.5 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

#### 9.6 用語集

[テキサス・インスツルメンツ用語集](#) この用語集には、用語や略語の一覧および定義が記載されています。

## 10 Revision History

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

| Changes from Revision D (March 2022) to Revision E (March 2024) | Page |
|-----------------------------------------------------------------|------|
|-----------------------------------------------------------------|------|

- |                       |   |
|-----------------------|---|
| • 「機能ブロック図」の図を更新..... | 1 |
|-----------------------|---|

| Changes from Revision C (August 2003) to Revision D (March 2022) | Page |
|------------------------------------------------------------------|------|
|------------------------------------------------------------------|------|

- |                                                                                                                                                                                                                                                                                                                                                                                                                                                                              |   |
|------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------|---|
| • 最新のデータシート規格を反映するように、文書全体にわたって採番方式、書式、表、図、相互参照を更新.....                                                                                                                                                                                                                                                                                                                                                                                                                      | 1 |
| • Updated naming conventions to reflect modern TI function. DS1 is now A; DS2 is now B; Q <sub>0</sub> is now Q <sub>A</sub> ; Q <sub>1</sub> is now Q <sub>B</sub> ; Q <sub>2</sub> is now Q <sub>C</sub> ; Q <sub>3</sub> is now Q <sub>D</sub> ; CP is now CLK; $\overline{MR}$ is now $\overline{CLR}$ ; Q <sub>4</sub> is now Q <sub>E</sub> ; Q <sub>5</sub> is now Q <sub>F</sub> ; Q <sub>6</sub> is now Q <sub>G</sub> ; Q <sub>7</sub> is now Q <sub>H</sub> ..... | 3 |

## 11 Mechanical, Packaging, and Orderable Information

The following pages include mechanical, packaging, and orderable information. This information is the most current data available for the designated devices. This data is subject to change without notice and revision of this document. For browser-based versions of this data sheet, refer to the left-hand navigation.

## 重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または [ti.com](https://www.ti.com) やかかる テキサス・インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265  
Copyright © 2024, Texas Instruments Incorporated

## PACKAGING INFORMATION

| Orderable part number          | Status<br>(1) | Material type<br>(2) | Package   Pins | Package qty   Carrier | RoHS<br>(3) | Lead finish/<br>Ball material<br>(4) | MSL rating/<br>Peak reflow<br>(5) | Op temp (°C) | Part marking<br>(6)             |
|--------------------------------|---------------|----------------------|----------------|-----------------------|-------------|--------------------------------------|-----------------------------------|--------------|---------------------------------|
| <a href="#">5962-8970401CA</a> | Active        | Production           | CDIP (J)   14  | 25   TUBE             | No          | SNPB                                 | N/A for Pkg Type                  | -55 to 125   | 5962-8970401CA<br>CD54HCT164F3A |
| <a href="#">CD54HC164F</a>     | Active        | Production           | CDIP (J)   14  | 25   TUBE             | No          | SNPB                                 | N/A for Pkg Type                  | -55 to 125   | CD54HC164F                      |
| CD54HC164F.A                   | Active        | Production           | CDIP (J)   14  | 25   TUBE             | No          | SNPB                                 | N/A for Pkg Type                  | -55 to 125   | CD54HC164F                      |
| <a href="#">CD54HC164F3A</a>   | Active        | Production           | CDIP (J)   14  | 25   TUBE             | No          | SNPB                                 | N/A for Pkg Type                  | -55 to 125   | 8416201CA<br>CD54HC164F3A       |
| CD54HC164F3A.A                 | Active        | Production           | CDIP (J)   14  | 25   TUBE             | No          | SNPB                                 | N/A for Pkg Type                  | -55 to 125   | 8416201CA<br>CD54HC164F3A       |
| <a href="#">CD54HCT164F3A</a>  | Active        | Production           | CDIP (J)   14  | 25   TUBE             | No          | SNPB                                 | N/A for Pkg Type                  | -55 to 125   | 5962-8970401CA<br>CD54HCT164F3A |
| CD54HCT164F3A.A                | Active        | Production           | CDIP (J)   14  | 25   TUBE             | No          | SNPB                                 | N/A for Pkg Type                  | -55 to 125   | 5962-8970401CA<br>CD54HCT164F3A |
| <a href="#">CD74HC164E</a>     | Active        | Production           | PDIP (N)   14  | 25   TUBE             | Yes         | NIPDAU                               | N/A for Pkg Type                  | -55 to 125   | CD74HC164E                      |
| CD74HC164E.A                   | Active        | Production           | PDIP (N)   14  | 25   TUBE             | Yes         | NIPDAU                               | N/A for Pkg Type                  | -55 to 125   | CD74HC164E                      |
| <a href="#">CD74HC164M</a>     | Obsolete      | Production           | SOIC (D)   14  | -                     | -           | Call TI                              | Call TI                           | -55 to 125   | HC164M                          |
| <a href="#">CD74HC164M96</a>   | Active        | Production           | SOIC (D)   14  | 2500   LARGE T&R      | Yes         | NIPDAU                               | Level-1-260C-UNLIM                | -55 to 125   | HC164M                          |
| CD74HC164M96.A                 | Active        | Production           | SOIC (D)   14  | 2500   LARGE T&R      | Yes         | NIPDAU                               | Level-1-260C-UNLIM                | -55 to 125   | HC164M                          |
| CD74HC164M96G4                 | Active        | Production           | SOIC (D)   14  | 2500   LARGE T&R      | Yes         | NIPDAU                               | Level-1-260C-UNLIM                | -55 to 125   | HC164M                          |
| <a href="#">CD74HC164MT</a>    | Obsolete      | Production           | SOIC (D)   14  | -                     | -           | Call TI                              | Call TI                           | -55 to 125   | HC164M                          |
| <a href="#">CD74HCT164E</a>    | Active        | Production           | PDIP (N)   14  | 25   TUBE             | Yes         | NIPDAU                               | N/A for Pkg Type                  | -55 to 125   | CD74HCT164E                     |
| CD74HCT164E.A                  | Active        | Production           | PDIP (N)   14  | 25   TUBE             | Yes         | NIPDAU                               | N/A for Pkg Type                  | -55 to 125   | CD74HCT164E                     |
| <a href="#">CD74HCT164M</a>    | Obsolete      | Production           | SOIC (D)   14  | -                     | -           | Call TI                              | Call TI                           | -55 to 125   | HCT164M                         |
| <a href="#">CD74HCT164M96</a>  | Active        | Production           | SOIC (D)   14  | 2500   LARGE T&R      | Yes         | NIPDAU   SN                          | Level-1-260C-UNLIM                | -55 to 125   | (HCT164, HCT164M)               |
| CD74HCT164M96.A                | Active        | Production           | SOIC (D)   14  | 2500   LARGE T&R      | Yes         | NIPDAU                               | Level-1-260C-UNLIM                | -55 to 125   | (HCT164, HCT164M)               |

<sup>(1)</sup> **Status:** For more details on status, see our [product life cycle](#).

<sup>(2)</sup> **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

(3) **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

(4) **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

(5) **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

(6) **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

**Important Information and Disclaimer:** The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

**OTHER QUALIFIED VERSIONS OF CD54HC164, CD54HCT164, CD74HC164, CD74HCT164 :**

● Catalog : [CD74HC164](#), [CD74HCT164](#)

● Military : [CD54HC164](#), [CD54HCT164](#)

NOTE: Qualified Version Definitions:

- Catalog - TI's standard catalog product
- Military - QML certified for Military and Defense Applications


## TAPE AND REEL INFORMATION



\*All dimensions are nominal

| Device        | Package Type | Package Drawing | Pins | SPQ  | Reel Diameter (mm) | Reel Width W1 (mm) | A0 (mm) | B0 (mm) | K0 (mm) | P1 (mm) | W (mm) | Pin1 Quadrant |
|---------------|--------------|-----------------|------|------|--------------------|--------------------|---------|---------|---------|---------|--------|---------------|
| CD74HC164M96  | SOIC         | D               | 14   | 2500 | 330.0              | 16.4               | 6.5     | 9.0     | 2.1     | 8.0     | 16.0   | Q1            |
| CD74HCT164M96 | SOIC         | D               | 14   | 2500 | 330.0              | 16.4               | 6.5     | 9.0     | 2.1     | 8.0     | 16.0   | Q1            |


## TAPE AND REEL BOX DIMENSIONS



\*All dimensions are nominal


| Device        | Package Type | Package Drawing | Pins | SPQ  | Length (mm) | Width (mm) | Height (mm) |
|---------------|--------------|-----------------|------|------|-------------|------------|-------------|
| CD74HC164M96  | SOIC         | D               | 14   | 2500 | 353.0       | 353.0      | 32.0        |
| CD74HCT164M96 | SOIC         | D               | 14   | 2500 | 353.0       | 353.0      | 32.0        |




**TUBE**


\*All dimensions are nominal

| Device        | Package Name | Package Type | Pins | SPQ | L (mm) | W (mm) | T (μm) | B (mm) |
|---------------|--------------|--------------|------|-----|--------|--------|--------|--------|
| CD74HC164E    | N            | PDIP         | 14   | 25  | 506    | 13.97  | 11230  | 4.32   |
| CD74HC164E    | N            | PDIP         | 14   | 25  | 506    | 13.97  | 11230  | 4.32   |
| CD74HC164E.A  | N            | PDIP         | 14   | 25  | 506    | 13.97  | 11230  | 4.32   |
| CD74HC164E.A  | N            | PDIP         | 14   | 25  | 506    | 13.97  | 11230  | 4.32   |
| CD74HCT164E   | N            | PDIP         | 14   | 25  | 506    | 13.97  | 11230  | 4.32   |
| CD74HCT164E   | N            | PDIP         | 14   | 25  | 506    | 13.97  | 11230  | 4.32   |
| CD74HCT164E.A | N            | PDIP         | 14   | 25  | 506    | 13.97  | 11230  | 4.32   |
| CD74HCT164E.A | N            | PDIP         | 14   | 25  | 506    | 13.97  | 11230  | 4.32   |

**D0014A****PACKAGE OUTLINE****SOIC - 1.75 mm max height**

SMALL OUTLINE INTEGRATED CIRCUIT



4220718/A 09/2016

**NOTES:**

1. All linear dimensions are in millimeters. Dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm, per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.43 mm, per side.
5. Reference JEDEC registration MS-012, variation AB.




## EXAMPLE STENCIL DESIGN

D0014A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



SOLDER PASTE EXAMPLE  
BASED ON 0.125 mm THICK STENCIL  
SCALE:8X

4220718/A 09/2016

NOTES: (continued)


8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

**J 14**

## GENERIC PACKAGE VIEW

**CDIP - 5.08 mm max height**


CERAMIC DUAL IN LINE PACKAGE



Images above are just a representation of the package family, actual package may vary.  
Refer to the product data sheet for package details.

4040083-5/G


J0014A



## PACKAGE OUTLINE

CDIP - 5.08 mm max height

CERAMIC DUAL IN LINE PACKAGE



4214771/A 05/2017

### NOTES:


1. All controlling linear dimensions are in inches. Dimensions in brackets are in millimeters. Any dimension in brackets or parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This package is hermetically sealed with a ceramic lid using glass frit.
4. Index point is provided on cap for terminal identification only and on press ceramic glass frit seal only.
5. Falls within MIL-STD-1835 and GDIP1-T14.

# EXAMPLE BOARD LAYOUT



J0014A

CDIP - 5.08 mm max height

CERAMIC DUAL IN LINE PACKAGE



LAND PATTERN EXAMPLE  
NON-SOLDER MASK DEFINED  
SCALE: 5X




4214771/A 05/2017


N (R-PDIP-T\*\*)

16 PINS SHOWN

## PLASTIC DUAL-IN-LINE PACKAGE



| PINS **<br>DIM      | 14               | 16               | 18               | 20               |
|---------------------|------------------|------------------|------------------|------------------|
| A MAX               | 0.775<br>(19,69) | 0.775<br>(19,69) | 0.920<br>(23,37) | 1.060<br>(26,92) |
| A MIN               | 0.745<br>(18,92) | 0.745<br>(18,92) | 0.850<br>(21,59) | 0.940<br>(23,88) |
| MS-001<br>VARIATION | AA               | BB               | AC               | AD               |



4040049/E 12/2002

NOTES:

- A. All linear dimensions are in inches (millimeters).  
B. This drawing is subject to change without notice.
-  Falls within JEDEC MS-001, except 18 and 20 pin minimum body length (Dim A).  
 The 20 pin end lead shoulder width is a vendor option, either half or full width.



## 重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含みいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとし、TI は一切の責任を拒否します。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2026, Texas Instruments Incorporated

最終更新日：2025 年 10 月