

## CDx4AC02 クワッド 2 入力正論理 NOR ゲート

### 1 特長

- AC タイプは 1.5V~5.5V で動作し、バランスのとれたノイズ耐性を電源電圧の 30% で実現
- バイポーラ F、AS、S の速度と消費電力の大幅な低減
- 伝搬遅延時間の平衡化
- ±24mA 出力駆動電流
  - 15 F デバイスへのファンアウト
- SCR ラッチアップ耐性の高い CMOS プロセスと回路設計
- MIL-STD-883、Method 3015 に準拠した 2kV を超える ESD 保護


### 2 説明

'AC02 デバイスには 4 つの独立した 2 入力 NOR ゲートが内蔵されており、ブール関数  $Y = \overline{A \bullet B}$  つまり、 $Y = A + \overline{B}$  を正論理で実行します。

#### 製品情報

部品番号	パッケージ <sup>(1)</sup>	パッケージサイズ <sup>(2)</sup>	本体サイズ <sup>(3)</sup>
CDx4AC02	N (PDIP, 14)	19.3mm × 9.4mm	19.3mm × 6.35mm
	D (SOIC, 14)	9.9mm × 6mm	9.9mm × 3.9mm
	PW (TSSOP, 14)	5mm × 6.4mm	5mm × 4.4mm
	BQA (WQFN, 14)	3mm × 2.5mm	3mm × 2.5mm

- 詳細については、[セクション 10](#) を参照してください。
- パッケージサイズ (長さ × 幅) は公称値であり、該当する場合はピンも含まれます。
- 本体サイズ (長さ × 幅) は公称値であり、ピンは含まれません。





論理図 (正論理)



## 目次

<b>1 特長</b> .....	<b>1</b>	<b>6 詳細説明</b> .....	<b>8</b>
<b>2 説明</b> .....	<b>1</b>	6.1 機能ブロック図.....	8
<b>3 ピン構成および機能</b> .....	<b>3</b>	6.2 デバイスの機能モード.....	8
<b>4 仕様</b> .....	<b>4</b>	<b>7 アプリケーションと実装</b> .....	<b>9</b>
4.1 絶対最大定格.....	4	7.1 電源に関する推奨事項.....	9
4.2 ESD 定格.....	4	7.2 レイアウト.....	9
4.3 推奨動作条件.....	4	<b>8 デバイスおよびドキュメントのサポート</b> .....	<b>10</b>
4.4 熱に関する情報.....	5	8.1 ドキュメントのサポート.....	10
4.5 電気的特性.....	5	8.2 ドキュメントの更新通知を受け取る方法.....	10
4.6 スイッチング特性、 $V_{CC} = 1.5V$ .....	5	8.3 サポート・リソース.....	10
4.7 スイッチング特性、 $V_{CC} = 3.3 V \pm 0.3 V$ .....	6	8.4 静電気放電に関する注意事項.....	10
4.8 スイッチング特性、 $V_{CC} = 5 V \pm 0.5 V$ .....	6	8.5 用語集.....	10
4.9 動作特性.....	6	<b>9 改訂履歴</b> .....	<b>10</b>
<b>5 パラメータ測定情報</b> .....	<b>7</b>	<b>10 メカニカル、パッケージ、および注文情報</b> .....	<b>11</b>

### 3 ピン構成および機能



CD54AC02 J パッケージ、14 ピン CDIP、CD74AC02 N、D または PW パッケージ、14 ピン PDIP、SOIC または TSSOP (上面図) CD74AC02 BQA パッケージ、14 ピン WQFN (上面図)

表 3-1. ピンの機能

名称	ピン		種類 <sup>(1)</sup>	説明
	CDx4AC02	SOIC、PDIP、CDIP、TSSOP、WQFN		
1A	2		I	1A 入力
1B	3		I	1B 入力
1Y	1		O	1Y 出力
2A	5		I	2A 入力
2B	6		I	2B 入力
2Y	4		O	2Y 出力
3A	8		I	3A 入力
3B	9		I	3B 入力
3Y	10		O	3Y 出力
4A	11		I	4A 入力
4B	12		I	4B 入力
4Y	13		O	4Y 出力
GND	7		—	グラウンドピン
NC	—		—	非接続
V <sub>CC</sub>	14		—	パワーピン
サーマルパッド <sup>(2)</sup>			—	サーマルパッドは GND に接続するか、フローティングのままにすることができます。他の信号や電源には接続しないでください

(1) I = 入力、O = 出力

(2) BQA パッケージに限定

## 4 仕様

### 4.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り) <sup>(1)</sup>

		最小値	最大値	単位
V <sub>CC</sub>	電源電圧	-0.5	6	V
I <sub>IK</sub> <sup>(2)</sup>	入力クランプ電流	(V <sub>I</sub> < 0 または V <sub>I</sub> > V <sub>CC</sub> )	±20	mA
I <sub>OK</sub> <sup>(2)</sup>	出力クランプ電流	(V <sub>O</sub> < 0 または V <sub>O</sub> > V <sub>CC</sub> )	±50	mA
I <sub>O</sub>	連続出力電流	(V <sub>O</sub> = 0 ~ V <sub>CC</sub> )	±50	mA
	V <sub>CC</sub> または GND を通過する連続電流		±100	mA
T <sub>stg</sub>	保存温度	-65	150	°C

- (1) 「絶対最大定格」に示された値を上回るストレスが加わった場合、デバイスに永続的な損傷が発生する可能性があります。これらは、ストレス定格のみを示すものであり、これらの条件や「推奨動作条件」に示された値を超える条件で、本製品が機能することを意味するものではありません。絶対最大定格の状態が長時間続くと、デバイスの信頼性に影響を与える可能性があります。
- (2) 入力と出力の電流定格を順守しても、入力と出力の電圧定格を超えることがあります。

### 4.2 ESD 定格

		値	単位
V <sub>(ESD)</sub>	静電放電	人体モデル (HBM) <sup>1</sup>	±2000 V

- (1) JEDEC のドキュメント JEP155 に、500V HBM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。

### 4.3 推奨動作条件

自由気流での動作温度範囲内 (特に記述のない限り) <sup>(1)</sup>

		T <sub>A</sub> = 25°C		-40°C ~ 85°C		-55°C ~ 125°C		単位
		最小値	最大値	最小値	最大値	最小値	最大値	
V <sub>CC</sub>	電源電圧	1.5	5.5	1.5	5.5	1.5	5.5	V
V <sub>IH</sub>	High レベル入力電圧	V <sub>CC</sub> = 1.5 V	1.2	1.2	1.2	1.2	1.2	V
		V <sub>CC</sub> = 3 V	2.1	2.1	2.1	2.1		
		V <sub>CC</sub> = 5.5 V	3.85	3.85	3.85	3.85		
V <sub>IL</sub>	Low レベル入力電圧	V <sub>CC</sub> = 1.5 V		0.3	0.3	0.3	0.3	V
		V <sub>CC</sub> = 3 V		0.9	0.9	0.9		
		V <sub>CC</sub> = 5.5 V		1.65	1.65	1.65		
V <sub>I</sub>	入力電圧	0	V <sub>CC</sub>	0	V <sub>CC</sub>	0	V <sub>CC</sub>	V
V <sub>O</sub>	出力電圧	0	V <sub>CC</sub>	0	V <sub>CC</sub>	0	V <sub>CC</sub>	V
I <sub>OH</sub>	High レベル出力電流	V <sub>CC</sub> = 4.5V ~ 5.5V		-24	-24		-24	mA
I <sub>OL</sub>	Low レベル出力電流	V <sub>CC</sub> = 4.5V ~ 5.5V		24	24		24	mA
Δt/Δv	入力遷移の立ち上がりまたは立ち下がりレート	V <sub>CC</sub> = 1.5V ~ 3V		50	50		50	ns/V
		V <sub>CC</sub> = 3.6V ~ 5.5V		20	20		20	

- (1) デバイスが適切に動作するように、デバイスの未使用の入力はすべて、V<sub>CC</sub> または GND に固定する必要があります。テキサス・インスツルメンツのアプリケーションレポート『低速またはフローティング CMOS 入力の影響』(文献番号 SCBA004) を参照してください。

#### 4.4 熱に関する情報

熱評価基準 <sup>(1)</sup>		D (SOIC)	N (PDIP)	PW (TSSOP)	BQA (WQFN)	単位
		14 ピン	14 ピン	14 ピン	14 ピン	
R <sub>θJA</sub>	接合部から周囲への熱抵抗	119.9	80	145.7	91.3	°C/W
R <sub>θJC(top)</sub>	接合部からケース (上面) への熱抵抗	—	—	76.5	99.4	°C/W
R <sub>θJB</sub>	接合部から基板への熱抵抗	—	—	102.0	61.0	°C/W
Ψ <sub>JT</sub>	接合部から上面への特性パラメータ	—	—	18.8	14.5	°C/W
Ψ <sub>JB</sub>	接合部から基板への特性パラメータ	—	—	100.7	60.8	°C/W
R <sub>θJC(bot)</sub>	接合部からケース (底面) への熱抵抗	—	—	—	37.0	°C/W

(1) 従来および最新の熱評価基準の詳細については、『半導体および IC パッケージの熱評価基準』アプリケーション ノートを参照してください。

#### 4.5 電気的特性

自由空気での推奨動作温度範囲内 (特に記述のない限り)

パラメータ	テスト条件		V <sub>CC</sub>	TA = 25°C		-40°C~85°C		-55°C~125°C		単位
				最小値	最大値	最小値	最大値	最小値	最大値	
V <sub>OH</sub>	V <sub>I</sub> = V <sub>IH</sub> または V <sub>IL</sub>	I <sub>OH</sub> = -50μA	1.5V	1.4	1.4	1.4			V	
			3V	2.9	2.9	2.9				
			4.5V	4.4	4.4	4.4				
		I <sub>OH</sub> = -4mA	3V	2.58	2.48	2.4				
		I <sub>OH</sub> = -24mA	4.5V	3.94	3.8	3.7				
		I <sub>OH</sub> = -50mA <sup>(1)</sup>	5.5V			3.85				
V <sub>OL</sub>	V <sub>I</sub> = V <sub>IH</sub> または V <sub>IL</sub>	I <sub>OL</sub> = 50μA	1.5V		0.1	0.1	0.1	V		
			3V		0.1	0.1	0.1			
			4.5V		0.1	0.1	0.1			
		I <sub>OL</sub> = 12mA	3V		0.36	0.44	0.5			
		I <sub>OL</sub> = 24mA	4.5V		0.36	0.44	0.5			
		I <sub>OL</sub> = 50mA <sup>(1)</sup>	5.5V				1.65			
I <sub>I</sub>	V <sub>I</sub> = V <sub>CC</sub> または GND		5.5V	±0.1	±1	±1	±1	μA		
			I <sub>CC</sub>	V <sub>I</sub> = V <sub>CC</sub> または GND、 I <sub>O</sub> = 0	5.5V	4	40	80	μA	
C <sub>i</sub>				10	10	10	PF			

(1) 一度に 1 つの出力をテストし、持続時間が 1 秒を超えないようにします。測定は、示された電流を強制的に供給し、電圧を測定して消費電力を最小限に抑えます。このテストでは、85°C で最小 50Ω 伝送ライン駆動能力、125°C で 75Ω 伝送ライン駆動能力を検証します。

#### 4.6 スイッチング特性、V<sub>CC</sub> = 1.5V

自由気流での推奨動作温度範囲内、V<sub>CC</sub> = 1.5V、C<sub>L</sub> = 50pF (特に記述のない限り) (負荷回路および電圧波形を参照)

パラメータ	始点 (入力)	終点 (出力)	-40°C~85°C		-55°C~125°C		単位
			最小値	最大値	最小値	最大値	
t <sub>PLH</sub>	A または B	Y		131		144	ns
t <sub>PHL</sub>				131		144	

#### 4.7 スイッチング特性、 $V_{CC} = 3.3\text{ V} \pm 0.3\text{ V}$

自由気流での推奨動作温度範囲内、 $V_{CC} = 3.3\text{V} \pm 0.3\text{V}$ 、 $C_L = 50\text{pF}$  (特に記述のない限り) (負荷回路および電圧波形を参照)

パラメータ	始点 (入力)	終点 (出力)	-40°C~85°C		-55°C~125°C		単位
			最小値	最大値	最小値	最大値	
$t_{PLH}$	A または B	Y	4.1	14.6	4	16.1	ns
$t_{PHL}$			4.1	14.6	4	16.1	

#### 4.8 スイッチング特性、 $V_{CC} = 5\text{ V} \pm 0.5\text{ V}$

自由気流での推奨動作温度範囲内、 $V_{CC} = 5\text{V} \pm 0.5\text{V}$ 、 $C_L = 50\text{pF}$  (特に記述のない限り) (負荷回路および電圧波形を参照)


パラメータ	始点 (入力)	終点 (出力)	-40°C~85°C		-55°C~125°C		単位
			最小値	最大値	最小値	最大値	
$t_{PLH}$	A または B	Y	3	10.4	2.9	11.5	ns
$t_{PHL}$			3	10.4	2.9	11.5	

#### 4.9 動作特性

$V_{CC} = 5\text{V}$ 、 $T_A = 25^\circ\text{C}$

パラメータ	標準値	単位
$C_{pd}$ 消費電力容量	55	pF


## 5 パラメータ測定情報




† When  $V_{CC} = 1.5\text{ V}$ ,  $R1 = R2 = 1\text{ k}\Omega$

LOAD CIRCUIT


TEST	S1
$t_{PLH}/t_{PHL}$	Open
$t_{PLZ}/t_{PZL}$	$2 \times V_{CC}$
$t_{PHZ}/t_{PZH}$	GND




VOLTAGE WAVEFORMS  
PULSE DURATION




VOLTAGE WAVEFORMS  
RECOVERY TIME



VOLTAGE WAVEFORMS  
SETUP AND HOLD AND INPUT RISE AND FALL TIMES



VOLTAGE WAVEFORMS  
PROPAGATION DELAY AND OUTPUT TRANSITION TIMES



VOLTAGE WAVEFORMS  
OUTPUT ENABLE AND DISABLE TIMES

- $C_L$  にはプローブとテスト装置の容量が含まれます。
- 波形 1 は、出力が Low になるような内部条件を持つ出力についてのものです。ただし、出力制御によってディスエーブルされている場合は除きます。波形 2 は、出力が High になるような内部条件を持つ出力についてのものです。ただし、出力制御によってディスエーブルされている場合は除きます。
- すべての入力パルスは、以下の特性を持つジェネレータによって供給されます。PRR  $\leq 1\text{ MHz}$ 、 $Z_O = 50\Omega$ 、 $t_r = 3\text{ ns}$ 、 $t_f = 3\text{ ns}$ 。波形間の位相関係は任意です。
- クロック入力の  $f_{\text{max}}$  は、入力デューティサイクルが 50% のときの測定値です。
- 出力は一度に 1 つずつ測定され、測定するたびに入力が 1 回遷移します。
- $t_{PLH}$  と  $t_{PHL}$  は  $t_{pd}$  と同じです。
- $t_{PZL}$  と  $t_{PZH}$  は  $t_{\text{en}}$  と同じです。
- $t_{PLZ}$  と  $t_{PHZ}$  は  $t_{\text{dis}}$  と同じです。

図 5-1. 負荷回路および電圧波形

## 6 詳細説明

### 6.1 機能ブロック図




図 6-1. 論理図 (正論理)

### 6.2 デバイスの機能モード

表 6-1. 機能表 (各ゲート)

入力		出力 Y
A	B	
H	X	L
X	H	L
L	L	H

## 7 アプリケーションと実装

### 注

以下のアプリケーション情報は、テキサス・インスツルメンツの製品仕様に含まれるものではなく、テキサス・インスツルメンツはその正確性も完全性も保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。また、お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

### 7.1 電源に関する推奨事項

電源には、「[推奨動作条件](#)」に記載された電源電圧定格の最小値と最大値の間の任意の電圧を使用できます。

電源の外乱を防止するため、各  $V_{CC}$  端子に適切なバイパス コンデンサを配置する必要があります。単電源のデバイスには  $0.1\mu\text{F}$  を推奨します。 $V_{CC}$  端子が複数ある場合は、各電源端子に  $0.01\mu\text{F}$  または  $0.022\mu\text{F}$  を推奨します。複数のバイパス コンデンサを並列に配置して、異なる周波数のノイズを除去することもできます。一般的に、 $0.1\mu\text{F}$  と  $1\mu\text{F}$  を並列に使用します。バイパス コンデンサを電源端子のできるだけ近くに配置すると最適な結果が得られます。

### 7.2 レイアウト

#### 7.2.1 レイアウトのガイドライン

マルチ入力およびマルチチャネルのロジック デバイスを使用する場合、入力をフローティングのままにはいけません。多くの場合、デジタル論理デバイスの機能または機能の一部は使用されません (たとえば、トリプル入力 AND ゲートの 2 つの入力のみを使用したり、4 つのバッファ ゲートのうち 3 つのみを使用したりする場合)。このような未使用の入力ピンを未接続のままにすることはできません。外部接続の電圧が未確定の場合、動作状態が不定になるためです。デジタルロジック デバイスの未使用入力はすべて、入力電圧の仕様で定義されるロジック High またはロジック Low 電圧に接続して、それらがフローティングにならないようにする必要があります。特定の未使用入力に適用する必要があるロジックレベルは、デバイスの機能によって異なります。一般に入力は、GND または  $V_{CC}$  のうち、ロジックの機能にとってより適切であるかより利便性の高い方に接続されます。

#### 7.2.2 レイアウト例




図 7-1. CD74AC02 のレイアウト例

## 8 デバイスおよびドキュメントのサポート

テキサス・インスツルメンツでは、幅広い開発ツールを提供しています。デバイスの性能の評価、コードの生成、ソリューションの開発を行うためのツールとソフトウェアを以下で紹介합니다。

### 8.1 ドキュメントのサポート

#### 8.1.1 関連資料

次の表に、クイック アクセス リンクを示します。カテゴリには、技術資料、サポートおよびコミュニティリソース、ツールとソフトウェア、およびサンプル注文またはご購入へのクイック アクセスが含まれます。

表 8-1. 関連リンク

製品	プロダクト フォルダ	サンプルとご購入	技術資料	ツールとソフトウェア	サポートとコミュニティ
CD54AC02	<a href="#">こちらをクリック</a>	<a href="#">こちらをクリック</a>	<a href="#">こちらをクリック</a>	<a href="#">こちらをクリック</a>	<a href="#">こちらをクリック</a>
CD74AC02	<a href="#">こちらをクリック</a>	<a href="#">こちらをクリック</a>	<a href="#">こちらをクリック</a>	<a href="#">こちらをクリック</a>	<a href="#">こちらをクリック</a>

### 8.2 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、[www.tij.co.jp](http://www.tij.co.jp) のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

### 8.3 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計に必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの[使用条件](#)を参照してください。

### 8.4 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

### 8.5 用語集

[テキサス・インスツルメンツ用語集](#) この用語集には、用語や略語の一覧および定義が記載されています。

## 9 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

### Changes from Revision D (July 2024) to Revision E (April 2025) Page

- データシートに PW および BQA パッケージを追加..... 1

### Changes from Revision C (June 2002) to Revision D (July 2024) Page

- 「製品情報」表、「ピンの機能」表、「ESD 定格」表、「熱に関する情報」表、「デバイスの機能モード」、「アプリケーションと実装」セクション、「デバイスおよびドキュメントのサポート」セクション、および「メカニカル、パッケージ、および注文情報」セクションを追加..... 1

- 
- RθJA の値を更新: D = 86~119.9、すべての値は°C/W 単位.....5
- 

## 10 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

## 重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または [ti.com](https://www.ti.com) やかかる テキサス・インスツルメンツ製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

Copyright © 2025, Texas Instruments Incorporated

**PACKAGING INFORMATION**

Orderable part number	Status (1)	Material type (2)	Package   Pins	Package qty   Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
<a href="#">CD54AC02F3A</a>	Active	Production	CDIP (J)   14	25   TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	CD54AC02F3A
CD54AC02F3A.A	Active	Production	CDIP (J)   14	25   TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	CD54AC02F3A
<a href="#">CD74AC02BQAR</a>	Active	Production	WQFN (BQA)   14	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-55 to 125	AC02
<a href="#">CD74AC02E</a>	NRND	Production	PDIP (N)   14	25   TUBE	Yes	NIPDAU	N/A for Pkg Type	-55 to 125	CD74AC02E
CD74AC02E.A	NRND	Production	PDIP (N)   14	25   TUBE	Yes	NIPDAU	N/A for Pkg Type	-55 to 125	CD74AC02E
<a href="#">CD74AC02M</a>	Obsolete	Production	SOIC (D)   14	-	-	Call TI	Call TI	-55 to 125	AC02M
<a href="#">CD74AC02M96</a>	Active	Production	SOIC (D)   14	2500   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-55 to 125	AC02M
CD74AC02M96.A	Active	Production	SOIC (D)   14	2500   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-55 to 125	AC02M
<a href="#">CD74AC02PWR</a>	Active	Production	TSSOP (PW)   14	3000   LARGE T&R	Yes	NIPDAU   SN	Level-1-260C-UNLIM	-55 to 125	AC02

(1) **Status:** For more details on status, see our [product life cycle](#).

(2) **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

(3) **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

(4) **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

(5) **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

(6) **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "-" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

**Important Information and Disclaimer:** The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative

and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.


In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

**OTHER QUALIFIED VERSIONS OF CD54AC02, CD74AC02 :**

- Catalog : [CD74AC02](#)
- Military : [CD54AC02](#)

NOTE: Qualified Version Definitions:

- Catalog - TI's standard catalog product
- Military - QML certified for Military and Defense Applications

**TAPE AND REEL INFORMATION**

**QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE**


\*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
CD74AC02BQAR	WQFN	BQA	14	3000	180.0	12.4	2.8	3.3	1.1	4.0	12.0	Q1
CD74AC02PWR	TSSOP	PW	14	3000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1

**TAPE AND REEL BOX DIMENSIONS**


\*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
CD74AC02BQAR	WQFN	BQA	14	3000	210.0	185.0	35.0
CD74AC02PWR	TSSOP	PW	14	3000	353.0	353.0	32.0

**TUBE**


\*All dimensions are nominal

Device	Package Name	Package Type	Pins	SPQ	L (mm)	W (mm)	T (μm)	B (mm)
CD74AC02E	N	PDIP	14	25	506	13.97	11230	4.32
CD74AC02E	N	PDIP	14	25	506	13.97	11230	4.32
CD74AC02E.A	N	PDIP	14	25	506	13.97	11230	4.32
CD74AC02E.A	N	PDIP	14	25	506	13.97	11230	4.32


D0014A



# PACKAGE OUTLINE

## SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



**NOTES:**

1. All linear dimensions are in millimeters. Dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm, per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.43 mm, per side.
5. Reference JEDEC registration MS-012, variation AB.

# EXAMPLE BOARD LAYOUT

D0014A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



LAND PATTERN EXAMPLE  
SCALE:8X



SOLDER MASK DETAILS

4220718/A 09/2016

NOTES: (continued)

- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

# EXAMPLE STENCIL DESIGN

D0014A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



SOLDER PASTE EXAMPLE  
BASED ON 0.125 mm THICK STENCIL  
SCALE:8X

4220718/A 09/2016

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

## GENERIC PACKAGE VIEW

**BQA 14**

**WQFN - 0.8 mm max height**

2.5 x 3, 0.5 mm pitch

PLASTIC QUAD FLATPACK - NO LEAD

This image is a representation of the package family, actual package may vary.  
Refer to the product data sheet for package details.



4227145/A



# EXAMPLE BOARD LAYOUT


WQFN - 0.8 mm max height

BQA0014A

PLASTIC QUAD FLAT PACK-NO LEAD



LAND PATTERN EXAMPLE  
EXPOSED METAL SHOWN  
SCALE: 20X



4224636/A 11/2018

NOTES: (continued)

4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 ([www.ti.com/lit/slua271](http://www.ti.com/lit/slua271)).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

# EXAMPLE STENCIL DESIGN

BQA0014A

WQFN - 0.8 mm max height

PLASTIC QUAD FLAT PACK-NO LEAD



SOLDER PASTE EXAMPLE  
BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD  
88% PRINTED COVERAGE BY AREA  
SCALE: 20X

4224636/A 11/2018

NOTES: (continued)

- 6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

J 14

**GENERIC PACKAGE VIEW**  
**CDIP - 5.08 mm max height**  
CERAMIC DUAL IN LINE PACKAGE



Images above are just a representation of the package family, actual package may vary.  
Refer to the product data sheet for package details.

4040083-5/G

J0014A



# PACKAGE OUTLINE

CDIP - 5.08 mm max height

CERAMIC DUAL IN LINE PACKAGE



4214771/A 05/2017

NOTES:

1. All controlling linear dimensions are in inches. Dimensions in brackets are in millimeters. Any dimension in brackets or parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This package is hermetically sealed with a ceramic lid using glass frit.
4. Index point is provided on cap for terminal identification only and on press ceramic glass frit seal only.
5. Falls within MIL-STD-1835 and GDIP1-T14.

# EXAMPLE BOARD LAYOUT

J0014A

CDIP - 5.08 mm max height

CERAMIC DUAL IN LINE PACKAGE



LAND PATTERN EXAMPLE  
NON-SOLDER MASK DEFINED  
SCALE: 5X



4214771/A 05/2017

N (R-PDIP-T\*\*)

PLASTIC DUAL-IN-LINE PACKAGE

16 PINS SHOWN




- NOTES:
- A. All linear dimensions are in inches (millimeters).
  - B. This drawing is subject to change without notice.
  - Falls within JEDEC MS-001, except 18 and 20 pin minimum body length (Dim A).
  - The 20 pin end lead shoulder width is a vendor option, either half or full width.

PW0014A



**PACKAGE OUTLINE**  
**TSSOP - 1.2 mm max height**

SMALL OUTLINE PACKAGE



NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-153.

# EXAMPLE BOARD LAYOUT

PW0014A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE  
EXPOSED METAL SHOWN  
SCALE: 10X



4220202/B 12/2023

NOTES: (continued)


- 6. Publication IPC-7351 may have alternate designs.
- 7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

# EXAMPLE STENCIL DESIGN

PW0014A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE  
BASED ON 0.125 mm THICK STENCIL  
SCALE: 10X

4220202/B 12/2023

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

## 重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとし、

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2026, Texas Instruments Incorporated

最終更新日 : 2025 年 10 月