

# DRV8436E/P デュアル H ブリッジ・モータ・ドライバ、電流センス機能内蔵、スマート・チューン・テクノロジ採用

## 1 特長

- デュアル H ブリッジ・モータ・ドライバ
  - 1 つのバイポーラ・ステッピング・モータ
  - 2 つの双方向ブラシ付き DC モータ
  - 4 つの単方向ブラシ付き DC モータ
- 電流検出機能内蔵
  - 検出抵抗が不要
  - $\pm 7.5\%$  のフルスケール電流精度
- 4.5~48V の動作電源電圧範囲
- 複数の制御インターフェイス・オプション
  - PHASE/ENABLE
  - PWM
- スマート・チューン・ディケイ・テクノロジ、固定スロー、フースト、ミックス・ディケイ・オプション
- 低い  $R_{DS(ON)}$ : 24V, 25°C で 900mΩ HS + LS
- ブリッジごとの大電流能力: 2.4A ピーク、1.5A フルスケール、1.1A RMS
- 構成可能なオフ時間 PWM チョッピング
  - 7, 16, 24, 32μs
- 1.8V, 3.3V, 5.0V のロジック入力をサポート
- 低消費電流のスリープ・モード (2μA)
- 拡散スペクトラム・クロックによる低い電磁気妨害 (EMI)
- 小さなパッケージと占有面積
- 保護機能
  - VM 低電圧誤動作防止 (UVLO)
  - チャージ・ポンプ低電圧検出 (CPUV)
  - 過電流保護 (OCP)
  - サーマル・シャットダウン (OTSD)
  - フォルト条件出力 (nFAULT)

## 2 アプリケーション

- プリンタとスキャナ
- ATM、通貨計数機、EPOS
- オフィスおよびホーム・オートメーション
- ファクトリ・オートメーションおよびロボティクス
- 大型および小型家電
- IP ネットワーク・カメラおよびテレビ会議
- 掃除機、人型ロボット、ロボット玩具

## 3 概要


DRV8436E/P デバイスは、さまざまな産業用アプリケーションに適したデュアル H ブリッジ・モータ・ドライバです。このデバイスを使用すると、2 つの DC モータまたは 1 つのバイポーラ・ステッピング・モータを駆動できます。本ドライバの出力段は、2 つのフル H ブリッジとして構成された N チャネル・パワー MOSFET、チャージ・ポンプ・レギュレータ、

電流検出およびレギュレーション回路、保護回路で構成されます。内蔵の電流検出機能では内部の電流ミラー・アーキテクチャを使用するため、大きいシャント抵抗が不要になります。基板面積の節約とシステムコストの削減が可能です。低消費電力のスリープ・モードにより、内部回路の多くのをシャットダウンして、非常に低い静止電流を実現できます。保護機能として、電源低電圧誤動作防止 (UVLO)、チャージ・ポンプ低電圧検出 (CPUV)、過電流検出 (OCP)、デバイス過熱検出 (OTSD) を内蔵しています。DRV8436E/P は H ブリッジあたりフルスケール出力電流で最大 1.5A、RMS 出力電流で最大 1.1A を駆動できます (PCB の設計に依存)。


## デバイス情報

部品番号	パッケージ (1)	本体サイズ (公称)
DRV8436EPWPR	HTSSOP (28)	9.7mm × 4.4mm
DRV8436ERGER	VQFN (24)	4.0mm × 4.0mm
DRV8436PPWPR	HTSSOP (28)	9.7mm × 4.4mm
DRV8436PRGER	VQFN (24)	4.0mm × 4.0mm

(1) 利用可能なすべてのパッケージについては、このデータシートの末尾にある注文情報を参照してください。



DRV8436E の概略回路図



DRV8436P の概略回路図



英語版の TI 製品についての情報を翻訳したこの資料は、製品の概要を確認する目的で便宜的に提供しているものです。該当する正式な英語版の最新情報は、必ず最新版の英語版をご参照ください。

## 目次

<b>1 特長</b>	<b>1</b>	<b>8 アプリケーションと実装</b>	<b>28</b>
<b>2 アプリケーション</b>	<b>1</b>	<b>8.1 アプリケーション情報</b>	<b>28</b>
<b>3 概要</b>	<b>1</b>	<b>8.2 主要アプリケーション</b>	<b>29</b>
<b>4 改訂履歴</b>	<b>2</b>	<b>8.3 代表的なアプリケーション</b>	<b>29</b>
<b>5 ピン構成および機能</b>	<b>4</b>	<b>9 電源に関する推奨事項</b>	<b>32</b>
<b>6 仕様</b>	<b>7</b>	<b>9.1 バルク・コンデンサ</b>	<b>32</b>
6.1 絶対最大定格	<b>7</b>	<b>10 レイアウト</b>	<b>33</b>
6.2 ESD 定格	<b>7</b>	<b>10.1 レイアウトの注意点</b>	<b>33</b>
6.3 推奨動作条件	<b>8</b>	<b>10.2 レイアウト例</b>	<b>33</b>
6.4 熱に関する情報	<b>8</b>	<b>11 デバイスおよびドキュメントのサポート</b>	<b>35</b>
6.5 電気的特性	<b>9</b>	<b>11.1 ドキュメントのサポート</b>	<b>35</b>
6.6 代表的特性	<b>10</b>	<b>11.2 関連リンク</b>	<b>35</b>
<b>7 詳細説明</b>	<b>12</b>	<b>11.3 ドキュメントの更新通知を受け取る方法</b>	<b>35</b>
7.1 概要	<b>12</b>	<b>11.4 コミュニティ・リソース</b>	<b>35</b>
7.2 機能ブロック図	<b>13</b>	<b>11.5 商標</b>	<b>35</b>
7.3 機能説明	<b>15</b>	<b>12 メカニカル、パッケージ、および注文情報</b>	<b>36</b>
7.4 デバイスの機能モード	<b>26</b>		

## 4 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

<b>Changes from Revision A (August 2020) to Revision B (July 2022)</b>	<b>Page</b>
• 「代表的特性」セクションに曲線を追加。	<b>10</b>
• HTSSOP および QFN のレイアウト例を更新。	<b>33</b>

<b>Changes from Revision * (2020 年 6 月) to Revision A (2020 年 8 月)</b>	<b>Page</b>
• デバイスのステータスを「量産データ」に変更。	<b>1</b>

## デバイスのオプション

部品番号	制御インターフェイス
DRV8436E	PHASE/ENABLE
DRV8436P	PWM

## 5 ピン構成および機能




図 5-1. PWP PowerPAD™ パッケージ 28 ピン HTSSOP 上面図 DRV8436E




図 5-2. RGE パッケージ 24 ピン VQFN (露出サーマル・パッド付き) 上面図 DRV8436E




図 5-3. PWP PowerPAD™ パッケージ 28 ピン HTSSOP 上面図 DRV8436P




図 5-4. RGE パッケージ 24 ピン VQFN (露出サーマル・パッド付き) 上面図 DRV8436P

表 5-1. ピン機能

名称	ピン				種類	説明		
	PWP		RGE					
	DRV843 6E	DRV8436P	DRV843 6E	DRV8436P				
ADECAY	21	21	16	16	I	ディケイ・モード設定ピン。プリッジ A のディケイ・モードを設定。クリップ・ド・レベル・ピン。		
AEN	25	—	20	—	I	プリッジ A のイネーブル入力。ロジック High でプリッジ A はイネーブル、ロジック Low でプリッジ A はディセーブル (ハイ・インピーダンス)。		
AIN1	—	25	—	20	I	プリッジ A の PWM 入力。H プリッジ A の状態をロジック制御、内部プルダウン。		
AIN2	—	24	—	19	I	プリッジ A の PWM 入力。H プリッジ A の状態をロジック制御、内部プルダウン。		
AOUT1	5	5	3	3	O	巻線 A 出力。モータの巻線に接続。		
AOUT2	6	6	4	4	O	巻線 A 出力。モータの巻線に接続。		

表 5-1. ピン機能 (continued)

名称	ピン		種類		説明	
	PWP		RGE			
	DRV843 6E	DRV8436P	DRV843 6E	DRV8436P		
APH	24	—	19	—	I	ブリッジ A の Phase 入力。ロジック High で AOUT1 から AOUT2 に電流を駆動。
VREFA	18	18	13	13	I	基準電圧入力。このピンの電圧で H ブリッジ A のフルスケール・チョッピング電流を設定。最大値は 3.3V。DVDD と抵抗分割器を使用して VREF を供給可能。
BDECAY	20	20	15	15	I	ディケイ・モード設定ピン。ブリッジ B のディケイ・モードを設定。クワッド・レベル・ピン。
BEN	23	—	18	—	I	ブリッジ B のイネーブル入力。ロジック High でブリッジ B はイネーブル、ロジック Low でブリッジ B はディセーブル (ハイ・インピーダンス)
BIN1	—	23	—	18	I	ブリッジ B の PWM 入力。H ブリッジ B の状態をロジック制御。内部プルダウン。
BIN2	—	22	—	17	I	ブリッジ B の PWM 入力。H ブリッジ B の状態をロジック制御。内部プルダウン。
BOUT1	10	10	6	6	O	巻線 B 出力。モータの巻線に接続。
BOUT2	9	9	5	5	O	巻線 B 出力。モータの巻線に接続。
BPH	22	—	17	—	I	ブリッジ B の Phase 入力。ロジック High で BOUT1 から BOUT2 に電流を駆動。
VREFB	17	17	12	12	I	基準電圧入力。このピンの電圧で H ブリッジ B のフルスケール・チョッピング電流を設定。最大値は 3.3V。DVDD と抵抗分割器を使用して VREF を供給可能。
CPH	28	28	23	23	PWR	チャージ・ポンプのスイッチング・ノード。X7R、0.022μF、VM 定格セラミック・コンデンサを CPH と CPL の間に接続。
CPL	27	27	22	22		
GND	14	14	9	9	PWR	デバイスのグランド。システム・グランドに接続。
TOFF	19	19	14	14	I	電流チョッピング中のディケイ・モードのオフ時間を設定。クワッドレベル・ピン。
DVDD	15	15	10	10	PWR	ロジック電源電圧。X7R、0.47μF、6.3V または 10V 定格セラミック・コンデンサを GND との間に接続。
VCP	1	1	24	24	O	チャージ・ポンプの出力。X7R、0.22μF、16V セラミック・コンデンサを VM との間に接続。
VM	2、13	2、13	1、8	1、8	PWR	電源。モータ電源電圧に接続し、VM 定格の 2 つの 0.01μF セラミック・コンデンサ (各ピンに 1 つずつ) と 1 つのパルク・コンデンサを使用して GND にバイパス。
PGND	3、12	3、12	2、7	2、7	PWR	電源グランド。両方の PGND ピンは内部で短絡。PCB 上のシステム・グランドに接続。
nFAULT	16	16	11	11	O	フォルト通知。フォルト条件により論理 Low に駆動。オープン・ドライン出力には外部プルアップ抵抗が必要。
nSLEEP	26	26	21	21	I	スリープ・モード入力。ロジック High でデバイスをイネーブル。ロジック Low で低消費電力スリープ・モードに移行。内部プルダウン抵抗。
NC	4、7、8、11	4、7、8、11	-	-	-	無接続ピン。これらのピンには何も接続しない。

## 6 仕様

### 6.1 絶対最大定格

自由気流での動作温度範囲内、GND 基準 (特に記述のない限り)<sup>(1)</sup>

	最小	最大	単位
電源電圧 (VM)	-0.3	50	V
チャージ・ポンプ電圧 (VCP、CPH)	-0.3	$V_{VM} + 7$	V
チャージ・ポンプ負スイッチング・ピン (CPL)	-0.3	$V_{VM}$	V
nSLEEP ピン電圧 (nSLEEP)	-0.3	$V_{VM}$	V
内部レギュレータ電圧 (DVDD)	-0.3	5.75	V
制御ピン電圧 (APH、AEN、BPH、BEN、AIN1、AIN2、BIN1、BIN2、nFAULT、ADECAY、BDECAY、TOFF)	-0.3	5.75	V
オープンドレイン出力電流 (nFAULT)	0	10	mA
リファレンス入力ピン電圧 (VREFA、VREFB)	-0.3	5.75	V
巻線出力ピン電圧 (連続) (AOUT1、AOUT2、BOUT1、BOUT2)	-1	$V_{VM} + 1$	V
巻線出力ピン電圧 (過渡 100ns) (AOUT1、AOUT2、BOUT1、BOUT2)	-3	$V_{VM} + 3$	V
ピーク駆動電流 (AOUT1、AOUT2、BOUT1、BOUT2)	内部的に制限		A
動作時の周囲温度、 $T_A$	-40	125	°C
動作時の接合部温度、 $T_J$	-40	150	°C
保管温度、 $T_{stg}$	-65	150	°C

(1) 絶対最大定格を上回るストレスが加わった場合、デバイスに永続的な損傷が発生する可能性があります。これはストレスの定格のみについて示しており、このデータシートの「推奨動作条件」に示された値を越える状態で本製品が正常に動作することを暗黙的に示すものではありません。絶対最大定格の状態に長時間置くと、本製品の信頼性に影響を与えることがあります。

### 6.2 ESD 定格

			値	単位
$V_{(ESD)}$	静電放電	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 準拠	±2000	V
		デバイス帯電モデル (CDM)、JEDEC 仕様 JESD22-C101 準拠	±750	
		その他のピン	±500	

## 6.3 推奨動作条件

自由気流での動作温度範囲内 (特に記述のない限り)

		最小	最大	単位
$V_{VM}$	通常 (DC) 動作の電源電圧範囲	4.5	48	V
$V_I$	論理レベル入力電圧	0	5.3	V
$V_{REF}$	基準 RMS 電圧範囲 ( $V_{REFA}$ 、 $V_{REFB}$ )	0.05	3.3	V
$f_{PWM}$	適用される PWM 信号 (APH、AEN、BPH、BEN、AIN1、AIN2、BIN1、BIN2)	0	100	kHz
$I_{FS}$	モータ・フルスケール電流 ( $xOUTx$ )	0	1.5	A
$I_{rms}$	モータ RMS 電流 ( $xOUTx$ )	0	1.1	A
$T_A$	動作時の周囲温度	-40	125	°C
$T_J$	動作時のジャンクション温度	-40	150	°C

## 6.4 热に関する情報

熱評価基準 <sup>(1)</sup>	PWP (HTSSOP)	RGE (VQFN)	単位
	28 ピン	24 ピン	
$R_{\theta JA}$	接合部から周囲への熱抵抗	31.3	°C/W
$R_{\theta JC(top)}$	接合部からケース (上面) への熱抵抗	26.0	°C/W
$R_{\theta JB}$	接合部から基板への熱抵抗	11.5	°C/W
$\Psi_{JT}$	接合部から上面への評価パラメータ	0.5	°C/W
$\Psi_{JB}$	接合部から基板への評価パラメータ	11.5	°C/W
$R_{\theta JC(bot)}$	接合部からケース (底面) への熱抵抗	3.4	°C/W

(1) 従来および最新の熱評価基準の詳細については、『半導体および IC パッケージの熱評価基準』アプリケーション・レポートを参照してください。

## 6.5 電気的特性

標準値は  $T_A = 25^\circ\text{C}$ 、 $V_{VM} = 24\text{V}$  での値です。特に記述のない限り、すべての限界値は推奨動作条件の全範囲を満たすものとします。

パラメータ	テスト条件	最小値	代表値	最大値	単位	
<b>電源 (VM、DVDD)</b>						
$I_{VM}$	VM 動作電源電流 $nSLEEP = 1$ 、モータ負荷なし、IC イネーブル		5	7	mA	
$I_{VMQ}$	VM スリープ・モード電源電流 $nSLEEP = 0$		2	4	$\mu\text{A}$	
$t_{SLEEP}$	スリープ時間 $nSLEEP = 0$ でスリープモード	75			$\mu\text{s}$	
$t_{WAKE}$	ウェークアップ時間 $nSLEEP = 1$ で出力遷移		0.6	0.9	ms	
$t_{ON}$	ターンオン時間 $VM > UVLO$ で出力遷移		0.6	0.9	ms	
$V_{DVDD}$	内部レギュレータ電圧 外部負荷なし、 $6\text{V} < V_{VM} < 45\text{V}$	4.5	5	5.5	V	
<b>チャージ・ポンプ (VCP、CPH、CPL)</b>						
$V_{VCP}$	VCP 動作電圧		$V_{VM} + 5$		V	
$f_{(VCP)}$	チャージ・ポンプ・スイッチング周波数 $V_{VM} > UVLO$ 、 $nSLEEP = 1$		400		kHz	
<b>ロジック・レベル入力 (APH、AEN、BPH、BEN、AIN1、AIN2、BIN1、BIN2、nSLEEP)</b>						
$V_{IL}$	入力ロジック Low 電圧		0		0.6	V
$V_{IH}$	入力ロジック High 電圧		1.5		5.5	V
$V_{HYS}$	入力ロジック・ヒステリシス			150		mV
$I_{IL}$	入力ロジック Low 電流 $V_{IN} = 0\text{V}$	-1		1	$\mu\text{A}$	
$I_{IH}$	入力ロジック High 電流 $V_{IN} = 5\text{V}$			50	$\mu\text{A}$	
$t_{PD}$	伝搬遅延 $xPH, xEN, xINx$ 入力から電流が変化するまで		850		ns	
<b>クワッド・レベル入力 (ADECAY、BDECAY、TOFF)</b>						
$V_{I1}$	入力ロジック Low 電圧 GND に接続	0		0.6	V	
$V_{I2}$		330k $\Omega \pm 5\%$ を GND に接続	1	1.25	1.4	V
$V_{I3}$	入力ハイ・インピーダンス電圧 ハイ・インピーダンス (GND との間の抵抗値が 500k $\Omega$ よりも大きい)	1.8	2	2.2	V	
$V_{I4}$	入力ロジック High 電圧 DVDD に接続	2.7		5.5	V	
$I_O$	出力プルアップ電流		10		$\mu\text{A}$	
<b>制御出力 (nFAULT)</b>						
$V_{OL}$	出力ロジック Low 電圧 $I_O = 5\text{mA}$			0.4	V	
$I_{OH}$	出力ロジック High リーク電流 $V_{VM} = 24\text{V}$	-1		1	$\mu\text{A}$	
<b>モータ・ドライバ出力 (AOUT1、AOUT2、BOUT1、BOUT2)</b>						
$R_{DS(ON)}$	ハイサイド FET オン抵抗	$V_{VM} = 24\text{V}$ 、 $T_J = 25^\circ\text{C}$ 、 $I_O = -1\text{A}$		450	550	$\text{m}\Omega$
		$V_{VM} = 24\text{V}$ 、 $T_J = 125^\circ\text{C}$ 、 $I_O = -1\text{A}$		700	850	$\text{m}\Omega$
		$V_{VM} = 24\text{V}$ 、 $T_J = 150^\circ\text{C}$ 、 $I_O = -1\text{A}$		780	950	$\text{m}\Omega$
$R_{DS(ON)}$	ローサイド FET オン抵抗	$V_{VM} = 24\text{V}$ 、 $T_J = 25^\circ\text{C}$ 、 $I_O = 1\text{A}$		450	550	$\text{m}\Omega$
		$V_{VM} = 24\text{V}$ 、 $T_J = 125^\circ\text{C}$ 、 $I_O = 1\text{A}$		700	850	$\text{m}\Omega$
		$V_{VM} = 24\text{V}$ 、 $T_J = 150^\circ\text{C}$ 、 $I_O = 1\text{A}$		780	950	$\text{m}\Omega$
$t_{SR}$	出力スルーレート $VM = 24\text{V}$ 、 $I_O = 0.5\text{A}$ 、10% と 90% の間		150		$\text{V}/\mu\text{s}$	
<b>PWM 電流制御 (VREFA、VREFB)</b>						
$K_V$	トランジスインピーダンス・ゲイン		2.2		V/A	

標準値は  $T_A = 25^\circ\text{C}$ 、 $V_{VM} = 24\text{V}$  での値です。特に記述のない限り、すべての限界値は推奨動作条件の全範囲を満たすものとします。

パラメータ		テスト条件	最小値	代表値	最大値	単位
$t_{OFF}$	PWM オフ時間	TOFF = 0		7		$\mu\text{s}$
		TOFF = 1		16		
		TOFF = ハイ・インピーダンス		24		
		TOFF = 330k $\Omega$ を GND との間に接続		32		
$\Delta I_{TRIP}$	電流トリップ精度	$I_O = 1.5\text{A}, 10\% \sim 20\%$ 電流設定	-13		10	$\%$
		$I_O = 1.5\text{A}, 20\% \sim 67\%$ 電流設定	-8		8	
		$I_O = 1.5\text{A}, 67\% \sim 100\%$ 電流設定	-7.5		7.5	
$I_{O,CH}$	AOUT と BOUT の電流マッチング	$I_O = 1.5\text{A}$	-2.5		2.5	$\%$
保護回路						
$V_{UVLO}$	VM 低電圧誤動作防止 (UVLO)	VM 立ち下がり、UVLO 立ち下がり	4.15	4.25	4.35	$\text{V}$
		VM 立ち上がり、UVLO 立ち上がり	4.25	4.35	4.45	
$V_{UVLO, HYS}$	低電圧ヒステリシス	立ち上がりから立ち下がりへのスレッショルド		100		$\text{mV}$
$V_{CPUV}$	チャージ・ポンプ低電圧	VCP 立ち下がり、CPUV 通知		$V_{VM} + 2$		$\text{V}$
$I_{OCP}$	過電流保護	いずれかの FET を流れる電流	2.4			$\text{A}$
$t_{OCP}$	過電流グリッヂ除去時間	VM < 37V		3		$\mu\text{s}$
		VM >= 37V		0.5		
$t_{RETRY}$	過電流リトライ時間			4		$\text{ms}$
$T_{OTSD}$	サーマル・シャットダウン	ダイ温度 $T_J$	150	165	180	$^\circ\text{C}$
$T_{HYS\_OTSD}$	サーマル・シャットダウン・ヒステリシス	ダイ温度 $T_J$		20		$^\circ\text{C}$

## 6.6 代表的特性




図 6-1. スリープ電流と VM との関係




図 6-2. スリープ電流と温度との関係




図 6-3. 動作電流と VM との関係




図 6-4. 動作電流と温度との関係




図 6-5. ローサイド R<sub>DS(ON)</sub> と VM との関係




図 6-6. ローサイド R<sub>DS(ON)</sub> と温度との関係




図 6-7. ハイサイド R<sub>DS(ON)</sub> と VM との関係




図 6-8. ハイサイド R<sub>DS(ON)</sub> と温度との関係

## 7 詳細説明

### 7.1 概要

DRV8436E/P はバイポーラ・ステッピング・モータまたはデュアル・ブラシ付き DC モータ用の高集積モータ・ドライバ・ソリューションです。このデバイスは、2 個の N チャネル・パワー MOSFET H ブリッジ、統合型電流センス機能、およびレギュレーション回路を統合しています。DRV8436E/P は 4.5~48V の電源電圧範囲で動作し、ピーク時で最大 2.4A、フルスケールで最大 1.5A、実効値 (RMS) で最大 1.1A の出力電流を供給できます。実際のフルスケールおよび RMS 電流は、周囲温度、電源電圧、PCB の熱性能に依存します。

DRV8436E/P は、2 つの外部電流センス・シャント抵抗を必要としない内部電流センス・アーキテクチャを採用しています。このアーキテクチャでは、電流センシングに電流ミラー手法と内部パワー MOSFET を使うことで、センス抵抗での電力消費をなくしています。電流レギュレーションの設定点は VREFA および VREFB ピンの電圧で調整できます。このため、外付け部品のコスト、プリント基板 (PCB) のサイズ、システムの消費電力を低減できます。

シンプルな PH/EN (DRV8436E) または PWM (DRV8436P) インターフェイスにより、コントローラ回路と簡単に接続できます。

電流レギュレーションは高度に設定可能であり、複数のディケイ動作モードを持っています。ディケイ・モードとして、スマート・チューン・ダイナミック・ディケイ、固定スロー、ミックス、ファースト・ディケイを選択できます。スマート・チューン・ディケイ・モードは、ステップの変化に迅速に反応しながら、電流リップルを最小化するためにディケイ設定を自動的に調整します。この機能を使用すると、ステッピング・ドライバをモータ・ドライブ・システムに非常に簡単に統合できます。PWM オフ時間  $t_{OFF}$  は 7、16、24、32 $\mu$ s に調整できます。

また、低消費電力スリープ・モードを内蔵しているため、モータを駆動していないときにシステムの電力を節約できます。

## 7.2 機能ブロック図




図 7-1. DRV8436E のブロック図




図 7-2. DRV8436P のブロック図

### 7.3 機能説明

表 7-1 に、ゲート・ドライバの外付け部品の推奨値を示します。




図 7-3. VREF ピンに接続された抵抗分割器

表 7-1. 外付け部品

部品	ピン 1	ピン 2	推奨する事項
$C_{VM1}$	VM	GND	2 つの X7R、0.01 $\mu$ F、VM 定格セラミック・コンデンサ
$C_{VM2}$	VM	GND	バルク、VM 定格コンデンサ
$C_{VCP}$	VCP	VM	X7R、0.22 $\mu$ F、16V セラミック・コンデンサ
$C_{SW}$	CPH	CPL	X7R、0.022 $\mu$ F、VM 定格セラミック・コンデンサ
$C_{DVDD}$	DVDD	GND	X7R、0.47 $\mu$ F～1 $\mu$ F、6.3V または 10V 定格セラミック・コンデンサ
$R_{nFAULT}$	VCC	nFAULT	4.7k $\Omega$ 以上の抵抗
$R_{REF1}$	VREFx	VCC	ショッピング電流を制限するための抵抗。 $R_{REF1}$ と $R_{REF2}$ の並列抵抗値を 50k $\Omega$ よりも小さくすることを推奨します。
$R_{REF2}$ (オプション)	VREFx	GND	

### 7.3.1 PWM モータ・ドライバ

DRV8436E/P は、2 つのフル H ブリッジのためのドライバを内蔵しています。図 7-4 に、この回路のブロック図を示します。




図 7-4. PWM モータ・ドライバのブロック図

### 7.3.2 ブリッジの制御

DRV8436E は、PH/EN インターフェイスを使用して制御されます。表 7-2 に、フル H ブリッジの状態を示します。この表では、DRV8436E に組み込まれている電流制御機能は考慮されていないことに注意します。正の電流は、xOUT1 から xOUT2 の方向に定義されています。

表 7-2. DRV8436E の (PH/EN) 制御インターフェイス

nSLEEP	ENx	PHx	xOUT1	xOUT2	説明
0	X	X	ハイ・インピーダンス	ハイ・インピーダンス	スリープ・モード、H ブリッジはディセーブル (ハイ・インピーダンス)
1	0	X	ハイ・インピーダンス	ハイ・インピーダンス	H ブリッジはディセーブル (ハイ・インピーダンス)
1	1	0	L	H	逆方向 (xOUT2 から xOUT1 への電流)

**表 7-2. DRV8436E の (PH/EN) 制御インターフェイス (continued)**

nSLEEP	ENx	PHx	xOUT1	xOUT2	説明
1	1	1	H	L	順方向 (xOUT1 から xOUT2 への電流)

DRV8436P は、PWM インターフェイスを使用して制御されます。表 7-3 に、フル H ブリッジの状態を示します。この表では、DRV8436P に組み込まれている電流制御機能は考慮されていないことに注意します。正の電流は、xOUT1 から xOUT2 の方向に定義されています。

**表 7-3. DRV8436P の (PWM) 制御インターフェイス**

nSLEEP	xIN1	xIN2	xOUT1	xOUT2	説明
0	X	X	ハイ・インピーダンス	ハイ・インピーダンス	スリープ・モード、H ブリッジはディセーブル (ハイ・インピーダンス)
1	0	0	ハイ・インピーダンス	ハイ・インピーダンス	コースト、H ブリッジはディセーブル (ハイ・インピーダンス)
1	0	1	L	H	逆方向 (xOUT2 から xOUT1 への電流)
1	1	0	H	L	順方向 (xOUT1 から xOUT2 への電流)
1	1	1	L	L	ブレーキ、ローサイド・スロー・ディケイ

### 7.3.3 電流レギュレーション

モータ巻線に流れる電流は、調整可能なオフ時間 PWM 電流レギュレーション回路によって制御されます。H ブリッジをイネーブルすると、現在の DC 電圧、巻線のインダクタンス、逆起電力の大きさに応じた速度で、巻線を流れる電流が増加します。電流が電流レギュレーション・スレッショルドに達すると、ブリッジは TOFF ピンの設定で決まる時間の間ディケイ・モードに移行して電流を低減します。オフ時間が経過すると、ブリッジは再イネーブルされ、次の PWM サイクルを開始します。

**表 7-4. オフ時間の設定**

TOFF	オフ時間 $t_{OFF}$
0	7 $\mu$ s
1	16 $\mu$ s
ハイ・インピーダンス	24 $\mu$ s
330k $\Omega$ を GND との間に接続	32 $\mu$ s

PWM チョッピング電流は、ローサイド・パワー MOSFET と並列に接続した電流センス MOSFET の両端の電圧を監視するコンパレータによって設定されます。電流チョッピング・コンパレータの基準電圧を生成するため、VREFx 入力は Kv の係数で減衰されます。

チョッピング電流 ( $I_{FS}$ ) は、 $I_{FS} (A) = V_{REFx} (V) / K_v (V/A) = V_{REFx} (V) / 2.2 (V/A)$  として計算できます。

### 7.3.4 ディケイ・モード

PWM 電流チョッピング中、PWM 電流チョッピング・スレッショルドに達するまで H ブリッジはモータ巻線を駆動します。図 7-5 の項目 1 に、これを示します。

チョッピング電流スレッショルドに達した後、H ブリッジは 2 種類の状態 (ファースト・ディケイまたはスロー・ディケイ) で動作できます。ファースト・ディケイ・モードでは、PWM チョッピング電流スレッショルドに達すると、巻線電流が逆方向に流れるように H ブリッジは状態を反転させます。図 7-5 の項目 2 に、ファースト・ディケイ・モードを示します。スロー・ディケイ・モードでは、ブリッジの両方のローサイド FET をオンにすることで巻線電流を再循環させます。図 7-5 の項目 3 に、これを示します。




図 7-5. ディケイ・モード

ディケイ・モードは、クワッド・レベルの ADECAY ピンと BDECAY ピンを設定することで選択されます (表 7-5.を参照)。

表 7-5. ディケイ・モードの設定

xDECAY	ディケイ・モード
0	スマート・チューン・ダイナミック・ディケイ
330kΩ を GND との間に接続	スロー・ディケイ
ハイ・インピーダンス	ミックス・ディケイ: 30% 高速
1	ファースト・ディケイ

ADECAY ピンは H ブリッジ A (AOUT1, AOUT2) のディケイ・モードの設定に使用し、BDECAY ピンは H ブリッジ B (BOUT1, BOUT2) のディケイ・モードの設定に使用します。

#### 7.3.4.1 スロー・ディケイ




図 7-6. スロー・ディケイ・モード

スロー・ディケイ中、H ブリッジのローサイド FET はどちらもオンになり、電流を再循環させます。

スロー・ディケイ・モードは、与えられた  $t_{OFF}$  に対して、ディケイ・モードの中で最も小さい電流リップルを示します。しかし電流減少ステップでは、スロー・ディケイでは電流が非常にゆっくり減少するため、新しい  $I_{TRIP}$  レベルに落ち着くのに長い時間がかかります。オフ時間の終わりの電流が  $I_{TRIP}$  レベルを上回っている場合、もう一度オフ時間の間スロー・ディケイが延長され、オフ時間の終わりの電流が  $I_{TRIP}$  レベルを下回るまで繰り返されます。

電流が長時間保持されている場合、モータ巻線に逆起電力が生じないため、スロー・ディケイでは電流が適切に制御されないことがあります。この状態では、モータ電流が急速に増加する可能性があり、長いオフ時間を必要とする場合があります。場合によっては、このために電流レギュレーションが失われる可能性があるため、より積極的なディケイ・モードが推奨されます。

#### 7.3.4.2 ミックス・ディケイ




図 7-7. ミックス・ディケイ・モード

ミックス・ディケイでは、 $t_{OFF}$  時間の初めの 30% の期間はファースト・ディケイを行い、その後スロー・ディケイに切り替わります。

このモードでのリップルは、スロー・ディケイ時より大きくなりますが、ファースト・ディケイ時よりは小さくなります。電流減少ステップでは、ミックス・ディケイはスロー・ディケイよりも高速に新しい  $I_{TRIP}$  レベルに落ち着きます。

### 7.3.4.3 ファースト・ディケイ




図 7-8. ファースト / ファースト・ディケイ・モード

ファースト・ディケイ中、H ブリッジの極性は反転します。電流がゼロに近づくと、H ブリッジはディセーブルされ、逆方向の電流を防止します。

ファースト・ディケイは、与えられた  $t_{OFF}$  に対して、ディケイ・モードの中で最も大きい電流リップルを示します。電流減少ステップでは、電流が非常に速く減少するため、スロー・ディケイよりも遷移時間ははるかに短くなります。

#### 7.3.4.4 スマート・チューン・ダイナミック・ディケイ

スマート・チューン電流レギュレーション方式は、従来の固定オフ時間電流レギュレーション方式に比べて高度な電流レギュレーション制御手法です。スマート・チューン電流レギュレーション方式を使うと、ステッピング・モータ・ドライバは以下ののような動作要因に基づいてディケイ方式を調整できます。

- モータの巻線抵抗およびインダクタンス
- モータの経年変化
- モータの動的速度および負荷
- モータの電源電圧変動
- 小電流と大電流の  $di/dt$




図 7-9. スマート・チューン・ダイナミック・ディケイ・モード

スマート・チューン・ダイナミック・ディケイでは、スロー、ミックス、ファースト・ディケイといったディケイ・モードが自動的に構成されるため、ディケイ・モードの選択が大幅に簡略化されます。ミックス・ディケイでは、スマート・チューンにより、ミックス・ディケイの総時間に対するファースト・ディケイの割合が動的に調整されます。この機能により、モータのリップルを最小限に抑える最良のディケイ設定が自動的に決定されるため、モータのチューニングが不要になります。

ディケイ・モード設定は、各 PWM サイクルで繰り返し最適化されます。モータ電流が目標トリップ・レベルを超えると、レギュレーション損失を防ぐため、次のサイクルでディケイ・モードはより積極的になります (ファースト・ディケイの割合を増やします)。目標トリップ・レベルに達するまでに長い駆動時間を必要とする場合は、リップルを抑え、効率を上げるために、次のサイクルでディケイ・モードはより消極的になります (ファースト・ディケイの割合を減らします)。立ち下がりステップでは、次のステップに素早く達するために、スマート・チューン・ダイナミック・ディケイは自動的にファースト・ディケイに切り替わります。

スマート・チューン・ダイナミック・ディケイは、電流レギュレーション方式で電流リップルを最小限に抑える必要がありながら、固定周波数を維持する必要があるアプリケーションに最適です。

### 7.3.4.5 ブランкиング時間

H ブリッジで電流が output されると (駆動相の開始)、電流センス・コンパレータ出力を一定時間 ( $t_{BLANK}$ ) 無視した後、電流センス回路を有効にします。ブランкиング時間は、PWM の最小駆動時間も設定します。ブランкиング時間は約 860ns です。

### 7.3.5 チャージ・ポンプ

ハイサイド N チャネル MOSFET のゲート駆動電圧を供給するため、チャージ・ポンプが内蔵されています。このチャージ・ポンプには、VM ピンと VCP ピンの間に電荷保持のためのコンデンサを接続する必要があります。また、フライング・コンデンサの役割として、CPH ピンと CPL ピンの間にセラミック・コンデンサを接続する必要があります。




図 7-10. チャージ・ポンプのブロック図

### 7.3.6 リニア電圧レギュレータ

本デバイスには、リニア電圧レギュレータが内蔵されています。DVDD レギュレータの出力は、リファレンス電圧に使用することができます。DVDD は、最大 2mA の負荷電流を供給できます。正常に動作させるため、セラミック・コンデンサを使用して DVDD ピンを GND にバイパスします。

DVDD の出力は通常 5V です。DVDD LDO の電流負荷が 2 mA を超えると、出力電圧は大きく低下します。




図 7-11. リニア電圧レギュレータのブロック図

デジタル入力 (すなわち ADECAY、BDECAY、TOFF) を永続的に High に固定する場合、入力を外部レギュレータではなく DVDD ピンに接続することを推奨します。これにより、VM ピンに電圧が印加されないときやスリープ・モード時に電力を節約できます。DVDD のレギュレータがディセーブルされている間、電流が入力プルダウン抵抗に流れないためです。参考までに、論理レベル入力は 200kΩ (標準値) のプルダウンを備えています。

nSLEEP ピンを DVDD に接続しないでください。さもないと本デバイスはスリープ・モードから出ることができません。

### 7.3.7 論理およびクワッドレベル・ピン構造図

図 7-12 に、ロジック・レベル・ピン APH, AEN, BPH, BEN, AIN1, AIN2, BIN1, BIN2, nSLEEP の入力構造を示します。




図 7-12. 論理レベル入力ピン構造図

クワッド・レベルのロジック・ピン TOFF, ADECAY, BDECAY の構造は次のとおりです (図 7-13 を参照)。




図 7-13. クワッドレベル入力ピン構造図

#### 7.3.7.1 nFAULT ピン

nFAULT ピンはオープンドレインの出力を持っているため、5V または 3.3V 電源にプルアップする必要があります。FAULT が検出された場合、nFAULT ピンは論理 Low になります。起動後、nFAULT ピンは High になります。5V にプルアップする場合、nFAULT ピンを DVDD ピンに抵抗で接続できます。3.3V にプルアップする場合、外部の 3.3V 電源を使う必要があります。




図 7-14. nFAULT ピン

### 7.3.8 保護回路

本デバイスは、電源低電圧、チャージ・ポンプ低電圧、出力過電流、デバイス過熱イベントからデバイスを保護します。

### 7.3.8.1 VM 低電圧誤動作防止 (UVLO)

VM ピンの電圧が電圧源の UVLO スレッショルド電圧を下回ると常に、すべての出力がディセーブルされ、nFAULT ピンが Low に駆動されます。この条件では、チャージ・ポンプはディセーブルされます。VM 低電圧条件が解消すると、通常動作に復帰します (モータ・ドライバの動作と nFAULT の解放)。

### 7.3.8.2 VCP 低電圧誤動作防止 (CPUV)

VCP ピンの電圧が CPUV 電圧を下回ると常に、すべての出力がディセーブルされ、nFAULT ピンが Low に駆動されます。この条件の間、チャージ・ポンプはアクティブのまま維持されます。VCP 低電圧条件が解消すると、通常動作に復帰します (モータ・ドライバの動作と nFAULT の解放)。

### 7.3.8.3 過電流保護 (OCP)

各 FET のアナログ電流制限回路は、ゲート駆動を止めることで、FET に流れる電流を制限します。この電流制限が  $t_{OCP}$  時間よりも長く続いた場合、その特定の H ブリッジの FET がディセーブルされ、nFAULT ピンは Low に駆動されます。この条件の間、チャージ・ポンプはアクティブのまま維持されます。tRETRY 時間が経過し、フォルト条件が解消した後、自動的に通常動作に復帰します (モータ・ドライバ動作の開始と nFAULT の解放)。

### 7.3.8.4 サーマル・シャットダウン (OTSD)

デバイス温度がサーマル・シャットダウン限界値 ( $T_{OTSD}$ ) を超えると、H ブリッジのすべての MOSFET がディセーブルされ、nFAULT ピンが Low に駆動されます。この条件の間、チャージ・ポンプはアクティブのまま維持されます。接合部温度が、過熱スレッショルド限界値からヒステリシスを引いた値 ( $T_{OTSD} - T_{HYS\_OTSD}$ ) を下回ると、通常動作に復帰します (モータ・ドライバの動作と nFAULT ラインの解放)。

### 7.3.8.5

表 7-6. フォルト条件のまとめ

フォルト	条件	異常通知	H ブリッジ	チャージ・ポンプ	インデクサ	ロジック	復帰
VM 低電圧 (UVLO)	$VM < V_{UVLO}$	nFAULT	ディセーブル	ディセーブル	ディセーブル	リセット ( $V_{DVDD} < 3.9V$ )	自動: $VM > V_{UVLO}$
VCP 低電圧検出 (CPUV)	$VCP < V_{CPUV}$	nFAULT	ディセーブル	動作	動作	動作	$VCP > V_{CPUV}$
過電流 (OCP)	$I_{OUT} > I_{OCP}$	nFAULT	ディセーブル	動作	動作	動作	自動リトライ: $t_{RETRY}$
サーマル・シャットダウン (OTSD)	$T_J > T_{TSD}$	nFAULT	ディセーブル	ディセーブル	動作	動作	自動: $T_J < T_{OTSD} - T_{HYS\_OTSD}$

## 7.4 デバイスの機能モード

### 7.4.1 スリープ・モード (nSLEEP = 0)

本デバイスの状態は nSLEEP ピンで制御されます。nSLEEP ピンが Low になると、本デバイスは低消費電力のスリープ・モードに移行します。スリープ・モードでは、すべての内蔵 MOSFET がディセーブルされ、チャージ・ポンプがディセーブルされます。nSLEEP ピンでの立ち下がりエッジの後、 $t_{SLEEP}$  時間が経過すると、デバイスはスリープ・モードに移行します。nSLEEP ピンが High になると、本デバイスは自動的にスリープから復帰します。 $t_{WAKE}$  時間が経過すると、デバイスは入力可能な状態になります。

### 7.4.2 動作モード (nSLEEP = 1)

nSLEEP ピンが High かつ  $VM > UVLO$  の場合、本デバイスはアクティブ・モードに入ります。 $t_{WAKE}$  時間が経過すると、デバイスは入力可能な状態になります。

### 7.4.3 機能モードのまとめ

表 7-7 に、機能モードのまとめを示します。

**表 7-7. 機能モードのまとめ**

条件	構成	H ブリッジ	DVDD レギュレータ	チャージ・ポンプ	ロジック
スリープ・モード	4.5V < VM < 48V	nSLEEP ピン = 0	ディセーブル	ディセーブル	ディセーブル
動作	4.5V < VM < 48V	nSLEEP ピン = 1	動作	動作	動作

## 8 アプリケーションと実装

### 注

以下のアプリケーション情報は、テキサス・インスツルメンツの製品仕様に含まれるものではなく、テキサス・インスツルメンツはその正確性も完全性も保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

### 8.1 アプリケーション情報

DRV8436E/P は、ステッピング・モータ制御またはブラシ付きモータ制御で使用されます。

## 8.2 主要アプリケーション

このアプリケーションでは、デュアル・ハーフブリッジ構成を採用し、2つの外部負荷（2つのブラシ付きDCモータなど）の双方向電流を駆動するように本デバイスを構成しています。Hブリッジの極性とデューティ・サイクルは、外部コントローラからxEN/xIN1およびxPH/xIN2ピンを使用して制御されます。




図 8-1. 主要アプリケーションの回路図

### 8.2.1 設計要件

表 8-1 に、システム設計の設計入力パラメータを示します。

表 8-1. 設計パラメータ

設計パラメータ	略号	値の例
電源電圧	VM	24V
モータ巻線抵抗	R <sub>L</sub>	6Ω
モータ巻線インダクタンス	L <sub>L</sub>	4.1mH
f <sub>PWM</sub>	スイッチング周波数	20kHz
目標最大モータ電流	I <sub>TRIP</sub>	1A

### 8.2.2 詳細な設計手順

#### 8.2.2.1 電流レギュレーション

最大電流 (I<sub>TRIP</sub>) は VREF<sub>X</sub> アナログ電圧によって設定されます。ブラシ付き DC モータを起動する際、逆起電力が生じないため、大きな突入電流が発生することがあります。電流レギュレーションは、この突入電流を制限し、起動時の大電流を防止するように機能します。

## 8.3 代表的なアプリケーション

次の設計手順で DRV8436E/P を構成できます。このアプリケーションでは、本デバイスを使用してステッピング・モータを駆動します。




図 8-2. 代表的なアプリケーション回路図

### 8.3.1 設計要件

システム設計の設計入力パラメータを、表 8-2 に示します。

表 8-2. 設計パラメータ

設計パラメータ	略号	値の例
電源電圧	VM	24V
モーターの巻線抵抗	$R_L$	0.93Ω/相
モーターの巻線インダクタンス	$L_L$	1.9mH/相
モーターのフルステップ角度	$\theta_{step}$	1.8°/ステップ
目標マイクロステッピング・レベル	$n_m$	非循環 1/2 ステップ
目標のモーター速度	v	120rpm
目標フルスケール電流	$I_{FS}$	2A

### 8.3.2 詳細な設計手順

#### 8.3.2.1 電流レギュレーション

ステッピング・モータでは、フルスケール電流 ( $I_{FS}$ ) は、どちらかの巻線に駆動される最大電流です。この量は VREFx 電圧に依存します。VREFx ピンの最大許容電圧は 3.3V です。DVDD と抵抗分割器を使用して VREFx を供給できます。

$$I_{FS} (A) = V_{REF} (V) / 2.2 (V/A)$$

### 注

モータを飽和させないように、 $I_{FS}$  電流は以下に示す式にも従う必要があります。 $VM$  はモータの電源電圧、 $R_L$  はモータの巻線の抵抗です。

$$I_{FS} (A) < \frac{VM (V)}{R_L (\Omega) + 2 \times R_{DS(ON)} (\Omega)} \quad (1)$$

### 8.3.2.2 ステッピング・モータの速度

次に、駆動波形を計画する必要があります。正しい速度を指示するため、入力波形の周波数を決定します。

目標モータ速度が高すぎる場合、モータは回転しません。モータが目標速度に対応できることを確認してください。

モータ速度 ( $v$ )、マイクロステッピング・レベル ( $n_m$ )、モータのフルステップ角 ( $\theta_{step}$ ) の目標値に対応する  $f_{step}$  を計算するには以下を使用します。

$$f_{step} (\text{steps/s}) = \frac{v (\text{rpm}) \times 360 (\text{°/rot})}{\theta_{step} (\text{°/step}) \times n_m (\text{steps/microstep}) \times 60 (\text{s/min})} \quad (2)$$

$\theta_{step}$  は、ステッピング・モータのデータシートまたはモータそのものに記載されています。

周波数  $f_{step}$  は、デバイスの入力の変化の周波数を示します。上記の設計パラメータの場合、 $f_{step}$  は 800Hz と計算できます。

$$f_{step} (\text{steps/s}) = \frac{120 \text{ rpm} \times 360 \text{°/rot}}{1.8 \text{°/step} \times 1/2 \text{ steps/microstep} \times 60 \text{ s/min}} = 800\text{Hz} \quad (3)$$

### 8.3.2.3 ディケイ・モード

本デバイスは、各種のディケイ・モード (スロー・ディケイ、ファースト・ディケイ、ミックス・ディケイ、スマート・チューン) をサポートしています。モータ巻線に流れる電流は、調整可能な固定オフ時間方式によって制御されます。これは、モータ巻線電流が電流ショッピング・スレッショルド ( $I_{TRIP}$ ) に達した駆動相の後には常に、本デバイスが TOFF にわたり巻線を複数のディケイ・モードのいずれかに設定することを意味します。TOFF が経過すると、新たなドライブフェーズが開始します。

## 9 電源に関する推奨事項

本デバイスは、4.5V～48V の入力電圧源 (VM) 範囲で動作するように設計されています。VM 定格の  $0.01\mu\text{F}$  セラミック・コンデンサを、本デバイスにできるだけ近付けて各 VM ピンに配置する必要があります。また、バルク・コンデンサを VM に接続する必要があります。

### 9.1 バルク・コンデンサ

適切なローカル・バルク・コンデンサを使用することは、モータ駆動システムの設計で重要な要素の 1 つです。一般に、バルク容量が大きいほど利点がありますが、コストと物理的なサイズが増加します。

必要なローカル容量値は、次のようなさまざまな要因で決まります。

- モータ・システムが必要とする最大電流
- 電源容量 (電流供給能力)
- 電源とモータ・システムの間の寄生インダクタンスの大きさ
- 許容される電圧リップル
- 使用するモータの種類 (ブラシ付き DC、ブラシレス DC、ステッピング)
- モータのブレーキ方式

電源とモータ駆動システムの間のインダクタンスにより、電源からの電流が変化できる割合が制限されます。ローカル・バルク容量が小さすぎる場合、システムはモータからの過剰な電流要求やダンプによる電圧変動の影響を受けます。十分なバルク容量を使うことで、モータの電圧は安定し、大電流を素早く供給できます。

データシートには一般に、推奨値が記載されていますが、バルク・コンデンサの容量が適切かどうかを判断するには、システム・レベルのテストが必要です。

モータが電源にエネルギーを伝達する場合のマージンを確保するため、バルク・コンデンサの定格電圧は動作電圧より高くする必要があります。




図 9-1. 外部電源を使用したモータ駆動システムの構成例

## 10 レイアウト

### 10.1 レイアウトの注意点

VM 定格で推奨値  $0.01\mu\text{F}$  の低 ESR セラミック・バイパス・コンデンサを使用して、VM ピンを GND にバイパスする必要があります。このコンデンサは VM ピンのできるだけ近くに配置し、太いトレースまたはグランド・プレーンでデバイスの GND ピンに接続する必要があります。

VM 定格のバルク・コンデンサを使用して、VM ピンをグランドにバイパスする必要があります。この部品には電解コンデンサが使用できます。

低 ESR セラミック・コンデンサを CPL ピンと CPH ピンの間に配置する必要があります。VM 電圧定格の  $0.022\mu\text{F}$  を推奨します。この部品はピンにできるだけ近付けて配置します。

低 ESR セラミック・コンデンサを VM ピンと VCP ピンの間に配置する必要があります。16V 定格の  $0.22\mu\text{F}$  を推奨します。この部品はピンにできるだけ近付けて配置します。

低 ESR セラミック・コンデンサを使用して DVDD ピンをグランドにバイパスします。6.3V 定格の  $0.47\mu\text{F}$  を推奨します。このバイパス・コンデンサはピンにできるだけ近付けて配置します。

サーマル・パッドはシステム・グランドに接続する必要があります。

### 10.2 レイアウト例




図 10-1. HTSSOP の推奨レイアウト




図 10-2. QFN の推奨レイアウト

## 11 デバイスおよびドキュメントのサポート

### 11.1 ドキュメントのサポート

#### 11.1.1 関連資料

関連資料については、以下を参照してください。

- テキサス・インスツルメンツ、『熱特性強化型パッケージ PowerPAD™』アプリケーション・レポート
- テキサス・インスツルメンツ、『PowerPAD™ Made Easy』アプリケーション・レポート (英語)
- テキサス・インスツルメンツ、『Current Recirculation and Decay Modes』アプリケーション・レポート (英語)
- テキサス・インスツルメンツ、『Calculating Motor Driver Power Dissipation』アプリケーション・レポート (英語)
- テキサス・インスツルメンツ、『Understanding Motor Driver Current Ratings』アプリケーション・レポート (英語)
- テキサス・インスツルメンツ、『High Resolution Microstepping Driver With the DRV88xx Series』アプリケーション・レポート (英語)

#### 11.2 関連リンク

次の表に、クリック・アクセス・リンクを示します。カテゴリには、技術資料、サポートおよびコミュニティ・リソース、ツールとソフトウェア、およびご注文へのクリック・アクセスが含まれます。

#### 11.3 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、ti.com のデバイス製品フォルダを開いてください。右上の「アラートを受け取る」をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取れます。変更の詳細については、修正されたドキュメントに含まれている改訂履歴をご覧ください。

#### 11.4 コミュニティ・リソース

#### 11.5 商標

すべての商標は、それぞれの所有者に帰属します。

## 12 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに対して提供されている最新のデータです。このデータは予告なく変更されることがあります。ドキュメントが改訂される場合もあります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。


## PACKAGE OUTLINE

PWP0028M



PowerPAD™ TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



4224480/A 08/2018

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. Reference JEDEC registration MO-153.
5. Features may differ or may not be present.

## EXAMPLE BOARD LAYOUT

**PWP0028M**

**PowerPAD™ TSSOP - 1.2 mm max height**

SMALL OUTLINE PACKAGE



4224480/A 08/2018

NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
8. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature numbers SLMA002 ([www.ti.com/lit/slma002](http://www.ti.com/lit/slma002)) and SLMA004 ([www.ti.com/lit/slma004](http://www.ti.com/lit/slma004)).
9. Size of metal pad may vary due to creepage requirement.
10. Vias are optional depending on application, refer to device data sheet. It is recommended that vias under paste be filled, plugged or tented.

## EXAMPLE STENCIL DESIGN

**PWP0028M**

**PowerPAD™ TSSOP - 1.2 mm max height**

SMALL OUTLINE PACKAGE



4224480/A 08/2018

NOTES: (continued)

11. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
12. Board assembly site may have different recommendations for stencil design.

**PACKAGING INFORMATION**

Orderable part number	Status (1)	Material type (2)	Package   Pins	Package qty   Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
<b>DRV8436EPWPR</b>	Active	Production	HTSSOP (PWP)   28	2500   LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	DRV8436E
DRV8436EPWPR.A	Active	Production	HTSSOP (PWP)   28	2500   LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	DRV8436E
<b>DRV8436ERGER</b>	Active	Production	VQFN (RGE)   24	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	DRV 8436E
DRV8436ERGER.A	Active	Production	VQFN (RGE)   24	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	DRV 8436E
<b>DRV8436PPWPR</b>	Active	Production	HTSSOP (PWP)   28	2500   LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	DRV8436P
DRV8436PPWPR.A	Active	Production	HTSSOP (PWP)   28	2500   LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 125	DRV8436P
<b>DRV8436PRGER</b>	Active	Production	VQFN (RGE)   24	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	DRV 8436P
DRV8436PRGER.A	Active	Production	VQFN (RGE)   24	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	DRV 8436P

<sup>(1)</sup> **Status:** For more details on status, see our [product life cycle](#).

<sup>(2)</sup> **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

<sup>(3)</sup> **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

<sup>(4)</sup> **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

<sup>(5)</sup> **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

<sup>(6)</sup> **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

---

**Important Information and Disclaimer:** The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

## GENERIC PACKAGE VIEW


### PWP 28

4.4 x 9.7, 0.65 mm pitch

### PowerPAD™ TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE

This image is a representation of the package family, actual package may vary.  
Refer to the product data sheet for package details.




4224765/B

## GENERIC PACKAGE VIEW

RGE 24

**VQFN - 1 mm max height**

PLASTIC QUAD FLATPACK - NO LEAD



Images above are just a representation of the package family, actual package may vary.  
Refer to the product data sheet for package details.

4204104/H


## PACKAGE OUTLINE

**RGE0024B**



## VQFN - 1 mm max height

#### PLASTIC QUAD FLATPACK - NO LEAD



4219013/A 05/2017

## NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
  2. This drawing is subject to change without notice.
  3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

## EXAMPLE BOARD LAYOUT


**RGE0024B**

## **VQFN - 1 mm max height**

#### PLASTIC QUAD FLATPACK - NO LEAD



**LAND PATTERN EXAMPLE**  
**EXPOSED METAL SHOWN**  
**SCALE:15X**



4219013/A 05/2017

#### NOTES: (continued)


4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 ([www.ti.com/lit/slua271](http://www.ti.com/lit/slua271)).
  5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

## EXAMPLE STENCIL DESIGN

**RGE0024B**

## **VQFN - 1 mm max height**

## PLASTIC QUAD FLATPACK - NO LEAD



## SOLDER PASTE EXAMPLE BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD 25  
78% PRINTED SOLDER COVERAGE BY AREA UNDER PACKAGE  
SCALE:20X

4219013/A 05/2017

#### NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

## 重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したもので、(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2025, Texas Instruments Incorporated

最終更新日：2025 年 10 月