

HD3SS3220 SuperSpeed 2:1 マルチプレクサ搭載、USB Type-C DRP (デュアル・ロール・ポート) ポート・コントローラ

1 特長

- 2:1 SuperSpeed マルチプレクサ内蔵の USB Type-C ポートコントローラ
- USB Type-C™ 仕様に準拠
- 最大 10Gbps の USB 3.1 G1 および G2 をサポート
- 3A の電流アドバタイズメントおよび検出機能により、最大 15W の電力供給をサポート
- モード構成
 - ホストのみ - DFP / ソース
 - デバイスのみ - UFP / シンク
 - デュアルロールポート - DRP
- チャネル構成 (CC)
 - USB ポート接続の検出
 - ケーブルの向きの検出
 - ロール (役割) の検出
 - Type-C 電流モード (デフォルト、中、高)
- アクティブケーブルの $V_{(BUS)}$ 検出および VCONN サポート
- オーディオアクセサリおよびデバッグアクセサリのサポート
 - HD3SS3220 - オーディオおよびデバッグ (UFP/DFP/DRP) のサポート
 - HD3SS3220L - オーディオアクセサリなし、UFP としてデバッグアクセサリのみ
- Try.SRC および Try.SNK DRP モードのサポート
- GPIO および I²C による構成制御
- 低いアクティブおよびスタンバイ消費電流
- 40°C~85°C の産業用温度範囲

2 アプリケーション

- USB ホスト、デバイス、ハブ
- 携帯電話、タブレット、ノート PC
- サム・ドライブ、ポータブル・ハード・ディスク、セット・トップ・ボックスなどの USB ペリフェラル

3 説明

HD3SS3220 は、DRP ポートコントローラ付きの USB SuperSpeed (SS) 2:1 マルチプレクサです。このデバイスは、USB Type-C を実装するエコシステム向けに、チャネル構成 (CC) ロジックと 5V VCONN ソースを提供します。HD3SS3220 は、ダウンストリーム側ポート (DFP)、アップストリーム側ポート (UFP)、またはデュアルロールポート (DRP) として構成できるため、あらゆるアプリケーションに理想的です。

HD3SS3220 が DRP モードの場合、Type-C 仕様に従って、自らを DFP または UFP として交互に提示します。CC ロジック ブロックは、USB ポートが接続されたかどうかとポートの役割を判断するため、CC1 および CC2 ピンの プルアップ抵抗または プルダウン抵抗を監視します。USB ポートが接続されると、CC ロジックはケーブルの向きも判定し、それに応じて USB SS マルチプレクサを構成します。最後に、CC ロジックは Type-C 電流モード (DFP および UFP モードでそれぞれデフォルト、中、高) をアドバタイズまたは検出します。

内蔵マルチプレクサの動的特性は非常に優れているため、SS 信号アイダイアグラムへの減衰が最小限で、ジッタはわずかしか発生しない、スイッチングが可能です。このデバイスのスイッチ パスは、適応型同相電圧トラッキングを採用しており、RX チャネルと TX チャネルの同相電圧が異なるのにもかかわらず、同一のチャネルを形成します。



パッケージ情報

部品番号	パッケージ ⁽¹⁾	本体サイズ (公称)
HD3SS3220	VQFN RNH (30)	2.50 mm × 4.50mm
HD3SS3220I		
HD3SS3220L		

(1) 利用可能なすべてのパッケージについては、データシートの末尾にある注文情報を参照してください。



このリソースの元の言語は英語です。翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあります。TI では翻訳の正確性および妥当性につきましては一切保証いたしません。実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。



代表的なアプリケーション

概略回路図

目次

1 特長	1	6.4 デバイスの機能モード	20
2 アプリケーション	1	6.5 プログラミング	22
3 説明	1	6.6 レジスタ・マップ	24
4 ピン構成および機能	4	7 アプリケーションと実装	29
ピンの機能	4	7.1 アプリケーション情報	29
5 仕様	6	7.2 代表的なアプリケーション、DRP ポート	30
5.1 絶対最大定格	6	8 電源に関する推奨事項	35
5.2 ESD 定格	6	9 レイアウト	36
5.3 推奨動作条件	6	9.1 レイアウトのガイドライン	36
5.4 熱に関する情報	7	9.2 レイアウト	42
5.5 電気的特性	7	10 デバイスおよびドキュメントのサポート	43
5.6 タイミング要件	9	10.1 ドキュメントの更新通知を受け取る方法	43
6 詳細説明	12	10.2 商標	43
6.1 概要	12	11 改訂履歴	43
6.2 機能ブロック図	14	12 メカニカル、パッケージ、および注文情報	44
6.3 機能説明	15		

4 ピン構成および機能




図 4-1. RNH パッケージ 30 ピン (VQFN) 上面図

ピンの機能

ピン		I/O	説明
名称	番号		
CC2	1	I/O	Type-C 構成チャネル信号 2
CC1	2	I/O	Type-C 構成チャネル信号 1
CURRENT_MODE	3	I	GPIO モードのときに DFP (または DRP の DFP) モードでの電流アドバタイズメントを示すトライレベル入力ピン。UFP モードではドントケア。I ² C を使用せずに大電流をアドバタイズするフレキシビリティを提供します。このピンには 250K の内部ブルダウンがあります。 L - 低 - デフォルト - 900mA M - 中 (PCB 上の VDD5 に 500K を配置) - 1.5A H - 高 (PCB 上の VDD5 に 10K を配置) - 3A
PORT	4	I	ポート モードを示すトライレベル入力ピン。このピンの状態は、HD3SS3220 の ENn_CC が Low にアセットされ、VDD5 がアクティブになるとサンプリングされます。このピンは、I2C_SOFT_RESET の後にもサンプリングされます。 H - DFP (DFP モードが必要な場合は VDD5 にプルアップ) NC - DRP (DRP モードが必要な場合は未接続のままにする) L - UFP (UFP モードが必要な場合はブルダウンまたは GND に接続)
VBUS_DET	5	I	5~28V の VBUS 入力電圧。VBUS 検出により UFP の接続が判定されます。システムの VBUS と VBUS_DET ピンの間に 900K の外部抵抗が 1 つ必要です。
TXp	6	I/O	ホスト / デバイス USB SuperSpeed 差動信号 TX 正
TXn	7	I/O	ホスト / デバイス USB SuperSpeed 差動信号 TX 負
VCC33	8	P	3.3V 電源
RXp	9	I/O	ホスト / デバイス USB SuperSpeed 差動信号 RX 正
RXn	10	I/O	ホスト / デバイス USB SuperSpeed 差動信号 RX 負
DIR	11	O	Type-C プラグの向き。オープンドレイン出力。 デバイスを適切に動作させるには、プルアップ抵抗 (200K) を取り付ける必要があります。
ENn_MUX	12	I	アクティブ Low のマルチブレクサ サイネーブル: L - 通常動作、 H - シャットダウン。
GND	13, 28	G	グランド

ピン		I/O	説明
名称	番号		
RX1n	14	I/O	Type-C ポート - USB SuperSpeed 差動信号 RX1 負
RX1p	15	I/O	Type-C ポート - USB SuperSpeed 差動信号 RX1 正
TX1n	16	I/O	Type-C ポート - USB SuperSpeed 差動信号 TX1 負
TX1p	17	I/O	Type-C ポート - USB SuperSpeed 差動信号 TX1 正
RX2n	18	I/O	Type-C ポート - USB SuperSpeed 差動信号 RX2 負
RX2p	19	I/O	Type-C ポート - USB SuperSpeed 差動信号 RX2 正
TX2n	20	I/O	Type-C ポート - USB SuperSpeed 差動信号 TX2 負
TX2p	21	I/O	Type-C ポート - USB SuperSpeed 差動信号 TX2 正
ADDR	22	I	I ² C アドレスまたは GPIO モードを示すトライレベル入力ピン: H (VDD5 に接続) - I ² C がイネーブル、I ² C 7 ビットアドレスは 0x67。 NC - GPIO モード (I ² C がディセーブル) L (GND に接続) - I ² C がイネーブル、I ² C 7 ビットアドレスは 0x47。 High 構成が必要な場合は、ADDR ピンを VDD5 にプルアップする必要があります。
INT_N/OUT3	23	O	INT_N/OUT3 はデュアル機能ピンです。 INT_N として使用する場合、このピンは I ² C 制御モードのオープンドレイン出力であり、I ² C レジスタの変化を示すためのアクティブ Low 割り込み信号です。 OUT3 として使用する場合、このピンは GPIO モードのオーディオ アクセサリ検出です： H - 検出なし、 L - オーディオ アクセサリ接続検出 HD3SS3220L の場合、OUT3 は接続なし (NC) です。
VCONN_FAULT_N	24	O	オープンドレイン出力。VCONN 過電流が検出されると Low にアサートされます。
SDA/OUT1	25	I/O	SDA/OUT1 はデュアル機能ピンです。 I ² C がイネーブルの場合 (ADDR ピンが High または Low)、このピンは I ² C 通信のデータ信号です。 GPIO モード (ADDR ピンが NC) の場合、このピンはデバイスが UFP モードのときに Type-C 電流モード検出を通信するオープンドレイン出力です： H - デフォルト (900mA) 電流モード検出、 L - 中 (1.5A) または高 (3A) 電流モード検出。
SCL/OUT2	26	I/O	SCL/OUT2 はデュアル機能ピンです。 I ² C がイネーブルの場合 (ADDR ピンが High または Low)、このピンは I ² C 通信のクロック信号です。 GPIO モード (ADDR ピンが NC) の場合、このピンはデバイスが UFP モードのときに Type-C 電流モード検出を通信するオープンドレイン出力です： H - デフォルトまたは中電流モード検出、 L - 大電流モード検出。
ID	27	O	オープンドレイン出力。ポートがソース (DFP) であるか、またはデュアルアロール (DRP) でソース (DFP) として動作している場合に、CC ピンがデバイスの接続を検出すると Low にアサートされます。
ENn_CC	29	I	CC コントローラのイネーブル信号。イネーブルはアクティブ Low。
VDD5	30	P	5V 電源
サーマル パッド	-	-	サーマル パッドは GND に接続する必要があります。サーマル パッドの接続方法の詳細については、(PowerPAD™ Thermally Enhanced Package アプリケーション ノート) を参照してください。

5 仕様

5.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り) ⁽¹⁾

		最小値	最大値	単位
5V の電源電圧	VDD5	-0.3	6	V
3.3V の電源電圧	VCC33	-0.3	4	V
コントロールピン	ADDR, PORT, ID, INT_N/OUT3, ENn_CC, SDA/OUT1, SCL/OUT2	-0.3	VDD5 +0.3	V
	CC1, CC2	-0.3	6	V
	ENn_MUX, DIR	-0.3	VCC33 +0.3	V
	VBUS_DET	-0.3	4	V
SuperSpeed 差動信号ピン	[RX/TX] [p/n], [RX/TX][2/1][p/n]	-0.3	2.5	V
保管温度、 T_{stg}		-65	150	°C

(1) 絶対最大定格を上回るストレスが加わった場合、デバイスに永続的な損傷が発生する可能性があります。これらはあくまでもストレス定格であり、「推奨動作条件」に示されている条件を超える当該の条件またはその他のいかなる条件下での、デバイスの正常な動作を保証するものではありません。絶対最大定格の状態が長時間続くと、デバイスの信頼性に影響を与える可能性があります。

5.2 ESD 定格

		値	単位
$V_{(ESD)}$	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 準拠 ⁽¹⁾	± 2000	V
	デバイス帶電モデル (CDM)、JEDEC 仕様 JESD22-C101 に準拠 ⁽²⁾	± 1500	

(1) JEDEC のドキュメント JEP155 に、500V HBM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。必要な予防措置をとれば、HBM の ESD 耐圧が 500V 未満でも製造可能です。

(2) JEDEC ドキュメント JEP157 には、250V CDM であれば標準的な ESD 管理プロセスにより安全な製造が可能であると記載されています。

5.3 推奨動作条件

自由気流での動作温度範囲内 (特に記述のない限り)

	最小値	公称値	最大値	単位
V_{DD5} 5V 電源電圧範囲	4.5 ⁽¹⁾	5.5	V	
V_{CC33} 3.3V 電源電圧範囲	3	3.6	V	
V_{DD} I2C (SDA, SCL) ピンの電源電圧範囲	1.65	3.6	V	
$V_{DD5(ramp)}$ VDD5 電源ランプ時間		25	ms	
$V_{(diff)}$ 高速信号ピンの差動電圧	0	1.8	V _{PP}	
$V_{(cm)}$ 高速信号ピンの同相電圧	0	2	V	
T_A 自由気流での動作周囲温度 (HD3SS3220)	0	70	°C	
T_A 自由気流での動作周囲温度 (HD3SS3220I)	-40	85	°C	
$V_{(BUS)}$ 900K の抵抗を介したシステム $V_{(BUS)}$ 入力電圧	4	5	28	V
$C_{(BULK)}$ VCONN のバルク容量。VCONN がオンのときのみ。VCONN がオフのときは接続解除。VDD5 に配置。	10	200	μF	
$R_{(p_ODext)}$ オープンドレイン IO (OUT1、OUT2、INT/OUT3、ID、VCONN_FAULT_N、DIR ピン) の外部プルアップ抵抗		200	KΩ	
$R_{(p_TExt)}$ トライレベル入力の外部プルアップ抵抗 (PORT ピンと ADDR ピン)		4.7	KΩ	
$R_{(p_15A)}$ 1.5A をアドバタイズするための外部プルアップ抵抗 (CURRENT_MODE ピン)		500	KΩ	
$R_{(p_3A)}$ 3A をアドバタイズするための外部プルアップ抵抗 (CURRENT_MODE ピン)		10	KΩ	

自由気流での動作温度範囲内 (特に記述のない限り)

		最小値	公称値	最大値	単位
$R_{(p_i2c_ext)}$	I^2C バスの外部プルアップ抵抗 (4.7K 以上を使用可能。公称値を記載)		2.2		$k\Omega$
$R_{(VBUS)}$	VBUS_DET ピンの外付け抵抗	880	900	910	$k\Omega$

(1) コネクタにおいて $V_{CONN} \geq 4.75V$ で V_{CONN} の電流 200mA、 $V_{DD5} \geq 5V$ を推奨

5.4 热に関する情報

	熱評価基準 ⁽¹⁾	HD3SS3220	単位
		RNH (VQFN)	
		30 ピン	
$R_{\theta JA}$	接合部から周囲への熱抵抗	60.9	°C/W
$R_{\theta JC(top)}$	接合部からケース (上面) への熱抵抗	50.4	°C/W
$R_{\theta JB}$	接合部から基板への熱抵抗	22.8	°C/W
Ψ_{JT}	接合部から上面への特性パラメータ	1.7	°C/W
Ψ_{JB}	接合部から基板への特性パラメータ	22.6	°C/W
$R_{\theta JC(bot)}$	接合部からケース (底面) への熱抵抗	12.1	°C/W

(1) 従来および最新の熱評価基準の詳細については、『半導体およびIC パッケージの熱評価基準』アプリケーション ノートを参照してください。

5.5 電気的特性

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ	テスト条件	最小値	標準値	最大値	単位
消費電力					
$I_{(ACTIVE)}$	アクティブ モードでの消費電流 - CC コントローラと SS マルチブレクサの両方がオン	ENn_CC/Mux = L		0.7	0.9 mA
I_{CC}	アクティブ モードでの消費電流 - CC コントローラはオン、SS マルチブレクサはオフ	ENn_CC = L, ENn_Mux = H		0.2	mA
$I_{(SHUTDOWN)}$	シャットダウン モードでの消費電流	ENn_CC/Mux = H		5	μA
CC ピン					
$R_{(CC_DB)}$	デッド バッテリ モードでのプルダウン抵抗。		4.1	5.1	$k\Omega$
$R_{(CC_D)}$	UFP または DRP モードでのプルダウン抵抗。		4.6	5.1	$k\Omega$
$V_{(UFP_CC_USB)}$	UFP として構成され、DFP がデフォルトの電流ソース能力をアドバタイズする場合に DFP 接続を検出するための電圧レベル。		0.25	0.61	V
$V_{(UFP_CC_MED)}$	UFP として構成され、DFP が中 (1.5A) 電流ソース能力をアドバタイズする場合に DFP 接続を検出するための電圧レベル。		0.7	1.16	V
$V_{(UFP_CC_HIGH)}$	UFP として構成され、DFP が高 (3A) 電流ソース能力をアドバタイズする場合に DFP 接続を検出するための電圧レベル。		1.31	2.04	V
$V_{(DFP_CC_USB)}$	DFP として構成され、デフォルトの電流ソース能力をアドバタイズする場合に UFP 接続を検出するための電圧レベル。		1.51	1.6	1.64 V
$V_{(DFP_CC_MED)}$	DFP として構成され、1.5A の電流ソース能力をアドバタイズする場合に UFP 接続を検出するための電圧レベル。		1.51	1.6	1.64 V
$V_{(DFP_CC_HIGH)}$	DFP として構成され、3A の電流ソース能力をアドバタイズする場合に UFP 接続を検出するための電圧レベル。		2.46	2.6	2.74 V
$V_{(AC_CC_USB)}$	DFP として構成され、デフォルトの電流ソース能力をアドバタイズする場合にアクティブ ケーブル接続を検出するための電圧レベル。		0.15	0.2	0.25 V

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ	テスト条件	最小値	標準値	最大値	単位	
$V_{(AC_CC_MED)}$	DFP として構成され、1.5A の電流ソース能力をアドバタイズする場合にアクティブ ケーブル接続を検出するための電圧レベル。	0.35	0.4	0.45	V	
$V_{(DFP_CC_HIGH)}$	DFP として構成され、3A の電流ソース能力をアドバタイズする場合にアクティブ ケーブル接続を検出するための電圧レベル。	0.75	0.8	0.84	V	
$I_{CC(DEFAULT_P)}$	DFP または DRP モードで動作している場合のデフォルト モードのプルアップ電流ソース。	64	80	96	μ A	
$I_{CC(MED_P)}$	DFP または DRP モードで動作している場合の中 (1.5A) モードのプルアップ電流ソース。	166	180	194	μ A	
$I_{CC(HIGH_P)}$	DFP または DRP モードで動作している場合の高 (3A) モードのプルアップ電流ソース。	34	330	356	μ A	
トライレベル入力ピン:PORT、ADDR、ENn_CC、CURRENT_MODE						
V_{IL}	Low レベル入力電圧			0.4	V	
V_M	中レベル (フローティング) 電圧 (PORT、ADDR、CURRENT_MODE ピン)		0.28 x VDD5	0.56 x VDD5	V	
V_{IH}	High レベル入力電圧		VDD5~0.3	VDD5	V	
I_{IH}	High レベル入力電流		20	20	μ A	
I_{IL}	Low レベル入力電流		-10	10	μ A	
$I_{ID(LKG)}$	ID ピンの電流リーカ	VDD5 = 0V, ID = 5V		10	μ A	
$R_{(pu)}$	内部プルアップ抵抗 (PORT および ADDR ピン)		588		k Ω	
$R_{(pd)}$	内部プルダウン抵抗 (PORT および ADDR ピン)		1.1		M Ω	
$R_{(pd_CURRENT)}$	内部プルダウン抵抗 (CURRENT_MODE ピン)		275		k Ω	
$R_{(ENn_CC)}$	内部プルダウン抵抗 (ENn_CC ピン)		1.1		M Ω	
入力ピン:ENn_MUX						
V_{IL}	Low レベル入力電圧		0.3 x VCC33		V	
V_{IH}	High レベル入力電圧		0.7 x VCC33		V	
I_{IH}	High レベル入力電流		-1	1	μ A	
I_{IL}	Low レベル入力電流		-1	1	μ A	
オープンドレイン出力ピン:OUT1、OUT2、INT_N/OUT3、ID、VCONN_FAULT_N、DIR						
V_{OL}	Low レベル信号出力電圧	$I_{OL} = -1.6mA$		0.4	V	
I2C–SDA/OUT1、SCL/OUT2 は 1.8/3.3V ($\pm 10\%$) から動作可能⁽¹⁾						
V_{IH}	High レベル入力電圧		1.05		V	
V_{IL}	Low レベル入力電圧			0.4	V	
V_{OL}	Low レベル出力電圧 (オープンドレイン)	$I_{OL} = -1.6mA$		0.4	V	
VBUS_DET IO ピン (システム VBUS 信号に接続)						
$V_{(BUS_THR)}$	VBUS スレッショルド範囲		2.95	3.3	3.8	V
R_{VBUS}	VBUS と VBUS_DET ピンの間の外部抵抗		855	887	920	k Ω
$R_{(VBUS_DET_INT)}$	VBUS_DET ピンの内部プルダウン抵抗		95		k Ω	
VCONN						
R_{ON}	VCONN パワー FET のオン抵抗			1.25	Ω	
$V_{(TOL)}$	VCONN パワー FET の電圧許容誤差			5.5	V	
$V_{(pass)}$	VCONN パワー FET を通過する電圧			5.5	V	
$I_{(VCONN)}$	VCONN の電流制限値。この値を超えると VCONN は切斷されます。		225	300	375	mA
マルチブレクサ高速性能パラメータ						

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ	テスト条件	最小値	標準値	最大値	単位
I_L 差動挿入損失	$f = 0.3\text{Mhz}$	-0.43			dB
	$f = 2.5\text{Ghz}$	-1.07			
	$f = 5\text{Ghz}$	-1.42			
BW 帯域幅		8			GHz
R_L 差動リターンロス	$f = 0.3\text{Mhz}$	-27			dB
	$f = 2.5\text{Ghz}$	-9			
	$f = 5\text{Ghz}$	-9			
O_{IRR} 差動オフ絶縁	$f = 0.3\text{Mhz}$	-79			dB
	$f = 2.5\text{Ghz}$	-23			
	$f = 5\text{Ghz}$	-20			
X_{TALK} 差動クロストーク	$f = 0.3\text{Mhz}$	-89			dB
	$f = 2.5\text{Ghz}$	-34			
	$f = 5\text{Ghz}$	-30			
R_{ON} オン抵抗			8		Ω

(1) I²C に 3.3V を使用する場合、VDD5 が常に 3V を上回ることを確認する必要があります。

5.6 タイミング要件

		最小値	公称値	最大値	単位
I²C (SDA, SCL)					
$t_{SU:DAT}$	データセットアップ時間	100			ns
$t_{HD:DAT}$	データセットアップ時間	10			ns
$t_{SU:STA}$	セットアップ時間、SCL から START 条件	0.6			μs
$t_{HD,STA}$	ホールド時間、(繰り返し) START 条件から SCL	0.6			μs
$t_{SU:STO}$	STOP 条件のセットアップ時間	0.6			μs
$t_{VD:DAT}$	データ有効時間		0.9		μs
$t_{VD:ACK}$	データ有効アクリッジ時間		0.9		μs
t_{BUF}	STOP 条件と START 条件の間のバスフリー時間	1.3			μs
f_{SCL}	SCL クロック周波数、ローカル I ² C 制御用の I ² C モード		400		ns
t_r	SDA 信号と SCL 信号の両方の立ち上がり時間		300		ns
t_f	SDA 信号と SCL 信号の両方の立ち下がり時間		300		ns
C_{BUS_100KHZ}	100KHz 以下で動作しているときの各バスラインの合計容量性負荷		400		pF
C_{BUS_400KHZ}	400KHz で動作しているときの各バスラインの合計容量性負荷。		100		pF
SS マルチプレクサ					
t_{PD}	スイッチ伝搬遅延 (図 5-3 を参照)		80		ps
t_{SW_ON}	スイッチング時間 DIR からスイッチ オン (図 5-2 を参照)		0.5		μs
t_{SW_OFF}	スイッチング時間 DIR からスイッチ オフ (図 5-2 を参照)		0.5		μs
t_{SK_INTRA}	ペア内出力スキュー (図 5-3 を参照)		5		ps
t_{SK_INTER}	ペア間出力スキュー (図 5-3 を参照)		20		ps
パワーオンタイミング					
t_{ENnCC_HI}	VDD5 と VCC33 の両方の電源が安定してから ENn_CC が High になるまでの時間。図 6-3 を参照してください。	2			ms
t_{VDD5V_PG}	VCC33 前に VDD5 が安定している必要のある時間。図 6-2 を参照してください。	2			ms




図 5-1. テスト設定




図 5-2. スイッチのオン / オフのタイミング図




図 5-3. タイミング図とテスト構成

6 詳細説明

6.1 概要

USB Type-C は、コンパクトなフォーム ファクタのコネクタと、反転可能でリバーシブルなケーブルを使用します。コネクタの性質上、コネクタの向きを判定する方法が必要です。USB ポートが接続されたことを判定し、USB ポートの動作役割 (DFP, UFP, DRP) を判定して、Type-C 電流能力を通知するため、追加の方式が必要となります。これらの方程式は、USB Type-C 仕様に従って、CC ピンにより実装されます。HD3SS3220 は、USB ポートの接続 / 取り外し、役割検出、ケーブルの向き、Type-C 電流モードを判定するための構成チャネル (CC) ロジックを備えています。HD3SS3220 には、VCONN ソース、オーディオおよびデバッグ アクセサリ モード、Try.SRC および Try.SNK DRP 構成などの機能も含まれるため、このデバイスは USB 2.0 または USB 3.1 を使用するソース、シンク、デュアル ロール アプリケーションに理想的です。

HD3SS3220 には USB 3.0/3.1 SS/SS+MUX と、ケーブルの反転を処理する 2 チャネル 2:1 スイッチングが内蔵されています。CC コントローラは、ケーブルの向きを判定し、マルチプレクサの選択を制御します。この方向信号は GPIO 信号 DIR としても提供されており、フレキシビリティと機能を向上するためにシステムで使用できます。

HD3SS3220L は、HD3SS3220 と比較して、オーディオおよびデバッグ アクセサリのサポートに違いがあります。HD3SS3220 にはオーディオ アクセサリおよびデバッグ アクセサリが搭載されており、UFP, DF, DRP 構成でサポートされています。一方、HD3SS3220L にはデバッグ アクセサリが UFP 構成のみでサポートされています。

部品番号	オーディオ アクセサリのサポート	デバッグ アクセサリ (UFP)	デバッグ アクセサリ (DFP)	デバッグ アクセサリ (DRP)
HD3SS3220	✓	✓	✓	✓
HD3SS3220L	✗	✓	✗	✗

6.1.1 ケーブル、アダプタ、直接接続デバイス

Type-C 仕様では、ポートの接続に使用する複数のケーブル、プラグ、およびレセプタクルが定義されています。HD3SS3220 は、すべてのケーブル、レセプタクル、およびプラグをサポートしています。HD3SS3220 デバイスは、E マーキングや代替モードなど、CC ラインを介した USB パワー・デリバリー (PD) 通信を必要とする USB 機能はサポートしていません。

6.1.1.1 USB Type-C のレセプタクルとプラグ

HD3SS3220 デバイスでは、以下の Type-C レセプタクルおよびプラグがサポートされています。

- USB 2.0 および USB3.1、およびフル機能のプラットフォームとデバイス用の USB Type-C レセプタクル
- USB フル機能 Type-C プラグ
- USB 2.0 Type-C プラグ


6.1.1.2 USB Type-C ケーブル

HD3SS3220 デバイスでは、以下の Type-C ケーブルがサポートされています。

- USB 3.1 フル機能プラグ付き USB フル機能 Type-C ケーブル
- USB 2.0 プラグ付き USB 2.0 Type-C ケーブル
- USB フル機能プラグまたは USB 2.0 プラグ付きキャプティブ・ケーブル

6.1.1.3 レガシー・ケーブルとアダプタ

HD3SS3220 は、Type-C 仕様で定義されているレガシー・ケーブル・アダプタをサポートしています。ケーブル・アダプタは、HD3SS3220 デバイスのモード構成に対応している必要があります。



Copyright © 2016, Texas Instruments Incorporated

図 6-1. レガシー・アダプタ実装回路

6.1.1.4 直接接続デバイス


HD3SS3220 は、クレードル・ドックなどの直接接続デバイスの接続と取り外しをサポートしています。

6.1.1.5 オーディオ・アダプタ

HD3SS3220 は、オーディオ・アクセサリ・モード用に以下のようなオーディオ・アダプタもサポートしています。

- パッシブ・オーディオ・アダプタ
- オーディオ・アダプタを介した充電

6.2 機能ブロック図



6.3 機能説明

HD3SS3220 は、トライレベル PORT ピンを使用して、DFP、UFP、DRP として構成できます。PORT ピンは、DFP モードの場合はプルアップ抵抗を使用して VDD5 に固定し、UFP モードの場合は GND に固定し、PCB 上の DRP モードの場合はフローティングのままにします。このフレキシビリティにより、HD3SS3220 はさまざまなアプリケーションで使用できます。HD3SS3220 は、リセット後に PORT ピンをサンプリングし、HD3SS3220 が再度リセットされるまでそのモードを維持します。これはスタティックである必要があります。表 6-1 に、各モードでサポートされている機能を示します。

表 6-1. サポートされている機能

PORT ピン	High	Low	NC
サポートされている機能	DFP のみ	UFP のみ	DRP
ポートの取り付け / 取り外し	✓	✓	✓
ケーブルの向き	✓	✓	✓
電流アドバタイズメント	✓		✓ (DFP)
電流検出		✓	✓ (UFP)
オーディオ アクセサリ (HD3SS3220 のみ)	✓	✓	✓
デバッグ アクセサリ モード	✓ (HD3SS3220)	✓	✓ (HD3SS3220)
アクティブ ケーブル検出	✓		✓ (DFP)
Try.SRC			✓
Try.SNK			✓
I2C/GPIO	✓	✓	✓
レガシー ケーブル	✓	✓	✓
VBUS 検出		✓	✓ (UFP)
VCONN	✓		✓ (DFP)
USB 3.1 G1 および G2 SS マルチプレクサ	✓	✓	✓
SS チャネルの適応型同相トラッキング	✓	✓	✓

6.3.1 DFP / ソース - ダウンストリーム側ポート

HD3SS3220 を DFP として構成するには、VDD5 への抵抗を使用して PORT ピンを High にします。また、MODE_SELECT レジスタのデフォルト設定を変更して PORT ピンをフローティングのままにすることで、DFP のみのデバイスとして構成することもできます。DFP モードでは、HD3SS3220 は常に両方の CC ラインに $R_{(p)}$ を提示します。このモードでは、HD3SS3220 は最初はデフォルトの USB Type-C 電流をアドバタイズします。システムでアドバタイズされる電流の量を増加する必要がある場合は、CURRENT_MODE ピンまたは I²C を使用して Type-C 電流を調整できます。HD3SS3220 は、アドバタイズされた電流に合わせて $R_{(p)}$ 抵抗を調整します。

DFP は、UFP の $R_{(d)}$ 終端を検出するために CC ピンの電圧レベルを監視します。UFP が検出されて HD3SS3220 が接続。SRC 状態になると、HD3SS3220 は ID ピンを Low にして、ポートがデバイス (UFP) に接続されていることをシステムに通知します。UFP が検出されたときに $R_{(a)}$ も検出された場合は、HD3SS3220 は接続されていない CC ピンに VCONN を供給します。

以下に、I²C を介して DFP をイネーブルにする手順を示します。

1. DISABLE_TERM レジスタ (アドレス 0x0A ビット 0) に 1'b1 を書き込みます。
2. MODE_SELECT レジスタ (アドレス 0x0A ビット 5:4) に 2'b10 を書き込みます。
3. DISABLE_TERM レジスタ (アドレス 0x0A ビット 0) に 1'b0 を書き込みます。

HD3SS3220 を DFP として構成すると、USB Type-C 1.0 DRP デバイスを除く古い USB Type-C 1.0 デバイスでも動作させることができます。HD3SS3220 を USB Type-C 1.0 DRP デバイスと動作させることはできません。これは、USB Type-C 1.1 DFP と USB Type-C 1.0 DRP には下位互換性の問題があるからです。

注

UFP デバイスが検出されると、VBUS が VSafe0V でない場合、HD3SS3220 は ID ピンを High に維持します。VBUS が VSafe0V になると、HD3SS3220 は ID ピンを Low にアサートします。これは、VBUS を再度イネーブルにする前に VBUS が VSafe0V である必要があるという Type-C 要件を強制するためです。

6.3.2 UFP / シンク - アップストリーム側ポート

HD3SS3220 を UFP として構成するには、PORT ピンを GND にプルダウンします。UFP モードでは、HD3SS3220 は常に両方の CC ピンに Rd (プルダウン抵抗) を提示します。

UFP モードでは、HD3SS3220 は CC ピンの電圧レベルを監視して DFP が接続されているかどうかを検出し、接続されている DFP の Type-C 電流アドバタイズメントも判定します。HD3SS3220 は CC ピンをデバウンスし、VBUS が検出されるまで待機してから、接続を成功させます。UFP としては、HD3SS3220 は GPIO モードのときは OUT1 および OUT2 ピンを、Attached.SNK 状態のときは I2C CURRENT_MODE_DETECT レジスタを使用して、DFP のアドバタイズされた電流レベルをシステムに通信します。

以下に、I²C を介して DFP をイネーブルにする手順を示します。

1. DISABLE_TERM レジスタ (アドレス 0x0A ビット 0) に 1'b1 を書き込みます。
2. MODE_SELECT レジスタ (アドレス 0x0A ビット 5:4) に 2'b10 を書き込みます。
3. DISABLE_TERM レジスタ (アドレス 0x0A ビット 0) に 1'b0 を書き込みます。

6.3.3 DRP – デュアル・ロール・ポート

HD3SS3220 は、PCB 上で PORT ピンをフローティングのままにすることにより、DRP として動作するように構成できます。DRP モードでは、USB Type-C 仕様に従って、HD3SS3220 は DFP として提示するか (両方の CC ピンに Rp)、UFP として提示するか (両方の CC ピンに Rd) を交互に切り替えます。

DFP として提示する場合、HD3SS3220 は UFP の R_(d) 終端を検出するために CC ピンの電圧レベルを監視します。UFP が検出されて HD3SS3220 が接続。SRC 状態になると、HD3SS3220 は ID ピンを Low にして、ポートがシンク (UFP) に接続されていることをシステムに通知します。UFP が検出されたときに Ra も検出された場合は、HD3SS3220 は接続されていない CC ピンに VCONN を供給します。DFP モードでは、HD3SS3220 は最初はデフォルトの USB Type-C 電流をアドバタイズします。システムでアドバタイズされる電流の量を増加する必要がある場合は、I²C を使用して Type-C 電流を調整できます。HD3SS3220 は、アドバタイズされた Type-C 電流に合わせて R_(p) 抵抗を調整します。

UFP として構成されている場合、HD3SS3220 は、接続されている DFP からの Type-C 電流アドバタイズメントに対応する電圧レベルを検出するため、CC ピンを監視します。HD3SS3220 は CC ピンをデバウンスし、VBUS が検出されるまで待機してから、接続を成功させます。UFP として構成されている場合、HD3SS3220 は GPIO モードのときは OUT1 および OUT2 ピンを使用し、Attached.SNK 状態のときは I2C CURRENT_MODE_DETECT レジスタを使用して、DFP のアドバタイズされた電流レベルをシステムに通信します。

HD3SS3220 は、Try.SRC および Try.SNK という 2 つのオプションの Type-C DRP 機能をサポートしています。デュアル・ロール機能をサポートする製品は、別のデュアル・ロール対応製品に接続したときに、ソース (DFP) またはシンク (UFP) にするという要件がある場合があります。たとえば、デュアル・ロール対応ノート PC をタブレットに接続するときはソースとして使用し、携帯電話をノート PC やタブレットに接続するときはシンクとして使用するなどです。標準的な DRP 製品 (Try.SRC または Try.SNK をサポートしていない製品) が相互接続されている場合、役割 (UFP または DFP) はあらかじめ決定されているわけではありません。これら 2 つのオプションの DRP 機能は、デュアル・ロール対応製品を、別のデュアル・ロール対応製品に必要な役割で接続するための手段として使用できます。Try.SRC と Try.SNK は、HD3SS3220 が I²C モードに構成されている場合のみ使用できます。GPIO モードで動作している場合は、HD3SS3220 は常に標準 DRP として動作します。

HD3SS3220 デバイスの Try.SRC 機能では、Try.SRC を実装していない他の DRP 製品に接続したときに、DRP 製品を DFP として接続することができます。Try.SRC を実装する 2 つの製品が接続された場合、UFP または DFP のどちらとして動作するかは、標準 DRP と同じになります。Try.SRC をイネーブルにするには、I²C レジスタ SOURCE_PREF を

2'b11 に変更します。レジスタを 2'b11 に変更すると、HD3SS3220 を他の DRP 対応デバイスに接続したときに常に DFP としての接続が試みられます。

6.3.4 ケーブルの向きとマルチプレクサ制御

HD3SS3220 は、CC ピンの電圧を監視することで、ケーブルの向きを検出します。CC1 で適切なスレッショルド内の電圧レベルが検出されると、DIR ピンは High になります。CC2 で適切なスレッショルド内の電圧レベルが検出されると、DIR は Low になります。DIR ピンはオープン・ドレイン出力であり、プルアップ抵抗を取り付ける必要があります。HD3SS3220 では、ケーブルの向きのステータスを I²C を介して通信することもできます。このデバイスは内蔵の SS マルチプレクサも制御し、適切な SS 信号ペア (RX1/TX1 または RX2/TX2) に切り替えます。

6.3.5 Type-C 電流モード

有効なケーブル検出と接続が完了すると、DFP は UFP でシンク可能な Type-C 電流のレベルをアドバタイズできます。HD3SS3220 のデフォルト電流アドバタイズメントは、CURRENT_MODE ピンまたは I²C CURRENT_MODE_ADVERTISE レジスタを使用して構成できます。デフォルト以外の電流を選択すると、デバイスは指定された電流レベルに応じて R_(p) 抵抗を調整します。

表 6-2. GPIO および I²C モードでの Type-C 電流アドバタイズメント

Type-C 電流	GPIO モード (ADDR ピン NC)		I ² C モード (ADDR ピン H, L)	
	UFP (PORT ピン L)	DFP (PORT ピン H)	UFP	DFP
デフォルト - 500mA (USB2.0) 900mA (USB3.1)	OUT1/OUT2 により検出された電流モード	CURRENT_MODE = L	I ² C レジスタにより検出された電流モード	I ² C レジスタへの書き込みにより選択されたアドバタイズメント
中 - 1.5A		CURRENT_MODE = M		
高 - 3A		CURRENT_MODE = H		

6.3.6 アクセサリのサポート

HD3SS3220 は、UFP、DFP、DRP モードでオーディオ アクセサリおよびデバッグ アクセサリをデフォルトでサポートしています。オーディオ アクセサリおよびデバッグ アクセサリのサポートは、I²C レジスタを読み出すことにより提供されます。オーディオ アクセサリは、GPIO モードで INT_N/OUT3 ピンを使用してサポートすることもできます (INT_N/OUT3 が Low のときにオーディオ アクセサリを検出)。

注

アプリケーションで UFP アクセサリのサポートが必要ない場合は、DISABLE_UFP_ACCESSORY レジスタを設定して UFP アクセサリのサポートをディセーブルできます。

6.3.7 オーディオ アクセサリ

オーディオ アクセサリ モードは、2 種類のアダプタでサポートされています。まず、パッシブ オーディオ アダプタを使用して Type-C コネクタをオーディオ ポートに変換できます。パッシブ オーディオ アダプタを効率的に検出するには、HD3SS3220 が両方の CC ピンで抵抗 R_(a) を検出する必要があります。

もう 1 つは、オーディオ アダプタを介した充電が使用できることです。パッシブとアダプタを介した充電の主な違いは、アダプタを介した充電では VBUS 経由で 500mA の電流を供給できることです。アダプタを介した充電には、レセプタクルとプラグが含まれます。プラグは DFP として動作し、接続されていることを検出すると VBUS に電力を供給します。

HD3SS3220 を GPIO モードに構成した場合、オーディオ アクセサリが接続されているかどうかは OUT3 ピンを使用して判定します。オーディオ アクセサリが検出されると、OUT3 ピンは Low になります。

HD3SS3220L はこのモードをサポートしていません。

6.3.8 デバッグアクセサリ

デバッグは、USB Type-C でサポートされている追加の状態です。この状態に関する特定のユーザー シナリオは仕様には定義されていませんが、エンド ユーザーはデバッグ アクセサリ モードを使用して、アプリケーション固有の量産向けのテスト状態に移行できます。HD3SS3220 が DRP または UFP モードに構成されている場合、デバッグ アクセサリを介した充電はサポートされません。HD3SS3220 が DFP のみとして構成されている場合、または DRP として構成されていて DFP として動作している場合は、デバッグ アクセサリが検出されます。このデバッグ アクセサリにより CC1 ピンと CC2 ピンの両方に $R_{(d)}$ が提示されます。HD3SS3220 は、UFP デバッグ アクセサリを示すために、ACCESSORY_CONNECTED レジスタを 3'b110 に設定します。HD3SS3220 が UFP のみとして構成されている場合、または DRP として構成されていて UFP として動作している場合は、デバッグ アクセサリが検出されます。このデバッグ アクセサリにより CC1 ピンと CC2 ピンの両方に $R_{(P)}$ が提示されます。HD3SS3220 は、DFP デバッグ アクセサリを示すために、ACCESSORY_CONNECTED レジスタを 3b'111 に設定します。

HD3SS3220L は、UFP モードでのみデバッグ アクセサリをサポートしています。

6.3.9 アクティブ・ケーブルでの VCONN サポート

HD3SS3220 が DFP モードに構成されている場合、または DRP に構成されていて DFP として動作している場合、アクティブ・ケーブルに VCONN が供給されます。VCONN は、未接続の CC ピンが抵抗 $R_{(a)}$ で終端されていると判定され、UFP が検出されて Attached.SRC 状態に遷移した後にのみ供給されます。VCONN は、VDD5 から低抵抗のパワー FET を経由して未接続の CC ピンに供給されます。取り外しイベントが検出され、アクティブ・ケーブルが取り外されると、VCONN は除去されます。

HD3SS3220 は電流制限機能を備えており、デバイスから引き込まれる電流が VCONN で許容される最大値を上回った場合に VCONN を切斷します。VCONN フォルトが発生した場合、I²C レジスタの VCONN フラグが設定され、HD3SS3220 はレジスタ・フラグがクリアされるまで VCONN への電力供給を停止します（スイッチをオフ）。フォルトが発生したときに HD3SS3220 が GPIO モードの場合、VCONN スイッチはオフになり、ポートが取り外されて再接続されるまで HD3SS3220 は VCONN を供給しません。

6.3.10 I²C および GPIO 制御

HD3SS3220 は、ADDR ピンを使用して I²C または GPIO 用に構成できます。ADDR ピンはトライレベルの制御ピンです。ADDR ピンをフローティング (NC) のままにすると、HD3SS3220 は GPIO モードになります。ADDR ピンを High にすると、HD3SS3220 は I²C モードになり、アドレスビット 6 が 1 になります。ADDR ピンを Low にすると、HD3SS3220 は I²C モードになり、アドレスビット 6 が 0 になります。

HD3SS3220 のすべての出力はオープンドレイン構成です。

GPIO モードでは、OUT1 および OUT2 ピンを使用して Type-C 電流モードを出力します。OUT3 ピンは、GPIO モードでオーディオ アクセサリ モードを通信するために使用されます。出力ピンの詳細については、表 6-3 を参照してください。

表 6-3. OUT1 および OUT2 の動作

OUT1	OUT2	アドバイスメント
H	H	デフォルト
H	L	デフォルト
L	H	中
L	L	High

I²C モードで動作している場合、HD3SS3220 は SCL および SDA ラインをそれぞれクロックおよびデータに使用し、INT ピンも使用します。INT ピンは割り込み、または I²C レジスタの変更をシステムに通知します。HD3SS3220 がレジスタを新しい情報で更新すると、INT ピンは Low になります。INT_N ピンはオープンドレインです。INT ピンが Low のときは、INTERRUPT_STATUS レジスタを設定する必要があります。INTERRUPT_STATUS をクリアするには、I²C に書き込みます。

GPIO モードで動作しているときは、オーディオ アクセサリが検出されて接続されたかどうかを判定するため、INT ピンの代わりに OUT3 ピンが使用されます。オーディオ アクセサリが検出されると、OUT3 ピンは Low になります。

注

I²C プルアップに 3.3V 電源を使用する場合、VDD5 が 3V 以上であることを確認する必要があります。VDD5 が 3V 未満の場合、I²C からデバイスに電力が供給されることがあります。

6.3.11 HD3SS3220 V_{BUS} 検出

HD3SS3220 デバイスは、Type-C 仕様にしたがって V_{BUS} 検出をサポートしています。V_{BUS} 検出は、UFP の接続と取り外しを判定し、アクセス モードの開始と終了を判断するために使用されます。また、V_{BUS} 検出は DRP モードでの役割を決定するためにも使用されます。システム V_{BUS} 電圧は、900k Ω の抵抗を介して HD3SS3220 デバイスの V_{BUS_DET} ピンに配線する必要があります。

6.3.12 VDD5 および VCC33 のパワーオン要件

HD3SS3220 には、2 つの電源 VDD5 および VCC33 があります。VDD5 電源は内部 CC コントローラに電力を供給し、CC1 または CC2 に VCONN を供給します。VCC33 は 2:1 マルチプレクサに電力を供給します。

HD3SS3220 には、フェイルセーフではないピン PORT、ADDR、SDA/OUT1、SCL/OUT2、INT_IN/OUT3、VCONN_FAULT_N、DIR があります。これらのフェイルセーフではないピンのいずれかが VDD5 以外の電源にプルアップされる場合は、図 6-2 に示すように、VCC33 電源よりも先に VDD5 電源をオンにする必要があります。VDD5 を VCC33 より先にオンにできない場合は、図 6-3 に示すように、両方の電源がランプアップしている間は ENn_CC ピンを High に保持し、両方の電源が安定した後に Low にアサートする必要があります。




図 6-2. ENn_CC が常に Low の場合のパワーオンのタイミング




図 6-3. ENn_CC を制御する場合のパワーオンのタイミング

6.4 デバイスの機能モード

HD3SS3220 には 4 つの機能モードがあります。表 6-4 に、これらのモードを示します：

表 6-4. HD3SS3220 の機能モードに基づく USB Type-C の状態

モード	一般的な動作	モード	状態 ⁽¹⁾
接続なし	USB ポートに接続なし。ID、PORT 動作可能。 I ² C はオン。	UFP のみ	Unattached.SNK
			AttachWait.SNK
		DFP	Unattached.SNK → Unattached.SRC にトグル
			AttachedWait.SRC または AttachedWait.SNK
		DFP のみ	Unattached.SRC
			AttachWait.SRC
		UFP のみ	Attached.SNK
			オーディオ アクセサリ
アクティブ	USB ポート接続。すべての GPIO が動作可能。 I ² C はオン。		デバッグ アクセサリ
	DRP	Attached.SNK	
		Attached.SRC	
		オーディオ アクセサリ	
	DFP のみ	デバッグ アクセサリ	
		Attached.SRC	
		オーディオ アクセサリ	
		デバッグ アクセサリ	
デッド バッテリ	動作なし。VDD5 使用不可。	DRP	デバイス状態はデフォルトの UFP/SNK、R _(d) 。
シャットダウン	動作なし。VDD5 が使用可能、EN _n _CC ピンは High	DRP	デバイス状態はデフォルトの UFP/SNK、R _(d) 。

(1) (1) 必要。シーケンシャルな順序ではありません。

6.4.1 非接続モード

USB ポートに長時間にわたって何も接続されないことがあるため、HD3SS3220 の主な動作モードは非接続モードです。非接続モードでは VDD5 が使用可能で、すべての IO と I²C が動作可能です。VCONN はディセーブルになります。

HD3SS3220 に電源が投入された後、接続の成功が判定されるまで、デバイスは非接続モードになります。電源投入直後、HD3SS3220 は最初 Unattached.SNK 状態になります。HD3SS3220 は PORT ピンをチェックし、モード構成に応じて動作します。HD3SS3220 が DRP として構成されている場合は、UFP と DFP に交互に切り替わります。

6.4.2 アクティブ・モード

アクティブ・モードは、ポートが接続されている状態として定義されます。アクティブ・モードでは、すべての GPIO が動作し、I²C は読み出し / 書き込み (R/W) になります。HD3SS3220 デバイスがアクティブ・モードになると、USB ポートが接続されていることが AP に伝達されます。HD3SS3220 が DFP として構成されている場合、または DRP として構成されソースとして接続されている場合、この通信は ID ピンを介して行われます。HD3SS3220 が UFP として構成されている場合、または DRP として構成されシンクとして接続されている場合、OUT1/OUT2 および INT_N/OUT3 ピンが使用されます。次の条件が満たされると、HD3SS3220 デバイスはアクティブ・モードを終了します。

- ケーブルが取り外される
- UFP として接続されている場合に VBUS が取り外される
- デッド・バッテリ: システムのバッテリまたは電源が取り除かれる
- EN_N がフローティング状態または High にプルアップされる

6.4.3 デッドバッテリ

デッドバッテリモードのときは、VDD5 は使用できません。デッドバッテリモードでは、CC ピンはデフォルトのプルダウン抵抗になります。デッドバッテリモードは、次を意味します。

- HD3SS3220 は UFP、 $5.1\text{k}\Omega \pm 20\%$ $R_{(d)}$ 、ケーブルは接続され、充電を供給。
- HD3SS3220 は UFP、 $5.1\text{k}\Omega \pm 20\%$ $R_{(d)}$ 、何も接続されていない（アプリケーションがオフになっているか、バッテリが放電されている）

6.4.4 シャットダウン・モード

HD3SS3220 のシャットダウン・モードは、次のように定義されます。

- 電源電圧が使用可能で、EN_N ピンが High またはフローティング状態。
- EN_N ピンに内部プルアップ抵抗がある。
- HD3SS3220 デバイスはオフだが CC ピンに $R_{(d)}$ が保持される。

6.5 プログラミング

さらにプログラマビリティを高めるため、I²C を使用して HD3SS3220 を制御できます。HD3SS3220 ローカル I²C インターフェイスは、デバイスに電源が投入されてから x クロック サイクル後に読み出し / 書き込みに使用できるようになります。SCL 端子と SDA 端子は、それぞれ I²C クロックと I²C データに使用されます。I²C が望ましい制御方法である場合は、それに応じて ADDR ピンを設定する必要があります。

表 6-5. HD3SS3220 の I²C ターゲットアドレス

ADDR ピン	ピット 7 (MSB)	ピット 6	ピット 5	ピット 4	ピット 3	ピット 2	ピット 1	ピット 0 (W/R)
H	1	1	0	0	1	1	1	0/1
L	1	0	0	0	1	1	1	0/1

HD3SS3220 の I²C レジスタに書き込むには、次の手順に従う必要があります。

1. コントローラが START 条件 (S) を生成して書き込み動作を開始し、HD3SS3220 の 7 ビットアドレスと 0 値 R/W ビットを送信して書き込みサイクルを示します。
2. HD3SS3220 デバイスが、アドレス サイクルをアクノリッジします。
3. コントローラが 1 バイトのデータ (MSB ファースト) で構成された書き込むサブアドレス (HD3SS3220 デバイス内の I²C レジスタ) を送信します。
4. HD3SS3220 デバイスが、サブアドレス サイクルをアクノリッジします。
5. コントローラが I²C レジスタに書き込むデータの最初のバイトを送信します。
6. HD3SS3220 デバイスが、バイト転送をアクノリッジします。
7. コントローラが書き込むデータの追加のバイトを送信し続けます。各バイト転送は、HD3SS3220 デバイスからのアクノリッジで完了します。
8. コントローラが停止条件 (P) を生成して書き込み動作を終了します。

HD3SS3220 の I²C レジスタを読み出すには、次の手順に従う必要があります。

1. コントローラが開始条件 (S) を生成して読み出し動作を開始し、HD3SS3220 の 7 ビットアドレスと 1 値 R/W ビットを送信して読み出しサイクルを示します。
2. HD3SS3220 デバイスが、アドレス サイクルをアクノリッジします。
3. HD3SS3220 デバイスは、レジスタ 00h または最後の読み出しサブアドレス + 1 から、メモリ レジスタの内容を MSB ファーストで送信します。読み出しの前に I²C レジスタへの書き込みが発生した場合、HD3SS3220 デバイスは書き込みで指定されたサブアドレスから開始します。
4. HD3SS3220 デバイスは、各バイト転送の後、コントローラからのアクノリッジ (ACK) または非アクノリッジ (NACK) を待ちます。I²C コントローラは、各データ バイト転送の受信をアクノリッジします。
5. HD3SS3220 デバイスは、ACK を受信するとデータの次のバイトを送信します。
6. マスタが停止条件 (P) を生成して読み取り動作を終了します。

I²C 読み出しの開始サブアドレスを設定するには、次の手順に従う必要があります。

1. コントローラが START 条件 (S) を生成して書き込み動作を開始し、HD3SS3220 の 7 ビットアドレスと 0 値 R/W ビットを送信して読み出しサイクルを示します。
2. HD3SS3220 デバイスが、アドレス サイクルをアクノリッジします。
3. コントローラが 1 バイトのデータ (MSB ファースト) で構成される読み出すサブアドレス (HD3SS3220 デバイス内の I²C レジスタ) を送信します。
4. HD3SS3220 デバイスが、サブアドレス サイクルをアクノリッジします。
5. マスタが停止条件 (P) を生成して読み取り動作を終了します。

注

読み出し手順にサブアドレス指定が含まれていない場合、読み出しはレジスタ オフセット 00h から開始し、I²C コントローラが読み出し動作を終了するまでレジスタの内容をバイト単位で送信します。読み出しの前に I²C レジスタへの書き込みが発生した場合、読み出しはアドレス書き込みで指定されたサブアドレスから開始します。

6.6 レジスタ・マップ

表 6-6. CSR レジスタ

オフセット	リセット	レジスタ名	セクション
0x07～0x00	[0x00、0x54、0x55、0x53、0x42、0x33、0x32、0x32]	デバイス識別情報	デバイス識別レジスタ
0x08	0x00	接続ステータス	接続ステータス・レジスタ
0x09	0x20	接続ステータスおよび制御	接続ステータスおよび制御レジスタ
0x0A	0x00	汎用制御	汎用制御レジスタ
0xA0	0x02	デバイス・リビジョン	デバイス・リビジョン・レジスタ

6.6.1 デバイス識別レジスタ (オフセット = 0x07～0x00) [リセット = 0x00、0x54、0x55、0x53、0x42、0x33、0x32、0x32]

図 6-4. デバイス識別レジスタ

7	6	5	4	3	2	1	0
DEVICE_ID							
R							

凡例: R/W = 読み出し / 書き込み、R = 読み出し専用、-n = リセット後の値

表 6-7. デバイス識別レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
7:0	DEVICE_ID	R	0x00	HD3SS3220 デバイスでは、これらのフィールドは次の HD3SS3220 アドレスを返す ASCII 文字列を返します。 0x07～0x00 = {0x00、0x54、0x55、0x53、0x42、0x33、0x32、0x32}

6.6.2 接続ステータス・レジスタ (オフセット = 0x08) [リセット = 0x00]

図 6-5. 接続ステータス・レジスタ

7	6	5	4	3	2	1	0
CURRENT_MODE_ADVERTISE	CURRENT_MODE_DETECT		ACCESSORY_CONNECTED		ACTIVE_CABLE_DETECTION		
R/W	R/U		R/U		R/U		

凡例: R/W = 読み出し / 書き込み、R = 読み出し専用、-n = リセット後の値、R/U = 読み出し / 更新

表 6-8. 接続ステータス・レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
7:6	CURRENT_MODE_ADVERTISE	R/W	2'b00	これらのビットは、電流アドバタイズメントをデフォルトよりも高くするためにアプリケーションによってプログラムされます。 00 – デフォルト (500mA/900mA) スタートアップ時の初期値 01 – 中 (1.5A) 10 – 高 (3A) 11 – 予約済み
5:4	CURRENT_MODE_DETECT	R/U	2'b00	これらのビットは、UFP が Type-C 電流モードを判定したときに設定されます。 00 – デフォルト (スタートアップ時の値) 01 – 中 10 – アクセサリを介して充電 – 500mA 11 – 高
3:1	ACCESSORY_CONNECTED	R/U	3'b000	これらのビットは、アクセサリが接続されたかどうかを判定するためにアプリケーションによって読み出されます。 000 – アクセサリの接続なし (デフォルト) 001 – 予約済み 010 – 予約済み 011 – 予約済み 100 – オーディオ・アクセサリ 101 – オーディオ・アクセサリを介して充電 110 – デバッグ・アクセサリ (HD3SS3220 が DFP として接続されている場合) 111 – デバッグ・アクセサリ (HD3SS3220 が UFP として接続されている場合)
0	ACTIVE_CABLE_DETECTION	R/U	1'b0	Type-C コネクタにアクティブ・ケーブルが接続されていることを示します。 0 – アクティブ・ケーブルなし 1 – アクティブ・ケーブル接続

6.6.3 接続ステータスおよび制御レジスタ (オフセット = 0x09) [リセット = 0x20]

図 6-6. 接続ステータスおよび制御レジスタ

7	6	5	4	3	2	1	0
ATTACHED_STATE	CABLE_DIR	INTERRUPT_STATUS	VCONN_FAULT	DRP_DUTY_CYCLE	DISABLE_UFP_ACCESSORY		
R/U	R/U	R/U	R/U	R/W	R/W		

凡例: R/W = 読み出し / 書き込み、R = 読み出し専用、-n = リセット後の値、R/U = 読み出し / 更新

表 6-9. 接続ステータス・レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
7:6	ATTACHED_STATE	R/U	2'b00	これは、接続されたことを伝達する ID ピン以外の追加の方法です。これらのビットは、何が接続されたかを判定するためにアプリケーションによって読み出すことができます。 00 – 接続なし (デフォルト) 01 – Attached.SRC (DFP) 10 – Attached.SNK (UFP) 11 – アクセサリに接続
5	CABLE_DIR	R/U	1'b0	ケーブルの向き。アプリケーションは、これらのビットを読み出してケーブルの向きを確認できます。 0 – CC2 1 – CC1 (デフォルト)
4	INTERRUPT_STATUS	R/U	1'b0	INT ピンは、CSR が変更されると Low になります。CSR が変更された場合、アプリケーションがビットをクリアするまで、このビットは 1 に保持されます。 0 – クリア 1 – 割り込み。このビットは、INT が Low になったときに 1 になる必要があります。また、CSR が変更されると 1 になります。
3	VCONN_FAULT	R/U	1'b0	このビットは、VCONN 過電流制限がトリガされると設定されます。 0 – クリア 1 – VCONN フォルト検出
2:1	DRP_DUTY_CYCLE	R/W	2'b00	t_{DRP} 中に DRP が DFP をアドバタイズする時間の割合 00 – 30% (デフォルト) 01 – 40% 10 – 50% 11 – 60%
0	DISABLE_UFP_ACCESSORY	R/W	1'b0	このフィールドを設定すると、UFP アクセサリのサポートがディセーブルになります。 0 – UFP アクセサリ・サポートがイネーブル (デフォルト) 1 – UFP アクセサリ・サポートがディセーブル

6.6.4 汎用制御レジスタ (オフセット = 0xA) [リセット = 0x00]

図 6-7. 汎用制御レジスタ

7	6	5	4	3	2	1	0
DEBOUNCE		MODE_SELECT		I2C_SOFT_RESET	SOURCE_PREF		DISABLE_TERM
R/W		R/W		R/U	R/W		R/W

凡例: R/W = 読み出し / 書き込み、R = 読み出し専用、-n = リセット後の値

表 6-10. 汎用制御レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
7:6	DEBOUNCE	R/W	2'b00	HD3SS3220 が CC ピンの電圧をデバウンスする公称時間。 00 - 168ms (デフォルト) 01 - 118ms 10 - 134ms 11 - 152ms
5:4	MODE_SELECT	R/W	2'b00	このレジスタに書き込むことで、HD3SS3220 のモード動作を設定できます。ADDR ピンは I ² C モードに設定する必要があります。デフォルトのままにすると、HD3SS3220 は PORT ピンのレベルとモードに応じて動作します。MODE_SELECT は、非接続状態のときにのみ変更できます。 00 – DRP モード (Unattached.SNK から開始) (デフォルト) 01 – UFP モード (Unattached.SNK) 10 – DFP モード (Unattached.SRC) 11 – DRP モード (Unattached.SNK から開始)
3	I2C_SOFT_RESET	R/U	1'b0	このレジスタはデジタル ロジックをリセットします。このビットは自動でクリアされます。1 を書き込むと、リセットが開始します。このビットを設定すると、次のレジスタに影響します: CURRENT_MODE_DETECT ACTIVE_CABLE_DETECTION ACCESSORY_CONNECTED ATTACHED_STATE CABLE_DIR
2:1	SOURCE_PREF	R/W	2'b00	このフィールドは、DRP として構成されているときの TUSB322I の動作を制御します。 00 – 標準 DRP (デフォルト) 01 – DRP が Try.SNK を実行 10 – 予約済み 11 – DRP が Try.SRC を実行
0	DISABLE_TERM	R/W	1'b0	このフィールドは、CC ピンの終端をディセーブルし、CC ステート マシンをディセーブル状態に遷移させます。 0 – TUSB322I の動作モードに従って終端をイネーブル (デフォルト) 1 – 終端はディセーブル、ステート マシンをディセーブル状態に保持

6.6.5 デバイス・リビジョン・レジスタ (オフセット = 0xA0) [リセット = 0x02]

図 6-8. デバイス・リビジョン・レジスタ

7	6	5	4	3	2	1	0
リビジョン							
R							

凡例: R/W = 読み出し / 書き込み、R = 読み出し専用、-n = リセット後の値

表 6-11. デバイス・リビジョン・レジスタのフィールドの説明

ビット	フィールド	タイプ	リセット	説明
7:0	リビジョン	R	'h02	HD3SS3220 のリビジョン。デフォルトは 0x02

7 アプリケーションと実装

注

以下のアプリケーション情報は、テキサス・インスツルメンツの製品仕様に含まれるものではなく、テキサス・インスツルメンツはその正確性も完全性も保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

7.1 アプリケーション情報

HD3SS3220 は、USB SuperSpeed または SuperSpeedPlus を必要とするアプリケーション向けに、DRP、DFP、UFP ポートを実装する USB Type-C システムの設計に使用できます。このデバイスは、最大 15W までの電力ネゴシエーションに対応した ネイティブ USB-C 電源ハンドシェイクをサポートしています。HD3SS3220 は、DFP (電力供給側) として 900mA、1.5A、3A の電流供給能力を通知でき、UFP (電力消費側) としてこれらの設定を検出することも可能です。

I²C の使用はオプションですが、USB-C インターフェイスのデバイスとステータスを制御する別の方法として使用でき、堅牢で柔軟なシステム実装が可能となるため、使用を強くお勧めします。定期的な I²C ポーリングは不要で、デバイスはマイクロプロセッサに割り込み信号を供給します。

HD3SS3220 マルチプレクサ チャネルは独立した適応型同相トラッキング機能を備えており、RX パスと TX パスに異なる同相電圧を使用できるため、システム実装が簡素化され、相互運用の問題が回避されます。

USB-C コネクタへの SS 信号のレイアウトは、レセプタクルのタイプに応じて調整する必要があります。

注

HD3SS3220 マルチプレクサは、チャネルに同相バイアスを供給しません。そのため、デバイスをすべてのアクティブ チャネルの両側からバイアスする必要があります。また、マルチプレクサ チャネルは差動 SS 信号用であることにも注意してください。

15W を超える電力をサポートする必要がある場合は、USBPD 機能が必要であり、このデバイスではサポートされていません。USB ホスト / 電力コンシューマ、または USB デバイス / 電力プロバイダなど、データ / 電力の役割を分割する必要がある場合は、USBPD 機能も必要です。

7.2 代表的なアプリケーション、DRP ポート




図 7-1. HD3SS3220DRP を使用した DRP アプリケーション

7.2.1 設計要件

この設計例では、表 7-1 に示すパラメータを使用します。

表 7-1. 設計パラメータ、DRP ポート

パラメータ	例	備考
VDD5	5.25V	VDD5 は、CC ピンに VCONN 電力を供給するのに使用されます。VCONN を 4.75V 以上に維持するため、この電源の値は 5V 以上にする必要があります。
System_VBUS	5.25V	VDD5 と System_VBUS は一緒に短絡することができますが、Type-C ポートで適切な VBUS と VCONN を維持するには、慎重に検討する必要があります。
I ² C I/O 電源	3.3V	1.8V もオプション。 3.3V 電源を使用する場合、VDD5 が 3V 以上であることを確認する必要があります。 VDD5 が 3V 未満の場合、I ² C からデバイスに電力が供給されることがあります。
VCC33	3.3V	3~3.6V の範囲を使用可能。
SS 信号用の AC カップリング コンデンサ	100nF	75~200nF の範囲を使用可能。 TX ペアの場合のみ。RX ペアはホストレシーバによってバイアスされます。 HD3SS3220 には 0~2V の同相バイアスが必要であることに注意します。ホストレシーバのバイアス電圧がこの範囲外の場合、適切な AC カップリング コンデンサを追加し、HD3SS3220 の RX ペアをバイアスする必要があります。
プルアップ抵抗 DIR、ID、INT_N、 VCONN_FAULT_N	200K	これより小さい値を使用することができますが、デバイスの電力バジェット計算でリーケージを考慮する必要があります。
プルアップ抵抗 I ² C	4.7K	
プルアップ抵抗 CURRENT_MODE	10K	ここに 3A の場合の例があります。1.5A または 900mA が必要な場合は、別の値が必要です。
直列抵抗 VBUS_DET	900K	
デカッピング コンデンサ:VCONN バルク	100μF	
デカッピング コンデンサ:VBUS バルク	150μF	回路図に示すように、UFP の場合は切断する必要があります。

7.2.2 詳細な設計手順

HD3SS3220 は、USB Type-C DRP ポートの設計に使用できます。DRP モードでは、USB-C 仕様に従ってデバイスが DFP および UFP の間でトグルします。図 7-1 に、DRP 実装の回路図例を示します。

7.2.3 代表的なアプリケーション、DFP ポート

HD3SS3220 は、USB Type-C DFP ポートの設計に使用できます。図 7-2 に、DFP 実装の回路図例を示します。




図 7-2. HD3SS3220DFP を使用した DFP アプリケーション

7.2.3.1 設計要件

この設計例では、表 7-2 に示すパラメータを使用します。

表 7-2. 設計パラメータ、DFP ポート

パラメータ	例	備考
VDD5	5.25V	VDD5 は、CC ピンに VCONN 電力を供給するのに使用されます。VCONN を 4.75V 以上に維持するため、この電源の値は 5V 以上にする必要があります。
System_VBUS	5.25V	VDD5 と System_VBUS は一緒に短絡することができますが、Type-C ポートで適切な VBUS と VCONN を維持するには、慎重に検討する必要があります。
I ² C I/O 電源	3.3V	1.8V もオプション。 3.3V 電源を使用する場合、VDD5 が 3V 以上であることを確認する必要があります。 VDD5 が 3V 未満の場合、I ² C からデバイスに電力が供給されることがあります。
VCC33	3.3V	3~3.6V の範囲を使用可能。
SS 信号用の AC カップリング コンデンサ	100nF	75~200nF の範囲を使用可能。 TX ペアの場合のみ。RX ペアはホストレシーバによってバイアスされます。 HD3SS3220 には 0~2V の同相バイアスが必要であることに注意します。ホストレシーバのバイアス電圧がこの範囲外の場合、適切な AC カップリング コンデンサを追加し、HD3SS3220 の RX ペアをバイアスする必要があります。
プルアップ抵抗 DIR、ID、INT_N、VCONN_FAULT_N	200K	これより小さい値を使用することもできますが、デバイスの電力バジェット計算でリーフージを考慮する必要があります。
プルアップ抵抗 I ² C	4.7K	
プルアップ抵抗 CURRENT_MODE	10K	ここに 3A の場合の例があります。1.5A または 900mA が必要な場合は、別の値が必要です。
デカッピング コンデンサ:VCONN バルク	100μF	
デカッピング コンデンサ:VBUS バルク	150μF	

7.2.3.2 詳細な設計手順

HD3SS3220 は、USB Type-C DFP ポートの設計に使用できます。図 7-2 に、DFP 実装の回路図例を示します。

7.2.4 代表的なアプリケーション、UFP ポート

HD3SS3220 は、USB Type-C UFP ポートの設計に使用できます。図 7-3 に、UFP 実装の回路図例を示します。




図 7-3. HD3SS3220DFP を使用した UFP アプリケーション

7.2.4.1 設計要件

この設計例では、表 7-3 に示すパラメータを使用します。

表 7-3. 設計パラメータ、UFP ポート

パラメータ	例	備考
VDD5	5V	Type-C ポートからの VBUS を使用可能。
I ² C I/O 電源	3.3V	1.8V もオプション。 3.3V 電源を使用する場合、VDD5 が 3V 以上であることを確認する必要があります。 VDD5 が 3V 未満の場合、I ² C からデバイスに電力が供給されることがあります。
VCC33	3.3V	3~3.6V の範囲を使用可能。
SS 信号用の AC カップリング コンデンサ	100nF	75~200nF の範囲を使用可能。 TX ペアの場合のみ。RX ペアはホスト レシーバによってバイアスされます。 HD3SS3220 には 0~2V の同相バイアスが必要であることに注意します。ホスト レシーバのバイアス電圧がこの範囲外の場合、適切な AC カップリング コンデンサを追加し、HD3SS3220 の RX ペアをバイアスする必要があります。
プルアップ抵抗 DIR、INT_N	200K	これより小さい値を使用することもできますが、デバイスの電力バジェット計算でリーケージを考慮する必要があります。
プルアップ抵抗 I ² C	4.7K	
直列抵抗 VBUS_DET	900K	

7.2.4.2 詳細な設計手順

HD3SS3220 は、USB Type-C DFP ポートの設計に使用できます。図 7-3 に、UFP 実装の回路図例を示します。

8 電源に関する推奨事項

HD3SS3220 には、4.5~5.5V の電源電圧要件があります。このデバイスには、V_(BUS) に電源を供給するのと同じレールから電源を供給できます。

9 レイアウト

9.1 レイアウトのガイドライン

9.1.1 推奨される PCB スタックアップ

テキサス・インストルメンツでは、6 層以上の PCB を推奨しています。表 9-1 に、PCB スタックアップの例を示します。

表 9-1. PCB スタックアップの例

6 層	8 层	10 層
信号	信号	信号
グランド	グランド	グランド
信号 ⁽¹⁾	信号	信号 ⁽¹⁾
信号 ⁽¹⁾	信号	信号 ⁽¹⁾
電源 / グランド ⁽²⁾	電源 / グランド ⁽²⁾	電源
信号	信号	電源 / グランド ⁽²⁾
	グランド	信号 ⁽¹⁾
	信号	信号 ⁽¹⁾
		グランド
		信号

(1) 隣接する信号層を 90° のオフセットで配線します。

(2) 基板の特定の考慮事項に応じて、プレーンを分割できます。隣接するプレーン上のト雷斯が分割部分をまたがないようにしてください。

9.1.2 高速信号トレス長の一一致

各インターフェイスの関連する差動ペア・トレスのエッチングの長さを一致させます。差動ペア・グループのエッチングの長さが一致している必要はありません。つまり、送信ペアの長さを受信ペアの長さと一致させる必要はありません。高速信号のペア内の長さを一致させるには、できるだけ近い長さになるように一致していない端に蛇行配線を追加します。詳細については、図 9-1 を参照してください。




図 9-1. 長さの一一致

9.1.3 差動信号の間隔

高速インターフェイス実装でクロストークを最小限に抑えるには、信号ペア間の間隔をトレースの幅の 5 倍以上にする必要があります。この間隔を **5W ルール** と呼びます。PCB 設計でトレース幅が 6mil と計算された場合、高速差動ペア間に 30mil 以上の間隔が必要です。また、トレースの長さ全体にわたって、他の信号に対して 30mil 以上の禁止領域を保持するようにします。高速差動ペアがクロックまたは周期的な信号と隣接している部分では、適切な絶縁を確保するため、禁止領域を 50mil 以上に増加します。図 9-2 および図 9-3 に、高速差動信号の間隔の例を示します。




図 9-2. USB3/SATA/PCIe 差動信号の間隔 (mil)




図 9-3. USB2 差動信号の間隔 (mil)

9.1.4 高速差動信号のルール

- 高速差動信号にプローブやテスト ポイントを配置しないでください。
- 水晶振動子、発振器、クロック信号ジェネレータ、スイッチング パワー レギュレータ、マウント ホール、磁気デバイス、クロック信号を使用または複製する IC の下または近くに高速トレースを配線しないでください。
- BGA ブレークアウト後は、高速差動信号を SoC から距離を置いて配線してください。これは、内部状態の遷移により発生する大電流過渡のフィルタリングが困難な場合があるからです。
- 可能な場合は、高速差動ペア信号を PCB の GND 層が隣接している最上層または最下層に配線します。高速差動信号のストリップライン配線は推奨しません。
- 高速差動信号が、リファレンス プレーンのエッジから 90mil 以上の距離を置いて配線されていることを確認します。
- 高速差動信号が、リファレンス プレーンのボイドから 1.5W (トレース幅 × 1.5 で計算) 以上距離を置いて配線されていることを確認します。このルールは、高速差動信号の SMD パッドがボイドされている場合には適用されません。
- SoC BGA のエスケープ後に一定のトレース幅を維持し、伝送ラインでのインピーダンスの不一致を回避します。
- 可能な場合は、差動ペアの間隔をできるだけ広くします。

9.1.5 差動ペアの対称性

すべての高速差動ペアを対称的に、平行になるように配線します。パッケージのエスケープ時やコネクタ・ピンへの配線時には、この要件からはずれることがあります。このような要件からはずれる部分はできるだけ短くし、パッケージのブレークアウトはパッケージの 0.25 インチ以内にする必要があります。




図 9-4. 差動ペアの対称性

9.1.6 ビアの不連続性の緩和

ビアは、トレースに形状の変化を示す短いセクションで、容量性または誘導性が不連続になることがあります。これらの不連続性は、信号がビアを通過するときに反射や信号の劣化の原因となります。ビア スタブ全体の長さを短くし、ビア（および関連のビア スタブ）の悪影響を最小限に抑えるようにします。

ビア スタブが長いほど、低い周波数で共振して挿入損失が大きくなるため、これらのスタブはできるだけ短くしてください。ほとんどの場合、ビアのスタブ部分ではビアの信号部分よりも信号の劣化が大きくなります。ビア スタブを 15mil 未満にすることを推奨します。これより長いスタブは、バックドリルを使用する必要があります。図 9-5 および図 9-6 に、短いビアと長いビアの例を示します。




図 9-5. ピアの長さ (長いスタブ)




図 9-6. ピアの長さ (短いスタブ)

9.1.7 表面実装デバイス・パッドの不連続性の緩和

高速信号トレースに表面実装デバイス (SMD) を含めることは避けてください。これらのデバイスは不連続性をもたらし、信号品質に悪影響を及ぼす可能性があります。信号トレースに SMD が必要な場合 (USB SuperSpeed 送信 AC カップリング・コンデンサなど)、部品に許容される最大サイズは 0603 です。テキサス・インストルメンツでは、0402 以下を強くお勧めします。最適な信号品質を確保し、反射を最小限に抑えるように、レイアウト・プロセス中にこれらの部品が対称となるように配置します。図 9-7 に、AC カップリング・コンデンサの正しい配置と不適切な配置の例を示します。




図 9-7. AC カップリングの配置

これらの部品を差動信号トレースに配置する際の不連続性を最小限に抑えるために、リファレンス・プレーンの SMD 取り付けパッドの一部を約 60% ボイドにすることを推奨します。この値では、0% リファレンス・ボイドの容量性効果と 100% リファレンス・ボイドの誘導性効果とのバランスを取ることができます。このボイドは、2 PCB 層以上での深さにする必要があります。図 9-8 に、表面実装デバイスでリファレンス・プレーンをボイドする例を示します。




図 9-8. リファレンス・プレーンでの表面実装デバイスのボイド

9.1.8 ESD/EMI に関する考慮事項

ESD/EMI コンポーネントを選択する際は、USB 差動信号ペアのフロースルー配線を可能にするデバイスを選択することをお勧めします。このようなデバイスを使用すると、クリーンな配線を実現できます。たとえば、テキサス・インスツルメンツ TPD4EUSB30 をテキサス・インスツルメンツ TPD2EUSB30 と組み合わせると、USB2 と USB3 の両方の差動信号に対して、信号ペアを折り曲げる必要なくフロースルー ESD 保護を実現できます。図 9-9 に、フロースルー配線の例を示します。




図 9-9. フロースルー配線

9.2 レイアウト




図 9-10. レイアウト例




図 9-11. レイアウト例 2

10 デバイスおよびドキュメントのサポート

10.1 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。右上の【アラートを受け取る】をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、修正されたドキュメントに含まれている改訂履歴をご覧ください。

10.2 商標

すべての商標は、それぞれの所有者に帰属します。

11 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision D (September 2020) to Revision E (July 2025)	Page
• HD3SS3220L の追加のデバイス情報をドキュメント全体に追加.....	1

Changes from Revision C (May 2017) to Revision D (September 2020)	Page
• VDD を VDD5 に変更.....	4
• 「絶対最大定格」の制御ピンの行で、DIR が VDD5 と VCC33 の両方に含まれていた VDD5 から DIR を削除.....	6
• 「推奨動作条件」の表から $C_{(bus,I2C)}$ を削除.....	6
• から I ² C に 3.3V を使用する場合、VDD が常に 3V を上回ることを確認する必要があります。から I ² C に 3.3V を使用する場合、VDD5 が常に 3V を上回ることを確認する必要があります.....	7
• 「タイミング要件」表の「I ² C(SDA, SCL)」セクションを変更.....	9
• 「タイミング要件」表のセクションに t_{ENnCC_HI} パラメータを追加.....	9
• 「タイミング要件」表のセクションに t_{VDD5V_PG} パラメータを追加.....	9
• セクション「DFP/ ソース - ダウンストリーム側ポート」に VBUS が VSafe0V になるまで ID ピンは High のままであるという注を追加。.....	15
• 変更前:CC1 で適切なスレッショルド内の電圧レベルが検出されると、DIR ピンは Low になります。変更後:CC1 で適切なスレッショルド内の電圧レベルが検出されると、DIR ピンは High になります。.....	17
• 変更前:CC2 で適切なスレッショルド内の電圧レベルが検出されると、DIR ピンは High になります。変更後:CC2 で適切なスレッショルド内の電圧レベルが検出されると、DIR ピンは Low になります。.....	17
• から HD3SS3220 は、UFP、DFP、DRP モードでオーディオ アクセサリおよびデバッグ アクセサリをサポートしています。から HD3SS3220 は、UFP、DFP、DRP モードでオーディオ アクセサリおよびデバッグ アクセサリをデフォルトでサポートしています。.....	17
• DISABLE_UFP_ACCESSORY レジスタを設定することにより UFP アクセサリのサポートをディセーブルできるという注を追加。.....	17
• 「VDD5 および VCC33 のパワーオン要件」セクションを追加.....	19
• 「デッド バッテリ」セクションからフェイルセーフでないピンに関する注を削除(この情報は「VDD5 および VCC33 のパワーオン要件」セクションにあるため)。.....	21

Changes from Revision B (September 2016) to Revision C (May 2017)	Page
• R_{VBUS} の値を追加: 最小値 = 855、代表値 = 887、最大値 = 920K Ω	7

Changes from Revision A (August 2016) to Revision B (September 2016)	Page
• 「絶対最大定格」でピン CC1 および CC2 の値を最小値 = -0.3、最大値 = VDD5 + 0.3 から最小値 = -0.3、最大値 = 6 に変更	6

Changes from Revision * (December 2016) to Revision A (August 2016)	Page
• 「絶対最大定格」、制御ピンから「ENn_MUX」を削除	6
• 「ESD 定格」で注 1 から「 $\pm XXXV$ と記載されているピンは実際にはより高い性能を持つ可能性があります」というテキストを削除.....	6
• 「推奨動作条件」に「VDD5 電源ランプ時間」を追加.....	6
• 「推奨動作条件」で「VBUS_DET ピンの外部抵抗」の最小値を $890K\Omega$ から $880K\Omega$ に変更.....	6
• 図 7-1 で CC1 と CC2 の位置を交換.....	30
• 図 7-2 で CC1 と CC2 の位置を交換.....	32
• 図 7-3 で CC1 と CC2 の位置を交換.....	34

12 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスについて利用可能な最新のデータです。このデータは予告なく変更されることがあります、ドキュメントが改訂される場合もあります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ（データシートを含みます）、設計リソース（リファレンス デザインを含みます）、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または ti.com やかかる テキサス・インスツルメンツ製品の関連資料などのいづれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

Copyright © 2025, Texas Instruments Incorporated

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
HD3SS3220IRNHR	Active	Production	WQFN (RNH) 30	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	HD3220
HD3SS3220IRNHR.A	Active	Production	WQFN (RNH) 30	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	HD3220
HD3SS3220IRNHT	Active	Production	WQFN (RNH) 30	250 SMALL T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	HD3220
HD3SS3220IRNHT.A	Active	Production	WQFN (RNH) 30	250 SMALL T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	HD3220
HD3SS3220IRNHTG4	Active	Production	WQFN (RNH) 30	250 SMALL T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	HD3220
HD3SS3220IRNHTG4.A	Active	Production	WQFN (RNH) 30	250 SMALL T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	HD3220
HD3SS3220LRNHR	Active	Production	WQFN (RNH) 30	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	HD322L
HD3SS3220RNHR	Active	Production	WQFN (RNH) 30	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	0 to 70	HD3220
HD3SS3220RNHR.A	Active	Production	WQFN (RNH) 30	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	0 to 70	HD3220
HD3SS3220RNHT	Active	Production	WQFN (RNH) 30	250 SMALL T&R	Yes	NIPDAU	Level-1-260C-UNLIM	0 to 70	HD3220
HD3SS3220RNHT.A	Active	Production	WQFN (RNH) 30	250 SMALL T&R	Yes	NIPDAU	Level-1-260C-UNLIM	0 to 70	HD3220
HD3SS3220RNHTG4	Active	Production	WQFN (RNH) 30	250 SMALL T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	HD3220
HD3SS3220RNHTG4.A	Active	Production	WQFN (RNH) 30	250 SMALL T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	HD3220

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.



⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.


Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.


TAPE AND REEL INFORMATION


A0	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
HD3SS3220IRNHR	WQFN	RNH	30	3000	330.0	12.4	2.8	4.8	1.2	4.0	12.0	Q1
HD3SS3220IRNHR	WQFN	RNH	30	3000	330.0	12.4	2.8	4.8	1.2	4.0	12.0	Q1
HD3SS3220IRNHT	WQFN	RNH	30	250	180.0	12.4	2.8	4.8	1.2	4.0	12.0	Q1
HD3SS3220IRNHT	WQFN	RNH	30	250	180.0	12.4	2.8	4.8	1.2	4.0	12.0	Q1
HD3SS3220IRNHTG4	WQFN	RNH	30	250	180.0	12.4	2.8	4.8	1.2	4.0	12.0	Q1
HD3SS3220LRNHR	WQFN	RNH	30	3000	330.0	12.4	2.8	4.8	1.2	4.0	12.0	Q1
HD3SS3220RNHR	WQFN	RNH	30	3000	330.0	12.4	2.8	4.8	1.2	4.0	12.0	Q1
HD3SS3220RNHR	WQFN	RNH	30	3000	330.0	12.4	2.8	4.8	1.2	4.0	12.0	Q1
HD3SS3220RNHT	WQFN	RNH	30	250	180.0	12.4	2.8	4.8	1.2	4.0	12.0	Q1
HD3SS3220RNHT	WQFN	RNH	30	250	180.0	12.4	2.8	4.8	1.2	4.0	12.0	Q1
HD3SS3220RNHTG4	WQFN	RNH	30	250	180.0	12.4	2.8	4.8	1.2	4.0	12.0	Q1

TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
HD3SS3220IRNHR	WQFN	RNH	30	3000	346.0	346.0	33.0
HD3SS3220IRNHR	WQFN	RNH	30	3000	367.0	367.0	35.0
HD3SS3220IRNHT	WQFN	RNH	30	250	210.0	185.0	35.0
HD3SS3220IRNHT	WQFN	RNH	30	250	182.0	182.0	20.0
HD3SS3220IRNHTG4	WQFN	RNH	30	250	182.0	182.0	20.0
HD3SS3220LRNHR	WQFN	RNH	30	3000	346.0	346.0	33.0
HD3SS3220RNHR	WQFN	RNH	30	3000	346.0	346.0	33.0
HD3SS3220RNHR	WQFN	RNH	30	3000	360.0	360.0	36.0
HD3SS3220RNHT	WQFN	RNH	30	250	210.0	185.0	35.0
HD3SS3220RNHT	WQFN	RNH	30	250	182.0	182.0	20.0
HD3SS3220RNHTG4	WQFN	RNH	30	250	182.0	182.0	20.0


PACKAGE OUTLINE

RNH0030A



WQFN - 0.8 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



4221819/B 10/2017

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
 2. This drawing is subject to change without notice.
 3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

EXAMPLE BOARD LAYOUT



RNH0030A

WQFN - 0.8 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:18X



SOLDER MASK DETAILS

4221819/B 10/2017

NOTES: (continued)


4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).

EXAMPLE STENCIL DESIGN

RNH0030A

WQFN - 0.8 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.1 mm THICK STENCIL

EXPOSED PAD
82% PRINTED SOLDER COVERAGE BY AREA
SCALE:20X

4221819/B 10/2017

NOTES: (continued)

5. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したもので、(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2026, Texas Instruments Incorporated

最終更新日：2025 年 10 月