

INA141 高精度、低消費電力、G = 10V/V または 100V/V、計測アンプ

1 特長

- 低いオフセット電圧:
 - G = 100V/V で最大 50 μ V
- 低いドリフト:
 - G = 100V/V で最大 0.5 μ V/ $^{\circ}$ C
- 高精度のゲイン:
 - G = 10V/V で $\pm 0.05\%$
- 低い入力バイアス電流:
 - 最大 5nA
- 高 CMR:
 - 117dB (最小値)
- 最大 $\pm 40V$ の入力保護
- 幅広い電源電圧範囲: $\pm 2.25V \sim \pm 18V$
- 低い静止電流: 750 μ A

2 アプリケーション

- 温度トランシミッタ
- 医療用計測機器
- データ・アクイジション (DAQ)
- プロセス分析 (pH、ガス、濃度、力、湿度)

3 説明

INA141 は、精度の優れた低消費電力の汎用計測アンプです。本デバイスは、用途が広い 3 オペアンプ設計を採用しており、サイズが小型であるため、広範なアプリケーションに非常に適しています。電流帰還入力回路により、高いゲインでも広い帯域幅が得られます (G = 100V/V で 200kHz)。

シンプルなピン接続により、外付け抵抗なしで 10V/V または 100V/V の高精度ゲインを設定できます。内部入力保護機能は、損傷なしに $\pm 40V$ まで耐えられます。

INA141 はレーザートリムにより、非常に低いオフセット電圧 (50 μ V) とドリフト係数 (0.5 μ V/ $^{\circ}$ C)、高い同相除去 (G = 100V/V で 117dB) を実現しています。このデバイスは最低 $\pm 2.25V$ の電源で動作し、静止電流はわずか 750 μ A です。


INA141 は 8 ピン SOIC パッケージで供給され、-40 $^{\circ}$ C ~ +85 $^{\circ}$ C の温度範囲で動作が規定されています。

パッケージ情報

部品番号	パッケージ ⁽¹⁾	パッケージ サイズ ⁽²⁾
INA141	D (SOIC, 8)	4.9mm × 6mm

(1) 利用可能なすべてのパッケージについては、データシートの末尾にある注文情報を参照してください。

(2) パッケージ サイズ (長さ × 幅) は公称値であり、該当する場合にビンも含まれます。



基本的な接続



このリソースの元の言語は英語です。翻訳は概要を便宜的に提供するもので、自動化ツール（機械翻訳）を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

目次

1 特長.....	1	6 アプリケーションと実装.....	13
2 アプリケーション.....	1	6.1 使用上の注意.....	13
3 説明.....	1	7 デバイスおよびドキュメントのサポート.....	18
4 ピン構成および機能.....	3	7.1 デバイスの命名規則.....	18
5 仕様.....	4	7.2 ドキュメントの更新通知を受け取る方法.....	18
5.1 絶対最大定格.....	4	7.3 サポート・リソース.....	18
5.2 ESD 定格.....	4	7.4 商標.....	18
5.3 推奨動作条件.....	4	7.5 静電気放電に関する注意事項.....	18
5.4 熱に関する情報.....	4	7.6 用語集.....	18
5.5 電気的特性.....	5	8 改訂履歴.....	19
5.6 代表的特性.....	8	9 メカニカル、パッケージ、および注文情報.....	20

4 ピン構成および機能




図 4-1. D パッケージ、8 ピン SOIC (上面図)

表 4-1. ピンの機能

ピン		タイプ	説明
名称	番号		
J	1, 8	入力	ゲイン選択。 G = 10V/V (短絡されていない場合) G = 100V/V (短絡されている場合) 0.5Ω の抵抗によりゲインが 0.1% 低下します。
リファレンス(基準電圧)入力	5	入力	リファレンス入力。このピンは、低インピーダンスで駆動する必要があります
V-	4	—	負電源
V ⁺	7	—	正電源
V ⁻ _{IN}	2	入力	負(反転)入力
V ⁺ _{IN}	3	入力	正(非反転)入力
V _O	6	出力	出力

5 仕様

注

TI では、このデバイスの複数の製造フローを認定済みです。性能の違いは、チップの原産拠点 (CSO) によってラベル付けされています。システムの堅牢性を確保するために、すべてのフローを考慮した設計を強く推奨します。詳細については、[セクション 8.1](#) を参照してください。

5.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り)⁽¹⁾

			最小値	最大値	単位
V _S	電源電圧	デュアル電源、V _S = (V+) - (V-)		±18	V
		シングル電源、V _S = (V+) - 0V		36	
	入力電圧			±40	V
	(グランドへの) 出力短絡 ⁽²⁾		連続		
T _A	動作温度		-40	125	°C
T _{stg}	保存温度		-40	125	°C
T _J	接合部温度			150	°C
	リード温度 (半田付け、10 秒)			300	°C

(1) 「絶対最大定格」外での操作は、デバイスに恒久的な損傷を引き起こす可能性があります。「絶対最大定格」は、これらの条件において、または「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを暗に示すものではありません。「絶対最大定格」の範囲内であっても「推奨動作条件」の範囲外で使用した場合、本デバイスは完全に機能するとは限らず、このことが本デバイスの信頼性、機能、性能に影響を及ぼし、本デバイスの寿命を縮める可能性があります。

(2) V_S / 2 への短絡

5.2 ESD 定格

			値	単位
V _(ESD)	静電放電	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 準拠 ⁽¹⁾	±2000	V
		デバイス帶電モデル (CDM)、ANSI/ESDA/JEDEC JS-002 準拠 ⁽²⁾	±250	

- (1) JEDEC ドキュメント JEP155 には、500V HBM であれば標準的な ESD 管理プロセスにより安全な製造が可能であると記載されています。
(2) JEDEC ドキュメント JEP157 には、250V CDM であれば標準的な ESD 管理プロセスにより安全な製造が可能であると記載されています。

5.3 推奨動作条件

自由気流での動作温度範囲内 (特に記述のない限り)

			最小値	標準値	最大値	単位
V _S	電源電圧	単電源	4.5	30	36	V
		両電源	±2.25	±15	±18	
T _A	規定温度		-40		85	°C

5.4 热に関する情報

	熱評価基準 ⁽¹⁾	INA141	単位
		D (SOIC)	
		8 ピン	
θ _{JA}	接合部から周囲への熱抵抗	150	°C/W
R _{θJA}	接合部から周囲への熱抵抗	110	°C/W
R _{θJC(top)}	接合部からケース (上面) への熱抵抗	57	°C/W
R _{θJB}	接合部から基板への熱抵抗	54	°C/W
Ψ _{JT}	接合部から上面への特性パラメータ	11	°C/W
Ψ _{JB}	接合部から基板への特性パラメータ	53	°C/W

- (1) 従来および最新の熱評価基準の詳細については、『半導体および IC パッケージの熱評価基準』アプリケーション ノートを参照してください。

5.5 電気的特性

$T_A = 25^\circ\text{C}$, $V_S = \pm 15\text{V}$, $R_L = 10\text{k}\Omega$, $V_{\text{REF}} = 0\text{V}$, $V_{\text{CM}} = V_S / 2$, $G = 10\text{V/V}$ のとき、すべてのチップ原産拠点 (CSO) (特に記述のない限り)

パラメータ		テスト条件			最小値	標準値	最大値	単位
入力								
V_{OS}	オフセット電圧 (RTI)	G = 10V/V	CSO: SHE	INA141P, INA141U	±50	±100		μV
				INA141PA, INA141UA	±50	±250		
			CSO: TID	INA141U	±9.2	±80		
				INA141UA	±9.2	±200		
		G = 100V/V	CSO: SHE	INA141P, INA141U	±20	±50		
				INA141PA, INA141UA	±20	±125		
			CSO: TID	INA141U	±3.8	±50		
				INA141UA	±3.8	±125		
PSRR	電源除去比 (RTI)	G = 10V/V, $T_A = -40^\circ\text{C} \sim +85^\circ\text{C}$	CSO: SHE	INA141P, INA141U	±0.5	±2		$\mu\text{V}/^\circ\text{C}$
				INA141PA, INA141UA	±0.5	±2.5		
			CSO: TID	INA141U	±0.2	±2		
				INA141UA	±0.2	±2.5		
		G = 100V/V, $T_A = -40^\circ\text{C} \sim +85^\circ\text{C}$	CSO: SHE	INA141P, INA141U	±0.2	±0.5		
				INA141PA, INA141UA	±0.2	±1.5		
			CSO: TID	INA141U	±0.04	±0.5		
				INA141UA	±0.04	±1.5		
CMRR	同相除去	$V_S = \pm 2.25\text{V} \sim \pm 18\text{V}$	INA141P, INA141U	G = 10V/V	±2	±10		$\mu\text{V}/\text{V}$
			INA141PA, INA141UA	G = 100V/V	±0.4	±1		
			INA141P, INA141U	G = 10V/V	±2	±20		
			INA141PA, INA141UA	G = 100V/V	±0.4	±3		
	長期安定性	G = 10V/V			0.5			$\mu\text{V}/\text{mo}$
		G = 100V/V			0.2			
	入力インピーダンス	差動			100 2			$\text{G}\Omega \parallel \text{pF}$
		同相			100 9			
V_{CM}	同相電圧 ⁽¹⁾	$V_O = 0\text{V}$			(V-) +2	(V+) -2	V	
CMRR	同相除去	$V_{\text{CM}} = \pm 13\text{V}$, $\Delta R_S = 1\text{k}\Omega$	INA141P, INA141U	G = 10V/V	100	106		dB
			INA141PA, INA141UA	G = 100V/V	117	125		
			INA141PA, INA141UA	G = 10V/V	93	100		
			INA141PA, INA141UA	G = 100V/V	110	120		
入力バイアス電流								
I_B	入力バイアス電流	INA141P, INA141U			±2	±5		nA
		INA141PA, INA141UA			±2	±10		
	入力バイアス電流ドリフト	$T_A = -40^\circ\text{C} \sim +85^\circ\text{C}$			±30		pA/°C	
I_{OS}	入力オフセット電流	INA141P, INA141U			±1	±5		nA
		INA141PA, INA141UA			±1	±10		
	入力オフセット電流ドリフト	$T_A = -40^\circ\text{C} \sim +85^\circ\text{C}$			±30		pA/°C	
ノイズ								

5.5 電気的特性 (続き)

$T_A = 25^\circ\text{C}$ 、 $V_S = \pm 15\text{V}$ 、 $R_L = 10\text{k}\Omega$ 、 $V_{\text{REF}} = 0\text{V}$ 、 $V_{\text{CM}} = V_S / 2$ 、 $G = 10\text{V/V}$ のとき、すべてのチップ原産拠点 (CSO) (特に記述のない限り)

パラメータ		テスト条件			最小値	標準値	最大値	単位
e_N	電圧ノイズ (RTI)	$G = 10\text{V/V}, R_S = 0\Omega$	$f = 10\text{Hz}$	CSO: SHE	22			nV/ $\sqrt{\text{Hz}}$
				CSO: TID	15.2			
			$f = 100\text{Hz}$	CSO: SHE	13			
				CSO: TID	14.6			
		$G = 100\text{V/V}, R_S = 0\Omega$	$F = 1\text{kHz}$	CSO: SHE	12			μV_{PP}
				CSO: TID	15.1			
			$f_B = 0.1\text{Hz} \sim 10\text{Hz}$	CSO: SHE	0.6			
				CSO: TID	0.37			
I_n	電流ノイズ	$f = 10\text{Hz}$	$f = 10\text{Hz}$	CSO: SHE	10			nV/ $\sqrt{\text{Hz}}$
				CSO: TID	7.5			
			$f = 100\text{Hz}$	CSO: SHE	8			
				CSO: TID	7.5			
		$F = 1\text{kHz}$	$F = 1\text{kHz}$	CSO: SHE	8			μV_{PP}
				CSO: TID	7.4			
			$f_B = 0.1\text{Hz} \sim 10\text{Hz}$	CSO: SHE	0.2			
				CSO: TID	0.17			

ゲイン

G	ゲイン				10	100	V/V	
GE	ゲイン誤差	$V_O = \pm 13.6\text{V}$	INA141P、 INA141U	$G = 10\text{V/V}$	± 0.01	± 0.05	% FSR の %	
				$G = 100\text{V/V}$	± 0.03	± 0.075		
			INA141PA、 INA141UA	$G = 10\text{V/V}$	± 0.01	± 0.15		
				$G = 100\text{V/V}$	± 0.03	± 0.15		
ゲインドリフト ⁽²⁾		$G = 10\text{V/V}$ または 100V/V 、 $T_A = -40^\circ\text{C} \sim +85^\circ\text{C}$			± 2	± 10	ppm/ $^\circ\text{C}$	
ゲインの非直線性		INA141P、INA141U	$G = 10\text{V/V}$		± 0.0003	± 0.001	FSR の %	
			$G = 100\text{V/V}$		± 0.0005	± 0.002		
		INA141PA、 INA141UA	$G = 10\text{V/V}$		± 0.0003	± 0.002		
			$G = 100\text{V/V}$		± 0.0005	± 0.004		

出力

	出力電圧	CSO: SHE			$(V-) + 1.4 (V\pm) \mp 0.9 (V+) - 1.4$		V
		CSO: TID			$(V-) + 0.15$	$(V+) - 0.15$	
C_L	負荷容量	安定動作			1000		pF
I_{sc}	短絡電流	$V_S/2$ まで連続			± 20		mA

周波数応答

BW	帯域幅、-3dB	$G = 10\text{V/V}$	CSO: SHE		994	kHz
			CSO: TID		610	
			$G = 100\text{V/V}$		200	

5.5 電気的特性 (続き)

$T_A = 25^\circ\text{C}$ 、 $V_S = \pm 15\text{V}$ 、 $R_L = 10\text{k}\Omega$ 、 $V_{\text{REF}} = 0\text{V}$ 、 $V_{\text{CM}} = V_S / 2$ 、 $G = 10\text{V/V}$ のとき、すべてのチップ原産拠点 (CSO) (特に記述のない限り)

パラメータ		テスト条件		最小値	標準値	最大値	単位
SR	スルーレート	$G = 10\text{V/V}$ 、 $V_O = \pm 10\text{V}$	CSO: SHE	4			$\text{V}/\mu\text{s}$
			CSO: TID	2			
t_S	セトリング タイム	0.01% まで、 $V_O = \pm 5\text{V}$	$G = 10\text{V/V}$	7			μs
			$G = 100\text{V/V}$	9			
	過負荷からの回復	50% の入力過負荷		4			μs
電源							
I_Q	静止時電流	$V_{\text{IN}} = 0\text{V}$	CSO: SHE	± 750	± 800		μA
			CSO: TID	± 590	± 800		

- (1) 入力同相電圧は出力電圧によって変化します。「代表的特性」を参照してください。
- (2) ウェハー テストにより規定されています。

5.6 代表的特性

$T_A = 25^\circ\text{C}$ 、 $V_S = \pm 15\text{V}$ 、 $V_{\text{REF}} = 0\text{V}$ 、 $G = 10\text{V/V}$ 、 $\text{VCM} = V_S / 2$ 、 $R_L = 10\text{k}\Omega$ のとき、すべてのチップ原産拠点 (CSO) (特に記述のない限り)




図 5-1. ゲインと周波数との関係




図 5-2. ゲインと周波数との関係




図 5-3. 同相除去比と周波数との関係




図 5-4. 同相除去比と周波数との関係




図 5-5. 正の電源除去比と周波数との関係










図 5-6. 正の電源除去比と周波数との関係

5.6 代表的特性 (続き)

$T_A = 25^\circ\text{C}$ 、 $V_S = \pm 15\text{V}$ 、 $V_{\text{REF}} = 0\text{V}$ 、 $G = 10\text{V/V}$ 、 $\text{VCM} = V_S / 2$ 、 $R_L = 10\text{k}\Omega$ のとき、すべてのチップ原産拠点 (CSO) (特に記述のない限り)



5.6 代表的特性 (続き)

$T_A = 25^\circ\text{C}$ 、 $V_S = \pm 15\text{V}$ 、 $V_{\text{REF}} = 0\text{V}$ 、 $G = 10\text{V/V}$ 、 $\text{VCM} = V_S / 2$ 、 $R_L = 10\text{k}\Omega$ のとき、すべてのチップ原産拠点 (CSO) (特に記述のない限り)




図 5-13. 静止電流およびスルーレートと温度との関係




図 5-14. 静止電流およびスルーレートと温度との関係




図 5-15. 入力過電圧 V/I 特性




図 5-16. 入力オフセット電圧ウォームアップ





図 5-17. 入力バイアス電流と温度との関係




CSO: SHE

図 5-18. 出力電圧スイングと出力電流との関係


5.6 代表的特性 (続き)

$T_A = 25^\circ\text{C}$ 、 $V_S = \pm 15\text{V}$ 、 $V_{\text{REF}} = 0\text{V}$ 、 $G = 10\text{V/V}$ 、 $\text{VCM} = V_S / 2$ 、 $R_L = 10\text{k}\Omega$ のとき、すべてのチップ原産拠点 (CSO) (特に記述のない限り)




CSO: TID

図 5-19. 正の出力電圧スイングと出力電流との関係




CSO: TID

図 5-20. 負の出力電圧スイングと出力電流との関係



CSO: SHE

図 5-21. 出力電圧スイングと電源電圧との関係



CSO: SHE

図 5-22. 短絡出力電流と温度との関係




図 5-23. 最大出力電圧と周波数との関係





図 5-24. 全高調波歪 + ノイズと周波数との関係

5.6 代表的特性 (続き)

$T_A = 25^\circ\text{C}$ 、 $V_S = \pm 15\text{V}$ 、 $V_{\text{REF}} = 0\text{V}$ 、 $G = 10\text{V/V}$ 、 $\text{VCM} = V_S / 2$ 、 $R_L = 10\text{k}\Omega$ のとき、すべてのチップ原産拠点 (CSO) (特に記述のない限り)



6 アプリケーションと実装

注

以下のアプリケーション情報は、TI の製品仕様に含まれるものではなく、TI ではその正確性または完全性を保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

6.1 使用上の注意

図 6-1 は、INA141 の動作に必要な基本的な接続を示しています。ノイズが多い、またはハイ インピーダンスの電源を使用するアプリケーションでは、デバイスのピンの近くにデカップリング コンデンサが必要です。




図 6-1. 基本的な接続

出力は、通常接地された出力基準 (Ref) ピンを基準にします。良好な同相除去を維持するには、この接続を低インピーダンスにする必要があります。Ref ピンと直列に 8Ω の抵抗を接続すると、標準的なデバイスは CMR が約 80dB ($G = 10V/V$) まで低下します。

6.1.1 ゲインの設定

ゲインはジャンパ接続で選択します (図 6-1 を参照)。ジャンパを取り付けていない状態で、 $G = 10V/V$ 。ジャンパを取り付けた状態で、 $G = 100V/V$ 。優れたゲイン精度を維持するには、このジャンパの直列抵抗を小さくする必要があります。ジャンパと直列に 0.5Ω の抵抗を接続すると、ゲインが 0.1% 低下します。

内部抵抗比はレーザ トリムされ、優れたゲイン精度を実現します。実際の抵抗値は、ここに示されている公称値から約 $\pm 25\%$ 変動する場合があります。

外付け抵抗をジャンパ ピンに接続することで、 $10V/V \sim 100V/V$ のゲインを実現します。ただし、内部抵抗値に $\pm 25\%$ のバラツキがあると、必要な外付け抵抗の値が不確実なため、この構成は推奨されません。コンパニオン モデルである INA128 は、正確にトリムされた内部抵抗を備えており、 $1V/V \sim 10,000V/V$ のゲインを外付け抵抗で設定できます。

6.1.2 ダイナミック性能

標準的な性能曲線「ゲインと周波数との関係」(図 5-1) は、静止電流が小さいにもかかわらず、INA141 が $G = 100V/V$ でも広帯域幅を達成していることを示しています。この広帯域幅は、INA141 の電流帰還トポロジによるものです。 $G = 100V/V$ の場合も、セトリング タイムは良好に維持されています。

6.1.3 ノイズ性能

INA141 は、ほとんどのアプリケーションで超低ノイズを実現します。低周波ノイズは、 $0.1Hz \sim 10Hz$ の範囲で約 $0.2\mu V_{PP}$ です ($G = 100V/V$)。INA141 は、最新のチョッパ安定化アンプと比較して、ノイズが大幅に改善されています。

6.1.4 オフセットのトリミング

INA141 は、低いオフセット電圧とオフセット電圧ドリフトを実現するようにレーザートリムされています。大半のアプリケーションでは、外部オフセット調整は必要ありません。図 6-2 は、出力オフセット電圧をトリミングするためのオプション回路を示しています。Ref ピンに印加された電圧は、出力に加算されます。オペアンプ バッファにより、Ref ピンのインピーダンスを低くし、良好な同相信号除去を維持しています。




図 6-2. 出力オフセット電圧のオプションのトリミング

6.1.5 入力バイアス電流のリターンパス

INA141 の入力インピーダンスは約 $10^{10}\Omega$ と非常に高くなります。ただし、両方の入力に対して、入力バイアス電流のパスを用意する必要があります。この入力バイアス電流は約 $\pm 2nA$ です。大きい入力インピーダンスは、入力電圧が変化した場合でも、入力バイアス電流の変化がごくわずかであることを意味します。

正常な動作を実現するために、入力回路はこの入力バイアス電流に対してパスを用意する必要があります。図 6-3 は、さまざまな入力バイアス電流パスを示しています。バイアス電流パスがないと、入力は INA141 の同相範囲を超える電位に対してフローティングし、入力アンプが飽和します。

差動ソース抵抗が低い場合、バイアス電流の帰路を 1 つの入力に接続できます (図 6-3 の熱電対の例を参照)。ソースインピーダンスがより高い場合、二つの等価の抵抗を使用すると、バイアス電流による入力オフセット電圧の低下という優位性があるため平衡な入力を実現でき、高周波の同相除去を改善できます。




図 6-3. 入力同相電流バスの供給

6.1.6 入力同相範囲

INA141 の入力回路の線形入力電圧範囲は、正電源電圧より約 1.4V 低い値から、負電源電圧より 1.7V 高い値までです。差動入力電圧が原因で出力電圧は上昇しますが、線形入力範囲はアンプ A_1 および A_2 の出力電圧スイングによって制限されます。したがって、リニア同相入力範囲は、アンプ全体の出力電圧に関係します。この動作は電源電圧にも依存します（「同相入力範囲と出力電圧との関係」のプロット、図 5-9 および図 5-10 を参照）。

入力過負荷により、出力電圧が一見正常に見える場合があります。たとえば、入力過負荷状態によって両方の入力アンプが正の出力スイング制限まで駆動されると、出力アンプによって測定される差動電圧はゼロに近くなります。両方の入力が過負荷になっていても、INA141 の出力は 0V に近くなります。

6.1.7 低電圧動作

INA141 は、最小 $\pm 2.25V$ の電源で動作できます。 $\pm 2.25V \sim \pm 18V$ の範囲の電源で、優れた性能を維持します。ほとんどのパラメータは、この電源電圧範囲全体でわずかに変動します（「標準的な性能曲線」を参照）。低電源電圧で動作する場合は、入力電圧がリニア動作範囲内に維持されるように細心の注意を払う必要があります。内部ノードの電圧スイング要件により、低電源電圧で同相入力範囲が制限されます。「同相入力範囲と出力電圧との関係」の代表的特性プロット、図 5-9 および図 5-10 は、 $\pm 15V$ 、 $\pm 5V$ 、 $\pm 2.5V$ 電源のリニア動作範囲を示しています。

6.1.8 入力保護

INA141 の入力は、最大 $\pm 40V$ の電圧に対して個別に保護されています。たとえば、ある入力で $-40V$ 、別の入力で $+40V$ の状態が発生しても、損傷は発生しません。各入力の内部回路は、通常の信号の状態では直列インピーダンスが低くなります。等価な保護を実現するために、直列入力抵抗は過剰なノイズの原因となります。入力が過負荷になった場合、保護回路は入力電流を約 $1.50mA \sim 5mA$ の安全な値に制限します。電源が接続解除された場合やオフになった場合でも、入力は保護されます。




図 6-4. 右脚駆動付き ECG アンプ




図 6-5. ブリッジアンプ





図 6-6. AC 結合計測アンプ



ISA TYPE	MATERIAL	SEEBECK COEFFICIENT ($\mu\text{V}/^\circ\text{C}$)	R_1, R_2
E	+ Chromel - Constantan	58.5	66.5k Ω
J	+ Iron - Constantan	50.2	76.8k Ω
K	+ Chromel - Alumel	39.4	97.6k Ω
T	+ Copper - Constantan	38.0	102k Ω

図 6-7. RTD の冷接点補償機能を搭載した熱電対アンプ




図 6-8. 差動電圧 / 電流コンバータ

7 デバイスおよびドキュメントのサポート

テキサス・インスツルメンツでは、幅広い開発ツールを提供しています。デバイスの性能の評価、コードの生成、ソリューションの開発を行うためのツールとソフトウェアを以下で紹介します。

7.1 デバイスの命名規則

表 7-1. デバイスの命名規則

部品番号	定義
INA141U	ダイは CSO:SHE または CSO:TID.
INA141U/2K5	
INA141UA	
INA141UA/2K5	
INA141P	ダイは CSO:SHE でのみ製造されています。
INA141PA	

7.2 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

7.3 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計で必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの使用条件を参照してください。

7.4 商標

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

7.5 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

7.6 用語集

テキサス・インスツルメンツ用語集

この用語集には、用語や略語の一覧および定義が記載されています。

8 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision A (August 2023) to Revision B (January 2026)	Page
• 「デバイスフロー情報の説明を「仕様」に追加.....	4
• 「電気的特性」のオフセット電圧 (RTI) に各種の製造プロセス仕様を追加	5
• すべてのチップ原産拠点 (CSO) の条件を「電気的特性」の標準的なテスト条件に追加	5
• 「電気的特性」のオフセット電圧ドリフト (RTI) に各種の製造プロセス仕様を追加	5
• 「電気的特性」の電圧ノイズ (RTI) に各種の製造プロセス仕様を追加	5
• 「電気的特性」の電流ノイズ $f = 10\text{Hz}$ に各種の製造プロセス仕様を追加	5
• 「電気的特性」の電流ノイズ $f = 1\text{kHz}$ に各種の製造プロセス仕様を追加	5
• 「電気的特性」の出力電圧に各種の製造プロセス仕様を追加	5
• 「電気的特性」に、帯域幅 (-3dB, G = 10V/V) に関する各種の製造プロセス仕様を追加	5
• 「電気的特性」に、スルーレートに関する各種の製造プロセス仕様を追加	5
• 「電気的特性」に、静止電流に関する各種の製造プロセス仕様を追加	5
• 「代表的特性」の標準的なテスト条件に「すべてのチップの原産拠点 (CSO)」の条件を追加.....	8
• CSO:SHE を、「代表的特性」の「ゲインと周波数との関係」、「同相信号除去と周波数との関係」、「正の電源除去と周波数との関係」、「負の電源除去と周波数との関係」、「入力換算ノイズと周波数との関係」、「出力電圧スイングと電源電圧との関係」、「短絡出力電流と温度との関係」の曲線に追加	8
• CSO:TID を、「代表的特性」の「静止電流およびスルーレートと温度との関係」、「正の出力電圧スイングと出力電流との関係」、「負の出力電圧スイングと出力電流との関係」、「小信号ステップ応答」、「大信号ステップ応答」の曲線に追加	8
• 「ゲインと周波数との関係」、「同相信号除去と周波数との関係」、「正の電源除去と周波数との関係」、「負の電源除去と周波数との関係」、および「入力換算ノイズと周波数との関係」の曲線を CSO: TID に追加（「代表的特性」）.....	8
• 「静止電流およびスルーレートと温度との関係」、「出力電圧スイングと出力電流との関係」、「小信号ステップ応答」、「大信号ステップ応答」の曲線を CSO: SHE に追加（「代表的特性」）.....	8
• 「デバイスの命名規則」に型番のフロー情報表を追加	18

Changes from Revision * (September 2000) to Revision A (August 2023)	Page
ドキュメント全体にわたって表、図、相互参照の採番方法を更新.....	1
「パッケージ情報」表、「ピン構成および機能」セクション、「仕様」セクション、「ESD 定格」セクション、「推奨動作条件」セクション、「熱に関する情報」セクション、「アプリケーションと実装」セクション、「デバイスおよびドキュメントのサポート」セクション、「メカニカル、パッケージ、および注文情報」セクションを追加.....	1
データシートから PDIP パッケージを削除.....	1
「絶対最大定格」に単一電源の仕様を追加.....	4
「絶対最大定格」の (グランドへの) 出力短絡は $VS / 2$ への短絡を指すことを明示する注記を追加.....	4
「電気的特性」のオフセット電圧と温度との関係の仕様に「 $TA = -40^{\circ}\text{C} \sim +85^{\circ}\text{C}$ 」のテスト条件を追加し、「オフセット電圧ドリフト」に名称を変更	5
テスト条件「 $VREF = 0\text{V}, VCM = VS / 2, G = 10$ 」をタイトルの下に追加.....	5
「電気的特性」の同相電圧の標準値を削除し、1 行に統合	5
「電気的特性」のバイアス電流と温度との関係の仕様に「 $TA = -40^{\circ}\text{C} \sim +85^{\circ}\text{C}$ 」のテスト条件を追加し、明確化のため入力バイアス電流ドリフトに名称を変更	5
「電気的特性」のオフセット電流と温度との関係の仕様に「 $TA = -40^{\circ}\text{C} \sim +85^{\circ}\text{C}$ 」のテスト条件を追加し、明確化のため入力オフセット電流ドリフトに名称を変更	5
「電気的特性」のゲイン誤差と温度との関係に「 $TA = -40^{\circ}\text{C} \sim +85^{\circ}\text{C}$ 」のテスト条件を追加し、明確化のためゲインドリフトに名称を変更	5
「電気的特性」のパラメータ名を「電圧 - 正」および「電圧 - 負」から「出力電圧」に変更	5
明確化のため、「電気的特性」の短絡電流仕様に「 $VS / 2 \sim \text{連続}$ 」のテスト条件を追加	5
短絡電流の代表値を $+6/-15\text{mA}$ から $\pm 20\text{mA}$ に変更.....	5
「電気的特性」の帯域幅の代表値を 1MHz から 610kHz に変更	5
「電気的特性」のスルーレートの代表値を $4\text{V}/\mu\text{s}$ から $2\text{V}/\mu\text{s}$ に変更	5
「電気的特性」から冗長な電圧範囲、動作温度範囲、仕様温度範囲の仕様を削除.....	5
図 6-2「同相信号除去と周波数との関係」を変更	8
図 6-8「静止電流およびスルーレートと温度との関係」を変更	8
「出力電圧スイングと出力電流との関係」のシングルプロットを、図 6-12「正の出力電圧スイングと出力電流との関係」および図 6-12「負の出力電圧スイングと出力電流との関係」に変更	8
図 6-18「小信号ステップ応答」を変更	8
図 6-19「大信号ステップ応答」を変更	8
図 6-20「入力換算電圧ノイズ $0.1\text{Hz} \sim 10\text{Hz}$ 」を変更	8
「アプリケーション情報」セクションの末尾にある G を 1 から 10V/V に変更	13
「入力バイアス電流と同相入力電圧との関係」プロットへの参照を削除	15

9 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
INA141U	Active	Production	SOIC (D) 8	75 TUBE	Yes	Call TI Nipdau	Level-3-260C-168 HR	-	INA 141U
INA141U.B	Active	Production	SOIC (D) 8	75 TUBE	Yes	Call TI	Level-3-260C-168 HR	-40 to 85	INA 141U
INA141U/2K5	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	Call TI Nipdau	Level-3-260C-168 HR	-	INA 141U
INA141U/2K5.B	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	Call TI	Level-3-260C-168 HR	-40 to 85	INA 141U
INA141UA	Active	Production	SOIC (D) 8	75 TUBE	Yes	Call TI Nipdau	Level-3-260C-168 HR	-40 to 85	INA 141U A
INA141UA.B	Active	Production	SOIC (D) 8	75 TUBE	Yes	Call TI	Level-3-260C-168 HR	-40 to 85	INA 141U A
INA141UA/2K5	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	Call TI Nipdau	Level-3-260C-168 HR	-40 to 85	INA 141U A
INA141UA/2K5.B	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	Call TI	Level-3-260C-168 HR	-40 to 85	INA 141U A

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.


⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.


In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

TAPE AND REEL INFORMATION




A0	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE




*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
INA141U/2K5	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
INA141UA/2K5	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1

TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal


Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
INA141U/2K5	SOIC	D	8	2500	353.0	353.0	32.0
INA141UA/2K5	SOIC	D	8	2500	353.0	353.0	32.0

TUBE


*All dimensions are nominal

Device	Package Name	Package Type	Pins	SPQ	L (mm)	W (mm)	T (μ m)	B (mm)
INA141U	D	SOIC	8	75	506.6	8	3940	4.32
INA141U.B	D	SOIC	8	75	506.6	8	3940	4.32
INA141UA	D	SOIC	8	75	506.6	8	3940	4.32
INA141UA.B	D	SOIC	8	75	506.6	8	3940	4.32


D0008A



PACKAGE OUTLINE

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



4214825/C 02/2019

NOTES:


- Linear dimensions are in inches [millimeters]. Dimensions in parenthesis are for reference only. Controlling dimensions are in inches. Dimensioning and tolerancing per ASME Y14.5M.
- This drawing is subject to change without notice.
- This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed .006 [0.15] per side.
- This dimension does not include interlead flash.
- Reference JEDEC registration MS-012, variation AA.

EXAMPLE BOARD LAYOUT


D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:8X



SOLDER MASK DETAILS

4214825/C 02/2019

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.


7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



SOLDER PASTE EXAMPLE
BASED ON .005 INCH [0.125 MM] THICK STENCIL
SCALE:8X

4214825/C 02/2019

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

重要なお知らせと免責事項

TIは、技術データと信頼性データ(データシートを含みます)、設計リソース(リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Webツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかわらず拒否します。

これらのリソースは、TI製品を使用する設計の経験を積んだ開発者への提供を意図したもので、(1)お客様のアプリケーションに適したTI製品の選定、(2)お客様のアプリケーションの設計、検証、試験、(3)お客様のアプリケーションに該当する各種規格や、他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されているTI製品を使用するアプリケーションの開発の目的でのみ、TIはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TIや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TIおよびその代理人を完全に補償するものとし、TIは一切の責任を拒否します。

TIの製品は、[TIの販売条件](#)、[TIの総合的な品質ガイドライン](#)、[ti.com](#)またはTI製品などに関連して提供される他の適用条件に従い提供されます。TIがこれらのリソースを提供することは、適用されるTIの保証または他の保証の放棄の拡大や変更を意味するものではありません。TIがカスタム、またはカスタマー仕様として明示的に指定していない限り、TIの製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TIはそれらに異議を唱え、拒否します。

Copyright © 2026, Texas Instruments Incorporated

最終更新日：2025年10月