

INA148 $\pm 200V$ 高同相モード電圧、差動アンプ

1 特長

- 高い同相電圧:
 - $+75V$ ($V_S = +5V$ 時)
 - $\pm 200V$ ($V_S = \pm 15V$ 時)
- 固定差動差分ゲイン = $1V/V$
- 低い静止電流: $260\mu A$
- 幅広い電源電圧範囲:
 - シングル電源: $2.7V \sim 36V$
 - デュアル電源: $\pm 1.35V \sim \pm 18V$
- 低ゲイン誤差: 0.075% (最大値)
- 低い非線形性: 0.002% (最大値)
- 高 CMRR: $86dB$
- SOIC-8 パッケージ

2 アプリケーション

- バッテリセル形成とテスト機器
- バッテリ管理システム
- アナログ入力モジュール
- 混合モジュール (AI, AO, DI, DO)
- DC 高速充電パワー モジュール
- ストリング インバータ

3 説明

INA148 は、非常に高い同相入力電圧範囲を持つ高精度の低電力ユニティ ゲイン差動アンプです。このデバイスは、薄膜抵抗ネットワークを備えたモノリシックの高精度バイポーラオペアンプで構成されます。

レーザトリミングされたオンチップの抵抗により、高い差動ゲイン精度 ($1V/V$) と高い同相除去比を実現します。これらの抵抗ネットワークは温度係数が小さいため、温度が変化しても高いゲイン精度と同相モード除去が維持されます。INA148 は、シングル電源とデュアル電源の両方で動作します。


INA148 は SOIC-8 表面実装パッケージで供給され、 $-40^\circ C \sim +85^\circ C$ の産業用温度範囲で動作が規定されています。

パッケージ情報

部品番号	パッケージ ⁽¹⁾	パッケージ サイズ ⁽²⁾
INA148	D (SOIC, 8)	4.9mm × 6mm

(1) 詳細については、[セクション 9](#) を参照してください。

(2) パッケージ サイズ (長さ × 幅) は公称値であり、該当する場合はピンも含まれます。



概略回路図



このリソースの元の言語は英語です。翻訳は概要を便宜的に提供するもので、自動化ツール(機械翻訳)を使用していることがあり、TIでは翻訳の正確性および妥当性につきましては一切保証いたしません。実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

目次

1 特長	1	6.1 アプリケーション情報	12
2 アプリケーション	1	6.2 代表的なアプリケーション	15
3 説明	1	7 デバイスおよびドキュメントのサポート	18
4 ピン構成および機能	2	7.1 デバイス サポート	18
5 仕様	3	7.2 ドキュメントの更新通知を受け取る方法	18
5.1 絶対最大定格	3	7.3 サポート・リソース	18
5.2 推奨動作条件	3	7.4 商標	18
5.3 熱に関する情報	3	7.5 静電気放電に関する注意事項	19
5.4 電気的特性	4	7.6 用語集	19
5.5 代表的特性	6	8 改訂履歴	19
6 アプリケーションと実装	12	9 メカニカル、パッケージ、および注文情報	20

4 ピン構成および機能




図 4-1. D パッケージ、8 ピン SOIC (上面図)

表 4-1. ピンの機能

ピン		タイプ ⁽¹⁾	説明
名称	番号		
-IN	2	I	負(反転)入力
+IN	3	I	正(非反転)入力
NC	5, 8	NC	接続なし。
出力	6	O	出力
リファレンス(基準電圧)入力	1	I	リファレンス入力
V-	4	-	負電源
V+	7	-	正電源

(1) I = 入力、O = 出力、NC = 接続なし。

5 仕様

注

TI は、このデバイスの複数の製造フローを認定済みです。性能の違いには、チップの原産拠点 (CSO) というラベルが付きます。システムの堅牢性を確保するため、すべてのフローを設計することを強く推奨します。詳細情報については、[セクション 7.1](#) をご覧ください。

5.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り)⁽¹⁾

			最小値	最大値	単位
V_S	電源電圧	デュアル電源、 $V_S = (V+) - (V-)$		± 18	V
		シングル電源、 $V_S = (V+) - 0V$		36	
	信号入力ピン	連続		± 200	V
		ピーク (0.1s)		± 500	
	出力短絡 ⁽²⁾		連続		
T_A	動作温度		-55	125	°C
T_{stg}	保存温度		-55	125	°C
	接合部温度			150	°C
	リード温度 (半田付け、10 秒)			300	°C

- (1) 「絶対最大定格」外での操作は、デバイスに恒久的な損傷を引き起こす可能性があります。「絶対最大定格」は、これらの条件において、または「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを暗に示すものではありません。「絶対最大定格」の範囲内であっても「推奨動作条件」の範囲外で使用した場合、本デバイスは完全に機能することは限らず、このことが本デバイスの信頼性、機能性、性能に影響を及ぼし、デバイスの寿命を短縮する可能性があります。
- (2) $V_S / 2$ への短絡

5.2 推奨動作条件

自由気流での動作温度範囲内 (特に記述のない限り)

			最小値	標準値	最大値	単位
V_S	電源電圧	単電源	2.7	30	36	V
		両電源	± 1.35	± 15	± 18	
T_A	規定温度		-40		85	°C

5.3 熱に関する情報

熱評価基準 ⁽¹⁾		INA148	単位
		D (SOIC)	
		8 ピン	
θ_{JA}	接合部から周囲への熱抵抗	150	°C/W

- (1) 従来および最新の熱評価基準の詳細については、[『半導体および IC パッケージの熱評価基準』](#) アプリケーション ノートを参照してください。

5.4 電気的特性

$T_A = 25^\circ\text{C}$ 、 $V_S = \pm 5V \sim \pm 15V$ 、 $R_L = 10\text{k}\Omega$ 、 $V_{\text{REF}} = V_S / 2$ 、 $V_{\text{CM}} = V_S / 2$ のとき、すべてのチップ原産拠点 (CSO)、(特に記述のない限り)

パラメータ		テスト条件		最小値	標準値	最大値	単位		
入力									
V_{OS}	オフセット電圧 (RTI) ^{(1) (4)}	$V_S = \pm 15V$		± 1	± 5	μV			
		$V_S = \pm 5V$		± 1	± 5				
オフセット電圧ドリフト (RTI) ⁽¹⁾		$T_A = -40^\circ\text{C} \sim 85^\circ\text{C}$		± 10		$\mu\text{V}/^\circ\text{C}$			
PSRR	電源除去比 (RTI) ⁽¹⁾	$V_S = \pm 1.35V \sim \pm 18V$	CSO:SHE	± 50	± 400	$\mu\text{V}/\text{V}$			
			CSO:TID	± 3.5	± 80				
V_{CM}	同相電圧 ⁽²⁾	$V_O = 0V$	$V_S = \pm 15V$	-200	200	V			
			$V_S = \pm 5V$	-100	100				
			$V_S = +5V^{(3)}$ 、 $V_{\text{REF}} = V_S / 2$	-47.5	32.5				
			$V_S = +5V^{(3)}$ 、 $V_{\text{REF}} = 0.25V$	-4	75				
CMRR	同相電圧除去	$V_S = \pm 15V$ 、 $V_{\text{CM}} = -200V \sim 200V$ 、 $R_S = 0\Omega$		70	86	dB			
		$V_S = \pm 5V$ 、 $V_{\text{CM}} = -100V \sim 80V$ 、 $R_S = 0\Omega$		70	86				
		$V_S = +5V^{(3)}$ 、 $V_{\text{CM}} = -47.5V \sim 32.5V$ 、 $R_S = 0\Omega$		70	86				
差動入力インピーダンス						2	$\text{M}\Omega$		
コモンモード入力インピーダンス						1			
e_N	電圧ノイズ (RTI) ^{(1) (5)}	$f_B = 0.1\text{Hz} \sim 10\text{Hz}$		17		μV_{PP}			
		$f = 1\text{kHz}$		880		$\text{nV}/\sqrt{\text{Hz}}$			
ゲイン									
	初期					1	V/V		
GE	ゲイン誤差	$V_O = (V-) + 0.5V \sim (V+) - 1.5V$		± 0.01	± 0.075	%			
	ゲインドリフト	$T_A = -40^\circ\text{C} \sim +85^\circ\text{C}$				± 3	± 10		
	ゲインの非直線性	$V_O = (V-) + 0.5V \sim (V+) - 1.5V$	$V_S = \pm 15V$	± 0.001	± 0.002	$\text{FSR の } \%$			
			$V_S = \pm 5V$	± 0.001	± 0.001				
			$V_S = +5V^{(3)}$ 、 $V_O = 0.5V \sim 3.5V$	± 0.001	± 0.001				
出力									
	出力電圧	$R_L = 100\text{k}\Omega$		$(V-) + 0.25$	$(V+) - 1$	V			
		$R_L = 10\text{k}\Omega$		$(V-) + 0.5$	$(V+) - 1.5$				
C_L	負荷容量	安定動作				10	nF		
I_{SC}	短絡電流	$V_S/2$ まで連続	CSO:SHE	± 13	mA				
				± 8					
			CSO:TID	± 20					

5.4 電気的特性 (続き)

$T_A = 25^\circ\text{C}$ 、 $V_S = \pm 5\text{V} \sim \pm 15\text{V}$ 、 $R_L = 10\text{k}\Omega$ 、 $V_{\text{REF}} = V_S / 2$ 、 $V_{\text{CM}} = V_S / 2$ のとき、すべてのチップ原産拠点 (CSO)、(特に記述のない限り)

パラメータ		テスト条件		最小値	標準値	最大値	単位		
周波数応答									
BW	帯域幅、-3dB	CSO:SHE		100		kHz			
		CSO:TID		155					
SR	スルーレート			1		V/μs			
t _s	セトリング タイム	0.1% まで	$V_S = \pm 15\text{V}$ 、 $V_O = 10\text{V}$ 刻み	CSO:SHE	21	μs			
				CSO:TID	15				
			$V_S = \pm 5\text{V}$ 、 $V_O = 6\text{V}$ 刻み	CSO:SHE	21				
				CSO:TID	15				
		0.01% まで	$V_S = +5\text{V}^{(3)}$ 、 $V_O = 3\text{V}$ 刻み		21				
			$V_S = \pm 15\text{V}$ 、 $V_O = 10\text{V}$ 刻み	CSO:SHE	25				
				CSO:TID	23				
			$V_S = \pm 5\text{V}$ 、 $V_O = 6\text{V}$ 刻み	CSO:SHE	25				
		50% の入力過負荷		CSO:TID	23				
			$V_S = +5\text{V}^{(3)}$ 、 $V_O = 3\text{V}$ 刻み		25				
電源	過負荷からの回復	CSO:SHE		4		μs			
		CSO:TID		1.2					
		$V_S = +5\text{V}^{(3)}$		3					
I _Q	静止時電流	$V_{\text{IN}} = 0\text{V}$		±260		±300	μA		

- (1) RTI は入力換算
- (2) 入力同相電圧は出力電圧によって変化します。セクション 5.5 を参照してください。
- (3) $V_S = +5\text{V}$ シングル電源とは、 $V_{S+} = +5\text{V}$ および $V_{S-} = \text{GND}$ を意味します
- (4) 入力オフセット電圧仕様には、アンプの入力バイアス電流とオフセット電流の影響が含まれます
- (5) 入力電流ノイズの影響と、抵抗ネットワークの熱ノイズの寄与を含みます

5.5 代表的特性

$T_A = +25^\circ\text{C}$ 、 $V_S = \pm 15\text{V}$ 、 $R_L = 10\text{k}\Omega$ 、 $V_{\text{REF}} = 0\text{V}$ 、すべてのチップ原産拠点 (CSO) のとき、(特に記述のない限り)




図 5-1. ゲインと周波数との関係




図 5-2. ゲインと周波数との関係




図 5-3. 同相除去比と周波数との関係




図 5-4. 同相除去比と周波数との関係




図 5-5. 電源除去特性と周波数との関係





図 5-6. 電源除去 (PSRR+) と周波数との関係

5.5 代表的特性 (続き)

$T_A = +25^\circ\text{C}$ 、 $V_S = \pm 15\text{V}$ 、 $R_L = 10\text{k}\Omega$ 、 $V_{\text{REF}} = 0\text{V}$ 、すべてのチップ原産拠点 (CSO) のとき、(特に記述のない限り)



CSO:TID

図 5-7. 電源除去 (PSRR) と周波数との関係




図 5-8. 入力電圧ノイズ スペクトル密度




図 5-9. 電圧ノイズ (RTI) 0.1Hz ~ 10Hz






図 5-10. 静止電流と温度との関係



CSO:SHE

図 5-11. 短絡電流と温度との関係



CSO:TID

図 5-12. 短絡電流と温度との関係

5.5 代表的特性 (続き)

$T_A = +25^\circ\text{C}$ 、 $V_S = \pm 15\text{V}$ 、 $R_L = 10\text{k}\Omega$ 、 $V_{\text{REF}} = 0\text{V}$ 、すべてのチップ原産拠点 (CSO) のとき、(特に記述のない限り)






図 5-13. 大信号ステップ応答と温度との関係




CSO:SHE

図 5-14. 出力電圧スイングと R_L との関係



CSO:TID

図 5-15. 出力電圧スイング ($R_L = 1\text{k}\Omega$)



CSO:TID

図 5-16. 出力電圧スイング ($R_L = 10\text{k}\Omega$ 、 $100\text{k}\Omega$)





図 5-17. 大信号ステップ応答 ($R_L = 10\text{k}\Omega$ 、 $C_L = 10\text{pF}$)



CSO:SHE

図 5-18. 小信号ステップ応答 ($R_L = 10\text{k}\Omega$ 、 $C_L = 10\text{pF}$)

5.5 代表的特性 (続き)

$T_A = +25^\circ\text{C}$ 、 $V_S = \pm 15\text{V}$ 、 $R_L = 10\text{k}\Omega$ 、 $V_{\text{REF}} = 0\text{V}$ 、すべてのチップ原産拠点 (CSO) のとき、(特に記述のない限り)




図 5-19. 小信号ステップ応答 ($R_L = 10\text{k}\Omega$ 、 $C_L = 1\text{nF}$)




図 5-20. 小信号ステップ応答 ($R_L = 10\text{k}\Omega$ 、 $C_L = 10\text{pF}$)




図 5-21. 小信号ステップ応答 ($R_L = 10\text{k}\Omega$ 、 $C_L = 10\text{nF}$)




図 5-22. 大信号容量性負荷応答 ($C_L = 1\text{nF}$ および 10nF)




図 5-23. 大信号容量性負荷応答 ($C_L = 10\text{nF}$)




図 5-24. オフセット電圧の生産分布

5.5 代表的特性 (続き)

$T_A = +25^\circ\text{C}$ 、 $V_S = \pm 15\text{V}$ 、 $R_L = 10\text{k}\Omega$ 、 $V_{\text{REF}} = 0\text{V}$ 、すべてのチップ原産拠点 (CSO) のとき、(特に記述のない限り)




図 5-25. オフセット電圧の生産分布




図 5-26. オフセット電圧ドリフトの製造分布




図 5-27. オフセット電圧ドリフトの製造分布




図 5-28. ゲイン ドリフトの製品分布




図 5-29. ゲイン ドリフトの製品分布




図 5-30. 反転入力の 50% 過負荷復帰時間

5.5 代表的特性 (続き)

$T_A = +25^\circ\text{C}$ 、 $V_S = \pm 15\text{V}$ 、 $R_L = 10\text{k}\Omega$ 、 $V_{\text{REF}} = 0\text{V}$ 、すべてのチップ原産拠点 (CSO) のとき、(特に記述のない限り)




図 5-31. 非反転入力の 50% 過負荷復帰時間



図 5-32. 反転入力の 50% 過負荷復帰時間




図 5-33. 非反転入力の 50% 過負荷復帰時間

6 アプリケーションと実装

注

以下のアプリケーション情報は、TI の製品仕様に含まれるものではなく、TI ではその正確性または完全性を保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

6.1 アプリケーション情報

INA148 は、非常に高い同相入力電圧範囲を持つユニティ ゲイン 差動アンプです。回路とピン接続の基本的な図を、図 6-1 に示します。

INA148 は、高い同相電圧範囲を実現するため、20:1 入力電圧デバイダ比を持つ高精度のレーザ トリムされた薄膜抵抗ネットワークを採用しています。その結果、高い入力電圧が振幅を縮小し、内部オペアンプの正および負の両方の入力が線形動作範囲内に収まるようになります。オペアンプの帰還ネットワーク内に「Tee」回路が存在するため、アンプは 20V/V のゲインに配置され、回路全体のゲインがユニティ (1V/V) に復元されます。

REF ピンを使用して外部電圧をアンプの出力に加算することができるので、差動アンプは汎用性の高い設計ツールとなります。REF ピンの電圧は、INA148 の同相電圧範囲にも影響を及ぼします。

低 ESR の電源バイパスコンデンサを使用し、可能な限りピン 4 と 7 の近くに接続します。バイパスコンデンサは、アナログ回路に対して局所的に Low インピーダンスの電源を供給することにより、結合ノイズを低減します。バイパスコンデンサとして使用するには、セラミックまたはタンタル タイプのものを推奨します。

PCB 基板上で入力信号トレースを配線するときは、INA148 の入力インピーダンスを考慮する必要があります。ノイズのピックアップを最小限に抑えるため、差動アンプの入力パターンの近くにデジタル信号トレースを配置することは避けてください。

6.1.1 動作電圧

INA148 は $\pm 15V$ および $\pm 5V$ のデュアル電源と $+5V$ シングル電源用で動作が規定されています。INA148 は、シングル電源でもデュアル電源でも優れた性能を発揮します。

INA148 は $\pm 1.35V \sim \pm 18V$ の電源電圧と、 $-40^{\circ}C \sim 125^{\circ}C$ の温度範囲で完全に動作が規定されています。動作電圧、負荷条件、温度によって変化するパラメータについては、「[代表的性能](#)」セクションを参照してください。




図 6-1. 基本的な回路接続。

6.1.2 ゲイン計算式

内蔵のオンチップ抵抗ネットワークにより、INA148 の全体的な差動ゲインは 1V/V に設定されます。出力は次の計算式に従います。

$$V_{\text{OUT}} = (V_{\text{IN}}^+ - V_{\text{IN}}^-) + V_{\text{REF}} \quad (1)$$

6.1.3 同相範囲

INA148 の 20:1 入力抵抗の比は、電源レールをはるかに上回る入力同相範囲を実現しています。

正確な入力電圧範囲は、アンプの電源電圧と REF 端子 (ピン 1) に印加される電圧によって異なります。さまざまな電源電圧での代表的な入力電圧範囲については、「セクション 6.2」セクションを参照してください。

INA148 の入力電圧範囲をさらに拡張しようとすると、外付け抵抗を追加しないでください。CMRR が低下するためです。

6.1.4 オフセットトリム

INA148 は、低いオフセット電圧とドリフトを実現するようにレーザーでトリミングされています。大半のアプリケーションでは、外部オフセット調整は必要ありません。

リファレンスピン (Ref、ピン 1) に印加された電圧は、アンプの出力信号に加算されます。したがって、この手法を使用して、アンプの入力オフセット電圧をヌルにすることができます。図 6-2 は、オフセット電圧をトリミングするためのオプション回路を示しています。




図 6-2. オプションのオフセット トリム電圧。

高い同相除去 (CMRR) を維持するには、Ref ピンに印加される信号のソースインピーダンスがきわめて低い値 (5Ω 以下未満) である必要があります。

Ref ピンのソースインピーダンスはわずか 10Ω であるため、INA148 の CMRR は約 74dB に低下します。アンプの正の入力 (ピン 3) と直列に抵抗を追加すると、高 CMRR を復元できます。ソースインピーダンスの 19 倍の抵抗を使用して、Ref ピンを駆動します。たとえば、Ref ピンのソースインピーダンスが 10Ω の場合、ピン 3 と直列に 190Ω の抵抗を追加します。

できれば、Ref ピンに印加されるオフセットトリム電圧を OPA237 などのアンプでバッファリングすることを推奨します (図 6-3 を参照)。この場合、オペアンプの出力インピーダンスが十分に低いため、INA148 の優れた CMRR を維持するのに外付け抵抗は必要ありません。




図 6-3. 希望のオフセット トリム回路。

6.1.5 入力インピーダンス

入力抵抗ネットワークによって、INA148 の各入力のインピーダンスが決定されます (約 $1M\Omega$)。計測アンプとは異なり、2 つの入力端子のソースインピーダンスは、良好な同相信号除去を実現するため、ほぼ等しくする必要があります。

2 つの入力のソースインピーダンスのミスマッチにより、差動アンプの同相除去が低下します。ソースインピーダンスの不均衡がわずか 500Ω の場合、CMRR は約 66dB まで低下する可能性があります。

図 6-4 に、シャント抵抗 (R_S) を流れる電源電流を測定する一般的なアプリケーションを示します。シャント抵抗は不平衡なソース抵抗条件を引き起こし、差動アンプの同相除去を低下させる可能性があります。

シャント抵抗が約 100Ω 未満でない限り、追加の等しい補償抵抗 (R_C) を使用して、入力バランスを維持し、CMRR を高めます。

適切に補償された場合でも、 $5k\Omega$ より大きいソースインピーダンス (またはシャント) は推奨しません。内部抵抗ネットワークは正確な分圧比を実現するようレーザートリムされますが、必ずしも絶対値とは限りません。入力抵抗は $1M\Omega$ と示されていますが、この値は公称値に過ぎません。

実際には、入力抵抗の絶対値は最大で 30% 変化する可能性があります。2 つの入力抵抗は、約 5% に相当します。そのため、 $5k\Omega$ を超える補償抵抗を追加すると、抵抗ネットワークの電圧分圧比に深刻なミスマッチが生じ、CMR が低下する可能性があります。

6.2 代表的なアプリケーション





図 6-4. シャント抵抗電流測定回路



1.メタライズド ポリプロピレン、公差 $\pm 5\%$ 。

図 6-5. AC 結合差分アンプ




図 6-6. 疑似 AC 結合差動アンプ




図 6-7. シングル電源の差分アンプ




図 6-8. バッテリ モニタ回路




図 6-9. ±200V 入力同相電圧範囲の 50mV 電流シャントアンプ

7 デバイスおよびドキュメントのサポート

テキサス・インスツルメンツでは、幅広い開発ツールを提供しています。デバイスの性能の評価、コードの生成、ソリューションの開発を行うためのツールとソフトウェアを以下で紹介します。

7.1 デバイス サポート

7.1.1 デバイスの命名規則

表 7-1. デバイスの命名規則

部品番号	定義
INA148UA	
INA148UA/2K5	ダイは CSO で製造されています。SHE または CSO:TID.

7.1.2 開発サポート

7.1.2.1 PSpice® for TI

PSpice® for TI は、アナログ回路の性能評価に役立つ設計およびシミュレーション環境です。レイアウトと製造に移る前に、サブシステムの設計とプロトタイプ ソリューションを作成することで、開発コストを削減し、市場投入までの期間を短縮できます。

7.1.2.2 TINA-TI™ (無料のダウンロード ソフトウェア)

TINA™ は、SPICE エンジンをベースにした単純かつ強力な、使いやすい回路シミュレーション プログラムです。TINA-TI は、TINA ソフトウェアのすべての機能を持つ無償バージョンで、パッシブ モデルとアクティブ モデルに加えて、マクロ モデルのライブラリがプリロードされています。TINA-TI には、SPICE の標準的な DC 解析、過渡解析、周波数ドメイン解析などの全機能に加え、追加の設計機能が搭載されています。

TINA-TI は Analog eLab Design Center から[無料でダウンロード](#)でき、ユーザーが結果をさまざまな方法でフォーマットできる、広範な後処理機能を備えています。仮想計測器により、入力波形を選択し、回路ノード、電圧、および波形をプローブして、動的なクリック スタートツールを作成できます。

注

これらのファイルを使用するには、TINA ソフトウェア (DesignSoft™ から入手できます) または TINA-TI ソフトウェアがインストールされている必要があります。[TINA-TI フォルダ](#)から、無料の TINA-TI ソフトウェアをダウンロードしてください。

7.2 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

7.3 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計で必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの[使用条件](#)を参照してください。

7.4 商標

TINA-TI™ and テキサス・インスツルメンツ E2E™ are trademarks of Texas Instruments.

TINA™ and DesignSoft™ are trademarks of DesignSoft, Inc.

PSpice® is a registered trademark of Cadence Design Systems, Inc.

すべての商標は、それぞれの所有者に帰属します。

7.5 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことをお勧めします。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

7.6 用語集

テキサス・インスツルメンツ用語集

この用語集には、用語や略語の一覧および定義が記載されています。

8 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision * (October 2000) to Revision A (December 2025)	Page
• 「アプリケーション」のリンクを更新	1
• ドキュメント全体にわたって表、図、相互参照の採番方法を更新	1
• 「ピン構成および機能」セクションを追加	2
• 明確にするため、「仕様」セクションにチップの原産拠点 (CSO) の注を追加。	3
• シングル電源 +5V 電源範囲について個別の「電気的特性」表を削除。組み合わせた表に、関連するシングル電源パラメータを追加。	4
• 明確にするため、「電気的特性」と「代表的特性」のヘッダーと表全体にテスト条件を追加	4
• 明確にするため、「オフセット電圧と電源との関係」を「電源除去比」に変更	4
• 「電気的特性」表に、電源除去比に関する追加の製造プロセス仕様を追加	4
• 明確にするため、「電気的特性」の「ゲイン誤差と温度との関係」で「 $T_A = -40^\circ\text{C} \sim +85^\circ\text{C}$ 」のテスト条件を追加し、名前を「ゲイン誤差ドリフト」に変更	4
• 明確にするため、「電気的特性」の短絡電流仕様に「VS / 2 へ連続」のテスト条件を追加	4
• 「電気的特性」表に、短絡電流について追加の製造プロセス仕様を追加	4
• 「電気的特性」表に、帯域幅について追加の製造プロセス仕様を追加	4
• 「電気的特性」表に、0.1% および 0.01% のセトリング タイムに関する追加の製造プロセス仕様を追加	4
• 「電気的特性」表の仕様を正確に反映するように、過負荷復帰デュアル電源 CSO:SHE の仕様を $21\mu\text{s}$ から $4\mu\text{s}$ に変更	4
• 「電気的特性」に、過負荷復帰に関する各種の製造プロセス仕様を追加	4
• 「電気的特性」表の仕様を正確に反映するように、シングル電源の過負荷復帰を $13\mu\text{s}$ から $3\mu\text{s}$ に変更	4
• 電源、動作、仕様の温度範囲の仕様を「電気的特性」から「推奨動作条件」表に移動	4
• 「代表的特性」セクションの標準的なテスト条件にすべてのチップの原産拠点 (CSO) を追加	6
• 「代表的特性」セクションの「ゲインと周波数との関係」、「同相除去と周波数との関係」、「電源除去と周波数との関係」、「短絡電流と温度との関係」、「出力電圧スイングと R_L との関係」、「大信号容量性負荷応答」、「過負荷復帰時間」にチップの原産拠点 (CSO) の注を追加	6
• 「代表的特性」セクションの「ゲインと周波数との関係」、「同相除去と周波数との関係」、「電源除去と温度との関係」、「短絡電流と温度との関係」、「出力電圧スイングと R_L との関係」、「大信号容量性負荷応答」、「過負荷復帰時間」に製造プロセス曲線を追加	6
• 明確化するため、「アプリケーション情報」の言い回しを更新	12
• 「デバイス サポート」でチップの原産拠点に対するデバイスの命名規則を追加	18

9 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
INA148UA	Active	Production	SOIC (D) 8	75 TUBE	Yes	NIPDAU	Level-3-260C-168 HR	-55 to 125	INA 148UA
INA148UA.A	Active	Production	SOIC (D) 8	75 TUBE	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 85	INA 148UA
INA148UA.B	Active	Production	SOIC (D) 8	75 TUBE	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 85	INA 148UA
INA148UA/2K5	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-55 to 125	INA 148UA
INA148UA/2K5.A	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 85	INA 148UA
INA148UA/2K5.B	Active	Production	SOIC (D) 8	2500 LARGE T&R	Yes	NIPDAU	Level-3-260C-168 HR	-40 to 85	INA 148UA

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.



In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF INA148 :


- Automotive : [INA148-Q1](#)

NOTE: Qualified Version Definitions:

- Automotive - Q100 devices qualified for high-reliability automotive applications targeting zero defects


TAPE AND REEL INFORMATION


A0	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
INA148UA/2K5	SOIC	D	8	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1

TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
INA148UA/2K5	SOIC	D	8	2500	353.0	353.0	32.0

TUBE


*All dimensions are nominal

Device	Package Name	Package Type	Pins	SPQ	L (mm)	W (mm)	T (μ m)	B (mm)
INA148UA	D	SOIC	8	75	506.6	8	3940	4.32
INA148UA.A	D	SOIC	8	75	506.6	8	3940	4.32
INA148UA.B	D	SOIC	8	75	506.6	8	3940	4.32

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したもので、(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2025, Texas Instruments Incorporated

最終更新日：2025 年 10 月