

目次

1 特長.....	1	8.3 機能説明.....	23
2 アプリケーション.....	1	8.4 デバイスの機能モード.....	23
3 概要.....	1	9 アプリケーションと実装.....	24
4 改訂履歴.....	2	9.1 アプリケーション情報.....	24
5 デバイス比較表.....	3	9.2 代表的なアプリケーション.....	24
6 ピン構成および機能.....	3	10 電源に関する推奨事項.....	31
7 仕様.....	5	11 レイアウト.....	31
7.1 絶対最大定格.....	5	11.1 レイアウトのガイドライン.....	31
7.2 ESD 定格.....	5	11.2 レイアウト例.....	32
7.3 推奨動作条件.....	5	12 デバイスおよびドキュメントのサポート.....	34
7.4 熱に関する情報.....	5	12.1 ドキュメントのサポート.....	34
7.5 電気的特性: $G = 1/2$	6	12.2 Receiving Notification of Documentation Updates.....	34
7.6 電気的特性: $G = 2$	7	12.3 サポート・リソース.....	34
7.7 代表的特性.....	8	12.4 商標.....	34
8 詳細説明.....	23	12.5 Electrostatic Discharge Caution.....	34
8.1 概要.....	23	12.6 Glossary.....	34
8.2 機能ブロック図.....	23	13 メカニカル、パッケージ、および注文情報.....	34

4 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision A (February 2021) to Revision B (April 2021) Page

• DRC パッケージとそれに関連する項目を追加.....	1
-------------------------------	---

Changes from Revision * (August 2019) to Revision A (February 2021) Page

• D パッケージとそれに関連する項目を追加.....	1
• 絶対最大定格に入力電流 (最大値) を追加.....	5
• 絶対最大定格から入力電圧 (最大値) を削除.....	5
• 電気的特性の同相電圧 (最小値および最大値) を変更.....	5
• 電気的特性に入力インピーダンス仕様を追加.....	5
• 図 6-39、正出力電圧と出力電流 (ソース $G = 1/2$ 、Y 軸単位を μV から V に変更).....	8

5 デバイス比較表

デバイス	説明	ゲイン計算式
INA597	高精度、広帯域幅、e-trim™ 差動アンプ	$G = 0.5V/V$ または $2V/V$
INA592	高精度、広帯域幅、e-trim™ 差動アンプ	$G = 0.5V/V$ または $2V/V$
INA159	高速、高精度、ゲイン 0.2、レベル・シフト機能搭載、差動アンプ	$G = 0.2V/V$
INA137	オーディオ差動ライン・レシーバ、 $\pm 6dB$ ($G = 1/2$ または 2)	$G = 0.5V/V$ または $2V/V$
INA132	低消費電力、単一電源差動アンプ	$G = 1V/V$
INA819	$35\mu V$ オフセット、 $0.4\mu V/^\circ C$ V_{OS} ドリフト、 $8nV/\sqrt{Hz}$ ノイズ、低消費電力、高精度計測アンプ	$G = 1 + 50k\Omega/RG$
INA821	$35\mu V$ オフセット、 $0.4\mu V/^\circ C$ V_{OS} ドリフト、 $7nV/\sqrt{Hz}$ ノイズ、広帯域幅、高精度計測アンプ	$G = 1 + 49.4k\Omega/RG$
INA333	$25\mu V$ V_{OS} 、 $0.1\mu V/^\circ C$ V_{OS} ドリフト、 $1.8V \sim 5V$ 、 RRO 、 $50\mu A$ I_Q 、チョッパ安定化 INA	$G = 1 + 100k\Omega/RG$
PGA280	$20mV \sim \pm 10V$ プログラマブル・ゲイン IA、 $3V$ または $5V$ の差動出力、アナログ電源 (最大 $\pm 18V$)	デジタル・プログラマブル
PGA112	高精度、プログラマブル・ゲイン・オペアンプ、SPI 付	デジタル・プログラマブル

6 ピン構成および機能




図 6-1. D (8 ピン SOIC) パッケージおよび DGK (8 ピン VSSOP) パッケージ、上面図




図 6-2. DRC (サーマル・パッド付 10 ピン VSON) パッケージ、上面図

表 6-1. ピン機能

名前	ピン		I/O	説明
	D (SOIC)、DGK (VSSOP)	DRC (VSON)		
+IN	3	4	I	オペアンプの非反転端子への $12k\Omega$ 抵抗。 $G = 1/2$ 構成で正入力として使用。 $G = 2$ 構成で基準ピンとして使用。
-IN	2	3	I	オペアンプの反転端子への $12k\Omega$ 抵抗。 $G = 1/2$ 構成で負入力として使用。 $G = 2$ 構成で出力に接続。
+INOP	—	10	I	オペアンプの非反転端子に直接接続
-INOP	—	1	I	オペアンプの反転端子に直接接続
NC	8	9	—	内部接続なし (フローティングのままでも可)
OUT	6	7	O	出力
REF	1	2	I	オペアンプの非反転端子への $6k\Omega$ 抵抗。 $G = 1/2$ 構成で基準ピンとして使用。 $G = 2$ 構成で基準入力として使用。

表 6-1. ピン機能 (continued)

ピン			I/O	説明
名前	D (SOIC)、 DGK (VSSOP)	DRC (VSON)		
SENSE	5	6	I	オペアンプの反転端子への 6k Ω 抵抗。 G = 1/2 構成で出力に接続。 G = 2 構成で負入力として使用。
V+	7	8	—	正 (最高) 電源
V–	4	5	—	負 (最低) 電源

7 仕様

7.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り)⁽¹⁾

		最小値	最大値	単位
V _±	単一電源、(V+) (V-) 間		36	V
	デュアル電源、(V+) ~ (V-)		±18	V
I _{IN}	入力電流		10	mA
I _S	出力の短絡 (グランドへ)	連続		
T _A	動作温度範囲	-55	125	°C
T _J	接合部温度	-55	125	°C
T _{stg}	保管温度		150	°C

- (1) 絶対最大定格を上回るストレスが加わった場合、デバイスに永続的な損傷が発生する可能性があります。これはストレスの定格のみについて示しており、[セクション 7.3](#) に示された値を超える状態で本製品が正常に動作することを暗黙的に示すものではありません。絶対最大定格の状態に長時間置くと、本製品の信頼性に影響を与えることがあります。

7.2 ESD 定格

			値	単位
V _(ESD)	静電気放電	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 準拠 ⁽¹⁾	±500	V
		デバイス帯電モデル (CDM)、JEDEC 仕様 JESD22-C101 準拠 ⁽²⁾	±1000	

- (1) JEDEC のドキュメント JEP155 に、500V HBM では標準の ESD 制御プロセスで安全な製造が可能であると規定されています。
 (2) JEDEC のドキュメント JEP157 に、250V CDM では標準の ESD 制御プロセスで安全な製造が可能であると規定されています。

7.3 推奨動作条件

自由気流での動作温度範囲内 (特に記述のない限り)

			最小値	公称値	最大値	単位
V _±	電源電圧	単一電源、V _S = (V+) (V-) 間	4.5		36	V
		デュアル電源、V _S = (V+) – (V-)	±2.25		±18	V
T _A	仕様温度範囲		-40		125	°C

7.4 熱に関する情報

熱評価基準 ⁽¹⁾		INA597			単位
		D	DGK	DRC	
		8 ピン	8 ピン	10 ピン	
R _{θJA}	接合部から周囲への熱抵抗	158	115	47.4	°C/W
R _{θJC(top)}	接合部からケース (上面) への熱抵抗	48.6	52.4	49.6	°C/W
R _{θJB}	接合部から基板への熱抵抗	78.7	59.2	21.0	°C/W
Ψ _{JT}	接合部から上面への熱特性パラメータ	3.9	9.5	0.8	°C/W
Ψ _{JB}	接合部から基板への熱特性パラメータ	77.3	58.3	20.9	°C/W
R _{θJC(bot)}	接合部からケース (底面) への熱抵抗	N/A	N/A	5.3	°C/W

- (1) 従来および最新の熱評価基準の詳細については、『[半導体および IC パッケージの熱評価基準](#)』アプリケーション・レポートを参照してください。

7.5 電気的特性 : $G = 1/2$

$V_S = \pm 2.25V \sim \pm 18V$, $T_A = 25^\circ C$, $V_{CM} = V_{OUT} = V_S / 2$, $R_L = 10k\Omega$ をグラウンドに接続、REF ピンをグラウンドに接続 (特に記述のない限り)

パラメータ		テスト条件		最小値	標準値	最大値	単位
オフセット電圧 (RTO)							
V _{OS}	入力オフセット電圧	G = 1/2, RTO, T _A = 25°C, V _S =±2.25V〜±3V、V _{CM} = -3V			±14	±200	μV
		G = 1/2, RTO, T _A = 25°C, V _S =±3V〜±18V、V _{CM} = V _S /2			±14	±200	μV
dV _{OS} /dT	入力オフセット電圧ドリフト				±0.7	±5.0	μV/°C
PSRR	電源電圧変動除去比	V _S = ±3V〜±18V			±0.5	±5	μV/V
入力電圧							
V _{CM}	同相電圧	V _{OUT} = 0V		3[(V ₋) - 0.1] - 2V _{REF}		3(V ₊) - 2V _{REF}	V
CMRR	同相電圧除去比	RTO、3 [(V ₋) - 0.1V] ≤ V _{CM} ≤ 3 [(V ₊) - 3V]	T _A = 25°C	88	100		dB
			T _A = -40°C〜+125°C	82	90		dB
		RTO、3 [(V ₊) - 1.5V] ≤ V _{CM} ≤ 3 [(V ₊)]	T _A = 25°C	88	100		dB
			T _A = -40°C〜+125°C	72	90		dB
入力インピーダンス							
Z _{id}	差動	V _O = 0V			24		kΩ
Z _{ic}	同相				9		kΩ
ゲイン							
G	初期				1/2		V/V
GE	ゲイン誤差	V _O = -10V〜+10V、V _S = ±15V			±0.01	±0.03	%
	ゲイン誤差ドリフト ⁽¹⁾				±0.2	±0.5	ppm/°C
	ゲインの非直線性	V _O = -10V〜+10V、V _S = ±15V			1		ppm
出力							
V _O	出力電圧スイング	正レール			170	220	mV
		負レール			190	220	mV
I _{SC}	短絡電流				±65		mA
ノイズ							
V _n	出力電圧ノイズ	f = 0.1Hz〜10Hz、RTO			3		μV _{pp}
	出力電圧ノイズ密度	f = 1kHz、RTO			18		nV/√Hz
周波数特性							
GBW	小信号帯域幅	振幅 = -3dB			2.0		MHz
SR	スルーレート				18		V/μs
t _S	セトリング・タイム	0.1%まで	V _{OUT} = 10V ステップ		1		μs
		0.01%まで	V _{OUT} = 10V ステップ		1.3		μs
THD+N	全高調波歪 + ノイズ	f = 1kHz、V _O = 2.8V _{RMS}			0.00038		%
	ノイズ・フロア、RTO	帯域幅 80kHz、V _O = 3.5V _{RMS}			-116		dB
t _{DR}	過負荷復帰時間				200		ns

7.5 電気的特性 : G = 1/2 (continued)

$V_S = \pm 2.25V \sim \pm 18V$, $T_A = 25^\circ C$, $V_{CM} = V_{OUT} = V_S / 2$, $R_L = 10k\Omega$ をグラウンドに接続、REF ピンをグラウンドに接続 (特に記述のない限り)

パラメータ		テスト条件		最小値	標準値	最大値	単位
電源							
I _Q	静止電流	I _{OUT} = 0mA	T _A = 25℃		1.1	1.2	mA
			T _A = -40℃～+125℃			1.5	mA

(1) ウェハ・テストにより 95% の信頼性レベルの仕様になっています。

7.6 電気的特性 : G = 2

$V_S = \pm 2.25V \sim \pm 18V$, $T_A = 25^\circ C$, $V_{CM} = V_{OUT} = V_S / 2$, $R_L = 10k\Omega$ をグラウンドに接続、REF ピンをグラウンドに接続 (特に記述のない限り)

パラメータ		テスト条件		最小値	標準値	最大値	単位
オフセット電圧 (RTO)							
V _{OS}	入力オフセット電圧	G = 2、RTO、T _A = 25℃、V _S =±2.25V～±3V、V _{CM} =-1.5V			±28	±400	μV
		G = 2、RTO、T _A = 25℃、V _S =±3V～±18V、V _{CM} = V _S / 2			±28	±400	μV
dV _{OS} /dT	入力オフセット電圧ドリフト				±1.4	±10	μV/℃
PSRR	電源電圧変動除去比	V _S = ±2.25 V～±18V			±1	±5	μV/V
入力電圧							
V _{CM}	同相電圧	V _{OUT} = 0 V		3/2[(V-) - 0.1] - 0.5V _{REF}		3/2(V+) - 0.5V _{REF}	V
CMRR	同相電圧除去比	RTO、1.5 [(V-) - 0.1V] ≤ V _{CM} ≤ 1.5 [(V+) - 3V]	T _A = 25℃	82	94		dB
			T _A = -40℃～+125℃	80	84		dB
		RTO、1.5 [(V+) - 1.5V] ≤ V _{CM} ≤ 1.5 [(V+)]	T _A = 25℃	82	94		dB
			T _A = -40℃～+125℃	65	84		dB
入力インピーダンス							
Z _{id}	差動	V _O = 0V		12			kΩ
Z _{ic}	同相			9			kΩ
ゲイン							
G	初期			2			V/V
GE	ゲイン誤差	V _O = -10V～+10V、V _S = ±15V		±0.01		±0.03	%
	ゲイン誤差ドリフト ⁽¹⁾			±0.25		±0.5	ppm/℃
	ゲインの非直線性	V _O = -10V～+10V、V _S = ±15V		1			ppm
出力							
V _O	出力電圧スイング	正レール		130		180	mV
		負レール		140		180	mV
I _{sc}	短絡電流			±65			mA
ノイズ							
V _n	出力電圧ノイズ	f = 0.1Hz～10Hz、RTO		6			μVpp
	出力電圧ノイズ密度	f = 1kHz、RTO		36			nV/√Hz
周波数特性							
GBW	小信号帯域幅	振幅 = -3dB		0.8			MHz
SR	スルーレート			18			V/μs
t _s	セトリング・タイム	0.1%まで	V _{OUT} = 10V ステップ	1.0			μs
		0.01%まで	V _{OUT} = 10V ステップ	1.7			μs

7.6 電気的特性 : G = 2 (continued)

$V_S = \pm 2.25V \sim \pm 18V$, $T_A = 25^\circ C$, $V_{CM} = V_{OUT} = V_S / 2$, $R_L = 10k\Omega$ をグラウンドに接続、REF ピンをグラウンドに接続 (特に記述のない限り)

パラメータ		テスト条件	最小値	標準値	最大値	単位
THD+N	全高調波歪 + ノイズ	$f = 1kHz$, $V_O = 2.8V_{RMS}$		0.00066		%
	ノイズ・フロア、RTO	帯域幅 80kHz, $V_O = 3.5V_{RMS}$		-110		dB
t_{DR}	過負荷復帰時間			200		ns
電源						
I_Q	静止電流	$I_{OUT} = 0mA$	$T_A = 25^\circ C$	1.1	1.2	mA
			$T_A = -40^\circ C \sim +125^\circ C$		1.5	mA

(1) ウェハ・テストにより 95% の信頼性レベルの仕様になっています。

7.7 代表的特性

$T_A = 25^\circ C$, $V_S = \pm 18V$, $V_{CM} = V_{OUT} = V_S / 2$, $R_L = 10k\Omega$, REF ピンをグラウンドに接続、G = 1/2 (特に記述のない限り)

表 7-1. グラフ一覧

説明	図
オフセット電圧の標準的な分布 (RTO) G = 1/2, $V_S = \pm 2.25V$	図 7-1
オフセット電圧の標準的な分布 (RTO) G = 2, $V_S = \pm 2.25V$	図 7-2
オフセット電圧の標準的な分布 (RTO) G = 1/2, $V_S = \pm 18V$	図 7-3
オフセット電圧の標準的な分布 (RTO) G = 2, $V_S = \pm 18V$	図 7-4
オフセット電圧ドリフトの標準的な分布 (RTO) G = 1/2	図 7-5
オフセット電圧ドリフトの標準的な分布 (RTO) G = 2	図 7-6
出力オフセット電圧と温度との関係 G = 1/2	図 7-7
出力オフセット電圧と温度との関係 G = 2	図 7-8
オフセット電圧と同相電圧との関係 G = 1/2	図 7-9
オフセット電圧と同相電圧との関係 G = 2	図 7-10
入力バイアス電流と温度との関係 G = 1/2 および G = 2	図 7-11
入力オフセット電流と温度との関係	図 7-12
入力バイアス電流と同相電圧との関係 G = 1/2	図 7-13
入力バイアス電流と同相電圧との関係 G = 2	図 7-14
CMRR の標準的な分布 G = 1/2, $V_S = \pm 2.25V$	図 7-15
CMRR の標準的な分布 G = 2, $V_S = \pm 2.25V$	図 7-16
CMRR の標準的な分布 G = 1/2, $V_S = \pm 18V$	図 7-17
CMRR の標準的な分布 G = 2, $V_S = \pm 18V$	図 7-18
CMRR と温度との関係 G = 1/2	図 7-19
CMRR と温度との関係 G = 2	図 7-20
同相除去比と周波数との関係 (RTI) G = 1/2 および 2	図 7-21
最大出力電圧と周波数との関係	図 7-22
PSRR と温度との関係 G = 1/2	図 7-23
PSRR と温度との関係 G = 2	図 7-24
PSRR と周波数との関係 (RTI) G = 1/2	図 7-25
PSRR と周波数との関係 (RTI) G = 2	図 7-26
ゲイン誤差の標準的な分布 G = 1/2, $V_S = \pm 2.25V$	図 7-27
ゲイン誤差の標準的な分布 G = 2, $V_S = \pm 2.25V$	図 7-28
ゲイン誤差と温度との関係 G = 1/2	図 7-29
ゲイン誤差と温度との関係 G = 2	図 7-30
閉ループ・ゲインと周波数との関係 G = 1/2	図 7-31

7.7 代表的特性

$T_A = 25^\circ\text{C}$, $V_S = \pm 18\text{V}$, $V_{CM} = V_{OUT} = V_S / 2$, $R_L = 10\text{k}\Omega$, REF ピンをグラウンドに接続、 $G = 1/2$ (特に記述のない限り)

表 7-1. グラフ一覧 (continued)

説明	図
閉ループ・ゲインと周波数との関係 $G = 2$	図 7-32
電圧ノイズ・スペクトル密度と周波数との関係 (RTI) $G = 1/2$	図 7-33
電圧ノイズ・スペクトル密度と周波数との関係 (RTI) $G = 2$	図 7-34
0.1Hz~10Hz RTI 電圧ノイズ $G = 1/2$	図 7-35
0.1Hz~10Hz RTI 電圧ノイズ $G = 2$	図 7-36
積分出力電圧ノイズとノイズ帯域幅との関係 $G = 1/2$	図 7-37
積分出力電圧ノイズとノイズ帯域幅との関係 $G = 2$	図 7-38
正出力電圧と出力電流との関係 (ソース) $G = 1/2$	図 7-39
正出力電圧と出力電流との関係 (ソース) $G = 2$	図 7-40
負出力電圧と出力電流との関係 (シンク) $G = 1/2$	図 7-41
負出力電圧と出力電流との関係 (シンク) $G = 2$	図 7-42
セトリング・タイム $G = 1/2$	図 7-43
セトリング・タイム $G = 2$	図 7-44
大信号ステップ応答 $G = 1/2$	図 7-45
大信号ステップ応答 $G = 2$	図 7-46
全温度範囲でのスルーレート	図 7-47
過負荷復帰 (0V へ正規化)	図 7-48
小信号オーバーシュートと容量性負荷との関係 $G = 1/2$	図 7-49
小信号オーバーシュートと容量性負荷との関係 $G = 2$	図 7-50
小信号ステップ応答 $G = 1/2$	図 7-51
小信号ステップ応答 $G = 2$	図 7-52
THD+N と周波数との関係 $G = 1/2$	図 7-53
THD+N と周波数との関係 $G = 2$	図 7-54
THD+N 比と出力振幅との関係 $G = 1/2$	図 7-55
THD+N 比と出力振幅との関係 $G = 2$	図 7-56
電源電流と温度との関係 $G = 1/2$	図 7-57
電源電流と温度との関係 $G = 2$	図 7-58
電源電流と電源電圧との関係 $G = 1/2$	図 7-59
電源電流と電源電圧との関係 $G = 2$	図 7-60
短絡電流と温度との関係 $G = 1/2$	図 7-61
短絡電流と温度との関係 $G = 2$	図 7-62
差動モード EMI 除去比 $G = 1/2$	図 7-63
差動モード EMI 除去比 $G = 2$	図 7-64
同相 EMI 除去比 $G = 1/2$	図 7-65
同相 EMI 除去比 $G = 2$	図 7-66
入力同相電圧と出力電圧との関係 $G = 1/2$, バイポーラ電源	図 7-67
入力同相電圧と出力電圧との関係、 $G = 2$, バイポーラ電源	図 7-68
入力同相電圧と出力電圧との関係 $G = 1/2$, 5V 電源	図 7-69
入力同相電圧と出力電圧との関係 $G = 2$, 5V 電源	図 7-70
入力同相電圧と出力電圧との関係 $G = 1/2$, 36V 電源	図 7-71
入力同相電圧と出力電圧との関係 $G = 2$, 36V 電源	図 7-72
閉ループ出力インピーダンスと周波数との関係	図 7-73

7.7 代表的特性 (continued)

$T_A = 25^\circ\text{C}$, $V_S = \pm 18\text{V}$, $V_{CM} = V_{OUT} = V_S / 2$, $R_L = 10\text{k}\Omega$, REF ピンをグラウンドに接続、 $G = 1/2$ (特に記述のない限り)




図 7-1. オフセット電圧の標準的な分布 (RTO)




図 7-2. オフセット電圧の標準的な分布 (RTO)




図 7-3. オフセット電圧の標準的な分布 (RTO)




図 7-4. オフセット電圧の標準的な分布 (RTO)




図 7-5. オフセット電圧ドリフトの標準的な分布 (RTO)




図 7-6. オフセット電圧ドリフトの標準的な分布 (RTO)

7.7 代表的特性 (continued)

$T_A = 25^\circ\text{C}$, $V_S = \pm 18\text{V}$, $V_{CM} = V_{OUT} = V_S / 2$, $R_L = 10\text{k}\Omega$, REF ピンをグラウンドに接続、 $G = 1/2$ (特に記述のない限り)




図 7-7. 出力オフセット電圧と温度との関係




図 7-8. 出力オフセット電圧と温度との関係




図 7-9. オフセット電圧と同相電圧との関係




図 7-10. オフセット電圧と同相電圧との関係




図 7-11. 入力バイアス電流と温度との関係





図 7-12. 入力オフセット電流と温度との関係


7.7 代表的特性 (continued)

$T_A = 25^\circ\text{C}$, $V_S = \pm 18\text{V}$, $V_{CM} = V_{OUT} = V_S / 2$, $R_L = 10\text{k}\Omega$, REF ピンをグラウンドに接続、 $G = 1/2$ (特に記述のない限り)



$G = 1/2$

図 7-13. 入力バイアス電流と同相電圧との関係



$G = 2$

図 7-14. 入力バイアス電流と同相電圧との関係




図 7-15. CMRR の標準的な分布




図 7-16. CMRR の標準的な分布




図 7-17. CMRR の標準的な分布




図 7-18. CMRR の標準的な分布

7.7 代表的特性 (continued)

$T_A = 25^\circ\text{C}$, $V_S = \pm 18\text{V}$, $V_{CM} = V_{OUT} = V_S / 2$, $R_L = 10\text{k}\Omega$, REF ピンをグラウンドに接続、 $G = 1/2$ (特に記述のない限り)




図 7-19. CMRR と温度との関係




図 7-20. CMRR と温度との関係




図 7-21. 同相除去比と周波数との関係、入力換算 (RTI)




図 7-22. 最大出力電圧と周波数との関係




図 7-23. PSRR と温度との関係





図 7-24. PSRR と温度との関係


7.7 代表的特性 (continued)

$T_A = 25^\circ\text{C}$, $V_S = \pm 18\text{V}$, $V_{CM} = V_{OUT} = V_S / 2$, $R_L = 10\text{k}\Omega$, REF ピンをグラウンドに接続、 $G = 1/2$ (特に記述のない限り)



$G = 1/2$

図 7-25. PSRR と周波数との関係 (RTI)



$G = 2$

図 7-26. PSRR と周波数との関係 (RTI)




図 7-27. ゲイン誤差の標準的な分布




図 7-28. ゲイン誤差の標準的な分布




図 7-29. ゲイン誤差と温度との関係





図 7-30. ゲイン誤差と温度との関係


7.7 代表的特性 (continued)

$T_A = 25^\circ\text{C}$, $V_S = \pm 18\text{V}$, $V_{CM} = V_{OUT} = V_S / 2$, $R_L = 10\text{k}\Omega$, REF ピンをグラウンドに接続、 $G = 1/2$ (特に記述のない限り)




$G = 1/2$

図 7-31. 閉ループ・ゲインと周波数との関係




$G = 2$

図 7-32. 閉ループ・ゲインと周波数との関係




$G = 1/2$

図 7-33. 電圧ノイズ・スペクトル密度と周波数との関係 (RTI)




$G = 2$

図 7-34. 電圧ノイズ・スペクトル密度と周波数との関係 (RTI)



$G = 1/2$

図 7-35. 0.1Hz~10Hz RTI 電圧ノイズ



$G = 2$

図 7-36. 0.1Hz~10Hz RTI 電圧ノイズ

7.7 代表的特性 (continued)

$T_A = 25^\circ\text{C}$, $V_S = \pm 18\text{V}$, $V_{CM} = V_{OUT} = V_S / 2$, $R_L = 10\text{k}\Omega$, REF ピンをグラウンドに接続、 $G = 1/2$ (特に記述のない限り)




図 7-37. 積分出力電圧ノイズとノイズ帯域幅との関係




図 7-38. 積分出力電圧ノイズとノイズ帯域幅との関係




図 7-39. 正出力電圧と出力電流との関係 (ソース)




図 7-40. 正出力電圧と出力電流との関係 (ソース)




図 7-41. 負出力電圧と出力電流との関係 (シンク)





図 7-42. 負出力電圧と出力電流との関係 (シンク)


7.7 代表的特性 (continued)

$T_A = 25^\circ\text{C}$, $V_S = \pm 18\text{V}$, $V_{CM} = V_{OUT} = V_S / 2$, $R_L = 10\text{k}\Omega$, REF ピンをグラウンドに接続、 $G = 1/2$ (特に記述のない限り)




$G = 1/2$

図 7-43. セトリング・タイム




$G = 2$

図 7-44. セトリング・タイム



$G = 1/2$

図 7-45. 大信号ステップ応答



$G = 2$

図 7-46. 大信号ステップ応答




図 7-47. 全温度範囲でのスルーレート




図 7-48. 過負荷復帰 (0V へ正規化)

7.7 代表的特性 (continued)

$T_A = 25^\circ\text{C}$, $V_S = \pm 18\text{V}$, $V_{CM} = V_{OUT} = V_S / 2$, $R_L = 10\text{k}\Omega$, REF ピンをグラウンドに接続、 $G = 1/2$ (特に記述のない限り)




図 7-49. 小信号オーバーシュートと容量性負荷との関係




図 7-50. 小信号オーバーシュートと容量性負荷との関係




図 7-51. 小信号ステップ応答




図 7-52. 小信号ステップ応答




図 7-53. THD+N と周波数との関係




図 7-54. THD+N と周波数との関係

7.7 代表的特性 (continued)

$T_A = 25^\circ\text{C}$, $V_S = \pm 18\text{V}$, $V_{CM} = V_{OUT} = V_S / 2$, $R_L = 10\text{k}\Omega$, REF ピンをグラウンドに接続、 $G = 1/2$ (特に記述のない限り)




図 7-55. THD+N 比と出力振幅との関係




図 7-56. THD+N 比と出力振幅との関係




図 7-57. 電源電流と温度との関係




図 7-58. 電源電流と温度との関係




図 7-59. 電源電流と電源電圧との関係




図 7-60. 電源電流と電源電圧との関係

7.7 代表的特性 (continued)

$T_A = 25^\circ\text{C}$, $V_S = \pm 18\text{V}$, $V_{CM} = V_{OUT} = V_S / 2$, $R_L = 10\text{k}\Omega$, REF ピンをグラウンドに接続、 $G = 1/2$ (特に記述のない限り)




図 7-61. 短絡電流と温度との関係




図 7-62. 短絡電流と温度との関係




図 7-63. 差動モード EMI 除去比




図 7-64. 差動モード EMI 除去比




図 7-65. 同相 EMI 除去比




図 7-66. 同相 EMI 除去比

7.7 代表的特性 (continued)

$T_A = 25^\circ\text{C}$, $V_S = \pm 18\text{V}$, $V_{CM} = V_{OUT} = V_S / 2$, $R_L = 10\text{k}\Omega$, REF ピンをグラウンドに接続、 $G = 1/2$ (特に記述のない限り)




図 7-67. 入力同相電圧と出力電圧との関係




図 7-68. 入力同相電圧と出力電圧との関係




図 7-69. 入力同相電圧と出力電圧との関係




図 7-70. 入力同相電圧と出力電圧との関係




図 7-71. 入力同相電圧と出力電圧との関係




図 7-72. 入力同相電圧と出力電圧との関係

7.7 代表的特性 (continued)

$T_A = 25^\circ\text{C}$, $V_S = \pm 18\text{V}$, $V_{CM} = V_{OUT} = V_S / 2$, $R_L = 10\text{k}\Omega$, REF ピンをグラウンドに接続、 $G = 1/2$ (特に記述のない限り)





図 7-73. 閉ループ出力インピーダンスと周波数との関係

8 詳細説明

8.1 概要

INA597 は、高精度 e-trim™ オペアンプと、4 つのトリミングされた抵抗で構成されています。これらの抵抗を接続して、差動、非反転、反転の構成など、さまざまなアンプ構成を行うことができます。INA597 のオンチップ抵抗を使用する場合、ディスクリット設計と比べて、設計者にとって有利な点があります。INA597 には、[セクション 8.2](#) に示すように、内部補償コンデンサも含まれています。

8.2 機能ブロック図



8.3 機能説明

オペアンプ回路の DC 性能の大部分は、周囲の抵抗の精度で決まります。INA597 上の抵抗は、厳密にマッチングするようにレイアウトされています。各部分の抵抗はオンチップでマッチングされ、マッチング精度のテストは完了しています。このトリミングとテストの結果、INA597 は、ゲイン・ドリフト、同相除去、ゲイン誤差などの仕様に対して高精度を実現しています。

8.4 デバイスの機能モード

INA597 は、レールを超える電圧を測定できます。 $G = 1/2$ および $G = 2$ の差動アンプ構成の詳細については、[セクション 7](#) の入力電圧範囲を参照してください。INA597 は、複数の方法で構成できます。[図 9-5](#)～[図 9-9](#) を参照してください。これらの構成は、内部のマッチングされた抵抗に依存するため、これらの構成のすべてにおいて、優れたゲイン精度とゲイン・ドリフトが得られます。

9 アプリケーションと実装

NOTE

以下のアプリケーション情報は、TI の製品仕様に含まれるものではなく、TI ではその正確性または完全性を保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。また、お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

9.1 アプリケーション情報

図 9-1 は、INA597 の動作に必要な基本的な接続を示しています。デバイス・ピンの近くに電源バイパス・コンデンサを接続します。

差動入力信号は、図に示すようにピン 2 と 3 に接続します。入力に接続する各ソース・インピーダンスは、良好な同相除去を実現するため、ほぼ等しくする必要があります。ソース・インピーダンスに 8Ω のミスマッチがあると、標準的なデバイスの同相除去が約 80dB まで低下します。ゲイン精度も多少影響を受けます。ソースに既知のインピーダンス・ミスマッチがある場合は、一方の入力に抵抗を直列に追加して、良好な同相除去を維持してください。

9.2 代表的なアプリケーション

9.2.1 基本的な電源と信号の接続




図 9-1. 基本的な電源と信号の接続

9.2.1.1 設計要件

図 9-1 に示すアプリケーションの場合、設計要件は以下のとおりです。

- $G = 1/2$ のゲイン
- $V_{REF} = 0V$

9.2.1.2 詳細な設計手順


9.2.1.2.1 動作電圧

INA597 は、優れた性能で、単一 (4.5V~36V) またはデュアル ($\pm 2.25\text{V}$ ~ $\pm 18\text{V}$) の電源で動作します。仕様は、5V と $\pm 15\text{V}$ の電源で量産テスト済みです。ほとんどの特性は、動作電圧範囲内で変化しません。動作電圧によって大きく変化するパラメータは、[セクション 7.7](#) に示されています。INA597 の内部オペアンプは、単一電源設計です。この設計により、オペアンプの同相電圧が V^- (または単一電源のグラウンド) と同じ、またはわずかに低い状態でリニア動作が可能です。ピン 2 および 3 の入力電圧が負電源電圧より低い状態でもデバイスは損傷しませんが、この領域における動作は推奨されません。反転入力端子が負電源電圧を下回る過渡状態では、正帰還状態になってデバイス出力が負レールにロックされる場合があります。

INA597 は、正電源よりも大きい差動信号を正確に測定できます。たとえば、 $G = 1/2$ の場合、リニア同相範囲は正電源電圧のほぼ 3 倍まで拡大されます。[セクション 7.7](#) および [セクション 9.2.1.2.3](#) を参照してください。

9.2.1.2.2 オフセット電圧トリミング

INA597 は、低いオフセット電圧とドリフトを実現するようにトリミングされた製品です。大半のアプリケーションでは、外部オフセット調整は必要ありません。[図 9-2](#) は、出力オフセット電圧をトリミングするためのオプション回路を示しています。出力は、通常接地された出力基準端子 (ピン 1) を基準にします。REF ピンに印加された電圧は、出力信号に加算されます。この加算動作を使用して、オフセット電圧を 0 にできます。良好な同相除去を維持するには、REF ピンに印加される信号のソース・インピーダンスが 8Ω 未満である必要があります。REF ピン部分のインピーダンスを低くする場合、[OPA177](#) などのオペアンプによりトリム電圧をバッファできます。



NOTE: For $\pm 750\text{-}\mu\text{V}$ range, $R = 158 \text{ k}\Omega$.

図 9-2. オフセット調整

9.2.1.2.3 入力電圧範囲

INA597 は、電源レールを超える入力電圧を測定します。内蔵抵抗は、電圧が内部オペアンプに到達する前に分圧し、オペアンプ入力の保護を行います。図 9-3 は、差動アンプの構成において分圧がどのように働くかという例を示しています。INA597 で正しく測定するためには、内部オペアンプの入力ノードでの入力電圧は、正電源レールよりも 0.1V 低い電圧未満にとどまる必要があり、負電源レールからは 0.1V 超えることができます。詳細については、セクション 10 を参照してください。




図 9-3. 差動アンプ構成での分圧

INA597 には、入力部分に過電圧保護機能を持つ ESD ダイオードが組み込まれています。この機能により、外部保護回路の追加が不要になるので、システムの設計が容易になり、より堅牢なシステムの構築が可能になります。G = 1/2 の構成で ±18V 電源のデバイスでは、いずれかの入力電圧は、+V_S - 54V から -V_S + 54V までの範囲で安全に動作できます。たとえば、±10V 電源では、入力電圧を最大 ± 30V とすることができます。

9.2.1.2.4 容量性負荷駆動能力

INA597 は、低い電力供給でも、大きな容量性負荷を駆動できます。このデバイスは、500pF 負荷で安定しています。セクション 7.7 を参照してください。

9.2.1.3 アプリケーション曲線

オペアンプ (OP アンプ) の出力段と容量性負荷間の相互作用が、回路の安定性に影響を及ぼすことがあります。業界では全般的に、オペアンプ出力段の要件は、初めて誕生したときから大きく変化しています。クラス AB、コモン・エミッタ、バイポーラ・ジャンクション・トランジスタ (BJT) を持つ従来の出力段は、現在では、コモン・コレクタ BJT とコモン・ドレイン CMOS (相補型金属酸化膜半導体) デバイスに置き換わっています。どちらのテクノロジーも、単一電源とバッテリー駆動のアプリケーションに対するレール・ツー・レールの出力電圧を実現しています。これらの出力段構造を変更することで、オペアンプの開ループ出力インピーダンス (Z_o) は、大部分が抵抗性という初期の BJT オペアンプの動作から、容量性、抵抗性、誘導性を持つ周波数依存の Z_o へと変化しました。全周波数帯域の Z_o と、その結果として得られる全周波数帯域の開ループ出力インピーダンスを正しく理解することは、ループ・ゲイン、帯域幅、安定性の分析を理解するためにきわめて重要です。図 9-4 は、全周波数帯域の INA597 閉ループ出力インピーダンスがどのように変動するかを示しています。




図 9-4. 閉ループ出力インピーダンスと周波数との関係

9.2.2 高精度計測アンプ

図 9-5 に示すように、INA597 をオペアンプと組み合わせて、特別な性能特性を持つ完成度の高い計測アンプを構成することができます。




図 9-5. 高精度計測アンプ

9.2.3 低消費電力、高出力電流、高精度差動アンプ




図 9-6. 低消費電力、高出力電流、高精度差動アンプ

9.2.4 疑似グランド・ジェネレータ




図 9-7. 疑似グランド・ジェネレータ

9.2.5 差動入力データ・アクイジション




図 9-8. 差動入力データ・アクイジション

9.2.6 高精度な電圧 - 電流変換




図 9-9. 高精度な電圧 - 電流変換

9.2.7 追加アプリケーション

テキサス・インスツルメンツでは、高性能な計測アンプ (IA) を多数ご用意しています。関連する性能を持つ製品については、[表 9-1](#) を参照してください。

表 9-1. INA597 との同時使用を推奨する製品

A1、A2	機能	類似の TI IA
OPA27	低ノイズ	INA103
OPA129	超低バイアス電流 (fA)	INA116
OPA177	低オフセット・ドリフト、低ノイズ	INA114 、 INA128
OPA2130	低消費電力、FET 入力 (pA)	INA111
OPA2234	単一電源、高精度、低消費電力	INA122 、 INA118
OPA2237	単一電源、低消費電力、8 ピン MSOP	INA122 、 INA126

差動アンプは、さまざまなアプリケーションで使用可能な、汎用性の高いビルディング・ブロックです。以下に示すような、その他のアプリケーションのアイデアについては、[INA105 データシート](#)を参照してください。

- レール電圧まで対応可能な電流レシーバ
- 高精度ユニティ・ゲイン反転アンプ
- $\pm 10V$ の高精度電圧リファレンス
- $\pm 5V$ の高精度電圧リファレンス
- 高精度ユニティ・ゲイン・バッファ
- 高精度平均値アンプ
- 高精度 $G = 2$ アンプ
- 高精度加算アンプ
- 高精度 $G = 1/2$ アンプ
- 高精度バイポーラ・オフセット
- 高精度加算アンプ (ゲインあり)
- 計測アンプ・ガード駆動ジェネレータ
- 高精度加算計測アンプ
- 高精度絶対値バッファ
- 高精度電圧 - 電流コンバータ (差動入力あり)
- 小さい I_{OUT} のための差動入力電圧 - 電流コンバータ
- 電流ソースの絶縁
- 差動出力差動アンプ
- バッファ・アンプにより電流ソースを絶縁し、高精度を実現
- ウィンドウ・スパンとウィンドウ・センター入力を持つウィンドウ・コンパレータ
- バッファ付き差動入力とゲインによる高精度電圧制御電流ソース
- ゲイン ± 1 のデジタル制御ゲイン・アンプ

10 電源に関する推奨事項

INA597 の公称性能は、電源電圧 $\pm 15\text{V}$ と電源電圧の midpoint 基準電圧で動作が規定されています。また、このデバイスは $\pm 2.25\text{ V}$ (4.5 V) から $\pm 18\text{V}$ (36V) までの電源、および電源電圧の midpoint でない基準電圧を使用しても、優れた性能で動作します。動作電圧や基準電圧によって大きく変化する可能性のあるパラメータは、[セクション 7.7](#) に示されています。

11 レイアウト

11.1 レイアウトのガイドライン

優れたレイアウト手法に対して、常に関心を持つことをお勧めします。デバイスで最高の動作性能を実現するため、以下のような優れた PCB レイアウト手法を使用してください。

- 同相信号が差動信号に変換されないようにするために、両方の入力パスがソース・インピーダンスと容量について適切にマッチングされていることを確認してください。
- ノイズは、回路全体とデバイスの電源ピンを経由して、アナログ回路に伝播します。バイパス・コンデンサは、アナログ回路に対してローカルに低インピーダンスの電源を供給することにより、結合ノイズを低減します。
 - 各電源ピンとグランド間に、低 ESR $0.1\mu\text{F}$ のセラミック・バイパス・コンデンサを接続し、可能な限りデバイスの近くに配置します。単一電源アプリケーションの場合は、 $V+$ からグランドに対して単一のバイパス・コンデンサを接続します。
- 寄生カップリングを低減するには、入力配線を電源配線または出力配線からできるだけ離して配置します。これらの配線を分離した状態にすることができない場合、敏感な配線をノイズの多い配線と平行にするよりは、垂直に交差させる方がはるかに効果的です。
- 外付け部品は、可能な限りデバイスに近く配置します。
- 配線はできるだけ短くします。

11.2 レイアウト例





図 11-1. SOIC と VSSOP パッケージの回路図およびそれに関連する PCB レイアウトの例





図 11-2. VSON パッケージの回路図およびそれに関連する PCB レイアウトの例

12 デバイスおよびドキュメントのサポート

12.1 ドキュメントのサポート

12.1.1 関連資料

関連資料については、以下を参照してください。

- テキサス・インスツルメンツ、『汎用差動アンプの評価モジュール』ユーザー・ガイド
- テキサス・インスツルメンツ、『モータ制御位置フィードバック用の高精度シグナル・コンディショニング・ソリューション』テクニカル・ブリーフ

12.2 Receiving Notification of Documentation Updates

To receive notification of documentation updates, navigate to the device product folder on [ti.com](https://www.ti.com). Click on *Subscribe to updates* to register and receive a weekly digest of any product information that has changed. For change details, review the revision history included in any revised document.

12.3 サポート・リソース

TI E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計に必要な支援を迅速に得ることができます。

リンクされているコンテンツは、該当する貢献者により、現状のまま提供されるものです。これらは TI の仕様を構成するものではなく、必ずしも TI の見解を反映したものではありません。TI の [使用条件](#) を参照してください。

12.4 商標

e-trim™ and TI E2E™ are trademarks of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

12.5 Electrostatic Discharge Caution



This integrated circuit can be damaged by ESD. Texas Instruments recommends that all integrated circuits be handled with appropriate precautions. Failure to observe proper handling and installation procedures can cause damage.

ESD damage can range from subtle performance degradation to complete device failure. Precision integrated circuits may be more susceptible to damage because very small parametric changes could cause the device not to meet its published specifications.

12.6 Glossary

[TI Glossary](#) This glossary lists and explains terms, acronyms, and definitions.

13 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに対して提供されている最新のデータです。このデータは予告なく変更されることがあり、ドキュメントが改訂される場合もあります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
INA597IDGKR	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	NIPDAUAG SN	Level-2-260C-1 YEAR	-40 to 125	1WT6
INA597IDGKR.B	Active	Production	VSSOP (DGK) 8	2500 LARGE T&R	Yes	SN	Level-2-260C-1 YEAR	-40 to 125	1WT6
INA597IDGKT	Active	Production	VSSOP (DGK) 8	250 SMALL T&R	Yes	NIPDAUAG SN	Level-2-260C-1 YEAR	-40 to 125	1WT6
INA597IDGKT.B	Active	Production	VSSOP (DGK) 8	250 SMALL T&R	Yes	SN	Level-2-260C-1 YEAR	-40 to 125	1WT6
INA597IDR	Active	Production	SOIC (D) 8	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	INA597
INA597IDR.B	Active	Production	SOIC (D) 8	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	INA597
INA597IDRCR	Active	Production	VSON (DRC) 10	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	IN597
INA597IDRCR.B	Active	Production	VSON (DRC) 10	3000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	IN597
INA597IDRCT	Active	Production	VSON (DRC) 10	250 SMALL T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	IN597
INA597IDRCT.B	Active	Production	VSON (DRC) 10	250 SMALL T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	IN597
INA597IDT	Active	Production	SOIC (D) 8	250 SMALL T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	INA597
INA597IDT.B	Active	Production	SOIC (D) 8	250 SMALL T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 125	INA597

(1) **Status:** For more details on status, see our [product life cycle](#).

(2) **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

(3) **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

(4) **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

(5) **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

(6) **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

TAPE AND REEL INFORMATION



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
INA597IDGKR	VSSOP	DGK	8	2500	330.0	12.4	5.25	3.35	1.25	8.0	12.0	Q1
INA597IDGKT	VSSOP	DGK	8	250	330.0	12.4	5.25	3.35	1.25	8.0	12.0	Q1
INA597IDR	SOIC	D	8	3000	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
INA597IDRCR	VSON	DRC	10	3000	330.0	12.4	3.3	3.3	1.1	8.0	12.0	Q2
INA597IDRCT	VSON	DRC	10	250	180.0	12.4	3.3	3.3	1.1	8.0	12.0	Q2
INA597IDT	SOIC	D	8	250	180.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1

TAPE AND REEL BOX DIMENSIONS



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
INA597IDGKR	VSSOP	DGK	8	2500	366.0	364.0	50.0
INA597IDGKT	VSSOP	DGK	8	250	366.0	364.0	50.0
INA597IDR	SOIC	D	8	3000	353.0	353.0	32.0
INA597IDRCR	VSON	DRC	10	3000	367.0	367.0	35.0
INA597IDRCT	VSON	DRC	10	250	210.0	185.0	35.0
INA597IDT	SOIC	D	8	250	213.0	191.0	35.0

D0008A**PACKAGE OUTLINE****SOIC - 1.75 mm max height**

SMALL OUTLINE INTEGRATED CIRCUIT



4214825/C 02/2019

NOTES:

1. Linear dimensions are in inches [millimeters]. Dimensions in parenthesis are for reference only. Controlling dimensions are in inches. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed .006 [0.15] per side.
4. This dimension does not include interlead flash.
5. Reference JEDEC registration MS-012, variation AA.

EXAMPLE BOARD LAYOUT

D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:8X



SOLDER MASK DETAILS

4214825/C 02/2019

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.

7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

D0008A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



SOLDER PASTE EXAMPLE
BASED ON .005 INCH [0.125 MM] THICK STENCIL
SCALE:8X

4214825/C 02/2019

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

GENERIC PACKAGE VIEW

DRC 10

VSON - 1 mm max height

3 x 3, 0.5 mm pitch

PLASTIC SMALL OUTLINE - NO LEAD

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.



4226193/A

EXAMPLE BOARD LAYOUT


DRC0010J

VSON - 1 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE:20X



SOLDER MASK DETAILS

4218878/B 07/2018

NOTES: (continued)

4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/sluea271).

5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

DRC0010J

VSON - 1 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD 11:
80% PRINTED SOLDER COVERAGE BY AREA
SCALE:25X

4218878/B 07/2018

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

DGK0008A**PACKAGE OUTLINE****VSSOP - 1.1 mm max height**

SMALL OUTLINE PACKAGE



4214862/A 04/2023

NOTES:

PowerPAD is a trademark of Texas Instruments.

1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-187.

EXAMPLE BOARD LAYOUT


DGK0008A

™ VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 15X



SOLDER MASK DETAILS

4214862/A 04/2023

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
8. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.
9. Size of metal pad may vary due to creepage requirement.

EXAMPLE STENCIL DESIGN

DGK0008A

™ VSSOP - 1.1 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
SCALE: 15X

4214862/A 04/2023

NOTES: (continued)

11. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
12. Board assembly site may have different recommendations for stencil design.

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとし、TI は一切の責任を拒否します。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2025, Texas Instruments Incorporated

最終更新日：2025 年 10 月