

ISO773x 高速、堅牢な EMC 強化型および基本 3 チャネル・デジタル・アイソレータ

1 特長

- 100Mbps のデータレート
- 堅牢な絶縁バリア:
 - 1500V_{RMS} の動作電圧で 30 年を超える予測寿命
 - 最高 5000V_{RMS} の絶縁定格
 - 最高 12.8kV のサージ耐量
 - CMTI: $\pm 100\text{kV}/\mu\text{s}$ (代表値)
- 幅広い電源電圧範囲: 2.25V ~ 5.5V
- 2.25V から 5.5V への電圧レベル変換
- デフォルト出力が HIGH (ISO773x) と LOW (ISO773xF) のオプション
- 幅広い温度範囲: -55°C ~ +125°C
- 低い消費電力: 1Mbps でチャネルごとに標準値 1.5mA
- 小さい伝搬遅延: 標準値 11ns (5V 電源)
- 堅牢な電磁両立性 (EMC)
 - システム レベルでの ESD、EFT、サージ耐性
 - 絶縁バリアの両側で $\pm 8\text{kV}$ の IEC 61000-4-2 接触放電保護
 - 低い放射
- Wide-SOIC (DW-16) および QSOP (DBQ-16) のパッケージオプション
- 車載用バージョンを利用可能: [ISO773x-Q1](#)
- 安全関連の認証:
 - DIN EN IEC 60747-17 (VDE 0884-17)
 - UL 1577 部品認定プログラム
 - IEC 61010-1、IEC 62368-1、IEC60601-1、および GB 4943.1 認定

2 アプリケーション

- 産業用オートメーション
- モータ制御
- 電源
- 太陽光インバータ
- 医療用機器

3 概要

ISO773x デバイスは、高性能の 3 チャネル デジタル アイソレータであり、UL 1577 準拠で 5000V_{RMS} (DW パッケージ) および 3000V_{RMS} (DBQ パッケージ) の絶縁定格を備えています。

このファミリのデバイスは、VDE、CSA、TUV、CQC に従って絶縁定格が強化されています。ISO7731B デバイスは、基本絶縁定格のみを必要とするアプリケーション向けに設計されています。

ISO773x ファミリのデバイスは電磁気耐性が高く、放射が低く、低消費電力を実現し、CMOS または LVCMOS デジタル I/O を絶縁します。それぞれの絶縁チャネルにはロジック入力および出力バッファがあり、二重の容量性二酸化ケイ素 (SiO₂) 絶縁バリアによって分離されています。このデバイスは複数のイネーブル ピンを備えています。これらのイネーブル ピンを使うと、マルチコントローラ駆動アプリケーションにおいて、各出力を高インピーダンス状態にすることで、消費電力を低減できます。

ISO7730 デバイスには 3 つのチャネルがあり、すべて同じ方向です。ISO7731 デバイスには 2 つの順方向チャネルと、1 つの逆方向チャネルがあります。入力電力または入力信号が失われた場合のデフォルト出力は、接尾辞 F のないデバイスでは High、接尾辞 F のあるデバイスでは Low になります。詳細は「[デバイスの機能モード](#)」のセクションを参照してください。


絶縁電源と組み合わせて使用することで、このデバイス ファミリは、データバス (たとえば RS-485、RS-232、CAN など) または他の回路からのノイズ電流がローカル グランドに入り込み、敏感な回路に干渉や損傷を引き起こすことを防ぐのに役立ちます。革新的なチップ設計およびレイアウト技法により、ISO773x デバイスは電磁気互換性が大幅に強化されているため、システム レベルの ESD、EFT、サージ、および放射のコンプライアンスを容易に達成できます。ISO773x ファミリのデバイスは、16 ピンの Wide-SOIC および QSOP パッケージで供給されます。

パッケージ情報

部品番号	パッケージ ⁽¹⁾	パッケージサイズ ⁽²⁾
ISO7730	SOIC (DW)	10.30mm × 7.50mm
ISO7731	SSOP (DBQ)	4.90mm × 3.90mm
ISO7731B	SOIC (DW)	10.30mm × 7.50mm

(1) 利用可能なすべてのパッケージについては、データシートの末尾にある注文情報を参照してください。

(2) パッケージ サイズ (長さ × 幅) は公称値であり、該当する場合はピンも含まれます。



Copyright © 2016, Texas Instruments Incorporated

V_{CC1}=入力電源、V_{CC0}=出力電源

GNDI=入力グランド、GND0=出力グランド

概略回路図



このリソースの元の言語は英語です。翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

English Data Sheet: [SLLSES0](#)

目次

1 特長	1	5.18 絶縁特性曲線	20
2 アプリケーション	1	5.19 代表的特性	21
3 概要	1	6 パラメータ測定情報	23
4 ピン構成および機能	2	7 詳細説明	25
5 仕様	4	7.1 概要	25
5.1 絶対最大定格	4	7.2 機能ブロック図	25
5.2 ESD 定格	4	7.3 機能説明	26
5.3 推奨動作条件	5	7.4 デバイスの機能モード	27
5.4 熱に関する情報	6	8 アプリケーションと実装	28
5.5 電力定格	6	8.1 アプリケーション情報	28
5.6 絶縁仕様	7	8.2 代表的なアプリケーション	28
5.7 安全関連認証	9	8.3 電源に関する推奨事項	32
5.8 安全限界値	10	8.4 レイアウト	32
5.9 電気的特性—5V 電源	11	9 デバイスおよびドキュメントのサポート	34
5.10 電源電流特性—5V 電源	12	9.1 ドキュメントのサポート	34
5.11 電気的特性—3.3V 電源	13	9.2 ドキュメントの更新通知を受け取る方法	34
5.12 電源電流特性—3.3V 電源	14	9.3 サポート・リソース	34
5.13 電気的特性—2.5V 電源	15	9.4 商標	34
5.14 電源電流特性—2.5V 電源	16	9.5 静電気放電に関する注意事項	34
5.15 スイッチング特性—5V 電源	17	9.6 用語集	34
5.16 スイッチング特性—3.3V 電源	18	10 改訂履歴	34
5.17 スイッチング特性—2.5V 電源	19	11 メカニカル、パッケージ、および注文情報	35

4 ピン構成および機能




図 4-1. ISO7730 DW および DBQ パッケージ 16 ピン SOIC-WB および QSOP 上面図




図 4-2. ISO7731 DW および DBQ パッケージ 16 ピン SOIC-WB および QSOP 上面図

表 4-1. ピンの機能

名称	ピン		種類 ⁽¹⁾	説明		
	番号					
	ISO7730	ISO7731				
EN1	—	7	I	出力イネーブル 1。サイド 1 の出力ピンは、EN1 が HIGH またはオープンのときにイネーブル、EN1 が LOW のときは高インピーダンス状態になります。		
EN2	10	10	I	出力イネーブル 2。サイド 2 の出力ピンは、EN2 が HIGH またはオープンのときにイネーブル、EN2 が LOW のときは高インピーダンス状態になります。		
GND1	2, 8	2, 8	—	V_{CC1} のグランド接続		
GND2	9, 15	9, 15	—	V_{CC2} のグランド接続		
INA	3	3	I	入力、チャネル A		
INB	4	4	I	入力、チャネル B		
INC	5	12	I	入力、チャネル C		
NC	6, 7, 11	6, 11	—	未接続		
OUTA	14	14	O	出力、チャネル A		
OUTB	13	13	O	出力、チャネル B		
OUTC	12	5	O	出力、チャネル C		
V_{CC1}	1	1	—	電源、 V_{CC1}		
V_{CC2}	16	16	—	電源、 V_{CC2}		

5 仕様

5.1 絶対最大定格

(1) を参照

		最小値	最大値	単位
V _{CC1} , V _{CC2}	電源電圧 (2)	-0.5	6	V
V	INx, OUTx, ENx の電圧	-0.5	V _{CCX} + 0.5 (3)	V
I _O	出力電流	-15	15	mA
T _J	接合部温度		150	°C
T _{stg}	保存温度	-65	150	°C

- (1) 「絶対最大定格」の範囲外の動作は、デバイスの永続的な損傷の原因となる可能性があります。「絶対最大定格」は、これらの条件において、または「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを意味するものではありません。「絶対最大定格」の範囲内であっても「推奨動作条件」の範囲外で使用すると、デバイスが完全に機能しない可能性があり、デバイスの信頼性、機能、性能に影響を及ぼし、デバイスの寿命を縮める可能性があります。
- (2) 差動 I/O バス電圧を除くすべての電圧値は、ローカル グランド ピン (GND1 または GND2) を基準としており、ピーク電圧値です。
- (3) 最大電圧は 6V 以下である必要があります。

5.2 ESD 定格

			値	単位
V _(ESD)	静電放電	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 準拠、すべてのピン (1)	±6000	V
		デバイス帶電モデル (CDM)、JEDEC 仕様 JESD22-C101 に準拠、すべてのピン (2)	±1500	
		IEC 61000-4-2 準拠の接触放電、絶縁バリア耐性試験 (3) (4)	±8000	

- (1) JEDEC ドキュメント JEP155 には、500V HBM であれば標準的な ESD 制御プロセスで安全な製造が可能であると記載されています。
- (2) JEDEC ドキュメント JEP157 には、250V CDM であれば標準的な ESD 管理プロセスにより安全な製造が可能であると記載されています。
- (3) IEC 試験では、バリアのそれぞれの側にあるすべてのピンを互いに接続して 2 つの端子を持つデバイスを構成し、バリアをはさんで ESD 衝撃を印加します。
- (4) テストは、デバイスの固有接触放電能力を判定するため、気中または油中で実行されます。

5.3 推奨動作条件

外気温度範囲での動作時 (特に記述がない限り)

			最小値	公称値	最大値	単位
V_{CC1}, V_{CC2}	電源電圧		2.25	5.5		V
$V_{CC(UVLO+)}$	電源電圧が上昇しているときの UVLO スレッショルド		2	2.25		V
$V_{CC(UVLO-)}$	電源電圧が下降しているときの UVLO スレッショルド		1.7	1.8		V
$V_{HYS(UVLO)}$	電源電圧 UVLO ヒステリシス		100	200		mV
I_{OH}	High レベル入力電流	$V_{CCO}^{(1)} = 5V$	-4			mA
		$V_{CCO} = 3.3V$	-2			
		$V_{CCO} = 2.5V$	-1			
I_{OL}	Low レベル出力電流	$V_{CCO} = 5V$		4		mA
		$V_{CCO} = 3.3V$		2		
		$V_{CCO} = 2.5V$		1		
V_{IH}	High レベル入力電圧		$0.7 \times V_{CCI}^{(1)}$		V_{CCI}	V
V_{IL}	Low レベル入力電圧		0	$0.3 \times V_{CCI}$		V
DR ⁽²⁾	データレート		0	100	100	Mbps
T_A	周囲温度		-55	25	125	°C

(1) V_{CCI} = 入力側 V_{CC} 、 V_{CCO} = 出力側 V_{CC}

(2) より高いデータレートも可能ですが、100Mbps が最大データレートとして規定されています。

5.4 熱に関する情報

熱評価基準 ⁽¹⁾		ISO773x		単位
		DW (SOIC)	DBQ (QSOP)	
		16 ピン	16 ピン	
R _{θJA}	接合部から周囲への熱抵抗	81.4	109	°C/W
R _{θJC(top)}	接合部からケース(上面)への熱抵抗	44.9	46.8	°C/W
R _{θJB}	接合部から基板への熱抵抗	45.9	60.6	°C/W
Ψ _{JT}	接合部から上面への特性パラメータ	28.1	35.9	°C/W
Ψ _{JB}	接合部から基板への特性パラメータ	45.5	60	°C/W
R _{θJC(bot)}	接合部からケース(底面)への熱抵抗	-	-	°C/W

(1) 従来および最新の熱評価基準の詳細については、『半導体およびICパッケージの熱評価基準』アプリケーションノートを参照してください。

5.5 電力定格

パラメータ		テスト条件	最小値	標準値	最大値	単位
ISO7730						
P _D	最大消費電力(両サイド)	V _{CC1} = V _{CC2} = 5.5V, T _J = 150°C, C _L =		160		mW
P _{D1}	最大消費電力(サイド1)	15pF, 50MHz 50% デューティサイクルの		30		mW
P _{D2}	最大消費電力(サイド2)	方形波を入力		130		mW
ISO7731						
P _D	最大消費電力(両サイド)	V _{CC1} = V _{CC2} = 5.5V, T _J = 150°C, C _L =		160		mW
P _{D1}	最大消費電力(サイド1)	15pF, 50MHz 50% デューティサイクルの		60		mW
P _{D2}	最大消費電力(サイド2)	方形波を入力		100		mW

5.6 絶縁仕様

パラメータ	テスト条件	値		単位		
		DW-16	DBQ-16			
CLR	外部空間距離 ⁽¹⁾	空気を介した最短のピン間距離	>8	>3.7 mm		
CPG	外部沿面距離 ⁽¹⁾	パッケージ表面に沿った最短のピン間距離	>8	>3.7 mm		
DTI	絶縁物を介した距離	最小内部ギャップ (内部空間距離)	>17	>17 μm		
CTI	比較トラッキング インデックス	DIN EN 60112 (VDE 0303-11)、IEC 60112、UL 746A	>600	>600 V		
材料グループ	IEC 60664-1 に準拠	IEC 60664-1 に準拠	I	I		
IEC 60664-1 に準拠した過電圧カテゴリ	定格商用電源 V_{RMS} が 150V 以下	I-IV	I-IV			
	定格商用電源 V_{RMS} が 300V 以下	I-IV	I-III			
	定格商用電源 V_{RMS} が 600V 以下	I-IV	該当なし			
	定格商用電源 V_{RMS} が 1000V 以下	I-III	該当なし			
DIN EN IEC 60747-17 (VDE 0884-17) ⁽²⁾						
V_{IORM}	最大反復ピーク絶縁電圧	AC 電圧 (バイポーラ)	ISO773x	2121	566	V_{PK}
V_{IORM}	最大反復ピーク絶縁電圧	AC 電圧 (バイポーラ)	ISO7731B	1414	該当なし	V_{PK}
V_{IOWM}	最大動作絶縁電圧	AC 電圧、経時絶縁破壊 (TDDB) テスト、 セクション 8.2.3.1 を参照	ISO773x	1500	400	V_{RMS}
V_{IOWM}	最大動作絶縁電圧	AC 電圧、経時絶縁破壊 (TDDB) テスト、 セクション 8.2.3.1 を参照	ISO7731B	1000	該当なし	V_{RMS}
V_{IOWM}	最大動作絶縁電圧	DC 電圧	ISO773x	2121	566	V_{DC}
V_{IOWM}	最大動作絶縁電圧	DC 電圧	ISO7731B	1414	該当なし	V_{DC}
V_{IOTM}	最大過渡絶縁電圧	$V_{\text{TEST}} = V_{\text{IOTM}}, t = 60\text{s}$ (認定)、 $V_{\text{TEST}} = 1.2 \times V_{\text{IOTM}}, t = 1\text{s}$ (100% 出荷時)		8000	4242	V_{PK}
V_{IMP}	最大インパルス電圧 ⁽³⁾	IEC 62368-1 に準拠し空気中でテスト、 $1.2/50\mu\text{s}$ の波形	ISO773x	8000	5000	V_{PK}
V_{IMP}	最大インパルス電圧 ⁽³⁾	IEC 62368-1 に準拠し空気中でテスト、 $1.2/50\mu\text{s}$ の波形	ISO7731B	6000	該当なし	V_{PK}
V_{IOSM}	最大サージ絶縁電圧 ⁽⁴⁾	$V_{\text{IOSM}} \geq 1.3 \times V_{\text{IMP}}$ 、油中でテスト (認定テスト)、 $1.2/50\mu\text{s}$ 波形、IEC 62368-1 に準拠	ISO773x	12800	10000	V_{PK}
V_{IOSM}	最大サージ絶縁電圧 ⁽⁴⁾	$V_{\text{IOSM}} \geq 1.3 \times V_{\text{IMP}}$ 、油中でテスト (認定テスト)、 $1.2/50\mu\text{s}$ 波形、IEC 62368-1 に準拠	ISO7731B	7800	該当なし	V_{PK}
q_{pd}	見掛けの電荷 ⁽⁵⁾	メソッド a、入力 / 出力安全テスト サブグループ 2/3 による、 $V_{\text{ini}} = V_{\text{IOTM}}$ 、 $t_{\text{ini}} = 60\text{s}$ 、 $V_{\text{pd(m)}} = 1.2 \times V_{\text{IORM}}$ 、 $t_{\text{m}} = 10\text{s}$		≤ 5	≤ 5	pC
q_{pd}	見掛けの電荷 ⁽⁵⁾	メソッド a、環境テスト サブグループ 1 による、 $V_{\text{ini}} = V_{\text{IOTM}}$ 、 $t_{\text{ini}} = 60\text{s}$ 、	$V_{\text{pd(m)}} = 1.6 \times V_{\text{IORM}}$ 、 $t_{\text{m}} = 10\text{s}$ (ISO773x)	≤ 5	≤ 5	pC
q_{pd}	見掛けの電荷 ⁽⁵⁾	メソッド a、環境テスト サブグループ 1 による、 $V_{\text{ini}} = V_{\text{IOTM}}$ 、 $t_{\text{ini}} = 60\text{s}$ 、	$V_{\text{pd(m)}} = 1.3 \times V_{\text{IORM}}$ 、 $t_{\text{m}} = 10\text{s}$ (ISO7731B)	≤ 5	該当なし	pC
q_{pd}	見掛けの電荷 ⁽⁵⁾	メソッド b、ルーチン テスト (100% 出荷時) および事前条件設定 (タイプ テスト) の場合、 $V_{\text{ini}} = 1.2 \times V_{\text{IOTM}}$ 、 $t_{\text{ini}} = 1\text{s}$ 、 $V_{\text{pd(m)}} = 1.875 \times V_{\text{IORM}}$ (ISO773x) または $V_{\text{pd(m)}} = 1.5 \times V_{\text{IORM}}$ (ISO7731B)、 $t_{\text{m}} = 1\text{s}$ (メソッド b1) または $V_{\text{pd(m)}} = V_{\text{ini}}$ 、 $t_{\text{m}} = t_{\text{ini}}$ (メソッド b2)		≤ 5	≤ 5	pC
C_{IO}	絶縁バリア容量、入力から出力へ ⁽⁶⁾	$V_{\text{IO}} = 0.4 \times \sin(2\pi ft)$, $f = 1\text{MHz}$		≈ 0.7	≈ 0.7	pF
R_{IO}	絶縁抵抗 ⁽⁶⁾	$V_{\text{IO}} = 500\text{V}$, $T_A = 25^\circ\text{C}$		$>10^{12}$	$>10^{12}$	Ω
		$V_{\text{IO}} = 500\text{V}$ ($100^\circ\text{C} \leq T_A \leq 125^\circ\text{C}$ 時)		$>10^{11}$	$>10^{11}$	
		$V_{\text{IO}} = 500\text{V}$ ($T_S = 150^\circ\text{C}$ 時)		$>10^9$	$>10^9$	

パラメータ	テスト条件	値		単位	
		DW-16	DBQ-16		
汚染度		2	2		
耐候性カテゴリ		55/125/ 21	55/125/21		
UL 1577					
V _{ISO}	最大絶縁耐性電圧	V _{TEST} = V _{ISO} , t = 60s (認定), V _{TEST} = 1.2 × V _{ISO} , t = 1s (100% 出荷時)	5000	3000	V _{RMS}

- (1) 沿面距離および空間距離の要件は、アプリケーション個別の機器絶縁規格に従って適用する必要があります。沿面距離および空間距離を維持するために、プリント基板上でアイソレータの取り付けパッドによってこの距離が短くならないように注意して基板を設計する必要があります。場合によっては、プリント基板上の沿面距離と空間距離が等しくなります。プリント基板上にグループやリブを設けるなどの技法を使用して、これらの仕様値を大きくすることができます。
- (2) この絶縁素子は、安全定格内の安全な電気的絶縁 (ISO773x) および基本絶縁 (ISO7731B) にのみ適しています。安全定格への準拠は、適切な保護回路によって保証する必要があります。
- (3) テストは、パッケージのサージ耐性を判定するため、空気中で実行されます。
- (4) テストは、絶縁バリアの固有サージ耐性を判定するため、油中で実行されます。
- (5) 見掛けの放電電荷とは、部分放電 (pd) により発生する放電です。
- (6) 絶縁バリアのそれぞれの側にあるすべてのピンを互いに接続して、2つの端子を持つデバイスを構成します。

5.7 安全関連認証

VDE	CSA	UL	CQC	TUV
DIN EN IEC 60747-17 (VDE 0884-17) による認証	IEC 62368-1 および IEC 60601 による認証	UL 1577 部品認定プログラムによる認証	GB4943.1 による認証	EN 61010-1 および EN 62368-1 による認証
最大過渡絶縁電圧、 8000 V _{PK} (DW-16) および 4242 V _{PK} (DBQ-16)、 最大反復ピーク絶縁電圧、 2121 V _{PK} (DW-16、強化)、1414 V _{PK} (DW-16、基本) および 566 V _{PK} (DBQ-16)、 最大サージ絶縁電圧、 12800 V _{PK} (DW-16、強 化)、7800 V _{PK} (DW-16、基 本) および 10000 V _{PK} (DBQ-16)	CSA 62368-1 および IEC 62368-1 に準拠した強化絶 縁、 最大動作電圧 600 V _{RMS} (DW-16) および 370 V _{RMS} (DBQ-16) (汚染度 2、材 料グループ I)、 CSA 60601-1 および IEC 60601-1 に準拠した 2 MOPP (患者保護手段)、 最大動作電圧 250 V _{RMS} (DW-16)	DW-16:シングル保護、 5000 V _{RMS} 、 DBQ-16:シングル保護、 3000 V _{RMS}	DW-16:強化絶縁、高度 \leq 5000m、熱帯気候、最大動 作電圧 700 V _{RMS} 、 DBQ-16:基本絶縁、 高度 \leq 5000m、熱帶 氣候、最大動作電圧 400V _{RMS}	5000 V _{RMS} (DW-16) およ び 3000 V _{RMS} (DBQ-16) 最大 動作電圧 600 V _{RMS} (DW-16) および 300 V _{RMS} (DBQ-16) 5000 V _{RMS} (DW-16) およ び 3000 V _{RMS} (DBQ-16) の EN 61010-1 に準拠した強 化絶縁、最大動作電圧の EN 62368-1 に準じた強化 絶縁 600 V _{RMS} (DW-16) および 370 V _{RMS} (DBQ-16)、600 V _{RMS}
証明書番号: 40040142 (強化型) 40047657 (基本)	マスタ契約書番号: 220991	ファイル番号:E181974	認証書番号: CQC21001304083 (DW-16) CQC18001199097 (DBQ-16)	顧客 ID 番号:077311

5.8 安全限界値

安全限界値⁽¹⁾の目的は、入力または出力回路の故障による絶縁バリアの損傷の可能性を最小限に抑えることです。I/O 回路の故障により、グランドあるいは電源との抵抗が低くなることがあります。電流制限がないと、チップがオーバーヒートして絶縁バリアが破壊されるほどの大電力が消費され、ひいてはシステムの 2 次故障に到る可能性があります。

パラメータ		テスト条件	最小値	標準値	最大値	単位
DW-16 パッケージ						
I _S	安全入力、出力、または電源電流	R _{θJA} = 81.4°C/W、V _I = 5.5V、T _J = 150°C、T _A = 25°C、図 5-1 を参照		279		mA
		R _{θJA} = 81.4°C/W、V _I = 3.6V、T _J = 150°C、T _A = 25°C、図 5-1 を参照		427		
		R _{θJA} = 81.4°C/W、V _I = 2.75V、T _J = 150°C、T _A = 25°C、図 5-1 を参照		558		
P _S	安全入力、出力、または合計電力	R _{θJA} = 81.4°C/W、T _J = 150°C、T _A = 25°C、図 5-3 を参照		1536		mW
T _S	最高安全温度			150		°C
DBQ-16 パッケージ						
I _S	安全入力、出力、または電源電流	R _{θJA} = 109.0°C/W、V _I = 5.5V、T _J = 150°C、T _A = 25°C、図 5-2 を参照		209		mA
		R _{θJA} = 109.0°C/W、V _I = 3.6V、T _J = 150°C、T _A = 25°C、図 5-2 を参照		319		
		R _{θJA} = 109.0°C/W、V _I = 2.75V、T _J = 150°C、T _A = 25°C、図 5-2 を参照		417		
P _S	安全入力、出力、または合計電力	R _{θJA} = 109.0°C/W、T _J = 150°C、T _A = 25°C、図 5-4 を参照		1147		mW
T _S	最高安全温度			150		°C

- (1) 最高安全温度 T_S は、本デバイスに規定された最大接合部温度 T_J と同じ値です。I_S および P_S パラメータはそれぞれ安全電流と安全電力を表します。I_S および P_S の最大限界値を超えてはなりません。これらの限界値は、周囲温度 T_A によって異なります。

表にある接合部から空気への熱抵抗 R_{θJA} は、リード付き表面実装パッケージ向けの High-K テストボードに実装されたデバイスの数値です。これらの式を使って各パラメータの値を計算します。

T_J = T_A + R_{θJA} × P、ここで P は本デバイスで消費される電力です。

T_{J(max)} = T_S = T_A + R_{θJA} × P_S、ここで T_{J(max)} は最大許容接合部温度です。

P_S = I_S × V_I、ここで V_I は最大入力電圧です。

5.9 電気的特性— 5V 電源

$V_{CC1} = V_{CC2} = 5V \pm 10\%$ (特に記述のない限り、推奨動作条件全体にわたって)

パラメータ		テスト条件	最小値	標準値	最大値	単位
V_{OH}	High レベル出力電圧	$I_{OH} = -4mA$ 、図 6-1 を参照	$V_{CC1} - 0.4$ ⁽¹⁾	4.8		V
V_{OL}	Low レベル出力電圧	$I_{OL} = 4mA$ 、図 6-1 を参照		0.2	0.4	V
$V_{IT+(IN)}$	立ち上がり入力のスイッチング スレッショルド			$0.6 \times V_{CC1}$	$0.7 \times V_{CC1}$	V
$V_{IT-(IN)}$	立ち下がり入力のスイッチング スレッショルド			$0.3 \times V_{CC1}$	$0.4 \times V_{CC1}$	V
$V_{I(HYS)}$	入力スレッショルド電圧のヒステリシス			$0.1 \times V_{CC1}$	$0.2 \times V_{CC1}$	V
I_{IH}	High レベル入力電流	INx で $V_{IH} = V_{CC1}$ ⁽¹⁾			10	μA
I_{IL}	Low レベル入力電流	INx で $V_{IL} = 0V$		-10		μA
I_{IH}	High レベル入力電流	ENx で $V_{IH} = V_{CC1}$ ⁽¹⁾			28	μA
I_{IL}	Low レベル入力電流	ENx で $V_{IL} = 0V$		-28		μA
CMTI	同相過渡耐性	$V_I = V_{CC1}$ または $0V$ 、 $V_{CM} = 1200V$ 、図 6-4 参照	85	100		kV/ μs
C_I	入力容量 ⁽²⁾	$V_I = V_{CC}/2 + 0.4 \times \sin(2\pi ft)$ 、 $f = 1MHz$ 、 $V_{CC} = 5V$		2		pF

(1) V_{CC1} = 入力側 V_{CC} 、 V_{CCO} = 出力側 V_{CC}

(2) 入力ピンから同じ側のグランドまで測定。

5.10 電源電流特性— 5V 電源

$V_{CC1} = V_{CC2} = 5V \pm 10\%$ (特に記述のない限り、推奨動作条件全体にわたって)

パラメータ	テスト条件	電源電流	最小値	標準値	最大値	単位
ISO7730						
電源電流 - ディセーブル	EN2 = 0V, $V_I = V_{CC1}$ (ISO7730)、 $V_I = 0V$ (ISO7730, F 接尾辞付き)	I_{CC1}	1	2.3	mA	
		I_{CC2}	0.3	0.8	mA	
電源電流 - DC 信号	EN2 = 0V, $V_I = 0V$ (ISO7730)、 $V_I = V_{CC1}$ (ISO7730, F 接尾辞付き)	I_{CC1}	4.3	6	mA	
		I_{CC2}	0.3	0.8	mA	
電源電流 - AC 信号	EN2 = V_{CC2} , $V_I = V_{CC1}$ (ISO7730)、 $V_I = 0V$ (ISO7730, F 接尾辞付き)	I_{CC1}	1	2.3	mA	
		I_{CC2}	1.6	3.7	mA	
電源電流 - AC 信号	EN2 = V_{CC2} , $V_I = 0V$ (ISO7730)、 $V_I = V_{CC1}$ (ISO7730, F 接尾辞付き)	I_{CC1}	4.3	6	mA	
		I_{CC2}	1.8	3.9	mA	
ISO7731						
電源電流 - ディセーブル	EN1 = EN2 = 0V, $V_I = V_{CC1}$ (1)(ISO7731)、 $V_I = 0V$ (ISO7731, F 接尾辞付き)	I_{CC1}	0.8	2.2	mA	
		I_{CC2}	0.7	1.6	mA	
電源電流 - DC 信号	EN1 = EN2 = 0V, $V_I = 0V$ (ISO7731)、 $V_I = V_{CC1}$ (ISO7731, F 接尾辞付き)	I_{CC1}	3	4.6	mA	
		I_{CC2}	1.8	2.8	mA	
電源電流 - DC 信号	EN1 = EN2 = V_{CC1} , $V_I = V_{CC1}$ (1)(ISO7731)、 $V_I = 0V$ (ISO7731, F 接尾辞付き)	I_{CC1}	1.3	2.9	mA	
		I_{CC2}	1.6	3.7	mA	
電源電流 - AC 信号	EN1 = EN2 = V_{CC1} , $V_I = 0V$ (ISO7731)、 $V_I = V_{CC1}$ (ISO7731, F 接尾辞付き)	I_{CC1}	3.5	5.4	mA	
		I_{CC2}	2.8	5.1	mA	
電源電流 - AC 信号	EN1 = EN2 = V_{CC1} , すべてのチャネルが方形波クロック入力でスイッチング、 $C_L = 15\text{ pF}$	I_{CC1}	2.7	4.2	mA	
		I_{CC2}	2.3	4.6	mA	
電源電流 - AC 信号		I_{CC1}	3	4.9	mA	
		I_{CC2}	3.3	5.8	mA	
電源電流 - AC 信号		I_{CC1}	8.5	11.5	mA	
		I_{CC2}	13.1	17.8	mA	

(1) V_{CC1} = 入力側 V_{CC}

5.11 電気的特性— 3.3V 電源

$V_{CC1} = V_{CC2} = 3.3V \pm 10\%$ (特に記述のない限り、推奨動作条件全体にわたって)

パラメータ		テスト条件	最小値	標準値	最大値	単位
V_{OH}	High レベル出力電圧	$I_{OH} = -2mA$ 、図 6-1 を参照	$V_{CC0} - 0.3$ ⁽¹⁾	3.2		V
V_{OL}	Low レベル出力電圧	$I_{OL} = 2mA$ 、図 6-1 を参照		0.1	0.3	V
$V_{IT+(IN)}$	立ち上がり入力のスイッチング スレッショルド			$0.6 \times V_{CCI}$	$0.7 \times V_{CCI}$	V
$V_{IT-(IN)}$	立ち下がり入力のスイッチング スレッショルド			$0.3 \times V_{CCI}$	$0.4 \times V_{CCI}$	V
$V_{I(HYS)}$	入力スレッショルド電圧のヒステリシス			$0.1 \times V_{CCI}$	$0.2 \times V_{CCI}$	V
I_{IH}	High レベル入力電流	INx で $V_{IH} = V_{CCI}$ ⁽¹⁾			10	μA
I_{IL}	Low レベル入力電流	INx で $V_{IL} = 0V$		-10		μA
I_{IH}	High レベル入力電流	ENx で $V_{IH} = V_{CCI}$ ⁽¹⁾			30	μA
I_{IL}	Low レベル入力電流	ENx で $V_{IL} = 0V$		-30		μA
CMTI	同相過渡耐性	$V_I = V_{CCI}$ または $0V$ 、 $V_{CM} = 1200V$ 、図 6-4 参照	85	100		$kV/\mu s$

(1) V_{CCI} = 入力側 V_{CC} 、 V_{CC0} = 出力側 V_{CC}

5.12 電源電流特性—3.3V 電源

$V_{CC1} = V_{CC2} = 3.3V \pm 10\%$ (特に記述のない限り、推奨動作条件全体にわたって)

パラメータ	テスト条件	電源電流	最小値	標準値	最大値	単位
ISO7730						
電源電流 - ディセーブル	EN2 = 0V, $V_I = V_{CC1}$ (ISO7730)、 $V_I = 0V$ (ISO7730, F 接尾辞付き)	I_{CC1}	1	2.3	mA	
		I_{CC2}	0.3	0.8	mA	
電源電流 - DC 信号	EN2 = 0V, $V_I = 0V$ (ISO7730)、 $V_I = V_{CC1}$ (ISO7730, F 接尾辞付き)	I_{CC1}	4.3	5.9	mA	
		I_{CC2}	0.3	0.7	mA	
電源電流 - AC 信号	EN2 = V_{CC2} , $V_I = V_{CC1}$ (ISO7730)、 $V_I = 0V$ (ISO7730, F 接尾辞付き)	I_{CC1}	1	2.3	mA	
		I_{CC2}	1.6	3.6	mA	
電源電流 - AC 信号	EN2 = V_{CC2} , $V_I = 0V$ (ISO7730)、 $V_I = V_{CC1}$ (ISO7730, F 接尾辞付き)	I_{CC1}	4.3	5.8	mA	
		I_{CC2}	1.8	3.8	mA	
ISO7731						
電源電流 - ディセーブル	EN1 = EN2 = 0V, $V_I = V_{CC1}$ (1) ⁽¹⁾ (ISO7731)、 $V_I = 0V$ (ISO7731, F 接尾辞付き)	I_{CC1}	0.8	2.1	mA	
		I_{CC2}	0.7	1.5	mA	
電源電流 - DC 信号	EN1 = EN2 = 0V, $V_I = 0V$ (ISO7731)、 $V_I = V_{CC1}$ (ISO7731, F 接尾辞付き)	I_{CC1}	3	4.5	mA	
		I_{CC2}	1.8	2.8	mA	
電源電流 - DC 信号	EN1 = EN2 = V_{CC1} , $V_I = V_{CC1}$ (ISO7731)、 $V_I = 0V$ (ISO7731, F 接尾辞付き)	I_{CC1}	1.3	2.8	mA	
		I_{CC2}	1.6	3.7	mA	
電源電流 - AC 信号	EN1 = EN2 = V_{CC1} , $V_I = 0V$ (ISO7731)、 $V_I = V_{CC1}$ (ISO7731, F 接尾辞付き)	I_{CC1}	3.5	5.3	mA	
		I_{CC2}	2.8	5	mA	
電源電流 - AC 信号	EN1 = EN2 = V_{CC1} , すべてのチャネルが方形波クロック入力でスイッチング、 $C_L = 15 pF$	I_{CC1}	2.4	4.1	mA	
		I_{CC2}	2.2	4.5	mA	
電源電流 - AC 信号	EN1 = EN2 = V_{CC1} , すべてのチャネルが方形波クロック入力でスイッチング、 $C_L = 15pF$	I_{CC1}	2.8	4.6	mA	
		I_{CC2}	2.9	5.3	mA	
電源電流 - AC 信号	EN1 = EN2 = V_{CC1} , すべてのチャネルが方形波クロック入力でスイッチング、 $C_L = 15pF$	I_{CC1}	6.7	9.2	mA	
		I_{CC2}	10	14	mA	

(1) V_{CC1} = 入力側 V_{CC}

5.13 電気的特性— 2.5V 電源

$V_{CC1} = V_{CC2} = 2.5V \pm 10\%$ (特に記述のない限り、推奨動作条件全体にわたって)

パラメータ		テスト条件	最小値	標準値	最大値	単位
V_{OH}	High レベル出力電圧	$I_{OH} = -1mA$ 、図 6-1 を参照	$V_{CC0} - 0.2$ ⁽¹⁾	2.45		V
V_{OL}	Low レベル出力電圧	$I_{OL} = 1mA$ 、図 6-1 を参照		0.05	0.2	V
$V_{IT+(IN)}$	立ち上がり入力のスイッチング スレッショルド			$0.6 \times V_{CCI}$	$0.7 \times V_{CCI}$ ⁽¹⁾	V
$V_{IT-(IN)}$	立ち下がり入力のスイッチング スレッショルド			$0.3 \times V_{CCI}$	$0.4 \times V_{CCI}$	V
$V_{I(HYS)}$	入力スレッショルド電圧のヒステリシス			$0.1 \times V_{CCI}$	$0.2 \times V_{CCI}$	V
I_{IH}	High レベル入力電流	INx で $V_{IH} = V_{CCI}$ ⁽¹⁾			10	μA
I_{IL}	Low レベル入力電流	INx で $V_{IL} = 0V$		-10		μA
I_{IH}	High レベル入力電流	ENx で $V_{IH} = V_{CCI}$ ⁽¹⁾			30	μA
I_{IL}	Low レベル入力電流	ENx で $V_{IL} = 0V$		-30		μA
CMTI	同相過渡耐性	$V_I = V_{CCI}$ または $0V$ 、 $V_{CM} = 1200V$ 、図 6-4 参照	85	100		$kV/\mu s$

(1) V_{CCI} = 入力側 V_{CC} 、 V_{CC0} = 出力側 V_{CC}

5.14 電源電流特性— 2.5V 電源

$V_{CC1} = V_{CC2} = 2.5V \pm 10\%$ (特に記述のない限り、推奨動作条件全体にわたって)

パラメータ	テスト条件	電源電流	最小値	標準値	最大値	単位
ISO7730						
電源電流 - ディセーブル	EN2 = 0V, $V_I = V_{CC1}$ (ISO7730)、 $V_I = 0V$ (ISO7730, F 接尾辞付き)	I_{CC1}	1	2.2	mA	
		I_{CC2}	0.3	0.7	mA	
電源電流 - DC 信号	EN2 = 0V, $V_I = 0V$ (ISO7730)、 $V_I = V_{CC1}$ (ISO7730, F 接尾辞付き)	I_{CC1}	4.3	5.8	mA	
		I_{CC2}	0.3	0.7	mA	
電源電流 - AC 信号	EN2 = V_{CC2} , $V_I = V_{CC1}$ (ISO7730)、 $V_I = 0V$ (ISO7730, F 接尾辞付き)	I_{CC1}	1	2.2	mA	
		I_{CC2}	1.6	3.6	mA	
電源電流 - AC 信号	EN2 = V_{CC2} , $V_I = 0V$ (ISO7730)、 $V_I = V_{CC1}$ (ISO7730, F 接尾辞付き)	I_{CC1}	4.3	5.8	mA	
		I_{CC2}	1.8	3.8	mA	
ISO7731	EN2 = V_{CC1} 、すべてのチャネルが方 形波クロック入力でスイッチング、 $C_L =$ 15pF	1Mbps	I_{CC1}	2.6	4	mA
			I_{CC2}	1.8	3.8	mA
	10Mbps		I_{CC1}	2.6	4.1	mA
			I_{CC2}	2.5	4.8	mA
	100Mbps		I_{CC1}	3.1	4.7	mA
			I_{CC2}	10.2	14.3	mA
ISO7731						
電源電流 - ディセーブル	EN1 = EN2 = 0V, $V_I = V_{CC1}$ (1)(ISO7731)、 $V_I = 0V$ (ISO7731, F 接尾辞付き)	I_{CC1}	0.8	2.1	mA	
		I_{CC2}	0.7	1.5	mA	
電源電流 - DC 信号	EN1 = EN2 = 0V, $V_I = 0V$ (ISO7731)、 $V_I = V_{CC1}$ (ISO7731, F 接尾辞付き)	I_{CC1}	3	4.5	mA	
		I_{CC2}	1.8	2.7	mA	
電源電流 - DC 信号	EN1 = EN2 = V_{CC1} , $V_I = V_{CC1}$ (ISO7731)、 $V_I = 0V$ (ISO7731, F 接尾辞付き)	I_{CC1}	1.3	2.8	mA	
		I_{CC2}	1.6	3.7	mA	
電源電流 - AC 信号	EN1 = EN2 = V_{CC1} , $V_I = 0V$ (ISO7731)、 $V_I = V_{CC1}$ (ISO7731, F 接尾辞付き)	I_{CC1}	3.5	5.3	mA	
		I_{CC2}	2.8	5	mA	
電源電流 - AC 信号	EN1 = EN2 = V_{CC1} 、すべてのチャネ ルが方形波クロック入力でスイッチン グ、 $C_L = 15pF$	1Mbps	I_{CC1}	2.4	4.1	mA
			I_{CC2}	2.2	4.4	mA
	10Mbps		I_{CC1}	2.7	4.4	mA
			I_{CC2}	2.7	5.1	mA
	100Mbps		I_{CC1}	5.6	8	mA
			I_{CC2}	8	11.6	mA

(1) V_{CC1} = 入力側 V_{CC}

5.15 スイッチング特性— 5V 電源

$V_{CC1} = V_{CC2} = 5V \pm 10\%$ (特に記述のない限り、推奨動作条件全体にわたって)

パラメータ	テスト条件	最小値	標準値	最大値	単位
t_{PLH}, t_{PHL}	伝搬遅延時間	図 6-1 を参照	6	11	17
PWD	パルス幅歪み ⁽¹⁾ $ t_{PHL} - t_{PLH} $		0.6	5.9	ns
$t_{sk(o)}$	チャネル間の出力スキュー時間 ⁽²⁾	同方向チャネル		4	ns
$t_{sk(pp)}$	部品間のスキュー時間 ⁽³⁾			4.5	ns
t_r	出力信号の立ち上がり時間	図 6-1 を参照	1.3	3.9	ns
t_f	出力信号の立ち下がり時間		1.4	3.9	ns
t_{PHZ}	ディセーブルの伝搬遅延、出力 High から高インピーダンスへ		8	22	ns
t_{PLZ}	ディセーブルの伝搬遅延、出力 Low から高インピーダンスへ		8	20	ns
t_{PZH}	イネーブルの伝搬遅延、高インピーダンスから出力 High へ (ISO773x)	図 6-2 を参照	7	20	ns
	イネーブルの伝搬遅延、高インピーダンスから出力 High へ (ISO773x, F 接尾辞付き)		3	8.5	μs
t_{PZL}	イネーブルの伝搬遅延、高インピーダンスから出力 Low へ (ISO773x)		3	8.5	μs
	イネーブルの伝搬遅延、高インピーダンスから出力 Low へ (ISO773x, F 接尾辞付き)		7	20	ns
t_{DO}	入力電源喪失からデフォルト出力までの遅延時間	VCC が 1.7V を下回る時間から測定。図 6-3 を参照	0.1	0.3	μs
t_{ie}	タイム インターパル エラー	100Mbps で $2^{16} - 1$ PRBS データ	0.6		ns

(1) 別名パルス スキュー。

(2) $t_{sk(o)}$ は、1 つのデバイスについて、すべての駆動入力を相互に接続し、同方向に出力をスイッチングし、同じ負荷を駆動するときの複数の出力間のスキューです。

(3) $t_{sk(pp)}$ は、同一の電源電圧、温度、入力信号、負荷で動作する異なるデバイスについて、同方向にスイッチングするときの任意の端子間での伝搬遅延時間の差です。

5.16 スイッチング特性—3.3V 電源

$V_{CC1} = V_{CC2} = 3.3V \pm 10\%$ (特に記述のない限り、推奨動作条件全体にわたって)

パラメータ		テスト条件	最小値	標準値	最大値	単位
t_{PLH} , t_{PHL}	伝搬遅延時間	図 6-1 を参照	6	11	18.5	ns
PWD	パルス幅歪み ⁽¹⁾ $ t_{PHL} - t_{PLH} $			0.1	5.9	ns
$t_{sk(o)}$	チャネル間の出力スキュー時間 ⁽²⁾	同方向チャネル			4.4	ns
$t_{sk(pp)}$	部品間のスキュー時間 ⁽³⁾				5	ns
t_r	出力信号の立ち上がり時間	図 6-1 を参照		1.3	3	ns
t_f	出力信号の立ち下がり時間			1.3	3	ns
t_{PHZ}	ディセーブルの伝搬遅延、出力 High から高インピーダンスへ		17	31	ns	
t_{PLZ}	ディセーブルの伝搬遅延、出力 Low から高インピーダンスへ		17	30	ns	
t_{PZH}	イネーブルの伝搬遅延、高インピーダンスから出力 High へ (ISO773x)	図 6-2 を参照	17	30	ns	
	イネーブルの伝搬遅延、高インピーダンスから出力 High へ (ISO773x, F 接尾辞付き)		3.2	8.5	μs	
t_{PZL}	イネーブルの伝搬遅延、高インピーダンスから出力 Low へ (ISO773x)		3.2	8.5	μs	
	イネーブルの伝搬遅延、高インピーダンスから出力 Low へ (ISO773x, F 接尾辞付き)		17	30	ns	
t_{DO}	入力電源喪失からデフォルト出力までの遅延時間	VCC が 1.7V を下回る時間から測定。 図 6-3 を参照	0.1	0.3	μs	
t_{ie}	タイム インターバル エラー	100Mbps で $2^{16} - 1$ PRBS データ	0.6		ns	

(1) 別名パルス スキュー。

(2) $t_{sk(o)}$ は、1 つのデバイスについて、すべての駆動入力を相互に接続し、同方向に出力をスイッチングし、同じ負荷を駆動するときの複数の出力間のスキューです。

(3) $t_{sk(pp)}$ は、同一の電源電圧、温度、入力信号、負荷で動作する異なるデバイスについて、同方向にスイッチングするときの任意の端子間での伝搬遅延時間の差です。

5.17 スイッチング特性— 2.5V 電源

$V_{CC1} = V_{CC2} = 2.5V \pm 10\%$ (特に記述のない限り、推奨動作条件全体にわたって)

パラメータ		テスト条件	最小値	標準値	最大値	単位
t_{PLH}, t_{PHL}	伝搬遅延時間	図 6-1 を参照	7.5	12	21	ns
PWD	パルス幅歪み ⁽¹⁾ $ t_{PHL} - t_{PLH} $		0.2	5.9		ns
$t_{sk(o)}$	チャネル間の出力スキュー時間 ⁽²⁾	同方向チャネル		4.4		ns
$t_{sk(pp)}$	部品間のスキュー時間 ⁽³⁾			5.3		ns
t_r	出力信号の立ち上がり時間	図 6-1 を参照	1	3.5		ns
t_f	出力信号の立ち下がり時間		1	3.5		ns
t_{PHZ}	ディセーブルの伝搬遅延、出力 High から高インピーダンスへ		22	41		ns
t_{PLZ}	ディセーブルの伝搬遅延、出力 Low から高インピーダンスへ		22	40		ns
t_{PZH}	イネーブルの伝搬遅延、高インピーダンスから出力 High へ (ISO773x)	図 6-2 を参照	18	40		ns
	イネーブルの伝搬遅延、高インピーダンスから出力 High へ (ISO773x, F 接尾辞付き)		3.3	8.5		μs
t_{PZL}	イネーブルの伝搬遅延、高インピーダンスから出力 Low へ (ISO773x)		3.3	8.5		μs
	イネーブルの伝搬遅延、高インピーダンスから出力 Low へ (ISO773x, F 接尾辞付き)		18	40		ns
t_{DO}	入力電源喪失からデフォルト出力までの遅延時間	VCC が 1.7V を下回る時間から測定。図 6-3 を参照	0.1	0.3		μs
t_{ie}	タイム インターバル エラー	100Mbps で $2^{16} - 1$ PRBS データ	0.6			ns

(1) 別名パルス スキュー。

(2) $t_{sk(o)}$ は、1 つのデバイスについて、すべての駆動入力を相互に接続し、同方向に出力をスイッチングし、同じ負荷を駆動するときの複数の出力間のスキューです。

(3) $t_{sk(pp)}$ は、同一の電源電圧、温度、入力信号、負荷で動作する異なるデバイスについて、同方向にスイッチングするときの任意の端子間での伝搬遅延時間の差です。

5.18 絶縁特性曲線




図 5-1. DW-16 パッケージの VDE に従う安全制限電流の熱特性低下曲線




図 5-2. DBQ-16 パッケージの VDE に従う安全制限電流の熱特性低下曲線




図 5-3. DW-16 パッケージの VDE に従う安全制限電力の熱特性低下曲線




図 5-4. DBQ-16 パッケージの VDE に従う安全制限電力の熱特性低下曲線

5.19 代表的特性




図 5-5. ISO7730 の電源電流とデータ レートとの関係
(15pF 負荷時)




図 5-6. ISO7730 の消費電流とデータ レートとの関係
(無負荷時)





図 5-7. ISO7731 の電源電流とデータ レートとの関係
(15pF 負荷時)



A.
図 5-8. ISO7731 の消費電流とデータ レートとの関係
(無負荷時)




図 5-9. High レベル出力電圧と High レベル出力電流との関係




図 5-10. Low レベル出力電圧と Low レベル出力電流との関係




図 5-11. 電源低電圧スレッショルドと周囲温度との関係






図 5-12. 伝搬遅延時間と周囲温度との関係

6 パラメータ測定情報




- A. 入力パルスは、以下の特性を持つジェネレータから供給されます。PRR \leq 50kHz, 50% デューティ サイクル、 $t_r \leq 3\text{ns}$, $t_f \leq 3\text{ns}$, $Z_o = 50\Omega$ 。入力 ジェネレータ信号を終端するため、入力に 50Ω の抵抗が必要です。実際のアプリケーションでは、この 50Ω 抵抗は不要です。
- B. $C_L = 15\text{pF}$ であり、±20% 以内の計測器および治具の容量が含まれています。

図 6-1. スイッチング特性試験回路と電圧波形




- A. 入力パルスは、以下の特性を持つジェネレータから供給されます。PRR \leq 10kHz, 50% デューティ サイクル、 $t_r \leq 3\text{ns}$, $t_f \leq 3\text{ns}$, $Z_o = 50\Omega$ 。
- B. $C_L = 15\text{pF}$ であり、±20% 以内の計測器および治具の容量が含まれています。

図 6-2. イネーブル / ディセーブル伝搬遅延時間のテスト回路と波形



- A. $C_L = 15\text{pF}$ であり、 $\pm 20\%$ 以内の計測器および治具の容量が含まれています。
- B. 電源ランプ レート = 10mV/ns

図 6-3. デフォルトの出力遅延時間テスト回路と電圧波形



- A. $C_L = 15\text{pF}$ であり、 $\pm 20\%$ 以内の計測器および治具の容量が含まれています。


図 6-4. 同相過渡電圧耐性試験回路

7 詳細説明

7.1 概要

ISO773x ファミリのデバイスは、オン オフ キーイング (OOK) 変調方式を使用し、二酸化ケイ素をベースとする絶縁バリアを介してデジタル データを送信します。トランスマッタは、バリアを介して高周波キャリアを送信することによって、1 つのデジタル状態を表しています。また、信号を送信しないことによって、もう 1 つのデジタル状態を表しています。レシーバは、高度な信号コンディショニングを行ってから信号を復調し、バッファ段経由で出力を生成します。ENx ピンが LOW の場合、出力は高インピーダンスになります。ISO773x デバイス ファミリには高度な回路技法も使用されており、CMTI 性能を最大化し、高周波キャリアと IO バッファのスイッチングによる放射ノイズを最小化しています。デジタル容量性アイソレータの概念ブロック図である 図 7-1 は、代表的なチャネルの機能ブロック図を示しています。

7.2 機能ブロック図



Copyright © 2016, Texas Instruments Incorporated

図 7-1. デジタル容量性アイソレータの概念ブロック図

オン オフ キーイング方式による動作の概念的な説明を 図 7-2 に示します。




図 7-2. オン オフ キーイング (OOK) による変調方式

7.3 機能説明

表 7-1 に、デバイスの機能概要を示します。

表 7-1. デバイスの機能

部品番号	チャネル方向	最大データレート	デフォルト出力	パッケージ	絶縁定格 (1)
ISO7730	順方向 3、逆方向 0	100Mbps	High	DW-16	5000V _{RMS} / 8000V _{PK}
				DBQ-16	3000V _{RMS} / 4242V _{PK}
ISO7730、F 接尾辞付き	順方向 3、逆方向 0	100Mbps	Low	DW-16	5000V _{RMS} / 8000V _{PK}
				DBQ-16	3000V _{RMS} / 4242V _{PK}
ISO7731	順方向 2、逆方向 1	100Mbps	High	DW-16	5000V _{RMS} / 8000V _{PK}
				DBQ-16	3000V _{RMS} / 4242V _{PK}
ISO7731、F 接尾辞付き	順方向 2、逆方向 1	100Mbps	Low	DW-16	5000V _{RMS} / 8000V _{PK}
				DBQ-16	3000V _{RMS} / 4242V _{PK}
ISO7731B	順方向 2、逆方向 1	100Mbps	High	DW-16	5000V _{RMS} / 8000V _{PK}
ISO7731B、F 接尾辞付き	順方向 2、逆方向 1	100Mbps	Low	DW-16	5000V _{RMS} / 8000V _{PK}

(1) 絶縁定格の詳細については、[セクション 5.7](#) を参照してください。

7.3.1 電磁両立性 (EMC) に関する検討事項

過酷な産業用環境で使用される多くのアプリケーションは、静電気放電 (ESD)、電気的高速過渡現象 (EFT)、サージ、電磁放射のような外乱の影響を受けやすくなっています。これらの電磁妨害は、IEC 61000-4-x および CISPR 22 などの国際規格により規制されています。システム レベルの性能と信頼性は、アプリケーション基板の設計とレイアウトに大きく左右されますが、ISO773x ファミリのデバイスは、数多くのチップ レベルの設計改善を取り入れて、システム全体の堅牢性を高めています。改善項目の一部を以下に示します。

- 入出力信号ピンおよびチップ間のボンド パッドに、堅牢な ESD 保護セル。
- 電源ピンおよびグランド ピンに、ESD セルの低抵抗接続。
- 高電圧絶縁コンデンサの性能を強化し、ESD、EFT、サージの各イベントに対する耐性を向上。
- 低インピーダンス パスを経由して不要な高エネルギー信号をバイパスする、オンチップ デカップリング コンデンサの大容量化。
- ガードリングによって PMOS デバイスと NMOS デバイスを相互に絶縁し、寄生 SCR がトリガされるのを防止。
- 完全差動内部動作を確保し、絶縁バリアをまたぐコモン モード電流を低減。

7.4 デバイスの機能モード

表 7-2 に、ISO773x デバイスの機能モードを示します。

表 7-2. 機能表

V_{CCI}	V_{CCO}	入力 (INx) ⁽²⁾	出力イネーブル (ENx)	出力 (OUTx)	備考
PU	PU	H	H またはオープン	H	通常動作: チャネルの出力は、入力の論理状態と同じになります。
		L	H またはオープン	L	
		オープン	H またはオープン	デフォルト	デフォルト モード: INx がオープンのとき、対応するチャネル出力はデフォルトのロジック状態に移行します。ISO773x でデフォルトは High、接尾辞 F 付きの ISO773xD でデフォルトは Low です。
X	PU	X	L	Z	出力イネーブルの値が Low のとき、出力は高インピーダンスになります
PD	PU	X	H またはオープン	デフォルト	デフォルト モード: V_{CCI} に電源が供給されていないとき、チャネル出力は選択されたデフォルト オプションに基づいたロジック状態になります。ISO773x でデフォルトは High、接尾辞 F 付きの ISO773x でデフォルトは Low です。 V_{CCI} が電源オフから電源オンに遷移すると、チャネル出力は入力のロジック状態と同じになります。 V_{CCI} が電源オンから電源オフに遷移すると、チャネル出力は選択されているデフォルト状態になります。
X	PD	X	X	不定	V_{CCO} が電源オフのとき、チャネルの出力は不定です ⁽¹⁾ 。 V_{CCO} が電源オフから電源オンに遷移すると、チャネル出力は入力のロジック状態と同じになります

(1) $1.7V < V_{CCI}, V_{CCO} < 2.25V$ のとき、出力は不定状態になります。

(2) 入力信号が強く駆動されると、内部保護ダイオードを使用してフローティング V_{CC} に弱い電力を供給し、出力が不定になる可能性があります。

7.4.1 デバイス I/O 回路図




図 7-3. デバイス I/O 回路図

8 アプリケーションと実装

注

以下のアプリケーション情報は、テキサス・インストルメンツの製品仕様に含まれるものではなく、テキサス・インストルメンツはその正確性も完全性も保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

8.1 アプリケーション情報

ISO773x デバイスは、高性能のトリプル チャネル デジタル アイソレータです。これらのデバイスは両側にイネーブル ピンがあり、対応する出力を高インピーダンスにすることにより、マルチコントローラ駆動アプリケーションに使用でき、また、消費電力を低減できます。ISO773x デバイス ファミリは、シングルエンド CMOS ロジック スイッチング テクノロジーを使用しています。電源電圧の範囲は、 V_{CC1} と V_{CC2} のいずれの電源も 2.25V~5.5V です。デジタル アイソレータを使って設計する場合は、シングルエンド設計構造のため、デジタル アイソレータが特定のインターフェイス規格に準拠していないこと、シングルエンド CMOS または TTL デジタル信号ラインの絶縁のみを目的としていることに注意してください。アイソレータは、通常、インターフェイスの種類や規格にかかわらず、データ コントローラ (μ C または UART) と、データ コンバータまたはライン ランシーバとの間に配置されます。

8.2 代表的なアプリケーション

ISO7731 デバイスは、テキサス インストルメンツのミックスド シグナルマイコン、RS-485 トランシーバ、トランス ドライバ、電圧レギュレータと組み合わせることで、図 8-1 に示すように絶縁型 RS-485 システムを作成できます。




図 8-1. 絶縁型 RS-485 インターフェイス回路

8.2.1 設計要件

このデバイスを使用する設計には、表 8-1 に記載されているパラメータを使用します。

表 8-1. 設計パラメータ

パラメータ	値
電源電圧、 V_{CC1} および V_{CC2}	2.25~5.5V
V_{CC1} と GND1 との間のデカップリング コンデンサ	0.1μF
V_{CC2} と GND2 との間のデカップリング コンデンサ	0.1μF

8.2.2 詳細な設計手順

ISO773x デバイス ファミリは、フォトカプラとは異なり、性能向上、バイアス供給、電流制限のために外付け部品を必要としません。必要とするのは、動作に必要な外付けバイパス コンデンサは 2 個のみです。図 8-2 および 図 8-3 に、デバイスの標準的な回路接続を示します。




図 8-2. 標準的な ISO7730 回路のフックアップ




図 8-3. 標準的な ISO7731 回路のフックアップ

8.2.3 アプリケーション曲線

以下に示す、ISO773x ファミリのデバイスの代表的なアイダイアグラムは、100Mbps の最大データレートで低ジッタと広いオーブン アイを示しています。




図 8-4. 100Mbps の PRBS 2¹⁶ - 1、5V、25°C のアイダイアグラム




図 8-5. 100Mbps の PRBS 2¹⁶ - 1、3.3V、25°C のアイダイアグラム




図 8-6. 100Mbps の PRBS 2¹⁶ - 1、2.5V、25°C のアイダイアグラム

8.2.3.1 絶縁寿命

絶縁寿命予測データは、業界標準の TDDB (Time Dependent Dielectric Breakdown、経時絶縁破壊) テスト手法を使用して収集されます。このテストでは、バリアのそれぞれの側にあるすべてのピンを互いに接続して 2 つの端子を持つデバイスを構成し、その両側に高電圧を印加します。TDDB テスト構成については、図 8-7 を参照してください。この絶縁破壊データは、動作温度範囲で、さまざまな電圧について 60Hz でスイッチングして収集されます。強化絶縁について、VDE 規格では、100 万分の 1 (ppm) 未満の故障率での TDDB (経時絶縁破壊) 予測曲線の使用が求められています。期待される最小絶縁寿命は、規定の動作絶縁電圧において 20 年ですが、VDE の強化絶縁認証には、動作電圧について 20%、寿命について 50% の安全マージンがさらに必要となります。すなわち、規定値よりも 20% 高い動作電圧で、30 年の最小絶縁寿命が必要であることになります。

図 8-8 に、寿命全体にわたって高電圧ストレスに耐えることができる、絶縁バリアの固有能力を示します。この TDDB データによれば、絶縁バリアの固有能力は 1500 V_{RMS}、寿命は 36 年です。パッケージ サイズ、汚染度、材料グループなど他の要因により、部品の動作電圧がさらに制限される場合があります。DW-16 パッケージの動作電圧は、最大 1500V_{RMS} と規定されています。動作電圧が低い場合、対応する絶縁寿命は 36 年よりはるかに長くなります。DBQ-16 パッケージは、動作電圧が 400 V_{RMS} であり、DW-16 パッケージよりも寿命がはるかに長くなります。




図 8-7. 絶縁寿命測定用のテスト構成




図 8-8. 絶縁寿命予測データ

8.3 電源に関する推奨事項

データ レートおよび電源電圧に対する信頼性の高い動作を確保するため、入力および出力電源ピン (V_{CC1} および V_{CC2}) に $0.1\mu F$ のバイパスコンデンサを推奨します。コンデンサは、電源ピンのできるだけ近くに配置する必要があります。アプリケーションで使用できる 1 次側電源が 1 つだけの場合は、テキサス インstrument SN6501 または SN6505A などのトランジストドライバを使用して、2 次側用の絶縁型電源を生成できます。このようなアプリケーションでは、『SN6501 絶縁電源用の変圧器ドライバ』データシート、または『SN6505A 絶縁電源用の低ノイズ、1A 変圧器ドライバ (SLLSEP9)』。

8.4 レイアウト

8.4.1 レイアウトのガイドライン

低 EMI の PCB 設計を実現するには、少なくとも 4 層が必要です (図 8-9 を参照)。層の構成は、上層から下層に向かって、高速信号層、グランドプレーン、電源プレーン、低周波数信号層の順に配置する必要があります。

- 上層に高速パターンを配線することにより、ビアの使用 (およびそれに伴うインダクタンスの発生) を避けて、データリンクのトランスマッタおよびレシーバ回路とアイソレータとの間のクリーンな相互接続が可能になります。
- 高速信号層の次の層に、ベタのグランドプレーンを配置することにより、伝送ライン接続のインピーダンスを制御し、リターン電流のための優れた低インダクタンスパスを実現します。
- グランドプレーンの次の層に、電源プレーンを配置すると、高周波バイパス容量を約 $100\text{pF}/\text{inch}^2$ 増加させることができます。
- 最下層に低速の制御信号を配線すると、これらの信号リンクには一般的に、ビアのような不連続性を許容するマージンがあるため、高い柔軟性が得られます。

電源プレーンまたは信号層の追加が必要な場合は、対称性を保つために、第2の電源系統またはグランドプレーン系統を層構成に追加します。これにより、基板の層構成は機械的に安定し、反りを防ぎます。また、各電源系統の電源プレーンとグランドプレーンを互いに近づけて配置できるため、高周波バイパス容量を大幅に増やすことができます。

レイアウトの推奨事項の詳細については、『[デジタルアイソレータ設計ガイド](#)』を参照してください。

8.4.1.1 PCB 材料

150Mbps 未満で動作する場合 (または、立ち上がりと立ち下がりの時間が 1ns を超える場合)、およびトレース長が 10 インチ (254mm) 以下の場合のデジタル回路基板には、標準の FR-4 UL94V-0 プリント基板を使用します。この PCB は、高い周波数での誘電損失の低減、吸湿性の低減、強度と剛性の向上、および自己消火性の特性により、安価な代替品よりも推奨されます。

8.4.2 レイアウト例




図 8-9. レイアウト例の回路図

9 デバイスおよびドキュメントのサポート

9.1 ドキュメントのサポート

9.1.1 関連資料

関連資料については、以下を参照してください。

- テキサス・インスツルメンツ、『デジタルアイソレータ設計ガイド』
- テキサス・インスツルメンツ、『絶縁の用語集』
- テキサス・インスツルメンツ、『産業用システムで ESD、EFT、サージの耐性を改善する目的で絶縁を使用する方法』アプリケーションレポート
- テキサス・インスツルメンツ、『SN6501 絶縁電源用のトランジストドライバ』データシート
- テキサス・インスツルメンツ、『SNx5HVD308xE 小型の MSOP-8 パッケージで利用可能な低消費電力 RS-485 トランシーバ』データシート
- テキサス・インスツルメンツ、『TPS76350 低消費電力、150mA、低ドロップアウトのリニア レギュレータ』データシート
- テキサス・インスツルメンツ、『MSP430F2132 ミックスドシグナル マイクロコントローラ』データシート

9.2 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。右上の【アラートを受け取る】をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、修正されたドキュメントに含まれている改訂履歴をご覧ください。

9.3 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計で必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの使用条件を参照してください。

9.4 商標

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

9.5 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことをお奨めします。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

9.6 用語集

テキサス・インスツルメンツ用語集

この用語集には、用語や略語の一覧および定義が記載されています。

10 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision J (October 2024) to Revision K (September 2025)	Page
仕様全体を通して INx の Low レベル入力電流と ENx の High レベル入力電流を追加.....	4

Changes from Revision I (August 2023) to Revision J (October 2024)	Page
• ドキュメント全体にわたって表、図、相互参照の採番方法を更新.....	1
• 絶縁全体にわたって距離を更新、他の絶縁仕様はそのまま維持.....	7
• 「電気的特性」セクション全体にわたって、ENx ピンの入力リーク電流を更新	11
• TDB プロットと予測寿命を更新.....	31
• コミュニティリソースセクションを削除し、サポートリソースセクションを追加.....	34

Changes from Revision H (March 2023) to Revision I (August 2023)	Page
• 熱特性、安全限界値、熱軽減曲線を更新し、より正確なシステムレベルの熱計算を提供.....	10
• デバイスの性能に合わせて電気的特性およびスイッチング特性を更新.....	17

Changes from Revision G (March 2020) to Revision H (March 2023)	Page
• ドキュメント全体を通して標準名を以下のように変更:「DIN V VDE V 0884-11:2017-01」から「DIN EN IEC 60747-17 (VDE 0884-17)」.....	1
• ドキュメント全体を通して、IEC/EN/CSA 60950-1 規格への参照を削除.....	1
• ドキュメント全体を通して、すべての標準名から標準リビジョンおよび年への参照を削除.....	1
• DIN EN IEC 60747-17 (VDE 0884-17) に準拠して最大インパルス電圧 (V_{IMP}) 仕様を追加.....	7
• DIN EN IEC 60747-17 (VDE 0884-17) に準拠して最大サージ絶縁電圧 (V_{IOSM}) 仕様のテスト条件と値を変更.....	7
• 見掛けの放電電荷 (q_{PD}) のメソッド b のテスト条件を明確化.....	7
• DIN EN IEC 60747-17 (VDE 0884-17) に準拠して最大サージ絶縁電圧 (V_{IOSM}) 仕様の値を変更.....	9

11 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
ISO7730DBQR	Active	Production	SSOP (DBQ) 16	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-55 to 125	7730
ISO7730DBQR.A	Active	Production	SSOP (DBQ) 16	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-55 to 125	7730
ISO7730DWR	Active	Production	SOIC (DW) 16	2000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-55 to 125	ISO7730
ISO7730DWR.A	Active	Production	SOIC (DW) 16	2000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-55 to 125	ISO7730
ISO7730FDBQR	Active	Production	SSOP (DBQ) 16	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-55 to 125	7730F
ISO7730FDBQR.A	Active	Production	SSOP (DBQ) 16	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-55 to 125	7730F
ISO7730FDWR	Active	Production	SOIC (DW) 16	2000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-55 to 125	ISO7730F
ISO7730FDWR.A	Active	Production	SOIC (DW) 16	2000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-55 to 125	ISO7730F
ISO7731BDWR	Active	Production	SOIC (DW) 16	2000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-55 to 125	ISO7731B
ISO7731BDWR.A	Active	Production	SOIC (DW) 16	2000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-55 to 125	ISO7731B
ISO7731DBQR	Active	Production	SSOP (DBQ) 16	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-55 to 125	7731
ISO7731DBQR.A	Active	Production	SSOP (DBQ) 16	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-55 to 125	7731
ISO7731DBQRG4	Active	Production	SSOP (DBQ) 16	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-55 to 125	7731
ISO7731DBQRG4.A	Active	Production	SSOP (DBQ) 16	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-55 to 125	7731
ISO7731DWR	Active	Production	SOIC (DW) 16	2000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-55 to 125	ISO7731
ISO7731DWR.A	Active	Production	SOIC (DW) 16	2000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-55 to 125	ISO7731
ISO7731FBDBWR	Active	Production	SOIC (DW) 16	2000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-55 to 125	ISO7731FB
ISO7731FBDBWR.A	Active	Production	SOIC (DW) 16	2000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-55 to 125	ISO7731FB
ISO7731FDBQR	Active	Production	SSOP (DBQ) 16	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-55 to 125	7731F
ISO7731FDBQR.A	Active	Production	SSOP (DBQ) 16	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-55 to 125	7731F
ISO7731FDWR	Active	Production	SOIC (DW) 16	2000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-55 to 125	ISO7731F
ISO7731FDWR.A	Active	Production	SOIC (DW) 16	2000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-55 to 125	ISO7731F

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.



OTHER QUALIFIED VERSIONS OF ISO7730, ISO7731 :

- Automotive : [ISO7730-Q1](#), [ISO7731-Q1](#)

NOTE: Qualified Version Definitions:


- Automotive - Q100 devices qualified for high-reliability automotive applications targeting zero defects

TAPE AND REEL INFORMATION



A0	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers


QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
ISO7730DBQR	SSOP	DBQ	16	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
ISO7730DBQR	SSOP	DBQ	16	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
ISO7730DBQR	SSOP	DBQ	16	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
ISO7730DWR	SOIC	DW	16	2000	330.0	16.4	10.75	10.7	2.7	12.0	16.0	Q1
ISO7730DWR	SOIC	DW	16	2000	330.0	16.4	10.75	10.7	2.7	12.0	16.0	Q1
ISO7730DWR	SOIC	DW	16	2000	330.0	16.4	10.75	10.7	2.7	12.0	16.0	Q1
ISO7730FDBQR	SSOP	DBQ	16	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
ISO7730FDBQR	SSOP	DBQ	16	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
ISO7730FDBQR	SSOP	DBQ	16	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
ISO7730FDWR	SOIC	DW	16	2000	330.0	16.4	10.75	10.7	2.7	12.0	16.0	Q1
ISO7730FDWR	SOIC	DW	16	2000	330.0	16.4	10.75	10.7	2.7	12.0	16.0	Q1
ISO7730FDWR	SOIC	DW	16	2000	330.0	16.4	10.75	10.7	2.7	12.0	16.0	Q1
ISO7731BDWR	SOIC	DW	16	2000	330.0	16.4	10.75	10.7	2.7	12.0	16.0	Q1
ISO7731BDWR	SOIC	DW	16	2000	330.0	16.4	10.75	10.7	2.7	12.0	16.0	Q1
ISO7731DBQR	SSOP	DBQ	16	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
ISO7731DBQR	SSOP	DBQ	16	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
ISO7731DBQR	SSOP	DBQ	16	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
ISO7731DBQRG4	SSOP	DBQ	16	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
ISO7731DBQRG4	SSOP	DBQ	16	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
ISO7731DWR	SOIC	DW	16	2000	330.0	16.4	10.75	10.7	2.7	12.0	16.0	Q1
ISO7731DWR	SOIC	DW	16	2000	330.0	16.4	10.75	10.7	2.7	12.0	16.0	Q1
ISO7731FBDWR	SOIC	DW	16	2000	330.0	16.4	10.75	10.7	2.7	12.0	16.0	Q1
ISO7731FBDWR	SOIC	DW	16	2000	330.0	16.4	10.75	10.7	2.7	12.0	16.0	Q1
ISO7731FDBQR	SSOP	DBQ	16	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
ISO7731FDBQR	SSOP	DBQ	16	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
ISO7731FDBQR	SSOP	DBQ	16	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
ISO7731FDWR	SOIC	DW	16	2000	330.0	16.4	10.75	10.7	2.7	12.0	16.0	Q1
ISO7731FDWR	SOIC	DW	16	2000	330.0	16.4	10.75	10.7	2.7	12.0	16.0	Q1

TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
ISO7730DBQR	SSOP	DBQ	16	2500	353.0	353.0	32.0
ISO7730DBQR	SSOP	DBQ	16	2500	350.0	350.0	43.0
ISO7730DBQR	SSOP	DBQ	16	2500	350.0	350.0	43.0
ISO7730DWR	SOIC	DW	16	2000	356.0	356.0	36.0
ISO7730DWR	SOIC	DW	16	2000	356.0	356.0	45.0
ISO7730DWR	SOIC	DW	16	2000	353.0	353.0	32.0
ISO7730FDBQR	SSOP	DBQ	16	2500	350.0	350.0	43.0
ISO7730FDBQR	SSOP	DBQ	16	2500	353.0	353.0	32.0
ISO7730FDBQR	SSOP	DBQ	16	2500	350.0	350.0	43.0
ISO7730FDWR	SOIC	DW	16	2000	353.0	353.0	32.0
ISO7730FDWR	SOIC	DW	16	2000	356.0	356.0	45.0
ISO7730FDWR	SOIC	DW	16	2000	356.0	356.0	36.0
ISO7731BDWR	SOIC	DW	16	2000	353.0	353.0	32.0
ISO7731BDWR	SOIC	DW	16	2000	356.0	356.0	36.0
ISO7731DBQR	SSOP	DBQ	16	2500	353.0	353.0	32.0
ISO7731DBQR	SSOP	DBQ	16	2500	350.0	350.0	43.0
ISO7731DBQR	SSOP	DBQ	16	2500	350.0	350.0	43.0
ISO7731DBQRG4	SSOP	DBQ	16	2500	350.0	350.0	43.0

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
ISO7731DBQRG4	SSOP	DBQ	16	2500	350.0	350.0	43.0
ISO7731DWR	SOIC	DW	16	2000	356.0	356.0	36.0
ISO7731DWR	SOIC	DW	16	2000	353.0	353.0	32.0
ISO7731FBDWR	SOIC	DW	16	2000	356.0	356.0	36.0
ISO7731FBWR	SOIC	DW	16	2000	353.0	353.0	32.0
ISO7731FDBQR	SSOP	DBQ	16	2500	350.0	350.0	43.0
ISO7731FDBQR	SSOP	DBQ	16	2500	350.0	350.0	43.0
ISO7731FDBQR	SSOP	DBQ	16	2500	353.0	353.0	32.0
ISO7731FDWR	SOIC	DW	16	2000	356.0	356.0	36.0
ISO7731FDWR	SOIC	DW	16	2000	353.0	353.0	32.0

GENERIC PACKAGE VIEW


DW 16

SOIC - 2.65 mm max height

7.5 x 10.3, 1.27 mm pitch

SMALL OUTLINE INTEGRATED CIRCUIT

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.



4224780/A




PACKAGE OUTLINE

DW0016B

SOIC - 2.65 mm max height

soic



4221009/B 07/2016

NOTES:


1. All linear dimensions are in millimeters. Dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
 2. This drawing is subject to change without notice.
 3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm, per side.
 4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm, per side.
 5. Reference JEDEC registration MS-013.

EXAMPLE BOARD LAYOUT


DW0016B

SOIC - 2.65 mm max height

SOIC



LAND PATTERN EXAMPLE
SCALE:4X



SOLDER MASK DETAILS

4221009/B 07/2016

NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DW0016B

SOIC - 2.65 mm max height

SOIC



IPC-7351 NOMINAL
7.3 mm CLEARANCE/CREEPAGE

HV / ISOLATION OPTION
8.1 mm CLEARANCE/CREEPAGE

SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:4X

4221009/B 07/2016

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.


DBQ0016A



PACKAGE OUTLINE

SSOP - 1.75 mm max height

SHRINK SMALL-OUTLINE PACKAGE



NOTES:


1. Linear dimensions are in inches [millimeters]. Dimensions in parenthesis are for reference only. Controlling dimensions are in inches. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed .006 inch, per side.
4. This dimension does not include interlead flash.
5. Reference JEDEC registration MO-137, variation AB.

EXAMPLE BOARD LAYOUT



DBQ0016A

SSOP - 1.75 mm max height

SHRINK SMALL-OUTLINE PACKAGE



LAND PATTERN EXAMPLE
SCALE:8X



SOLDER MASK DETAILS

4214846/A 03/2014

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.


7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DBQ0016A

SSOP - 1.75 mm max height

SHRINK SMALL-OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
BASED ON .005 INCH [0.127 MM] THICK STENCIL
SCALE:8X

4214846/A 03/2014

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

重要なお知らせと免責事項

TIは、技術データと信頼性データ(データシートを含みます)、設計リソース(リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Webツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したもので、(1)お客様のアプリケーションに適した TI 製品の選定、(2)お客様のアプリケーションの設計、検証、試験、(3)お客様のアプリケーションに該当する各種規格や、他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2026, Texas Instruments Incorporated

最終更新日：2025 年 10 月