

## SNx4ACT10 トリプル3入力正論理NANDゲート

### 1 特長

- 4.5V~5.5V の V<sub>CC</sub> で動作
- 5.5Vまでの入力電圧に対応
- 最大 t<sub>pd</sub> 9.5 ns (5V 時)
- 入力は TTL 電圧互換

### 2 アプリケーション

- アラーム/タンパ検出回路
- S-R ラッチ


### 3 説明

SNx4ACT10 デバイスには、3つの独立した3入力NANDゲートが内蔵されています。ブール関数 Y = A • B • C つまり、Y = A + B + C を正論理で実行します。

#### 製品情報

部品番号	パッケージ <sup>(1)</sup>	パッケージサイズ <sup>(2)</sup>	本体サイズ <sup>(3)</sup>
SN54ACT10	FK (LCCC, 20)	8.89mm × 8.89mm	8.89mm × 8.89mm
	J (CDIP, 14)	19.55mm × 7.60mm	19.55mm × 6.71mm
	W (CFP, 14)	9.21mm × 7.11mm	9.21mm × 6.29mm
SN74ACT10	D (SOIC, 14)	8.65mm × 6mm	8.65mm × 3.9mm
	N (PDIP, 14)	19.3mm × 9.4mm	19.3mm × 6.35mm
	DB (SSOP, 14)	6.2 mm × 7.8mm	6.2 mm × 5.3mm
	PW (TSSOP, 14)	5mm × 6.4mm	5mm × 4.4mm
	BQA (WQFN, 14)	3mm × 2.5mm	3mm × 2.5mm

- 詳細については、「[メカニカル、パッケージ、および注文情報](#)」を参照してください。
- パッケージサイズ(長さ×幅)は公称値であり、該当する場合はピンを含みます。
- 本体サイズ(長さ×幅)は公称値であり、ピンは含まれません。



各ゲートの論理図(正論理)



このリソースの元の言語は英語です。翻訳は概要を便宜的に提供するもので、自動化ツール(機械翻訳)を使用していることがあり、TIでは翻訳の正確性および妥当性につきましては一切保証いたしません。実際の設計などの前には、ti.comで必ず最新の英語版をご参照くださいますようお願いいたします。

## 目次

<b>1 特長</b>	<b>1</b>	7.2 機能ブロック図	<b>9</b>
<b>2 アプリケーション</b>	<b>1</b>	7.3 機能説明	<b>10</b>
<b>3 説明</b>	<b>1</b>	<b>8 デバイスの機能モード</b>	<b>11</b>
<b>4 ピン構成および機能</b>	<b>3</b>	<b>9 アプリケーションと実装</b>	<b>12</b>
<b>5 仕様</b>	<b>5</b>	9.1 アプリケーション情報	<b>12</b>
5.1 絶対最大定格	5	9.2 代表的なアプリケーション	<b>12</b>
5.2 推奨動作条件	5	<b>10 デバイスおよびドキュメントのサポート</b>	<b>17</b>
5.3 熱に関する情報	5	10.1 ドキュメントのサポート	<b>17</b>
5.4 電気的特性	6	10.2 ドキュメントの更新通知を受け取る方法	<b>17</b>
5.5 スイッチング特性	6	10.3 サポート・リソース	<b>17</b>
5.6 動作特性	6	10.4 商標	<b>17</b>
5.7 代表的特性	7	10.5 静電気放電に関する注意事項	<b>17</b>
<b>6 パラメータ測定情報</b>	<b>8</b>	10.6 用語集	<b>17</b>
<b>7 詳細説明</b>	<b>9</b>	<b>11 改訂履歴</b>	<b>17</b>
7.1 概要	9	<b>12 メカニカル、パッケージ、および注文情報</b>	<b>18</b>

## 4 ピン構成および機能




図 4-1. J または W パッケージ (上面図)




図 4-2. FK パッケージ (上面図)

### ピンの機能

ピン			種類 <sup>(1)</sup>	説明
名称	PDIP、CDIP NO.	LCCC NO.		
1A	1	2	I	チャネル 1、入力 A
1B	2	3	I	チャネル 1、入力 B
2A	3	4	I	チャネル 2、入力 A
2B	4	6	I	チャネル 2、入力 B
2C	5	8	I	チャネル 2、入力 C
2Y	6	9	O	チャネル 2、出力 Y
GND	7	10	G	グランド
3Y	8	12	O	チャネル 3、出力 Y
3A	9	13	I	チャネル 3、入力 A
3B	10	14	I	チャネル 3、入力 B
3C	11	16	I	チャネル 3、入力 C
1Y	12	18	O	チャネル 1、出力 Y
1C	13	19	I	チャネル 1、入力 C
V <sub>CC</sub>	14	20	P	正の電源
NC		1、5、7、11、 15、17	—	内部接続なし

(1) 信号タイプ:I = 入力、O = 出力、G = グランド、P = 電源。





図 4-4. SN74ACT10 D、PW、N、DB パッケージ(上面図)  
図 4-4. SN74ACT10 D、PW、N、DB パッケージ(上面図)

図 4-3. SN74ACT10 BQA または パッケージ(上面図)

### ピンの機能

ピン		種類 <sup>(1)</sup>	説明
名称	番号		
1A	1	I	チャネル 1、入力 A
1B	2	I	チャネル 1、入力 B
2A	3	I	チャネル 2、入力 A
2B	4	I	チャネル 2、入力 B
2C	5	I	チャネル 2、入力 C
2Y	6	O	チャネル 2、出力 Y
GND	7	G	グランド
3Y	8	O	チャネル 3、出力 Y
3A	9	I	チャネル 3、入力 A
3B	10	I	チャネル 3、入力 B
3C	11	I	チャネル 3、入力 C
1Y	12	O	チャネル 1、出力 Y
1C	13	I	チャネル 1、入力 C
V <sub>CC</sub>	14	P	正の電源
サーマル パッド <sup>(2)</sup>		—	サーマル パッドは GND に接続するか、フローティングのままにすることができます。他の信号や電源には接続しないでください。

(1) 信号タイプ:I = 入力、O = 出力、G = グランド、P = 電源。

(2) BQA パッケージのみ。

## 5 仕様

### 5.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り)<sup>(1)</sup>

			最小値	最大値	単位
V <sub>CC</sub>	電源電圧範囲		-0.5	7	V
V <sub>I</sub> <sup>(2)</sup>	入力電圧範囲		-0.5	V <sub>CC</sub> + 0.5	V
V <sub>O</sub> <sup>(2)</sup>	出力電圧範囲		-0.5	V <sub>CC</sub> + 0.5	V
I <sub>IK</sub>	入力クランプ電流	(V <sub>I</sub> < 0 または V <sub>I</sub> > V <sub>CC</sub> )		±20	mA
I <sub>OK</sub>	出力クランプ電流	(V <sub>O</sub> < 0 または V <sub>O</sub> > V <sub>CC</sub> )		±20	mA
I <sub>O</sub>	連続出力電流	(V <sub>O</sub> = 0 ~ V <sub>CC</sub> )		±50	mA
	V <sub>CC</sub> または GND を通過する連続電流			±200	mA
T <sub>stg</sub>	保管温度範囲		-65	150	°C

- (1) 絶対最大定格を超えた動作は、デバイスに恒久的な損傷を与える可能性があります。絶対最大定格は、これらの条件において、または推奨動作条件に示された値を超える他のいかなる条件でも、本製品が正しく動作することを暗に示すものではありません。「絶対最大定格」の範囲内であっても「推奨動作条件」の範囲外で使用した場合、本デバイスは完全に機能するとは限らず、このことが本デバイスの信頼性、機能、性能に影響を及ぼし、本デバイスの寿命を縮める可能性があります。
- (2) 入力と出力の電流定格を順守しても、入力と出力の電圧定格を超えることがあります。

### 5.2 推奨動作条件

自由気流での推奨動作温度範囲内 (特に記述のない限り)<sup>(1)</sup>

		SN54ACT10		SN74ACT10		単位
		最小値	最大値	最小値	最大値	
V <sub>CC</sub>	電源電圧	4.5	5.5	4.5	5.5	V
V <sub>IH</sub>	High レベル入力電圧	2		2		V
V <sub>IL</sub>	Low レベル入力電圧		0.8		0.8	V
V <sub>I</sub>	入力電圧	0	V <sub>CC</sub>	0	V <sub>CC</sub>	V
V <sub>O</sub>	出力電圧	0	V <sub>CC</sub>	0	V <sub>CC</sub>	V
I <sub>OH</sub>	High レベル出力電流		-24		-24	mA
I <sub>OL</sub>	Low レベル出力電流		24		24	mA
Δt/Δv	入力遷移の立ち上がりまたは立ち下がりレート		8		8	ns/V
TA	自由空気での動作温度	-55	125	-40	85	°C

- (1) デバイスが適切に動作するように、デバイスの未使用の入力はすべて、V<sub>CC</sub> または GND に固定する必要があります。[低速またはフローティング CMOS 入力の影響アプリケーション レポート](#)を参照してください。

### 5.3 热に関する情報

熱評価基準 <sup>1</sup>	SNx4ACT10						単位
	D (SOIC)	DB	N	NS	PW (TSSOP)	BQA (WQFN)	
	14 ピン	14 ピン	14 ピン	14 ピン	14 ピン	14 ピン	
R <sub>θJA</sub> 接合部から周囲への熱抵抗	86	96	80	76	145.7	91.3	°C/W

- (1) 従来および最新の熱評価基準の詳細については、『半導体および IC パッケージの熱評価基準』アプリケーション ノートを参照してください。

## 5.4 電気的特性

自由空気での推奨動作温度範囲内 (特に記述のない限り)

パラメータ	テスト条件	$V_{CC}$	$T_A = 25^\circ C$			SN54ACT10	SN74ACT10	単位
			最小値	標準値	最大値	最小値	最大値	
$V_{OH}$	$I_{OH} = -50\mu A$	4.5V	4.4	4.49		4.4	4.4	V
		5.5V	5.4	5.49		5.4	5.4	
	$I_{OH} = -24mA$	4.5V	3.86			3.7	3.76	
		5.5V	4.86			4.7	4.76	
	$I_{OH} = -50mA^{(1)}$	5.5V				3.85		
	$I_{OH} = -75mA^{(1)}$	5.5V					3.85	
	$I_{OL} = 50\mu A$	4.5V	0.001	0.1		0.1	0.1	
		5.5V	0.001	0.1		0.1	0.1	
$V_{OL}$	$I_{OL} = 24mA$	4.5V		0.36		0.5	0.44	V
		5.5V		0.36		0.5	0.44	
	$I_{OL} = 50mA^{(1)}$	5.5V				1.65		
	$I_{OL} = 75mA^{(1)}$	5.5V					1.65	
$I_I$	$V_I = V_{CC}$ または GND	5.5V		$\pm 0.1$		$\pm 1$	$\pm 1$	$\mu A$
$I_{CC}$	$V_I = V_{CC}$ または GND、 $I_O = 0$	5.5V		4		80	40	$\mu A$
$\Delta I_{CC}^{(2)}$	1 つの入力は 3.4V、他の入力は GND または $V_{CC}$	5.5V	0.6		1.6		1.5	$mA$
$C_i$	$V_I = V_{CC}$ または GND	5V	2.6					$pF$

(1) 一度に複数の出力をテストすることはできません。また、テスト期間は 10ms を超えないようにしてください。

(2) これは、0V や  $V_{CC}$  ではなく、規定された TTL 電圧レベルのいずれかにおける各入力の電源電流の増加量です。

## 5.5 スイッチング特性

自由気流での推奨動作温度範囲内、 $V_{CC} = 5V \pm 0.5V$  (特に記述のない限り) (負荷回路および電圧波形を参照)

パラメータ	始点(入力)	終点(出力)	$T_A = 25^\circ C$			SN54ACT10	SN74ACT10	単位
			最小値	標準値	最大値	最小値	最大値	
$t_{PLH}$	任意	Y	1	6.5	9	1	10	1 10
			1	6.5	9	1	905	1 905

## 5.6 動作特性

$V_{CC} = 5V$ 、 $T_A = 25^\circ C$

パラメータ		テスト条件			標準値	単位
$C_{pd}$	電力散逸容量	$C_L = 50pF$ 、 $f = 1MHz$			25	$pF$

## 5.7 代表的特性

$T_A = 25^\circ\text{C}$  (特に記述のない限り)




図 5-1. High 状態における出力電圧と電流との関係、5V 電源





図 5-2. Low 状態における出力電圧と電流との関係、5V 電源

## 6 パラメータ測定情報



- A.  $C_L$  にはプローブと治具の容量が含まれます。
- B. すべての入力パルスは、以下の特性を持つジェネレータによって供給されます。PRR  $\leq 1\text{MHz}$ ,  $Z_O = 50\Omega$ ,  $t_r \leq 2.5\text{ns}$ ,  $t_f \leq 2.5\text{ns}$ 。
- C. 出力は一度に 1 つずつ測定され、測定するたびに入力が 1 回遷移します。

図 6-1. 負荷回路および電圧波形


TEST	S1
$t_{PLH}/t_{PHL}$	オープン

## 7 詳細説明

### 7.1 概要

このデバイスには、3つの独立した3入力NANDゲートとが内蔵されています。各ゲートはブール関数  $Y = \overline{A \cdot B \cdot C}$  を正論理で実行します。

### 7.2 機能ブロック図



## 7.3 機能説明

### 7.3.1 平衡化された CMOS プッシュプル出力

このデバイスには、平衡化された CMOS プッシュプル出力が内蔵されています。「平衡化」という用語は、デバイスが同様の電流をシンクおよびソースできることを示します。このデバイスの駆動能力により、軽負荷に高速エッジが生成される場合があるため、リングを防ぐために配線と負荷の条件を考慮する必要があります。さらに、このデバイスの出力は、デバイスを損傷することなく維持できる以上に大きな電流を駆動できます。過電流による損傷を防止するため、デバイスの出力電力を制限することが重要です。「絶対最大定格」で定義されている電気的および熱的制限を常に順守してください。

未使用のプッシュプル CMOS 出力は、未接続のままにしておく必要があります。

### 7.3.2 TTL 互換 CMOS 入力

このデバイスには、TTL 互換の CMOS 入力が搭載されています。これらの入力は、入力電圧スレッショルドを下げることで TTL ロジック デバイスと接続するように特に設計されています。

TTL 互換 CMOS 入力は高インピーダンスであり、通常は「電気的特性」に示されている入力容量と並列の抵抗としてモデル化されます。ワースト ケースの抵抗は、「絶対最大定格」に示されている最大入力電圧と、「電気的特性」に示されている最大入力リーキ電流からオームの法則 ( $R = V \div I$ ) を使用して計算されます。

TTL 互換 CMOS 入力では、「推奨動作条件」表の入力遷移時間またはレートで定義されるように、有効なロジック状態間で入力信号を迅速に遷移させる必要があります。この仕様を満たさないと、消費電力が過剰になり、発振の原因となる可能性があります。詳細については、[低速またはフローティング CMOS 入力の影響](#) アプリケーション レポートを参照してください。

動作中は、TTL 互換 CMOS 入力をフローティングのままにしないでください。未使用の入力は、 $V_{CC}$  または GND に終端させる必要があります。システムが常に入力をアクティブに駆動していない場合は、プルアップまたはプルダウン抵抗を追加して、これらの時間中に有効な入力電圧を供給できます。抵抗値は複数の要因によって決まりますが、 $10\text{k}\Omega$  の抵抗を推奨します。通常はこれですべての要件を満たします。

### 7.3.3 クランプダイオード構造

図 7-1 に示すように、このデバイスの入力と出力には正と負の両方のクランプ ダイオードがあります。

#### 注意

絶対最大定格表に規定されている値を超える電圧は、デバイスに損傷を与える可能性があります。入力と出力のクランプ電流の定格を順守しても、入力と出力の電圧定格を超えることがあります。




図 7-1. 各入力と出力に対するクランプ ダイオードの電気的配置

## 8 デバイスの機能モード

表 8-1. 機能表

入力			出力 Y
A	B	C	
H	H	H	L
L	X	X	H
X	L	X	H
X	X	L	H

## 9 アプリケーションと実装

### 注

以下のアプリケーション情報は、TI の製品仕様に含まれるものではなく、TI ではその正確性または完全性を保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

### 9.1 アプリケーション情報

このアプリケーションでは、図 9-1 に示すように、3 つの 2 入力 NAND ゲートを使用してアクティブ Low の SR ラッチを作成します。追加ゲートは、システム内の別の場所で使用することも、入力を接地して未使用のままにすることもできます。

SNx4ACT10 は、改ざんインジケータ LED を駆動し、1 ビットのデータをシステム コントローラに提供するために使用されます。タンパースイッチが Low を出力すると、出力 Q は High になります。この出力は、システム コントローラがこのイベントに対処するまで HIGH に維持され、コントローラが R 入力に LOW 信号を送信すると、Q 出力が LOW に戻ります。

### 9.2 代表的なアプリケーション




図 9-1. 代表的なアプリケーションのブロック図

## 9.2.1 設計要件

### 9.2.1.1 電源に関する考慮事項

目的の電源電圧が「推奨動作条件」で規定されている範囲内であることを確認します。「電気的特性」セクションに記載されているように、電源電圧は本デバイスの電気的特性を決定づけます。

正電圧の電源は、SNx4ACT10 のすべての出力によってソースされる総電流、「電気的特性」に記載された静的消費電流 ( $I_{CC}$ ) の最大値、スイッチングに必要な任意の過渡電流の合計に等しい電流を供給できる必要があります。ロジック デバイスは、正の電源から供給される電流のみをソースできます。「絶対最大定格」に記載された  $V_{CC}$  総電流の最大値を超えないようにしてください。

グランドは、SNx4ACT10 のすべての出力によってシンクされる総電流、「電気的特性」に記載された消費電流 ( $I_{CC}$ ) の最大値、スイッチングに必要な任意の過渡電流の合計に等しい電流をシンクできる必要があります。ロジック デバイスは、グランド接続にシンクできる電流のみをシンクできます。「絶対最大定格」に記載された GND 総電流の最大値を超えないようにしてください。

SNx4ACT10 は、データシートの仕様をすべて満たしつつ、合計容量 50pF 以下の負荷を駆動できます。これより大きな容量性負荷を印加することもできますが、50pF を超えることは推奨しません。

SNx4ACT10 は、「電気的特性」表に定義されている出力電圧および電流 ( $V_{OH}$  および  $V_{OL}$ ) で、 $R_L \geq V_o / I_o$  で記述される合計抵抗の負荷を駆動できます。High 状態で出力する場合、この式の出力電圧は、測定した出力電圧と  $V_{CC}$  ピンの電源電圧の差として定義されます。

総消費電力は、[CMOS の消費電力と Cpd の計算アプリケーション ノート](#)に記載された情報を使って計算できます。

温度の上昇は、[標準リニアおよびロジック \(SLL\) パッケージおよびデバイスの熱特性アプリケーション ノート](#)に記載された情報を使って計算できます。

#### 注意

絶対最大定格に記載された最大接合部温度 ( $T_{J(max)}$ ) は、本デバイスの損傷を防止するための追加の制限値です。絶対最大定格に記載されたすべての制限値を必ず満たすようにしてください。これらの制限値は、デバイスへの損傷を防ぐために規定されています。

### 9.2.1.2 入力に関する考慮事項

入力信号は、 $V_{IL(max)}$  を超えるとロジック Low と見なされ、 $V_{IH(min)}$  を超えるとロジック High と見なされます。「絶対最大定格」に記載された最大入力電圧範囲を超えないようにしてください。

未使用の入力は、 $V_{CC}$  またはグランドに終端させる必要があります。入力がまったく使われていない場合は、未使用の入力を直接終端させることができます。入力が常時ではなく、時々使用される場合は、プルアップ抵抗かプルダウン抵抗と接続することも可能です。デフォルト状態が High の場合にはプルアップ抵抗、デフォルト状態が Low の場合にはプルダウン抵抗を使用します。コントローラの駆動電流、SNx4ACT10 へのリーク電流（「電気的特性」で規定）、および必要な入力遷移レートによって抵抗のサイズが制限されます。こうした要因により  $10\text{k}\Omega$  の抵抗値がしばしば使用されます。

SNx4ACT10 は CMOS 入力を備えているため、正しく動作するには、「推奨動作条件」表で定義されているように、入力が素早く遷移する必要があります。入力遷移が遅いと発振が発生し、消費電力の増大やデバイスの信頼性の低下を招くことがあります。

このデバイスの入力の詳細については、「機能説明」セクションを参照してください。

### 9.2.1.3 出力に関する考慮事項

正の電源電圧を使用して、出力 High 電圧を生成します。出力から電流を引き出すと、「電気的特性」の  $V_{OH}$  仕様で規定されたように出力電圧が低下します。グランド電圧を使用して、出力 Low 電圧を生成します。出力に電流をシンクすると、「電気的特性」の  $V_{OL}$  仕様で規定されたように出力電圧が上昇します。

非常に短い期間であっても、逆の状態になる可能性があるプッシュプル出力は、互いに直接接続しないでください。これは、過電流やデバイスへの損傷を引き起こす可能性があります。

同じ入力信号を持つ同一デバイス内の 2 つのチャネルを並列に接続することにより、出力駆動の強度を高めることができます。

未使用の出力はフローティングのままにできます。出力を  $V_{CC}$  またはグランドに直接接続しないようにしてください。

本デバイスの出力の詳細については、「機能説明」セクションを参照してください。

### 9.2.2 詳細な設計手順

1.  $V_{CC}$  と GND の間にデカップリング コンデンサを追加します。このコンデンサは、物理的にデバイスの近く、かつ  $V_{CC}$  ピンと GND ピンの両方に電気的に近づけて配置する必要があります。レイアウト例を「レイアウト」セクションに示します。
2. 出力の容量性負荷は、必ず  $50\text{pF}$  以下になるようにします。これは厳密な制限ではありませんが、設計上、性能が最適化されます。これは、SNx4ACT10 から 1 つまたは複数の受信デバイスまでのトレースを短い適切なサイズにすることで実現できます。
3. 出力の抵抗性負荷を  $(V_{CC} / I_{O(max)})\Omega$  より大きくします。これを行うと、絶対最大定格の最大出力電流に違反するのを防ぐことができます。ほとんどの CMOS 入力は、 $\text{M}\Omega$  単位で測定される抵抗性負荷を備えています。これは、上記で計算される最小値よりはるかに大きい値です。
4. 熱の問題がロジック ゲートにとって問題となることはほとんどありません。ただし、消費電力と熱の上昇は、CMOS 消費電力と CPD の計算 アプリケーション レポート に記載されている手順を使用して計算できます。

### 9.2.3 アプリケーション曲線




図 9-2. アプリケーションのタイミング図

### 9.2.4 電源に関する推奨事項

電源には、「推奨動作条件」に記載された電源電圧定格の最小値と最大値の間の任意の電圧を使用できます。電源の外乱を防止するため、各  $V_{CC}$  端子に適切なバイパスコンデンサを配置する必要があります。このデバイスには  $0.1\mu F$  のコンデンサを推奨します。複数のバイパスコンデンサを並列に配置して、異なる周波数のノイズを除去することが許容されます。一般的に、 $0.1\mu F$  と  $1\mu F$  のコンデンサは並列に使用されます。バイパスコンデンサを電源端子のできるだけ近くに配置すると最適な結果が得られます。

### 9.2.5 レイアウト

#### 9.2.5.1 レイアウトのガイドライン

- バイパスコンデンサの配置
  - デバイスの正電源端子の近くに配置
  - 電気的に短いグランド帰還パスを提供
  - インピーダンスを最小化するため、広いパターンを使用
  - 可能な場合はいつでも、ボードの同じ側にデバイス、コンデンサ、パターンを配置
- 信号トレースの形状
  - $8\text{mil} \sim 12\text{mil}$  のトレース幅
  - 伝送ラインの影響を最小化する  $12\text{cm}$  未満の長さ
  - 信号トレースの  $90^\circ$  のコーナーは避ける
  - 信号トレースの下に、途切れのないグランドプレーンを使用
  - 信号トレース周辺の領域をグランドでフラッドフィル
  - 平行配線は、3倍以上の誘電体厚で分離する必要があります
  - $12\text{cm}$  を超えるパターン用
    - インピーダンス制御トレースを使用
    - 出力の近くに直列ダンピング抵抗を使用して、ソース終端
    - 分岐を回避。個別に分岐が必要なバッファ信号

#### 9.2.5.2 レイアウト例




図 9-3. シグナルインテグリティ向上のためのサンプルパターンのコーナー




図 9-4. TSSOP や類似のパッケージに対応するバイパス コンデンサの配置例




図 9-5. WQFN や類似のパッケージに対応するバイパス コンデンサの配置例




図 9-6. SOT、SC70、および類似のパッケージに対応するバイパス コンデンサの配置例




図 9-7. シグナル インテグリティ向上のためのダンピング抵抗の配置例

## 10 デバイスおよびドキュメントのサポート

テキサス・インスツルメンツは、幅広い開発ツールを提供しています。デバイスの性能の評価、コードの生成、ソリューションの開発を行うためのツールとソフトウェアを以下で紹介します。

### 10.1 ドキュメントのサポート

#### 10.1.1 関連資料

関連資料については、以下を参照してください。

- テキサス・インスツルメンツ、『CMOS の消費電力と  $C_{pd}$  の計算』アプリケーションノート
- テキサス・インスツルメンツ、『ロジック設計』アプリケーションノート
- テキサス・インスツルメンツ、『標準リニアおよびロジック (SLL) パッケージおよびデバイスの熱特性』アプリケーションノート

### 10.2 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、[www.tij.co.jp](http://www.tij.co.jp) のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

### 10.3 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計で必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの使用条件を参照してください。

### 10.4 商標

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

### 10.5 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことをお勧めします。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

### 10.6 用語集

[テキサス・インスツルメンツ用語集](#) この用語集には、用語や略語の一覧および定義が記載されています。

## 11 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision D (July 2024) to Revision E (July 2025)	Page
ドキュメント全体にわたって表、図、相互参照の採番方法を更新.....	1
「デバイス情報」に BQA パッケージを追加 .....	1
「熱に関する情報」に BQA パッケージを追加 .....	5

---

<b>Changes from Revision C (October 2003) to Revision D (July 2024)</b>	<b>Page</b>
• 「製品情報」表、「ピンの機能」表、「ESD 定格」表、「熱に関する情報」表、「デバイスの機能モード」、「アプリケーションと実装」セクション、「デバイスおよびドキュメントのサポート」セクション、および「メカニカル、パッケージ、および注文情報」セクションを追加 .....	1
• R <sub>θJA</sub> の値を更新: PW = 113~145.7、値はすべて°C/W.....	5

---

## 12 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのプラウザ版を使用されている場合は、画面左側の説明をご覧ください。

## 重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ（データシートを含みます）、設計リソース（リファレンス デザインを含みます）、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または [ti.com](http://ti.com) やかかる テキサス・インスツルメンツ製品の関連資料などのいづれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

Copyright © 2025, Texas Instruments Incorporated

**PACKAGING INFORMATION**

Orderable part number	Status (1)	Material type (2)	Package   Pins	Package qty   Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
5962-9218201M2A	Active	Production	LCCC (FK)   20	55   TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	5962-9218201M2A SNJ54ACT10FK
5962-9218201MCA	Active	Production	CDIP (J)   14	25   TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	5962-9218201MC A SNJ54ACT10J
5962-9218201MDA	Active	Production	CFP (W)   14	25   TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	5962-9218201MD A SNJ54ACT10W
SN74ACT10BQAR	Active	Production	WQFN (BQA)   14	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	AD10
SN74ACT10D	Obsolete	Production	SOIC (D)   14	-	-	Call TI	Call TI	-40 to 85	ACT10
SN74ACT10DBR	Active	Production	SSOP (DB)   14	2000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	AD10
SN74ACT10DBR.A	Active	Production	SSOP (DB)   14	2000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	AD10
SN74ACT10DR	Active	Production	SOIC (D)   14	2500   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	ACT10
SN74ACT10DR.A	Active	Production	SOIC (D)   14	2500   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	ACT10
SN74ACT10DRE4	Active	Production	SOIC (D)   14	2500   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	ACT10
SN74ACT10N	Active	Production	PDIP (N)   14	25   TUBE	Yes	NIPDAU	N/A for Pkg Type	-40 to 85	SN74ACT10N
SN74ACT10N.A	Active	Production	PDIP (N)   14	25   TUBE	Yes	NIPDAU	N/A for Pkg Type	-40 to 85	SN74ACT10N
SN74ACT10PWR	Active	Production	TSSOP (PW)   14	2000   LARGE T&R	Yes	NIPDAU   SN	Level-1-260C-UNLIM	-40 to 85	AD10
SN74ACT10PWR.A	Active	Production	TSSOP (PW)   14	2000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	AD10
SNJ54ACT10FK	Active	Production	LCCC (FK)   20	55   TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	5962-9218201M2A SNJ54ACT10FK
SNJ54ACT10FK.A	Active	Production	LCCC (FK)   20	55   TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	5962-9218201M2A SNJ54ACT10FK
SNJ54ACT10J	Active	Production	CDIP (J)   14	25   TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	5962-9218201MC A SNJ54ACT10J

Orderable part number	Status (1)	Material type (2)	Package   Pins	Package qty   Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
SNJ54ACT10J.A	Active	Production	CDIP (J)   14	25   TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	5962-9218201MC A SNJ54ACT10J
<b>SNJ54ACT10W</b>	Active	Production	CFP (W)   14	25   TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	5962-9218201MD A SNJ54ACT10W
SNJ54ACT10W.A	Active	Production	CFP (W)   14	25   TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	5962-9218201MD A SNJ54ACT10W

<sup>(1)</sup> **Status:** For more details on status, see our [product life cycle](#).

<sup>(2)</sup> **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

<sup>(3)</sup> **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

<sup>(4)</sup> **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

<sup>(5)</sup> **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

<sup>(6)</sup> **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

**Important Information and Disclaimer:** The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.


**OTHER QUALIFIED VERSIONS OF SN54ACT10, SN74ACT10 :**

- Catalog : [SN74ACT10](#)
- Automotive : [SN74ACT10-Q1](#), [SN74ACT10-Q1](#)
- Military : [SN54ACT10](#)

NOTE: Qualified Version Definitions:


- Catalog - TI's standard catalog product
- Automotive - Q100 devices qualified for high-reliability automotive applications targeting zero defects
- Military - QML certified for Military and Defense Applications

## TAPE AND REEL INFORMATION




A0	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers

### QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE




\*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
SN74ACT10BQAR	WQFN	BQA	14	3000	180.0	12.4	2.8	3.3	1.1	4.0	12.0	Q1
SN74ACT10DBR	SSOP	DB	14	2000	330.0	16.4	8.35	6.6	2.4	12.0	16.0	Q1
SN74ACT10DR	SOIC	D	14	2500	330.0	16.4	6.5	9.0	2.1	8.0	16.0	Q1
SN74ACT10PWR	TSSOP	PW	14	2000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1

**TAPE AND REEL BOX DIMENSIONS**


\*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
SN74ACT10BQAR	WQFN	BQA	14	3000	210.0	185.0	35.0
SN74ACT10DBR	SSOP	DB	14	2000	353.0	353.0	32.0
SN74ACT10DR	SOIC	D	14	2500	353.0	353.0	32.0
SN74ACT10PWR	TSSOP	PW	14	2000	353.0	353.0	32.0

**TUBE**


\*All dimensions are nominal


Device	Package Name	Package Type	Pins	SPQ	L (mm)	W (mm)	T ( $\mu$ m)	B (mm)
5962-9218201M2A	FK	LCCC	20	55	506.98	12.06	2030	NA
5962-9218201MDA	W	CFP	14	25	506.98	26.16	6220	NA
SN74ACT10N	N	PDIP	14	25	506	13.97	11230	4.32
SN74ACT10N	N	PDIP	14	25	506	13.97	11230	4.32
SN74ACT10N.A	N	PDIP	14	25	506	13.97	11230	4.32
SN74ACT10N.A	N	PDIP	14	25	506	13.97	11230	4.32
SNJ54ACT10FK	FK	LCCC	20	55	506.98	12.06	2030	NA
SNJ54ACT10FK.A	FK	LCCC	20	55	506.98	12.06	2030	NA
SNJ54ACT10W	W	CFP	14	25	506.98	26.16	6220	NA
SNJ54ACT10W.A	W	CFP	14	25	506.98	26.16	6220	NA

# PACKAGE OUTLINE

D0014A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



NOTES:


- All linear dimensions are in millimeters. Dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
- This drawing is subject to change without notice.
- This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm, per side.
- This dimension does not include interlead flash. Interlead flash shall not exceed 0.43 mm, per side.
- Reference JEDEC registration MS-012, variation AB.

# EXAMPLE BOARD LAYOUT



D0014A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



LAND PATTERN EXAMPLE  
SCALE:8X



SOLDER MASK DETAILS

4220718/A 09/2016

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.


7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

# EXAMPLE STENCIL DESIGN

D0014A

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



SOLDER PASTE EXAMPLE  
BASED ON 0.125 mm THICK STENCIL  
SCALE:8X

4220718/A 09/2016

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

## GENERIC PACKAGE VIEW


**BQA 14**

**WQFN - 0.8 mm max height**

**2.5 x 3, 0.5 mm pitch**

**PLASTIC QUAD FLATPACK - NO LEAD**

This image is a representation of the package family, actual package may vary.  
Refer to the product data sheet for package details.




4227145/A

# PACKAGE OUTLINE

## WQFN - 0.8 mm max height

BQA0014A

PLASTIC QUAD FLAT PACK-NO LEAD



4224636/A 11/2018

### NOTES:


- All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
- This drawing is subject to change without notice.
- The package thermal pad must be soldered to the printed circuit board for optimal thermal and mechanical performance.

# EXAMPLE BOARD LAYOUT


BQA0014A

WQFN - 0.8 mm max height

PLASTIC QUAD FLAT PACK-NO LEAD



LAND PATTERN EXAMPLE  
EXPOSED METAL SHOWN  
SCALE: 20X



4224636/A 11/2018

NOTES: (continued)


4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 ([www.ti.com/lit/slua271](http://www.ti.com/lit/slua271)).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.

# EXAMPLE STENCIL DESIGN

BQA0014A

WQFN - 0.8 mm max height

PLASTIC QUAD FLAT PACK-NO LEAD



SOLDER PASTE EXAMPLE  
BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD  
88% PRINTED COVERAGE BY AREA  
SCALE: 20X

4224636/A 11/2018


NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

## MECHANICAL DATA

W (R-GDFP-F14)

CERAMIC DUAL FLATPACK




- NOTES:
- A. All linear dimensions are in inches (millimeters).
  - B. This drawing is subject to change without notice.
  - C. This package can be hermetically sealed with a ceramic lid using glass frit.
  - D. Index point is provided on cap for terminal identification only.
  - E. Falls within MIL STD 1835 GDFP1-F14

# PACKAGE OUTLINE

## SSOP - 2 mm max height

SMALL OUTLINE PACKAGE



### NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. Reference JEDEC registration MO-150.

# EXAMPLE BOARD LAYOUT


DB0014A

SSOP - 2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE  
EXPOSED METAL SHOWN  
SCALE: 10X



4220762/A 05/2024

NOTES: (continued)


5. Publication IPC-7351 may have alternate designs.
6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

# EXAMPLE STENCIL DESIGN

DB0014A

SSOP - 2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE  
BASED ON 0.125 mm THICK STENCIL  
SCALE: 10X

4220762/A 05/2024

NOTES: (continued)

7. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
8. Board assembly site may have different recommendations for stencil design.

# GENERIC PACKAGE VIEW


**FK 20**

**LCCC - 2.03 mm max height**

**8.89 x 8.89, 1.27 mm pitch**

**LEADLESS CERAMIC CHIP CARRIER**

This image is a representation of the package family, actual package may vary.  
Refer to the product data sheet for package details.




4229370VA\

# GENERIC PACKAGE VIEW

J 14

**CDIP - 5.08 mm max height**


CERAMIC DUAL IN LINE PACKAGE



Images above are just a representation of the package family, actual package may vary.  
Refer to the product data sheet for package details.

4040083-5/G


J0014A



# PACKAGE OUTLINE

## CDIP - 5.08 mm max height

CERAMIC DUAL IN LINE PACKAGE



4214771/A 05/2017

### NOTES:


1. All controlling linear dimensions are in inches. Dimensions in brackets are in millimeters. Any dimension in brackets or parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This package is hermetically sealed with a ceramic lid using glass frit.
4. Index point is provided on cap for terminal identification only and on press ceramic glass frit seal only.
5. Falls within MIL-STD-1835 and GDIP1-T14.

# EXAMPLE BOARD LAYOUT



J0014A

CDIP - 5.08 mm max height

CERAMIC DUAL IN LINE PACKAGE



LAND PATTERN EXAMPLE  
NON-SOLDER MASK DEFINED  
SCALE: 5X




4214771/A 05/2017

## N (R-PDIP-T\*\*)

16 PINS SHOWN

## PLASTIC DUAL-IN-LINE PACKAGE




NOTES: A. All linear dimensions are in inches (millimeters).  
B. This drawing is subject to change without notice.

C. Falls within JEDEC MS-001, except 18 and 20 pin minimum body length (Dim A).

D. The 20 pin end lead shoulder width is a vendor option, either half or full width.


# PACKAGE OUTLINE

PW0014A



TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



4220202/B 12/2023

## NOTES:


- All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
- This drawing is subject to change without notice.
- This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
- This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
- Reference JEDEC registration MO-153.

# EXAMPLE BOARD LAYOUT


PW0014A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE  
EXPOSED METAL SHOWN  
SCALE: 10X



4220202/B 12/2023

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.


7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

# EXAMPLE STENCIL DESIGN

PW0014A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE  
BASED ON 0.125 mm THICK STENCIL  
SCALE: 10X

4220202/B 12/2023

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

## 重要なお知らせと免責事項

TIは、技術データと信頼性データ(データシートを含みます)、設計リソース(リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Webツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したもので、(1)お客様のアプリケーションに適した TI 製品の選定、(2)お客様のアプリケーションの設計、検証、試験、(3)お客様のアプリケーションに該当する各種規格や、他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2026, Texas Instruments Incorporated

最終更新日：2025 年 10 月