

SNx4AHC245 3 ステート出力、オクタル・バス・トランシーバ

1 特長

- 2V～5.5V の V_{CC} で動作
- JESD 17 準拠
250mA 超のラッチアップ性能
- MIL-PRF-38535 準拠の製品については、特に記述のない限り、すべてのパラメータはテスト済みです。
その他のすべての製品については、量産プロセスにすべてのパラメータのテストが含まれているとは限りません。

2 アプリケーション

- サーバー
- PC およびノートパソコン
- ネットワーク・スイッチ
- ウェアラブルなヘルスケア / フィットネス機器
- テレコム・インフラストラクチャ
- 電子 POS

3 概要

SNx4AHC245 オクタル・バス・トランシーバは、データ・バス間の非同期双向通信用に設計されています。このデバイスは 4.5V～5.5V で動作します。


製品情報

部品番号	パッケージ ⁽¹⁾	パッケージ サイズ ⁽²⁾	本体サイズ ⁽³⁾
SN54AHC245	J (CDIP, 20)	24.20mm × 7.62mm	24.20mm × 6.92mm
	W (CFP, 20)	13.09mm × 8.13mm	13.09mm × 6.92mm
	FK (LCCC, 20)	8.89mm × 8.89mm	8.89mm × 8.89mm
SN74AHC245	DB (SSOP, 20)	7.20mm × 7.8mm	7.20mm × 5.30mm
	DGV (TSSOP, 20)	5.00mm × 6.4mm	5.00mm × 4.40mm
	DW (SOIC, 20)	12.80mm × 10.3mm	12.80mm × 7.50mm
	N (PDIP, 20)	24.33mm × 9.4mm	24.33mm × 6.35mm
	PW (TSSOP, 20)	6.50mm × 6.4mm	6.50mm × 4.40mm
	DGS (VSSOP, 20)	5.10mm × 4.9mm	5.10mm × 3.00mm
	RKS (VQFN, 20)	4.50mm × 2.50mm	4.50mm × 2.50mm

(1) 詳細については、「メカニカル、パッケージ、および注文情報」を参照してください。

(2) パッケージ サイズ (長さ × 幅) は公称値であり、該当する場合はピンも含まれます。

(3) 本体サイズ (長さ×幅) は公称値であり、ピンは含まれません。



概略回路図



このリソースの元の言語は英語です。翻訳は概要を便宜的に提供するもので、自動化ツール（機械翻訳）を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

目次

1 特長	1	7.1 概要	10
2 アプリケーション	1	7.2 機能ブロック図	10
3 概要	1	7.3 機能説明	10
4 ピン構成および機能	3	7.4 デバイスの機能モード	10
5 仕様	5	8 アプリケーションと実装	11
5.1 絶対最大定格	5	8.1 アプリケーション情報	11
5.2 取り扱い定格	5	8.2 代表的なアプリケーション	11
5.3 推奨動作条件	5	8.3 電源に関する推奨事項	12
5.4 熱に関する情報	6	8.4 レイアウト	12
5.5 電気的特性	6	9 デバイスおよびドキュメントのサポート	14
5.6 スイッチング特性、 $V_{CC} = 3.3\text{ V} \pm 0.3\text{ V}$	7	9.1 ドキュメントの更新通知を受け取る方法	14
5.7 スイッチング特性、 $V_{CC} = 5\text{ V} \pm 0.5\text{ V}$	7	9.2 サポート・リソース	14
5.8 ノイズ特性	7	9.3 商標	14
5.9 動作特性	8	9.4 静電気放電に関する注意事項	14
5.10 代表的特性	8	9.5 用語集	14
6 パラメータ測定情報	9	10 改訂履歴	14
7 詳細説明	10	11 メカニカル、パッケージ、および注文情報	14

4 ピン構成および機能




図 4-1. SN54AHC245 J または W パッケージ、
SN74AHC245 DB、DGV、DW、N、PW または DGS
パッケージ、CDIP、CFP、SSOP、TVSOP、SOIC、
PDIP、TSSOP または VSSOP 20 ピン (上面図)




図 4-2. SN74AHC245 RKS パッケージ、VQFN 20 ピン
(上面図)




図 4-3. SN54AHC245 FK パッケージ、LCCC 20 ピン (上面図)

表 4-1. ピンの機能

ピン		種類 ⁽¹⁾	説明
名称	番号		
DIR	1	I/O	方向ピン
A1	2	I/O	A1 入出力
A2	3	I/O	Y4 入出力
A3	4	I/O	A2 入出力
A4	5	I/O	Y3 入出力
A5	6	I/O	A3 入出力
A6	7	I/O	Y2 入出力
A7	8	I/O	A4 入出力
A8	9	I/O	Y1 入出力
GND	10	—	グランド ピン
B8	11	I/O	A1 入出力
B7	12	I/O	Y4 入出力
B6	13	I/O	A2 入出力
B5	14	I/O	Y3 入出力
B4	15	I/O	A3 入出力

表 4-1. ピンの機能 (続き)

ピン		種類 ⁽¹⁾	説明
名称	番号		
B3	16	I/O	Y2 入出力
B2	17	I/O	A4 入出力
B1	18	I/O	Y1 入出力
OE	19	I/O	出力イネーブル
V _{CC}	20	—	パワー ピン
サーマル・パッド		—	サーマル パッド ⁽²⁾

(1) I = 入力、O = 出力、I/O = 入力または出力、G = グランド、P = 電源

(2) RKS パッケージのみ。

5 仕様

5.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り)

			最小値	最大値	単位
V_{CC}	電源電圧範囲		-0.5	7	V
V_I	入力電圧範囲 ⁽¹⁾	制御入力	-0.5	7	V
V_O	I/O、出力電圧範囲		-0.5	$V_{CC} + 0.5$	V
I_{IK}	入力クランプ電流	$V_I < 0$	制御入力		-20 mA
I_{OK}	I/O、出力クランプ電流	$V_O < 0$ または $V_O > V_{CC}$			±20 mA
I_o	連続出力電流	$V_O = 0 \sim V_{CC}$			±25 mA
	V_{CC} または GND を通過する連続電流				±75 mA

(1) 入力電流と出力電流の定格を遵守していても、入力と出力の負電圧の定格を超える可能性があります。

5.2 取り扱い定格

		最小値	最大値	単位
T_{stg}	保管温度範囲	-65	150	°C
$V_{(ESD)}$	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 に準拠、すべてのピン ⁽¹⁾	0	1500	V
	デバイス帯電モデル (CDM)、JEDEC 仕様 JESD22-C101 に準拠、すべてのピン ⁽²⁾	0	2000	

(1) JEDEC ドキュメント JEP155 には、500V HBM であれば標準的な ESD 管理プロセスにより安全な製造が可能であると記載されています。

(2) JEDEC ドキュメント JEP157 には、250V CDM であれば標準的な ESD 管理プロセスにより安全な製造が可能であると記載されています。

5.3 推奨動作条件

自由気流での動作温度範囲内 (特に記述のない限り)⁽¹⁾

		SN54AHC245		SN74AHC245		単位	
		最小値	最大値	最小値	最大値		
V_{CC}	電源電圧	2	5.5	2	5.5	V	
V_{IH}	High レベル入力電圧	$V_{CC} = 2\text{ V}$	1.5	1.5		V	
		$V_{CC} = 3\text{ V}$	2.1	2.1			
		$V_{CC} = 5.5\text{ V}$	3.85	3.85			
V_{IL}	Low レベル入力電圧	$V_{CC} = 2\text{ V}$	0.5	0.5		V	
		$V_{CC} = 3\text{ V}$	0.9	0.9			
		$V_{CC} = 5.5\text{ V}$	1.65	1.65			
V_I	入力電圧	\overline{OE} または DIR	0	5.5	0	5.5	V
V_O	出力電圧	A または B	0	V_{CC}	0	V_{CC}	V
I_{OH}	High レベル出力電流	$V_{CC} = 2\text{ V}$	-50	-50		μA	
		$V_{CC} = 3.3\text{ V} \pm 0.3\text{ V}$	-4	-4			
		$V_{CC} = 5\text{ V} \pm 0.5\text{ V}$	-8	-8			
I_{OL}	Low レベル出力電流	$V_{CC} = 2\text{ V}$	50	50		μA	
		$V_{CC} = 3.3\text{ V} \pm 0.3\text{ V}$	4	4			
		$V_{CC} = 5\text{ V} \pm 0.5\text{ V}$	8	8			
$\Delta t/\Delta v$	入力遷移の立ち上がりまたは立ち下がりレート	$V_{CC} = 3.3\text{ V} \pm 0.3\text{ V}$	100	100		ns/V	
		$V_{CC} = 5\text{ V} \pm 0.5\text{ V}$	20	20			

自由気流での動作温度範囲内 (特に記述のない限り) ⁽¹⁾

	TA	自由空気での動作温度	SN54AHC245		SN74AHC245		単位
			最小値	最大値	最小値	最大値	
	TA	自由空気での動作温度	-55	125	-40	125	°C

- (1) デバイスが適切に動作するように、デバイスの未使用の入力はすべて、 V_{CC} または GND に固定する必要があります。テキサス・インスツルメンツのアプリケーションレポート『遅延またはフローティング CMOS 入力の影響』(SCBA004) を参照してください。

5.4 热に関する情報

	熱評価基準 ⁽¹⁾	DB	DGV	DW	N	NS	PW	RGY	RKS	DGS	単位
		20 ピン									
$R_{\theta JA}$	接合部から周囲への熱抵抗	113.1	116.1	96.2	51.5	77.1	122.3	35.1	67.7	118.4	°C/W
$R_{\theta JC(top)}$	接合部からケース (上面) への熱抵抗	72.9	31.3	63.6	38.2	43.6	64.8	43.3	72.4	57.7	
$R_{\theta JB}$	接合部から基板への熱抵抗	67.9	57.6	64.7	32.4	44.6	73.3	12.9	40.4	73.1	
Ψ_{JT}	接合部から上面への特性パラメータ	39.3	1.0	40.5	24.6	17.2	19	0.9	10.3	5.7	
Ψ_{JB}	接合部から基板への特性パラメータ	67.5	56.9	64.3	32.3	44.2	73	12.9	40.4	72.7	
$R_{\theta JC(bot)}$	接合部からケース (底面) への熱抵抗	該当なし	該当なし	該当なし	該当なし	該当なし	7.9	24.1	該当なし	該当なし	

- (1) 従来および新しい熱評価基準値の詳細については、『IC パッケージの熱評価基準』アプリケーションレポート (SPRA953) を参照してください。

5.5 電気的特性

自由気流での動作温度範囲内 (特に記述のない限り)

パラメータ	テスト条件	V_{CC}	$T_A = 25^\circ C$			SN54AHC245		SN74AHC245		単位
			最小値	代表値	最大値	最小値	最大値	最小値	最大値	
V_{OH}	$I_{OH} = -50 \mu A$	2 V	1.9	2	1.9	1.9	1.9	1.9	1.9	V
		3 V	2.9	3	2.9	2.9	2.9	2.9	2.9	
		4.5 V	4.4	4.5	4.4	4.4	4.4	4.4	4.4	
	$I_{OH} = -4 mA$	3 V	2.58		2.48	2.48	2.48	2.48	2.48	
	$I_{OH} = -8 mA$	4.5 V	3.94		3.8	3.8	3.8	3.8	3.8	
V_{OL}	$I_{OL} = 50 \mu A$	2 V		0.1		0.1	0.1	0.1	0.1	V
		3 V		0.1		0.1	0.1	0.1	0.1	
		4.5 V		0.1		0.1	0.1	0.1	0.1	
	$I_{OL} = 4 mA$	3 V		0.36		0.5	0.5	0.44	0.44	
	$I_{OL} = 8 mA$	4.5 V		0.36		0.5	0.5	0.44	0.44	
I_I	A または B 入力	$V_I = V_{CC}$ または GND	5.5 V		±0.1		±1	±1	±1	μA
	\overline{OE} または DIR		0 V ~ 5.5 V		±0.1		±1 ⁽¹⁾	±1	±1	
I_{OZ} ⁽²⁾		$V_O = V_{CC}$ または GND、 $V_I (\overline{OE}) = V_{IL}$ または V_{IH}	5.5 V		±0.25		±2.5	±2.5	±2.5	μA
I_{CC}		$V_I = V_{CC}$ または GND、 $I_O = 0$	5.5 V		4	40	40	40	40	μA
C_i	\overline{OE} または DIR	$V_I = V_{CC}$ または GND	5 V	2.5	10				10	pF
C_{io}	A または B 入力	$V_I = V_{CC}$ または GND	5 V		4					pF

- (1) MIL-PRF-38535 に準拠した製品では、このパラメータについては、 $V_{CC} = 0V$ で出荷時のテストは行っていません。

- (2) パラメータ I_{OZ} には入力リーコンデンサーが含まれます。

5.6 スイッチング特性、 $V_{CC} = 3.3\text{ V} \pm 0.3\text{ V}$

自由空気での推奨動作温度範囲内 (特に記述のない限り) (図 6-1 を参照)

パラメータ	始点 (入力)	終点 (出力)	負荷 容量	$T_A = 25^\circ\text{C}$			SN54AHC245		SN74AHC245		単位
				最小値	代表値	最大値	最小値	最大値	最小値	最大値	
t_{PLH}	A または B	B または A	$C_L = 15\text{pF}$	5.8 ⁽¹⁾	8.4 ⁽¹⁾	10 ⁽¹⁾	1	10	ns	ns	
t_{PHL}				5.8 ⁽¹⁾	8.4 ⁽¹⁾	10 ⁽¹⁾	1	10			
t_{PZH}	\overline{OE}	A または B	$C_L = 15\text{pF}$	8.5 ⁽¹⁾	13.2 ⁽¹⁾	15.5 ⁽¹⁾	1	15.5	ns	ns	
t_{PZL}				8.5 ⁽¹⁾	13.2 ⁽¹⁾	15.5 ⁽¹⁾	1	15.5			
t_{PHZ}	\overline{OE}	A または B	$C_L = 15\text{pF}$	8.9 ⁽¹⁾	12.5 ⁽¹⁾	15.5 ⁽¹⁾	1	15.5	ns	ns	
t_{PLZ}				8.9 ⁽¹⁾	12.5 ⁽¹⁾	15.5 ⁽¹⁾	1	15.5			
t_{PLH}	A または B	B または A	$C_L = 50\text{pF}$	8.3	11.9	13.5	1	13.5	ns	ns	
t_{PHL}				8.3	11.9	13.5	1	13.5			
t_{PZH}	\overline{OE}	A または B	$C_L = 50\text{pF}$	11	16.7	19	1	19	ns	ns	
t_{PZL}				11	16.7	19	1	19			
t_{PHZ}	\overline{OE}	A または B	$C_L = 50\text{pF}$	11.5	15.8	18	1	18	ns	ns	
t_{PLZ}				11.5	15.8	18	1	18			
$t_{sk(o)}$			$C_L = 50\text{pF}$	1.5 ⁽²⁾					1.5	ns	

(1) MIL-PRF-38535 に準拠した製品では、このパラメータについては、出荷時のテストは行っていません。

(2) MIL-PRF-38535 に準拠した製品では、このパラメータは適用されません。

5.7 スイッチング特性、 $V_{CC} = 5\text{ V} \pm 0.5\text{ V}$

自由空気での推奨動作温度範囲内 (特に記述のない限り) (図 6-1 を参照)

パラメータ	始点 (入力)	終点 (出力)	負荷 容量	$T_A = 25^\circ\text{C}$			SN54AHC245		SN74AHC245		単位
				最小値	代表値	最大値	最小値	最大値	最小値	最大値	
t_{PLH}	A または B	B または A	$C_L = 15\text{pF}$	4 ⁽¹⁾	5.5 ⁽¹⁾	6.5 ⁽¹⁾	1	6.5	ns	ns	
t_{PHL}				4 ⁽¹⁾	5.5 ⁽¹⁾	6.5 ⁽¹⁾	1	6.5			
t_{PZH}	\overline{OE}	A または B	$C_L = 15\text{pF}$	5.8 ⁽¹⁾	8.5 ⁽¹⁾	10 ⁽¹⁾	1	10	ns	ns	
t_{PZL}				5.8 ⁽¹⁾	8.5 ⁽¹⁾	10 ⁽¹⁾	1	10			
t_{PHZ}	\overline{OE}	A または B	$C_L = 15\text{pF}$	5.6 ⁽¹⁾	7.8 ⁽¹⁾	9.2 ⁽¹⁾	1	9.2	ns	ns	
t_{PLZ}				5.6 ⁽¹⁾	7.8 ⁽¹⁾	9.2 ⁽¹⁾	1	9.2			
t_{PLH}	A または B	B または A	$C_L = 50\text{pF}$	5.5	7.5	8.5	1	8.5	ns	ns	
t_{PHL}				5.5	7.5	8.5	1	8.5			
t_{PZH}	\overline{OE}	A または B	$C_L = 50\text{pF}$	7.3	10.6	12	1	12	ns	ns	
t_{PZL}				7.3	10.6	12	1	12			
t_{PHZ}	\overline{OE}	A または B	$C_L = 50\text{pF}$	7	9.7	11	1	11	ns	ns	
t_{PLZ}				7	9.7	11	1	11			
$t_{sk(o)}$			$C_L = 50\text{pF}$	1 ⁽²⁾					1	ns	

(1) MIL-PRF-38535 に準拠した製品では、このパラメータについては、出荷時のテストは行っていません。

(2) MIL-PRF-38535 に準拠した製品では、このパラメータは適用されません。

5.8 ノイズ特性

$V_{CC} = 5\text{V}$ 、 $C_L = 50\text{pF}$ 、 $T_A = 25^\circ\text{C}$ ⁽¹⁾

パラメータ	最小値	代表値	最大値	単位
$V_{OL(P)}$ 低ノイズ出力、最大動的電圧 V_{OL}	0.9			V

$V_{CC} = 5V, C_L = 50pF, T_A = 25^\circ\text{C}$ (1)

パラメータ		最小値	代表値	最大値	単位
$V_{OL(V)}$	低ノイズ出力、最小動的電圧 V_{OL}	-0.9			V
$V_{OH(V)}$	低ノイズ出力、最小動的電圧 V_{OH}		4.3		V
$V_{IH(D)}$	High レベル動的入力電圧		3.5		V
$V_{IL(D)}$	Low レベル動的入力電圧			1.5	V


(1) 特性は表面実装パッケージのみが対象です。

5.9 動作特性


 $V_{CC} = 5V, T_A = 25^\circ\text{C}$

パラメータ		テスト条件		代表値	単位
C_{pd}	電力散逸容量	無負荷	$f = 1 \text{ MHz}$	14	pF

5.10 代表的特性



6 パラメータ測定情報



- NOTES:
- A. C_L includes probe and jig capacitance.
 - B. Waveform 1 is for an output with internal conditions such that the output is low except when disabled by the output control. Waveform 2 is for an output with internal conditions such that the output is high except when disabled by the output control.
 - C. All input pulses are supplied by generators having the following characteristics: PRR ≤ 1 MHz, $Z_O = 50 \Omega$, $t_r \leq 3$ ns, $t_f \leq 3$ ns.
 - D. The outputs are measured one at a time with one input transition per measurement.
 - E. All parameters and waveforms are not applicable to all devices.


図 6-1. 負荷回路および電圧波形

7 詳細説明

7.1 概要

これらのオクタル バス ドライバは、データ バス間の非同期双方向通信用に設計されています。制御機能を実装しているため、外部のタイミング要件は最小限です。SNx4AHC245 デバイスを使うと、方向制御 (DIR) 入力の論理レベルに応じて、A バスから B バス、または B バスから A バスへデータを転送できます。出力イネーブル (\overline{OE}) 入力を使うと、本デバイスを無効化してバスを実質的に絶縁できます。電源投入または電源切断時に高インピーダンス状態を確保するため、 \overline{OE} はプルアップ抵抗経由で V_{CC} に接続する必要があります。この抵抗の最小値は、ドライバの電流シンク能力によって決定されます。

7.2 機能ブロック図



7.3 機能説明

- V_{CC} は 5V に最適化
- 5V から 3.3V への降圧変換が可能
 - 5.5V までの入力電圧レベルに対応
- 低エッジ レートにより出力リランギングを最小化

7.4 デバイスの機能モード

表 7-1. 機能表
(各トランシーバ)

入力		動作
\overline{OE}	DIR	
L	L	B データを A バスへ
L	H	A データを B バスへ
H	X	絶縁

8 アプリケーションと実装

注

以下のアプリケーション情報は、TI の製品仕様に含まれるものではなく、TI ではその正確性または完全性を保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

8.1 アプリケーション情報

SNx4AHC245A は、出力リミッティングが懸念される多くのバスインターフェイスタイプのアプリケーションで使用できる低駆動能力の CMOS デバイスです。低駆動および低速エッジレートにより、出力のオーバーシュートとアンダーシュートが最小限に抑えられます。入力は、任意の有効な V_{CC} において 5.5V までの電圧に対応できるため、降圧変換に非常に適しています。

8.2 代表的なアプリケーション




図 8-1. 代表的なアプリケーション回路図

8.2.1 設計要件

このデバイスは CMOS 技術を採用しており、平衡型出力ドライバを備えています。上限値を超える電流が流れる可能性があるため、バスが競合しないように注意が必要です。出力を結合することで駆動能力を高めることができますですが、大きな駆動能力で軽負荷を駆動することでも高速なエッジが生じるため、配線と負荷の条件を検討してリンクを防止してください。

8.2.2 詳細な設計手順

1. 推奨入力条件

- 立ち上がり時間と立ち下がり時間の仕様: 「**推奨動作条件**」表の $(\Delta t/\Delta V)$ を参照してください。
- High レベルと Low レベルを規定: 「**推奨動作条件**」表の $(V_{IH}$ および V_{IL}) を参照してください。
- 入力は過電圧許容で、任意の有効な V_{CC} において最大 5.5V に対応できます。

2. 推奨出力条件

- 負荷電流は、出力あたりの 25 mA および部品の合計 75 mA を超えないようにする必要があります。
- 出力は、 V_{CC} を超えてプルされないようにしてください。

8.2.3 アプリケーション曲線




図 8-2. スイッチング特性の比較

8.3 電源に関する推奨事項

電源には、「[推奨動作条件](#)」表に記載されている最小電源電圧定格と最大電源電圧定格の間の任意の電圧を使用できます。

電源の障害を防止するため、各 V_{CC} ピンに適切なバイパスコンデンサを配置する必要があります。単一電源のデバイスの場合は、 $0.1\mu\text{F}$ のコンデンサを推奨します。複数の V_{CC} ピンがある場合は、各電源ピンに対して $0.01\mu\text{F}$ または $0.022\mu\text{F}$ のコンデンサを推奨します。複数のバイパスコンデンサを並列に配置して、異なる周波数のノイズを除去することが許容されます。 $0.1\mu\text{F}$ と $1\mu\text{F}$ のコンデンサを並列に使用するのが一般的です。最良の結果を得るため、バイパスコンデンサは電源ピンのできるだけ近くに配置してください。

8.4 レイアウト

8.4.1 レイアウトのガイドライン

多ビットロジックデバイスを使用する場合、入力をフローティングにしないでください。

多くの場合、デジタル論理デバイスの機能または機能の一部は使用されません(たとえば、3入力ANDゲートの2つの入力のみを使用したり、4つのバッファゲートのうち3つのみを使用したりする場合)。このような入力ピンを未接続のままにしないでください。外部接続の電圧が未確定の場合、動作状態が不定になるためです。図 8-3 の仕様は、あらゆる状況で遵守する必要があります。デジタルロジックデバイスの未使用の入力はすべて、フローティングにならないように、High または Low バイアスに接続する必要があります。特定の未使用の入力に対して適用が必要となるロジックレベルは、デバイスの機能により異なります。一般に、GND または V_{CC} のうち、より適切であるかより利便性の高い方に接続されます。本部品がトランシーバでない限り、一般的に、出力をフローティングにすることが許容されます。トランシーバに出力イネーブルピンがある場合、アサートされると本部品の出力セクションがディセーブルになります。これによって I/O の入力セクションはディセーブルされないため、ディセーブル時にもフローティングにできません。

8.4.2 レイアウト例




図 8-3. SN74AHC245 のレイアウト例

9 デバイスおよびドキュメントのサポート

9.1 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

9.2 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計で必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの[使用条件](#)を参照してください。

9.3 商標

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

9.4 静電気放電に関する注意事項

 この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

9.5 用語集

[テキサス・インスツルメンツ用語集](#) この用語集には、用語や略語の一覧および定義が記載されています。

10 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision M (June 2023) to Revision N (June 2024)	Page
• 製品情報の表にパッケージ サイズを追加.....	1
• 「ピンの機能」の表の名前を更新	3
• 「レイアウト例」を更新	13

Changes from Revision L (April 2023) to Revision M (June 2023)	Page
• R _{θJA} の値を更新: PW = 96.0 を 113.1、DW = 79.8 を 96.2 に変更、PW = 102.8 を 122.3 に変更、DB、DW、PW パッケージの R _{θJC} (top)、R _{θJB} 、ΨJT、ΨJB、R _{θJC} (bot) を更新 (値はすべて°C/W).....	6

11 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報はそのデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ（データシートを含みます）、設計リソース（リファレンス デザインを含みます）、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または [ti.com](#) やかかる テキサス・インスツルメンツ製品の関連資料などのいづれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

Copyright © 2024, Texas Instruments Incorporated

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
5962-9681801Q2A	Active	Production	LCCC (FK) 20	55 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	5962-9681801Q2A SNJ54AHC245FK
5962-9681801QRA	Active	Production	CDIP (J) 20	20 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	5962-9681801QR A SNJ54AHC245J
5962-9681801QSA	Active	Production	CFP (W) 20	25 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	5962-9681801QS A SNJ54AHC245W
5962-9681801VSA	Active	Production	CFP (W) 20	25 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	5962-9681801VS A SNV54AHC245W
5962-9681801VSA.A	Active	Production	CFP (W) 20	25 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	5962-9681801VS A SNV54AHC245W
SN74AHC245DBR	Active	Production	SSOP (DB) 20	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	HA245
SN74AHC245DBR.A	Active	Production	SSOP (DB) 20	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	HA245
SN74AHC245DGVR	Active	Production	TVSOP (DGV) 20	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	HA245
SN74AHC245DGVR.A	Active	Production	TVSOP (DGV) 20	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	HA245
SN74AHC245DW	Obsolete	Production	SOIC (DW) 20	-	-	Call TI	Call TI	-40 to 125	AHC245
SN74AHC245DWR	Active	Production	SOIC (DW) 20	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	AHC245
SN74AHC245DWR.A	Active	Production	SOIC (DW) 20	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	AHC245
SN74AHC245DWRE4	Active	Production	SOIC (DW) 20	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	AHC245
SN74AHC245N	Active	Production	PDIP (N) 20	20 TUBE	Yes	NIPDAU	N/A for Pkg Type	-40 to 125	SN74AHC245N
SN74AHC245N.A	Active	Production	PDIP (N) 20	20 TUBE	Yes	NIPDAU	N/A for Pkg Type	-40 to 125	SN74AHC245N
SN74AHC245NSR	Active	Production	SOP (NS) 20	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	AHC245
SN74AHC245NSR.A	Active	Production	SOP (NS) 20	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	AHC245
SN74AHC245PW	Obsolete	Production	TSSOP (PW) 20	-	-	Call TI	Call TI	-40 to 125	HA245
SN74AHC245PWR	Active	Production	TSSOP (PW) 20	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	HA245
SN74AHC245PWR.A	Active	Production	TSSOP (PW) 20	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	HA245
SN74AHC245PWRE4	Active	Production	TSSOP (PW) 20	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	HA245

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
SN74AHC245PWRG4	Active	Production	TSSOP (PW) 20	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	HA245
SN74AHC245PWRG4.A	Active	Production	TSSOP (PW) 20	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	HA245
SN74AHC245RKS	Active	Production	VQFN (RKS) 20	3000 LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	AHC245
SN74AHC245RKS.R.A	Active	Production	VQFN (RKS) 20	3000 LARGE T&R	Yes	SN	Level-1-260C-UNLIM	-40 to 125	AHC245
SNJ54AHC245FK	Active	Production	LCCC (FK) 20	55 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	5962- 9681801Q2A SNJ54AHC 245FK
SNJ54AHC245FK.A	Active	Production	LCCC (FK) 20	55 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	5962- 9681801Q2A SNJ54AHC 245FK
SNJ54AHC245J	Active	Production	CDIP (J) 20	20 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	5962-9681801QR A SNJ54AHC245J
SNJ54AHC245J.A	Active	Production	CDIP (J) 20	20 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	5962-9681801QR A SNJ54AHC245J
SNJ54AHC245W	Active	Production	CFP (W) 20	25 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	5962-9681801QS A SNJ54AHC245W
SNJ54AHC245W.A	Active	Production	CFP (W) 20	25 TUBE	No	SNPB	N/A for Pkg Type	-55 to 125	5962-9681801QS A SNJ54AHC245W

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.



In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF SN54AHC245, SN54AHC245-SP, SN74AHC245 :


- Catalog : [SN74AHC245](#), [SN54AHC245](#)
- Automotive : [SN74AHC245-Q1](#), [SN74AHC245-Q1](#)
- Enhanced Product : [SN74AHC245-EP](#), [SN74AHC245-EP](#)
- Military : [SN54AHC245](#)
- Space : [SN54AHC245-SP](#)

NOTE: Qualified Version Definitions:

- Catalog - TI's standard catalog product
- Automotive - Q100 devices qualified for high-reliability automotive applications targeting zero defects
- Enhanced Product - Supports Defense, Aerospace and Medical Applications
- Military - QML certified for Military and Defense Applications
- Space - Radiation tolerant, ceramic packaging and qualified for use in Space-based application


TAPE AND REEL INFORMATION

A0	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
SN74AHC245DBR	SSOP	DB	20	2000	330.0	16.4	8.2	7.5	2.5	12.0	16.0	Q1
SN74AHC245DGVR	TVSOP	DGV	20	2000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1
SN74AHC245DWR	SOIC	DW	20	2000	330.0	24.4	10.9	13.3	2.7	12.0	24.0	Q1
SN74AHC245NSR	SOP	NS	20	2000	330.0	24.4	8.4	13.0	2.5	12.0	24.0	Q1
SN74AHC245PWR	TSSOP	PW	20	2000	330.0	16.4	6.95	7.0	1.4	8.0	16.0	Q1
SN74AHC245PWRG4	TSSOP	PW	20	2000	330.0	16.4	6.95	7.0	1.4	8.0	16.0	Q1
SN74AHC245PWRG4	TSSOP	PW	20	2000	330.0	16.4	6.95	7.0	1.4	8.0	16.0	Q1
SN74AHC245RKSR	VQFN	RKS	20	3000	180.0	12.4	2.8	4.8	1.2	4.0	12.0	Q1

TAPE AND REEL BOX DIMENSIONS


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
SN74AHC245DBR	SSOP	DB	20	2000	353.0	353.0	32.0
SN74AHC245DGVR	TVSOP	DGV	20	2000	353.0	353.0	32.0
SN74AHC245DWR	SOIC	DW	20	2000	356.0	356.0	45.0
SN74AHC245NSR	SOP	NS	20	2000	356.0	356.0	45.0
SN74AHC245PWR	TSSOP	PW	20	2000	353.0	353.0	32.0
SN74AHC245PWRG4	TSSOP	PW	20	2000	353.0	353.0	32.0
SN74AHC245PWRG4	TSSOP	PW	20	2000	353.0	353.0	32.0
SN74AHC245RKSR	VQFN	RKS	20	3000	210.0	185.0	35.0

TUBE



*All dimensions are nominal

Device	Package Name	Package Type	Pins	SPQ	L (mm)	W (mm)	T (μ m)	B (mm)
5962-9681801Q2A	FK	LCCC	20	55	506.98	12.06	2030	NA
5962-9681801QSA	W	CFP	20	25	506.98	26.16	6220	NA
5962-9681801VSA	W	CFP	20	25	506.98	26.16	6220	NA
5962-9681801VSA.A	W	CFP	20	25	506.98	26.16	6220	NA
SN74AHC245N	N	PDIP	20	20	506	13.97	11230	4.32
SN74AHC245N.A	N	PDIP	20	20	506	13.97	11230	4.32
SNJ54AHC245FK	FK	LCCC	20	55	506.98	12.06	2030	NA
SNJ54AHC245FK.A	FK	LCCC	20	55	506.98	12.06	2030	NA
SNJ54AHC245W	W	CFP	20	25	506.98	26.16	6220	NA
SNJ54AHC245W.A	W	CFP	20	25	506.98	26.16	6220	NA

MECHANICAL DATA

W (R-GDFP-F20)

CERAMIC DUAL FLATPACK



- NOTES:
- All linear dimensions are in inches (millimeters).
 - This drawing is subject to change without notice.
 - This package can be hermetically sealed with a ceramic lid using glass frit.
 - Index point is provided on cap for terminal identification only.
 - Falls within Mil-Std 1835 GDFP2-F20


PACKAGE OUTLINE

PW0020A



TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



NOTES:


- All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
- This drawing is subject to change without notice.
- This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
- This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
- Reference JEDEC registration MO-153.

EXAMPLE BOARD LAYOUT


PW0020A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 10X



4220206/A 02/2017

NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

PW0020A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 10X

4220206/A 02/2017

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.


PACKAGE OUTLINE

DB0020A



SSOP - 2 mm max height

SMALL OUTLINE PACKAGE




EXAMPLE BOARD LAYOUT


DB0020A

SSOP - 2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 10X



4214851/B 08/2019

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.


7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DB0020A

SSOP - 2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 10X

4214851/B 08/2019

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

GENERIC PACKAGE VIEW


RKS 20

VQFN - 1 mm max height

2.5 x 4.5, 0.5 mm pitch

PLASTIC QUAD FLATPACK - NO LEAD

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.



4226872/A


RKS0020A



PACKAGE OUTLINE

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



4222490/B 02/2021

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

EXAMPLE BOARD LAYOUT



RKS0020A

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



LAND PATTERN EXAMPLE
SCALE:20X



SOLDER MASK DETAILS

4222490/B 02/2021

NOTES: (continued)


4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
5. Vias are optional depending on application, refer to device data sheet. If some or all are implemented, recommended via locations are shown.

EXAMPLE STENCIL DESIGN

RKS0020A

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD
83% PRINTED SOLDER COVERAGE BY AREA
SCALE:25X

4222490/B 02/2021

NOTES: (continued)


6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

MECHANICAL DATA

NS (R-PDSO-G)**

14-PINS SHOWN

PLASTIC SMALL-OUTLINE PACKAGE




- NOTES: A. All linear dimensions are in millimeters.
 B. This drawing is subject to change without notice.
 C. Body dimensions do not include mold flash or protrusion, not to exceed 0,15.


J (R-GDIP-T**)

14 LEADS SHOWN

CERAMIC DUAL IN-LINE PACKAGE



PINS **\nDIM	14	16	18	20
A	0.300 (7,62) BSC	0.300 (7,62) BSC	0.300 (7,62) BSC	0.300 (7,62) BSC
B MAX	0.785 (19,94)	.840 (21,34)	0.960 (24,38)	1.060 (26,92)
B MIN	—	—	—	—
C MAX	0.300 (7,62)	0.300 (7,62)	0.310 (7,87)	0.300 (7,62)
C MIN	0.245 (6,22)	0.245 (6,22)	0.220 (5,59)	0.245 (6,22)



4040083/F 03/03

- NOTES:
- A. All linear dimensions are in inches (millimeters).
 - B. This drawing is subject to change without notice.
 - C. This package is hermetically sealed with a ceramic lid using glass frit.
 - D. Index point is provided on cap for terminal identification only on press ceramic glass frit seal only.
 - E. Falls within MIL STD 1835 GDIP1-T14, GDIP1-T16, GDIP1-T18 and GDIP1-T20.

GENERIC PACKAGE VIEW


FK 20

LCCC - 2.03 mm max height

8.89 x 8.89, 1.27 mm pitch

LEADLESS CERAMIC CHIP CARRIER

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.




4229370VA\

N (R-PDIP-T**)

16 PINS SHOWN

PLASTIC DUAL-IN-LINE PACKAGE



NOTES: A. All linear dimensions are in inches (millimeters).
B. This drawing is subject to change without notice.

C. Falls within JEDEC MS-001, except 18 and 20 pin minimum body length (Dim A).

D. The 20 pin end lead shoulder width is a vendor option, either half or full width.


PACKAGE OUTLINE

DW0020A



SOIC - 2.65 mm max height

SOIC



NOTES:


- All linear dimensions are in millimeters. Dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
- This drawing is subject to change without notice.
- This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
- This dimension does not include interlead flash. Interlead flash shall not exceed 0.43 mm per side.
- Reference JEDEC registration MS-013.

EXAMPLE BOARD LAYOUT


DW0020A

SOIC - 2.65 mm max height

SOIC



LAND PATTERN EXAMPLE
SCALE:6X



SOLDER MASK DETAILS

4220724/A 05/2016

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.


7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DW0020A

SOIC - 2.65 mm max height

SOIC



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE:6X

4220724/A 05/2016

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

重要なお知らせと免責事項

TIは、技術データと信頼性データ(データシートを含みます)、設計リソース(リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Webツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したもので、(1)お客様のアプリケーションに適した TI 製品の選定、(2)お客様のアプリケーションの設計、検証、試験、(3)お客様のアプリケーションに該当する各種規格や、他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2026, Texas Instruments Incorporated

最終更新日：2025 年 10 月