

SN74CB3Q3125 クワッド FET バススイッチ、 2.5V / 3.3V、低電圧、高帯域幅対応バススイッチ

1 特長

- 高帯域幅のデータバス (最高最大 500MHz)
- デバイスの電源オン時とオフ時の両方で 5V 許容の I/O
- 動作範囲全体にわたって小さく平坦なオン抵抗 (r_{on}) 特性 ($r_{on} = 3\Omega$ 、標準値)
- データ I/O ポートのレールツーレールスイッチング
 - $V_{CC} = 3.3V$ で 0 ~ 5V のスイッチング
 - $V_{CC} = 2.5V$ で 0 ~ 3.3V のスイッチング
- 伝搬遅延がゼロに近い双方向データフロー
- 低い入力および出力容量により負荷および信号歪みが最小化 (標準値: $C_{IO(OFF)} = 4pF$)
- 高いスイッチング周波数 ($f_{OE} = 20MHz$ 、最大値)
- データおよび制御入力にアンダーシュートクランプダイオードを搭載
- 低消費電力 ($I_{CC} = 0.3mA$ 、標準値)
- 2.3V ~ 3.6V の範囲の V_{CC} で動作
- データ I/O は 0V ~ 5V の信号レベルに対応 (0.8V, 1.2V, 1.5V, 1.8V, 2.5V, 3.3V, 5V)
- 制御入力は、TTL または 5V / 3.3V CMOS 出力で駆動可能
- I_{off} により部分的パワーダウンモードでの動作をサポート
- JESD 78、Class II 準拠で 100mA 超のラッチアップ性能
- JESD 22 準拠で ESD 性能を試験済み
 - 人体モデルで 2000V (A114-B、クラス II)
 - 1000V、デバイス帶電モデル (C101)
- デジタルとアナログの両方のアプリケーションに対応: USB インターフェイス、差動信号インターフェイス、バスアイソレーション、低歪み信号ゲーティング。
- CB3Q ファミリの性能特性の詳細情報については、TI のアプリケーションノート [CBT-C, CB3T, CB3Q 信号スイッチ ファミリ](#) を参照してください。

2 アプリケーション

- IP 電話: 有線および無線
- 光学モジュール
- 光ネットワーク: Video Over Fiber および EPON
- 構内交換機 (PBX)
- WiMAX およびワイヤレスインフラストラクチャ機器


3 説明

SN74CB3Q3125 デバイスは高帯域の FET バススイッチで、チャージポンプを使用してバストランジスタのゲート電圧を上昇させるため、低い平坦なオン抵抗 (r_{on}) を実現します。オン抵抗が低く平坦であるため、伝搬遅延を最小限に抑えることができ、データ入出力 (I/O) ポートでのレールツーレールスイッチングをサポートします。SN74CB3Q3125 デバイスは、データ I/O の容量が低く、データバスにおける容量性負荷や信号の歪みを最小限に抑えます。

パッケージ情報

部品番号	パッケージ (1)	本体サイズ (公称)
SN74CB3Q3125	RGY (VQFN, 14)	3.50mm × 3.50mm
	DBQ (SSOP, 16)	4.90mm × 3.90mm
	PW (TSSOP, 14)	5.00mm × 4.40mm
	DGV (TFSOP, 14)	4.40mm × 3.60mm

(1) 利用可能なすべてのパッケージについては、データシートの末尾にある注文情報を参照してください。



表示されているピン番号は、DGV、PW、および RGY パッケージに 対応したものです。

論理図 (正論理)



このリソースの元の言語は英語です。翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあります。TI では翻訳の正確性および妥当性につきましては一切保証いたしません。実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

目次

1 特長	1	7.4 デバイスの機能モード	9
2 アプリケーション	1	8 アプリケーションと実装	10
3 説明	1	8.1 使用上の注意	10
4 ピン構成および機能	3	8.2 代表的なアプリケーション	10
5 仕様	4	9 電源に関する推奨事項	11
5.1 絶対最大定格	4	10 レイアウト	11
5.2 ESD 定格	4	10.1 レイアウトのガイドライン	11
5.3 推奨動作条件	4	10.2 レイアウト例	12
5.4 熱に関する情報	5	11 デバイスおよびドキュメントのサポート	13
5.5 電気的特性	5	11.1 ドキュメントのサポート	13
5.6 スイッチング特性	6	11.2 ドキュメントの更新通知を受け取る方法	13
5.7 代表的特性	6	11.3 サポート・リソース	13
6 パラメータ測定情報	7	11.4 商標	13
7 詳細説明	8	11.5 静電気放電に関する注意事項	13
7.1 概要	8	11.6 用語集	13
7.2 機能ブロック図	8	12 改訂履歴	13
7.3 機能説明	9	13 メカニカル、パッケージ、および注文情報	14

4 ピン構成および機能




図 4-1. DGV または PW パッケージ、
14 ピン TSSOP または TVSOP 上面図





図 4-2. RGY パッケージ、14 ピン VQFN (上面図)



NC - No internal connection

図 4-3. DBQ パッケージ、16 ピン SSOP (上面図)

表 4-1. ピンの機能

名称	ピン		タイプ ⁽¹⁾	説明
	DGV、PW、 RGY	DBQ		
1 \overline{OE}	1	2	I	出力イネーブル (アクティブ Low)
1A	2	3	I/O	チャネル 1A I/O 1A
1B	3	4	I/O	チャネル 1B I/O 1B
2 \overline{OE}	4	5	I	出力イネーブル (アクティブ Low)
2A	5	6	I/O	チャネル 2A I/O 2A
2B	6	7	I/O	チャネル 2B I/O 2B
GND	7	8	—	グランド
3B	8	10	I/O	チャネル 3B I/O 3B
3A	9	11	I/O	チャネル 3A I/O 3B
3 \overline{OE}	10	12	I	出力イネーブル (アクティブ Low)
4B	11	13	I/O	チャネル 4B I/O 4B
4A	12	14	I/O	チャネル 4A I/O 4B
4 \overline{OE}	13	15	I	出力イネーブル (アクティブ Low)
NC	—	1, 9	—	接続なし
V _{CC}	14	16	—	電源

(1) I = 入力、O = 出力

5 仕様

5.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り)⁽¹⁾

			最小値	最大値	単位
V_{CC}	電源電圧		-0.5	4.6	V
V_{IN}	制御入力電圧 ^{(2) (3)}		-0.5	7	V
$V_{I/O}$	スイッチ I/O 電圧 ^{(2) (3) (4)}		-0.5	7	V
$I_{I/K}$	制御入力クランプ電流	$V_{IN} < 0$		-50	mA
$I_{I/OK}$	I/O ポート クランプ電流	$V_{I/O} < 0$		-50	mA
I_{IO}	オン状態スイッチ電流 ⁽⁵⁾			±64	mA
	V_{CC} または GND を通過する連続電流			±100	mA
T_J	接合部温度			150	
T_{stg}	保存温度		-65	150	°C

- (1) 「絶対最大定格」を上回るストレスが加わった場合、デバイスに永続的な損傷が発生する可能性があります。これはストレスの定格のみについての話で、絶対最大定格において、またはこのデータシートの「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを暗に示すものではありません。絶対最大定格の状態が長時間続くと、デバイスの信頼性に影響を与える可能性があります。
- (2) 特に指定のない限り、すべての電圧値はグランドを基準にしています。
- (3) 入力と出力のクランプ電流の定格を順守しても、入力と出力の電圧定格を超えることがあります。
- (4) V_I および V_O は、 $V_{I/O}$ の特定の条件を示すために使用されます。
- (5) I_I および I_O は、 $I_{I/O}$ の特定の条件を示すために使用されます。

5.2 ESD 定格

		値	単位
$V_{(ESD)}$	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 準拠 ⁽¹⁾	+2000	V
	デバイス帯電モデル (CDM)、JEDEC 仕様 JESD22-C101 に準拠 ⁽²⁾	+1000	

- (1) JEDEC のドキュメント JEP155 に、500V HBM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。
- (2) JEDEC のドキュメント JEP157 に、250V CDM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。

5.3 推奨動作条件

自由気流での動作温度範囲内 (特に記述のない限り)⁽¹⁾

		最小値	最大値	単位
V_{CC}	電源電圧	2.3	3.6	V
V_{IH}	High レベル制御入力電圧	$V_{CC} = 2.3V \sim 2.7V$	1.7	5.5
		$V_{CC} = 2.7V \sim 3.6V$	2	5.5
V_{IL}	Low レベル制御入力電圧	$V_{CC} = 2.3V \sim 2.7V$	0	0.7
		$V_{CC} = 2.7V \sim 3.6V$	0	0.8
$V_{I/O}$	データ入出力電圧	0	5.5	V
T_A	外気温度での動作時	-40	85	°C

- (1) デバイスが適切に動作するように、デバイスの未使用の制御入力はすべて、 V_{CC} または GND に固定する必要があります。TI のアプリケーション レポート『遅延またはフローティング状態の CMOS 入力による影響』(SCBA004) を参照してください。

5.4 热に関する情報

热評価基準 ⁽¹⁾	SN74CB3Q3257				単位
	DBQ (SSOP)	DGV (TSSOP)	PW (TSSOP)	RGY (VQFN)	
	16 ピン	14 ピン	14 ピン	14 ピン	
R _{θJA} 接合部から周囲への热抵抗	90	127	113	47	°C/W

(1) 従来および最新の热評価基準の詳細については、[半導体およびIC パッケージの热評価基準](#)アプリケーション ノートを参照してください。

5.5 電気的特性

自由空気での推奨動作温度範囲内 (特に記述のない限り)⁽¹⁾

パラメータ	テスト条件			最小値	標準値 ⁽²⁾	最大値	単位
V _{IK}	V _{CC} = 3.6V、I _I = -18mA				-1.8		V
I _{IN}	制御入力 V _{CC} = 3.6V、V _{IN} = 0~5.5V				±1		μA
I _{OZ} ⁽³⁾	V _{CC} = 3.6V、V _O = 0 ~ 5.5V、V _I = 0、V _{IN} = V _{CC} または GND				±1		μA
I _{off}	V _{CC} = 0、V _O = 0 ~ 5.5V、V _I = 0				1		μA
I _{CC}	I _{I/O} = 0、V _{CC} = 3.6V、スイッチ ON または OFF、V _{IN} = V _{CC} または GND			0.3	1		mA
ΔI _{CC} ⁽⁴⁾	制御入力 V _{CC} = 3.6V、3V の单一入力、他の入力は V _{CC} または GND				30		μA
I _{CCD} ⁽⁵⁾	制御入力ごと V _{CC} = 3.6V、A および B ポートがオープン、50% デューティ サイクルでの制御入力スイッチング			0.04	0.2		mA/MHz
C _{in}	制御入力 V _{CC} = 3.3V、V _{IN} = 5.5V、3.3V、または 0			2.5	3.5		pF
C _{io(OFF)}	V _{CC} = 3.3V、スイッチ OFF、V _{IN} = V _{CC} または GND、V _{I/O} = 5.5V、3.3V または 0			4	5		pF
C _{io(ON)}	V _{CC} = 3.3V、スイッチ ON、V _{IN} = V _{CC} または GND、V _{I/O} = 5.5V、3.3V または 0			8	10		pF
r _{on} ⁽⁶⁾	V _{CC} = 2.3V、V _{CC} = 2.5V での標準値	V _I = 0、	I _O = 30mA	4	8		Ω
		V _I = 1.7V、	I _O = -15mA	4	9		
	V _{CC} = 3V	V _I = 0、	I _O = 30mA	4	6		
		V _I = 2.4V、	I _O = -15mA	4	8		

(1) V_{IN} と I_{IN} は、制御入力を指します。V_I、V_O、I_I、および I_O はデータ ピンを指します。

(2) すべての標準値は、V_{CC} = 3.3V (特に記述のない限り)、T_A = 25°C における値です。

(3) I/O ポートの場合、パラメータ I_{OZ} には入力リーク電流が含まれます。

(4) これは、V_{CC} または GND ではなく、規定の TTL 電圧レベルのいずれかにおける各入力の電源電流の増加量です。

(5) このパラメータは、単一の制御入力の動作周波数に関連する動的な電源電流を指定します (図 5-2 を参照)。

(6) スイッチを流れる電流における A 端子と B 端子の間の電圧降下によって測定されます。オン状態の抵抗は、2 つの端子 (A または B) のうち、電圧が低い方によって決まります。

5.6 スイッチング特性

自由空気での推奨動作温度範囲内 (特に記述のない限り)


パラメータ	始点 (入力)	終点 (出力)	$V_{CC} = 2.5V \pm 0.2V$		$V_{CC} = 3.3V \pm 0.3V$		単位
			最小値	最大値	最小値	最大値	
f_{OE} (1)	\overline{OE}	A または B	10		20		MHz
t_{pd} (2)	A または B	B または A	0.12		0.2		ns
t_{en}	\overline{OE}	A または B	1.5	6.7	1.5	6.6	ns
t_{dis}	\overline{OE}	A または B	1	4.6	1	5.3	ns

(1) 制御入力の最大スイッチング周波数特性 ($V_O > V_{CC}$, $V_I = 5V$, $R_L \geq 1M\Omega$, $C_L = 0$)。


(2) 伝播遅延は、理想的な電圧源 (出力インピーダンス ゼロ) で駆動した場合に、スイッチの典型的なオン状態の抵抗と指定された負荷容量の RC 時定数から算出されます。

5.7 代表的特性


特に記述のない限り、 $T_A = 25^\circ C$ 、 $V_{CC} = 3.3V$



6 パラメータ測定情報



TEST	V_{CC}	$S1$	R_L	V_I	C_L	V_Δ
$t_{pd(s)}$	$2.5 V \pm 0.2 V$ $3.3 V \pm 0.3 V$	Open Open	500Ω 500Ω	V_{CC} or GND V_{CC} or GND	$30 pF$ $50 pF$	
t_{PLZ}/t_{PZL}	$2.5 V \pm 0.2 V$ $3.3 V \pm 0.3 V$	$2 \times V_{CC}$ $2 \times V_{CC}$	500Ω 500Ω	GND GND	$30 pF$ $50 pF$	$0.15 V$ $0.3 V$
t_{PHZ}/t_{PZH}	$2.5 V \pm 0.2 V$ $3.3 V \pm 0.3 V$	GND GND	500Ω 500Ω	V_{CC} V_{CC}	$30 pF$ $50 pF$	$0.15 V$ $0.3 V$



- A. C_L にはプローブと治具の容量が含まれます。
- B. 波形 1 は、出力が Low になるような内部条件を持つ出力についてのものです。ただし、出力制御によってディセーブルになっている場合は除きます。波形 2 は、出力が High になるような内部条件を持つ出力についてのものです。ただし、出力制御によってディセーブルになっている場合は除きます。
- C. すべての入力パルスは、以下の特性を持つジネレータによって供給されます。 $PRR \leq 10MHz$, $Z_O = 50\Omega$, $t_r \leq 2.5ns$, $t_f \leq 2.5ns$ 。
- D. 出力は一度に 1 つずつ測定され、測定するたびに 1 回遷移します。
- E. t_{PLZ} と t_{PHZ} は t_{dis} と同じです。
- F. t_{PZL} と t_{PZH} は t_{en} と同じです。
- G. t_{PLZ} と t_{PHL} は $t_{pd(s)}$ と同じです。 t_{pd} 伝播遅延は、理想的な電圧源 (出力インピーダンス ゼロ) で駆動した場合に、スイッチの典型的なオン状態の抵抗と指定された負荷容量の RC 時定数から算出されます。
- H. すべてのパラメータと波形が、すべてのデバイスに適用できるわけではありません。

図 6-1. テスト回路と電圧波形

7 詳細説明

7.1 概要

SN74CB3Q3125 デバイスは高帯域の FET バス スイッチで、チャージ ポンプを利用してパストランジスタのゲート電圧を上昇させ、低い平坦なオン抵抗 (r_{on}) を実現します。オン抵抗が低く平坦であるため、伝搬遅延を最小限に抑えることができ、データ入出力 (I/O) ポートでのレール ツー レール スイッチングをサポートします。SN74CB3Q3125 デバイスはデータ I/O の静電容量が小さいため、データバスの容量性負荷と信号歪みも最小限に抑えることができます。高帯域幅アプリケーションに対応するために特別に設計された SN74CB3Q3125 デバイスは、ブロードバンド通信、ネットワーク、データ集約型コンピューティング システムに理想的な、最適化されたインターフェイス ソリューションを提供します。

SN74CB3Q3125 デバイスは、独立した出力イネーブル入力 ($1\ \overline{OE}$, $2\ \overline{OE}$, $3\ \overline{OE}$, $4\ \overline{OE}$) を備えた 1 ビットのバス スイッチ 4 回路として構成されています。このデバイスは、4 つの 1 ビットバススイッチ、または 1 つの 4 ビットバススイッチとして使用できます。 \overline{OE} が low のとき、関連付けられている 1 ビットバススイッチはオンで、A ポートは B ポートに接続され、ポート間で双方向のデータフローが可能になります。 \overline{OE} を HIGH にすると、関連する 1 ビットバススイッチはオフになり、A と B のポート間は高インピーダンス状態になります。

このデバイスは、 I_{off} を使用する部分的パワーダウン アプリケーション用の動作が完全に規定されています。電源切断時にデバイスに電流が逆流することによる損傷を I_{off} 回路が防止します。デバイスは、電源オフ時は絶縁されています。

電源投入または電源切断時に高インピーダンス状態を確保するため、 \overline{OE} はプルアップ抵抗経由で V_{CC} に接続する必要があります。この抵抗の最小値は、ドライバの電流シンク能力によって決定されます。





図 7-1. 概略回路図、各 FET スイッチ (SW)

7.2 機能ブロック図



7.3 機能説明

SN74CB3Q3125 デバイスは最大 500MHz まで対応する高帯域幅のデータ パスを備えており、デバイスの電源がオンの状態でもオフの状態でも 5V を許容する I/O を備えています。動作範囲全体にわたって小さく平坦なオン抵抗もあります (r_{on} 特性 (標準値: $r_{on} = 4\Omega$))。

SN74CB3Q3125 デバイスは、データ I/O ポートにおいてレール ツー レールのスイッチングを実現しており、3.3V V_{CC} 時には 0V ~ 5V、2.5V V_{CC} 時には 0V ~ 3.3V のスイッチングに対応します。さらに、ほぼゼロの伝搬遅延による双方方向データ フローを備え、低い入出力容量により負荷や信号の歪みを最小限に抑えます (標準値: $C_{io(OFF)} = 3.5pF$)。

SN74CB3Q3125 デバイスは、高速なスイッチング周波数 (最大値: $f_{OE} = 20MHz$) にも対応しており、データ入力および制御入力にはアンダーシュート クランプ ダイオードが備えられています。また、低消費電力 (標準値: $I_{CC} = 0.6mA$) を実現しています。

V_{CC} の動作範囲は 2.3V ~ 3.6V で、データ I/O は 0V ~ 5V の信号レベル (0.8V、1.2V、1.5V、1.8V、2.5V、3.3V、5V) をサポートしています。

制御入力は、TTL、5V または 3.3V CMOS 出力で駆動でき、 I_{off} は部分的なパワーダウン モード動作をサポートします。

7.4 デバイスの機能モード

表 7-1 は、SN74CB3Q3125 デバイスの機能モードを一覧表示しています。

表 7-1. 機能表

入力 OE	入出力 A	機能
L	B	A ポート = B ポート
H	Z	切断

8 アプリケーションと実装

注

以下のアプリケーション情報は、TI の製品仕様に含まれるものではなく、TI ではその正確性または完全性を保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

8.1 使用上の注意

SN74CB3Q3125 デバイスは、最大 4 チャネルを同時に制御できます。

8.2 代表的なアプリケーション

図 8-1 に示すアプリケーションは、制御された 4 ビットバスです。 \overline{OE} ピンは、バスコントローラからチップを制御するため使用されます。これは、さまざまな状況に適用できる非常に一般的な例です。アプリケーションで必要なビットが 4 ビット未満の場合、必ず A 側を未使用のチャネルの High または Low に接続してください。




図 8-1. SN74CB3Q3257 の代表的なアプリケーション

8.2.1 設計要件

0.1μF のコンデンサは、SN74CB3Q3257 デバイスのできるだけ近くに配置する必要があります。

8.2.2 詳細な設計手順

- 推奨入力条件:
 - 規定された high および low レベルについては、「セクション 5.3」の V_{IH} および V_{IL} を参照してください
 - 入力および出力は過電圧に対して耐性があり、任意の有効な V_{CC} において最大 5.5V に対応できます
- 推奨出力条件:
 - 負荷電流は、チャネルごとに $\pm 64\text{mA}$ を超えてはなりません
- 周波数選択の基準:
 - パターンの抵抗と容量を追加すると、最大周波数能力が低下する可能性があります。セクション 10 に示すレイアウト手法を使用してください

8.2.3 アプリケーション曲線




図 8-2. 伝搬遅延 (t_{pd})、 $V_{CC} = 3.3\text{V}$ でのシミュレーション結果

9 電源に関する推奨事項

電源には、セクション 5.1 の表に記載された定格電源電圧の最小値と最大値の間の任意の電圧を使用できます。

電源の外乱を防止するため、各 V_{CC} 端子に適切なバイパスコンデンサを配置する必要があります。単電源のデバイスには、 $0.1\mu\text{F}$ のバイパスコンデンサを推奨します。複数のピンに V_{CC} というラベルが付いている場合、 V_{CC} ピンは内部で互いに接続されているため、各 V_{CC} には $0.01\mu\text{F}$ または $0.022\mu\text{F}$ のコンデンサを推奨します。 V_{CC} と V_{DD} など、異なる電圧で動作するデュアル電源ピンを備えたデバイスでは、各電源ピンに $0.1\mu\text{F}$ のバイパスコンデンサを推奨します。異なる周波数のノイズを除去するため、複数のバイパスコンデンサを並列に配置します。一般的に、 $0.1\mu\text{F}$ と $1\mu\text{F}$ のコンデンサを並列で使用します。最良の結果を得るため、バイパスコンデンサは電源端子にできるだけ近づけて配置してください。

10 レイアウト

10.1 レイアウトのガイドライン

反射と整合はループアンテナの理論と密接に関連していますが、理論とは切り離して議論されるほど異なるものです。PCB パターンが 90° の角度でコーナーを曲がると、反射が発生する可能性があります。反射は主に、パターンの幅の変化が原因で発生します。曲がりの頂点では、パターン幅が幅の 1.414 倍に増加します。これにより、伝送ラインの特性のアップセットが向上します。特に、パターンの分散静電容量と自己インダクタンスが増加し、反射が発生します。すべての PCB トレースが直線的であるとは限らないため、一部のパターンはコーナーを曲がる必要があります。図 10-1 に、コーナーを丸める斬新で優れた方法を示します。最後の例 (BEST) のみが一定のパターン幅を維持し、反射を最小限に抑えます。

10.2 レイアウト例




図 10-1. パターン例

11 デバイスおよびドキュメントのサポート

11.1 ドキュメントのサポート

11.1.1 関連資料

関連資料については、以下を参照してください。

- テキサス・インスツルメンツ、『[低速またはフローティング CMOS 入力の影響](#)』
- テキサス・インスツルメンツ、『[適切なテキサス・インスツルメンツ信号スイッチの選択](#)』

11.2 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

11.3 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計で必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの[使用条件](#)を参照してください。

11.4 商標

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

11.5 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

11.6 用語集

[テキサス・インスツルメンツ用語集](#) この用語集には、用語や略語の一覧および定義が記載されています。

12 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision C (June 2015) to Revision D (January 2026)	Page
• 「パッケージ情報」表を更新.....	1

Changes from Revision B (March 2005) to Revision C (June 2015)	Page
• 「ピンの機能」表、「ESD 定格」表、「熱に関する情報」表、「詳細説明」セクション、「アプリケーションと実装」セクション、「電源に関する推奨事項」セクション、「レイアウト」セクション、「デバイスおよびドキュメントのサポート」セクション、「メカニカル、パッケージ、および注文情報」セクションを追加	1
• 「注文手続き情報」表を削除。	1

13 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
SN74CB3Q3125DBQR	Active	Production	SSOP (DBQ) 16	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	BU125
SN74CB3Q3125DBQR.A	Active	Production	SSOP (DBQ) 16	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	BU125
SN74CB3Q3125DBQR.B	Active	Production	SSOP (DBQ) 16	2500 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	BU125
SN74CB3Q3125DGVR	Active	Production	TVSOP (DGV) 14	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	BU125
SN74CB3Q3125DGVR.B	Active	Production	TVSOP (DGV) 14	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	BU125
SN74CB3Q3125DGVRG4	Active	Production	TVSOP (DGV) 14	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	BU125
SN74CB3Q3125DGVRG4.B	Active	Production	TVSOP (DGV) 14	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	BU125
SN74CB3Q3125PW	Obsolete	Production	TSSOP (PW) 14	-	-	Call TI	Call TI	-40 to 85	BU125
SN74CB3Q3125PWR	Active	Production	TSSOP (PW) 14	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	BU125
SN74CB3Q3125PWR.A	Active	Production	TSSOP (PW) 14	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	BU125
SN74CB3Q3125PWR.B	Active	Production	TSSOP (PW) 14	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	BU125
SN74CB3Q3125RGYR	Active	Production	VQFN (RGY) 14	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	BU125
SN74CB3Q3125RGYR.A	Active	Production	VQFN (RGY) 14	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	BU125
SN74CB3Q3125RGYR.B	Active	Production	VQFN (RGY) 14	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	BU125
SN74CB3Q3125RGYRG4	Active	Production	VQFN (RGY) 14	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	BU125
SN74CB3Q3125RGYRG4.A	Active	Production	VQFN (RGY) 14	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	BU125
SN74CB3Q3125RGYRG4.B	Active	Production	VQFN (RGY) 14	3000 LARGE T&R	Yes	NIPDAU	Level-2-260C-1 YEAR	-40 to 85	BU125

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.



⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

(6) Part marking: There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.


Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.


TAPE AND REEL INFORMATION


A0	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers

QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE


*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
SN74CB3Q3125DBQR	SSOP	DBQ	16	2500	330.0	12.4	6.4	5.2	2.1	8.0	12.0	Q1
SN74CB3Q3125DGVR	TVSOP	DGV	14	2000	330.0	12.4	6.8	4.0	1.6	8.0	12.0	Q1
SN74CB3Q3125DGVRG4	TVSOP	DGV	14	2000	330.0	12.4	6.8	4.0	1.6	8.0	12.0	Q1
SN74CB3Q3125PWR	TSSOP	PW	14	2000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1
SN74CB3Q3125RGYR	VQFN	RGY	14	3000	330.0	12.4	3.75	3.75	1.15	8.0	12.0	Q1
SN74CB3Q3125RGYRG4	VQFN	RGY	14	3000	330.0	12.4	3.75	3.75	1.15	8.0	12.0	Q1

TAPE AND REEL BOX DIMENSIONS



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
SN74CB3Q3125DBQR	SSOP	DBQ	16	2500	353.0	353.0	32.0
SN74CB3Q3125DGVR	TVSOP	DGV	14	2000	353.0	353.0	32.0
SN74CB3Q3125DGVRG4	TVSOP	DGV	14	2000	353.0	353.0	32.0
SN74CB3Q3125PWR	TSSOP	PW	14	2000	353.0	353.0	32.0
SN74CB3Q3125RGYR	VQFN	RGY	14	3000	353.0	353.0	32.0
SN74CB3Q3125RGYRG4	VQFN	RGY	14	3000	353.0	353.0	32.0

DGV (R-PDSO-G**)

PLASTIC SMALL-OUTLINE

24 PINS SHOWN



- NOTES: A. All linear dimensions are in millimeters.
 B. This drawing is subject to change without notice.
 C. Body dimensions do not include mold flash or protrusion, not to exceed 0,15 per side.
 D. Falls within JEDEC: 24/48 Pins – MO-153
 14/16/20/56 Pins – MO-194




PACKAGE OUTLINE

DBQ0016A

SSOP - 1.75 mm max height

SHRINK SMALL-OUTLINE PACKAGE



NOTES:


1. Linear dimensions are in inches [millimeters]. Dimensions in parenthesis are for reference only. Controlling dimensions are in inches. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed .006 inch, per side.
4. This dimension does not include interlead flash.
5. Reference JEDEC registration MO-137, variation AB.

EXAMPLE BOARD LAYOUT



DBQ0016A

SSOP - 1.75 mm max height

SHRINK SMALL-OUTLINE PACKAGE



LAND PATTERN EXAMPLE
SCALE:8X



SOLDER MASK DETAILS

4214846/A 03/2014

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.


7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

DBQ0016A

SSOP - 1.75 mm max height

SHRINK SMALL-OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
BASED ON .005 INCH [0.127 MM] THICK STENCIL
SCALE:8X


4214846/A 03/2014

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.


PACKAGE OUTLINE

PW0014A



TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



NOTES:


- All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
- This drawing is subject to change without notice.
- This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
- This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
- Reference JEDEC registration MO-153.

EXAMPLE BOARD LAYOUT


PW0014A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 10X



4220202/B 12/2023

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.


7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

PW0014A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 10X

4220202/B 12/2023

NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

GENERIC PACKAGE VIEW


RGY 14

VQFN - 1 mm max height


3.5 x 3.5, 0.5 mm pitch

PLASTIC QUAD FLATPACK - NO LEAD

This image is a representation of the package family, actual package may vary.
Refer to the product data sheet for package details.




4231541/A



PACKAGE OUTLINE

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



4219040/A 09/2015

NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.

EXAMPLE BOARD LAYOUT


RGY0014A

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



LAND PATTERN EXAMPLE
SCALE:20X



SOLDER MASK DETAILS

4219040/A 09/2015

NOTES: (continued)


4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).

EXAMPLE STENCIL DESIGN

RGY0014A

VQFN - 1 mm max height

PLASTIC QUAD FLATPACK - NO LEAD



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL

EXPOSED PAD
80% PRINTED SOLDER COVERAGE BY AREA
SCALE:20X

4219040/A 09/2015

NOTES: (continued)

5. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したもので、(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2026, Texas Instruments Incorporated

最終更新日：2025 年 10 月