

SN74LV6T06-EP エンハンスド製品、オープンドレイン出力搭載ヘキサ インバータ バッファ/ドライバ

1 特長

- 幅広い動作範囲：1.8V～5.5V
- 単一電源電圧トランスレータ（「LVxT 拡張入力電圧」を参照）：
 - 昇圧変換：
 - 1.2V～1.8V
 - 1.5V～2.5V
 - 1.8V～3.3V
 - 3.3V～5.0V
 - 降圧変換：
 - 5.0V、3.3V、2.5V から 1.8V
 - 5.0V、3.3V から 2.5V
 - 5.0V～3.3V
- 5.5V 耐圧入力ピン
- 標準ピン配置をサポート
- 5V または 3.3V の V_{CC} で最大 150Mbps
- JESD 17 準拠で 250mA 超のラッチアップ性能
- 防衛、航空宇宙、医療アプリケーションをサポート：
 - 管理されたベースライン
 - 単一のアセンブリおよびテスト施設
 - 単一の製造施設
 - 製品ライフサイクルの長期化
 - 製品のトレーサビリティ

2 アプリケーション

- デジタル信号のイネーブルまたはディスエーブル
- インジケータ LED の制御
- 通信モジュールとシステム コントローラの間レベル変換

3 概要


SN74LV6T06-EP デバイスは、オープン ドレイン出力を備えた 6 つの独立型インバータを内蔵し、広い電圧範囲で動作してレベル変換を実現します。各インバータはブール関数 $Y = \bar{A}$ を正論理で実行します。出力レベルは電源電圧 (V_{CC}) を基準としており、1.2V、1.8V、2.5V、3.3V、5V の CMOS レベルをサポートしています。

入力は低スレッショルド回路を使用して設計され、低電圧 CMOS 入力の昇圧変換（例：1.2V 入力から 1.8V 出力、1.8V 入力から 3.3V 出力）をサポートします。また、5V 許容の入力ピンにより、降圧変換（例：3.3V から 2.5V 出力）が可能です。

パッケージ情報

部品番号	パッケージ ⁽¹⁾	パッケージ サイズ ⁽²⁾	本体サイズ (公称) ⁽³⁾
SN74LV6T06-EP	PW (TSSOP, 14)	5mm × 6.4mm	5mm × 4.4mm

- 詳細については、[セクション 11](#) を参照してください。
- パッケージ サイズ (長さ × 幅) は公称値であり、該当する場合はピンも含まれます。
- 本体サイズ (長さ × 幅) は公称値であり、ピンは含まれません。



概略論理図 (正論理)



目次

1 特長.....	1	7.3 機能説明.....	9
2 アプリケーション.....	1	7.4 デバイスの機能モード.....	12
3 概要.....	1	8 アプリケーションと実装.....	13
4 ピン構成および機能.....	3	8.1 アプリケーション情報.....	13
5 仕様.....	4	8.2 代表的なアプリケーション.....	13
5.1 絶対最大定格.....	4	8.3 電源に関する推奨事項.....	15
5.2 ESD 定格.....	4	8.4 レイアウト.....	15
5.3 推奨動作条件.....	4	9 デバイスおよびドキュメントのサポート.....	16
5.4 熱に関する情報.....	5	9.1 ドキュメントのサポート.....	16
5.5 電気的特性.....	5	9.2 ドキュメントの更新通知を受け取る方法.....	16
5.6 スイッチング特性.....	5	9.3 サポート・リソース.....	16
5.7 ノイズ特性.....	6	9.4 商標.....	16
5.8 代表的特性.....	6	9.5 静電気放電に関する注意事項.....	16
6 パラメータ測定情報.....	8	9.6 用語集.....	16
7 詳細説明.....	9	10 改訂履歴.....	16
7.1 概要.....	9	11 メカニカル、パッケージ、および注文情報.....	16
7.2 機能ブロック図.....	9		

4 ピン構成および機能




図 4-1. PW パッケージ、14 ピン TSSOP (上面図)

表 4-1. ピンの機能

ピン		種類 (1)	説明
名称	番号		
1A	1	I	チャンネル 1、入力 A
1Y	2	O	チャンネル 1、出力 Y
2A	3	I	チャンネル 2、入力 A
2Y	4	O	チャンネル 2、出力 Y
3A	5	I	チャンネル 3、入力 A
3Y	6	O	チャンネル 3、出力 Y
GND	7	G	グラウンド
4Y	8	O	チャンネル 4、出力 Y
4A	9	I	チャンネル 4、入力 A
5Y	10	O	チャンネル 5、出力 Y
5A	11	I	チャンネル 5、入力 A
6Y	12	O	チャンネル 6、出力 Y
6A	13	I	チャンネル 6、入力 A
V _{CC}	14	P	正の電源

(1) I = 入力、O = 出力、I/O = 入力または出力、G = グラウンド、P = 電源。

5 仕様

5.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り)⁽¹⁾

			最小値	最大値	単位
V_{CC}	電源電圧範囲		-0.5	7	V
V_I	入力電圧範囲 ⁽²⁾		-0.5	7	V
V_O	高インピーダンスまたは電源オフ状態で出力に印加される電圧範囲 ⁽²⁾		-0.5	7	V
V_O	出力電圧範囲 ⁽²⁾		-0.5	$V_{CC} + 0.5$	V
I_{IK}	入力クランプ電流	$V_I < -0.5V$		-20	mA
I_{OK}	出力クランプ電流	$V_O < -0.5V$ または $V_O > V_{CC} + 0.5V$		± 20	mA
I_O	連続出力電流	$V_O = 0 \sim V_{CC}$		± 25	mA
	V_{CC} または GND を通過する連続出力電流			± 50	mA
T_{stg}	保管温度		-65	150	°C

- (1) 「絶対最大定格」の範囲外の動作は、デバイスの永続的な損傷の原因となる可能性があります。「絶対最大定格」は、これらの条件において、または「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを暗に示すものではありません。「絶対最大定格」の範囲内で、一時的に「推奨動作条件」の範囲を超えた動作をさせる場合、必ずしもデバイスが損傷を受けるものではありませんが、完全には機能しない可能性があります。この方法でデバイスを動作させると、デバイスの信頼性、機能性、性能に影響を及ぼし、デバイスの寿命を短縮する可能性があります。
- (2) 入力と出力の電流定格を順守しても、入力と出力の電圧定格を超えることがあります。

5.2 ESD 定格

			値	単位
$V_{(ESD)}$	静電放電	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 準拠 ⁽¹⁾	± 2000	V
		デバイス帯電モデル (CDM)、ANSI/ESDA/JEDEC JS-002 準拠 ⁽²⁾	± 1000	

- (1) JEDEC ドキュメント JEP155 には、500V HBM であれば標準的な ESD 管理プロセスにより安全な製造が可能であると記載されています。
- (2) JEDEC のドキュメント JEP157 には、250V CDM であれば標準的な ESD 管理プロセスにより安全な製造が可能であると記載されています。

5.3 推奨動作条件

自由空気での動作温度範囲内 (特に記述のない限り)

			最小値	最大値	単位
V _{CC}	電源電圧		1.6	5.5	V
V _I	入力電圧		0	5.5	V
V _O	出力電圧		0	V _{CC}	V
V _{IH}	High レベル入力電圧	V _{CC} = 1.65 V ~ 2V	1.1	V	
		V _{CC} = 2.25V ~ 2.75V	1.28		
		V _{CC} = 3V ~ 3.6V	1.45		
		V _{CC} = 4.5V ~ 5.5V	2		
V _{IL}	Low レベル入力電圧	V _{CC} = 1.65 V ~ 2V	0.5	V	
		V _{CC} = 2.25V ~ 2.75V	0.65		
		V _{CC} = 3V ~ 3.6V	0.75		
		V _{CC} = 4.5V ~ 5.5V	0.85		
I _O	出力電流	V _{CC} = 1.6V ~ 2V	±3	mA	
		V _{CC} = 2.25V ~ 2.75V	±7		
		V _{CC} = 3.3V ~ 5.0V	±15		
Δt/Δv	入力遷移の立ち上がりまたは立ち下がりレート	V _{CC} = 1.6V ~ 5.0V	20	ns/V	

5.3 推奨動作条件 (続き)

自由空気での動作温度範囲内 (特に記述のない限り)

		最小値	最大値	単位
T_A	自由空気での動作温度	-55	125	°C

5.4 熱に関する情報

熱評価基準 ⁽¹⁾		SN74LV6T06-EP	単位
		PW (TSSOP)	
		14 ピン	
$R_{\theta JA}$	接合部から周囲への熱抵抗	147.7	°C/W
$R_{\theta JC(top)}$	接合部からケース (上面) への熱抵抗	77.4	°C/W
$R_{\theta JB}$	接合部から基板への熱抵抗	90.9	°C/W
Ψ_{JT}	接合部から上面への特性パラメータ	27.2	°C/W
Ψ_{JB}	接合部から基板への特性パラメータ	90.2	°C/W
$R_{\theta JC(bot)}$	接合部からケース (底面) への熱抵抗	該当なし	°C/W

(1) 従来および最新の熱評価基準の詳細については、『[半導体および IC パッケージの熱評価基準](#)』アプリケーション レポートを参照してください。

5.5 電気的特性

自由空気での動作温度範囲内 (特に記述のない限り)

パラメータ	テスト条件	V_{CC}	$T_A = 25^\circ\text{C}$			-55°C ~ 125°C			単位
			最小値	標準値	最大値	最小値	標準値	最大値	
V_{OL}	$I_{OL} = 50\mu\text{A}$	1.65 V ~ 5.5V			0.1			0.1	V
	$I_{OL} = 2\text{mA}$	1.65 V ~ 2V		0.1 ⁽¹⁾	0.2			0.25	
	$I_{OL} = 3\text{mA}$	2.25V ~ 2.75V		0.1 ⁽¹⁾	0.15			0.2	
	$I_{OL} = 5.5\text{mA}$	3V ~ 3.6V		0.2 ⁽¹⁾	0.2			0.25	
	$I_{OL} = 8\text{mA}$	4.5V ~ 5.5V		0.3 ⁽¹⁾	0.3			0.35	
I_I	$V_I = 0\text{V}$ または V_{CC}	0V ~ 5.5V			± 0.1			± 1	μA
I_{CC}	$V_I = 0\text{V}$ または V_{CC} 、 $I_O = 0$ 、負荷時にオープン	1.65 V ~ 5.5V			2			20	μA
ΔI_{CC}	1つの入力は 0.3V または 3.4V、その他の入力は 0 または V_{CC} 、 $I_O = 0$	5.5V			1.35			1.5	mA
	1つの入力は 0.3V または 1.1V、その他の入力は 0 または V_{CC} 、 $I_O = 0$	1.8V			10			20	μA
C_I	$V_I = V_{CC}$ または GND	5V		4	10			10	pF
C_O	$V_O = V_{CC}$ または GND	5V		3					pF
C_{PD}	無負荷、 $F = 1\text{MHz}$	5V		14					pF

(1) 最も近い公称電圧 (1.8V、2.5V、3.3V、5V) での代表値

5.6 スイッチング特性

自由空気での動作温度範囲内、 $T_A = 25^\circ\text{C}$ で測定した代表値定格 (特に記述のない限り)。

パラメータ	始点 (入力)	終点 (出力)	負荷容量	V_{CC}	最小値	標準値	最大値	単位
t_{PHL}	A	Y	$C_L = 15\text{pF}$	1.8V		15.6	40.1	ns

5.6 スイッチング特性 (続き)

自由空気での動作温度範囲内、 $T_A = 25^\circ\text{C}$ で測定した代表値定格 (特に記述のない限り)。

パラメータ	始点 (入力)	終点 (出力)	負荷容量	V_{CC}	最小値	標準値	最大値	単位
t_{PLH}	A	Y	$C_L = 15\text{pF}$	1.8V		11.8	40.1	ns
t_{PHL}	A	Y	$C_L = 50\text{pF}$	1.8V		21.0	46.7	ns
t_{PLH}	A	Y	$C_L = 50\text{pF}$	1.8V		16.1	46.7	ns
t_{PHL}	A	Y	$C_L = 15\text{pF}$	2.5V		10.6	24.0	ns
t_{PLH}	A	Y	$C_L = 15\text{pF}$	2.5V		7.1	24.0	ns
t_{PHL}	A	Y	$C_L = 50\text{pF}$	2.5V		13.5	25.4	ns
t_{PLH}	A	Y	$C_L = 50\text{pF}$	2.5V		10.1	25.4	ns
t_{PHL}	A	Y	$C_L = 15\text{pF}$	3.3V		7.9	15.2	ns
t_{PLH}	A	Y	$C_L = 15\text{pF}$	3.3V		5.4	13.8	ns
t_{PHL}	A	Y	$C_L = 50\text{pF}$	3.3V		10.2	18.3	ns
t_{PLH}	A	Y	$C_L = 50\text{pF}$	3.3V		7.8	16.0	ns
t_{PHL}	A	Y	$C_L = 15\text{pF}$	5V		5.3	10.2	ns
t_{PLH}	A	Y	$C_L = 15\text{pF}$	5V		4.2	9.9	ns
t_{PHL}	A	Y	$C_L = 50\text{pF}$	5V		7.1	12.5	ns
t_{PLH}	A	Y	$C_L = 50\text{pF}$	5V		5.8	11.5	ns



5.7 ノイズ特性

$V_{CC} = 5\text{V}$, $C_L = 50\text{pF}$, $T_A = 25^\circ\text{C}$

パラメータ	概要	最小値	標準値	最大値	単位
$V_{OL(P)}$	低ノイズ出力、最大動的電圧 V_{OL}		1	1.2	V
$V_{OL(V)}$	低ノイズ出力、最小動的電圧 V_{OL}	-0.8	-0.3		V
$V_{OH(V)}$	低ノイズ出力、最小動的電圧 V_{OH}	4.4	5		V
$V_{IH(D)}$	High レベル動的入力電圧	2.1			V
$V_{IL(D)}$	Low レベル動的入力電圧			0.5	V

5.8 代表的特性

$T_A = 25^\circ\text{C}$ (特に記述のない限り)



5.8 代表的特性 (続き)

$T_A = 25^\circ\text{C}$ (特に記述のない限り)




図 5-3. 電源電流と電源電圧との関係




図 5-4. Low 状態における出力電圧と電流との関係




図 5-5. Low 状態における出力電圧と電流との関係、5V 電源




図 5-6. Low 状態における出力電圧と電流との関係、3.3V 電源




図 5-7. Low 状態における出力電圧と電流との関係、2.5V 電源





図 5-8. Low 状態における出力電圧と電流との関係、1.8V 電源

6 パラメータ測定情報


以下の表に示す例では、波形間の位相関係を任意に選択しています。すべての入力パルスは、以下の特性を持つジェネレータから供給されます：PRR ≤ 1MHz、 $Z_O = 50\Omega$ 、 $t_f < 2.5\text{ ns}$ 。

出力は個別に測定され、測定するたびに入力が 1 回遷移します。

テスト	S1	R_L	C_L	ΔV	V_{CC}
t_{PLZ} 、 t_{PZL}	クローズ	1k Ω	15pF、50pF	0.15V	≤ 2.5V
t_{PLZ} 、 t_{PZL}	クローズ	1k Ω	15pF、50pF	0.3V	> 2.5V



(1) C_L にはプローブとテスト装置の容量が含まれます。
図 6-1. オープン ドレイン出力の負荷回路



(1) t_{PLZ} は t_{dis} と同じです。

(2) t_{PZL} は t_{en} と同じです。


図 6-2. 電圧波形の伝搬遅延

7 詳細説明

7.1 概要

SN74LV6T06-EP デバイスには、オープン・ドレイン出力を備えた 6 つの独立したインバータが内蔵されています。各インバータはブール関数 $Y = \bar{A}$ を正論理で実行します。

7.2 機能ブロック図



7.3 機能説明

7.3.1 標準 CMOS 入力

このデバイスには、標準 CMOS 入力 that 搭載されています。標準 CMOS 入力は高インピーダンスであり、通常は「電気的特性」に示されている入力容量と並列の抵抗としてモデル化されます。ワースト ケースの抵抗は、「絶対最大定格」に示されている最大入力電圧と、「電気的特性」に示されている最大入力リーク電流からオームの法則 ($R = V \div I$) を使用して計算されます。

標準 CMOS 入力では、「推奨動作条件」表の入力遷移時間またはレートで定義されるように、有効なロジック状態間で入力信号を迅速に遷移させる必要があります。この仕様を満たさないと、消費電力が過剰になり、発振の原因となる可能性があります。詳細については、『[低速またはフローティング CMOS 入力の影響](#)』を参照してください。

動作中は、標準 CMOS 入力をフローティングのままにしないでください。未使用の入力は、 V_{CC} または GND で終端する必要があります。システムが入力を常にアクティブに駆動している訳ではない場合、システムが入力をアクティブに駆動していないときに有効な入力電圧を与えるため、プルアップまたはプルダウン抵抗を追加できます。抵抗値は複数の要因に依存しますが、10k Ω の抵抗を推奨します。通常はこれですべての要件を満たします。

7.3.2 オープン ドレイン CMOS 出力

このデバイスには、オープン ドレイン CMOS 出力が内蔵されています。オープン ドレイン出力は、出力を Low にのみ駆動できます。High 論理状態では、オープン ドレイン出力は高インピーダンス状態になります。このデバイスの駆動能力により、軽負荷に高速エッジが生成される場合があるため、リングングを防ぐために配線と負荷の条件を考慮する必要があります。さらに、このデバイスの出力は、デバイスを損傷することなく維持できる以上に大きな電流を駆動できます。過電流による損傷を防止するため、デバイスの出力電力を制限することが重要です。「絶対最大定格」で定義されている電気的および熱的制限を常に順守してください。

高インピーダンス状態に移行したとき、出力は電流のソースとシンクのどちらも行いません。ただし、「電気的特性」表に定義されている小さなリーク電流は例外です。高インピーダンス状態では、出力電圧はデバイスによって制御されず、外部要因に依存します。ノードに他のドライバが接続されていない場合、これはフローティング ノードと呼ばれ、電圧は不明です。出力にプルアップ抵抗を接続することで、高インピーダンス状態の出力に既知の電圧を供給できます。抵抗の値は、寄生容量や消費電力の制限など複数の要因に依存します。通常、これらの要件を満たすために 10k Ω の抵抗を使用できます。

未使用のオープン ドレイン CMOS 出力は、未接続のままにする必要があります。

7.3.3 LVxT 拡張入力電圧

SN74LV6T06-EP は、テキサス・インスツルメンツの電圧レベル変換機能内蔵 LVxT ロジック デバイス ファミリの製品です。このデバイス ファミリは、昇圧変換に対応するための小さい入力電圧スレッショルドと、降圧変換に対応するための最大 5.5V レベルの信号に耐える入力を持つように設計されています。正常に機能させるには、High 入力状態では規定の $V_{IH(MIN)}$ レベル以上、Low 入力状態では規定の $V_{IL(MAX)}$ 以下に入力信号を保持する必要があります。[図 7-1](#) に、LVxT デバイス ファミリの V_{IH} および V_{IL} レベル (代表値) と一般的な CMOS デバイスの電圧レベルを比較のために示します。

入力が高インピーダンスであり、通常は「電気的特性」に示されている入力容量と並列の抵抗としてモデル化されます。ワーストケースの抵抗は「絶対最大定格」に示されている最大入力電圧と、「電気的特性」に示されている最大入力リーク電流からオームの法則 ($R = V \div I$) を使用して計算します。

「推奨動作条件」表の入力遷移レートで定義されているように、有効な論理状態の間を入力信号が素早く遷移する必要があります。この仕様を満たさないと、消費電力が増大し、発振の原因となる可能性があります。詳細については、『[低速またはフローティング CMOS 入力の影響](#)』アプリケーション レポートを参照してください。

動作中は片時も、入力をオープンのままにすることはできません。未使用の入力は、有効な High または Low 電圧レベルで終端する必要があります。システムが入力を常にアクティブに駆動している訳ではない場合、システムが入力をアクティブに駆動していないときに有効な入力電圧を与えるため、プルアップまたはプルダウン抵抗を追加できます。抵抗値は複数の要因で決まりますが、10kΩ の抵抗が推奨され、通常はすべての要件を満たします。




図 7-1. LVxT の入力電圧レベル

7.3.3.1 降圧変換

SN74LV6T06-EP を使うことで、信号を降圧変換できます。V_{CC} の印加電圧によって、出力電圧と入力スレッシュホールドが決まります (「推奨動作条件」と「電気的特性」の表を参照)。

高インピーダンスの入力に接続した場合、出力電圧は、High 状態ではほぼ V_{CC}、Low 状態では 0V になります。図 7-1 に示すように、High 状態の入力信号は V_{IH(MIN)} と 5.5V の間、Low 状態の入力信号は V_{IL(MAX)} 未満になるようにします。

図 7-2 に示すように、たとえば、5.0V、3.3V、2.5V で動作するデバイスの標準 CMOS 入力は、1.8V の V_{CC} で動作する 1.8V CMOS 信号に一致するよう降圧変換できます。

降圧変換の組み合わせは次のとおりです。

- 1.8V V_{CC} – 2.5V、3.3V、5.0V からの入力
- 2.5V V_{CC} – 3.3V、5.0V からの入力
- 3.3V V_{CC} – 5.0V からの入力

7.3.3.2 昇圧変換

SN74LV6T06-EP を使うことで、入力信号を昇圧変換できます。 V_{CC} の印加電圧によって、出力電圧と入力スレッシュホールドが決まります (「推奨動作条件」と「電気的特性」の表を参照)。高インピーダンスの入力に接続した場合、出力電圧は、High 状態ではほぼ V_{CC} 、Low 状態では 0V になります。

入力のスレッシュホールドが低いため、一般的な値よりもはるかに低い入力 High 状態レベルにも対応できます。たとえば、5V 電源で動作するデバイスの標準 CMOS 入力では、 $V_{IH(MIN)}$ は 3.5V です。SN74LV6T06-EP の場合、5V 電源での $V_{IH(MIN)}$ はわずか 2V であるため、標準値 2.5V から 5V の信号への昇圧変換が可能です。

図 7-2 に示すように、High 状態の入力信号は $V_{IH(MIN)}$ を上回り、Low 状態の入力信号は $V_{IL(MAX)}$ を下回るようにします。

昇圧変換の組み合わせは次のとおりです。

- 1.8V V_{CC} – 1.2V からの入力
- 2.5V V_{CC} – 1.8V からの入力
- 3.3V V_{CC} – 1.8V および 2.5V からの入力
- 5.0V V_{CC} – 2.5V および 3.3V からの入力




図 7-2. LVxT の昇圧および降圧変換の例

7.3.4 クランプ・ダイオード構造

図 7-3 に示すように、このデバイスへの出力には正と負の両方のクランプ・ダイオードがあり、このデバイスへの入力には負のクランプ・ダイオードのみがあります。

注意

「絶対最大定格」表に規定されている値を超える電圧は、デバイスに損傷を与える可能性があります。入力と出力のクランプ電流の定格を順守しても、入力と出力の電圧の定格を超えることがあります。




図 7-3. 各入力と出力に対するクランプ・ダイオードの電氣的配置

7.4 デバイスの機能モード

表 7-1 に、SN74LV6T06-EP の機能モードを示します。

表 7-1. 機能表

入力 A ⁽¹⁾	出力 Y ⁽²⁾
H	L
L	Z

- (1) H = High 電圧レベル、L = Low 電圧レベル、X = ドントケア
(2) H = High に駆動、L = Low に駆動、Z = 高インピーダンス

8 アプリケーションと実装

注

以下のアプリケーション情報は、テキサス・インスツルメンツの製品仕様に含まれるものではなく、テキサス・インスツルメンツはその正確性も完全性も保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。また、お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

8.1 アプリケーション情報

SN74LV6T06-EP を使用して、非常に低い電圧源からの制御で LED を駆動できます。SN74LV6T06-EP の電源電圧は最低 1.8V (±0.15V) に設定できるため、最低 1.2V の入力電圧で最大 5V で給電される LED を制御できます。たとえば、SN74LV6T06-EP の電源電圧が 1.8V の場合、SN74LV6T06-EP の出力は 30Ω の等価 Low 状態抵抗を持つと予想されます (「代表的特性」から $R_{OL} = V_{OL} / I_{OL} = 0.15V / 5mA$)。したがって、電流制限抵抗は次のように計算されます。

$$R_1 = \frac{V_{PU} - V_F}{I_D} - 30 \quad (1)$$

式 1 に示す V_{PU} をダイオードのプルアップ電圧 (デバイスの電源電圧 V_{CC} とは別)、 V_F をダイオードの順方向電圧、 I_D を目的のダイオード電流としています。

8.2 代表的なアプリケーション




図 8-1. 代表的なアプリケーションのブロック図

8.2.1 設計要件

8.2.1.1 電源に関する考慮事項

目的の電源電圧が、「推奨動作条件」に規定された範囲に入っていることを確認します。「電気的特性」セクションに記載されているように、電源電圧は本デバイスの電気的特性を決定づけます。

正電圧の電源は、「電気的特性」に記載された静的消費電流 (I_{CC}) の最大値、スイッチングに必要な任意の過渡電流の合計に等しい電流を供給できる必要があります。

グラウンドは、SN74LV6T06-EP のすべての出力によってシンクされる総電流、「電気的特性」に記載された最大消費電流 (I_{CC})、スイッチングに必要な任意の過渡電流の合計に等しい電流をシンクできる必要があります。ロジック デバイスは、グラウンド接続にシンクできる電流のみをシンクできます。「絶対最大定格」に記載された GND 総電流の最大値を超えないようにしてください。

SN74LV6T06-EP は、データシートの仕様をすべて満たしつつ、合計容量 50pF 以下の負荷を駆動できます。これより大きな容量性負荷を印加することでもできますが、50pF を超えることは推奨しません。

SN74LV6T06-EP は、「電気的特性」表に定義されている出力電圧および電流 (V_{OL}) で、 $R_L \geq V_O / I_O$ で記述される合計抵抗の負荷を駆動できます。High 状態で出力する場合、この式の出力電圧は、測定した出力電圧と V_{CC} ピンの電源電圧の差として定義されます。

総消費電力は、『CMOS の消費電力と Cpd の計算』アプリケーション ノートに記載された情報を使って計算できます。

温度の上昇は、『標準リニアおよびロジック (SLL) パッケージおよびデバイスの熱特性』アプリケーション ノートに記載された情報を使って計算できます。

注意

「絶対最大定格」に記載された最大接合部温度 ($T_{J(max)}$) は、本デバイスの損傷を防止するための追加の制限値です。「絶対最大定格」に記載されたすべての制限値を必ず満たすようにしてください。これらの制限値は、デバイスへの損傷を防ぐために規定されています。

8.2.1.2 入力に関する検討事項

入力信号は、がロジック Low と見なされるように、がロジック High と見なされるように交差する必要があります。「絶対最大定格」に記載された最大入力電圧範囲を超えないようにしてください。

未使用の入力は、 V_{CC} またはグランドで終端させる必要があります。入力がまったく使われていない場合は、未使用の入力を直接終端させることができます。入力が常時ではなく、時々使用される場合は、プルアップ抵抗かプルダウン抵抗と接続することも可能です。デフォルト状態が High の場合にはプルアップ抵抗、デフォルト状態が Low の場合にはプルダウン抵抗を使用します。コントローラの駆動電流、SN74LV6T06-EP へのリーク電流 (「電気的特性」で規定)、および必要な入力遷移レートによって抵抗のサイズが制限されます。10kΩ の抵抗値は、こうした要因によりしばしば使用されます。

このデバイスの入力の詳細については、「機能説明」セクションを参照してください。

8.2.1.3 出力に関する検討事項

グランド電圧を使用して、出力 Low 電圧を生成します。出力に電流をシンクすると、「電気的特性」の V_{OL} 仕様で規定されたように出力電圧が上昇します。

オープン・ドレイン出力同士を直接接続して、ワイヤード AND 構成を生成したり、出力駆動能力を高めたりすることができます。

未使用の出力は、オープンのままにしておくことも可能です。出力を V_{CC} またはグランドに直接接続しないようにしてください。

本デバイスの出力の詳細については、「機能説明」セクションを参照してください。

8.2.2 詳細な設計手順

1. V_{CC} と GND の間にデカップリング コンデンサを追加します。このコンデンサは、物理的にデバイスの近く、かつ V_{CC} ピンと GND ピンの両方に電気的に近づけて配置する必要があります。レイアウト例を「レイアウト」セクションに示します。
2. 出力の容量性負荷は、必ず 50pF 以下になるようにします。これは厳密な制限ではありませんが、設計上、性能が最適化されます。これは、SN74LV6T06-EP から 1 つ以上の受信デバイスへのトレースを短い適切なサイズにすることで実現できます。
3. 出力の抵抗性負荷を $(V_{CC}/I_{O(max)})\Omega$ より大きくします。これを行うと、「絶対最大定格」の最大出力電流に違反するのを防ぐことができます。ほとんどの CMOS 入力には抵抗性負荷 (測定単位は MΩ) があります。これは、前述の計算された最小値よりもはるかに大きな値になります。
4. 熱の問題がロジック ゲートにとって問題となることはほとんどありません。ただし、消費電力と熱の上昇は、アプリケーション レポート『CMOS 消費電力と CPD の計算』に記載されている手順を使用して計算できます。

8.2.3 アプリケーション曲線




図 8-2. アプリケーション タイミング図

8.3 電源に関する推奨事項

電源には、「推奨動作条件」に記載された電源電圧定格の最小値と最大値の間の任意の電圧を使用できます。電源の外乱を防止するため、各 V_{CC} 端子に適切なバイパス コンデンサを配置する必要があります。このデバイスには $0.1\mu\text{F}$ のコンデンサを推奨します。複数のバイパス コンデンサを並列に配置して、異なる周波数のノイズを除去することが許容されます。一般的に、 $0.1\mu\text{F}$ と $1\mu\text{F}$ のコンデンサは並列に使用されます。バイパス コンデンサを電源端子のできるだけ近くに配置すると最適な結果が得られます。

8.4 レイアウト

8.4.1 レイアウトのガイドライン

マルチ入力およびマルチチャネルの論理デバイスを使用する場合、入力をオープンのままにしてはいけません。多くの場合、デジタル論理デバイスの機能または機能の一部は使用されません (たとえば、トリプル入力 AND ゲートの 2 入力のみを使用したり、4 つのバッファ・ゲートのうち 3 つのみを使用する場合)。このような未使用の入力ピンを未接続のままにすることはできません。外側の接続における電圧が未定義のままでは、動作状態が未定義になるためです。デジタル論理デバイスの未使用入力はすべて、オープンにならないよう、入力電圧の仕様に定義されているように論理 High か論理 Low に接続する必要があります。特定の未使用入力に印加する必要がある論理レベルは、デバイスの機能に応じて異なります。一般的に、入力は GND か V_{CC} に接続します。接続先は、ロジック機能やより利便性の高いほうに応じて決定されます。

8.4.2 レイアウト例




図 8-3. SN74LV6T06-EP のレイアウト例

9 デバイスおよびドキュメントのサポート

テキサス・インスツルメンツは、幅広い開発ツールを提供しています。デバイスの性能の評価、コードの生成、ソリューションの開発を行うためのツールとソフトウェアを以下で紹介します。

9.1 ドキュメントのサポート

9.1.1 関連資料

関連資料については、以下を参照してください。

- テキサス・インスツルメンツ、[『CMOS の消費電力と Cpd の計算』アプリケーション ノート](#)
- テキサス・インスツルメンツ、[『ロジック設計』アプリケーション ノート](#)
- テキサス・インスツルメンツ、[『標準リニアおよびロジック \(SLL\) パッケージおよびデバイスの熱特性』アプリケーション ノート](#)
- テキサス・インスツルメンツ、[『低速またはフローティング CMOS 入力の影響』アプリケーション ノート](#)

9.2 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。
[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

9.3 サポート・リソース

[テキサス・インスツルメンツ E2E™ サポート・フォーラム](#)は、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計に必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの[使用条件](#)を参照してください。

9.4 商標

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.
すべての商標は、それぞれの所有者に帰属します。

9.5 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

9.6 用語集

[テキサス・インスツルメンツ用語集](#) この用語集には、用語や略語の一覧および定義が記載されています。

10 改訂履歴

日付	改訂	注
2024 年 1 月	*	初版

11 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに対して提供されている最新のデータです。このデータは予告なく変更されることがあり、本ドキュメントは改訂される場合もあります。本データシートのブラウザ版を使用している場合は、画面左側の説明をご覧ください。

PACKAGING INFORMATION

Orderable Device	Status (1)	Package Type	Package Drawing	Pins	Package Qty	Eco Plan (2)	Lead finish/ Ball material (6)	MSL Peak Temp (3)	Op Temp (°C)	Device Marking (4/5)	Samples
SN74LV6T06PWREP	ACTIVE	TSSOP	PW	14	3000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM	-55 to 125	LV606EP	Samples
V62/24620-01XE	ACTIVE	TSSOP	PW	14	3000	RoHS & Green	NIPDAU	Level-1-260C-UNLIM		LV606EP	Samples

(1) The marketing status values are defined as follows:

ACTIVE: Product device recommended for new designs.

LIFEBUY: TI has announced that the device will be discontinued, and a lifetime-buy period is in effect.

NRND: Not recommended for new designs. Device is in production to support existing customers, but TI does not recommend using this part in a new design.

PREVIEW: Device has been announced but is not in production. Samples may or may not be available.

OBSOLETE: TI has discontinued the production of the device.

(2) **RoHS:** TI defines "RoHS" to mean semiconductor products that are compliant with the current EU RoHS requirements for all 10 RoHS substances, including the requirement that RoHS substance do not exceed 0.1% by weight in homogeneous materials. Where designed to be soldered at high temperatures, "RoHS" products are suitable for use in specified lead-free processes. TI may reference these types of products as "Pb-Free".

RoHS Exempt: TI defines "RoHS Exempt" to mean products that contain lead but are compliant with EU RoHS pursuant to a specific EU RoHS exemption.

Green: TI defines "Green" to mean the content of Chlorine (Cl) and Bromine (Br) based flame retardants meet JS709B low halogen requirements of <=1000ppm threshold. Antimony trioxide based flame retardants must also meet the <=1000ppm threshold requirement.

(3) MSL, Peak Temp. - The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications, and peak solder temperature.

(4) There may be additional marking, which relates to the logo, the lot trace code information, or the environmental category on the device.

(5) Multiple Device Markings will be inside parentheses. Only one Device Marking contained in parentheses and separated by a "~" will appear on a device. If a line is indented then it is a continuation of the previous line and the two combined represent the entire Device Marking for that device.

(6) Lead finish/Ball material - Orderable Devices may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF SN74LV6T06-EP :

- Catalog : [SN74LV6T06](#)
- Automotive : [SN74LV6T06-Q1](#)

NOTE: Qualified Version Definitions:

- Catalog - TI's standard catalog product
- Automotive - Q100 devices qualified for high-reliability automotive applications targeting zero defects

TAPE AND REEL INFORMATION



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
SN74LV6T06PWREP	TSSOP	PW	14	3000	330.0	12.4	6.9	5.6	1.6	8.0	12.0	Q1

TAPE AND REEL BOX DIMENSIONS



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
SN74LV6T06PWREP	TSSOP	PW	14	3000	356.0	356.0	35.0

PW (R-PDSO-G14)

PLASTIC SMALL OUTLINE



重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス・デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとし、TI は一切の責任を拒否します。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、または [ti.com](#) やかかる TI 製品の関連資料などのいずれかを通じて提供する適用可能な条項の下で提供されています。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、TI はそれらに異議を唱え、拒否します。

郵送先住所：Texas Instruments, Post Office Box 655303, Dallas, Texas 75265
Copyright © 2024, Texas Instruments Incorporated