

SN74LVCC4245A 可変出力電圧、3 ステート出力、オクタールデュアル電源バス トランシーバ

1 特長

- 8 ビットの方向制御変換バストランシーバ
- 4.5V～5.5V (A ポート)、
2.7V～5.5V (B ポート)
- 堅牢でグリッチの発生しない電源シーケンシング
- V_{CC} 絶縁および V_{CC} 切断機能
 - いずれかの V_{CC} 入力 が 100mV 未満である場合、または未接続 (フローティング) の場合、すべての I/O 出力は無効化され、高インピーダンス状態になります
- V_{CCA} 電圧基準の制御入力 V_{IH}/V_{IL} レベル
- 重い負荷に対応する高い駆動能力: 3V 電源での 24mA 駆動
- JESD 17 準拠
250mA 超のラッチアップ性能
- 動作温度範囲: -40°C～85°C
- JESD 22 を上回る ESD 保護
 - 2000V、人体モデル (A114-A)
 - 1000V、デバイス帯電モデル (C101)
- SN74LVCC4245 との互換性

2 アプリケーション

- データ コンセントレータ
- 3 相 UPS
- サーボドライブの出力段モジュール
- エアコン室外機
- ストリング インバータ
- 通信モジュール
- PLC、DCS、PAC

3 説明

この 8 ビット (オクタール) 非反転バス トランシーバは、2 本の独立した電源レールを使用します。A ポート、V_{CCA} は、5V 電源レベル専用であり、可変 B ポートは V_{CCB} をトラッキングするように設計され、3V ～ 5V の電圧を受け入れます。これにより、3.3V 環境から 5V 環境へ、またはその逆への変換が可能です。


SN74LVCC4245A デバイスは、データ バス間の非同期通信用に設計されています。この SN74LVCC4245A デバイスは、方向制御 (DIR) 入力の論理レベルに応じて、A バスから B バス、または B バスから A バスへデータを転送します。出力イネーブル (OE) 入力を使うと、本デバイスを無効化してバスを実質的に絶縁できます。制御回路 (DIR、OE) には、V_{CCA} から電源が供給されます。

このデバイスは、I_{off} を使用する部分的パワーダウン アプリケーション用に完全に動作が規定されています。I_{off} 回路で出力をディセーブルすることにより、電源がオフの時に電流が逆流してデバイスが損傷するのを防ぎます。V_{CC} 絶縁機能により、V_{CCA} と V_{CCB} のどちらかが 100mV を下回ると、両方の出力をディセーブルにすることで、両方の I/O ポートがハイ インピーダンス状態になるように設計されています。

パッケージ情報

部品番号	パッケージ (1)	パッケージ サイズ (2)
SN74LVCC4245A	DB (SSOP, 24)	8.2mm × 7.8mm
	DW (SOIC, 24)	15.5mm × 10.3mm
	NS (SOP, 24)	15mm × 7.8mm
	PW (TSSOP, 24)	9.7mm × 6.4mm

- (1) 詳細については、[セクション 14](#) を参照してください。
- (2) パッケージ サイズ (長さ × 幅) は公称値であり、該当する場合はピンも含まれます。



論理図 (正論理)



目次

1 特長.....	1	10 詳細説明.....	13
2 アプリケーション.....	1	10.1 概要.....	13
3 説明.....	1	10.2 機能ブロック図.....	13
4 ピン構成および機能.....	3	10.3 機能説明.....	13
5 仕様.....	4	10.4 デバイスの機能モード.....	14
5.1 絶対最大定格.....	4	11 アプリケーションと実装.....	15
5.2 ESD 定格.....	4	11.1 使用上の注意.....	15
5.3 推奨動作条件.....	5	11.2 代表的なアプリケーション.....	15
5.4 熱に関する情報.....	6	11.3 電源に関する推奨事項.....	16
5.5 電気的特性.....	6	11.4 レイアウト.....	16
5.6 スイッチング特性.....	7	12 デバイスおよびドキュメントのサポート.....	18
5.7 動作特性.....	7	12.1 ドキュメントのサポート.....	18
5.8 代表的特性.....	8	12.2 ドキュメントの更新通知を受け取る方法.....	18
6 A から B のパラメータ測定情報 $V_{CCA} = 4.5V \sim 5.5V$ 、 $V_{CCB} = 2.7V \sim 3.6V$	9	12.3 サポート・リソース.....	18
7 A から B のパラメータ測定情報 $V_{CCA} = 4.5V \sim 5.5V$ 、 $V_{CCB} = 3.6V \sim 5.5V$	10	12.4 商標.....	18
8 B から A のパラメータ測定情報 $V_{CCA} = 4.5V \sim 5.5V$ お よび $V_{CCB} = 2.7V \sim 3.6V$	11	12.5 静電気放電に関する注意事項.....	18
9 B から A のパラメータ測定情報 $V_{CCA} = 4.5V \sim 5.5V$ お よび $V_{CCB} = 3.6V \sim 5.5V$	12	12.6 用語集.....	18
		13 改訂履歴.....	19
		14 メカニカル、パッケージ、および注文情報.....	19

4 ピン構成および機能




図 4-1. DB、DW、NS、または PW パッケージ、SSOP、SOIC、SOP、または TSSOP（上面図）

表 4-1. ピンの機能

ピン		タイプ ⁽¹⁾	説明
名称	番号		
V _{CCA}	1	—	ポート電源
DIR	2	I	Dir 入力
A1	3	I/O	A1 ポート
A2	4	I/O	A2 ポート
A3	5	I/O	A3 ポート
A4	6	I/O	A4 ポート
A5	7	I/O	A5 ポート
A6	8	I/O	A6 ポート
A7	9	I/O	A7 ポート
A8	10	I/O	A8 ポート
GND	11	—	グランド
GND	12	—	
GND	13	—	
B8	14	I/O	B8 ポート
B7	15	I/O	B7 ポート
B6	16	I/O	B6 ポート
B5	17	I/O	B5 ポート
B4	18	I/O	B4 ポート
B3	19	I/O	B3 ポート
B2	20	I/O	B2 ポート
B1	21	I/O	B1 ポート
OE	22	I	出力イネーブル、アクティブ Low
NC	23	—	未接続
V _{CCB}	24	—	B ポート電源

(1) 信号タイプ: I = 入力、O = 出力、I/O = 入力または出力。

5 仕様

5.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り) ⁽¹⁾

			最小値	最大値	単位
V_{CCA} V_{CCB}	電源電圧範囲		-0.5	6	V
V_I	入力電圧範囲 ⁽²⁾	I/O ポート (A ポート)	-0.5	$V_{CCA} + 0.5$	V
		I/O ポート (B ポート)	-0.5	$V_{CCB} + 0.5$	
		I/O ポートを除く	-0.5	$V_{CCA} + 0.5$	
V_O	出力電圧範囲 ⁽²⁾	A ポート	-0.5	$V_{CCA} + 0.5$	V
		B ポート	-0.5	$V_{CCB} + 0.5$	
I_{IK}	入力クランプ電流	$V_I < 0$		-50	mA
I_{OK}	出力クランプ電流	$V_O < 0$		-50	mA
I_O	連続出力電流			±50	mA
V_{CCA} 、 V_{CCB} 、または GND を流れる連続電流				±100	mA
θ_{JA}	パッケージの熱インピーダンス ⁽³⁾	DW パッケージ		46	°C/W
		NS パッケージ		65	
T_{stg}	保管温度範囲		-65	150	°C

(1) 絶対最大定格で示す値を上回るストレスが加わった場合、デバイスに永続的な損傷が発生する可能性があります。これらは、ストレス定格のみを示すものであり、これらの条件や「推奨動作条件」に示された値を超える条件で、本製品が機能することを意味するものではありません。絶対最大定格の状態が長時間続くと、デバイスの信頼性に影響を与える可能性があります。

(2) この値は最大 6V に制限されています。

(3) パッケージの熱インピーダンスは、JESD 51-7 に従って計算しています。

5.2 ESD 定格

パラメータ	定義	値	単位
$V_{(ESD)}$	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 に準拠、すべてのピン ⁽¹⁾	2000	V
	デバイス帯電モデル (CDM)、JEDEC 仕様 JESD22-C101 に準拠、すべてのピン ⁽²⁾	1000	

(1) JEDEC のドキュメント JEP155 に、500V HBM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。

(2) JEDEC のドキュメント JEP157 に、250V CDM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。

5.3 推奨動作条件

(1)

	V_{CCA}	V_{CCB}	最小値	公称値	最大値	単位
V_{CCA} 電源電圧			4.5	5	5.5	V
V_{CCB} 電源電圧			2.7	3.3	5.5	V
V_{IHA} High レベル入力電圧	4.5V	2.7V	2			V
		3.6V	2			
	5.5V	5.5V	2			
V_{IHB} High レベル入力電圧	4.5V	2.7V	2			V
		3.6V	2			
	5.5V	5.5V	3.85			
V_{ILA} Low レベル入力電圧	4.5V	2.7V			0.8	V
		3.6V			0.8	
	5.5V	5.5V			0.8	
V_{ILB} Low レベル入力電圧	4.5V	2.7V			0.8	V
		3.6V			0.8	
	5.5V	5.5V			1.65	
V_{IH} 高レベル入力電圧 (制御ピン) (V_{CCA} 基準)	4.5V	2.7V	2			V
		3.6V	2			
	5.5V	5.5V	2			
V_{IL} 低レベル入力電圧 (制御ピン) (V_{CCA} 基準)	4.5V	2.7V			0.8	V
		3.6V			0.8	
	5.5V	5.5V			0.8	
V_{IA} 入力電圧			0		V_{CCA}	V
V_{IB} 入力電圧			0		V_{CCB}	V
V_{OA} 出力電圧			0		V_{CCA}	V
V_{OB} 出力電圧			0		V_{CCB}	V
I_{OHA} High レベル出力電流	4.5V	3V			-24	mA
I_{OHB} High レベル出力電流	4.5V	2.7V ~ 4.5V			-24	mA
I_{OLA} Low レベル出力電流	4.5V	3V			24	mA
I_{OLB} Low レベル出力電流	4.5V	2.7V ~ 4.5V			24	mA
T_A 自由空気での動作温度			-40		85	°C

(1) デバイスが適切に動作するように、デバイスの未使用の入力はすべて、関連する V_{CC} または GND に固定する必要があります。TI のアプリケーション レポート、『低速またはフローティング CMOS 入力の影響』(文献番号 [SCBA004](#)) を参照してください。

5.4 熱に関する情報

熱評価基準 ⁽¹⁾		SN74LVCC4245A		単位
		PW (TSSOP)	DB (SSOP)	
		24 ピン	24 ピン	
$R_{\theta JA}$	接合部から周囲への熱抵抗	100.6	90.7	°C/W
$R_{\theta JC(top)}$	接合部からケース (上面) への熱抵抗	44.7	51.9	°C/W
$R_{\theta JB}$	接合部から基板への熱抵抗	55.8	49.7	°C/W
Ψ_{JT}	接合部から上面への特性パラメータ	6.8	18.8	°C/W
Ψ_{JB}	接合部から基板への特性パラメータ	55.4	49.3	°C/W

(1) 従来および最新の熱評価基準の詳細については、『半導体および IC パッケージの熱評価基準』アプリケーション ノートを参照してください。

5.5 電気的特性

自由空気での推奨動作温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	V_{CCA}	V_{CCB}	最小値	標準値	最大値	単位
V_{OHA}		$I_{OH} = -100\mu A$	4.5V	3V	4.4	4.49		V
		$I_{OH} = -24mA$	4.5V	3V	3.76	4.25		
V_{OHB}		$I_{OH} = -100\mu A$	4.5V	3V	2.9	2.99		V
		$I_{OH} = -12mA$	4.5V	2.7V	2.2	2.5		
				3V	2.46	2.85		
		$I_{OH} = -24mA$	4.5V	2.7V	2.1	2.3		
				3V	2.25	2.65		
				4.5V	3.76	4.25		
V_{OLA}		$I_{OL} = 100\mu A$	4.5V	3V			0.1	V
		$I_{OL} = 24mA$	4.5V	3V		0.21	0.44	
V_{OLB}		$I_{OL} = 100\mu A$	4.5V	3V			0.1	V
		$I_{OL} = 12mA$	4.5V	2.7V		0.11	0.44	
		$I_{OL} = 24mA$	4.5V	2.7V		0.22	0.5	
				3V		0.21	0.44	
				4.5V		0.18	0.44	
I_I	制御入力	$V_I = V_{CCA}$ または GND	5.5V	3.6V	± 0.1	± 1		μA
				5.5V	± 0.1	± 1		
I_{off}	入力および出力 電源オフリーク 電流	V_I または $V_O = 0 \sim 5.5V$	$V_{CCA} = 0 \sim 5.5V$	$V_{CCB} = 0V$	± 0.5	± 2		μA
			$V_{CCA} = 0 \sim 5.5V$	$V_{CCB} = 0V$	± 0.5	± 2		
$I_{OZ}^{(1)}$	A または B ポート	$V_O = V_{CCA/B}$ または GND、 $V_I = V_{IL}$ または V_{IH}	5.5V	3.6V	± 0.5	± 5		μA
I_{CCA}	B から A	$A_n = V_{CC}$ または GND	5.5V	オープン		8	18	μA
		I_O (A ポート) = 0、 $B_n = V_{CCB}$ または GND	5.5V	3.6V		8	18	
				5.5V		8	18	
I_{CCB}	A から B	$A_n = V_{CCA}$ または GND、 I_O (B ポート) = 0	5.5V	3.6V		5	15	μA
				5.5V		8	18	

5.5 電気的特性 (続き)

自由空気での推奨動作温度範囲内 (特に記述のない限り)

パラメータ		テスト条件	V _{CCA}	V _{CCB}	最小値	標準値	最大値	単位
$\Delta I_{CCA}^{(2)}$	A ポート	$V_I = V_{CCA} - 2.1V$, その他の入力 (V _{CCA} または GND)、 $\overline{OE}$ (GND)、DIR (V _{CCA})	5.5V	5.5V	1.35		1.5	mA
	$\overline{OE}$	$V_I = V_{CCA} - 2.1V$, その他の入力 (V _{CCA} または GND)、DIR (V _{CCA} または GND)	5.5V	5.5V	1		1.5	
	DIR	$V_I = V_{CCA} - 2.1V$, その他の入力 (V _{CCA} または GND)、 $\overline{OE}$ (V _{CCA} または GND)	5.5V	3.6V	1		1.5	
$\Delta I_{CCB}^{(2)}$	B ポート	$V_I = V_{CCB} - 0.6V$, その他の入力 (V _{CCB} または GND)、 $\overline{OE}$ (GND)、DIR (GND)	5.5V	3.6V	0.35		0.5	mA
C _i	制御入力	$V_I = V_{CCA}$ または GND	オープン	オープン	5			pF
C _{io}	A または B ポート	$V_O = V_{CCA/B}$ または GND	5V	3.3V	11			pF

- (1) I/O ポートの場合、パラメータ I_{OZ} には入力リーク電流が含まれます。
(2) これは、0V や関連する V_{CC} ではなく、規定された TTL 電圧レベルのいずれかにおける各入力の電源電流の増加量です。

5.6 スイッチング特性

自由気流での推奨動作温度範囲内、C_L = 50pF (特に記述のない限り) (図 6-1 から 図 9-1 までを参照)

パラメータ	始点 (入力)	終点 (出力)	V _{CCA} = 5V ± 0.5V、 V _{CCB} = 5V ± 0.5V		V _{CCA} = 5V ± 0.5V、 V _{CCB} = 2.7V ~ 3.6V		単位
			最小値	最大値	最小値	最大値	
t _{PHL}	A	B	1	7.1	1	7	ns
t _{PLH}			1	6	1	7	
t _{PHL}	B	A	1	6.8	1	6.2	ns
t _{PLH}			1	6.1	1	5.3	
t _{PZL}	$\overline{OE}$	A	1	9	1	9	ns
t _{PZH}			1	8.3	1	8	
t _{PZL}	$\overline{OE}$	B	1	8.2	1	10	ns
t _{PZH}			1	8.1	1	10.2	
t _{PLZ}	$\overline{OE}$	A	1	4.7	1	5.2	ns
t _{PHZ}			1	4.9	1	5.2	
t _{PLZ}	$\overline{OE}$	B	1	5.4	1	5.9	ns
t _{PHZ}			1	6.3	1	7.4	

5.7 動作特性

V_{CCA} = 5V、V_{CCB} = 3.3V、T_A = 25°C

パラメータ		テスト条件	標準値	単位
C _{pd}	トランシーバあたりの電力散逸容量	C _L = 0、f = 10MHz	20	pF
	出力イネーブル 出力ディセーブル		6.5	

5.8 代表的特性




図 5-1. 伝搬遅延 (Low から High への遷移) と負荷容量





図 5-2. 伝搬遅延 (High から Low への遷移) と負荷容量


6 A から B のパラメータ測定情報

$V_{CCA} = 4.5V \sim 5.5V$ 、 $V_{CCB} = 2.7V \sim 3.6V$




LOAD CIRCUIT


TEST	S1
t_{PLH}/t_{PHL}	Open
t_{PLZ}/t_{PZL}	6 V
t_{PHZ}/t_{PZH}	GND



VOLTAGE WAVEFORMS
PULSE DURATION



VOLTAGE WAVEFORMS
PROPAGATION DELAY TIMES
NONINVERTING OUTPUTS




VOLTAGE WAVEFORMS
ENABLE AND DISABLE TIMES
LOW- AND HIGH-LEVEL ENABLING

- NOTES:
- A. C_L includes probe and jig capacitance.
 - B. Waveform 1 is for an output with internal conditions such that the output is low, except when disabled by the output control. Waveform 2 is for an output with internal conditions such that the output is high, except when disabled by the output control.
 - C. All input pulses are supplied by generators having the following characteristics: PRR $\leq 10 \text{ MHz}$, $Z_O = 50 \Omega$, $t_r \leq 2.5 \text{ ns}$, $t_f \leq 2.5 \text{ ns}$.
 - D. The outputs are measured one at a time, with one transition per measurement.
 - E. All parameters and waveforms are not applicable to all devices.




図 6-1. 負荷回路および電圧波形

7 A から B のパラメータ測定情報

 $V_{CCA} = 4.5V \sim 5.5V$ 、 $V_{CCB} = 3.6V \sim 5.5V$


LOAD CIRCUIT

TEST	S1
t_{PLH}/t_{PHL}	Open
t_{PLZ}/t_{PZL}	7 V
t_{PHZ}/t_{PZH}	GND


VOLTAGE WAVEFORMS
PULSE DURATIONVOLTAGE WAVEFORMS
PROPAGATION DELAY TIMES
NONINVERTING OUTPUTSVOLTAGE WAVEFORMS
ENABLE AND DISABLE TIMES
LOW- AND HIGH-LEVEL ENABLING

- NOTES: A. C_L includes probe and jig capacitance.
- B. Waveform 1 is for an output with internal conditions such that the output is low, except when disabled by the output control. Waveform 2 is for an output with internal conditions such that the output is high, except when disabled by the output control.
- C. All input pulses are supplied by generators having the following characteristics: PRR $\leq 10 \text{ MHz}$, $Z_O = 50 \Omega$, $t_r \leq 2.5 \text{ ns}$, $t_f \leq 2.5 \text{ ns}$.
- D. The outputs are measured one at a time, with one transition per measurement.
- E. All parameters and waveforms are not applicable to all devices.




図 7-1. 負荷回路および電圧波形

8 B から A のパラメータ測定情報

$V_{CCA} = 4.5V \sim 5.5V$ および $V_{CCB} = 2.7V \sim 3.6V$



TEST	S1
t_{PLH}/t_{PHL}	Open
t_{PLZ}/t_{PZL}	2 $\times V_{CCA}$
t_{PHZ}/t_{PZH}	GND




- NOTES: A. C_L includes probe and jig capacitance.
B. Waveform 1 is for an output with internal conditions such that the output is low, except when disabled by the output control. Waveform 2 is for an output with internal conditions such that the output is high, except when disabled by the output control.
C. All input pulses are supplied by generators having the following characteristics: $PRR \leq 10 \text{ MHz}$, $Z_O = 50 \Omega$, $t_r \leq 2.5 \text{ ns}$, $t_f \leq 2.5 \text{ ns}$.
D. The outputs are measured one at a time, with one transition per measurement.
E. All parameters and waveforms are not applicable to all devices.

図 8-1. 負荷回路および電圧波形


9 B から A のパラメータ測定情報

$V_{CCA} = 4.5V \sim 5.5V$ および $V_{CCB} = 3.6V \sim 5.5V$




LOAD CIRCUIT


TEST	S1
t_{PLH}/t_{PHL}	Open
t_{PLZ}/t_{PZL}	7 V
t_{PHZ}/t_{PZH}	GND



VOLTAGE WAVEFORMS
PULSE DURATION



VOLTAGE WAVEFORMS
PROPAGATION DELAY TIMES
NONINVERTING OUTPUTS



VOLTAGE WAVEFORMS
ENABLE AND DISABLE TIMES
LOW- AND HIGH-LEVEL ENABLING

- NOTES: A. C_L includes probe and jig capacitance.
 B. Waveform 1 is for an output with internal conditions such that the output is low, except when disabled by the output control. Waveform 2 is for an output with internal conditions such that the output is high, except when disabled by the output control.
 C. All input pulses are supplied by generators having the following characteristics: $PRR \leq 10$ MHz, $Z_O = 50 \Omega$, $t_r \leq 2.5$ ns, $t_f \leq 2.5$ ns.
 D. The outputs are measured one at a time, with one transition per measurement.
 E. All parameters and waveforms are not applicable to all devices.


図 9-1. 負荷回路および電圧波形

10 詳細説明

10.1 概要

SN74LVCC4245A は 8 ビット (オクタル) 非反転バストランシーバで、2 つの独立した電源レールを搭載しています。B ポートには 3.3V に設定された V_{CCB} 、A ポートには 5V に設定された V_{CCA} があります。これにより、3.3V 環境から 5V 環境への変換、またはその逆への変換が可能で、データバス間の非同期通信用に設計されています。グリッチの発生しない電源シーケンシングにより、堅牢な電源シーケンシング性能が得られると同時に、どちらの電源レールも任意の順序で電源オン/オフできます。このデバイスは、方向制御 (DIR) 入力の論理レベルに応じて、A バスから B バス、または B バスから A バスへデータを転送します。出力イネーブル ($\overline{OE}$) 入力を使うと、このデバイスを無効化してバスを実質的に絶縁できます。制御回路 (DIR、 $\overline{OE}$) には、 V_{CCA} から電源が供給されます。

10.2 機能ブロック図



10.3 機能説明

- 3V 電源での 24mA 駆動
 - 重い負荷や長いパターンに適している
- 低い V_{IH}
 - 3.3V から 5V への遷移が可能

10.3.1 グリッチの発生しない電源シーケンシング

どちらの電源レールも、I/O にグリッチを発生させることなく任意の順番で電源をオンまたはオフにすることができます (つまり、Low に保持すべき出力が誤って VCC に遷移したり、あるいはその逆の現象が発生したりすることはありません)。この性質のグリッチは、周辺装置から有効なデータビットと誤って解釈される可能性があり、周辺装置のデバイスリセットやデバイス構成を誤ってトリガしたり、周辺装置のデータを誤って初期化する可能性もあります。

10.3.2 V_{CC} 絶縁および V_{CC} 切断

どちらかの電源が 100mV 未満かフローティング (接続解除) のままでも、もう片方の電源がデバイスに接続されている場合、I/O はハイインピーダンス状態に入ります。どちらかの電源がフローティング (接続解除) になるまで、このデバイスの I/O は駆動させないか、ロジック Low 状態を維持しておくことを推奨します。デバイス上の任意の入力や出力との間の最大リーケージは、電気的特性の I_{off} で規定されます。

10.4 デバイスの機能モード

表 10-1. 機能表
(各トランシーバ)

入力		動作
OE	DIR	
L	L	B データを A バスへ
L	H	A データを B バスへ
H	X	絶縁

11 アプリケーションと実装

注

以下のアプリケーション情報は、TI の製品仕様に含まれるものではなく、TI ではその正確性または完全性を保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

11.1 使用上の注意

SN74LVCC4245A このデバイスのピン配置により、設計者は基板を再設計することなく、通常のすべて 3.3V またはすべて 5V の 20 ピン '245 デバイスに切り替えることができます。設計者は、SN74LVC4245A のピン 2～11 および 14～23 のデータ パスを使用して、従来の SN74LVC4245A デバイスのピン設計と整合させます。SN74LVCC4245A は、出力ドライブまたは PCB パターン長が懸念される多くのバス インターフェイス タイプのアプリケーションで利用できる高駆動能力の CMOS デバイスです。

11.2 代表的なアプリケーション




図 11-1. 代表的なアプリケーション回路図

11.2.1 設計要件

このデバイスは CMOS 技術を採用しており、平衡型出力ドライバを備えています。上限値を超える電流が流れる可能性があるため、バスが競合しないように注意が必要です。また、大きな駆動能力で軽負荷を駆動することでも高速なエッジが生じるため、配線と負荷の条件を検討してリンギングを防止してください。

11.2.2 詳細な設計手順

1. 推奨入力条件:

- 立ち上がり時間と立ち下がり時間の仕様については、「[推奨動作条件](#)表の($\Delta t/\Delta V$)を参照してください。
- 規定された High および Low レベルについては、「[推奨動作条件](#)」表の(V_{IH} および V_{IL})を参照してください。

2. 推奨出力条件:

- 負荷電流は、出力ごとに I_O の最大値を超えないようにする必要があります。また、 V_{CC} または GND を流れる連続電流は、本デバイスの最大総電流の仕様値を超えないようにする必要があります。これらの限界値は、「[絶対最大定格](#)」表に記載されています。
- 出力は、 V_{CC} を超えてプルされないようにしてください。
- 出力エッジ信号を低速にしたり、出力電流を制限したりする場合は、出力に直列抵抗を使用できます。

11.2.3 アプリケーション曲線




図 11-2. 出力駆動電流 (I_{OL}) と低レベル出力電圧 (V_{OL}) との関係




図 11-3. 出力駆動電流 (I_{OH}) と高レベル出力電圧 (V_{OH}) との関係

11.3 電源に関する推奨事項

GND ピンには最初に必ずグランド リファレンス電圧を印加してください。このデバイスは、グリッチの発生しない電源シーケンシング用に設計されており、ランプの順序などの電源シーケンシング要件はありません。このデバイスはさまざまな電源シーケンシング手法を考慮して設計されており、「グリッチの発生しない電源シーケンシング」に記載されているように、ダウンストリーム デバイスの意図しないトリガ防止に役立ちます。

11.4 レイアウト

11.4.1 レイアウトのガイドライン

多ビット ロジック デバイスを使用する場合、入力をフローティングにしないでください。多くの場合、デジタル ロジック デバイスの機能または機能の一部は使用されません。例えば、トリプル入力 AND ゲートの 2 入力のみを使用する場合や、4 バッファ ゲートのうち 3 入力のみを使用する場合です。このような入力ピンを未接続のままにしないでください。外部接続の電圧が未確定の場合、動作状態が不定になるためです。

図 11-4 の仕様は、あらゆる状況で遵守する必要があります。デジタル ロジック デバイスの未使用の入力はすべて、フローティングにならないように、High または Low バイアスに接続する必要があります。特定の未使用の入力に対して適用が必要となるロジックレベルは、デバイスの機能により異なります。一般に、GND または V_{CC} のうち、より適切であるかより利便性の高い方に接続されます。

11.4.2 レイアウト例




図 11-4. レイアウトの図

12 デバイスおよびドキュメントのサポート

テキサス・インスツルメンツでは、幅広い開発ツールを提供しています。デバイスの性能の評価、コードの生成、ソリューションの開発を行うためのツールとソフトウェアを以下で紹介します。

12.1 ドキュメントのサポート

12.1.1 関連資料

関連資料については、以下を参照してください。

- テキサス インスツルメンツ、『電圧レベル変換デバイス』アプリケーション ノート

12.2 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

12.3 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計に必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの[使用条件](#)を参照してください。

12.4 商標

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

12.5 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

12.6 用語集

テキサス・インスツルメンツ用語集

この用語集には、用語や略語の一覧および定義が記載されています。

13 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision N (December 2022) to Revision O (May 2026)	Page
• 追加機能を追加.....	1
• 「説明」を更新.....	1
• 電気的特性のセクションを更新	6
• パワーアップに関する検討事項を削除.....	12
• セクション 10.3.1 を追加.....	13
• セクション 10.3.2 を追加.....	13
• セクション 11.3 を更新.....	16

Changes from Revision M (March 2005) to Revision N (December 2022)	Page
• 注文情報を削除.....	1
• ドキュメント全体にわたって表、図、相互参照の採番方法を更新.....	1
• 「ピン構成および機能」、「詳細説明」、「アプリケーションと実装」、「レイアウト」セクションを追加	1
• PW パッケージの熱特性値を追加.....	6

14 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
SN74LVCC4245ADBR	Active	Production	SSOP (DB) 24	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	LG245A
SN74LVCC4245ADBR.B	Active	Production	SSOP (DB) 24	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	LG245A
SN74LVCC4245ADBRG4	Active	Production	SSOP (DB) 24	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	LG245A
SN74LVCC4245ADBRG4.B	Active	Production	SSOP (DB) 24	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	LG245A
SN74LVCC4245ADW	Active	Production	SOIC (DW) 24	25 TUBE	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	LVCC4245A
SN74LVCC4245ADW.B	Active	Production	SOIC (DW) 24	25 TUBE	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	LVCC4245A
SN74LVCC4245ADWE4	Active	Production	SOIC (DW) 24	25 TUBE	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	LVCC4245A
SN74LVCC4245ADWR	Active	Production	SOIC (DW) 24	2000 LARGE T&R	Yes	NIPDAU SN	Level-1-260C-UNLIM	-40 to 85	LVCC4245A
SN74LVCC4245ADWR.B	Active	Production	SOIC (DW) 24	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	LVCC4245A
SN74LVCC4245ADWRG4	Active	Production	SOIC (DW) 24	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	LVCC4245A
SN74LVCC4245ADWRG4.B	Active	Production	SOIC (DW) 24	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	LVCC4245A
SN74LVCC4245ANSR	Active	Production	SOP (NS) 24	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	LVCC4245A
SN74LVCC4245ANSR.B	Active	Production	SOP (NS) 24	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	LVCC4245A
SN74LVCC4245ANSRG4	Active	Production	SOP (NS) 24	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	LVCC4245A
SN74LVCC4245ANSRG4.B	Active	Production	SOP (NS) 24	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	LVCC4245A
SN74LVCC4245APW	Active	Production	TSSOP (PW) 24	60 TUBE	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	LG245A
SN74LVCC4245APW.B	Active	Production	TSSOP (PW) 24	60 TUBE	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	LG245A
SN74LVCC4245APWR	Active	Production	TSSOP (PW) 24	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	LG245A
SN74LVCC4245APWR.A	Active	Production	TSSOP (PW) 24	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	LG245A
SN74LVCC4245APWRE4	Active	Production	TSSOP (PW) 24	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	LG245A
SN74LVCC4245APWRG4	Active	Production	TSSOP (PW) 24	2000 LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	LG245A
SN74LVCC4245APWT	Active	Production	TSSOP (PW) 24	250 SMALL T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	LG245A
SN74LVCC4245APWT.B	Active	Production	TSSOP (PW) 24	250 SMALL T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	LG245A
SN74LVCC4245APWTE4	Active	Production	TSSOP (PW) 24	250 SMALL T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	LG245A

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

OTHER QUALIFIED VERSIONS OF SN74LVCC4245A :

- Enhanced Product : [SN74LVCC4245A-EP](#)

NOTE: Qualified Version Definitions:

- Enhanced Product - Supports Defense, Aerospace and Medical Applications

TAPE AND REEL INFORMATION



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
SN74LVCC4245ADBR	SSOP	DB	24	2000	330.0	16.4	8.2	8.8	2.5	12.0	16.0	Q1
SN74LVCC4245ADBRG4	SSOP	DB	24	2000	330.0	16.4	8.2	8.8	2.5	12.0	16.0	Q1
SN74LVCC4245ADWR	SOIC	DW	24	2000	330.0	24.4	10.75	15.7	2.7	12.0	24.0	Q1
SN74LVCC4245ADWR	SOIC	DW	24	2000	330.0	24.4	10.75	15.7	2.7	12.0	24.0	Q1
SN74LVCC4245ADWRG4	SOIC	DW	24	2000	330.0	24.4	10.75	15.7	2.7	12.0	24.0	Q1
SN74LVCC4245APWR	TSSOP	PW	24	2000	330.0	16.4	6.95	8.3	1.6	8.0	16.0	Q1
SN74LVCC4245APWT	TSSOP	PW	24	250	330.0	16.4	6.95	8.3	1.6	8.0	16.0	Q1

TAPE AND REEL BOX DIMENSIONS



*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
SN74LVCC4245ADBR	SSOP	DB	24	2000	353.0	353.0	32.0
SN74LVCC4245ADBRG4	SSOP	DB	24	2000	353.0	353.0	32.0
SN74LVCC4245ADWR	SOIC	DW	24	2000	364.0	361.0	36.0
SN74LVCC4245ADWR	SOIC	DW	24	2000	350.0	350.0	43.0
SN74LVCC4245ADWRG4	SOIC	DW	24	2000	350.0	350.0	43.0
SN74LVCC4245APWR	TSSOP	PW	24	2000	353.0	353.0	32.0
SN74LVCC4245APWT	TSSOP	PW	24	250	353.0	353.0	32.0

TUBE


*All dimensions are nominal

Device	Package Name	Package Type	Pins	SPQ	L (mm)	W (mm)	T (μm)	B (mm)
SN74LVCC4245ADW	DW	SOIC	24	25	506.98	12.7	4826	6.6
SN74LVCC4245ADW.B	DW	SOIC	24	25	506.98	12.7	4826	6.6
SN74LVCC4245ADWE4	DW	SOIC	24	25	506.98	12.7	4826	6.6
SN74LVCC4245APW	PW	TSSOP	24	60	530	10.2	3600	3.5
SN74LVCC4245APW.B	PW	TSSOP	24	60	530	10.2	3600	3.5



PW0024A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE




1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. This dimension does not include interlead flash. Interlead flash shall not exceed 0.25 mm per side.
5. Reference JEDEC registration MO-153.

EXAMPLE BOARD LAYOUT


PW0024A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



LAND PATTERN EXAMPLE
EXPOSED METAL SHOWN
SCALE: 10X



SOLDER MASK DETAILS

4220208/A 02/2017

NOTES: (continued)

6. Publication IPC-7351 may have alternate designs.


7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

PW0024A

TSSOP - 1.2 mm max height

SMALL OUTLINE PACKAGE



SOLDER PASTE EXAMPLE
BASED ON 0.125 mm THICK STENCIL
SCALE: 10X

4220208/A 02/2017

NOTES: (continued)


8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

MECHANICAL DATA

NS (R-PDSO-G**)

PLASTIC SMALL-OUTLINE PACKAGE


14-PINS SHOWN



- NOTES:
- A. All linear dimensions are in millimeters.
 - B. This drawing is subject to change without notice.
 - C. Body dimensions do not include mold flash or protrusion, not to exceed 0,15.

DW (R-PDSO-G24)


PLASTIC SMALL OUTLINE



- NOTES:
- A. All linear dimensions are in inches (millimeters). Dimensioning and tolerancing per ASME Y14.5M-1994.
 - B. This drawing is subject to change without notice.
 - C. Body dimensions do not include mold flash or protrusion not to exceed 0.006 (0,15).
 - D. Falls within JEDEC MS-013 variation AD.

DW (R-PDSO-G24)

PLASTIC SMALL OUTLINE




- NOTES:
- A. All linear dimensions are in millimeters.
 - B. This drawing is subject to change without notice.
 - C. Refer to IPC7351 for alternate board design.
 - D. Laser cutting apertures with trapezoidal walls and also rounding corners will offer better paste release. Customers should contact their board assembly site for stencil design recommendations. Refer to IPC-7525
 - E. Customers should contact their board fabrication site for solder mask tolerances between and around signal pads.

DB (R-PDSO-G**)

PLASTIC SMALL-OUTLINE

28 PINS SHOWN



- NOTES: A. All linear dimensions are in millimeters.
 B. This drawing is subject to change without notice.
 C. Body dimensions do not include mold flash or protrusion not to exceed 0,15.
 D. Falls within JEDEC MO-150

重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の黙示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または黙示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとし、TI は一切の責任を拒否します。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2026, Texas Instruments Incorporated

最終更新日：2025 年 10 月