

TCAN6062-Q1 車載 CAN XL トランシーバ、スタンバイ モード搭載

1 特長

- 車載アプリケーション用に AEC Q100 認定済み
- ISO 11898-2:2024 Annex A の要件に適合:SIC モードと FAST モード付きの HS-PMA (CAN XL)
- **機能安全対応**
 - 機能安全システムの設計支援を目的として、デバイスリリース時にドキュメントを提供
- FAST モードで最大 20Mbps、SIC モードで最大 8Mbps の信号速度をサポート
 - FAST TX モードと FAST RX モードにより、CAN XL データ信号処理が可能
 - 複雑なトポロジでのリンクエッジで信号リンクを低減することにより、バス信号をアクティブに改善
 - CAN FD、CAN SIC を使用した混在モード ネットワークが可能
- V_{IO} レベルシフトで 1.71V～5.5V をサポート
- 12V および 24V バッテリ アプリケーションをサポート
- レシーバの同相入力電圧:±12V
- 保護機能:
 - バスピンの IEC ESD 保護
 - バス フォルト保護:±58V
 - V_{CC} および V_{IO} 電源端子の低電圧保護
 - TXD ドミナント タイムアウト (TXD DTO)
 - サーマル シャットダウン保護 (TSD)
- 動作モード
 - 通常モード:SIC、FAST TX、FAST RX
 - リモートウェイクアップ要求をサポートする、低消費電力スタンバイ モード
- 電源非接続時のパッシブ動作
 - バスおよびロジック端子は高インピーダンス (動作中のバスまたはアプリケーションに無負荷)
 - ホットプラグ対応:バスおよび RXD 出力での、電力オン / オフのグリッチフリー動作
 - フローティング論理ピンと低電圧電源条件におけるデバイスの動作を定義
- 自動光学検査 (AOI) 機能を向上させるウェッタブル ランクの SOIC (8) およびリードレス 3mm × 3mm VSON (8) パッケージで供給

2 アプリケーション

- 車載ゲートウェイ
- 先進運転支援システム (ADAS)
- ボディエレクトロニクスおよび照明
- ハイブリッド、電動、パワートレインシステム
- 車載用インフォテインメントおよびクラスタ

3 説明

TCAN6062-Q1 は高速 CAN (Controller Area Network) トランシーバであり、ISO 11898-2:2024 Annex A (CAN XL) 仕様の物理層要件を満足しています。このデバイスは TXD ピンでの PWM デコードをサポートしており、SIC モード、FAST TX モード、FAST RX モードで動作できます。SIC モードでは、このデバイスはドミナントリセッシブのエッジで信号リンクを低減し、複雑なネットワークトポロジで高いスループットを実現します。FAST TX モードでは、デバイスは H ブリッジアーキテクチャを使用してロジック状態をアクティブに駆動します。このドライバアーキテクチャと、ゼロを中心とする FAST RX スレッショルド、50%を中心とする入力ロジック バッファ (TXD) スレッショルドにより、マルチドロップ ネットワークで最大 20Mbps の高速通信を実現できます。FAST RX モードは、高速コンパレータを使用して最大 20Mbps のバストラフィックを検出し、受信ロジックデータに変換します。

TCAN6062-Q1 には、 V_{IO} ロジック電源端子による内部的なロジック レベル変換が含まれており、1.8V、2.5V、3.3V、5V のコントローラと直接接続が可能です。これらのトランシーバは低消費電力スタンバイ モードをサポートしており、ISO 11898-2:2024 に定義されたウェークアップパターン (WUP) に準拠した CAN バスによるリモートウェークアップが可能です。このデバイスは、低電圧検出、サーマル シャットダウン (TSD)、ドライバドミナント タイムアウト (TXD DTO)、±58V のバス フォルト保護などの多くの保護機能も備えています。

これらのデバイスは、TCAN1044A(V)-Q1 や TCAN1472(V)-Q1 などの 8 ピン CAN FD および CAN SIC トランシーバとピン互換性があります。

パッケージ情報


部品番号	パッケージ ⁽¹⁾	パッケージ サイズ ⁽²⁾
TCAN6062-Q1	VSON (8, DRB)	3mm × 3mm
TCAN6062V-Q1	SOIC (8, D)	4.9mm × 6mm

(1) 詳細については、[セクション 11](#) を参照してください。

(2) パッケージ サイズ (長さ × 幅) は公称値であり、該当する場合も含めます。



このリソースの元の言語は英語です。翻訳は概要を便宜的に提供するもので、自動化ツール (機械翻訳) を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。



概略ブロック図

目次

1 特長	1	7.2 機能ブロック図	19
2 アプリケーション	1	7.3 機能説明	20
3 説明	1	7.4 デバイスの機能モード	28
4 ピン構成および機能	4	8 アプリケーションと実装	31
5 仕様	5	8.1 代表的なアプリケーション	31
5.1 絶対最大定格	5	8.2 システム例	34
5.2 ESD 定格	5	8.3 電源に関する推奨事項	34
5.3 ESD 定格、IEC 過渡現象	5	8.4 レイアウト	34
5.4 推奨動作条件	6	9 デバイスおよびドキュメントのサポート	36
5.5 熱特性	6	9.1 ドキュメントの更新通知を受け取る方法	36
5.6 電源の特性	6	9.2 サポート・リソース	36
5.7 損失定格	7	9.3 商標	36
5.8 電気的特性	7	9.4 静電気放電に関する注意事項	36
5.9 スイッチング特性	10	9.5 用語集	36
6 パラメータ測定情報	14	10 改訂履歴	36
7 詳細説明	17	11 メカニカル、パッケージ、および注文情報	36
7.1 概要	17	11.1 テープおよびリール情報	37

4 ピン構成および機能




図 4-1. SOIC (D) パッケージ、8 ピン
(上面図)




図 4-2. VSON (DRB) パッケージ、8 ピン
(上面図)

表 4-1. ピンの機能

ピン		タイプ	説明
名称	番号		
TXD	1	デジタル入力	CAN 送信データ入力
GND	2	GND	グランド接続
V _{CC}	3	電源	5V の電源電圧
RXD	4	デジタル出力	CAN 受信データ出力、電源オフ時はトライステート
NC	5	—	内部接続なし。V _{IO} のないデバイス
V _{IO}		電源	ロジック電源電圧。V _{IO} のあるデバイス
CANL	6	バス IO	Low レベル CAN バス入出力ライン
CANH	7	バス IO	High レベル CAN バス入出力ライン
STB	8	デジタル入力	スタンバイモード制御入力、内蔵プルアップ
サーマルパッド (VSON のみ)	—	—	GND に電気的に接続し、熱解放のためにサーマルパッドをプリント基板 (PCB) のグランドプレーンに接続します

5 仕様

5.1 絶対最大定格

(1) (2)

		最小値	最大値	単位
V _{CC}	電源電圧	-0.3	6	V
V _{IO}	電源電圧 I/O レベル シフタ	-0.3	6	V
V _{BUS}	CANH と CANL の CAN バス I/O 電圧範囲 (グランド基準) (TXD 静的またはトグルによりデバイスに給電、デバイス電源オフ)	-58	58	V
V _{DIFF}	CANH および CANL 間の差動電圧 V _{DIFF} (最大値) = (CANH - CANL)	-45	45	V
V _{Logic_Input}	ロジックビン入力電圧 (TXD, STB)	-0.3	6	V
V _{RXD}	ロジック出力電圧範囲 (RXD)	-0.3	6	V
I _{O(RXD)}	RXD 出力電流	-8	8	mA
T _J	接合部温度	-40	165	°C
T _{STG}	保存温度	-65	150	°C

- (1) 「絶対最大定格」の範囲外の動作は、デバイスの永続的な損傷の原因となる可能性があります。「絶対最大定格」は、これらの条件において、または「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを意味するものではありません。「絶対最大定格」の範囲内であっても「推奨動作条件」の範囲外で使用すると、デバイスが完全に機能しない可能性があり、デバイスの信頼性、機能、性能に影響を及ぼし、デバイスの寿命を縮める可能性があります。
- (2) 差動 I/O バス電圧を除くすべての電圧値は、グランド端子を基準にしています。

5.2 ESD 定格

			値	単位
V _{ESD}	静電放電	すべてのピンの HBM 分類レベル 3A	±4000	V
		GND を基準としたグローバルビン CANH および CANL の HBM 分類レベル 3B	±10000	V
		デバイス帶電モデル (CDM)、AEC Q100-011 準拠 すべてのピンの CDM 分類レベル C5	±750	V

- (1) AEC Q100-002 は、HBM ストレス試験を ANSI / ESDA / JEDEC JS-001 仕様に従って実施しなければならないと規定しています。

5.3 ESD 定格、IEC 過渡現象

			値	単位
V _{ESD}	システムレベルの静電気放電	ISO 10605 に準拠した SAE J2962-2 電源接触放電	±8000	V
		ISO 10605 に準拠した SAE J2962-2 電源空中放電	±15000	V
		ISO 10605 に準拠した IEC 62228-3	±8000	V
V _{Tran}	ISO 7637-2 過渡応答 ⁽¹⁾	パルス 1	-100	V
		パルス 2a	75	V
		パルス 3a	-150	V
	直接コンデンサカッピング、SAE J2962-2 ISO 7637-3 に準拠 ⁽²⁾	パルス 3b	100	V
		DCC 低速過渡パルス	±30	V

- (1) IEC 62228-3:2019 CAN トランシーバ第 6.3 節に従ってテスト済み。ISO 7637-2 (2011) に定義された標準パルス パラメータ
- (2) SAE J2962-2 に基づきテスト済み

5.4 推奨動作条件

		最小値	公称値	最大値	単位
V _{CC}	電源電圧	4.75	5	5.25	V
V _{IO}	I/O レベル シフタの電源電圧	1.71		5.5	V
I _{OH(RXD)}	RXD 端子の High レベル出力電流	-	-1.5		mA
I _{OL(RXD)}	RXD 端子の Low レベル出力電流			1.5	mA
T _J	接合部温度	-40		150	°C

5.5 熱特性

	熱評価基準 ⁽¹⁾	TCAN6062V-Q1		単位
		D (SOIC)	DRB (VSON)	
R _{θJA}	接合部から周囲への熱抵抗	109		°C/W
R _{θJC(top)}	接合部からケース(上面)への熱抵抗	46.4		°C/W
R _{θJB}	接合部から基板への熱抵抗	56.5		°C/W
Ψ _{JT}	接合部から上面への特性パラメータ	4.8		°C/W
Ψ _{JB}	接合部から基板への特性パラメータ	55.6		°C/W
R _{θJC(bot)}	接合部からケース(底面)への熱抵抗	該当なし		°C/W

(1) 従来および最新の熱評価基準の詳細については、『半導体および IC パッケージの熱評価基準』アプリケーション レポートを参照してください。

5.6 電源の特性

パラメータは $-40^{\circ}\text{C} \leq T_{\text{J}} \leq 150^{\circ}\text{C}$ で推奨動作条件全体にわたって有効 (特に記述のない限り、標準値: V_{CC} = 5V, V_{IO} = 3.3V、デバイス周囲温度: 27°C に維持)

パラメータ		テスト条件		最小値	標準値	最大値	単位
I _{CC}	電源電流 SIC モード	ドミナント	TXD = 0V, STB = 0V R _L = 60Ω, C _L = オープン		57	75	mA
		ドミナント	TXD = 0V, STB = 0V R _L = 50Ω, C _L = オープン		61	80	mA
		リセッショブ	TXD = V _{IO} , STB = 0V R _L = 50Ω, C _L = オープン		13	18	mA
		バス障害が発生した場合でもドミナントです	TXD = 0V, STB = 0V CANH = CANL = ±25V R _L = オープン, C _L = オープン			135	mA
I _{CC}	電源電流 Fast TX モード	Level_0 または Level_1	TXD = PWM シンボル, STB = 0V, R _L = 45Ω		45	60	mA
			TXD = PWM シンボル, STB = 0V, R _L = 50Ω		45	60	mA
I _{CC}	電源電流 Fast RX モード	Fast-RX モード	TXD = PWM シンボル, STB = 0V, C _{RXD} = 15pF		12	19	mA
I _{CC}	電源電流スタンバイ モード (V _{IO} のあるデバイス)		TXD = STB = V _{IO} , R _L = 50Ω, C _L = オープン, T _J <= 85°C			1	μA
			TXD = STB = V _{IO} , R _L = 50Ω, C _L = オープン, T _J <= 125°C		0.2	2	
			TXD = STB = V _{IO} , R _L = 50Ω, C _L = オープン, T _J <= 150°C			5	
I _{CC}	電源電流スタンバイ モード (V _{IO} のないデバイス)		TXD = STB = V _{CC} , R _L = 50Ω, C _L = オープン, T _J <= 85°C			13.5	μA
			TXD = STB = V _{CC} , R _L = 50Ω, C _L = オープン, T _J <= 125°C			15	
			TXD = STB = V _{CC} , R _L = 50Ω, C _L = オープン, T _J <= 150°C			16	

パラメータは $-40^{\circ}\text{C} \leq T_{\text{J}} \leq 150^{\circ}\text{C}$ で推奨動作条件全体にわたって有効 (特に記述のない限り、標準値: $V_{\text{CC}} = 5\text{V}$, $V_{\text{IO}} = 3.3\text{V}$, デバイス周囲温度: 27°C に維持)

パラメータ		テスト条件		最小値	標準値	最大値	単位
I_{IO}	I/O 電源電流 SIC モード V_{IO} のあるデバイス	ドミナント	TXD = 0V, STB = 0V $R_{\text{L}} = 50\Omega$, $C_{\text{L}} = \text{オープン}$ RXD フローーティング		125	170	μA
		リセッショブ	TXD = V_{IO} , STB = 0V $R_{\text{L}} = 50\Omega$, $C_{\text{L}} = \text{オープン}$ RXD フローーティング		25	80	μA
I_{IO}	I/O 電源電流スタンバイモード V_{IO} のあるデバイス	TXD = V_{IO} , STB = V_{IO} $R_{\text{L}} = 50\Omega$, $C_{\text{L}} = \text{オープン}$ RXD フローーティング, $T_{\text{J}} \leq 85^{\circ}\text{C}$			13.5		μA
		TXD = V_{IO} , STB = V_{IO} $R_{\text{L}} = 50\Omega$, $C_{\text{L}} = \text{オープン}$ RXD フローーティング, $T_{\text{J}} \leq 125^{\circ}\text{C}$			8.5	15	
		TXD = V_{IO} , STB = V_{IO} $R_{\text{L}} = 50\Omega$, $C_{\text{L}} = \text{オープン}$ RXD フローーティング, $T_{\text{J}} \leq 150^{\circ}\text{C}$			16		
$UV_{\text{CC(R)}}$	低電圧検出 V_{CC} 立ち上がり	増加			4.2	4.4	V
$UV_{\text{CC(F)}}$	V_{CC} 立ち下がり時に低電圧検出	減少		3.5	4		V
$UV_{\text{VCC(HYS)}}$	V_{CC} 低電圧誤動作防止のヒステリシス電圧				200		mV
$UV_{\text{IO(R)}}$	V_{IO} 立ち上がり時の低電圧検出 (V_{IO} のあるデバイス)	増加			1.6	1.65	V
$UV_{\text{IO(F)}}$	V_{IO} 立ち下がり時の低電圧検出 (V_{IO} のあるデバイス)	減少		1.4	1.5		V
$UV_{\text{VIO(HYS)}}$	V_{IO} 低電圧誤動作防止のヒステリシス電圧				45		mV

5.7 損失定格

パラメータ		テスト条件	最小値	標準値	最大値	単位
P_{D}	平均消費電力 通常モード	$V_{\text{CC}} = 5\text{V}$, $V_{\text{IO}} = 3.3\text{V}$, $T_{\text{J}} = 27^{\circ}\text{C}$, $R_{\text{L}} = 60\Omega$, $C_{\text{L}} = 100\text{pF}$, $C_{\text{L_RXD}} = 15\text{pF}$ TXD 入力 = 250kHz 50% デューティ サイクル方形波: デバイスは SIC モード		未定		mW
		$V_{\text{CC}} = 5.5\text{V}$, $V_{\text{IO}} = 5.5\text{V}$, $T_{\text{J}} = 150^{\circ}\text{C}$, $R_{\text{L}} = 50\Omega$, $C_{\text{L}} = 100\text{pF}$, $C_{\text{L_RXD}} = 15\text{pF}$ TXD 入力 = 2.5MHz 50% デューティ サイクル方形波: デバイスは SIC モード		未定		mW
		$V_{\text{CC}} = 5\text{V}$, $V_{\text{IO}} = 3.3\text{V}$, $T_{\text{J}} = 27^{\circ}\text{C}$, $R_{\text{L}} = 50\Omega$, $C_{\text{L}} = 25\text{pF}$, $C_{\text{L_RXD}} = 15\text{pF}$ TXD input = 10 Mbps Logical_0 PWM シンボルパルス: デバイスは Fast TX モード		未定		mW
		$V_{\text{CC}} = 5.5\text{V}$, $V_{\text{IO}} = 5.5\text{V}$, $T_{\text{J}} = 150^{\circ}\text{C}$, $R_{\text{L}} = 45\Omega$, $C_{\text{L}} = 25\text{pF}$, $C_{\text{L_RXD}} = 15\text{pF}$ TXD input = 20 Mbps Logical_0 PWM シンボルパルス: デバイスは Fast TX モード		未定		mW
T_{TSD}	サーマル シャットダウン温度			192		°C
$T_{\text{TSD_HYS}}$	サーマル シャットダウン ヒステリシス			10		

5.8 電気的特性

パラメータは $-40^{\circ}\text{C} \leq T_{\text{J}} \leq 150^{\circ}\text{C}$ で推奨動作条件全体にわたって有効 (特に記述のない限り、標準値: $V_{\text{CC}} = 5\text{V}$, $V_{\text{IO}} = 3.3\text{V}$, デバイス周囲温度: 27°C に維持)

パラメータ	テスト条件	最小値	標準値	最大値	単位
ドライバー SIC モード					

パラメータは $-40^{\circ}\text{C} \leq T_J \leq 150^{\circ}\text{C}$ で推奨動作条件全体にわたって有効 (特に記述のない限り、標準値: $V_{\text{CC}} = 5\text{V}$, $V_{\text{IO}} = 3.3\text{V}$ 、デバイス周囲温度: 27°C に維持)

ADVANCE INFORMATION

パラメータ			テスト条件	最小値	標準値	最大値	単位	
$V_{\text{CANH(D)}}$	ドミナント出力電圧 SIC モード	CANH	$V_{\text{CC}} = 4.5\text{V} \sim 5.5\text{V}$, $\text{TXD} = 0\text{V}$, $\text{STB} = 0\text{V}$ $45\Omega \leq R_L \leq 65\Omega$, $C_L = \text{オープン}$	2.75	3.5	4.5	V	
		CANL		0.5	1.3	2.25	V	
$V_{\text{CANH(D)}}$	ドミナント出力電圧 SIC モード	CANH	$V_{\text{CC}} = 4.75\text{V} \sim 5.25\text{V}$, $\text{TXD} = 0\text{V}$, $\text{STB} = 0\text{V}$	3	3.5	4.26	V	
		CANL	$45\Omega \leq R_L \leq 65\Omega$, $C_L = \text{オープン}$	0.75	1.3	2.01	V	
$V_{\text{CANH(R)}}$, $V_{\text{CANL(R)}}$	リセッショップ出力電圧 SIC モード	CANH, CANL (GND 基準)	$V_{\text{CC}} = 4.5\text{V} \sim 5.5\text{V}$, $\text{TXD} = V_{\text{IO}}$, $\text{STB} = 0\text{V}$ $R_L = \text{オープン}$ (無負荷), $C_L = \text{オープン}$	2	2.5	3	V	
$V_{\text{CANH(R)}}$, $V_{\text{CANL(R)}}$	リセッショップ出力電圧通常モード	CANH, CANL (GND 基準)	$V_{\text{CC}} = 4.75\text{V} \sim 5.25\text{V}$, $\text{TXD} = V_{\text{IO}}$, $\text{STB} = 0\text{V}$ $45\Omega \leq R_L \leq 65\Omega$, $C_L = 4.7\text{nF}$	2.256	2.5	2.756	V	
$V_{\text{DIFF(D)}}$	差動出力電圧 SIC モード ドミナント	CANH - CANL	$\text{TXD} = 0\text{V}$, $\text{STB} = 0\text{V}$ $45\Omega \leq R_L \leq 65\Omega$, $C_L = \text{オープン}$	1.5	3	3	V	
			$\text{TXD} = 0\text{V}$, $\text{STB} = 0\text{V}$ $45\Omega \leq R_L \leq 70\Omega$, $C_L = \text{オープン}$	1.5	3.3	3.3	V	
			$\text{TXD} = 0\text{V}$, $\text{STB} = 0\text{V}$ $R_L = 2240\Omega$, $C_L = \text{オープン}$	1.5	5	5	V	
$V_{\text{DIFF(R)}}$	差動出力電圧 SIC モード: リセッショップ	CANH - CANL	$\text{TXD} = V_{\text{IO}}$, $\text{STB} = 0\text{V}$ $R_L = \text{オープン}$, $C_L = \text{オープン}$	-50	50	50	mV	
			$\text{TXD} = V_{\text{IO}}$, $\text{STB} = 0\text{V}$ $45\Omega \leq R_L \leq 65\Omega$, $C_{\text{SPLIT}} = 4.7\text{nF}$, $C_L = \text{オープン}$	-50	50	50	mV	
V_{SYM}	SIC モードでのドライバ対称 ($V_{\text{O(CANH)}} + V_{\text{O(CANL)}})/(V_{\text{CANH(R)}} + V_{\text{CANL(R)}})$)		250kHz で TXD トグル、 1MHz , 2.5MHz , $\text{STB} = 0\text{V}$ $45\Omega \leq R_L \leq 65\Omega$, $C_{\text{SPLIT}} = 4.7\text{nF}$, $C_L = \text{オープン}$	0.95	1.05	1.05	V/V	
$R_{\text{ID(DOM)}}$	SIC ドミナント位相の差動入力抵抗		$\text{TXD} = 0\text{V}$, $\text{STB} = 0\text{V}$,		40	40	Ω	
$R_{\text{SE_SIC_ACT_REC}}$	アクティブリセッショップ位相でのシングルエンド抵抗 CANH/CANL		$2\text{V} \leq V_{\text{CANH/L}} \leq V_{\text{CC}} - 2\text{V}$	37.5	50	66.5	Ω	
$R_{\text{DIFF_SIC_AC_T_REC}}$	アクティブリセッショップ位相の差動入力抵抗		$2\text{V} \leq V_{\text{CANH/L}} \leq V_{\text{CC}} - 2\text{V}$	75	100	133	Ω	
$V_{\text{CANH(INACT)}}$	バス出力電圧スタンバイ モード	CANH	$\text{TXD} = \text{STB} = V_{\text{IO}}$ $R_L = \text{オープン}$, $C_L = \text{オープン}$	-0.1	0.1	0.1	V	
		CANL		-0.1	0.1	0.1	V	
		CANH - CANL		-0.2	0.2	0.2	V	
I_{os}	短絡バス出力電流 TXD はドミナントまたはリセッショップまたはトグル。SIC モード		$V_{(\text{CANH})} = -15\text{V} \sim 40\text{V}$, $\text{CANL} = \text{オープン}$, $\text{TXD} = 0\text{V}$ または V_{IO} または 250kHz , 2.5Mhz 方形波	-115	115	115	mA	
			$V_{(\text{CANL})} = -15\text{V} \sim 40\text{V}$, $\text{CANH} = \text{オープン}$, $\text{TXD} = 0\text{V}$ または V_{IO} または 250kHz , 2.5Mhz 方形波	-115	115	115	mA	
ドライバ - FAST TX モード								
$V_{\text{CAN_H0}}$	CANH のシングル エンド電圧	Level_0	$\text{TXD} = \text{Level}_0 \text{ PWM シンボル}$, $\text{STB} = 0\text{V}$ $45\Omega \leq R_L \leq 60\Omega$, $C_L = \text{オープン}$	2.55	3.51	3.51	V	
$V_{\text{CAN_H1}}$		Level_1	$\text{TXD} = \text{Level}_1 \text{ PWM シンボル}$, $\text{STB} = 0\text{V}$ $45\Omega \leq R_L \leq 60\Omega$, $C_L = \text{オープン}$	1.5	2.46	2.46	V	
$V_{\text{CAN_L0}}$	CANL のシングル エンド電圧	Level_0	$\text{TXD} = \text{Level}_0 \text{ PWM シンボル}$, $\text{STB} = 0\text{V}$ $45\Omega \leq R_L \leq 60\Omega$, $C_L = \text{オープン}$	1.5	2.46	2.46	V	
$V_{\text{CAN_L1}}$		Level_1	$\text{TXD} = \text{Level}_1 \text{ PWM シンボル}$, $\text{STB} = 0\text{V}$ $45\Omega \leq R_L \leq 60\Omega$, $C_L = \text{オープン}$	2.55	3.51	3.51	V	
V_{DIFF0}	差動出力電圧 Fast TX モード	Level_0	$\text{TXD} = \text{Level}_0 \text{ PWM シンボル}$, $\text{STB} = 0\text{V}$ $45\Omega \leq R_L \leq 60\Omega$, $C_L = \text{オープン}$	0.6	1.5	1.5	V	
V_{DIFF1}		Level_1	$\text{TXD} = \text{Level}_1 \text{ PWM シンボル}$, $\text{STB} = 0\text{V}$ $45\Omega \leq R_L \leq 60\Omega$, $C_L = \text{オープン}$	-1.5	-0.6	-0.6	V	
V_{SYM}	Fast TX モードでのドライバ対称 ($V_{\text{O(CANH)}} + V_{\text{O(CANL)}})/V_{\text{CC}}$)		5 Mbps の $\text{TXD} = \text{PWM シンボル}$, 10 Mbps , 20 Mbps , $\text{STB} = 0\text{V}$ $45\Omega \leq R_L \leq 60\Omega$, $C_{\text{SPLIT}} = 4.7\text{nF}$, $C_L = \text{オープン}$	0.95	1.05	1.05	V/V	

パラメータは $-40^{\circ}\text{C} \leq T_J \leq 150^{\circ}\text{C}$ で推奨動作条件全体にわたって有効 (特に記述のない限り、標準値: $V_{\text{CC}} = 5\text{V}$, $V_{\text{IO}} = 3.3\text{V}$ 、デバイス周囲温度: 27°C に維持)

パラメータ		テスト条件	最小値	標準値	最大値	単位
I_{OS}	短絡バス出力電流、TXD は Level_0 PWM または Level_1 PWM、Fast TX モード	$V_{(\text{CANH})} = -15\text{V} \sim 40\text{V}$, CANL = オープン, TXD = Level_0 PWM または Level_1 PWM 5Mbps、10Mbps、20Mbps	-115		115	mA
		$V_{(\text{CAN_L})} = -15\text{V} \sim 40\text{V}$, CANH = オープン, TXD = Level_0 PWM または Level_1 PWM 5Mbps、10Mbps、20Mbps	-115		115	mA
レシーバー SIC およびスタンバイ モード						
V_{IT}	入力スレッショルド電圧 SIC モード	$-12\text{V} \leq V_{\text{CM}} \leq 12\text{V}$, STB = 0V, R_L = オープン, C_L = オープン	500		900	mV
$V_{\text{IT(STB)}}$	入力スレッショルド電圧スタンバイ モード	$-12\text{V} \leq V_{\text{CM}} \leq 12\text{V}$, STB = V_{IO} , R_L = オープン, C_L = オープン	400		1150	mV
$V_{\text{DIFF_RX(D)}}$	SIC モード ドミナント状態の差動入力電圧範囲	$-12\text{V} \leq V_{\text{CM}} \leq 12\text{V}$, STB = 0V, R_L = オープン, C_L = オープン	0.9		9	V
$V_{\text{DIFF_RX(R)}}$	SIC モード リセシシブ状態の差動入力電圧範囲	$-12\text{V} \leq V_{\text{CM}} \leq 12\text{V}$, STB = 0V, R_L = オープン, C_L = オープン	-4		0.5	V
$V_{\text{DIFF_RX(D_INACT)}}$	スタンバイ モード ドミナント状態の差動入力電圧範囲	$\text{STB} = V_{\text{IO}}, -12\text{V} \leq V_{\text{CM}} \leq 12\text{V}$, R_L = オープン, C_L = オープン	1.15		9	V
$V_{\text{DIFF_RX(R_INACT)}}$	スタンバイ モード リセシシブ状態の差動入力電圧範囲	$\text{STB} = V_{\text{IO}}, -12\text{V} \leq V_{\text{CM}} \leq 12\text{V}$, R_L = オープン, C_L = オープン	-4		0.4	V
V_{HYS}	入力スレッショルド SIC モードのヒステリシス電圧	$-12\text{V} \leq V_{\text{CM}} \leq 12\text{V}$, STB = 0V,		100		mV
V_{CM}	同相モード範囲 SIC、Fast およびスタンバイ モード			-12	12	V
$I_{\text{LKG(OFF)}}$	電源オフバス入力リーク電流	$\text{CANH} = \text{CANL} = 5\text{V}$, $V_{\text{CC}} = V_{\text{IO}} = \text{GND}$			10	μA
C_I	グランドに対する入力容量 (CANH または CANL)	$\text{TXD} = V_{\text{IO}}$			50	pF
C_{ID}	差動入力容量	$\text{TXD} = V_{\text{IO}}$			25	pF
$R_{\text{DIFF_PAS_REC}}$	パッシブリセシシブ位相の差動入力抵抗	$\text{TXD} = V_{\text{IO}}$, STB = 0V - $12\text{V} \leq V_{\text{CM}} \leq 12\text{V}$,	12		100	kΩ
$R_{\text{SE_PAS_REC}}$	パッシブリセシシブ位相のシングルエンド入力抵抗 (CANH または CANL)	デルタ VI/デルタ I	6		50	kΩ
$R_{\text{IN(M)}}$	入力抵抗マッチング $2 * [R_{\text{IN(CANH)}} - R_{\text{IN(CANL)}}] / [R_{\text{IN(CANH)}} + R_{\text{IN(CANL)}}] * 100\%$	$V_{(\text{CAN_H})} = V_{(\text{CAN_L})} = 5\text{V}$	-3		3	%
レシーバー FAST RX モード						
$V_{\text{IT(FAST)}}$	入力スレッショルド電圧 Fast RX	$-12\text{V} \leq V_{\text{CM}} \leq 12\text{V}$, STB = 0V, R_L = オープン, C_L = オープン	-100		100	mV
$V_{\text{ID(Level_0)}}$	Fast モード Level_0 状態の差動入力電圧範囲	$-12\text{V} \leq V_{\text{CM}} \leq 12\text{V}$, STB = 0V, R_L = オープン, C_L = オープン	0.1		9	V
$V_{\text{ID(Level_1)}}$	Fast モード Level_1 状態の差動入力電圧範囲	$-12\text{V} \leq V_{\text{CM}} \leq 12\text{V}$, STB = 0V, R_L = オープン, C_L = オープン	-9		-0.1	V
OOB コンバレータ						
$V_{\text{IT(OOB)}}$	入力スレッショルド電圧 OOB コンバレータ SIC モード	$-12\text{V} \leq V_{\text{CM}} \leq 12\text{V}$, STB = V_{IO}	-450		-250	mV
$V_{\text{ID(OOB_Low)}}$	Low 状態の差動入力電圧範囲: OOB コンバレータ SIC モード	$-12\text{V} \leq V_{\text{CM}} \leq 12\text{V}$, STB = V_{IO}	-8		-0.45	V
$V_{\text{ID(OOB_High)}}$	High 状態の差動入力電圧範囲: OOB コンバレータ SIC モード	$-12\text{V} \leq V_{\text{CM}} \leq 12\text{V}$, STB = V_{IO}	-0.25		8	V
TXD 端子 (CAN 送信データ入力)						

パラメータは $-40^{\circ}\text{C} \leq T_J \leq 150^{\circ}\text{C}$ で推奨動作条件全体にわたって有効 (特に記述のない限り、標準値: $V_{\text{CC}} = 5\text{V}$ 、 $V_{\text{IO}} = 3.3\text{V}$ 、デバイス周囲温度: 27°C に維持)

パラメータ	テスト条件	最小値	標準値	最大値	単位
$V_{(\text{TXD})\text{THRESH}}$	TXD 入力スレッショルド電圧	V_{IO} のあるデバイス	$0.95*(V_{\text{IO}}/2)$	$1.05*(V_{\text{IO}}/2)$	V
$V_{(\text{TXD})\text{LOW}}$	TXD 入力 Low 電圧範囲	V_{IO} のあるデバイス	0	$0.95*(V_{\text{IO}}/2)$	V
$V_{(\text{TXD})\text{HIGH}}$	TXD 入力 High 電圧範囲	V_{IO} のあるデバイス	$1.05*(V_{\text{IO}}/2)$	V_{IO}	V
$R_{(\text{TXD})\text{PU}}$	TXD 入力のプルアップ抵抗		20	80	kΩ
$R_{(\text{TXD})\text{PD}}$	TXD 入力のプルダウン抵抗		20	80	kΩ
$m_{R(\text{TXD})}$	プルアップとプルダウンのインピーダンス マッチング	$2 \times (R_{(\text{TXD})\text{PU}} - R_{(\text{TXD})\text{PD}})/(R_{(\text{TXD})\text{PU}} + R_{(\text{TXD})\text{PD}})$	-0.05	0.05	Ohm/ Ohm
I_{IH}	High レベル入力リーケ電流	$\text{TXD} = V_{\text{IO}} = 5.5\text{V}$	-1	1	μA
I_{IL}	Low レベル入力リーケ電流	$\text{TXD} = 0\text{V}, V_{\text{IO}} = 5.5\text{V}$	-1	1	μA
$I_{\text{LKG(OFF)}}$	電源がない場合のリーケ電流です	$\text{TXD} = 5.5\text{V}, V_{\text{CC}} = V_{\text{IO}} = 0\text{V}$	-1	1	μA
C_{I}	入力容量	$V_{\text{IN}} = 0.4 \times \sin(2 \times \pi \times 2 \times 10^6 \times t) + 2.5\text{V}$	5		pF
RXD 端子 (データ出力を受信可能)					
V_{OH}	High レベル出力電圧	$I_{\text{O}} = -1.5\text{mA}, V_{\text{IO}}$ のあるデバイス	$0.8V_{\text{IO}}$		V
V_{OL}	Low レベル出力電圧	V_{IO} のあるデバイス $I_{\text{O}} = 1.5\text{mA}, V_{\text{IO}}$ のあるデバイス		$0.2V_{\text{IO}}$	V
$I_{\text{LKG(OFF)}}$	電源がない場合のリーケ電流です	$\text{RXD} = 5.5\text{V}, V_{\text{CC}} = V_{\text{IO}} = 0\text{V}$	-1	1	μA
STB 端子 (スタンバイモード入力)					
V_{IH}	High レベル入力電圧	V_{IO} のあるデバイス	$0.7V_{\text{IO}}$		V
V_{IL}	Low レベル入力電圧	V_{IO} のあるデバイス		$0.3V_{\text{IO}}$	V
I_{IH}	High レベル入力リーケ電流	$V_{\text{CC}} = V_{\text{IO}} = \text{STB} = 5.5\text{V}$	-2	2	μA
I_{IL}	Low レベル入力リーケ電流	$V_{\text{CC}} = V_{\text{IO}} = 5.5\text{V}, \text{STB} = 0\text{V}$	-20	-2	μA
$I_{\text{LKG(OFF)}}$	電源がない場合のリーケ電流です	$\text{STB} = 5.5\text{V}, V_{\text{CC}} = V_{\text{IO}} = 0\text{V}$	-1	1	μA

5.9 スイッチング特性

パラメータは $-40^{\circ}\text{C} \leq T_J \leq 150^{\circ}\text{C}$ で推奨動作条件全体にわたって有効 (特に記述のない限り、標準値: $V_{\text{CC}} = 5\text{V}$ 、 $V_{\text{IO}} = 3.3\text{V}$ 、デバイス周囲温度: 27°C に維持)

パラメータ	テスト条件	最小値	標準値	最大値	単位
デバイスのスイッチング特性					
$t_{\text{FastTOSIC}}$	PWM 検出時間 (FAST RX モード/FAST TX モードと SIC モードの切り替えの検出時間)	TXD エッジの 50% から次の 50% エッジまで (立ち上がりから立ち上がりまで、または立ち下がりから立ち下がりまで) を測定	210	245	ns
$t_{\text{SymbolNom}}$	PWM シンボル受け入れの長さ		45	205	ns
t_{Select}	モード事前選択時間		500	980	ns
t_{Decode}	PWM 検出分解能		5		ns
$t_{\text{Logical_0_Tx}}$	logical_0 FAST TX として検出された PWM 比	t_{Decode}	$0.5*t_{\text{SymbolNom}} - t_{\text{Decode}}$		ns
$t_{\text{Logical_1_Tx}}$	logical_1 FAST TX として検出された PWM 比		$0.5*t_{\text{SymbolNom}} + t_{\text{Decode}}$	$t_{\text{SymbolNom}} - t_{\text{Decode}}$	ns
$t_{\text{Logical_Rx}}$	検出された FAST RX の PWM 比	t_{Decode}	$t_{\text{SymbolNom}} - t_{\text{Decode}}$		ns

パラメータは $-40^{\circ}\text{C} \leq T_J \leq 150^{\circ}\text{C}$ で推奨動作条件全体にわたって有効 (特に記述のない限り、標準値: $V_{\text{CC}} = 5\text{V}$, $V_{\text{IO}} = 3.3\text{V}$ 、デバイス周囲温度: 27°C に維持)

パラメータ		テスト条件	最小値	標準値	最大値	単位
$t_{(\text{LOOP1})}$	SIC モード: 合計ループ遅延、ドライバ入力 (TXD) からレシーバ出力 (RXD) まで、リセッショップからドミナントまで	、通常モード、 $V_{\text{IO}} = 4.5\text{V} \sim 5.5\text{V}$, $45\Omega \leq R_L \leq 65\Omega$, $C_L = 100\text{pF}$, $C_{L(\text{RXD})} = 15\text{pF}$	95	155	ns	
		、通常モード、 $V_{\text{IO}} = 3\text{V} \sim 3.6\text{V}$, $45\Omega \leq R_L \leq 65\Omega$, $C_L = 100\text{pF}$, $C_{L(\text{RXD})} = 15\text{pF}$	100	165	ns	
		、通常モード、 $V_{\text{IO}} = 2.25\text{V} \sim 2.75\text{V}$, $45\Omega \leq R_L \leq 65\Omega$, $C_L = 100\text{pF}$, $C_{L(\text{RXD})} = 15\text{pF}$	105	175	ns	
		、通常モード、 $V_{\text{IO}} = 1.71\text{V} \sim 1.89\text{V}$, $45\Omega \leq R_L \leq 65\Omega$, $C_L = 100\text{pF}$, $C_{L(\text{RXD})} = 15\text{pF}$	120	190	ns	
$t_{(\text{LOOP2})}$	SIC モード: 合計ループ遅延、ドライバ入力 (TXD) からレシーバ出力 (RXD) まで、ドミナントからリセッショップまで	、通常モード、 $V_{\text{IO}} = 4.5\text{V} \sim 5.5\text{V}$, $45\Omega \leq R_L \leq 65\Omega$, $C_L = 100\text{pF}$, $C_{L(\text{RXD})} = 15\text{pF}$	110	165	ns	
		、通常モード、 $V_{\text{IO}} = 3\text{V} \sim 3.6\text{V}$, $45\Omega \leq R_L \leq 65\Omega$, $C_L = 100\text{pF}$, $C_{L(\text{RXD})} = 15\text{pF}$	115	175	ns	
		、通常モード、 $V_{\text{IO}} = 2.25\text{V} \sim 2.75\text{V}$, $45\Omega \leq R_L \leq 65\Omega$, $C_L = 100\text{pF}$, $C_{L(\text{RXD})} = 15\text{pF}$	120	185	ns	
		、通常モード、 $V_{\text{IO}} = 1.71\text{V} \sim 1.89\text{V}$, $45\Omega \leq R_L \leq 65\Omega$, $C_L = 100\text{pF}$, $C_{L(\text{RXD})} = 15\text{pF}$	135	190	ns	
t_{MODE}	モード変更時間、SIC からスタンバイまたはスタンバイから SIC			30	μs	
$t_{\text{Prop(BusDom-BusLevel0)}}$	モード変更から バス level_0 までの伝搬遅延 (SIC モードから Fast TX モード)	$45\Omega \leq R_L \leq 60\Omega$, $C_L = 25\text{pF}$, $C_{\text{SPLIT}} = 0$, $C_{L(\text{RXD})} = 15\text{pF}$	未定	80	ns	
$t_{\text{Prop(BusLevel0-Rec)}}$	FAST TX および FAST RX モードにおけるモード変更からバス リセッショップまでの伝搬遅延 (Fast モードから SIC モード)	$45\Omega \leq R_L \leq 60\Omega$, $C_L = 25\text{pF}$, $C_{\text{SPLIT}} = 0$, $C_{L(\text{RXD})} = 15\text{pF}$	未定	325	ns	
$t_{\Delta\text{Bit(Bus)ADS/DAS}}$	トランシミッタ伝搬遅延の対称 ADS/DAS	$t_{\Delta\text{Bit(Bus)ADS/DAS}} = t_{\text{Prop(TXD-BusDom)}} - t_{\text{Prop(TXD-BusLevel0)}}$ $45\Omega \leq R_L \leq 60\Omega$, $C_L = 25\text{pF}$, $C_{\text{SPLIT}} = 0$, $C_{L(\text{RXD})} = 15\text{pF}$	-30	30	ns	
$t_{\Delta\text{Bit(RXD)ADS/DAS}}$	レシーバ伝搬遅延の対称 ADS/DAS	$t_{\Delta\text{Bit(RXD)ADS/DAS}} = t_{\text{Prop(BusDom-RXD)}} - t_{\text{Prop(BusLevel0-RXD)}}$ $45\Omega \leq R_L \leq 60\Omega$, $C_L = 25\text{pF}$, $C_{\text{SPLIT}} = 0$, $C_{L(\text{RXD})} = 15\text{pF}$	-20	20	ns	
t_{FILTER}	有効なウェークアップパターンのフィルタ時間		0.5	0.95	μs	
t_{WAKE}	バスウェークアップタイムアウト値		0.8	6	ms	
t_{Flag}	ウェークアップ パターン信号処理			250	μs	
ドライバスイッチング — SIC モード						
$t_{\text{prop(TxD-busrec)}}$	伝搬遅延時間、Low から High までの TXD エッジからドライバ リセッショップ (ドミナントからリセッショップ)	STB = 0V, $45\Omega \leq R_L \leq 65\Omega$, $C_L = 100\text{pF}$, $V_{\text{IO}} = 4.5\text{V} \sim 5.5\text{V}$	45	75	ns	
		STB = 0V, $45\Omega \leq R_L \leq 65\Omega$, $C_L = 100\text{pF}$, $V_{\text{IO}} = 3\text{V} \sim 3.6\text{V}$	45	75	ns	
		STB = 0V, $45\Omega \leq R_L \leq 65\Omega$, $C_L = 100\text{pF}$, $V_{\text{IO}} = 2.25\text{V} \sim 2.75\text{V}$	45	75	ns	
		STB = 0V, $45\Omega \leq R_L \leq 65\Omega$, $C_L = 100\text{pF}$, $V_{\text{IO}} = 1.71\text{V} \sim 1.89\text{V}$	45	80	ns	
$t_{\text{prop(TxD-busdom)}}$	伝搬遅延時間、high から low までの TXD エッジからドライバ ドミナント (リセッショップからドミナント)	STB = 0V, $45\Omega \leq R_L \leq 65\Omega$, $C_L = 100\text{pF}$, $V_{\text{IO}} = 4.5\text{V} \sim 5.5\text{V}$	45	75	ns	
		STB = 0V, $45\Omega \leq R_L \leq 65\Omega$, $C_L = 100\text{pF}$, $V_{\text{IO}} = 3\text{V} \sim 3.6\text{V}$	45	75	ns	
		STB = 0V, $45\Omega \leq R_L \leq 65\Omega$, $C_L = 100\text{pF}$, $V_{\text{IO}} = 2.25\text{V} \sim 2.75\text{V}$	45	75	ns	
		STB = 0V, $45\Omega \leq R_L \leq 65\Omega$, $C_L = 100\text{pF}$, $V_{\text{IO}} = 1.71\text{V} \sim 1.89\text{V}$	45	80	ns	
$t_{\text{sk(p)}}$	パルス スキュー ($ t_{\text{prop(TxD-busrec)}} - t_{\text{prop(TxD-busdom)}} $)	STB = 0V, $45\Omega \leq R_L \leq 65\Omega$, $C_L = 100\text{pF}$	3.5	10	ns	

パラメータは $-40^{\circ}\text{C} \leq T_J \leq 150^{\circ}\text{C}$ で推奨動作条件全体にわたって有効 (特に記述のない限り、標準値: $V_{\text{CC}} = 5\text{V}$ 、 $V_{\text{IO}} = 3.3\text{V}$ 、デバイス周囲温度: 27°C に維持)

パラメータ		テスト条件	最小値	標準値	最大値	単位
t_R	差動出力信号の立ち上がり時間	$\text{STB} = 0\text{V}, 45\Omega \leq R_L \leq 65\Omega, C_L = 100\text{pF}$	22	30		ns
t_F	差動出力信号の立ち下がり時間	$\text{STB} = 0\text{V}, 45\Omega \leq R_L \leq 65\Omega, C_L = 100\text{pF}$	22	30		ns
t_{DOM}	送信ドミナントタイムアウト (SIC モード)	$45\Omega \leq R_L \leq 65\Omega, C_L = 100\text{pF}, \text{STB} = 0\text{V}$	0.8		6.0	ms
レシーバスイッチング — SIC モード						
$t_{\text{prop(busrec-RXD)}}$	伝搬遅延時間、バスリセッショップ入力から RXD High 出力 (ドミナントからリセッショップ)	$\text{STB} = 0\text{V}, C_{L(\text{RXD})} = 15\text{pF}, V_{\text{IO}} = 4.5\text{V} \sim 5.5\text{V}$	67	90		ns
		$\text{STB} = 0\text{V}, C_{L(\text{RXD})} = 15\text{pF}, V_{\text{IO}} = 3\text{V} \sim 3.6\text{V}$	65	95		ns
		$\text{STB} = 0\text{V}, C_{L(\text{RXD})} = 15\text{pF}, V_{\text{IO}} = 2.25\text{V} \sim 2.75\text{V}$	70	105		ns
		$\text{STB} = 0\text{V}, C_{L(\text{RXD})} = 15\text{pF}, V_{\text{IO}} = 1.71\text{V} \sim 1.89\text{V}$	80	110		ns
$t_{\text{prop(busdom-RXD)}}$	伝搬遅延時間、バスドミナント入力から RXD Low 出力 (リセッショップからドミナント)	$\text{STB} = 0\text{V}, C_{L(\text{RXD})} = 15\text{pF}, V_{\text{IO}} = 4.5\text{V} \sim 5.5\text{V}$	56	80		ns
		$\text{STB} = 0\text{V}, C_{L(\text{RXD})} = 15\text{pF}, V_{\text{IO}} = 3\text{V} \sim 3.6\text{V}$	61	90		ns
		$\text{STB} = 0\text{V}, C_{L(\text{RXD})} = 15\text{pF}, V_{\text{IO}} = 2.25\text{V} \sim 2.75\text{V}$	65	100		ns
		$\text{STB} = 0\text{V}, C_{L(\text{RXD})} = 15\text{pF}, V_{\text{IO}} = 1.71\text{V} \sim 1.89\text{V}$	75	110		ns
t_R	RXD 出力信号の立ち上がり時間	$\text{STB} = 0\text{V}, C_{L(\text{RXD})} = 15\text{pF}$	7	20		ns
t_F	RXD 出力信号の立ち下がり時間	$\text{STB} = 0\text{V}, C_{L(\text{RXD})} = 15\text{pF}$	9	25		ns
$t_{\text{OOB_LOW (RXD)}}$	高速データトライフィック時の RXD Low パルス幅 (ビットレート: 10Mbit/s)	$t_{\text{SymbolNom}} = 100\text{ ns}$	30			ns
	高速データトライフィック時の RXD Low パルス幅 (ビットレート: 20Mbit/s)	$t_{\text{SymbolNom}} = 50\text{ ns}$	15			ns
ドライバスイッチング — FAST TX モード						
$t_{\text{SIC_data}}$	FAST TX モードでの信号改善時間	$45\Omega \leq R_L \leq 60\Omega, C_L = 25\text{pF}, C_{\text{SPLIT}} = 0, C_{L(\text{RXD})} = 15\text{pF}$	未定	775		ns
$t_{\text{Prop(TXD-BusLevel0)}}$	TXD ロジック 0 からバス level_0 までの伝搬遅延	$V_{\text{IO}} = 4.5\text{V} \sim 5.5\text{V}, 45\Omega \leq R_L \leq 60\Omega, C_L = 25\text{pF}, C_{\text{SPLIT}} = 0, C_{L(\text{RXD})} = 15\text{pF}$	未定	80		ns
		$V_{\text{IO}} = 3\text{V} \sim 3.6\text{V}, 45\Omega \leq R_L \leq 60\Omega, C_L = 25\text{pF}, C_{\text{SPLIT}} = 0, C_{L(\text{RXD})} = 15\text{pF}$	未定	80		ns
		$V_{\text{IO}} = 2.25\text{V} \sim 2.75\text{V}, 45\Omega \leq R_L \leq 60\Omega, C_L = 25\text{pF}, C_{\text{SPLIT}} = 0, C_{L(\text{RXD})} = 15\text{pF}$	未定	80		ns
		$V_{\text{IO}} = 1.71\text{V} \sim 1.89\text{V}, 45\Omega \leq R_L \leq 60\Omega, C_L = 25\text{pF}, C_{\text{SPLIT}} = 0, C_{L(\text{RXD})} = 15\text{pF}$	未定	80		ns
$t_{\text{Prop(TXD-BusLevel1)}}$	TXD ロジック 1 から バス level_1 までの伝搬遅延	$V_{\text{IO}} = 4.5\text{V} \sim 5.5\text{V}, 45\Omega \leq R_L \leq 60\Omega, C_L = 25\text{pF}, C_{\text{SPLIT}} = 0, C_{L(\text{RXD})} = 15\text{pF}$	未定	80		ns
		$V_{\text{IO}} = 3\text{V} \sim 3.6\text{V}, 45\Omega \leq R_L \leq 60\Omega, C_L = 25\text{pF}, C_{\text{SPLIT}} = 0, C_{L(\text{RXD})} = 15\text{pF}$	未定	80		ns
		$V_{\text{IO}} = 2.25\text{V} \sim 2.75\text{V}, 45\Omega \leq R_L \leq 60\Omega, C_L = 25\text{pF}, C_{\text{SPLIT}} = 0, C_{L(\text{RXD})} = 15\text{pF}$	未定	80		ns
		$V_{\text{IO}} = 1.71\text{V} \sim 1.89\text{V}, 45\Omega \leq R_L \leq 60\Omega, C_L = 25\text{pF}, C_{\text{SPLIT}} = 0, C_{L(\text{RXD})} = 15\text{pF}$	未定	80		ns
t_{Busfall}	立ち下がり時間 V_{DIFF}	$45\Omega \leq R_L \leq 60\Omega, C_L = 25\text{pF}, C_{\text{SPLIT}} = 0, C_{L(\text{RXD})} = 15\text{pF}$	6	12	20	ns
t_{Busrise}	立ち上がり時間 V_{DIFF}	$45\Omega \leq R_L \leq 60\Omega, C_L = 25\text{pF}, C_{\text{SPLIT}} = 0, C_{L(\text{RXD})} = 15\text{pF}$	6	12	20	ns

パラメータは $-40^{\circ}\text{C} \leq T_J \leq 150^{\circ}\text{C}$ で推奨動作条件全体にわたって有効 (特に記述のない限り、標準値: $V_{\text{CC}} = 5\text{V}$, $V_{\text{IO}} = 3.3\text{V}$ 、デバイス周囲温度: 27°C に維持)

パラメータ		テスト条件	最小値	標準値	最大値	単位
$t_{\Delta \text{Bit(Bus)Level1}}$	FAST TX モードでの送信 level_1 ビット幅の変動	TXD に対するバス level_1 ビット長の変動 $t_{\text{Bit_data}} = t_{\text{Bit(Bus) Level1}} - k * t_{\text{Bit_data}}$ $45\Omega \leq R_L \leq 60\Omega$, $C_L = 25\text{pF}$, $C_{\text{SPLIT}} = 0$, $C_{L(\text{RXD})} = 15\text{pF}$	-5	5	ns	
$t_{\Delta \text{Bit(RxD)Logical1}}$	FAST TX モードでの受信ロジック 1 ビット幅の変動	TXD に対する RXD ロジック 1 ビット長の変動 $t_{\text{Bit_data}} = t_{\text{Bit(RxD) Logical1}} - k * t_{\text{Bit_data}}$ $45\Omega \leq R_L \leq 60\Omega$, $C_L = 25\text{pF}$, $C_{\text{SPLIT}} = 0$, $C_{L(\text{RXD})} = 15\text{pF}$	-10	10	ns	
レシーバスイッチング — FAST RX モード						
$t_{\text{SIC_FAST_RX_dis}}$	Fast RX 検出後の SIC ディスエーブル時間	$V_{\text{IO}} = 1.7 \sim 5.5\text{V}$, $45\Omega \leq R_L \leq 60\Omega$, $C_L = 100\text{pF}$, $C_{\text{SPLIT}} = 0$, $C_{L(\text{RXD})} = 15\text{pF}$	未定	80	ns	
$t_{\text{Prop(BusLevel0-RxD)}}$	バス level_0 から RXD ロジック 0 までの伝搬遅延	$V_{\text{IO}} = 4.5\text{V} \sim 5.5\text{V}$, $45\Omega \leq R_L \leq 60\Omega$, $C_L = 25\text{pF}$, $C_{\text{SPLIT}} = 0$, $C_{L(\text{RXD})} = 15\text{pF}$	未定	80	ns	
		$V_{\text{IO}} = 3\text{V} \sim 3.6\text{V}$, $45\Omega \leq R_L \leq 60\Omega$, $C_L = 25\text{pF}$, $C_{\text{SPLIT}} = 0$, $C_{L(\text{RXD})} = 15\text{pF}$	未定	90	ns	
		$V_{\text{IO}} = 2.25\text{V} \sim 2.75\text{V}$, $45\Omega \leq R_L \leq 60\Omega$, $C_L = 25\text{pF}$, $C_{\text{SPLIT}} = 0$, $C_{L(\text{RXD})} = 15\text{pF}$	未定	100	ns	
		$V_{\text{IO}} = 1.71\text{V} \sim 1.89\text{V}$, $45\Omega \leq R_L \leq 60\Omega$, $C_L = 25\text{pF}$, $C_{\text{SPLIT}} = 0$, $C_{L(\text{RXD})} = 15\text{pF}$	未定	110	ns	
$t_{\text{Prop(BusLevel1-RxD)}}$	バス level_1 から RXD ロジック 1 までの伝搬遅延	$V_{\text{IO}} = 4.5\text{V} \sim 5.5\text{V}$, $45\Omega \leq R_L \leq 60\Omega$, $C_L = 25\text{pF}$, $C_{\text{SPLIT}} = 0$, $C_{L(\text{RXD})} = 15\text{pF}$	未定	80	ns	
		$V_{\text{IO}} = 3\text{V} \sim 3.6\text{V}$, $45\Omega \leq R_L \leq 60\Omega$, $C_L = 25\text{pF}$, $C_{\text{SPLIT}} = 0$, $C_{L(\text{RXD})} = 15\text{pF}$	未定	90	ns	
		$V_{\text{IO}} = 2.25\text{V} \sim 2.75\text{V}$, $45\Omega \leq R_L \leq 60\Omega$, $C_L = 25\text{pF}$, $C_{\text{SPLIT}} = 0$, $C_{L(\text{RXD})} = 15\text{pF}$	未定	100	ns	
		$V_{\text{IO}} = 1.71\text{V} \sim 1.89\text{V}$, $45\Omega \leq R_L \leq 60\Omega$, $C_L = 25\text{pF}$, $C_{\text{SPLIT}} = 0$, $C_{L(\text{RXD})} = 15\text{pF}$	未定	110	ns	
$t_{\Delta \text{REC_Logical1}}$	FAST RX モードのロジック 1 レシーバ タイミング対称	バス level_1 ビット長に対する RXD ロジック 1 ビット長の変動 $t_{\Delta \text{REC_Logical1}} = t_{\text{Bit(RxD) Logical1}} - t_{\text{Bit(Bus) Level1}}$ $45\Omega \leq R_L \leq 60\Omega$, $C_L = 25\text{pF}$, $C_{\text{SPLIT}} = 0$, $C_{L(\text{RXD})} = 15\text{pF}$	-5	5	ns	
信号改善タイミング特性						
$t_{\text{PAS_REC_START}}$	パッシブリセッショ位相の開始時間	TXD 立ち上がりの 50% エッジ (<5ns 傾斜) からパッシブリセッショ位相までの時間	未定	530	ns	
$t_{\text{ACT_REC_START}}$	アクティブ信号改善位相の開始時間	TXD 立ち上がりの 50% エッジ (5ns 未満の傾斜) からパッシブリセッショ位相開始までの時間	未定	120	ns	
$t_{\text{ACT_REC_END}}$	アクティブ信号改善位相の終了時間		355	未定		ns
$t_{\Delta \text{Bit(Bus)}}$	送信ビット幅の変動	$t_{\Delta \text{Bit(Bus)}} = t_{\text{Bit(Bus)}} - t_{\text{Bit(TxD)}}$ STB = 0V, $45\Omega \leq R_L \leq 65\Omega$, $C_L = 100\text{pF}$ ($\leq \pm 1\%$), $C_{L(\text{RXD})} = 15\text{pF}$ ($\leq \pm 1\%$)	-10	10	ns	
$t_{\Delta \text{Bit(RxD)}}$	受信ビット幅の変動	$t_{\Delta \text{Bit(RxD)}} = t_{\text{Bit(RxD)}} - t_{\text{Bit(TxD)}}$ STB = 0V, $45\Omega \leq R_L \leq 65\Omega$, $C_L = 100\text{pF}$ ($\leq \pm 1\%$), $C_{L(\text{RXD})} = 15\text{pF}$ ($\leq \pm 1\%$)	-30	20	ns	
$t_{\Delta \text{REC}}$	レシーバ タイミング対称	$t_{\Delta \text{REC}} = t_{\text{Bit(RxD)}} - t_{\text{Bit(Bus)}}$ STB = 0V, $45\Omega \leq R_L \leq 65\Omega$, $C_L = 100\text{pF}$ ($\leq \pm 1\%$), $C_{L(\text{RXD})} = 15\text{pF}$ ($\leq \pm 1\%$)	-20	15	ns	

6 パラメータ測定情報

ADVANCE INFORMATION





図 6-1. I_{CC} 測定回路




図 6-2. ドライバテスト回路と測定





図 6-3. レシーバのテスト回路と測定




図 6-4. トランシミッタとレシーバのタイミング動作テスト回路と測定

ADVANCE INFORMATION



図 6-5. t_{MODE} テスト回路と測定

図 6-6. TXD ドミナントタイムアウトのテスト回路と測定




図 6-7. ドライバ短絡電流テスト回路と測定

7 詳細説明

7.1 概要

TCAN6062(V)-Q1 デバイスは、SIC モードおよび FAST モードの Annex A を含め、ISO 11898-2:2024 高速 CAN (コントローラ エリア ネットワーク) 物理層規格の仕様を満たしている、またはそれを上回っているため、最大 20Mbps の CAN XL 動作が可能です。このデバイスはデータレートに依存しないため、従来の CAN アプリケーションとの下位互換性がありながら、最大 8Mbps の CAN FD ネットワークもサポートします。これらのデバイスはスタンバイ モードをサポートしているため、トランシーバを超低消費電流モードに変換できます。CAN バスで有効なウェークアップ パターンを受信すると、デバイスは RXD ピンを経由してマイコンに信号を送信します。その後、MCU は STB ピンを使用してデバイスを通常モードに設定できます。

TCAN6062V-Q1 は、1.8V、2.5V、3.3V、5V のコントローラと直接接続するためのロジックレベル変換の V_{CC} バス側電源と V_{IO} ロジック電源の、2 つの独立した電源レールを備えています。

7.1.1 信号改善機能

信号改善機能 (SIC) はトランシーバに追加された機能であり、信号リングを最小限に抑えることで複雑なスタート ポロジで達成可能な最大データレートを向上させます。信号のリングは、スタブとして機能するノードのために CAN ネットワーク内のさまざまなポイントでインピーダンスの不整合が発生することに起因する、反射の結果です。

図 7-1 に、複雑なネットワークの例を示します。





図 7-1. CAN ネットワーク : スタートポロジ

リセシップからドミナントへの信号のエッジは、通常はクリーンで、トランスマッタによって強く駆動されます。CAN トランシーバのトランスマッタ出力インピーダンスは約 50Ω であり、ネットワーク特性インピーダンスと一致しています。通常の CAN FD トランシーバの場合、ドミナントからリセシップへのエッジの時に、ドライバの出力インピーダンスが約 $60k\Omega$ になることで反射された信号によるインピーダンスのミスマッチを引き起こし、リングが発生します。TCAN6062-Q1 は、SIC モード時に TX ベースの SIC を使用することでこの問題を解決します。TCAN6062-Q1 は、tACT_REC_end までバスのリセシップを駆動し続けるため、反射が徐々におさまり、リセシップ ビットがサンプリング ポイントでクリーンになります。アクティブなリセシップ位相では、トランスマッタの出力インピーダンスが低くなります (約 100Ω)。この位相が終了し、デバイスがパッシブなリセシップ位相になると、ドライバの出力インピーダンスは High-Z になります。この現象については、図 7-2 で説明します。

TI の信号改善技術と市場の類似デバイスとの比較の詳細については、『[信号改善機能が CAN-FD トランシーバの真の可能性を引き出す方法](#)』ホワイトペーパーをご覧ください。


図 7-2. TX ベースの SIC

7.1.2 CAN XL およびFAST モード

CAN XL では、CAN フレームのデータ位相で使用するために、CAN トランシーバに追加の駆動状態が導入されています。アービトレーション位相が完了し、単一のノードが CAN バスの優先順位を獲得した後、複数のデバイスが競合する駆動状態を同時に駆動しようとするリスクはなくなります。CAN XL は、CAN フレームのデータ位相中にドライバをプッシュプルドライバーアーキテクチャに切り替えることで、この利点を活用します。SIC モードドライバの単一の強力な駆動状態のみとは対照的に、FAST TX モードドライバには 2 つの強力な駆動状態があります。これにより、標準的な CAN HS または CAN FD に比べて、データ位相時に使用できるデータレートをはるかに高くできます。

トランシーバが駆動状態を FAST TX モードに変更するために、CAN XL コントローラによって TXD ピンで PWM 信号が駆動されます。この PWM 信号のデューティサイクルに応じて、ドライバはそれぞれロジック 0 およびロジック 1 状態に対応する Level_0 または Level_1 状態を出力します。ドライバモードの変更に必要な TXD 信号のタイミングの詳細については、[セクション 7.3.3.3](#) を参照してください。

CAN XL FAST モードでは、CAN FD および CAN SIC トランシーバで使用されるスレッショルドとは異なる差動ロジックスレッショルドが使用されます。つまり、FAST TX モードの駆動状態をデコードできるように、追加の FAST モードレシーバが必要です。デバイスレシーバが SIC モードと FAST RX モードを切り替えるため、受信 CAN XL コントローラによって TXD で PWM 信号が駆動されます。これは、受信フレームのデータ位相時にすべての受信ノードの TXD 信号が High に維持される標準の CAN とは一意に異なります。レシーバモードの変更に必要な TXD 信号のタイミングの詳細については、[セクション 7.3.3.2](#) を参照してください。

範囲外 (OOB) コンパレータは、デバイスが SIC モードであり、FAST RX モードがアクティブでないときに、CAN バス上で CAN XL 駆動状態が検出されたことを示します。詳しくは、[セクション 7.3.4](#) を参照してください。

7.2 機能ブロック図




図 7-3. ブロック図

7.3 機能説明

7.3.1 ピン構成

7.3.1.1 TXD

TXD 入力は、CAN コントローラからトランシーバへのロジック レベル信号です。これは、 V_{IO} (または V_{IO} のないデバイスの場合は V_{CC}) を基準としています。SIC モードでは、TXD ピンのロジック レベル入力によって SIC トランスマッタの状態が制御されます。

TXD 入力は、FAST TX トランスマッタと FAST RX レシーバの動作を制御するためにも使用されます。セクション 7.3.3 に示されているように、この入力に PWM 信号を印加すると、FAST RX レシーバがアクティブになります。これは、FAST TX トランスマッタを使用して送信される CAN XL データをエンコードするためにも使用できます。

7.3.1.2 GND

GND はトランシーバのグランドピンで、PCB のグランドに接続する必要があります。

7.3.1.3 V_{CC}

V_{CC} は CAN トランシーバに 5V 電源を供給します。

7.3.1.4 RXD

RXD 出力は、CAN トランシーバから CAN コントローラへのロジック レベル信号です。RXD は、TCAN6062-Q1 の場合は V_{CC} 、TCAN6062V-Q1 の場合は V_{IO} を基準とします。TCAN6062V-Q1 では、RXD は V_{IO} が存在した後にのみ駆動されます。

ウェークイベントが発生すると、RXD は Low に駆動されます。

7.3.1.5 V_{IO} (TCAN6062V-Q1 のみ)

V_{IO} ピンが CAN コントローラの電圧と一致するようなデジタル I/O 電圧を供給するため、レベル シフタが不要になります。ピンは 1.7V ~ 5.5V の電圧をサポートし、最も広い範囲のコントローラをサポートします。

7.3.1.6 CANH および CANL

これらは CAN High と CAN Low の差動バスピンです。これらのピンは、CAN トランシーバおよび低電圧 WUP CAN レシーバに接続されています。

7.3.1.7 STB (スタンバイ)

STB ピンは、トランシーバのモード制御に使用される入力ピンです。STB ピンには、システム プロセッサから供給することも、静的なシステム電圧源から供給することもできます。通常モードが唯一の動作モードである場合は、STB ピンを GND に直接接続できます。

7.3.2 CAN バスの状態

CAN バスの動作時には、複数の論理状態があります。SIC モードの 2 つの状態は「リセッショブ」と「ドミナント」です。図 7-4 を参照してください。ドミナント バス状態は、バスが $V_{DIFF} \geq +1.5V$ で差動駆動される場合で、TXD ピンと RXD ピンは論理 Low になります。リセッショブ バス状態は、バスがレシーバの高抵抗の内部入力抵抗 (R_{IN}) を介して $V_{CC}/2$ にバイアスされる場合で、TXD ピンと RXD ピンは論理 High になります。アビトリレーションの期間は、ドミナント状態がリセッショブ状態を上書きします。調停の際には、複数の CAN ノードが同時にドミナントビットを送信している可能性があり、この場合、バスの差動電圧は單一ドライバの差動電圧よりも大きくなります。

TCAN6062-Q1 トランシーバには、低消費電力のスタンバイ (STB) モードが実装されており、バスのピンがレシーバの高抵抗の内部抵抗を介してグランドに弱くバイアスされる第 3 のバス状態が可能になります。図 7-4 と 図 7-6 を参照してください。

FAST モードでは、CAN バスに「level_0」と「level_1」の 2 つの追加論理状態があります。図 7-5 を参照してください。図 7-10 に示されているように、level_0 バス状態は、バスが $+1.5V \geq V_{DIFF} \geq +0.6V$ で差動駆動される場合に発生します。これは、RXD ピンのロジック Low と TXD の Low デューティ サイクルに対応します。図 7-11 に示されているように、

level_1 バス状態は、バスが $-0.6V \geq V_{DIFF} \geq -1.5V$ で差動駆動される場合に発生します。これは、RXD ピンのロジック High と RXD の High デューティサイクルに対応します。




図 7-4. SIC モードおよびスタンバイ モードでのバス状態





図 7-5. FAST モードでのバス状態



- A. 通常モード
- B. スタンバイモード

図 7-6. 簡略化されたリセッシブ同相バイアスユニットおよびレシーバ

7.3.3 FAST モード信号処理のパルス幅変調 (PWM)

ISO 11898-1:2024 または同様の CAN XL 互換データリンク層を実装する CAN XL コントローラは、TCAN6062-Q1 の TXD 入力でパルス幅変調 (PWM) を使用して FAST モード通信を実装します。

7.3.3.1 PWM 検出およびタイミング

TXD で $t_{FastTOSIC}$ よりも高速に発生する 2 つの類似エッジが連続して生成されることで、 $t_{SymbolNom}$ として定義される PWM 信号周期時間が決まります。TCAN6062-Q1 は、「スイッチング特性」に記載されているように、 $t_{SymbolNom}$ が $t_{SymbolNom(min)}$ および $t_{SymbolNom(max)}$ の範囲内にある場合に、入力信号が有効な PWM であると判断します。それぞれセクション 7.3.3.2 および セクション 7.3.3.3 に示されているように、これが発生すると、デバイスは SIC モードから FAST RX モードまたは FAST TX モードに切り替わります。デバイスが通常モードにあり、TXD の PWM 信号周期時間が $t_{SymbolNom(min)}$ および $t_{SymbolNom(max)}$ の範囲内にある限り、デバイスは FAST TX または FAST RX モードにとどまります。

デバイスが SIC モードの場合、TXD ピンは FAST RX モードまたは FAST TX モードの事前選択に使用されます。

7.3.3.2 SIC モードから FAST RX モードへの遷移

TXD ピンが少なくとも t_{SELECT} の間 High になると、FAST RX モードは事前選択されます。下の 図 7-7 に示されているように、この事前選択の後、 $t_{SymbolNom}$ 以内に TXD で High から Low への有効な立ち上がりエッジが 2 つ連続すると、デバイスは FAST RX モードに遷移します。




図 7-7. FAST RX モードの選択

表 7-6 に示されているように、FAST RX モードでは、デバイスはバスに対してハイインピーダンスのままで、FAST レシーバは FAST RX スレッシュホールドを使用して CAN バスの情報をデコードし、この情報を RXD に渡します。

7.3.3.3 SIC モードから FAST TX モードへの遷移

TXD ピンが少なくとも t_{SELECT} の間 Low になると、FAST TX モードは事前選択されます。下の 図 7-8 に示されているように、この事前選択の後、 $t_{SymbolNom}$ 以内に TXD で Low から High への有効な立ち上がりエッジが 2 つ連続すると、デバイスは FAST TX モードに遷移します。CAN トランスマッタは、TXD で Low から High への 2 番目の有効な連続立ち上がりエッジの後、 $t_{Prop(BusDom-BusLevel0)}$ 以内にドミナントから level_0 に切り替わります。




図 7-8. FAST TX モードの選択

FAST TX モードでは、FAST レシーバと FAST トランスマッタの両方がアクティブになります。FAST レシーバは、FAST RX スレッシュホールドを使用して CAN バスの情報をデコードし、この情報を RXD に渡します。FAST トランスマッタは、TXD ピンで PWM をデコードし、対応する `level_0` または `level_1` 信号を CAN バスに駆動します。[表 7-5](#) および [セクション 7.3.3.4.3](#) を参照してください。

7.3.3.4 PWM デコード

TXD ピンへのコントローラの入力 PWM により、 $t_{SymbolNom}$ 定義されます。これは、「[スイッチング特性](#)」に記載されている制限内である必要があります。FAST RX モードでは、これは TXD 信号の連続した High から Low への立ち下がりエッジに基づいて測定されます。FAST TX モードでは、これは TXD 信号の連続した Low から High への立ち上がりエッジに基づいて測定されます。

7.3.3.4.1 PWM 検出分解能 t_{Decode}

トランシーバの PWM 検出分解能は、 t_{Decode} により決まります。PWM デコーダが適切に検出できるようにするために、PWM 信号の連続するエッジ間の最小間隔は t_{Decode} より大きくする必要があります。 t_{Decode} 内で発生する入力信号のエッジは、見逃される可能性があります。

7.3.3.4.2 FAST RX モードでの PWM デコード

FAST RX モードでは、PWM デコーダが入力 PWM を認識します。PWM デューティサイクルを変更しても、 $t_{SymbolNom}$ および t_{Decode} 要件が満たされている限り、FAST トランスマッタおよび/またはレシーバの動作は変化しません。




図 7-9. FAST RX モードにおける TXD での PWM 検出

7.3.3.4.3 FAST TX モードでの PWM デコード

FAST TX モードでは、TXD 入力のデューティサイクルによって CAN バスへのトランスマッタ出力が決まります。TXD への PWM 入力が $t_{SymbolNom}$ の 50% 以上 Low の場合 (PWM デューティサイクルが 50% 未満の場合)、FAST トランスマッタは CAN バスに `level_0` 出力を送信します。




図 7-10. FAST TX モードにおける TXD での Level_0 検出

TXD への入力 PWM が $t_{SymbolNom}$ の 50% 以上 High の場合 (PWM デューティサイクルが 50% を超える場合)、FAST トランスマッタは CAN バスに `level_1` 出力を送信します。




図 7-11. FAST TX モードにおける TXD での Level_1 検出

7.3.3.5 FAST RX/TX モードから SIC モードへの遷移

TXD への PWM 入力を停止すると、トランシーバは SIC モードに戻ります。これは、FAST RX モードで 2 回目の High から Low への連続遷移が発生する前、または FAST TX モードで 2 回目の Low から High の連続遷移が発生する前に、 $t_{FastTOSIC}$ が経過すると発生します。

最後の有効な TXD エッジの後に $t_{FastTOSIC}$ が経過すると、レシーバのスレッショルドが FAST モードのスレッショルドから SIC モードのスレッショルドに変化します。FAST TX モードから SIC モードに遷移するとき、TXD の最後の有効な Low から High への立ち上がりエッジの後、トランスマッタ出力は $t_{Prop(BusLevel0-Rec)}$ 以内に level_0 からリセッショブに変化します。

7.3.4 範囲外 (OOB) コンパレータ

SIC モードでは、範囲外 (OOB) コンパレータがアクティブになり、CANH と CANL を監視して、バス入力で level_1 信号が発生するかどうかを判定します。これらのイベントは RXD の Low レベル出力として信号伝達されるため、ノードトランシーバが SIC モードのままでバス上で予期しない FAST モード CAN XL アクティビティが発生したことを CAN コントローラは検出できます。




図 7-12. RXD への OOB コンパレータ出力

OOB コンパレータは、誤アイドル イベントに対する保護として機能します。SIC レシーバのスレッショルドは、トランスマッタの level_0 および level_1 信号の出力要件を上回っており、SIC レシーバはこのすべての動作をリセッショブとして検出します。これにより、トランシーバがまだ SIC モードの場合、コントローラが CAN バス上の CAN XL FAST モードの動作を認識しない状況が発生する可能性があります。OOB コンパレータは RXD ピンでアクティビティを開始し、CAN XL コントローラがこのアクティビティを検出できるようにします。

OOB コンパレータによって検出される信号は、CAN FD およびその他の非 XL 通信方式では無効な信号と見なされるため、この機能は、FAST モードが実装されていないレガシーの CAN、CAN FD、CAN SIC アプリケーションに TCAN6062-Q1 を使用する場合も、互換性のリスクが発生しません。

7.3.5 TXD ドミナントタイムアウト (DTO)

CAN ドライバーがアクティブな唯一のモードである通常モードでは、TXD DTO 回路は、TXD がタイムアウト期間 t_{TXD_DTO} よりも長くドミナントに保持されるハードウェアまたはソフトウェアの障害が発生した場合に、ローカルノードがネットワーク通信をブロックすることを防ぎます。TXD DTO 回路は、TXD の立ち下がりエッジでトリガれます。回路のタイムアウト期間 t_{TXD_DTO} よりも前に立ち上がりエッジが確認されない場合、CAN ドライバはディセーブルになります。これにより、ネットワーク上の他のノード間の通信のためにバスが解放されます。TXD ピンにリセッショブ信号が検出されると、CAN ドライバが再度アクティブになり、ドミナントタイムアウトがクリアされます。レシーバはアクティブに維持され、 $V_{CC}/2$ にバイアスされ、RXD 出力は TXD DTO フォルト中の CAN バスのアクティビティを反映します。

TXD DTO 回路で許容される最小ドミナント TXD タイムにより、デバイスの可能な最小送信データ レートが制限されます。CAN プロトコルでは、最悪の場合、(TXD 上で) 最大 11 個の連続したドミナントビットを許容しています。この場合、5 個の連続したドミナントビットの直後にエラー フレームが発生します。最小送信データレートは 式 1 を使用して計算できます。

$$\text{Minimum Data Rate} = \frac{11 \text{ bits}}{t_{\text{TXD_DTO}}} = \frac{11 \text{ bits}}{0.8 \text{ ms}} = 13.8 \text{ kbps} \quad (1)$$




図 7-13. TXD ドミナントタイムアウトのタイミング図の例

7.3.6 CAN バスの短絡電流制限

この TCAN6062-Q1 には、CAN バス ラインが短絡したときに短絡電流を制限するいくつかの保護機能があります。これらに、全ドライバ状態での CAN ドライバ電流制限、TXD ドミナント状態タイムアウトなどです。このタイムアウトにより、システム フォルトによって常に大きな短絡電流がドミナント状態になるのを防ぎます。CAN 通信中、バスは複数の状態間で切り替わります。そのため、短絡電流は、各バス状態における電流として、または加重平均 DC 電流として見ることができます。CAN 設計で終端抵抗または同相モード チョークを選択するときは、平均電力定格 $I_{OS(AVG)}$ を使用する必要があります。

バスの平均短絡電流は、障害発生時の各ドライバの状態の加重平均と、各状態のそれぞれの短絡電流によって決まります。平均短絡電流は、式 2 で計算できます。

$$I_{OS(AVG)} = \% \text{ Transmit} \times [(\% \text{ REC_Bits} \times I_{OS(ss)\text{-REC}}) + (\% \text{ DOM_Bits} \times I_{OS(ss)\text{-DOM}}) + (\% \text{ XL_Bits} \times I_{OS(ss)\text{-XL}}) + (\% \text{ REC_Bits} \times I_{OS(ss)\text{-REC}})] \quad (2)$$

この場合:

- $I_{OS(AVG)}$ は平均短絡電流です。
- %Transmit は、ノードが CAN メッセージを送信している割合です。
- %Receive は、ノードが CAN メッセージを受信している割合です。
- %REC_Bits は、送信された CAN メッセージ内のリセシプ ビットの割合です。
- %DOM_Bits は、送信された CAN メッセージ内のドミナントビットの割合です。
- %XL_Bits は、送信された CAN メッセージ内の FAST TX ビットの割合です
- $I_{OS(ss)\text{-REC}}$ は、リセシプ定常状態の短絡電流です。

- $I_{OS(SS)_DOM}$ は、ドミナント定常状態の短絡電流です。
- $I_{OS(SS)_XL}$ は、FAST TX モード定常状態の短絡電流です

トランシーバ V_{CC} 電源の生成に使用される電源のサイズを決定するには、この短絡電流とネットワークで起こり得るフォルトケースを考慮する必要があります。

7.3.7 サーマルシャットダウン(TSD)

TCAN6062V-Q1 の接合部温度がサーマルシャットダウンスレッショルド T_{TSD} を超えると、デバイスは CAN ドライバ回路をオフにし、TXD からバスへの伝送パスをブロックします。デバイスの接合部温度が T_{TSD} を下回ると、シャットダウン状態はクリアされます。TSD フォルト時、CAN バスピンは $V_{CC}/2$ にバイアスされ、レシーバから RXD へのパスは動作し続けます。TCAN6062V-Q1 TSD 回路にはヒステリシスが含まれており、TSD フォルト時の CAN ドライバ出力が発振しないようにしています。

7.3.8 低電圧誤動作防止

電源ピン V_{CC} および V_{IO} には低電圧検出機能があり、デバイスは保護状態になります。これにより、どちらかの電源ピンの低電圧イベント時にバスが保護されます。

表 7-1. 低電圧誤動作防止 — TCAN6062-Q1

V_{CC}	デバイスの状態	BUS	RXD ピン
$> UV_{VCC}$	正常	TXD ごと	ミラーバス
$< UV_{VCC}$	保護	ハイインピーダンス	ハイインピーダンス

表 7-2. 低電圧誤動作防止 — TCAN6062V-Q1

V_{CC}	V_{IO}	デバイスの状態	BUS	RXD ピン
$> UV_{VCC}$	$> UV_{VIO}$	正常	TXD ごと	ミラーバス
$< UV_{VCC}$	$> UV_{VIO}$	STB = V_{IO} :スタンバイモード	ハイインピーダンス	V_{IO} :リモートウェーク要求 ⁽¹⁾
		STB = GND:保護		リセッジブ
$> UV_{VCC}$	$< UV_{VIO}$	保護		ハイインピーダンス
$< UV_{VCC}$	$< UV_{VIO}$	保護		ハイインピーダンス

(1) 『スタンバイモード時のウェークアップパターン(WUP)によるリモートウェークアップ要求』を参照

低電圧状態が解消されて t_{MODE} が経過すると、TCAN6062V-Q1 は通常モードに遷移し、ホストコントローラは再び CAN トランシーバを送受信できるようになります。

7.3.9 電源オフのデバイス

TCAN6062V-Q1 は、デバイスの電源がオフの場合に、CAN バスに対して理想的なパッシブまたは無負荷となるように設計されています。バスのピンは、デバイスの電源がオフのときにリーク電流が小さくなるように設計されているため、ピンはバスに負荷をかけません。これは、ネットワークの他の部分のノードが動作し続けている間に、ネットワークの一部のノードに電力が供給されていない場合に重要です。

また、ロジックピンには、デバイスに電力が供給されていないときのリーク電流が小さく、電源が入ったままになっている可能性のある他の回路にピンの負荷がかかることがありません。

7.3.10 フローティングピン

TCAN6062V-Q1 には重要なピンに内部プルアップがあり、ピンがフローティングの場合にデバイスを既知の状態にします。この内部バイアスは、設計上、特にノイズの多い環境では考慮する必要はありませんが、代わりにフェイルセーフ保護機能とみなされます。

オープンドレイン出力をサポートする CAN コントローラを使用する場合、適切な外部プルアップ抵抗を選択する必要があります。これにより、CAN コントローラの TXD 出力が、CAN トランシーバの入力に対して許容可能なビット時間を維持できるようになります。ピンバイアス条件の詳細については、表 7-3 を参照してください。

表 7-3. ピンバイアス

ピン	プルアップまたはプルダウン	コメント
TXD	プルアップ	バスの障害または TXD DTO トリガを防止するため、TXD をリセッジブに弱くバイアスします

7.4 デバイスの機能モード

7.4.1 動作モード

TCAN6062V-Q1 は、通常モードとスタンバイ モードという 2 つのメイン動作モードをサポートしています。動作モードの選択は、STB ピンに High または Low レベルを印加することで行われます。

表 7-4. 動作モード

STB	デバイス モード	ドライバ	レシーバ	RXD ピン
High	バス ウエークアップ機能付きの低電流スタンバイ モード	ディセーブル	ローパワー レシーバーとバス モニタ イネーブル	有効な WUP を受信するまで High (リセッジブ) ⁽¹⁾
Low	通常モード	イネーブル	イネーブル	バスの状態を反映します

(1) 『スタンバイ モード時のウェークアップ パターン (WUP) によるリモートウェークアップ要求』を参照

7.4.2 通常モード

これは通常の動作モードです。このモードでは、CAN 通信は双方向です。ドライバとレシーバは、TXD の PWM 入力の有無に基づいて、SIC モードと FAST モードに切り替えられます (セクション 7.3.3.1 を参照)。

SIC モードでは、このドライバは TXD 入力のデジタル信号を、CANH および CANL バス ピンの差動出力に変換します。レシーバは、SIC モードの入力スレッショルドに基づいて、CANH および CANL からの差動信号を RXD ピンのデジタル出力に変換します。

FAST TX モードでは、このドライバは TXD 入力の PWM 信号を、CANH および CANL バス ピンの差動出力に変換します。レシーバは、FAST モードの入力スレッショルドに基づいて、CANH および CANL からの差動信号を RXD ピンのデジタル出力に変換します。

FAST RX モードでは、ドライバはバスに対してハイインピーダンスのままとなります。レシーバは、FAST モードの入力スレッショルドに基づいて、CANH および CANL からの差動信号を RXD ピンのデジタル出力に変換します。

7.4.3 スタンバイ モード

これはデバイスのローパワー モードです。CAN ドライバとメインレシーバはオフになり、双方向 CAN 通信はできません。ローパワーのレシーバおよびバスモニタ回路が有効で、CAN バスを介して RXD ウェークアップ要求を実行できます。TBD に示されているように、ウェークアップ要求は RXD に出力されます。ローカル CAN のプロトコル コントローラは、RXD の遷移 (High から Low) を監視し、STB ピンを Low にすることで、デバイスを通常モードに再びアクティブにする必要があります。このモードでは、CAN バス ピンが弱く GND にプルされます。図 7-4 および 図 7-6 を参照してください。

スタンバイ モードでは、必要なのは V_{IO} 電源のみです。したがって、 V_{CC} をオフにして、システム レベルの電流をさらに低減できます。

7.4.3.1 スタンバイ モード時のウェイクアップ パターン (WUP) によるリモート ウェイク要求

TCAN6062-Q1 はリモートウェイクアップ要求をサポートしています。この要求は、バスがアクティブでありノードが通常動作に戻ることを、ホストコントローラに通知するために使用されます。

デバイスは、ISO 11898-2:2024 Annex A の複数フィルタドミナントウェークアップ パターン (WUP) を使用して、バス アクティビティを特定します。有効な WUP を受信すると、TCAN6062-Q1 の RXD 出力のフィルタ済みドミナントに対応する立ち下がりエッジと Low 期間で、ウェイク要求がコントローラに伝えられます。

ウェークアップ パターン (WUP) は、フィルタ済みドミナント、フィルタ済みリセッジブ、他のフィルタ済みドミナント、他のフィルタ済みリセッジブの 4 つのパルスで構成されます。最初のフィルタ済みドミナントパルスの後、バスモニタは、他のバス

ラフィックによってリセットされることなくフィルタ済みリセシブを待機し、2回目のフィルタ済みリセシブパルスまで同じ動作を行います。2番目のフィルタ済みリセシブパルスを受信すると、WUPが認識されます。RXDは、その後のドミナントパルスで永続的にLowに設定されます。

ドミナントまたはリセシブを「フィルタ済み」と見なすには、バスが t_{WK_FILTER} 時間より長い間、その状態にある必要があります。 t_{WK_FILTER} の変動により、以下のシナリオが適用されます。 $t_{WK_FILTER(MIN)}$ より短いバス状態は、WUPの一部として検出されることはないとため、ウェーク要求は生成されません。 $t_{WK_FILTER(MIN)}$ と $t_{WK_FILTER(MAX)}$ の間のバス状態時間は、WUPの一部として検出され、ウェークアップ要求が生成されることがあります。 $t_{WK_FILTER(MAX)}$ を超えるバス状態が常にWUPの一部として検出されるため、ウェーク要求が生成されます。ウェークアップパターンのタイミング図については、図7-14を参照してください。

WUPに使用されるパターンおよび t_{WK_FILTER} 時間ににより、ノイズやバス固着ドミナント故障が誤ったウェイク要求を引き起こすことを防止しながら、任意の有効なメッセージによってウェーク要求を開始できます。

ISO 11898-2:2024 規格では、1Mbps のアービトレーションを有効にするためのウェークアップフィルタ時間が定義されています。

堅牢性の層を追加し、誤ウェークアップを防止するために、本デバイスはウェークアップタイムアウト機能を実装しています。リモートウェークアップイベントが正常に発生するには、タイムアウト値 $t \leq t_{WK_TIMEOUT}$ 内に WUP 全体を受信する必要があります。そうでない場合、内部ロジックはリセットされ、トランシーバはウェークアップせずに現在の状態のままになります。その後、このセクションで説明した制約に従って、完全なパターンを再び送信する必要があります。ウェイクタイムアウト機能付きウェークアップパターンのタイミング図については、図7-14を参照してください。




図 7-14. $t_{WK_TIMEOUT}$ によるウェークアップパターン (WUP)

7.4.4 ドライバおよびレシーバ機能

デバイスのデジタル ロジック入出力レベルは、 V_{CC} を基準とした CMOS レベルです。TCAN6062V-Q1 では、これらは 1.8V、2.5V、3.3V、5V 電源を持つ MCU との互換性を持つ V_{IO} を基準としています。

表 7-5. ドライバ機能表

デバイス モード	ドライバ/レシーバ モード ⁽¹⁾	TXD 入力	バス出力		駆動されているバスの状態 ⁽⁴⁾
			CANH	CANL	
正常	SIC モード	Low	High	Low	ドミナント
		High または open	ハイインピーダンス	ハイインピーダンス	バイアスリセッショップ
	FAST TX モード	PWM Low ⁽²⁾	High	Low	Level_0
		PWM High ⁽²⁾	Low	High	Level_1
	FAST RX モード	PWM ⁽²⁾	ハイインピーダンス	ハイインピーダンス	バイアスリセッショップ
スタンバイ		X ⁽³⁾	ハイインピーダンス	ハイインピーダンス	グランドにバイアス

(1) ドライバ/レシーバ モードの概要については、[セクション 7.4.2](#) および [セクション 7.4.3](#) を参照

(2) [セクション 7.3.3.4](#) を参照

(3) X = 無関係です

(4) バス状態とバイアスについては、[図 7-4](#)、[図 7-5](#)、[図 7-6](#) を参照

表 7-6. レシーバ機能表

デバイス モード	ドライバ/レシーバ モード	CAN 差動入力 $V_{ID} = V_{CANH} - V_{CANL}$	バスの状態	RXD ピン	
正常	SIC モード	$V_{ID} \geq 0.9\text{ V}$	ドミナント	Low	
		$0.5\text{ V} < V_{ID} < 0.9\text{ V}$	未定義	未定義	
		$V_{IT(OOB)} < V_{ID} \leq 0.5\text{ V}$	リセッショップ	High	
		オープン ($V_{ID} \approx 0\text{ V}$)	オープン		
		$V_{ID} \leq V_{IT(OOB)}$	範囲外 ⁽¹⁾	Low	
スタンバイ	FAST TX モード または FAST RX モード	$V_{ID} \geq 0.1\text{ V}$	Level_0	Low	
		$-0.1\text{ V} < V_{ID} < 0.1\text{ V}$	未定義	未定義	
		オープン ($V_{ID} \approx 0\text{ V}$)	オープン		
		$V_{ID} \leq -0.1\text{ V}$	Level_1	High	
スタンバイ		$V_{ID} \geq 1.15\text{ V}$	ドミナント	High Low リモートウェーク イベント が発生した場合 図 7-14 を参照	
		$0.4\text{ V} < V_{ID} < 1.15\text{ V}$	未定義		
		$V_{ID} \leq 0.4\text{ V}$	リセッショップ		
		オープン ($V_{ID} \approx 0\text{ V}$)	オープン		

(1) 「範囲外 (OOB) コンバレータ」を参照

8 アプリケーションと実装

注

以下のアプリケーション情報は、テキサス・インスツルメンツの製品仕様に含まれるものではなく、テキサス・インスツルメンツはその正確性も完全性も保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。また、お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

8.1 代表的なアプリケーション

TCAN6062-Q1 は通常、CAN プロトコルのデータリンク層を担当する CAN コントローラを含むホストマイクロプロセッサを備えたアプリケーションで使用されます。ISO 11898-1:2024 規格で規定されているように、CAN XL を実装するシステムの場合は、CAN コントローラが CAN XL をサポートしている必要があります。CAN XL コントローラは、CAN XL フレームの送受信中に TCAN6062-Q1 を FAST TX モードと FAST RX モードに切り替えるために必要な PWM 信号を生成できます。例として 図 8-4 に示されているように、TCAN6062-Q1 は、ISO 11898-1 の現行版か旧版または類似の CAN プロトコル規格で定義されている通り、CAN CC (Classic CAN) または CAN FD (CAN with Flexible Data Rate) をサポートする CAN コントローラでも使用できます。TCAN6062-Q1 は、これらのプロトコルで使用されるデータレートおよび通信方法については、SIC モードのままでです。

図 8-1 に、5V コントローラアプリケーションの一般的な構成を示します。バス終端を、説明のために示します。




図 8-1. 5V の I/O 接続を使用したトランシーバアプリケーション

8.1.1 設計要件

8.1.1.1 CAN の終端

終端として、ケーブル上または終端ノード内のいずれかで、バスの端に单一の 120Ω 抵抗を配置することができます。バスの同相電圧のフィルタリングと安定化が必要な場合は、分割終端を使用することができます。[図 8-2](#) を参照してください。分割終端は、差動信号ラインに存在する可能性があるより高い周波数の同相ノイズをフィルタリングすることで、ネットワークの電磁放射の挙動を改善します。




図 8-2. CAN バス終端の概念

8.1.2 設計手順の詳細

8.1.2.1 パスの負荷、長さ、ノード数

代表的な CAN アプリケーションでは、最大バス長は 40 メートル、最大スタブ長は 0.3m です。ただし、注意深く設計すれば、より長いケーブル、より長いスタブ長、より多くのノードをバスに接続することができます。ノード数が多い場合は、**TCAN6062-Q1** のような高入力インピーダンスのトランシーバが必要になります。さらに、**TCAN6062(V)-Q1** には SIC および FAST TX があり、特定のネットワークサイズでは信号のリンギングが減衰するため、より高いデータレートを実現できます。

CAN XL は、CAN FD またはイーサネット 10BASE-T システムで実現可能なデータスループットより高いデータスループットを必要とするポイントツー ポイントまたはマルチポイント ネットワークでの使用を意図しています。この高速接続をゾーンアーキテクチャで使用することで、CAN トラフィックを他のプロトコルに変換する必要なしに、他の低速ネットワークを互いに接続できます。ゾーンシステムは、CAN FD、イーサネット、CAN XL の組み合わせを使用し、多数のデバイスで高信頼性接続を実現できます。

多くの CAN の組織および規格は、元の ISO 11898-2 規格外のアプリケーションへと CAN の使用を拡大してきました。この場合、データレート、ケーブル長、バスの寄生負荷にシステム レベルのトレードオフの決定を下しました。これらの CAN システム レベル仕様の例としては、ARINC 825、CANopen、DeviceNet、SAE J2284、SAE J1939、NMEA 2000 などがあります。

CAN ネットワークのシステム設計は、一連のトレードオフです。ISO 11898-2:2024 Annex A 仕様では、ドライバの差動出力は $45\Omega \sim 65\Omega$ の範囲のバス負荷により規定されており、この場合、差動出力は $1.5V$ を上回る必要があります。このバス負荷範囲は、Annex A によって 45Ω に拡張されており、CAN XL アプリケーションを対象とした追加のトランシーバ設計仕様が含まれています。**TCAN6062-Q1** ファミリは、 45Ω まで $1.5V$ の要件を満たすように規定されています。この広いドライバ能力により、Cat5 や同軸ケーブル アプリケーションなど、 50Ω 終端を使用する使用事例が可能です。

TCAN6062-Q1 の差動入力抵抗は最小で $40k\Omega$ です。100 個の **TCAN6062-Q1** トランシーバをバス上で並列に接続する場合は、公称 60Ω のバス終端と並列に 400Ω の差動負荷に相当し、合計バス負荷は約 52Ω になります。したがって、**TCAN6062-Q1** ファミリは理論的には単一のバスセグメントで 100 を超えるトランシーバをサポートします。ただし、

CAN ネットワークの設計では、システムおよびケーブル配線全体での信号損失、寄生負荷、タイミング、ネットワークの不均衡、グランドオフセット、および信号の完全性に対してマージンを与える必要があるため、実際の最大ノード数は通常、少なくなります。また、バス長は、慎重なシステム設計およびデータレートとのトレードオフにより、40m を超えて延長することもできます。たとえば、CANopen ネットワーク設計ガイドラインによると、終端抵抗やケーブル配線を変更し、64 ノード未満にし、データレートを大幅に低下させてもいい場合、ネットワークを最大 1km にすることができます。

CAN ネットワーク設計におけるこの柔軟性は、元の ISO 11898-2 CAN 規格に基づいて構築されたさまざまな拡張規格および追加規格の重要な強みの 1 つです。ただし、この柔軟性を使用する場合は、堅牢なネットワーク動作のために適切なネットワーク設計を行う責任が CAN ネットワークシステムの設計者に課されます。




図 8-3. 代表的な CAN XL バス




図 8-4. CAN SIC と CAN XL トランシーバを搭載した標準的な CAN FD バス

8.2 システム例

TCAN6062(V)-Q1 CAN トランシーバは通常、CAN プロトコルのリンク層部分を含むホスト コントローラまたは FPGA を搭載したアプリケーションで使用されます。図 8-5 に、1.8V、2.5V、または 3.3V アプリケーションを示します。バス終端を、説明のために示します。




図 8-5. 1.8V、2.5V、3.3V IO 接続を使用した代表的なトランシーバ アプリケーション

8.3 電源に関する推奨事項

デバイス トランシーバーは、4.75V ~ 5.25V のメイン V_{CC} 入力電圧電源範囲で動作するように設計されています。TCAN6062V-Q1 は、1.71V ~ 5.5V の範囲向けに設計された IO レベル シフト電源入力 V_{IO} を実装しています。両方の電源入力を適切にレギュレートする必要があります。デカップリング容量 (標準値: 100nF) は、バイパスコンデンサに加えて、CAN トランシーバのメイン V_{CC} 電源ピンの近くに配置する必要があります。デカップリングコンデンサ (標準値: 100nF) は、バイパスコンデンサに加えて、CAN トランシーバの V_{IO} 電源ピンの近くに配置する必要があります。

8.4 レイアウト

8.4.1 レイアウトのガイドライン

- 保護回路をバスコネクタの近くに配置し、ノイズ過渡が基板全体に伝播するのを防止します。このレイアウト例では、オプションの過渡電圧抑制(TVS)ダイオード D1 を示しています。システムレベルの要件がトランシーバの規定定格を超える場合に実装できます。この例では、オプションのバスフィルタコンデンサ C4、および C5 も示しています。
- 信号路の方向に向けて保護部品を設計します。過渡電流を信号路から強制的に迂回させて保護デバイスに到達させないでください。
- デカップリングコンデンサは、トランシーバの電源ピン V_{CC} および V_{IO} にできるだけ近づけて配置してください。
- 実効ビアインダクタンスを最小化するため、バイパスコンデンサと保護デバイスの V_{CC} およびグランド接続には少なくとも 2 つのビアを使用します。

注

高周波電流は、抵抗が最小ではなく、インピーダンスが最小であるパスに追従する傾向があることに注意してください。

- このレイアウト例は、CAN ノードに分割終端を実装する方法を示しています。終端は 2 つの抵抗 R4 と R5 に分割され、終端の中央タップまたは分割タップはコンデンサ C3 を介してグランドに接続されます。分割終端は、バスの同相フィルタリングを提供します。終端抵抗に必要な終端の概念と電力定格の詳細については、『CAN 終端』および『CAN パスの短絡電流制限』を参照してください。

8.4.2 レイアウト例




図 8-6. レイアウト例

9 デバイスおよびドキュメントのサポート

9.1 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、www.tij.co.jp のデバイス製品フォルダを開いてください。右上の【アラートを受け取る】をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、修正されたドキュメントに含まれている改訂履歴をご覧ください。

9.2 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計で必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの[使用条件](#)を参照してください。

9.3 商標

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

9.4 静電気放電に関する注意事項



この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことをお勧めします。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

9.5 用語集

テキサス・インスツルメンツ用語集

この用語集には、用語や略語の一覧および定義が記載されています。


10 改訂履歴

日付	改訂	注
September 2025	*	初期改訂


11 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのプラウザ版を使用している場合は、画面左側の説明をご覧ください。

11.1 テープおよびリール情報




QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE



デバイス	パッケージ タイプ	パッケージ 図	ピン	SPQ	リール 直径 (mm)	リール 幅 W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	ピン 1 の 象限
TCAN6062VDRQ1	SOIC	D	8	2500	330.0	12.5	6.4	5.2	2.1	8.0	12.0	Q1
TCAN6062VDRBRQ1	SON	DRB	8	3000	330.0	12.4	3.3	3.3	1.0	8.0	12.0	Q1

TAPE AND REEL BOX DIMENSIONS



デバイス	パッケージタイプ	パッケージ図	ピン	SPQ	長さ (mm)	幅 (mm)	高さ (mm)
TCAN6062VDRQ1	SOIC	D	8	2500	340.5	336.1	25.0
TCAN6062VDRBRQ1	SON	DRB	8	3000	346.0	346.0	35.0




D0008B

PACKAGE OUTLINE

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT




ADVANCE INFORMATION

EXAMPLE BOARD LAYOUT

D0008B

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



4221445/C 02/2019

NOTES: (continued)


6. Publication IPC-7351 may have alternate designs.
7. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

EXAMPLE STENCIL DESIGN

D0008B

SOIC - 1.75 mm max height

SMALL OUTLINE INTEGRATED CIRCUIT



NOTES: (continued)

8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.


DRB0008F



PACKAGE OUTLINE

VSON - 1 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



4222121/C 10/2016

NOTES:

- All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
- This drawing is subject to change without notice.
- The package thermal pad must be soldered to the printed circuit board for thermal and mechanical performance.


www.ti.com

EXAMPLE BOARD LAYOUT

DRB0008F

VSON - 1 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



NOTES: (continued)

4. This package is designed to be soldered to a thermal pad on the board. For more information, see Texas Instruments literature number SLUA271 (www.ti.com/lit/slua271).
5. Vias are optional depending on application, refer to device data sheet. If any vias are implemented, refer to their locations shown on this view. It is recommended that vias under paste be filled, plugged or tented.


ADVANCE INFORMATION

EXAMPLE STENCIL DESIGN

DRB0008F

VSON - 1 mm max height

PLASTIC SMALL OUTLINE - NO LEAD



4222121/C 10/2016

NOTES: (continued)

6. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.

www.ti.com

重要なお知らせと免責事項

テキサス・インスツルメンツは、技術データと信頼性データ（データシートを含みます）、設計リソース（リファレンス デザインを含みます）、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかかわらず拒否します。

これらのリソースは、テキサス・インスツルメンツ製品を使用する設計の経験を積んだ開発者への提供を意図したものです。(1) お客様のアプリケーションに適した テキサス・インスツルメンツ製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている テキサス・インスツルメンツ製品を使用するアプリケーションの開発の目的でのみ、テキサス・インスツルメンツはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。テキサス・インスツルメンツや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、テキサス・インスツルメンツおよびその代理人を完全に補償するものとし、テキサス・インスツルメンツは一切の責任を拒否します。

テキサス・インスツルメンツの製品は、[テキサス・インスツルメンツの販売条件](#)、または ti.com やかかる テキサス・インスツルメンツ製品の関連資料などのいづれかを通じて提供する適用可能な条項の下で提供されています。テキサス・インスツルメンツがこれらのリソースを提供することは、適用されるテキサス・インスツルメンツの保証または他の保証の放棄の拡大や変更を意味するものではありません。

お客様がいかなる追加条項または代替条項を提案した場合でも、テキサス・インスツルメンツはそれらに異議を唱え、拒否します。

郵送先住所: Texas Instruments, Post Office Box 655303, Dallas, Texas 75265

Copyright © 2025, Texas Instruments Incorporated

PACKAGING INFORMATION

Orderable part number	Status (1)	Material type (2)	Package Pins	Package qty Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
PTCAN6062DRBRQ1	Active	Preproduction	SON (DRB) 8	3000 LARGE T&R	-	Call TI	Call TI	-40 to 150	
PTCAN6062DRQ1	Active	Preproduction	SOIC (D) 8	3000 LARGE T&R	-	Call TI	Call TI	-40 to 150	
PTCAN6062VDRBRQ1	Active	Preproduction	SON (DRB) 8	3000 LARGE T&R	-	Call TI	Call TI	-40 to 150	
PTCAN6062VDRQ1	Active	Preproduction	SOIC (D) 8	3000 LARGE T&R	-	Call TI	Call TI	-40 to 150	

⁽¹⁾ **Status:** For more details on status, see our [product life cycle](#).

⁽²⁾ **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

⁽³⁾ **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

⁽⁴⁾ **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

⁽⁵⁾ **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.

⁽⁶⁾ **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.

Important Information and Disclaimer: The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.

重要なお知らせと免責事項

TIは、技術データと信頼性データ(データシートを含みます)、設計リソース(リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Webツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかかわらず拒否します。

これらのリソースは、TI製品を使用する設計の経験を積んだ開発者への提供を意図したもので、(1)お客様のアプリケーションに適したTI製品の選定、(2)お客様のアプリケーションの設計、検証、試験、(3)お客様のアプリケーションに該当する各種規格や、その他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されているTI製品を使用するアプリケーションの開発の目的でのみ、TIはその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TIや第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TIおよびその代理人を完全に補償するものとし、TIは一切の責任を拒否します。

TIの製品は、[TIの販売条件](#)、[TIの総合的な品質ガイドライン](#)、[ti.com](#)またはTI製品などに関連して提供される他の適用条件に従い提供されます。TIがこれらのリソースを提供することは、適用されるTIの保証または他の保証の放棄の拡大や変更を意味するものではありません。TIがカスタム、またはカスタマー仕様として明示的に指定していない限り、TIの製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TIはそれらに異議を唱え、拒否します。

Copyright © 2025, Texas Instruments Incorporated

最終更新日：2025年10月