


# TLA431、TLA432 負荷全体が静電容量性の場合でも安定、高精度プログラマブルリファレンス

## 1 特長

- 出力コンデンサ不要
- 負荷がすべて容量性負荷でも安定
- 25°C での基準電圧の許容公差
  - 1% (A グレード)
- 可変出力電圧:  $V_{ref} \sim 36V$
- 40°C~125°Cで動作
- 標準温度ドリフト (TLA43xA)
  - 8mV (I 温度)
  - 11mV (Q 温度)
- 低い出力ノイズ
- 標準出力インピーダンス:  $0.2 \Omega$
- シンク電流能力:  $0.2mA \sim 100mA$
- 業界標準の TL431 および TL432 デバイスとピン互換
- 超小型 DRL パッケージで供給

## 2 アプリケーション

- ラック サーバーの電源
- 産業用 AC/DC
- AC インバータと VF ドライブ
- サーボ ドライブ制御モジュール
- ノート PC 向け電源アダプタの設計



概略回路図

## 3 説明

TLA431 および TLA432 デバイスは、3 端子の可変シャントレギュレータで、全容量性負荷に対して安定して動作します。このデバイスは業界標準の TL431 および TL432 とピン互換ですが、全容量性負荷をサポートするために安定性が向上しています。出力カソード電圧は、2 個の外付け抵抗を使用して、 $V_{ref}$  (2.495V)~36V の範囲にある任意の値に設定できます。これらのデバイスの出力インピーダンスは  $0.2\Omega$  (標準値) です。これらのデバイスは、アクティブ出力回路により、非常にシャープな電源オン特性を持ち、オンボード レギュレーション、可変電源、スイッチング電源など多くの用途において、ツエナー ダイオードの優れた代替品となります。TLA431 は、低電圧監視用のコンバーラタとしても機能します。TLA431 の内部アンプと基準電圧は、絶縁フォトカプラー フライバック電源でエラー アンプを使用します。TLA432 デバイスの機能と電気的仕様は、TLA431 デバイスと完全に同じです。

TLA431 および TLA432 デバイスは I と Q の 2 つの温度グレードで仕様が規定されており、また、これらのデバイスは全温度範囲にわたって安定したリファレンス電圧を示します。

### パッケージ情報

部品番号	パッケージ(ピン) <sup>(1)</sup>	パッケージ サイズ <sup>(2)</sup>
TLA431	DBZ (SOT-23, 3)	2.90mm × 1.30mm
TLA432	DBZ (SOT-23, 3)	2.90mm × 1.30mm
TLA431	SOT5X3 (6)	1.20mm × 1.60mm

(1) 利用可能なすべてのパッケージについては、データシートの末尾にある注文情報を参照してください。

(2) パッケージ サイズ(長さ × 幅)は公称値であり、該当する場合はピンも含まれます。



このリソースの元の言語は英語です。翻訳は概要を便宜的に提供するもので、自動化ツール(機械翻訳)を使用していることがあり、TI では翻訳の正確性および妥当性につきましては一切保証いたしません。実際の設計などの前には、ti.com で必ず最新の英語版をご参照くださいますようお願いいたします。

English Data Sheet: [SNVSCR4](#)

## 目次

1 特長	1	8.3 機能説明	13
2 アプリケーション	1	8.4 デバイスの機能モード	14
3 説明	1	9 アプリケーションと実装	15
4 デバイス比較表	3	9.1 アプリケーション情報	15
5 ピン構成および機能	4	9.2 代表的なアプリケーション	15
6 仕様	5	9.3 システム例	19
6.1 絶対最大定格	5	9.4 電源に関する推奨事項	20
6.2 ESD 定格	5	9.5 レイアウト	21
6.3 推奨動作条件	5	10 デバイスおよびドキュメントのサポート	22
6.4 熱に関する情報	5	10.1 デバイスの命名規則	22
6.5 電気的特性	6	10.2 ドキュメントのサポート	22
6.6 代表的特性	7	10.3 ドキュメントの更新通知を受け取る方法	22
7 パラメータ測定情報	10	10.4 サポート・リソース	22
7.1 温度係数	10	10.5 商標	22
7.2 ダイナミック インピーダンス	11	10.6 静電気放電に関する注意事項	22
8 詳細説明	13	10.7 用語集	22
8.1 概要	13	11 改訂履歴	23
8.2 機能ブロック図	13	12 メカニカル、パッケージ、および注文情報	23

## 4 デバイス比較表

表 4-1. デバイスの比較

デバイスのピン配置	初期精度	動作時周囲温度 (T <sub>A</sub> )
TLA431	A: 1%	I: -40°C ~ 85°C
TLA432		Q: -40°C ~ 125°C

## 5 ピン構成および機能




図 5-1. DBZ パッケージ、  
3 ピン SOT-23、 TLA431 (上面図)




図 5-2. DBZ パッケージ、  
3 ピン SOT-23、 TLA432 (上面図)




図 5-3. DRL パッケージ、  
6 ピン SOT-563、 TLA431 (上面図)

表 5-1. ピンの機能

名称	ピン			タイプ <sup>(1)</sup>	説明
	TLA431		TLA432		
	DBZ	DRL	DBZ		
ANODE	3	6	3	O	共通ピン、通常 GND に接続
CATHODE	1	1	2	I/O	シャント電流 / 電圧入力
DNC	-	2	-	-	接続しない
NC	-	3, 4	-	-	無接続
REF	2	5	1	I	共通アノードに対するスレッショルド

(1) O = 出力、I = 入力、I/O = 双方向

## 6 仕様

### 6.1 絶対最大定格

自由気流での動作温度範囲内 (特に記述のない限り)<sup>(1)</sup>

			最小値	最大値	単位
$V_{KA}$	カソード電圧 <sup>(2)</sup>			37	V
$I_{KA}$	連続カソード電流範囲		-100	150	mA
$I_{I(ref)}$	基準入力電流		-0.05	10	mA
$T_J$	動作時の接合部温度範囲		-40	150	C
$T_{stg}$	保管温度範囲		-65	150	C

- (1) 「絶対最大定格」外での操作は、デバイスに恒久的な損傷を引き起こす可能性があります。「絶対最大定格」は、これらの条件において、または「推奨動作条件」に示された値を超える他のいかなる条件でも、本製品が正しく動作することを暗に示すものではありません。「絶対最大定格」の範囲内であっても「推奨動作条件」の範囲外で使用した場合、本デバイスは完全に機能するとは限らず、このことが本デバイスの信頼性、機能性、性能に影響を及ぼし、デバイスの寿命を短縮する可能性があります。
- (2) すべての電圧値は、特に記述のない限り、ANODE 端子を基準とします。

### 6.2 ESD 定格

			値	単位	
$V_{(ESD)}$	静電放電	人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 に準拠 <sup>(1)</sup>	DBZ パッケージ	±2000	V
		人体モデル (HBM)、ANSI/ESDA/JEDEC JS-001 に準拠 <sup>(1)</sup>	DRL パッケージ	±1500	
		荷電デバイス モデル (CDM)、JEDEC 仕様 JESD22- ±1000 VC101 <sup>(2)</sup> に準拠	±1000		

- (1) JEDEC のドキュメント JEP155 に、500V HBM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。
- (2) JEDEC のドキュメント JEP157 に、250V CDM では標準の ESD 管理プロセスで安全な製造が可能であると規定されています。

### 6.3 推奨動作条件

(1) を参照

			最小値	最大値	単位
$V_{KA}$	カソード電圧		$V_{REF}$	36	V
$I_{KA}$	連続カソード電流範囲		0.2	100	mA
$T_A$	自由気流での動作温度	TLA43xxI	-40	85	C
		TLA43xxQ	-40	125	C

- (1) 最大消費電力は  $T_{J(max)}$ 、 $\theta_{JA}$ 、 $T_A$  の関数となります。最大許容消費電力と、許容される周囲温度との関係式は、 $P_D = (T_{J(max)} - T_A)/\theta_{JA}$  です。絶対最大定格  $T_J = 150^\circ\text{C}$ での動作は、信頼性に影響を与える可能性があります。

### 6.4 热に関する情報

熱評価基準 <sup>(1)</sup>		TLA43x		単位
		DBZ	DRL	
		3 ピン	6 ピン	
$R_{\theta JA}$	接合部から周囲への熱抵抗	218.8	191.8	C/W
$R_{\theta JC(top)}$	接合部からケース (上面) への熱抵抗	115.8	98.0	C/W
$R_{\theta JB}$	接合部から基板への熱抵抗	53.1	143.0	C/W
$\Psi_{JT}$	接合部から上面への特性抵抗	16.6	8.83	C/W
$\Psi_{JB}$	接合部から基板への特性評価抵抗	52.6	141.62	C/W

- (1) 従来および最新の熱評価基準の詳細については、『半導体および IC パッケージの熱評価基準』アプリケーション ノートを参照してください。

## 6.5 電気的特性

推奨動作条件範囲内、 $T_A = 25^\circ\text{C}$  (特に記述のない限り)

パラメータ	テスト回路	テスト条件		最小値	標準値	最大値	単位	
$V_{\text{ref}}$	リファレンス電圧	図 7-1 を参照	$V_{\text{KA}} = V_{\text{ref}}, I_{\text{KA}} = 10\text{mA}$	TLA43xAx デバイス	2470	2495	2520	mV
$V_{I(\text{dev})}$	全温度範囲にわたる基準入力電圧の偏差 <sup>(1)</sup>	図 7-1 を参照	$V_{\text{KA}} = V_{\text{ref}}, I_{\text{KA}} = 10\text{mA}, -40^\circ\text{C} < T_J < 85^\circ\text{C}$	TLA43xxI デバイス		8	17	mV
$V_{I(\text{dev})}$	全温度範囲にわたる基準入力電圧の偏差 <sup>(1)</sup>	図 7-1 を参照	$V_{\text{KA}} = V_{\text{ref}}, I_{\text{KA}} = 10\text{mA}, -0^\circ\text{C} < T_J < 90^\circ\text{C}$	TLA43xxQ デバイス		5	13	mV
$V_{I(\text{dev})}$	全温度範囲にわたる基準入力電圧の偏差 <sup>(1)</sup>	図 7-1 を参照	$V_{\text{KA}} = V_{\text{ref}}, I_{\text{KA}} = 10\text{mA}, -40^\circ\text{C} < T_J < 125^\circ\text{C}$	TLA43xxQ デバイス		11	20	mV
$\Delta V_{\text{ref}} / \Delta V_{\text{KA}}$	カソード電圧変動に対する基準電圧変動の比率	図 7-2 を参照	$I_{\text{KA}} = 10\text{mA}$	$\Delta V_{\text{KA}} = 10\text{V} - V_{\text{ref}}$		-1.4	-2.7	mV/V
				$\Delta V_{\text{KA}} = 36\text{V} - 10\text{V}$		-1	-2	mV/V
$I_{\text{ref}}$	基準入力電流	図 7-2 を参照	$I_{\text{KA}} = 10\text{mA}, R1 = 10\text{k}\Omega, R2 = \infty$			2	4	μA
$I_{I(\text{dev})}$	全温度範囲にわたる基準入力電圧の偏差 <sup>(1)</sup>	図 7-2 を参照	$I_{\text{KA}} = 10\text{mA}, R1 = 10\text{k}\Omega, R2 = \infty$			0.8	2.5	μA
$I_{\text{min}}$	レギュレーションのための最小カソード電流	図 7-1 を参照	$V_{\text{KA}} = V_{\text{ref}}$			0.15	0.2	mA
$I_{\text{off}}$	オフ状態のカソード電流	図 7-3 を参照	$V_{\text{KA}} = 36\text{V}, V_{\text{ref}} = 0$			0.1	0.5	μA
$ Z_{\text{KA}} $	ダイナミックインピーダンス <sup>(2)</sup>	図 7-1 を参照	$V_{\text{KA}} = V_{\text{ref}}, I_{\text{KA}} = 1\text{mA} \sim 100\text{mA}$			0.2	0.5	Ω

- (1) 偏差パラメータ  $V_{I(\text{dev})}$  および  $I_{I(\text{dev})}$  は、定格温度範囲の全体において得られる、最大値と最小値との差で定義されます。 $V_{I(\text{dev})}$  の詳細、および  $V_{I(\text{dev})}$  との平均温度係数との関係については、[パラメータ測定情報](#)を参照してください。
- (2) ダイナミックインピーダンスは、 $|Z_{\text{KA}}| = \Delta V_{\text{KA}} / \Delta I_{\text{KA}}$  で定義されます。 $|Z_{\text{KA}}|$  の詳細、および  $V_{\text{KA}}$  と  $V_{\text{KA}}$  の関係については、[パラメータ測定情報](#)を参照してください。

## 6.6 代表的特性

高温時および低温時のデータは、各種デバイスの推奨される自由気流の動作時温度範囲内でのみ適用されます。




図 6-1. リファレンス電圧と自由気流温度との関係




図 6-2. カソード電流とカソード電圧との関係




図 6-3. カソード電流とカソード電圧との関係




図 6-4. カソード電圧変動に対する基準電圧変動の比率と自由気流温度との関係




図 6-5. 小信号電圧増幅率と周波数との関係




図 6-6. 電圧増幅のテスト回路




図 6-7. リファレンス インピーダンスと周波数との関係




図 6-8. リファレンス インピーダンスのテスト回路




図 6-9. パルス応答




図 6-10. パルス応答のテスト回路






図 6-11. 安定性境界条件



TEST CIRCUIT FOR CURVE A



TEST CIRCUIT FOR CURVES B, C, AND D

図 6-12. 安定動作境界条件のテスト回路

## 7 パラメータ測定情報




図 7-1.  $V_{KA} = V_{ref}$  のテスト回路




図 7-2.  $V_{KA} > V_{ref}$  のテスト回路




図 7-3.  $I_{off}$  のテスト回路

### 7.1 温度係数

全温度範囲にわたる基準電圧  $V_{ref}$  の偏差が、 $V_{I(dev)}$  です。この  $V_{I(dev)}$  というパラメータを使用して、デバイスの温度係数を求めることができます。基準入力電圧の全温度範囲での平均温度係数  $\alpha_{V_{ref}}$  は、次のように定義されます。

$$|\alpha_{V_{ref}}| \left( \frac{\text{ppm}}{\text{°C}} \right) = \frac{\left[ \frac{V_{I(dev)}}{V_{ref \text{ at } 25^{\circ}\text{C}}} \right] \times 10^6}{\Delta T_A} \quad (1)$$

- $\Delta T_A$  はデバイスの定格動作温度範囲です
- $\alpha_{V_{ref}}$  の正負は、最小  $V_{ref}$  と最大  $V_{ref}$  のどちらが低い温度で発生するかによって決まります

$$\left| \alpha_{V_{ref}} \left( \frac{\text{ppm}}{\text{°C}} \right) \right| = \frac{\left( \frac{V_{I(\text{dev})}}{V_{ref} \text{ at } 25 \text{ °C}} \right) \times 10^6}{\Delta T_A}$$

where:

$\Delta T_A$  is the rated operating temperature range of the device.




図 7-4.  $\alpha_{V_{ref}}$  平均温度係数

フルレンジの温度係数は平均であるため、定格動作温度範囲のいずれかのサブセクションで、平均より大きい値または小さい値を得ることができます。温度係数の詳細については、『電圧リファレンス選択の基礎』ホワイトペーパーを参照してください。

## 7.2 ダイナミック インピーダンス

ダイナミック インピーダンスは、次のように定義されます。

$$|Z_{KA}| = \frac{\Delta V_{KA}}{\Delta I_{KA}} \quad (2)$$

2 つの外部抵抗を使用する場合 (図 6-8 を参照)、回路の総ダイナミック インピーダンスは、

$$|z'| = \frac{\Delta V}{\Delta I} \quad (3)$$

ほぼ次と等しくなります。

$$|Z_{KA}| \left[ 1 + \frac{R_1}{R_2} \right] \quad (4)$$

デバイスの  $V_{KA}$  は、ダイナミック インピーダンスの影響を受けることがあります。 $V_{KA}$  について、デバイスのテスト電流  $I_{test}$  は、セクション 6.5 で規定されています。 $I_{test}$  からの偏差により、出力  $V_{KA}$  に偏差が起きる可能性があります。図 7-5 に、ダイナミック インピーダンスが  $V_{KA}$  に与える影響を示します。




図 7-5. ダイナミック インピーダンス

## 8 詳細説明

### 8.1 概要

TLA431 および TLA432 デバイスは、3 端子の可変シャント レギュレータで、全容量性負荷に対して安定して動作します。この標準デバイスは、電源から信号経路まで幅広い用途で広く普及しており、高い汎用性で実績があります。このデバイスは業界標準の TLA431 とピン互換です。TLA431 は、高精度基準電圧付きオペアンプを含む本デバイスの主要部品に起因します。これらの主要部品は極めて基本的なアナログ ビルディング ブロックです。TLA431 は、容量性負荷に対する安定性が向上しています。外部部品を組み合わせることで、1 つの基準電圧、エラー アンプ、電流シンク、電圧ランプ、または基準電圧内蔵コンパレータとして TLA431 を使うことができます。

TLA431 は 2.495V ~ 36V のカソード電圧で動作 調整可能であるため、産業、車載、通信、コンピューティングの幅広い最終機器に最適な製品となっています。シャント レギュレータやエラー アンプとして使用するには、カソードピンに 0.2mA ( $I_{min}$  (最大値)) より大きい電流を供給する必要があります。この状態で、CATHODE ピンと REF ピンから帰還をかけることにより、内部基準電圧を複製できます。

TLA432 デバイスの機能と電気的仕様は、TLA431 デバイスと完全に同じです。TLA43xAI デバイスは -40°C ~ 85°C、TLA43xAQ デバイスは -40°C ~ 125°C の温度範囲で動作が規定されています。

### 8.2 機能ブロック図




図 8-1. 等価回路図

### 8.3 機能説明

TLA431 は、リファレンス ピンと仮想内部ピンの電圧差に基づいてシンク電流を出力する、内部基準電圧付きアンプで構成されています。このシンク電流は、内部ダーリントン ペアにより生成されます。このデバイスが最大電流 100mA をシンクできるように、ダーリントン ペアを使用しています。

十分な電圧ヘッドラム (2.495V 以上) とカソード電流 ( $I_{KA}$ ) で動作させた場合、TLA431 はリファレンス ピンの電圧を 2.495V に強制します。しかし、リファレンス ピンは 4 $\mu$ A 以上の  $I_{REF}$  を必要とするため、リファレンス ピンをフローティングにしておくことはできません(電気的特性を参照)。これは、リファレンス ピンを駆動することで、内部の npn にベース電流が供給され、初めて正常に動作するためです。

カソード ピンとリファレンス ピンから帰還をかけた場合、TLA431 はツェナー ダイオードのように機能し、カソードに供給される電流に応じて定電圧に安定化します。これは、内蔵アンプと基準電圧が正常動作領域に入るためです。開ループ、サーボ、またはエラー アンプに使用する場合も、TLA431 が正常な線形領域に入り、TLA431 に十分なゲインが得られるように、上記の帰還で必要とされたのと同量の電流を本デバイスに印加する必要があります。

カソードとアノードの間に outputコンデンサがなくとも、TLA431 は内部的に補償されます。

## 8.4 デバイスの機能モード

### 8.4.1 閉ループ

カソード / 出力電圧または電流が何らかの形でリファレンス / 入力ピンに帰還されている場合、TLA431 は閉ループで動作しています。TLA431 の大半の用途では、このように TLA431 を使用して固定電圧または電流を安定化します。帰還により、このデバイスはエラー アンプとして機能でき、出力電圧の一部を入力に戻し、出力電圧の一部を計算し、カソードを調整して目的のレギュレーションを維持します。これは、出力電圧が内部基準電圧と等しくなるように、出力電圧をリファレンスピンと(抵抗または直接帰還で)結び付けることで行ないます。

#### 8.4.1.1 安定性(閉ループ)

カソードとアノードの間に output コンデンサがなくとも、図 8-2 に示されているように、TLA431 は内部的に補償されます。また、TLA431 はカソードからアノードまで、すべての容量性負荷にわたって安定します。この中には、一般的な  $0.1\mu\text{F}$  コンデンサ負荷も含まれます。TLA431 は、 $10\mu\text{F}$  より大きいコンデンサまでの容量性負荷なしで安定して動作することがテストされています。安定性チャートとテスト構成については、図 6-11 を参照してください。




図 8-2. 負荷コンデンサ付きの TLA431

TLA431 は、REF がカソードから絶縁されているとき、REF ピンの容量に敏感です。安定した電圧レギュレーションを行うには、図 8-3 に示すように、REF ピンに容量を追加しないでください。




図 8-3. REF ピン上のコンデンサ付きの TLA431

### 8.4.2 開ループ(コンパレータ)

どんな形であっても、カソードまたは出力電圧または電流がリファレンスまたは入力ピンに帰還されていない場合、TLA431 は開ループで動作しています。適切なカソード電流 ( $I_{ka}$ ) が印加されていれば、TLA431 は図 9-4 に示す特性を有します。この構成ではゲインが非常に大きいため、TLA431 は通常、コンパレータとして使用されます。基準電圧を内蔵する TLA431 は、一定レベルの単一信号を監視するのに最適です。

## 9 アプリケーションと実装

### 注

以下のアプリケーション セクションにある情報は、TI の部品仕様に含まれるものではなく、TI はその正確性も完全性も保証いたしません。個々の目的に対する製品の適合性については、お客様の責任で判断していただくことになります。お客様は自身の設計実装を検証しテストすることで、システムの機能を確認する必要があります。

### 9.1 アプリケーション情報

このデバイスの用途および設定は多岐にわたるため、さまざまな状況があり、このデータシートでは詳しく解説できません。

アプリケーション ノート [可変シャント レギュレータのシャント電圧の設定 \(SLVA445\)](#) は、設計者がシャント電圧を設定して、このデバイスの最適な精度を実現するのに役立ちます。

### 9.2 代表的なアプリケーション

#### 9.2.1 シャント レギュレータ/基準電圧




図 9-1. シャント レギュレータ回路図

##### 9.2.1.1 設計要件

この設計例では、[表 9-2](#) に記載されているパラメータを入力パラメータとして使用します。

表 9-1. 設計パラメータ

設計パラメータ	数値の例
基準電圧初期精度	1.0%
電源電圧	24V
カソード電流 (Ik)	5mA
出力電圧レベル	2.5V ~ 36V
負荷容量	0.1μF
帰還抵抗値および精度 (R1 および R2)	10kΩ

##### 9.2.1.2 詳細な設計手順

TLA431 をシャント レギュレータとして使用する場合、以下を決定します。

- 入力電圧範囲
- 温度範囲
- 総合精度
- カソード電流
- 基準電圧初期精度
- 出力容量

### 9.2.1.2.1 出力 / カソード電圧の設定

カソード電圧を安定化電圧にプログラムするには、カソードピンとアノードピンの間に抵抗ブリッジをシャントし、その中間点をリファレンスピンにつなぐ必要があります。図 9-1 に示すように、R1 と R2 で抵抗ブリッジを構成します。シャントレギュレータ構成でのカソード / 出力電圧は、図 9-1 に示す式で概算できます。カソード電流を考慮すれば、カソード電圧をより正確に求めることができます。

$$V_0 = \left[ 1 + \frac{R1}{R2} \right] \times V_{REF} - I_{REF} \times R1 \quad (5)$$

この式が有効であるためには、TLA431 は十分な開ループゲインを確保してゲイン誤差を小さくできるように、TLA431 を完全にバイアスする必要があります。これは、「電気的特性」に示す  $I_{min}$  の仕様を満たすことで達成されます。

### 9.2.1.2.2 総合精度

ユニティゲイン ( $V_{KA}=V_{REF}$ ) を超える出力設定では、TLA431 は、 $V_{REF}$  以外の、全体の精度に影響を及ぼす可能性があるその他の誤差に敏感になります。次のエラーがあります：

- R1 と R2 の精度
- $V_{I(dev)}$  — 温度に対するリファレンス電圧の変化
- $\Delta V_{REF}/\Delta V_{KA}$  — カソード電圧変動に対するリファレンス電圧変動の比率
- $|Z_{KA}|$  — カソード電流によりカソード電圧を変動させるダイナミックインピーダンス

ワーストケースのカソード電圧は、すべての変数を考慮して決定できます。アプリケーションノート [可変シャントレギュレータのシャント電圧の設定 \(SLVA445\)](#) は、設計者がシャント電圧を設定して、このデバイスの最適な精度を実現するのに役立ちます。

### 9.2.1.2.3 起動時間

図 9-2 に示すように、TLA431 は約 2V まで高速に応答し、その後、設定した値までゆっくり充電します。

### 9.2.1.3 アプリケーション曲線




図 9-2. TLA431 の起動時の応答

### 9.2.2 基準電圧内蔵コンパレータ




図 9-3. コンパレータ アプリケーション回路図

#### 9.2.2.1 設計要件

この設計例では、表 9-2 に記載されているパラメータを入力パラメータとして使用します。

表 9-2. 設計パラメータ

設計パラメータ	数値の例
入力電圧範囲	0V ~ 5V
入力抵抗	10kΩ
電源電圧	24V
カソード電流 (I <sub>K</sub> )	5mA
出力電圧レベル	2V – V <sub>SUP</sub>
ロジック入力スレッショルド VIH/VIL	V <sub>L</sub>

#### 9.2.2.2 詳細な設計手順

TLA431 を基準電圧内蔵コンパレータとして使用する場合には次の事項を決定します。

- 入力電圧範囲
- 基準電圧精度
- 出力のロジック入力 HIGH/LOW レベル スレッショルド
- 電流ソース抵抗

##### 9.2.2.2.1 基本動作

図 9-3 に示す構成では、TLA431 がコンパレータとして機能し、V<sub>REF</sub> ピンの電圧を内部の仮想基準電圧と比較します。適切なカソード電流 (I<sub>K</sub>) が供給されると、TLA431 は十分な開ループ ゲインを確保できるので、高速に応答します。図 9-4 に示すように、R<sub>SUP</sub>=10kΩ (I<sub>KA</sub>=500μA) の条件では、R<sub>SUP</sub>=1kΩ (I<sub>KA</sub>=5mA) よりも応答が大幅に遅くなります。I<sub>min</sub> 付近、またはより低い状態で動作すると、ゲインが小さくなり、応答が遅くなる可能性があります。

##### 9.2.2.2.1.1 オーバードライブ

リファレンス ピンに供給されるオーバードライブ電圧が十分でない場合にも、応答が遅くなったり、不正確になる可能性があります。オーバードライブ電圧とは、内部仮想基準電圧から超過した電圧量をいいます。オーバードライブ電圧が大きいほど、TLA431 の応答時間は短くなります。

TLA431 をコンパレータとして使用する場合、想定される正の誤差 (A バージョンで +1.0%) を上回る値にトリップポイントを設定するのが推奨方法です。高速応答を実現するには、内部  $V_{REF}$  の 10% を超える値にトリップポイントを設定すれば十分です。

$V_{IN}$  から  $ref$  ピンへの電圧降下 (電圧の差) を最小にするため、 $10k\Omega$  未満の入力抵抗を使用して  $I_{ref}$  を供給します。

### 9.2.2.2.2 出力電圧およびロジック入力レベル

TLA431 をコンパレータとして適切に使用するには、受信ロジック デバイスがロジック出力を読み取ることができる必要があります。これは、入力 high/low レベル スレッショルド電圧レベル (一般に  $V_{IH}$  および  $V_{IL}$  と表示されます) を知ることにより可能になります。

図 9-4 に示すように、開ループ/コンパレータ モードでの TLA431 の出力 low レベル電圧は約 2V であり、一般に 5V 電源ロジックでは十分です。しかし、5V は、3.3V および 1.8V 電源ロジックでは機能しません。この問題には、抵抗分圧器を出力につないで、低電圧の受信ロジック デバイスが読み取れる電圧まで減衰させることで対応できます。

TLA431 はオープンコレクタであるため、TLA431 の出力 high 電圧は  $V_{SUP}$  と等しくなります。 $V_{SUP}$  が受信ロジックの最大入力電圧の許容公差をはるかに上回る場合は、送信ロジックの信頼性を確保するために出力を減衰させる必要があります。

出力に抵抗分圧器を使用するときには、必ず分圧抵抗 (図 9-3 の  $R1$  および  $R2$ ) の合計が  $R_{SUP}$  をはるかに上回るよう以し、電源オフ時に TLA431 が  $V_{SUP}$  に近い値までプルするのを妨げないようにしてください。

### 9.2.2.2.1 入力抵抗

この用途では、電源オン中に正常動作領域に入るのに必要なリファレンス電流 ( $I_{REF}$ ) をソースするために、TLA431 は入力抵抗を必要とします。 $ref$  ピンに実際に印加される電圧はです

$$V_{REF} = V_{IN} - I_{REF} \times R_{IN} \quad (6)$$

$I_{REF}$  は最大  $4\mu A$  であるため、抵抗は十分に小さくして、 $V_{IN}$  によって生じる  $I_{REF}$  の誤差を抑えることを推奨します。

### 9.2.2.3 アプリケーション曲線





図 9-4. さまざまなカソード電流での出力応答

### 9.3 システム例



A.  $R$  は、最小  $V_{(BATT)}$  で 0.2mA 以上のカソード電流を TLA431 に供給するように設計されています。

図 9-5. 高精度大電流シリーズ レギュレータ






図 9-6. 大電流シャント レギュレータ



A.  $R_b$  は 0.2mA 以上のカソード電流を TLA431 に供給するように設計されています。

図 9-7. 高効率高精度レギュレータ



A. 利用可能な  $V_{SUP}$  で必要な LED 輝度が得られ、かつ 0.2mA 以上のカソード電流を TLA431 に供給できるように  $R3$  および  $R4$  を選定します。

図 9-8. 電圧モニタ




図 9-9. 高精度電流リミッタ




図 9-10. 高精度定電流シンク

## 9.4 電源に関する推奨事項

TLA431を、負荷に電力を供給するリニアレギュレータとして使う場合、通常は出力/CATHODEピンにバイパスコンデンサを使用します。TLA431は、負荷がすべての容量性負荷で安定します。

最大カソード電流を超えないように、必ず供給電圧が電流制限されていることを確認してください。また、絶対最大定格を超えないように、Ref ピンに流し込む電流を制限してください。

高電流をシャントする用途では、カソードとアノードの配線長に注意し、配線幅を調整して適切な電流密度を確保してください。

## 9.5 レイアウト

### 9.5.1 レイアウトのガイドライン

ESR を制限するには、バイパス コンデンサは部品にできるだけ近付けて配置してください。電流を流す配線には流れる電流のトレースに応じた幅が必要とされますが、TLA431 の場合、これらの電流は小さくて済みます。

### 9.5.2 レイアウト例




図 9-11. TLA431 の DBZ レイアウトの例




図 9-12. TLA431 の DRL レイアウトの例

## 10 デバイスおよびドキュメントのサポート

### 10.1 デバイスの命名規則

TLA43x ファミリのすべての組み合わせを区別するため、テキサス・インスツルメンツは接尾辞と接頭辞を割り当てています。エコ プラン識別子は、鉛(Pb)フリー/グリーン デバイスを区別するために使った旧来の識別子です。詳細および注文可能な組み合わせについては、「[メカニカル、パッケージ、および注文情報](#)」の「付録:パッケージ オプション」を参照してください。

TLA43X X X XXX X				
Part Number	Initial Accuracy	Operating Temperature	Package Type	Package Quantity
1. TLA431	A: 1%	I: -40°C to 85°C	DBZ: SOT23-3	R: Reel
2. TLA432 (Alt Pin Out)		Q: -40°C to 125°C	DRL: SOT5X3-6	

### 10.2 ドキュメントのサポート

#### 10.2.1 関連資料

- テキサス インスツルメンツ、[可変シャント レギュレータのシャント電圧の設定アプリケーションノート](#)
- テキサス インスツルメンツ、[電圧リファレンス選定の基礎ホワイト ペーパー](#)

### 10.3 ドキュメントの更新通知を受け取る方法

ドキュメントの更新についての通知を受け取るには、[www.tij.co.jp](http://www.tij.co.jp) のデバイス製品フォルダを開いてください。[通知] をクリックして登録すると、変更されたすべての製品情報に関するダイジェストを毎週受け取ることができます。変更の詳細については、改訂されたドキュメントに含まれている改訂履歴をご覧ください。

### 10.4 サポート・リソース

テキサス・インスツルメンツ E2E™ サポート・フォーラムは、エンジニアが検証済みの回答と設計に関するヒントをエキスパートから迅速かつ直接得ることができる場所です。既存の回答を検索したり、独自の質問をしたりすることで、設計で必要な支援を迅速に得ることができます。

リンクされているコンテンツは、各寄稿者により「現状のまま」提供されるものです。これらはテキサス・インスツルメンツの仕様を構成するものではなく、必ずしもテキサス・インスツルメンツの見解を反映したものではありません。テキサス・インスツルメンツの[使用条件](#)を参照してください。

### 10.5 商標

テキサス・インスツルメンツ E2E™ is a trademark of Texas Instruments.

すべての商標は、それぞれの所有者に帰属します。

### 10.6 静電気放電に関する注意事項

この IC は、ESD によって破損する可能性があります。テキサス・インスツルメンツは、IC を取り扱う際には常に適切な注意を払うことを推奨します。正しい取り扱いおよび設置手順に従わない場合、デバイスを破損するおそれがあります。

ESD による破損は、わずかな性能低下からデバイスの完全な故障まで多岐にわたります。精密な IC の場合、パラメータがわずかに変化するだけで公表されている仕様から外れる可能性があるため、破損が発生しやすくなっています。

### 10.7 用語集

#### テキサス・インスツルメンツ用語集

この用語集には、用語や略語の一覧および定義が記載されています。

## 11 改訂履歴

資料番号末尾の英字は改訂を表しています。その改訂履歴は英語版に準じています。

Changes from Revision B (November 2025) to Revision C (December 2025)	Page
• DRL パッケージの ESD 定格を追加.....	5

---

Changes from Revision A (October 2024) to Revision B (November 2025)	Page
• DRL パッケージ情報を追加.....	1
• ドキュメント全体から DRL の PREVIEW を削除.....	1
• DRL のレイアウト例を追加.....	21

## 12 メカニカル、パッケージ、および注文情報

以降のページには、メカニカル、パッケージ、および注文に関する情報が記載されています。この情報は、指定のデバイスに使用できる最新のデータです。このデータは、予告なく、このドキュメントを改訂せずに変更される場合があります。本データシートのブラウザ版を使用されている場合は、画面左側の説明をご覧ください。

**PACKAGING INFORMATION**

Orderable part number	Status (1)	Material type (2)	Package   Pins	Package qty   Carrier	RoHS (3)	Lead finish/ Ball material (4)	MSL rating/ Peak reflow (5)	Op temp (°C)	Part marking (6)
TLA431AIDBZR	Active	Production	SOT-23 (DBZ)   3	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	3KVF
TLA431AIDBZR.A	Active	Production	SOT-23 (DBZ)   3	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	3KVF
TLA431AIDRLR	Active	Production	SOT-5X3 (DRL)   6	4000   LARGE T&R	Yes	BARE COPPER   SN	Level-1-260C-UNLIM	-40 to 125	3SUF
TLA431AQDBZR	Active	Production	SOT-23 (DBZ)   3	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	3KWF
TLA431AQDBZR.A	Active	Production	SOT-23 (DBZ)   3	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	3KWF
TLA431AQDRLR	Active	Production	SOT-5X3 (DRL)   6	4000   LARGE T&R	Yes	BARE COPPER   SN	Level-1-260C-UNLIM	-40 to 125	3SSF
TLA432AIDBZR	Active	Production	SOT-23 (DBZ)   3	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	3KXF
TLA432AIDBZR.A	Active	Production	SOT-23 (DBZ)   3	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 85	3KXF
TLA432AQDBZR	Active	Production	SOT-23 (DBZ)   3	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	3KZF
TLA432AQDBZR.A	Active	Production	SOT-23 (DBZ)   3	3000   LARGE T&R	Yes	NIPDAU	Level-1-260C-UNLIM	-40 to 125	3KZF

<sup>(1)</sup> **Status:** For more details on status, see our [product life cycle](#).

<sup>(2)</sup> **Material type:** When designated, preproduction parts are prototypes/experimental devices, and are not yet approved or released for full production. Testing and final process, including without limitation quality assurance, reliability performance testing, and/or process qualification, may not yet be complete, and this item is subject to further changes or possible discontinuation. If available for ordering, purchases will be subject to an additional waiver at checkout, and are intended for early internal evaluation purposes only. These items are sold without warranties of any kind.

<sup>(3)</sup> **RoHS values:** Yes, No, RoHS Exempt. See the [TI RoHS Statement](#) for additional information and value definition.

<sup>(4)</sup> **Lead finish/Ball material:** Parts may have multiple material finish options. Finish options are separated by a vertical ruled line. Lead finish/Ball material values may wrap to two lines if the finish value exceeds the maximum column width.

<sup>(5)</sup> **MSL rating/Peak reflow:** The moisture sensitivity level ratings and peak solder (reflow) temperatures. In the event that a part has multiple moisture sensitivity ratings, only the lowest level per JEDEC standards is shown. Refer to the shipping label for the actual reflow temperature that will be used to mount the part to the printed circuit board.



<sup>(6)</sup> **Part marking:** There may be an additional marking, which relates to the logo, the lot trace code information, or the environmental category of the part.

Multiple part markings will be inside parentheses. Only one part marking contained in parentheses and separated by a "~" will appear on a part. If a line is indented then it is a continuation of the previous line and the two combined represent the entire part marking for that device.


**Important Information and Disclaimer:** The information provided on this page represents TI's knowledge and belief as of the date that it is provided. TI bases its knowledge and belief on information provided by third parties, and makes no representation or warranty as to the accuracy of such information. Efforts are underway to better integrate information from third parties. TI has taken and continues to take reasonable steps to provide representative

and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals. TI and TI suppliers consider certain information to be proprietary, and thus CAS numbers and other limited information may not be available for release.

In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s) at issue in this document sold by TI to Customer on an annual basis.


**TAPE AND REEL INFORMATION**


A0	Dimension designed to accommodate the component width
B0	Dimension designed to accommodate the component length
K0	Dimension designed to accommodate the component thickness
W	Overall width of the carrier tape
P1	Pitch between successive cavity centers

**QUADRANT ASSIGNMENTS FOR PIN 1 ORIENTATION IN TAPE**


\*All dimensions are nominal

Device	Package Type	Package Drawing	Pins	SPQ	Reel Diameter (mm)	Reel Width W1 (mm)	A0 (mm)	B0 (mm)	K0 (mm)	P1 (mm)	W (mm)	Pin1 Quadrant
TLA431AIDBZR	SOT-23	DBZ	3	3000	180.0	8.4	2.9	3.35	1.35	4.0	8.0	Q3
TLA431AIDRLR	SOT-5X3	DRL	6	4000	180.0	8.4	1.8	1.8	0.75	4.0	8.0	Q3
TLA431AQDBZR	SOT-23	DBZ	3	3000	180.0	8.4	2.9	3.35	1.35	4.0	8.0	Q3
TLA431AQDRLR	SOT-5X3	DRL	6	4000	180.0	8.4	1.8	1.8	0.75	4.0	8.0	Q3
TLA432AIDBZR	SOT-23	DBZ	3	3000	180.0	8.4	2.9	3.35	1.35	4.0	8.0	Q3
TLA432AQDBZR	SOT-23	DBZ	3	3000	180.0	8.4	2.9	3.35	1.35	4.0	8.0	Q3

**TAPE AND REEL BOX DIMENSIONS**


\*All dimensions are nominal


Device	Package Type	Package Drawing	Pins	SPQ	Length (mm)	Width (mm)	Height (mm)
TLA431AIDBZR	SOT-23	DBZ	3	3000	210.0	185.0	35.0
TLA431AIDRLR	SOT-5X3	DRL	6	4000	210.0	185.0	35.0
TLA431AQDBZR	SOT-23	DBZ	3	3000	210.0	185.0	35.0
TLA431AQDRLR	SOT-5X3	DRL	6	4000	210.0	185.0	35.0
TLA432AIDBZR	SOT-23	DBZ	3	3000	210.0	185.0	35.0
TLA432AQDBZR	SOT-23	DBZ	3	3000	210.0	185.0	35.0

# PACKAGE OUTLINE

## SOT - 0.6 mm max height

PLASTIC SMALL OUTLINE

DRL0006A



4223266/F 11/2024

### NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. This dimension does not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.15 mm per side.
4. Reference JEDEC registration MO-293 Variation UAAD

# EXAMPLE BOARD LAYOUT


DRL0006A

SOT - 0.6 mm max height

PLASTIC SMALL OUTLINE



LAND PATTERN EXAMPLE  
SCALE:30X



SOLDERMASK DETAILS

4223266/F 11/2024

NOTES: (continued)


5. Publication IPC-7351 may have alternate designs.
6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.
7. Land pattern design aligns to IPC-610, Bottom Termination Component (BTC) solder joint inspection criteria.

# EXAMPLE STENCIL DESIGN

DRL0006A

SOT - 0.6 mm max height

PLASTIC SMALL OUTLINE



SOLDER PASTE EXAMPLE  
BASED ON 0.1 mm THICK STENCIL  
SCALE:30X

4223266/F 11/2024

NOTES: (continued)


8. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
9. Board assembly site may have different recommendations for stencil design.

# PACKAGE OUTLINE

DBZ0003A

SOT-23 - 1.12 mm max height

SMALL OUTLINE TRANSISTOR



## NOTES:


1. All linear dimensions are in millimeters. Any dimensions in parenthesis are for reference only. Dimensioning and tolerancing per ASME Y14.5M.
2. This drawing is subject to change without notice.
3. Reference JEDEC registration TO-236, except minimum foot length.
4. Support pin may differ or may not be present.
5. Body dimensions do not include mold flash, protrusions, or gate burrs. Mold flash, protrusions, or gate burrs shall not exceed 0.25mm per side

# EXAMPLE BOARD LAYOUT


DBZ0003A

SOT-23 - 1.12 mm max height


SMALL OUTLINE TRANSISTOR



LAND PATTERN EXAMPLE  
SCALE:15X



NON SOLDER MASK  
DEFINED  
(PREFERRED)



SOLDER MASK  
DEFINED

SOLDER MASK DETAILS

4214838/F 08/2024

NOTES: (continued)


5. Publication IPC-7351 may have alternate designs.
6. Solder mask tolerances between and around signal pads can vary based on board fabrication site.

# EXAMPLE STENCIL DESIGN

DBZ0003A

SOT-23 - 1.12 mm max height

SMALL OUTLINE TRANSISTOR



SOLDER PASTE EXAMPLE  
BASED ON 0.125 THICK STENCIL  
SCALE:15X

4214838/F 08/2024

NOTES: (continued)

7. Laser cutting apertures with trapezoidal walls and rounded corners may offer better paste release. IPC-7525 may have alternate design recommendations.
8. Board assembly site may have different recommendations for stencil design.

## 重要なお知らせと免責事項

TI は、技術データと信頼性データ (データシートを含みます)、設計リソース (リファレンス デザインを含みます)、アプリケーションや設計に関する各種アドバイス、Web ツール、安全性情報、その他のリソースを、欠陥が存在する可能性のある「現状のまま」提供しており、商品性および特定目的に対する適合性の默示保証、第三者の知的財産権の非侵害保証を含むいかなる保証も、明示的または默示的にかかわらず拒否します。

これらのリソースは、TI 製品を使用する設計の経験を積んだ開発者への提供を意図したもので、(1) お客様のアプリケーションに適した TI 製品の選定、(2) お客様のアプリケーションの設計、検証、試験、(3) お客様のアプリケーションに該当する各種規格や、他のあらゆる安全性、セキュリティ、規制、または他の要件への確実な適合に関する責任を、お客様のみが単独で負うものとします。

上記の各種リソースは、予告なく変更される可能性があります。これらのリソースは、リソースで説明されている TI 製品を使用するアプリケーションの開発の目的でのみ、TI はその使用をお客様に許諾します。これらのリソースに関して、他の目的で複製することや掲載することは禁止されています。TI や第三者の知的財産権のライセンスが付与されている訳ではありません。お客様は、これらのリソースを自身で使用した結果発生するあらゆる申し立て、損害、費用、損失、責任について、TI およびその代理人を完全に補償するものとし、TI は一切の責任を拒否します。

TI の製品は、[TI の販売条件](#)、[TI の総合的な品質ガイドライン](#)、[ti.com](#) または TI 製品などに関連して提供される他の適用条件に従い提供されます。TI がこれらのリソースを提供することは、適用される TI の保証または他の保証の放棄の拡大や変更を意味するものではありません。TI がカスタム、またはカスタマー仕様として明示的に指定していない限り、TI の製品は標準的なカタログに掲載される汎用機器です。

お客様がいかなる追加条項または代替条項を提案する場合も、TI はそれらに異議を唱え、拒否します。

Copyright © 2026, Texas Instruments Incorporated

最終更新日：2025 年 10 月